TW201539541A - 電漿蝕刻方法及圖案化基板的製造方法 - Google Patents

電漿蝕刻方法及圖案化基板的製造方法 Download PDF

Info

Publication number
TW201539541A
TW201539541A TW104107286A TW104107286A TW201539541A TW 201539541 A TW201539541 A TW 201539541A TW 104107286 A TW104107286 A TW 104107286A TW 104107286 A TW104107286 A TW 104107286A TW 201539541 A TW201539541 A TW 201539541A
Authority
TW
Taiwan
Prior art keywords
substrate
pattern
etching
region
dielectric substrate
Prior art date
Application number
TW104107286A
Other languages
English (en)
Inventor
Akihiko Ohtsu
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Publication of TW201539541A publication Critical patent/TW201539541A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/26—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer
    • B32B3/30—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer characterised by a layer formed with recesses or projections, e.g. hollows, grooves, protuberances, ribs
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32541—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Laminated Bodies (AREA)
  • Drying Of Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)

Abstract

本發明的課題在於提供一種抑制蝕刻時的圖案形狀的不均勻性及缺陷產生，同時可以高產量進行處理的蝕刻方法。於電介質基體所具備的遮罩圖案包括具有多個微細開口的圖案區域、及圖案區域以外的非圖案區域時，以於基體載置結構部的特定位置載置電介質基體的情形時，圖案區域的電介質基體的表面與基體載置結構部的特定電極的表面之間的平均相對介電常數大於非圖案區域的平均相對介電常數的方式，對基體載置結構部的構成進行設定，且於基體載置結構部的特定位置載置電介質基體，於自大氣壓減壓的氣體環境下，產生電漿而對電介質基體進行蝕刻。

Description

電漿蝕刻方法及圖案化基板的製造方法
本發明是有關於一種電漿蝕刻方法及圖案化基板的製造方法。
奈米壓印是將形成有凹凸圖案的模(通常亦稱為鑄模、壓模、模板)壓抵於塗佈在被加工物上的抗蝕劑上，使抗蝕劑發生力學變形或流動而精密地轉印微細的圖案的技術。由於所述轉印技術製作一次鑄模便可簡單地重複奈米級的微細結構而進行成型，比較經濟，且有害的廢棄物及排出物少，因此近年來業界期待將其應用於各種領域。
在奈米壓印模板中，就解決奈米壓印微影步驟的各種問題的觀點而言(進一步詳細而言，就接觸製程的簡便性、或抑制未填充抗蝕劑的缺陷的觀點而言)，使用背面實施有擴孔(counter bore)加工(凹部)的模板正逐漸成為業界標準。
於製造半導體微影用奈米壓印模板時，對於此種背面實施有凹部加工、先前未使用的模板基板，與先前的光罩同等程度以上地要求高產量、且蝕刻的面內形狀均勻性優異的奈米壓印模 板。
於由1片主板(鑄模)製作多個仿形模板的情形時，於石英等基板上形成硬遮罩層，於該硬遮罩層上形成抗蝕劑圖案，以抗蝕劑圖案作為遮罩對硬遮罩層進行蝕刻而形成硬遮罩圖案，其後，對硬遮罩圖案進行蝕刻而於基板表面形成凹凸圖案，藉此獲得仿形模板。
在進行此種蝕刻處理時，通常於蝕刻裝置中，對基板的載置部下方所具備的下部電極施加蝕刻偏壓而進行蝕刻。此時，蝕刻離子的照射能大幅依賴於蝕刻時的基板的上表面電位。
作為上述具有擴孔部(凹部)的基板，多數情況下使用6英吋見方、厚度6.35mm者，其顯著厚於製造元件時所使用的Si晶圓(厚度0.65mm~0.75mm左右)。由此導致表面電位增加，結果所得的離子的照射能變小。尤其是凹部的靜電容變小，結果離子能變小。蝕刻速度與離子能成正比，隨著離子能的減少，蝕刻速度降低。即，變得無法保持蝕刻速度的面內均勻性。
作為解決此種蝕刻速度的面內不均勻性的手段，例如，專利文獻1中提出有如下方法：藉由回填模板基板的擴孔部(凹部)，而將包含基板的區域的靜電容的面內分佈、及(或)溫度的面內分佈均勻化。
又，專利文獻2中提出有藉由設置兩個氣體封入口來補償基板中央與周緣部的蝕刻不均勻性的方法，專利文獻3中提出有將具有不平整的表面剖面形狀的固體或氣體狀電介質層配置於 晶圓下部而補償製程面內不均勻的方法。
[現有技術文獻]
[專利文獻]
[專利文獻1]日本專利特開2013-206971號公報
[專利文獻2]日本專利特開2013-42160號公報
[專利文獻3]日本專利特表2003-506889號公報
然而，專利文獻1的方法在凹部正上方的圖案區域中無法避免蝕刻形狀(側壁角度)的不均勻。
專利文獻2的方法有需對腔室本身進行改造等裝置成本顯著增加的問題。
進而，專利文獻3存在如下問題：於圖案區域僅存在於晶圓的一部分的情形時，在圖案區域中產生蝕刻後形狀(側壁角度等)的形狀不均勻，且在重複製程中，缺陷密度DD(Defect Density)顯著上升。
所述中，關於側壁角度的不均勻性、及缺陷密度上升的問題，使用圖17~圖21進行具體說明。
圖17~圖19是用以說明作為第1問題點的蝕刻形狀的不均勻的示意圖，圖17是蝕刻裝置內部的示意剖面圖。
成為蝕刻對象的基體50是背面具有擴孔部(凹部)51的基板，其表面包含成為擴孔部51上的遮罩圖案55所存在的B區域 (以下稱為圖案區域B)、及不存在遮罩圖案的A區域(以下稱為非圖案區域A)。於作為奈米壓印模板最傳統的基板樣式即6英吋見方石英基板(厚度6.35mm)中，其凹部區域的中心部直徑Φ為64mm，在與其凹部相對應的區域形成有凹凸圖案。
如圖17所示，專利文獻1提出的蝕刻裝置具備載置部結構120，所述載置部結構120在載置基體50且下方具備下部電極112的載置部114上配置有電介質構件126，所述電介質構件126具有與形狀對應於基體50的擴孔部形狀的基板相同的介電常數。基體50配置於載置部114上，自其上表面側起進行藉由自由基及離子X+的電漿蝕刻。再者，圖中將自由基省略。
如上所述，由於可使靜電容在基板整個區域均勻化，因此認為蝕刻速度均勻。然而，於蝕刻時，存在蝕刻(揮發)產物分離而再次沈積的情形。並且在未形成抗蝕劑圖案(未經遮罩覆蓋，開口率為100%)的非圖案區域A中，產生數量多於圖案區域B的蝕刻(揮發)產物。因此，在區域B中，沈積物附著的可能性高至接近區域A，存在蝕刻產物對蝕刻後的圖案形狀造成影響的情形。即，經發明者研究明確，如圖17所示部分放大圖般，在區域B內，其圖案中央部、及接近區域A的邊界區域會產生圖案形狀、尤其是圖案側壁角度(側壁立起角度)的不均勻性，其結果有區域B內產生圖案形狀(具體而言為圖案側壁角度)的不均勻性之虞。
參照圖18對圖案側壁角度的不均勻性的產生機制進行 說明。圖18是以遮罩圖案55的1個凸部為中心的區域的放大圖。如圖18所示，來自蝕刻氣體或蝕刻產物的沈積物沈積於蝕刻面的表面。圖18是蝕刻與沈積競爭的情形，此時，表示蝕刻與沈積物於表面的沈積交替產生的情況。現實而言，由於沈積與蝕刻同時進行，因此凸部的側壁52成為平滑的錐形。
另一方面，圖19表示沈積物更多產生的情形時的蝕刻與沈積物於表面的沈積交替產生的情況。於沈積變得更大的情形時，凸部的側壁52的側壁角度θ2變得小於如圖18所示的競爭時的側壁角度θ1。
圖20、圖21的(a)~(c)是用以說明第2問題點即缺陷圖案的產生的示意圖，圖20是蝕刻裝置內部的示意剖面圖。
成為蝕刻對象的基體50是背面具有擴孔部(凹部)51的基板，其表面包含成為擴孔部51上的遮罩圖案55所存在的圖案區域B、及經遮罩層覆蓋的非圖案區域A。
於圖17所示的例中，區域A未形成遮罩層，但此處區域A由遮罩層所覆蓋，因此區域A不會被蝕刻。然而，實際上如圖21的(a)所示，由於被離子以高能量照射，因此引起對遮罩層的物理蝕刻，而產生蝕刻產物56的飛散。且由於非圖案區域A的面積大於圖案區域B，因此區域A所產生的蝕刻產物56的量變得非常大。首先，有該蝕刻產物56直接附著於區域B的圖案內而導致產生圖案缺陷之虞。此外，有如下擔憂：蝕刻產物56累積於腔室101內壁而將其污染後(圖21的(b))，在對其他被處理基 板進行下一次蝕刻處理時，該污染物56會飛散並附著於該基板上(圖21的(c))，導致產生圖案缺陷。
再者，關於由來自非圖案區域的蝕刻產物導致的圖案缺陷的產生，在非圖案區域具備遮罩而自遮罩產生蝕刻產物的情形時，與非圖案區域未形成遮罩的情形相比，會產生更多無法作為揮發產物而去除的蝕刻產物，因此成為更嚴重的問題。
為了抑制此種由蝕刻處理所產生的腔室內的污染物質所導致的缺陷的產生，需在每次蝕刻處理時實施電漿清潔處理等，在運用方面採取措施。然而由於介入逐一清潔處理會導致生產速度的大幅降低，故而欠佳。
本發明是鑒於所述問題而完成者，其目的在於提供一種抑制蝕刻時的圖案形狀的不均勻性及缺陷產生，同時可以高產量進行處理的蝕刻方法及裝置。
進而，本發明的目的在於提供一種圖案形狀的均勻性高、缺陷數少、且生產性高的圖案化基板的製造方法。
本發明的電漿蝕刻方法是對表面側具備遮罩圖案的電介質基體進行電漿蝕刻的方法，於電介質基體所具備的所述遮罩圖案包括具有多個微細開口的圖案區域、及圖案區域以外的非圖案區域時，以於電漿蝕刻裝置內含有特定電極的基體載置結構部的特定位置載置有電介質基體的情形時，圖案區域的電介質基體的表面 與基體載置結構部的特定電極的表面之間的平均相對介電常數大於非圖案區域的平均相對介電常數的方式，對基體載置結構部的構成進行設定，於基體載置結構部的特定位置載置電介質基體，於自大氣壓減壓的氣體環境下，產生電漿而對電介質基體進行蝕刻。
所謂特定電極，是指在電漿蝕刻裝置中通常配置於載置基體的載置部的下方的下部電極，其針對電漿而引發負偏壓。
作為使圖案區域的電介質基體的表面與基體載置結構部的特定電極的表面之間的平均相對介電常數大於非圖案區域的平均相對介電常數的方法，可採用如下方法：以使圖案區域中的電介質基體的表面與特定電極的表面的距離較非圖案區域中的距離更近的方式，對基體載置結構部的構成進行設定；及/或以相較於圖案區域中的所述電介質基體的表面與特定電極的表面之間的自由空間的體積，非圖案區域中的自由空間的體積更大的方式對基體載置結構部的構成進行設定。
較佳為遮罩圖案的遮罩材料為非導體。
較佳為電介質基體是背面的中央部具有擴孔部的基體，且遮罩圖案於對應於電介質基體的擴孔部的區域的至少一部分具有圖案區域，於對應於並非電介質基體的擴孔部的區域的區域為非圖案區域。
本發明的圖案化基板的製造方法的特徵在於：其是於被加工基板的表面依序積層硬遮罩層、抗蝕劑層，於抗蝕劑層形成多個微細開口而製成抗蝕劑圖案，以抗蝕劑圖案作為遮罩對硬遮罩層進行蝕刻而形成硬遮罩圖案，以硬遮罩圖案作為遮罩對被加工基板進行蝕刻而製造圖案化基板，且於硬遮罩層的蝕刻及/或被加工基板的蝕刻時使用本發明的電漿蝕刻方法。
根據本發明的電漿蝕刻方法，於對形成有具備表面具有多個微細開口的圖案區域、及圖案區域以外的非圖案區域的遮罩圖案的電介質基體進行電漿蝕刻時，由於以如下方式對基體載置結構部的構成進行設定，因此可使圖案區域中的蝕刻速度大於非圖案區域中的蝕刻速度，所述方式是於電漿蝕刻裝置內含有特定電極的基體載置結構的特定位置載置有電介質基體的情形時，圖案區域的電介質基體的表面與基體載置結構部的特定電極的表面之間的平均相對介電常數大於非圖案區域的平均相對介電常數的方式。因此，可抑制蝕刻時來自非圖案區域的蝕刻產物的產生，亦可抑制來自非圖案區域的蝕刻產物對圖案區域的污染、產物對蝕刻裝置的處理容器壁面的附著等。結果可提高電介質基體的圖案區域中的圖案的均勻性，同時抑制缺陷產生。又，由於可減少 蝕刻裝置的處理容器的清潔頻度，因此可以高產量進行蝕刻處理。
又，根據本發明的圖案化基板的製造方法，由於使用所述本發明的蝕刻方法，因此可獲得圖案形狀的均勻性高、缺陷數少、生產性高的圖案化基板。
1‧‧‧主模板(鑄模)
10‧‧‧基板
11‧‧‧圓形擴孔部
12‧‧‧台座部(台面)
20‧‧‧硬遮罩層
25‧‧‧硬遮罩圖案
30‧‧‧抗蝕劑液
32‧‧‧抗蝕劑液膜
35‧‧‧抗蝕劑圖案
50、60‧‧‧電介質基體(被加工基體)
50a、50b、60a、60b‧‧‧電介質基體的表面
51‧‧‧擴孔部(凹部)
52‧‧‧側壁
55‧‧‧遮罩圖案
56‧‧‧蝕刻產物
100‧‧‧蝕刻裝置
101‧‧‧處理容器(腔室)
102a‧‧‧壓力調整部
102b‧‧‧排氣系統
103‧‧‧減壓部
104‧‧‧溫度調整器
105‧‧‧高頻電源
106‧‧‧電漿產生天線
107‧‧‧電漿產生部
108‧‧‧偏壓電源
109‧‧‧氣體導入部
110、120‧‧‧基體載置結構部
112‧‧‧下部電極(特定電極)
112a、112b‧‧‧下部電極的表面(電極面)
114‧‧‧基體載置部
115‧‧‧輔助構件
115b‧‧‧輔助構件的表面
116‧‧‧導電性連接部
117、119‧‧‧輔助構件
117a、117b、119b‧‧‧輔助構件的表面
118‧‧‧凸部
118b‧‧‧凸部表面
126‧‧‧輔助構件(電介質構件)
A‧‧‧非圖案區域
B‧‧‧圖案區域
D‧‧‧擴孔直徑
H‧‧‧高度(高階差)
S1、S2‧‧‧距離
t‧‧‧擴孔部的殘留厚度
T‧‧‧基板厚度
UV‧‧‧紫外線
θ1、θ2‧‧‧側壁角度
X+‧‧‧自由基及離子
圖1的a~e是表示使用本發明的蝕刻方法的圖案化基板的製造方法的步驟的圖。
圖2是示意性表示模板用基板的平面圖(A)及剖面圖(B)的圖。
圖3的a~e是表示藉由奈米壓印法於模板用基板上形成抗蝕劑圖案的步驟的圖。
圖4是表示實施本發明的蝕刻方法的一實施方式的蝕刻裝置的概略構成的圖。
圖5是對用以說明本發明的蝕刻方法的蝕刻裝置的基體載置結構部的第1構成例進行說明的圖。
圖6是表示基體載置結構部的第2構成例的示意圖。
圖7是表示基體載置結構部的第3構成例的示意圖。
圖8是表示基體載置結構部的第4構成例的示意圖。
圖9是表示基體載置結構部的第5構成例的示意圖。
圖10是表示基體載置結構部的第6構成例的示意圖。
圖11是表示基體載置結構部的第7構成例的示意圖。
圖12是表示基體載置結構部的第8構成例的示意圖。
圖13是表示基體載置結構部的第9構成例的示意圖。
圖14是表示基體載置結構部的第10構成例的示意圖。
圖15是表示基體載置結構部的第11構成例的示意圖。
圖16是表示比較例1中的基體載置結構部的構成的示意圖。
圖17是用以說明現有技術的第1問題點的示意圖。
圖18是表示蝕刻與沈積的重複導致凸部側面成為錐形的情況的圖。
圖19是表示蝕刻與沈積的重複導致凸部側面成為錐形的情況的圖。
圖20是用以說明現有技術的第2問題點的示意圖。
圖21的(a)~(c)是用以說明蝕刻導致的處理容器內的污染與污染物於基板上的再附著的圖。
圖22是示意性表示形成有圖案區域的台座部的平面圖。
以下，使用圖式對本發明的實施方式進行說明，但本發明並不限定於此。再者，為了易於視認，而使圖式中的各構成要素的縮尺等與實際者適當不同。
對包括利用本發明的電漿蝕刻方法進行的蝕刻步驟的表面具有凹凸圖案的圖案化基板的製造方法進行說明。圖1的a~e是示意性表示圖案化基板的製造步驟的圖。如圖1的a~e所示，本發明的實施方式中的圖案化基板的製造方法中，首先於模 板用基板10上形成硬遮罩層20(圖1的a)，並於硬遮罩層20上形成抗蝕劑圖案35(圖1的b)，其後，以抗蝕劑圖案35作為遮罩，對硬遮罩層20進行蝕刻而形成硬遮罩圖案25(圖1的c)，並以硬遮罩圖案25作為遮罩，對基板10進行蝕刻(圖1的d)，最後將硬遮罩圖案25去除，藉此獲得圖案化基板(圖1的e)。
首先對模板用基板進行說明。
(模板用基板)
圖2示意性表示模板用基板10的平面圖A及剖面圖B。本實施方式所使用的模板用基板10是具有透光性的電介質，可根據目的而適當選擇。關於大小、結構，選擇以半導體微影所使用的網線(reticle)的大小計為65mm×65mm、5英吋×5英吋、6英吋×6英吋、或9英吋×9英吋的角模形狀，且背面中央實施有圓形擴孔部11者。擴孔加工的形狀是考慮氣體的透過性、藉由擴孔加工而薄層化的部位的基板的撓曲情況(彎曲剛性)而決定。例如，可使用6英吋×6英吋、基板厚度T為6.35mm、擴孔直徑D為63mm、擴孔部的殘留厚度t為1.1mm的基板。
基板10較佳為具備以較其他區域高階差S程度的方式設置於對應於擴孔部11的表面區域的台座部12。基板10亦可不具備台座部12而為整個面平坦者，但若製作具備該台座部12、且於該台座部12具備凹凸圖案的模板，則在元件製造步驟中使用時，由於可將模板與晶圓接觸的區域限定於台座(台面)12表面，因此可避免與存在於模板的圖案形成區域外的結構的接觸。台座 12的高度(階差)H較佳為1μm~1000μm，更佳為10μm~500μm，進而較佳為20μm~100μm。
(硬遮罩層形成方法)
硬遮罩層可藉由氣相成膜法而形成，進一步詳細而言，可藉由濺鍍法、化學氣相沈積法、分子束磊晶法、離子束濺鍍法等形成。
硬遮罩層的材料是以於硬遮罩層蝕刻中，硬遮罩層相對於後述的抗蝕劑層的蝕刻選擇比變大，且於基板蝕刻中，硬遮罩層相對於基板的蝕刻選擇比變小的方式而選擇。硬遮罩層的材料尤佳為含有包含Cr、W、Ti、Ni、Ag、Pt、Au等的金屬材料、包含CrOx、WO2、TiO2等的金屬氧化物材料。然而，於實施本發明的方法時，較佳為使用並非導體的(非導體)材料作為硬遮罩層。此處，所謂非導體材料是指半導體或絕緣體。只要存在硬遮罩層的區域僅為圖案區域，則亦可由導體所形成。
若考慮使用Si等難以透過紫外(ultraviolet，UV)光的主模板(鑄模)，藉由UV奈米壓印法形成抗蝕劑圖案的情形，則硬遮罩層較佳為針對365nm附近的波長的光的透過率為30%以上，更佳為50%以上，進而較佳為70%以上。硬遮罩層的厚度是考慮最終所得的基板的目標加工深度、前文所述的蝕刻選擇比、以及透過率而適當選擇。通常為1nm~30nm左右。
(抗蝕劑圖案形成方法)
於本實施方式中，抗蝕劑圖案35可藉由奈米壓印法、光微影 法、電子束微影法等而形成。此處對藉由奈米壓印法形成抗蝕劑圖案35的方法進行說明。圖3的a~e是示意性表示利用奈米壓印法的抗蝕劑圖案35的形成步驟的圖。利用奈米壓印法的抗蝕劑圖案的形成依序包括如下步驟：於形成於模板用基板10上的硬遮罩層20上塗佈抗蝕劑液30的步驟(圖3的a)；使主模板(鑄模)1接觸並壓抵於被加工基板的塗佈有抗蝕劑液30的一面的按壓步驟(圖3的b、圖3的c)；使抗蝕劑液膜32硬化而製成抗蝕劑圖案35的硬化步驟(圖3的d)；將鑄模1自硬化的被製成凹凸圖案形狀的抗蝕劑圖案35脫模的脫模步驟(圖3的e)。以下，對各步驟進行說明。
<抗蝕劑液塗佈步驟>
首先，對所使用的抗蝕劑液30進行說明。
抗蝕劑液30並無特別限制，例如，可使用在聚合性化合物中加入光聚合起始劑(2質量%左右)、氟單體(0.1質量%~1質量%)所製備的材料。又，視需要亦可添加抗氧化劑(1質量%左右)。藉由所述順序而得的抗蝕劑液可藉由波長360nm的紫外光所硬化。關於溶解性差者，較佳為加入少量丙酮或乙酸乙酯使其溶解後，將溶劑蒸餾去除。作為所述聚合性化合物，除了丙烯酸苄酯(Viscoat#160，大阪有機化學股份有限公司製造)、乙基卡必醇丙烯酸酯(Viscoat#190，大阪有機化學股份有限公司製造)、聚丙二醇二丙烯酸酯(Aronix M-220，東亞合成股份有限公司製造)、三羥甲基丙烷PO改質三丙烯酸酯(Aronix M-310，東亞合成股份有 限公司製造)等以外，亦可列舉下述結構式(1)所表示的化合物A等。又，作為所述聚合起始劑，可列舉2-(二甲基胺基)-2-[(4-甲基苯基)甲基]-1-[4-(4-嗎啉基)苯基]-1-丁酮(IRGACURE 379，豊通化工(TOYOTSU CHEMIPLAS)股份有限公司製造)等烷基苯酮系光聚合起始劑。又，作為所述氟單體，可列舉下述結構式(2)所表示的化合物B等。此處，抗蝕劑的黏度較佳為8cP~20cP，塗佈抗蝕劑液後的抗蝕劑層的表面能較佳為25mN/m~35mN/m。
作為塗佈所述的抗蝕劑液的抗蝕劑塗佈方法，是使用噴墨法或分配法等可將特定量的液滴配置於基板或鑄模上的特定位 置的方法。但亦可使用旋轉塗佈法或浸塗法等可以均勻的膜厚塗佈抗蝕劑的方法。於在基板上配置液滴時，可根據所需液滴量而區別使用噴墨列印機或分配器。例如，可列舉於液滴量小於100nl(奈升)的情形時使用噴墨列印機，於為100nl以上的情形時使用分配器等方法。
將液滴自噴嘴噴出的噴墨頭可列舉壓電方式、加熱方式、靜電方式等。該些中，較佳為可調整液適量(所配置的每滴液滴的量)或噴出速度的壓電方式。在基板上配置液滴前，預先對液滴量或噴出速度進行設定及調整。例如，較佳為對液適量進行如下調整：在與鑄模的凹凸圖案的空間體積大的區域相對應的基板上的位置多，而在與鑄模的凹凸圖案的空間體積小的區域相對應的基板上的位置少等。此種調整可根據液滴噴出量(所噴出的每滴液滴的量)而進行適當控制。具體而言，於將液滴量設定為5pl(皮升)的情形時，以使用液滴噴出量為1pl的噴墨頭於相同部位噴出5次的方式對液滴量進行控制。液滴量可藉由如下方式求出：例如可事先利用共焦顯微鏡等，對在相同條件下噴出至基板上的液滴的三維形狀進行測定，根據其形狀計算出體積。以所述方式對液滴量進行調整後，依照特定的液滴配置圖案於基板上配置液滴。液滴配置圖案由包含基板上與液滴配置相對應的網格點群的二維座標資訊構成。
另一方面，於使用旋轉塗佈法或浸塗法時，以成為特定厚度的方式藉由溶劑稀釋抗蝕劑，藉由於旋轉塗佈法的情形時控 制轉數、於浸塗法的情形時控制提拉速度，而於基板上形成均勻的塗佈膜即可。
<將鑄模壓抵於被加工基板的塗佈有抗蝕劑液的一面的按壓步驟>
於使鑄模與基板的形成硬遮罩層、且與塗佈有抗蝕劑的基板的抗蝕劑塗佈面接觸前，藉由對鑄模與基板之間的氣體環境進行減壓或將其設為真空氣體環境而減少殘留氣體。然而由於在高真空氣體環境下，硬化前的抗蝕劑會揮發，存在變得難以維持均勻的膜厚的可能性，因此較佳為藉由將鑄模與基板間的氣體環境設為氦氣(He)環境或減壓氦氣(He)環境而減少殘留氣體。由於He會透過石英基板，因此被吸入的殘留氣體(He)逐漸減少。由於He的透過需要時間，因此更佳為設為減壓氦氣(He)環境。減壓氣體環境較佳為1kPa~90kPa，尤佳為1kPa~10kPa。
以鑄模與塗佈有抗蝕劑的基板成為特定的相對位置關係的方式將兩者對準後使之接觸。對準時較佳為使用對準標記(alignment mark)。
於鑄模的擠壓在壓力為100kPa以上、10MPa以下的範圍中進行。壓力大時會促進抗蝕劑液的流動，且亦促進殘留氣體的壓縮、殘留氣體於抗蝕劑中的溶解、石英基板中的He的透過，使得殘留氣體的去除率提高。然而，若施加壓力過強，則在鑄模接觸時，卡入異物時存在使鑄模及基板破損的可能性。因此，鑄模的擠壓壓力較佳為100kPa以上、10MPa以下，更佳為100kPa 以上、5Mpa，進而較佳為100kPa以上、1MPa以下。設為100kPa以上的原因在於，在大氣中進行壓印時，於液體充滿鑄模與基板之間的情形時，是在大氣壓(約101kPa)下對鑄模與基板間進行加壓。
<使抗蝕劑液硬化的硬化步驟>
擠壓鑄模而形成抗蝕劑膜後，以含有對應於抗蝕劑液所含的聚合起始劑的波長的光進行曝光，從而使抗蝕劑硬化。
<將鑄模自經硬化的抗蝕劑膜脫模的脫模步驟>
將鑄模1自硬化後的抗蝕劑膜剝離(脫模)。作為脫模方法，可列舉如下方法：於保持鑄模或基板的其中一背面或外緣部，並保持另一背面或外緣部的狀態下，使外緣的保持部或背面的保持部朝著與按壓相反的方向進行相對移動。
(蝕刻處理)
對以上述方式藉由奈米壓印法形成有抗蝕劑圖案35的基板進行藉由本發明的蝕刻方法進行的蝕刻處理。
圖4是表示用以實施本發明的蝕刻方法的蝕刻裝置100的一實施方式的概略構成的示意圖。
蝕刻裝置100具有：處理容器(腔室)101，其可維持自大氣壓減壓的氣體環境；減壓部103，其包含用以將處理容器101的內部減壓至特定壓力的壓力調整部102a及真空泵等排氣系統102b；基體載置結構部110，其設置於處理容器101的內部，載置作為被加工基體的電介質基體50，且支持固定電介質基體50；及電漿產 生部107，其用以產生電漿，包含高頻電源105及電漿產生天線106。
基體載置結構部110包含下部電極112，本裝置100具備用以對該下部電極112賦予偏壓的偏壓電源108。又，具備控制基體載置結構部110的溫度的溫度調整器104、及具備用以向處理容器101內導入所需氣體的氣體流量控制器的氣體導入部109。
藉由本裝置100所實施的蝕刻較佳為反應性離子蝕刻(Reactive Ion Etching，RIE)，尤其是作為用以產生電漿的機制，較佳為感應耦合式電漿(Inductively Coupled Plasma，ICP)-RIE、電容耦合式電漿(Capacitively Coupled Plasma，CCP)-RIE或電子回旋共振式(electron cyclotron resonance，ECR)-RIE。於本實施方式中，為了容易控制偏功率(用以於電漿與下部電極之間形成偏壓的功率)，採用可獨立於電漿功率(用以形成電漿的功率)而進行控制的方式。
使用如上所述的蝕刻裝置100，對形成有抗蝕劑圖案35的模板用基板進行以下的3個蝕刻處理。各蝕刻處理均為本發明的蝕刻方法的實施方式之一。即，各蝕刻步驟均為對包含形成有抗蝕劑圖案的圖案區域B及不具有抗蝕劑圖案的非圖案區域A的電介質基體進行蝕刻的方法。於各蝕刻處理中，如圖5所示，以於蝕刻裝置的處理容器101內包含特定電極(基板下部電極)112的基體載置結構部110的特定位置載置有電介質基體50的情形時，圖案區域B的電介質基體50的表面50b與載置結構部110的 特定電極112的表面112a之間的平均相對介電常數大於非圖案區域A的電介質基體的表面50a與載置結構部110的特定電極112的表面112a之間的平均相對介電常數的方式，對基體載置結構部110的構成進行設定，將電介質基體50載置於基體載置結構部110的特定位置，於自大氣壓減壓的氣體環境下產生電漿，而進行電介質基體的蝕刻。
圖5表示基板的平面方向上的基板表面與下部電極表面之間的相對介電常數及蝕刻速度(etch rate)的圖。如圖5所示，蝕刻速度和下部電極與基板表面之間的相對介電常數成正比，該相對介電常數越大，蝕刻速度越大。即，此處，藉由以圖案區域B的平均相對介電常數大於非圖案區域A的平均相對介電常數的方式進行設定，可使圖案區域B的蝕刻速度小於非圖案區域A的蝕刻速度。藉此，可抑制非圖案區域A中的蝕刻產物的產生，因此可抑制由非圖案區域A所產生的蝕刻產物導致的圖案的不均勻性、缺陷圖案的產生。
於如圖5所示的第1構成例中，載置結構部110包含基板下部電極(此處為負電極)112、其上所具備的基體載置部114、及輔助構件115，所述輔助構件115含有以回填電介質基體的擴孔部51的方式設置於基體載置部114的中央部的導體，輔助構件115採用藉由導電性連接部116而與下部電極112電性連接的構成。輔助構件115的表面115b是與基體50的背面相對向的面，由於輔助構件115藉由導電性連接部116而與下部電極112電性連接， 因此電位與下部電極112相等。因此，於圖案區域B中，輔助構件115的表面115b相當於下部電極112的表面112b。
再者，於本發明中，成為蝕刻對象的被加工基體50可為單一體，亦可為積層體，是製成包含電介質而成且不具備跨圖案區域與非圖案區域的導電膜者。若被加工基體50為導電體，或具備跨兩區域的導電膜，則基體表面整個區域成為等電位，無法獲得僅提高圖案區域的蝕刻速度的效果。
(1)殘膜蝕刻
殘膜蝕刻步驟是用以去除在藉由奈米壓印法形成抗蝕劑圖案時形成於凹部底部的抗蝕劑殘膜的步驟。作為蝕刻氣體，可列舉氧氣、氬氣、氟碳氣體。此處，基板10、硬遮罩層20、及抗蝕劑殘膜的積層體相當於本發明的蝕刻方法中的電介質基體50，抗蝕劑圖案35相當於遮罩圖案55。
(2)硬遮罩層蝕刻
硬遮罩層20的蝕刻步驟是用以將抗蝕劑圖案35作為遮罩去除露出至凹部的硬遮罩層20，而形成硬遮罩圖案25的步驟。與前文所述的殘膜蝕刻同樣，較佳為使用反應性離子蝕刻(RIE)，尤佳為感應耦合式電漿(ICP)-RIE、電容耦合式電漿(CCP)-RIE或電子回旋共振式(ECR)-RIE。進而，於本發明中，為了容易控制偏功率(用以於電漿與基體載置部側的電極(下部電極)之間形成偏壓的功率)，其較佳為採用可獨立於電漿功率(用以形成電漿的功率)而進行控制的方式。關於對硬遮罩層進行蝕刻時的反 應性離子蝕刻的蝕刻條件，可以硬遮罩層相對於抗蝕劑的蝕刻選擇比增大的方式進行選擇(此處，定義為選擇比=遮罩層蝕刻速度/抗蝕劑蝕刻速度)。其原因在於，若選擇比變小，則抗蝕劑遮罩部分消失，產生斷路(斷線)缺陷。又，於本步驟中，至少賦予偏壓。其原因在於，若不賦予偏壓，則不會進行異向性蝕刻。若不賦予偏壓，則不會進行異向性蝕刻，無法避免大幅的臨界尺寸(Critical Dimension，CD)偏移(CD增加)。
此處，基板10及硬遮罩層20的積層體相當於本發明的蝕刻方法中的電介質基體50，抗蝕劑圖案35相當於遮罩圖案55。
(3)基板的蝕刻
基板蝕刻的步驟是用以將硬遮罩圖案25作為遮罩而對基板10進行蝕刻的步驟。與前文所述的殘膜蝕刻、硬遮罩層蝕刻同樣，較佳為使用反應性離子蝕刻(RIE)，尤佳為感應耦合式電漿(ICP)-RIE、電容耦合式電漿(CCP)-RIE或電子回旋共振式(ECR)-RIE。作為所使用的蝕刻氣體，於使用石英作為基板的情形時，可列舉CHF3、CF4、SF6、Ar等。此處，基板10相當於本發明的蝕刻方法中的電介質基體50，硬遮罩圖案25相當於遮罩圖案55。
經由以上的蝕刻步驟，於模板用基板10的表面形成對應於抗蝕劑圖案35的凹凸圖案，可獲得凹凸圖案化基板。
基體載置結構部110可根據作為蝕刻對象的電介質基體的形狀，以圖案區域的蝕刻速度大於非圖案區域的方式對其構成進行設定。降低非圖案區域的蝕刻速度而僅提高圖案區域的蝕刻 速度，可抑制形成圖案的凸部形狀的不均勻性及由污染導致的圖案缺陷的產生。藉由使下部電極的表面與基體表面之間的平均相對介電常數在圖案區域大於非圖案區域，可使圖案區域中的蝕刻速度大於非圖案區域中的蝕刻區域。具體而言，可藉由於圖案區域下部配置高介電常數材料、或含有導體的輔助構件，於非圖案區域設置介電常數低的材料(或設為自由空間)來實現。藉由對介電性輔助構件的厚度、自由空間的空隙距離(輔助構件表面與基體背面的距離)、基體表面與下部電極面的距離中的任一者進行調整或組合進行調整，可控制基體表面與下部電極面之間的相對介電常數。
以下，關於基體載置部110的各種形態，參照圖6~圖16進行說明。圖6~圖16是表示基體載置部110的各種形態的示意圖。以下對同一構成要素標註相同符號，而省略詳細說明。
於圖6所表示的第2構成例中，載置結構部110是設定為包含基板下部電極112、其上所具備的基體載置部114、及輔助構件117的構成，所述輔助構件117以回填電介質基體50的擴孔部51的方式設置於基體載置部114的中央部，且介電常數高於基體50。高介電常數的輔助構件117以幾乎填滿基體50的擴孔部的方式，且以其表面117a與基體50的背面平行相對向的方式而配置形成。藉此，使圖案區域B下部的平均相對介電常數大於非圖案區域A下部的平均相對介電常數。
於圖7所示的第3構成例中，載置結構部110是包含基 板下部電極112及基體載置部114的構成，所述基板下部電極112於對應於電介質基體50的擴孔部51的區域具備凸部118，所述基體載置部114以其周緣支持電介質基體50，且立設於電極112的周緣部。凸部118是由與電極112相同的材料而一體形成。拉近圖案區域B中的電極面112b與基體的表面55a的距離，同時以分別調整凸部表面118b與基體50的背面之間的距離S1、非圖案區域A中的電極面112a與基體背面之間的距離S2，使圖案區域B中的相對介電常數大於非圖案區域A中的相對介電常數的方式對凸部118的高度、基體載置部114的高度進行設定。
於圖8所示的第4構成例中，載置結構部110是包含基板下部電極112及基體載置部114的構成，所述基板下部電極112於對應於電介質基體50的擴孔部51的區域具備凸部118，所述基體載置部114以圖案區域A的下表面支持電介質基體50，且以包圍凸部的方式而形成。藉由拉近圖案區域B中的電極面112b與基體的表面55a的距離，使兩者間的相對介電常數大於非圖案區域A。
於圖9所示的第5構成例中，載置結構部110是包含基板下部電極112及基體載置部114的構成，所述基板下部電極112於對應於電介質基體50的擴孔部51的區域具備剖面T字狀的輔助構件119，所述基體載置部114以其周緣支持電介質基體50，且立設於電極112的周緣部。與圖7所示的第3構成例同樣，輔助構件119作為下部電極112的一部分而一體構成，於對應於擴 孔部51的區域中，輔助構件119的表面119b是與基體的背面平行相對向的面，構成下部電極112的電極面112b。藉此，使圖案區域B中的電極面112b與基體的表面55b的距離接近。且以分別輔助構件表面119b與基體的背面之間的距離S1、非圖案區域A中的電極面112a與基體背面之間的距離S2，使圖案區域B中的相對介電常數大於非圖案區域A中的相對介電常數的方式對輔助構件表面119b的高度、及基體支持部114的高度進行設定而構成。
於圖10所示的第6構成例中，與圖6所示的第2構成例同樣，載置結構部110於對應於電介質基體50的擴孔部51的區域具備具有高於基體50的相對介電常數的相對介電常數的輔助構件117。又，於基板下部電極112的周緣部立設有以其周緣支持電介質基體50的載置部114。藉由輔助構件117的高度、載置部114的高度，以圖案區域B中的相對介電常數大於非圖案區域A的方式分別設定輔助構件表面117b與基體的背面之間的距離S1、非圖案區域A中的電極面112a與基體背面之間的距離S2而構成。
圖11所示的第7構成例、圖12所示的第8構成例為分別與圖7所示的第3構成例、圖9所示的第5構成例幾乎相同的構成，但增大圖案區域B中的電極表面112b與基體50的背面之間的距離S1、非圖案區域A中的電極面112a與基體背面之間的距離S2的差，而對蝕刻速度進行調整。
於所述例中，電介質基體50均為中央部具有擴孔部的形狀，但於本發明中，亦可為成為蝕刻對象的電介質基體50的形 狀不具有擴孔部的基板。圖13~圖15表示以不具有擴孔部、背面平坦的電介質基體60作為被加工基板的情形時的載置結構部110的構成例。再者，此處，基體60是表面的中央部仍具備台座部的構成，但亦可為不具有該台座部的平坦的表面者。
於圖13所示的第9構成例中，載置結構部110是包含基板下部電極112、輔助構件117及基體載置部114的構成，所述輔助構件117配置於下部電極112上與電介質基體60的圖案區域B相對的區域，所述基體載置部114以其周緣支持電介質基體60，且立設於電極112的周緣部。輔助構件117含有具有高於自由空間的介電常數的高介電常數材料。以如下方式進行設定：於圖案區域B具備高介電常數的輔助構件117，同時對輔助構件117的高度、載置部114的高度進行調整，使圖案區域B中的相對介電常數大於非圖案區域A。
再者，亦可製成於同樣的構成中具備含有導電性材料的輔助構件來代替高介電常數的輔助構件117的構成。
圖14所示的第10構成例與圖7所示的第3構成例相同，載置結構部110是包含基板下部電極112及基體載置部114的構成，所述基板下部電極112於對應於電介質基體60的圖案區域B的區域具備凸部118，所述基體載置部114以其周緣支持電介質基體60，且立設於電極112的周緣部。凸部118由與電極112相同的材料而一體形成。以如下方式進行設定：使圖案區域B中的電極面112b與基體的表面60b的距離較非圖案區域A中的電極 面112a與基體的表面60a的距離更近，同時對凸部118的高度、基體載置部114的高度進行調整，使圖案區域B中的相對介電常數大於非圖案區域A中的相對介電常數。
圖15所示的第11構成例與圖9所示的第5構成例相同，載置結構部110是包含基板下部電極112及基體載置部114的構成，所述基板下部電極112於對應於電介質基體60的圖案區域B的區域具備剖面T字狀的輔助構件119，所述基體載置部114以其周緣支持電介質基體60，且立設於電極112的周緣部。輔助構件119與下部電極一體形成，而構成電極的一部分。此外其表面119b構成與基體60的背面平行相對向的電極面112b，設置其以拉近圖案區域B中的電極面112b與基體的表面60b的距離。以如下方式進行設定而構成：對至輔助構件表面的高度、基體載置部114的高度進行調整，使圖案區域B中的相對介電常數大於非圖案區域A中的相對介電常數。
以上，作為載置結構部110而列舉多個例進行說明，但於本發明的蝕刻方法中，只要為圖案區域B的電介質基體的表面與下部電極面之間的平均相對介電常數大於非圖案區域A的電介質基體的表面與下部電極面之間的平均相對介電常數的構成，則並無特別限制。
[實施例]
以下，對本發明的實施例及比較例進行說明。
「實施例1」
首先，對使用本發明的蝕刻方法而製造圖案化基板的實施例1進行說明。
(主模板(鑄模)的製作)
藉由旋轉塗佈，於Si基材上塗佈以聚羥基苯乙烯(polyhydroxy styrene，PHS)系化學增幅型抗蝕劑等為主成分的抗蝕劑液，而形成抗蝕劑層。其後，一面於XY平台上掃描Si基材，一面照射電子束，對抗蝕劑層的25mm×31mm見方範圍進行所需的圖案曝光。其後，對抗蝕劑層進行顯影處理，去除曝光部分而形成抗蝕劑圖案。以抗蝕劑圖案作為遮罩，藉由RIE選擇蝕刻，形成寬28nm、間距56nm、深60nm的槽形線圖案作為凹凸圖案，藉此獲得Si主模板。此時，Si主模板的槽的錐角為86°。藉由浸塗法，利用OPTOOL(註冊商標)DSX對鑄模表面進行脫模處理。
(奈米壓印用基板)
作為奈米壓印用基板，使用如下所述者：其是152mm見方、厚6.35mm的石英基板，於石英基板的基板中心部，作為被轉印區域，藉由濕式蝕刻形成26mm×32mm見方、高30μm的台座形狀，且對基板背面中央實施有直徑64mm、深5mm的擴孔(凹部)加工。於對該基板表面賦予蝕刻遮罩層(硬遮罩層)時，藉由反應性濺鍍形成4nm厚的CrOxNy膜。其後，藉由作為與抗蝕劑的密合性優異的矽烷偶合劑的KBM-5103(信越化學工業股份有限公司製造)進行表面處理。具體而言，以PGMEA(丙二醇1-單甲醚2-乙酸酯)將KBM-5103稀釋為1質量%，並藉由旋轉塗佈法塗佈 於基板表面。繼而，於加熱板上，在150℃、5分鐘的條件下對塗佈基板進行退火，使矽烷偶合劑結合於基板表面。
(抗蝕劑圖案形成步驟)
此處，藉由奈米壓印法形成抗蝕劑圖案。
首先，調整含有48w%的所述化合物A、48w%的Aronix(註冊商標)M220、3w%的IRGACURE(註冊商標)379、1w%的所述化合物B的抗蝕劑，將該抗蝕劑塗佈於石英基板的CrOxNy膜上。抗蝕劑的塗佈使用作為壓電方式噴墨列印機的富士北極星(FUJIFILM Dimatix)公司製造的DMP-2838。噴墨頭使用作為專用的10pl(皮升)頭的DMC-11610。液滴量設定為大致10pl，預先對噴出條件進行設定及調整。液滴配置圖案製成450μm間距的格子狀圖案。按照該液滴配置圖案將液滴配置於轉印區域(基板台座上)。
繼而，使鑄模與石英基板接近至間隙成為0.1mm以下的位置，自石英基板的背面起以基板上的對準標記與鑄模上的對準標記一致的方式進行對準。以99體積%以上的He氣體對鑄模與石英基板間的空間進行置換，He置換後減壓為50Pa以下。於減壓He條件下使鑄模與含有抗蝕劑的液滴接觸。接觸後，以1MPa的擠壓壓力加壓5秒，其後，藉由包含360nm的波長的紫外光，以照射量成為300mJ/cm2的方式進行曝光而使抗蝕劑硬化，並將鑄模與基板剝離。
<蝕刻裝置的基體載置部的構成>
蝕刻裝置中的基體載置結構部的構成採用圖7所示的構成。
以下所示的蝕刻及灰化均於具備圖7所示的基體載置結構部的感應耦合式(ICP)反應性離子蝕刻裝置中進行。再者，將圖7中的下部電極的凸部表面與基體背面的距離S1設為1mm，將非圖案區域中的下部電極的表面與基體背面的距離S2設為3mm。
藉由所述奈米壓印法形成抗蝕劑圖案後，依序進行以下的蝕刻及灰化。
<殘膜蝕刻>
首先，藉由所述奈米壓印法形成抗蝕劑圖案後，為了去除殘留於凹部的抗蝕劑膜，於下述所示的蝕刻條件下進行殘膜蝕刻。
氣體種類：氧：氬=2：1
製程壓力：1Pa
ICP功率：100W
偏壓功率：50W
過蝕刻量：50%
<硬遮罩層蝕刻>
繼而，以抗蝕劑圖案作為遮罩，於下述所示的蝕刻條件下進行硬遮罩層的蝕刻，從而形成硬遮罩圖案。
氣體種類：氯：氧=3：1
製程壓力：5Pa
ICP功率：100W
偏壓功率：5W
過蝕刻量：50%
<基板(石英)蝕刻>
繼而，以硬遮罩圖案作為遮罩，於下述所示的蝕刻條件下進 行基板(石英)蝕刻。
氣體種類：CHF3：CF4：Ar=3：1：10
製程壓力：3Pa
ICP功率：75W
偏壓功率：75W
目標深度：60nm
進而，分別於以下條件下依序進行灰化、及硬遮罩去除。
<灰化>
氣體種類：氧：氬=2：1
製程壓力：1Pa
ICP功率：100W
偏壓功率：0W
<遮罩去除>
氣體種類：氯：氧=3：1
製程壓力：5Pa
ICP功率：100W
偏壓功率：0W
再者，所述4種(包括灰化)蝕刻4步驟分別於各個腔室進行。即，準備殘膜蝕刻用腔室、硬遮罩蝕刻用腔室、基板(石 英)蝕刻用腔室、灰化及遮罩去除用腔室4個腔室。
藉由以上順序，於石英基板的表面形成凹凸圖案，從而獲得圖案化基板。
「比較例1」
作為蝕刻裝置中的基體載置結構部的構成，使用圖16所示的構成。圖16所示的基體載置結構部120於下部電極112上的對應於圖案區域B的區域(對應於擴孔部的區域)具備含有與基體50相同的材料(此處為石英)的輔助構件126。此外，以輔助構件126表面與基體50背面的距離、非圖案區域中的下部電極表面與基體50背面的距離均成為1mm的方式構成。藉由該構成，基體表面與基板下部電極之間的靜電容變得幾乎和在圖案區域B與非圖案區域A處相等。除使用該裝置以外，藉由與實施例1相同的順序而形成圖案化基板。
對實施例1及比較例1進行以下評價。
(圖案形狀評價)
作為圖案形狀評價，於自台座中央部的圖案、及圖案四角起分別距圖案區域的長邊短邊的方向1mm內側的部位的2處，對側壁角度進行比較評價。圖22是示意性表示形成有圖案區域的台座部的平面圖。於26mm×32mm的台座部的內側形成有25mm×31mm的圖案區域。圖案區域形成有多個線狀凸部。分別對該圖案區域的大致中央部的黑色圓部分及距圖案區域的1個角部縱橫各1mm的內側的白色圓部分的側壁角度進行測定，計算出兩者的角度 差。
藉由聚焦離子束法，沿線圖案的方向對基板進行蝕刻，藉此切出圖案剖面，其後，使用穿透式電子顯微鏡獲得圖案剖面的電子顯微鏡圖像，根據所獲得的電子顯微鏡圖像算出各側壁角度。
(評價結果)
關於實施例1，上述中央部與角部的側壁角度的差為0.8度。另一方面，關於比較例1，中央部與角部的側壁角度的差為3.8度。即，實施例1的圖案區域中央部與端部處的側壁角度的差小於比較例1的兩者的差，與蝕刻形狀(側壁角度)的面內均勻性相關的本發明相對於現有技術的優越性得以證實。
繼而，對藉由進行重複處理導致的缺陷產生的增加進行驗證。
(實施例2)
連續對250片基板進行上述實施例1的處理，關於此時的第1片與第250片，測定經由蝕刻步驟前後的缺陷密度的增加量(增加缺陷密度)，計算出該增加缺陷密度的差。
具體而言，於4個蝕刻步驟前(即殘膜蝕刻前)及4個蝕刻步驟後(即灰化、遮罩去除後)，藉由臨界尺寸掃描電子顯微鏡(critical dimension-scanning electron microscopy，CD-SEM)觀察基板的圖案區域的整個區域，藉此對缺陷個數進行計數而求出缺陷密度DD(Defect Density/cm2)。繼而，求出蝕刻步驟後與蝕刻步驟前的缺陷密度的差，計算出蝕刻步驟中的增加缺陷密度。
(比較例2)
連續進行上述比較例1的處理代替實施例1的處理，除此以外，進行與實施例2同樣的處理，並同樣地計算出增加缺陷密度。
(評價結果)
於實施例2中，250次蝕刻步驟前後的增加DD的差(第250片基板的增加DD一第1片基板的增加DD)為35.3/cm2，於比較例2中，250次蝕刻步驟前後的增加DD的差為395.1/cm2。即，實施例2的增加DD的差顯著小於比較例2的增加DD的差，證實若使用本實施例的蝕刻方法，則蝕刻裝置的污染受到抑制，而可抑制缺陷。
50‧‧‧電介質基體(被加工基體)
50a、50b‧‧‧電介質基體的表面
55‧‧‧遮罩圖案
110‧‧‧基體載置結構部
112‧‧‧下部電極(特定電極)
112a、112b‧‧‧下部電極的表面(電極面)
114‧‧‧基體載置部
115‧‧‧輔助構件
115b‧‧‧輔助構件的表面
116‧‧‧導電性連接部
A‧‧‧非圖案區域
B‧‧‧圖案區域

Claims (6)

  1. 一種電漿蝕刻方法，其是對表面側具備遮罩圖案的電介質基體進行電漿蝕刻的方法，且於所述電介質基體所具備的所述遮罩圖案包括具有多個微細開口的圖案區域、及所述圖案區域以外的非圖案區域時，以於電漿蝕刻裝置內含有特定電極的基體載置結構部的特定位置載置所述電介質基體的情形時，所述圖案區域的所述電介質基體的表面與所述基體載置結構部的所述特定電極的表面之間的平均相對介電常數大於所述非圖案區域的所述平均相對介電常數的方式，對所述基體載置結構部的構成進行設定，於所述基體載置結構部的所述特定位置載置所述電介質基體，於自大氣壓減壓的氣體環境下，產生電漿而對所述電介質基體進行蝕刻。
  2. 如申請專利範圍第1項所述的電漿蝕刻方法，其中以使所述圖案區域中的所述電介質基體的表面與所述特定電極的表面的距離較所述非圖案區域中的所述距離更近的方式，對所述基體載置結構部的構成進行設定。
  3. 如申請專利範圍第1項所述的電漿蝕刻方法，其中以所述圖案區域中的所述電介質基體的表面與所述特定電極的表面之間的自由空間的體積小於所述非圖案區域中的所述自由空間的體積的方式，對所述基體載置結構部的構成進行設定。
  4. 如申請專利範圍第1項所述的電漿蝕刻方法，其中所述遮罩圖案的遮罩材料為非導體。
  5. 如申請專利範圍第1項所述的電漿蝕刻方法，其中所述電介質基體為背面的中央部具有擴孔部的基體，所述遮罩圖案是於對應於所述電介質基體的所述擴孔部的區域的至少一部分具有所述圖案區域，且對應於所述電介質基體的並非所述擴孔部的區域的區域為所述非圖案區域。
  6. 一種圖案化基板的製造方法，其是：在電介質基體的表面依序積層硬遮罩層、抗蝕劑層，於所述抗蝕劑形成多個微細開口而製成抗蝕劑圖案，以所述抗蝕劑圖案作為遮罩，對所述硬遮罩層進行蝕刻而形成硬遮罩圖案，以所述硬遮罩圖案作為遮罩，對所述電介質基體進行蝕刻而製造圖案化基板時，其中，在所述硬遮罩層的蝕刻及/或所述電介質基體的蝕刻時使用如申請專利範圍第1項至第5項中任一項所述的電漿蝕刻方法。
TW104107286A 2014-03-11 2015-03-06 電漿蝕刻方法及圖案化基板的製造方法 TW201539541A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014047028A JP2015170828A (ja) 2014-03-11 2014-03-11 プラズマエッチング方法およびパターン化基板の製造方法

Publications (1)

Publication Number Publication Date
TW201539541A true TW201539541A (zh) 2015-10-16

Family

ID=54071356

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104107286A TW201539541A (zh) 2014-03-11 2015-03-06 電漿蝕刻方法及圖案化基板的製造方法

Country Status (5)

Country Link
US (1) US20160379800A1 (zh)
JP (1) JP2015170828A (zh)
KR (1) KR20160120779A (zh)
TW (1) TW201539541A (zh)
WO (1) WO2015136898A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6037914B2 (ja) * 2013-03-29 2016-12-07 富士フイルム株式会社 保護膜のエッチング方法およびテンプレートの製造方法
JP6756500B2 (ja) * 2016-03-25 2020-09-16 Hoya株式会社 インプリントモールド用基板、マスクブランク、インプリントモールド用基板の製造方法、マスクブランクの製造方法、及びインプリントモールドの製造方法
US9984943B2 (en) * 2016-05-16 2018-05-29 Massachusetts Institute Of Technology Systems and methods for aligning and coupling semiconductor structures
CN109155237B (zh) * 2016-05-25 2024-02-23 大日本印刷株式会社 模板和模板坯
KR20200144198A (ko) * 2019-06-17 2020-12-29 삼성디스플레이 주식회사 잉크 액적 부피 측정장치와, 그것을 이용한 잉크 액적 부피 측정방법과, 그 잉크 액적 부피 측정장치를 활용하는 박막층 형성장치 및, 상기 박막층 형성장치를 이용한 디스플레이 장치의 제조방법
KR20210117386A (ko) * 2020-03-18 2021-09-29 삼성디스플레이 주식회사 표시 장치의 제조장치 및 표시 장치의 제조방법
JP2022145056A (ja) * 2021-03-19 2022-10-03 キオクシア株式会社 テンプレート、テンプレートの製造方法、パターン形成方法、半導体装置の製造方法、テンプレート測定装置、および、テンプレート測定方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6228438B1 (en) 1999-08-10 2001-05-08 Unakis Balzers Aktiengesellschaft Plasma reactor for the treatment of large size substrates
US7932181B2 (en) 2006-06-20 2011-04-26 Lam Research Corporation Edge gas injection for critical dimension uniformity improvement
JP5205407B2 (ja) * 2010-03-23 2013-06-05 株式会社東芝 テンプレートとその製造方法、及び半導体装置の製造方法
JP5395757B2 (ja) * 2010-07-08 2014-01-22 株式会社東芝 パターン形成方法
JP2012182384A (ja) * 2011-03-02 2012-09-20 Toshiba Corp テンプレート用の基板の処理装置及びテンプレート用の基板の処理方法
JP2012190877A (ja) * 2011-03-09 2012-10-04 Fujifilm Corp ナノインプリント方法およびそれに用いられるナノインプリント装置
JP5697571B2 (ja) * 2011-10-06 2015-04-08 株式会社東芝 テンプレートの製造装置及びテンプレートの製造方法
JP6012995B2 (ja) * 2012-03-27 2016-10-25 芝浦メカトロニクス株式会社 プラズマ処理装置およびプラズマ処理方法

Also Published As

Publication number Publication date
JP2015170828A (ja) 2015-09-28
WO2015136898A1 (ja) 2015-09-17
KR20160120779A (ko) 2016-10-18
US20160379800A1 (en) 2016-12-29

Similar Documents

Publication Publication Date Title
TW201539541A (zh) 電漿蝕刻方法及圖案化基板的製造方法
TWI480924B (zh) 奈米壓印方法及利用其的基板加工方法
TWI475335B (zh) 抗蝕劑圖案形成方法以及使用該抗蝕劑圖案的圖案化基板的製造方法
TWI585821B (zh) 模具的製造方法
TW201323113A (zh) 奈米壓印模具、奈米壓印模具的製造方法、使用奈米壓印模具的奈米壓印方法以及圖案化基底的製造方法
JP2013161893A (ja) ナノインプリント用のモールド、並びにそれを用いたナノインプリント方法およびパターン化基板の製造方法
JP2014110367A (ja) ナノインプリント方法およびそれを用いたパターン化基板の製造方法
JP5694889B2 (ja) ナノインプリント方法およびそれに用いられるナノインプリント装置並びにパターン化基板の製造方法
WO2013024833A1 (en) Mold release processing method for nanoimprinting molds, production method employing the mold release processing method, nanoimprinting method, and method for producing patterned substrates
WO2014076922A1 (ja) ナノインプリント方法およびそれを用いたパターン化基板の製造方法
JP6016578B2 (ja) ナノインプリント方法、その方法に使用されるモールドおよびその方法を利用したパターン化基板の製造方法
JP2013222791A (ja) ナノインプリント方法およびナノインプリント用基板並びにそれらを用いたパターン化基板の製造方法
JP6479058B2 (ja) パターン形成マスク用薄膜層付基体およびパターン化基体の製造方法
Kim et al. Development of a very large-area ultraviolet imprint lithography process
KR101879606B1 (ko) 보호막의 에칭 방법, 템플릿의 제조 방법 및 그들을 이용해서 제조된 템플릿
Chaix et al. Nanoimprinting lithography on 200 mm wafers for optical applications
TW201535044A (zh) 圖案形成方法及圖案化基板製造方法
Jeong et al. Step and repeat UV-nanoimprint lithography using a large area stamp
Jeong et al. Ultra-violet nanoimprint lithography applicable to thin-film transistor liquid-crystal display
JP2017079270A (ja) インプリント装置、インプリント方法および物品の製造方法
JP2014140953A (ja) 微細パターン形成体の製造方法および微細パターン形成体