WO2015136898A1 - プラズマエッチング方法およびパターン化基板の製造方法 - Google Patents

プラズマエッチング方法およびパターン化基板の製造方法 Download PDF

Info

Publication number
WO2015136898A1
WO2015136898A1 PCT/JP2015/001184 JP2015001184W WO2015136898A1 WO 2015136898 A1 WO2015136898 A1 WO 2015136898A1 JP 2015001184 W JP2015001184 W JP 2015001184W WO 2015136898 A1 WO2015136898 A1 WO 2015136898A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
pattern
etching
region
pattern region
Prior art date
Application number
PCT/JP2015/001184
Other languages
English (en)
French (fr)
Inventor
暁彦 大津
Original Assignee
富士フイルム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士フイルム株式会社 filed Critical 富士フイルム株式会社
Priority to KR1020167025686A priority Critical patent/KR20160120779A/ko
Publication of WO2015136898A1 publication Critical patent/WO2015136898A1/ja
Priority to US15/258,443 priority patent/US20160379800A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/26—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer
    • B32B3/30—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer characterised by a layer formed with recesses or projections, e.g. hollows, grooves, protuberances, ribs
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32541—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Definitions

  • the present invention relates to a plasma etching method and a method for manufacturing a patterned substrate.
  • Nanoimprint is a method of pressing a mold (generally called a mold, stamper, or template) with a concavo-convex pattern against the resist applied on the work piece, and then deforming or flowing the resist dynamically to precisely create a fine pattern.
  • a mold generally called a mold, stamper, or template
  • Transfer technology Once a mold is made, it is economical because nano-level microstructures can be easily and repeatedly molded, and it is a transfer technology with little harmful waste and emissions, so in recent years it has been applied in various fields. Expected.
  • a template with counterbore (recessed) on the back surface is used. Is becoming an industry standard.
  • nanoimprint templates for semiconductor lithography even on a template substrate that has not been used in the past, with recesses on the back surface, it is possible to etch in-plane at a throughput that is equal to or higher than that of conventional photomasks.
  • a nanoimprint template having excellent shape uniformity is required.
  • a hard mask layer is formed on a substrate such as quartz, a resist pattern is formed on the hard mask layer, and the resist pattern is used as a mask.
  • the mask layer is etched to form a hard mask pattern, and then the hard mask pattern is etched to form a concavo-convex pattern on the substrate surface to obtain a copy template.
  • etching is usually performed in an etching apparatus by applying an etching bias to a lower electrode provided under the substrate mounting portion. At this time, the irradiation energy of etching ions greatly depends on the upper surface potential of the substrate during etching.
  • a substrate having the counterbore part As the substrate having the counterbore part (concave part), a substrate having a 6 inch square and a thickness of 6.35 mm is often used. ) Is significantly thicker. As a result, the surface potential increases and the resulting ion irradiation energy decreases. In particular, in the concave portion, the electrostatic capacity is reduced, and as a result, the ion energy is reduced.
  • the etching rate is proportional to the ion energy, and the etching rate decreases as the ion energy decreases. That is, the in-plane uniformity of the etching rate cannot be maintained.
  • Patent Document 1 discloses that in-plane capacitance of a region including a substrate is backfilled by refilling a counterbore portion (concave portion) of a template substrate. A method for making the distribution and / or the in-plane distribution of temperature uniform has been proposed.
  • Patent Document 2 proposes a method for compensating etching nonuniformity between the center and the peripheral portion of the substrate by providing two gas filling ports
  • Patent Document 3 discloses an uneven surface cross-sectional shape. There has been proposed a method of disposing a solid or gaseous dielectric layer having a thickness below a wafer to compensate for in-process non-uniformity.
  • JP 2013-206971 A JP2013-42160A Special table 2003-506889 gazette
  • the etching shape (side wall angle) is not uniform in the pattern region immediately above the recess.
  • the apparatus cost is remarkably increased, for example, the chamber itself needs to be modified.
  • Patent Document 3 when the pattern region exists only in a part of the wafer, the non-uniform shape of the post-etching shape (side wall angle or the like) occurs in the pattern region, and the defect density DD ( There is a problem that Defect Density) increases significantly.
  • FIGS. 17 to 19 are schematic views for explaining the non-uniformity of the etching shape, which is the first problem
  • FIG. 17 is a schematic cross-sectional view inside the etching apparatus.
  • the substrate 50 to be etched is a substrate having a counterbore portion (recessed portion) 51 on the back surface, and the surface thereof has a B region (hereinafter referred to as a pattern region B) where a mask pattern 55 exists on the counterbore portion 51 and a mask. It is comprised by A area
  • the recess area has a central diameter of ⁇ 64 mm, and an uneven pattern is formed in the area corresponding to the recess.
  • a shape corresponding to the shape of the counterbore part of the base body 50 is placed on the mounting portion 114 on which the base body 50 is placed and the lower electrode 112 is provided below.
  • the mounting portion structure 120 is provided with a dielectric member 126 having a dielectric constant equivalent to that of the substrate.
  • the substrate 50 is disposed on the mounting portion 114, and plasma etching using radicals and ions X + is performed from the upper surface side. In the figure, radicals are omitted.
  • the etching rate is made uniform because the capacitance can be made uniform over the entire substrate.
  • etching (volatile) products may be dissociated and deposited again.
  • the non-pattern area A where the resist pattern is not formed (not covered with a mask and having an aperture ratio of 100%)
  • a larger amount of etching (volatilization) products are generated than in the pattern area B. Therefore, in the region B, the closer to the region A, the higher the possibility that deposits will adhere, and the etching product may affect the pattern shape after etching. That is, as shown in a partially enlarged view in FIG.
  • the pattern shape particularly the pattern side wall angle (side wall rising angle) is not uniform in the center of the pattern and the boundary region close to the region A.
  • the pattern shape (specifically, the pattern side wall angle) may be non-uniform in the region B.
  • FIG. 18 is an enlarged view of a region around one convex portion of the mask pattern 55.
  • the deposit derived from the etching gas or the etching product is deposited on the surface of the etching surface.
  • FIG. 18 shows a case where etching and deposition compete with each other. At this time, etching and deposition on the surface of the deposit are alternately generated. Actually, since the deposition and the etching are performed at the same time, the side wall 52 of the convex portion has a smooth taper shape.
  • FIG. 19 shows a state where etching and deposition on the surface of the deposit occur alternately when more deposit is generated.
  • the side wall angle ⁇ 2 of the side wall 52 of the convex portion becomes smaller than the side wall angle ⁇ 1 at the time of competition shown in FIG.
  • FIG. 20 and 21 are schematic diagrams for explaining the generation of a defect pattern, which is the second problem
  • FIG. 20 is a schematic cross-sectional view inside the etching apparatus.
  • the substrate 50 to be etched is a substrate having a counterbore (recess) 51 on the back surface, and the surface is covered with a pattern region B where the mask pattern 55 on the counterbore 51 exists and a mask layer. It is comprised by the non-pattern area
  • the mask layer is not formed in the region A.
  • the region A is not etched because the region A is covered with the mask layer.
  • the etching product 56 is scattered.
  • the non-pattern area A has a larger area than the pattern area B
  • the etching product 56 generated in the area A becomes a considerable amount.
  • the etching product 56 may directly adhere to the pattern in the region B, thereby causing a pattern defect.
  • the etching product 56 accumulates on the inner wall of the chamber 101 and becomes dirty (b in FIG. 21), the contaminant 56 scatters and adheres to the substrate during the next etching process for another substrate to be processed (FIG. 21). 21) c), pattern defects may occur.
  • the occurrence of pattern defects due to etching products from the non-patterned area is greater when the mask is formed in the non-patterned area and the etching product is generated from the mask than when the mask is not formed in the non-patterned area. More serious etching products are generated that cannot be removed as volatile products.
  • the present invention has been made in view of the above problems, and an object thereof is to provide an etching method and apparatus capable of processing with high throughput while suppressing nonuniformity of pattern shape and generation of defects during etching. It is.
  • the plasma etching method of the present invention is a method of performing plasma etching on a dielectric substrate having a mask pattern on the surface side,
  • the mask pattern provided in the dielectric substrate is provided with a pattern region having a plurality of fine openings and a non-pattern region other than the pattern region
  • the surface of the dielectric substrate with respect to the pattern region and the surface of the predetermined electrode of the substrate mounting structure Set the structure of the substrate mounting structure part so that the average relative dielectric constant between is larger than the average relative dielectric constant for the non-pattern region, Place the dielectric substrate at a predetermined position of the substrate mounting structure, Plasma is generated and the dielectric substrate is etched in an atmosphere that is depressurized from atmospheric pressure.
  • the predetermined electrode means a lower electrode that is generally disposed below a mounting portion on which a substrate is mounted in a plasma etching apparatus, and a negative bias voltage is induced with respect to plasma.
  • a method for making the average relative dielectric constant between the surface of the dielectric substrate for the pattern region and the surface of the predetermined electrode of the substrate mounting structure portion larger than the average relative dielectric constant for the non-pattern region Is a method of setting the structure of the substrate mounting structure so that the distance between the surface of the dielectric substrate in the pattern region and the surface of the predetermined electrode is closer than the distance in the non-pattern region, and / or Adopting a method of setting the structure of the substrate mounting structure so that the volume of the free space in the non-pattern region is larger than the volume of the free space between the surface of the dielectric substrate and the surface of the predetermined electrode. it can.
  • the mask material of the mask pattern is non-conductor.
  • the dielectric substrate is a substrate having a counterbore in the center of the back surface, It is preferable that the mask pattern has a pattern region in at least a part of the region corresponding to the counterbore portion of the dielectric substrate, and the region corresponding to the region that is not the counterbore portion of the dielectric substrate is a non-pattern region.
  • a hard mask layer and a resist layer are sequentially laminated on the surface of a substrate to be processed, A resist pattern is formed by forming a plurality of fine openings in the resist layer, Using the resist pattern as a mask, the hard mask layer is etched to form a hard mask pattern, A manufacturing method for manufacturing a patterned substrate by etching a substrate to be processed using a hard mask pattern as a mask, The plasma etching method of the present invention is used when etching the hard mask layer and / or the substrate to be processed.
  • plasma etching is performed when a dielectric substrate on which a mask pattern having a pattern region having a plurality of fine openings on the surface and a non-pattern region other than the pattern region is formed is plasma-etched.
  • the dielectric substrate is placed at a predetermined position of the substrate mounting structure including the predetermined electrode in the etching apparatus, between the surface of the dielectric substrate and the surface of the predetermined electrode of the substrate mounting structure portion with respect to the pattern region Since the structure of the substrate mounting structure portion is set so that the average relative dielectric constant is larger than the average relative dielectric constant for the non-pattern region, the etching rate in the pattern region should be larger than the etching rate in the non-pattern region.
  • a patterned substrate having a high pattern shape uniformity, a small number of defects, and a high productivity can be obtained. Can do.
  • FIG. 6 is a schematic diagram showing a configuration of a substrate mounting structure portion in Comparative Example 1.
  • FIG. It is a schematic diagram for demonstrating the 1st problem of a prior art. It is a figure which shows that a convex part side surface becomes a taper shape by repetition of an etching and deposition. It is a figure which shows that a convex part side surface becomes a taper shape by repetition of an etching and deposition. It is a schematic diagram for demonstrating the 2nd problem of a prior art. It is a figure for demonstrating the contamination in the processing container by etching, and the reattachment of the contaminant on the board
  • FIG. 1 is a diagram schematically showing a manufacturing process of a patterned substrate.
  • a hard mask layer 20 is first formed on a template substrate 10 (a in FIG. 1), and a resist is formed on the hard mask layer 20.
  • a pattern 35 is formed (FIG. 1B), and then the hard mask layer 20 is etched using the resist pattern 35 as a mask to form a hard mask pattern 25 (FIG. 1C), and the hard mask pattern 25 is used as a mask.
  • the substrate 10 is etched (FIG. 1D), and finally the hard mask pattern 25 is removed to obtain a patterned substrate (FIG. 1E).
  • FIG. 2 schematically shows a plan view A and a sectional view B of the template substrate 10.
  • the template substrate 10 used in the present embodiment is a light-transmitting dielectric, and can be appropriately selected according to the purpose. Regarding the size and structure, it is the size of a reticle used in semiconductor lithography, and has a square shape of 65 mm ⁇ 65 mm, 5 inches ⁇ 5 inches, 6 inches ⁇ 6 inches, or 9 inches ⁇ 9 inches, and the center of the back surface. To which a circular counterbore 11 is applied is selected.
  • the shape of the counterbore is determined in consideration of the gas permeability and the degree of flexure (bending rigidity) of the substrate in the portion thinned by the counterbore. For example, a substrate having a size of 6 inches ⁇ 6 inches, a substrate thickness T of 6.35 mm, a counterbore diameter D of 63 mm, and a counterbore portion remaining thickness t of 1.1 mm can be used.
  • the substrate 10 is preferably provided with a pedestal portion 12 provided in a surface region corresponding to the counterbore portion 11 higher than the other regions by a step S.
  • the substrate 10 does not include the pedestal portion 12 and may be flat over the entire surface.
  • a device manufacturing process is performed. Since the region of the template that contacts the wafer can be limited to the surface of the pedestal (mesa) 12, contact with the structure existing outside the pattern formation region of the template can be avoided.
  • the height (step) H of the pedestal 12 is preferably 1 to 1000 ⁇ m, more preferably 10 to 500 ⁇ m, and still more preferably 20 to 100 ⁇ m.
  • the hard mask layer can be formed by vapor deposition, more specifically, sputtering, chemical vapor deposition, molecular beam epitaxy, ion beam sputtering, or the like.
  • the material of the hard mask layer is selected so that the etching selectivity of the hard mask layer to the resist layer described later is large in the hard mask layer etching, and the etching selectivity of the hard mask layer to the substrate is small in the substrate etching.
  • the material of the hard mask layer preferably includes a metal material made of Cr, W, Ti, Ni, Ag, Pt, Au, or the like, or a metal oxide material made of CrO x , WO 2 , TiO 2 or the like.
  • the non-conductive material refers to a semiconductor or an insulator. If the region where the hard mask layer exists is only the pattern region, it may be formed of a conductor.
  • the hard mask layer has a transmittance of 30% or more for light having a wavelength near 365 nm. It is preferably 50% or more, more preferably 70% or more.
  • the thickness of the hard mask layer is appropriately selected in consideration of the target processing depth of the finally obtained substrate, the etching selectivity described above, and the transmittance. Usually, it is about 1 to 30 nm.
  • the resist pattern 35 can be formed by a nanoimprint method, a photolithography method, an electron beam lithography method, or the like.
  • a method of forming the resist pattern 35 by the nanoimprint method will be described.
  • FIG. 3 is a diagram schematically showing a process of forming the resist pattern 35 by the nanoimprint method.
  • the resist pattern is formed by the nanoimprint method in the step of applying a resist solution 30 on the hard mask layer 20 formed on the template substrate 10 (a in FIG. 3), and the master template (mold) 1 is applied to the substrate to be processed.
  • a curing step (d in FIG. 3) that cures the resist solution film 32 to form a resist pattern 35, and a cured unevenness.
  • a release step (e in FIG. 3) for releasing the mold 1 from the resist pattern 35 having a pattern shape is included in this order. Hereinafter, each step will be described.
  • the resist solution 30 to be used will be described.
  • the resist solution 30 is not particularly limited.
  • a material prepared by adding a photopolymerization initiator (about 2% by mass) and a fluorine monomer (0.1 to 1% by mass) to a polymerizable compound is used.
  • antioxidant (about 1 mass%) can also be added as needed.
  • the resist solution obtained by the above procedure can be cured by ultraviolet light having a wavelength of 360 nm. For those having poor solubility, a small amount of acetone or ethyl acetate is added and dissolved, and then the solvent is removed by distillation.
  • Examples of the polymerizable compound include benzyl acrylate (Biscoat # 160: manufactured by Osaka Organic Chemical Co., Ltd.), ethyl carbitol acrylate (Biscoat # 190: manufactured by Osaka Organic Chemical Co., Ltd.), polypropylene glycol diacrylate (Aronix M-220: Tojo). Synthetic Co., Ltd.), trimethylolpropane PO-modified triacrylate (Aronix M-310: manufactured by Toagosei Co., Ltd.), etc., and compound A represented by the following structural formula (1) can be given.
  • the polymerization initiator 2- (dimethylamino) -2-[(4-methylphenyl) methyl] -1- [4- (4-morpholinyl) phenyl] -1-butanone (IRGACURE 379: Toyotsu And alkylphenone photopolymerization initiators such as Chemiplus Co., Ltd.).
  • the compound B etc. which are represented by following Structural formula (2) can be mentioned.
  • the viscosity of the resist agent is preferably 8 to 20 cP
  • the surface energy of the resist layer after application of the resist solution is preferably 25 to 35 mN / m.
  • the resist coating method for coating the resist solution a method that can place a predetermined amount of droplets at a predetermined position on a substrate or a mold, such as an inkjet method or a dispensing method, is used.
  • a method capable of applying a resist with a uniform film thickness such as a spin coating method or a dip coating method, may be used.
  • an ink jet printer or a dispenser may be used depending on the desired droplet amount. For example, when the droplet amount is less than 100 nl (nanoliter), an ink jet printer is used, and when it is 100 nl or more, a dispenser is used.
  • Examples of inkjet heads that eject droplets from nozzles include piezo, thermal, and electrostatic methods. Among these, a piezo method capable of adjusting an appropriate amount of liquid (amount per droplet disposed) and a discharge speed is preferable. Before arranging the droplets on the substrate, the droplet amount and the discharge speed are set and adjusted in advance. For example, the appropriate amount of liquid is adjusted at a position on the substrate corresponding to a region where the spatial volume of the concave / convex pattern of the mold is large and decreased at a position on the substrate corresponding to a region where the spatial volume of the concave / convex pattern of the mold is small. It is preferable.
  • Such adjustment is appropriately controlled according to the droplet discharge amount (the amount per discharged droplet).
  • the droplet volume is set to 5 pl (picoliter)
  • the droplet volume is controlled to be ejected five times to the same place using an inkjet head having a droplet ejection volume of 1 pl. .
  • the amount of droplets can be obtained, for example, by measuring the three-dimensional shape of droplets discharged on the substrate under the same conditions in advance with a confocal microscope or the like and calculating the volume from the shape.
  • droplets are arranged on the substrate according to a predetermined droplet arrangement pattern.
  • the droplet arrangement pattern is constituted by two-dimensional coordinate information including a lattice point group corresponding to the droplet arrangement on the substrate.
  • the resist when using a spin coating method or a dip coating method, the resist is diluted with a solvent so as to have a predetermined thickness, and by controlling the number of rotations in the case of the spin coating method and the pulling speed in the case of the dip coating method.
  • a uniform coating film may be formed on the substrate.
  • the residual gas is reduced by reducing the atmosphere between the mold and the substrate to a reduced pressure or vacuum atmosphere.
  • the atmosphere between the mold and the substrate is preferably changed to a He atmosphere or a reduced pressure He atmosphere. This reduces the residual gas. Since He permeates the quartz substrate, the trapped residual gas (He) gradually decreases. Since it takes time to permeate He, it is more preferable to use a reduced pressure He atmosphere.
  • the reduced pressure atmosphere is preferably 1 to 90 kPa, particularly preferably 1 to 10 kPa.
  • the mold and the substrate coated with the resist agent are brought into contact with each other after being aligned so as to have a predetermined relative positional relationship.
  • An alignment mark is preferably used for alignment.
  • the mold pressing pressure is in the range of 100 kPa to 10 MPa.
  • the pressure is higher, the flow of the resist solution is promoted, the compression of the residual gas, the dissolution of the residual gas into the resist, and the permeation of He into the quartz substrate are promoted, leading to an improvement in the removal rate of the residual gas.
  • the pressing pressure of the mold is preferably 100 kPa or more and 10 MPa or less, more preferably 100 kPa or more and 5 MPa, and further preferably 100 kPa or more and 1 MPa or less.
  • the reason why the pressure is set to 100 kPa or more is that when imprinting is performed in the atmosphere, when the space between the mold and the substrate is filled with liquid, the pressure between the mold and the substrate is pressurized at atmospheric pressure (about 101 kPa). is there.
  • the mold 1 is peeled from the cured resist film (released).
  • a mold release method one side of the mold or the substrate is held on the back or outer edge, and the other back or outer edge is held, and the outer edge or the back is held in a direction opposite to the pressing direction. A method is mentioned.
  • FIG. 4 is a schematic diagram showing a schematic configuration of an embodiment of an etching apparatus 100 for carrying out the etching method of the present invention.
  • the etching apparatus 100 includes a processing container (chamber) 101 capable of maintaining an atmosphere reduced in pressure from atmospheric pressure, a pressure adjusting unit 102a for reducing the pressure inside the processing container 101 to a predetermined pressure, and an exhaust system such as a vacuum pump. Generating a plasma; a decompression unit 103 including 102b; a substrate mounting structure unit 110 that is provided inside the processing vessel 101 and on which a dielectric substrate 50 that is a substrate to be processed is mounted and supports and fixes the dielectric substrate 50; A plasma generation unit 107 including a high-frequency power source 105 and a plasma generation antenna 106.
  • the substrate mounting structure portion 110 includes a lower electrode 112, and the apparatus 100 includes a bias power source 108 for applying a bias voltage to the lower electrode 112. Further, a temperature regulator 104 that controls the temperature of the substrate mounting structure 110 and a gas introduction unit 109 that includes a gas flow rate controller for introducing a desired gas into the processing container 101 are provided.
  • the etching performed in this apparatus 100 is preferably reactive ion etching (RIE).
  • RIE reactive ion etching
  • ICP inductively coupled plasma
  • CCP capacitively coupled plasma
  • ECR electron cyclotron resonance
  • bias power power for forming a bias between the plasma and the lower electrode
  • bias power power for forming plasma
  • each etching process is one of the embodiments of the etching method of the present invention. That is, each of the etching steps is a method of etching a dielectric substrate composed of a pattern region B in which a resist pattern is formed and a non-pattern region A having no resist pattern.
  • each etching process as shown in FIG. 5, when the dielectric substrate 50 is mounted at a predetermined position of the substrate mounting structure 110 including the predetermined electrode (substrate lower electrode) 112 in the processing container 101 of the etching apparatus.
  • the average relative dielectric constant between the surface 50b of the dielectric substrate 50 for the pattern region B and the surface 112a of the predetermined electrode 112 of the mounting structure 110 is equal to the surface 50a of the dielectric substrate for the non-pattern region A.
  • the configuration of the substrate mounting structure unit 110 is set so as to be larger than the average relative dielectric constant between the surface 112a of the predetermined electrode 112 of the mounting structure unit 110, and the dielectric is placed at a predetermined position of the substrate mounting structure unit 110.
  • the body substrate 50 is placed, and plasma is generated in an atmosphere depressurized from the atmospheric pressure to etch the dielectric substrate.
  • FIG. 5 shows a graph of the relative dielectric constant and the etching rate (etch rate) between the substrate surface and the lower electrode surface in the plane direction of the substrate.
  • the etching rate is proportional to the relative dielectric constant between the lower electrode and the substrate surface, and the etching rate increases as the relative dielectric constant increases. That is, here, by setting the average relative dielectric constant of the pattern region B to be larger than the average relative dielectric constant of the non-pattern region A, the etching rate of the pattern region B is set higher than the etching rate of the non-pattern region A. Can be small.
  • the mounting structure 110 fills the substrate lower electrode 112 (here, the negative electrode) 112, the substrate mounting portion 114 provided thereon, and the counterbore 51 of the dielectric substrate. And an auxiliary member 115 made of a conductor installed at the center of the substrate mounting portion 114 so as to be returned.
  • the auxiliary member 115 is configured to be electrically connected to the lower electrode 112 by the conductive connection portion 116. .
  • the front surface 115 b of the auxiliary member 115 is a surface facing the back surface of the base body 50, and since the auxiliary member 115 is electrically connected to the lower electrode 112 by the conductive connection portion 116, it becomes equipotential with the lower electrode 112. ing. Therefore, in the pattern region B, the surface 115 b of the auxiliary member 115 corresponds to the surface 112 b of the lower electrode 112.
  • the substrate to be processed 50 to be etched may be a single body or a laminated body, but is made of a dielectric material, and conducts over a pattern region and a non-pattern region. It is assumed that no film is provided. If the substrate to be processed 50 is a conductor or has a conductive film extending over both regions, the substrate has the same potential over the entire surface of the substrate, and the effect of increasing the etching rate of only the pattern region cannot be obtained. .
  • Residual film etching is a process for removing the resist residual film formed on the bottom of the recess when the resist pattern is formed by the in-nano printing method.
  • the etching gas include oxygen gas, argon gas, and fluorocarbon gas.
  • the laminated body of the substrate 10, the hard mask layer 20, and the resist residual film corresponds to the dielectric substrate 50 in the etching method of the present invention
  • the resist pattern 35 corresponds to the mask pattern 55.
  • the etching process of the hard mask layer 20 is a process for forming the hard mask pattern 25 by removing the hard mask layer 20 exposed in the recesses using the resist pattern 35 as a mask. Similar to the residual film etching described above, reactive ion etching (RIE) is preferably used, particularly inductively coupled plasma (ICP) -RIE, capacitively coupled plasma (CCP) -RIE, or electron cyclotron resonance (ECR). ) -RIE. Further, in the present invention, the bias power (power for forming a bias between the plasma and the electrode (lower electrode) on the substrate mounting portion side) is controlled by plasma power (forming plasma). Therefore, it is preferable to adopt a method that can be controlled independently of the electric power.
  • ICP inductively coupled plasma
  • CCP capacitively coupled plasma
  • ECR electron cyclotron resonance
  • at least a bias voltage is applied. This is because etching does not proceed anisotropically unless a bias voltage is applied. If a bias is not applied, etching does not proceed anisotropically and a large CD shift (CD increase) cannot be avoided.
  • the laminate of the substrate 10 and the hard mask layer 20 corresponds to the dielectric substrate 50 in the etching method of the present invention
  • the resist pattern 35 corresponds to the mask pattern 55.
  • the substrate etching step is a step for etching the substrate 10 using the hard mask pattern 25 as a mask.
  • Reactive ion etching RIE
  • ICP inductively coupled plasma
  • CCP capacitively coupled plasma
  • ECR electrons Cyclotron resonance
  • the etching gas used include CHF 3 , CF 4 , SF 6 , and Ar when quartz is used as the substrate.
  • the substrate 10 corresponds to the dielectric substrate 50 in the etching method of the present invention
  • the hard mask pattern 25 corresponds to the mask pattern 55.
  • a concavo-convex pattern corresponding to the resist pattern 35 is formed on the surface of the template substrate 10 to obtain a concavo-convex patterned substrate.
  • the structure of the substrate mounting structure 110 can be set so that the etching rate is higher in the pattern region than in the non-pattern region in accordance with the shape of the dielectric substrate to be etched. Decreasing the etching rate in the non-pattern region and increasing the etching rate only in the pattern region leads to suppression of unevenness of the convex shape of the formed pattern and generation of pattern defects due to contamination. By making the average relative dielectric constant between the surface of the lower electrode and the substrate surface larger in the pattern region than in the non-pattern region, the etching rate in the pattern region is made larger than that in the non-pattern region. can do.
  • auxiliary member made of a high dielectric constant material or conductor in the lower part of the pattern area and placing a low dielectric constant material in the non-pattern area (or making it a free space). It can.
  • the thickness of the dielectric auxiliary member By adjusting the thickness of the dielectric auxiliary member, the gap distance of the free space (distance between the auxiliary member surface and the substrate back surface), the distance between the substrate surface and the lower electrode surface, or a combination thereof, the substrate surface And the relative dielectric constant between the lower electrode surfaces can be controlled.
  • FIGS. 6 to 16 are schematic views showing various modes of the substrate mounting unit 110.
  • FIG. the same constituent elements are denoted by the same reference numerals, and detailed description thereof is omitted.
  • the mounting structure unit 110 includes a substrate so as to back-fill the substrate lower electrode 112, the substrate mounting unit 114 provided thereon, and the counterbore 51 of the dielectric substrate 50.
  • the auxiliary member 117 having a dielectric constant higher than that of the base body 50 installed at the center of the mounting portion 114 is set.
  • the auxiliary member 117 having a high dielectric constant is arranged and formed so that the front surface 117 a faces the back surface of the base body 50 in parallel so as to substantially fill the counterbore portion of the base body 50.
  • the average relative dielectric constant under the pattern region B is made larger than the average relative dielectric constant under the non-pattern region A.
  • the mounting structure unit 110 includes a substrate lower electrode 112 having a convex portion 118 in a region corresponding to the counterbore part 51 of the dielectric substrate 50, and the dielectric substrate 50 at its periphery. And a substrate mounting portion 114 erected on the peripheral edge of the electrode 112 supported by the above.
  • the convex portion 118 is integrally formed of the same material as the electrode 112.
  • the distance between the electrode surface 112b and the surface 55a of the substrate is reduced, and the height of the convex portion 118 and the height of the substrate mounting portion 114 are set between the convex surface 118b and the back surface of the substrate 50, respectively.
  • distance S 1 by adjusting the distance S 2 between the electrode surface 112a and the substrate back surface in the non-pattern region a, as the dielectric constant in the pattern region B is greater than the dielectric constant in the non-pattern region a It is set.
  • the mounting structure unit 110 includes a substrate lower electrode 112 having a convex portion 118 in a region corresponding to the counterbore portion 51 of the dielectric substrate 50, and the dielectric substrate 50 as a pattern region. It is the structure including the base
  • the mounting structure unit 110 includes a substrate lower electrode 112 provided with an auxiliary member 119 having a T-shaped cross section in a region corresponding to the counterbore part 51 of the dielectric substrate 50, and a dielectric
  • the substrate 50 is configured to stand on the periphery of the electrode 112 that supports the substrate 50 at the periphery thereof.
  • the auxiliary member 119 is integrally configured as a part of the lower electrode 112, and the surface 119 b of the auxiliary member 119 is the back surface of the base in the region corresponding to the counterbore portion.
  • the electrode surface 112b of the lower electrode 112 is configured as a surface that faces in parallel with the electrode.
  • the distance between the electrode surface 112b and the surface 55b of the substrate in the pattern region B is made closer.
  • the height of the auxiliary member surface 119b and the height of the substrate support portion 114 are set to the distance S 1 between the auxiliary member surface 119b and the back surface of the substrate, and between the electrode surface 112a and the substrate back surface in the non-pattern area A, respectively.
  • the distance S 2 is set configured to be larger than the relative dielectric constant the relative dielectric constant at the pattern area B in the non-pattern region a.
  • the mounting structure portion 110 has a ratio of the base body 50 in a region corresponding to the counterbore portion 51 of the dielectric base body 50.
  • An auxiliary member 117 having a relative dielectric constant higher than the dielectric constant is provided.
  • a mounting portion 114 is provided on the periphery of the substrate lower electrode 112 so as to support the dielectric substrate 50 at the periphery.
  • the distance S 1 between the auxiliary member surface 117 b and the back surface of the substrate, and the distance S between the electrode surface 112 a and the substrate back surface in the non-pattern area A, respectively. 2 is set so that the relative dielectric constant in the pattern region B is larger than that in the non-pattern region A.
  • the seventh configuration example shown in FIG. 11 and the eighth configuration example shown in FIG. 12 are substantially the same as the third configuration example shown in FIG. 7 and the fifth configuration example shown in FIG.
  • the etching rate is adjusted by increasing the difference between the distance S 1 between the electrode surface 112 b in the pattern region B and the back surface of the substrate 50 and the distance S 2 between the electrode surface 112 a in the non-pattern region A and the substrate back surface. ing.
  • the dielectric substrate 50 has a shape having a counterbore at the center, but the shape of the dielectric substrate 50 to be etched in the present invention is a substrate having no counterbore. May be.
  • FIGS. 13 to 15 show configuration examples of the mounting structure portion 110 when the substrate to be processed is a dielectric substrate 60 that does not have a counterbore portion and has a flat back surface.
  • the base body 60 is also configured to have a pedestal portion at the center of the surface, but may have a flat surface that does not have the pedestal portion.
  • the mounting structure unit 110 includes a substrate lower electrode 112, an auxiliary member 117 disposed in a region with respect to the pattern region B of the dielectric base 60 on the lower electrode 112, and a dielectric
  • the substrate mounting portion 114 is provided on the periphery of the electrode 112 that supports the substrate 60 at the periphery thereof.
  • the auxiliary member 117 is made of a high dielectric constant material having a dielectric constant higher than that of free space.
  • the pattern region B includes the auxiliary member 117 having a high dielectric constant, and the height of the auxiliary member 117 and the height of the mounting portion 114 are adjusted so that the relative dielectric constant in the pattern region B becomes larger than that in the non-pattern region A. Is set.
  • an auxiliary member made of a conductive material may be provided instead of the auxiliary member 117 having a high dielectric constant.
  • the tenth configuration example shown in FIG. 14 is the same as the third configuration example shown in FIG. 7, and the mounting structure unit 110 has a convex portion 118 in a region corresponding to the pattern region B of the dielectric substrate 60.
  • the substrate lower electrode 112 is provided, and the substrate mounting portion 114 is erected on the periphery of the electrode 112 that supports the dielectric substrate 60 at its periphery.
  • the convex portion 118 is integrally formed of the same material as the electrode 112.
  • the distance between the electrode surface 112b in the pattern region B and the surface 60b of the substrate is made shorter than the distance between the electrode surface 112a in the non-pattern region A and the surface 60a of the substrate, and the height of the convex portion 118 and the substrate mounting portion 114 are set. Is adjusted so that the relative dielectric constant in the pattern region B is larger than the relative dielectric constant in the non-pattern region A.
  • the eleventh configuration example shown in FIG. 15 is the same as the fifth configuration example shown in FIG. 9, and the mounting structure 110 has a T-shaped cross section in a region corresponding to the pattern region B of the dielectric substrate 60.
  • the substrate lower electrode 112 provided with the auxiliary member 119, and the substrate mounting portion 114 standing on the periphery of the electrode 112 that supports the dielectric substrate 60 at its periphery.
  • the auxiliary member 119 is formed integrally with the lower electrode and constitutes a part of the electrode.
  • the front surface 119b constitutes an electrode surface 112b that faces the back surface of the substrate 60 in parallel, and is provided to reduce the distance between the electrode surface 112b and the substrate surface 60b in the pattern region B.
  • the mounting structure unit 110 has been described with a plurality of examples.
  • the average relative dielectric constant between the surface of the dielectric substrate and the lower electrode surface for the pattern region B is There is no particular limitation as long as it is configured to be larger than the average relative dielectric constant between the surface of the dielectric substrate and the lower electrode surface for the non-pattern area A.
  • Example 1 First, Example 1 which manufactures a patterned board
  • a resist solution containing a PHS (polyhydroxy styrene) -based chemically amplified resist as a main component was applied by spin coating to form a resist layer. Thereafter, an electron beam was irradiated while scanning the Si substrate on the XY stage, and a desired pattern exposure was performed in a 25 mm ⁇ 31 mm square range of the resist layer. Thereafter, the resist layer was developed, and the exposed portion was removed to form a resist pattern.
  • PHS polyhydroxy styrene
  • etching was performed by RIE to form a groove-shaped line pattern having a width of 28 nm, a pitch of 56 nm, and a depth of 60 nm as an uneven pattern, thereby obtaining a Si master template.
  • the taper angle of the groove of the Si master template was 86 °.
  • the mold surface was subjected to release treatment with Optool (registered trademark) DSX by a dip coating method.
  • a quartz substrate of 152 mm square and a thickness of 6.35 mm, and a pedestal shape of 26 mm ⁇ 32 mm square and a height of 30 ⁇ m is formed by wet etching as a transfer area in the center of the quartz substrate.
  • a counterbore (concave) process having a diameter of 64 mm and a depth of 5 mm is applied to the center of the back surface.
  • a 4 nm thick CrO x N y film was formed by reactive sputtering.
  • KBM-5103 manufactured by Shin-Etsu Chemical Co., Ltd.
  • KBM-5103 was diluted to 1% by mass with PGMEA (propylene glycol 1-monomethyl ether 2-acetate) and applied to the substrate surface by spin coating.
  • PGMEA propylene glycol 1-monomethyl ether 2-acetate
  • the coated substrate was annealed on a hot plate at 150 ° C. for 5 minutes to bond the silane coupling agent to the substrate surface.
  • resist pattern formation process Here, resist pattern formation was performed by the nanoimprint method.
  • a resist agent containing 48 w% of the compound A described above, 48 w% of Aronix (registered trademark) M220, 3 w% of IRGACURE (registered trademark) 379, and 1 w% of the compound B described above was prepared.
  • DMP-2838 manufactured by FUJIFILM Dimatix which is a piezo ink jet printer, was used.
  • DMC-11610 a dedicated 10 pl (picoliter) head, was used as the inkjet head.
  • the discharge conditions were set and adjusted in advance so that the droplet amount was approximately 10 pl.
  • the droplet arrangement pattern was a grid pattern with a pitch of 450 ⁇ m. In accordance with this droplet arrangement pattern, droplets were arranged on the transfer region (on the substrate base).
  • the mold and the quartz substrate were brought close to a position where the gap was 0.1 mm or less, and alignment was performed from the back surface of the quartz substrate so that the alignment mark on the substrate and the alignment mark on the mold coincided.
  • the space between the mold and the quartz substrate was replaced with 99% by volume or more of He gas, and the pressure was reduced to 50 Pa or less after the He replacement.
  • the mold was brought into contact with droplets made of resist under reduced pressure He conditions. After the contact, pressurization was performed with a pressing pressure of 1 MPa for 5 seconds, and then the resist was cured by exposure to ultraviolet light including a wavelength of 360 nm so that the irradiation amount was 300 mJ / cm 2, and the mold and the substrate were peeled off.
  • the structure of the substrate mounting structure portion in the etching apparatus is the structure shown in FIG.
  • the etching and ashing shown below were both performed in an inductively coupled (ICP) reactive ion etching apparatus provided with the substrate mounting structure shown in FIG.
  • ICP inductively coupled
  • the distance S 1 between the surface of the protrusion and the substrate rear surface of the lower electrode in FIG. 7 is 1 mm
  • the distance S 2 between the surface and the substrate rear surface of the lower electrode in the non-pattern region was 3 mm.
  • the following etching and ashing were sequentially performed.
  • substrate (quartz) etching was performed under the following etching conditions.
  • Gas type; CHF 3 : CF 4 : Ar 3: 1: 10
  • etching including ashing
  • four chambers were prepared for residual film etching, hard mask etching, substrate (quartz) etching, ashing and mask removal.
  • FIG. 16 The configuration shown in FIG. 16 was used as the configuration of the substrate mounting structure portion in the etching apparatus. 16 has an auxiliary member 126 made of the same material (here, quartz) as that of the substrate 50 in a region corresponding to the pattern region B on the lower electrode 112 (region corresponding to the counterbore portion). I have. The distance between the surface of the auxiliary member 126 and the back surface of the substrate 50, and the distance between the surface of the lower electrode and the back surface of the substrate 50 in the non-pattern area are each 1 mm. According to this configuration, the capacitance between the substrate surface and the substrate lower electrode is substantially equal between the pattern region B and the non-pattern region A. A patterned substrate was formed in the same procedure as in Example 1 except that this apparatus was used.
  • auxiliary member 126 made of the same material (here, quartz) as that of the substrate 50 in a region corresponding to the pattern region B on the lower electrode 112 (region corresponding to the counterbore portion). I have.
  • Example 1 and Comparative Example 1 were evaluated as follows.
  • FIG. 22 is a plan view schematically showing a pedestal portion in which a pattern region is formed.
  • a pattern area of 25 mm ⁇ 31 mm is formed inside a pedestal portion of 26 mm ⁇ 32 mm.
  • a plurality of line-shaped convex portions are formed in the pattern region.
  • the side wall angles of the black circle mark portion at the substantially central portion of the pattern region and the white circle mark portion on the inner side by 1 mm vertically and horizontally from one corner portion of the pattern region were measured, and the difference between the angles was calculated.
  • Each side wall angle is obtained by etching the substrate in the direction perpendicular to the line pattern by the focused ion beam method, cutting out the pattern cross section, and then acquiring the electron microscopic image of the pattern cross section using a transmission electron microscope. It was calculated from the electron microscope image obtained.
  • Example 1 (Evaluation results) About Example 1, the difference of the side wall angle of the above-mentioned center part and corner
  • Example 2 The amount of increase in defect density (increased defect density) before and after the etching process was performed on the first and 250th substrates when the processing of Example 1 described above was continuously performed on 250 substrates. The difference in the increased defect density was calculated.
  • Comparative Example 2 The increased defect density was calculated in the same manner as in Example 2 except that the process in Comparative Example 1 described above was continuously performed instead of the process in Example 1.
  • Example 2 (Evaluation results) In Example 2, the difference in increased DD before and after the 250th etching process (250th increased DD ⁇ first increased DD) was 35.3 / cm 2. The difference in increased DD before and after the etching process was 395.1 / cm 2 . That is, the difference in increase DD in Example 2 is much smaller than the difference in increase DD in Comparative Example 2. When the etching method of this example is used, contamination of the etching apparatus is suppressed and defects are suppressed. Has been demonstrated.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Laminated Bodies (AREA)
  • Drying Of Semiconductors (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

【課題】エッチング時のパターン形状の不均一性および欠陥発生を抑制すると共に、高いスループットで処理可能なエッチング方法を提供する。 【解決手段】誘電体基体(50)に備えられているマスクパターン(55)が、複数の微細開口を有するパターン領域(Ｂ)と、パターン領域以外の非パターン領域(Ａ)とを備えたものであるとき、基体載置構造部(110)の所定位置に誘電体基体を載置した場合における、パターン領域(Ｂ)についての誘電体基体(50)の表面(50b)と基体載置構造部(110)の所定電極(112)の表面(112b)との間の平均比誘電率が、非パターン領域(Ａ)についての平均比誘電率よりも大きくなるように、基体載置構造部(110)の構成を設定し、基体載置構造部(110)の所定位置に誘電体基体(50)を載置し、大気圧よりも減圧された雰囲気下において、プラズマを発生させ、誘電体基体(50)のエッチングを行う。

Description

プラズマエッチング方法およびパターン化基板の製造方法
　本発明は、プラズマエッチング方法およびパターン化基板の製造方法に関するものである。
　ナノインプリントは、凹凸パターンを形成した型(一般的にモールド、スタンパ、テンプレートとも呼ばれる)を被加工物上に塗布されたレジストに押し付け、レジストを力学的に変形または流動させて微細なパターンを精密に転写する技術である。モールドを一度作製すれば、ナノレベルの微細構造を簡単に繰り返して成型できるため経済的であるとともに、有害な廃棄物および排出物が少ない転写技術であるため、近年、さまざまな分野への応用が期待されている。
　ナノインプリントテンプレートにおいて、ナノインプリントリソグラフィ工程の各種問題解消の観点から（より詳細には，コンタクトプロセスの簡便性や、レジスト未充填欠陥抑制の観点から）、裏面にザグリ加工（凹部）を施したテンプレートを用いることが業界標準となりつつある。
　半導体リソグラフィ用のナノインプリントテンプレートを製造するにあたり、こうした裏面に凹部加工を施した、従来使用されてこなかったテンプレート基板に対しても、従来のフォトマスクと同等以上に、高いスループットで、エッチングの面内形状均一性に優れたナノインプリントテンプレートが求められる。
　１枚のマスター原盤（モールド）から複数のコピーテンプレートを作製する場合、石英等の基板上にハードマスク層を形成し、そのハードマスク層上にレジストパターンを形成し、レジストパターンをマスクとして、ハードマスク層をエッチングしてハードマスクパターンを形成し、その後、ハードマスクパターンをエッチングして基板表面に凹凸パターンを形成することによりコピーテンプレートを得る。
　このようなエッチング処理を行う際には、通常、エッチング装置において、基板の載置部下に備えられた下部電極にエッチングバイアスを印加してエッチングを行う。このとき、エッチングイオンの照射エネルギーはエッチング時の基板の上面電位に大きく依存する。
　上述のザグリ部（凹部）を有する基板としては、６インチ角、厚み６．３５ｍｍのものが多く用いられており、これは、デバイス製造で用いられるＳｉウエハ（厚み０．６５ｍｍ～０．７５ｍｍ程度）と比較して著しく厚い。これに起因して表面電位が増加し、結果として得られるイオンの照射エネルギーは小さくなる。特に、凹部では、静電容量が小さくなり、結果として、イオンエネルギーが小さくなる。エッチングレートはイオンエネルギーに比例するものであり、イオンエネルギーの減少に伴いエッチングレートが低下する。すなわち、エッチングレートの面内均一性を保つことができなくなる。
　このようなエッチングレートの面内不均一性を解消する手段として、例えば、特許文献１には、テンプレート基板のザグリ部（凹部）を埋め戻すことにより、基板を含む領域の静電容量の面内分布、及び（又は）温度の面内分布を均一化する方法が提案されている。
　また、特許文献２には、ガス封入口を２つ設けることによって、基板中央と周縁部とのエッチング不均一性を補償する方法が提案されており、特許文献３には、平らでない表面断面形状を有する固体もしくはガス状の誘電層をウエハ下部に配置し、プロセス面内不均一を補償する方法が提案されている。
特開２０１３－２０６９７１号公報 特開２０１３－４２１６０号公報 特表２００３－５０６８８９号公報
　しかしながら、特許文献１の方法では、凹部直上のパターン領域において、エッチング形状（側壁角度）の不均一を免れない。
　特許文献２の方法では、チャンバーそのものを改造する必要があるなど、装置コストが著しく増加するという問題がある。
　さらに、特許文献３では、パターン領域がウエハの一部のみにしか存在しない場合、パターン領域中において、エッチング後形状（側壁角度など）の形状不均一が生じ、また繰り返しプロセスにおいて、欠陥密度ＤＤ（Defect Density）が著しく上がるという問題がある。
　上記のうち、側壁角度の不均一性、および欠陥密度の上昇の問題について、図１７～図２１を用いて具体的に説明する。
　図１７～１９は、第１の問題点であるエッチング形状の不均一について説明するための模式図であり、図１７は、エッチング装置内部の模式断面図である。
　エッチングの対象となる基体５０は、裏面にザグリ部（凹部）５１を有する基板であり、その表面はザグリ部５１上となるマスクパターン５５が存在するＢ領域（以下においてパターン領域Ｂ）と、マスクパターンの存在しないＡ領域（以下において非パターン領域Ａ）とにより構成されている。ナノインプリントテンプレートとして最もオーソドックスな基板仕様である６インチ角石英基板（厚み６．３５ｍｍ）では、その凹部領域は中心部直径φ６４ｍｍであり、その凹部に対応する領域に凹凸パターンが形成されている。
　特許文献１に提案されているエッチング装置では、図１７に示すように、基体５０が載置され下方に下部電極１１２を備えた載置部１１４上に、基体５０のザグリ部形状に応じた形状の基板と同等の誘電率を有する誘電体部材１２６が配置された載置部構造１２０を備えている。基体５０は載置部１１４上に配置され、その上面側からラジカルおよびイオンＸ＋によるプラズマエッチングがなされる。なお、図中においてラジカルは省略している。
　このように、基板全域に渡って、静電容量を均一化できるため、エッチングレートは均一化されると考えられる。しかしながら、エッチング時には、エッチング（揮発）生成物が解離し、再度堆積する場合がある。そして、レジストパターンが形成されていない（マスクで覆われておらず開口率１００％である）非パターン領域Ａでは、パターン領域Ｂよりも多量のエッチング（揮発）生成物が発生する。そのため、領域Ｂにおいては、領域Ａに近いところほど、堆積物が付着する可能性が高く、エッチング生成物がエッチング後のパターン形状に影響を与える場合がある。すなわち、図１７に一部拡大図を示すように、領域Ｂ内において、そのパターン中央部と、領域Ａに近い境界領域とでパターン形状、特に、パターン側壁角度（側壁立ち上がり角度）の不均一性が生じ、その結果、領域Ｂ内でパターン形状（具体的にはパターン側壁角度）の不均一性が生じる恐れがあることが発明者の検討により明らかになった。
　パターン側壁角度の不均一性の発生のメカニズムについて図１８を参照して説明する。図１８はマスクパターン５５の１つの凸部を中心とする領域の拡大図である。図１８に示すように、エッチングガスまたはエッチング生成物に由来する堆積物が、エッチング面の表面に堆積する。図１８は、エッチングと堆積が競合する場合であり、このとき、エッチングと堆積物の表面への堆積が交互に生じている様子を示している。現実的には、堆積とエッチングは同時になされているため、凸部の側壁５２は滑らかなテーパー状になる。
　一方、図１９は、堆積物がより多く発生する場合の、エッチングと堆積物の表面への堆積が交互に生じている様子を示している。堆積がより大きくなる場合、凸部の側壁５２の側壁角度θ２が、図１８に示す競合時の側壁角度θ１よりも小さくなる。
　図２０、２１は、第２の問題点である欠陥パターンの発生について説明するための模式図であり、図２０は、エッチング装置内部の模式断面図である。
　エッチングの対象となる基体５０は、裏面にザグリ部（凹部）５１を有する基板であり、その表面はザグリ部５１上となるマスクパターン５５が存在するパターン領域Ｂと、マスク層で覆われている非パターン領域Ａとにより構成されている。
　図１７で示した例では、領域Ａはマスク層が形成されていなかったが、ここでは領域Ａはマスク層で覆われているため、領域Ａはエッチングされない。しかし、実際には、図２１のａに示すように、イオンが高エネルギーで照射されるためマスク層に対する物理的エッチングが起こっており、エッチング生成物５６の飛散が生じている。しかも非パターン領域Ａはパターン領域Ｂと比べて大面積であるため、領域Ａで生じるエッチング生成物５６はかなりの量となる。まず、このエッチング生成物５６が、直接領域Ｂのパターン内に付着することにより、パターン欠陥が生じる恐れがある。また、エッチング生成物５６がチャンバー１０１内壁に蓄積して汚れた後（図２１のｂ）、別の被処理基板に対する次のエッチング処理時にその汚染物５６がその基板上に飛散し付着する（図２１のｃ）ことにより、パターン欠陥が生じる恐れがある。
　なお、非パターン領域からのエッチング生成物に起因するパターン欠陥の発生は、非パターン領域にマスクを備えマスクからエッチング生成物が生じる場合には、非パターン領域にマスクが形成されていない場合よりも、揮発生成物として除去できないエッチング生成物がより多く生じるため、より深刻なものとなる。
　このようなエッチング処理において生じるチャンバー内の汚染物質による欠陥の発生を抑制するためには、エッチング処理毎にプラズマクリーニングの処理を施すなど、運用面での工夫が必須となる。しかしながら逐一クリーニング処理を挟むことは、生産スピードの大幅な低下を招くことから好ましくない。
　本発明は上記問題に鑑みてなされたものであり、エッチング時のパターン形状の不均一性および欠陥発生を抑制すると共に、高いスループットで処理可能なエッチング方法および装置を提供することを目的とするものである。
　さらに本発明は、パターン形状の均一性が高く、欠陥数の少ない、生産性の高いパターン化基板の製造方法を提供することを目的とするものである。
　本発明のプラズマエッチング方法は、表面側にマスクパターンを備えた誘電体基体に対して、プラズマエッチングを行う方法であって、
　誘電体基体に備えられている前記マスクパターンが、複数の微細開口を有するパターン領域と、パターン領域以外の非パターン領域とを備えたものであるとき、
　プラズマエッチング装置内の所定電極を含む基体載置構造部の所定位置に誘電体基体を載置した場合における、パターン領域についての誘電体基体の表面と基体載置構造部の所定電極の表面との間の平均比誘電率が、非パターン領域についての平均比誘電率よりも大きくなるように、基体載置構造部の構成を設定し、
　基体載置構造部の所定位置に誘電体基体を載置し、
　大気圧よりも減圧された雰囲気下において、プラズマを発生させ、誘電体基体のエッチングを行うものである。
　所定電極とは、プラズマエッチング装置において、一般に基体が載置される載置部の下方に配置されている下部電極を意味し、プラズマに対して負のバイアス電圧が誘起される。
　パターン領域についての誘電体基体の表面と基体載置構造部の所定電極の表面との間の平均比誘電率が、非パターン領域についての平均比誘電率よりも大きくなるようにするための方法としては、パターン領域の誘電体基体の表面と所定電極の表面との距離を、非パターン領域における距離よりも近くなるように基体載置構造部の構成を設定する方法、および／または、パターン領域の前記誘電体基体の表面と所定電極の表面との間の自由空間の体積よりも非パターン領域における自由空間の体積が大きくなるように基体載置構造部の構成を設定する方法を採用することができる。
　マスクパターンのマスク材料が非導体であることが好ましい。
　誘電体基体が、裏面の中央部にザグリ部を有する基体であり、
　マスクパターンが、誘電体基体のザグリ部に対応する領域の少なくとも一部にパターン領域を有し、誘電体基体のザグリ部でない領域に対応する領域が非パターン領域であることが好ましい。
　本発明のパターン化基板の製造方法は、被加工基板の表面に、ハードマスク層、レジスト層を順次積層し、
　レジスト層に複数の微細開口を形成してレジストパターンとし、
　レジストパターンをマスクとして、ハードマスク層をエッチングしてハードマスクパターンを形成し、
　ハードマスクパターンをマスクとして被加工基板をエッチングしてパターン化基板を製造する製造方法であって、
　ハードマスク層のエッチングおよび／または被加工基板のエッチング時に、本発明のプラズマエッチング方法を用いることを特徴とする。
　本発明のプラズマエッチング方法によれば、表面に複数の微細開口を有するパターン領域と、パターン領域以外の非パターン領域とを備えたマスクパターンが形成された誘電体基体をプラズマエッチングする際に、プラズマエッチング装置内の所定電極を含む基体載置構造の所定位置に誘電体基体を載置した場合における、パターン領域についての誘電体基体の表面と基体載置構造部の所定電極の表面との間の平均比誘電率が、非パターン領域についての平均比誘電率よりも大きくなるように基体載置構造部の構成を設定するので、パターン領域におけるエッチングレートを非パターン領域におけるエッチングレートよりも大きくすることができる。従って、エッチング時における、非パターン領域からのエッチング生成物の発生を抑制することができ、非パターン領域からのエッチング生成物のパターン領域への汚染、エッチング装置の処理容器壁面への生成物の付着等を抑制することができる。結果として誘電体基体のパターン領域におけるパターンの均一性を高めると共に、欠陥発生を抑制することができる。またエッチング装置の処理容器のクリーニング頻度を少なくすることができるので、高いスループットでエッチング処理を行うことができる。
　また、本発明のパターン化基板の製造方法によれば、上記本発明のエッチング方法を用いているので、パターン形状の均一性が高く、欠陥数の少ない、生産性の高いパターン化基板を得ることができる。
本発明のエッチング方法を用いたパターン化基板の製造方法の工程を示す図である。 テンプレート用基板の平面図（Ａ）および断面図（Ｂ）を模式的に示す図である。 テンプレート用基板上にレジストパターンをナノインプリント法により形成する工程を示す図である。 本発明のエッチング方法を実施する一実施形態のエッチング装置の概略構成を示す図である。 本発明のエッチング方法を説明するためのエッチング装置の基体載置構造部の第１の構成例を説明するための図である。 基体載置構造部の第２の構成例を示す模式図である。 基体載置構造部の第３の構成例を示す模式図である。 基体載置構造部の第４の構成例を示す模式図である。 基体載置構造部の第５の構成例を示す模式図である。 基体載置構造部の第６の構成例を示す模式図である。 基体載置構造部の第７の構成例を示す模式図である。 基体載置構造部の第８の構成例を示す模式図である。 基体載置構造部の第９の構成例を示す模式図である。 基体載置構造部の第１０の構成例を示す模式図である。 基体載置構造部の第１１の構成例を示す模式図である。 比較例１における基体載置構造部の構成を示す模式図である。 従来技術の第１の問題点を説明するための模式図である。 エッチングと堆積の繰り返しにより凸部側面がテーパー状となるものであることを示す図である。 エッチングと堆積の繰り返しにより凸部側面がテーパー状となるものであることを示す図である。 従来技術の第２の問題点を説明するための模式図である。 エッチングによる処理容器内の汚染と汚染物の基板上への再付着を説明するための図である。 パターン領域が形成されている台座部を模式的に示す平面図である。
　以下、本発明の実施形態について図面を用いて説明するが、本発明はこれに限られるものではない。なお、視認しやすくするため、図面中の各構成要素の縮尺等は実際のものとは適宜異ならせてある。
　本発明のプラズマエッチング方法によるエッチング工程を含む、表面に凹凸パターンを有するパターン化基板の製造方法を説明する。図１はパターン化基板の製造工程を模式的に示す図である。図１に示すように、本発明の実施形態におけるパターン化基板の製造方法は、最初にテンプレート用基板１０上にハードマスク層２０を形成し（図１のａ）、ハードマスク層２０上にレジストパターン３５を形成し（図１のｂ）、その後、レジストパターン３５をマスクとしてハードマスク層２０をエッチングしてハードマスクパターン２５を形成し（図１のｃ）、ハードマスクパターン２５をマスクとして、基板１０のエッチングを行い（図１のｄ）、最後にハードマスクパターン２５の除去を行うことによりパターン化基板を得る（図１のｅ）ものである。
　初めに、テンプレート用基板について説明する。
（テンプレート用基板）
　図２にテンプレート用基板１０の平面図Ａおよび断面図Ｂを模式的に示す。本実施形態で使用するテンプレート用基板１０は、光透過性を有する誘電体であり、目的に応じて適宜選択することができる。大きさ、構造については、半導体リソグラフィで用いられるレクチルの大きさで、６５ｍｍ×６５ｍｍ、５インチ×５インチ、６インチ×６インチ、又は９インチ×９インチの角型形状であり、且つ裏面中央に円形ザグリ部１１が施されたものが選択される。ザグリ加工の形状は、気体の透過性、ザグリ加工により薄層化した部位の基板のたわみ具合（曲げ剛性）を考慮して決定される。例えば、６インチ×６インチ、基板厚みＴは６．３５ｍｍ、ザグリ直径Ｄが６３ｍｍ、ザグリ部の残し厚みｔが１．１ｍｍである基板を使用することが出来る。
　基板１０はザグリ部１１に対応する表面領域に、他の領域よりも段差Ｓだけ高く設けられた台座部１２を備えていることが好ましい。基板１０は台座部１２を備えず、全面に亘って平らなものであってもよいが、この台座部１２を備え、この台座部１２に凹凸パターンを備えたテンプレートを作製すれば、デバイス製造工程で使用する際に、テンプレートのウエハと接触する領域を台座（メサ）１２表面に限定できるため、テンプレートのパターン形成領域外に存在する構造との接触を避けることができる。台座１２の高さ（段差）Ｈは、好ましくは１～１０００μｍ、より好ましくは１０～５００μｍ、さらに好ましくは２０～１００μｍである。
（ハードマスク層形成方法）
　ハードマスク層は、気相成膜法、より詳細には、スパッタリング法、化学気相蒸着法、分子線エピタキシー法、イオンビームスパッタ法などにより形成することができる。
　ハードマスク層の材料は、ハードマスク層エッチングにおいて、後述のレジスト層に対するハードマスク層のエッチング選択比が大きく、且つ基板エッチングにおいては、基板に対するハードマスク層のエッチング選択比が小さくなるように選択される。ハードマスク層の材料は、特にＣｒ、Ｗ、Ｔｉ、Ｎｉ、Ａｇ、Ｐｔ、Ａｕなどからなる金属材料、ＣｒＯx、ＷＯ２、ＴｉＯ２などからなる金属酸化物材料を含むことが好ましい。しかしながら、本発明の方法を実施するに当たっては、導体でない（非導体）材料をハードマスク層として用いることが好ましい。ここで、非導体材料とは半導体あるいは絶縁体をいう。ハードマスク層が存在する領域がパターン領域のみであれば、導体で形成されていてもよい。
　Ｓｉ等のＵＶ光の透過が困難なマスターテンプレート（モールド）を用いて、ＵＶナノインプリント法でレジストパターンを形成する場合を考慮すると、ハードマスク層は３６５ｎｍ近傍の波長の光に対する透過率が３０％以上であることが好ましい、より好ましくは５０％以上であり、さらに好ましくは７０％以上である。ハードマスク層の厚みは最終的に得られる基板の狙い加工深さ、前述のエッチング選択比、そして透過率を考慮して適宜選択される。通常、１～３０ｎｍ程度である。
（レジストパターン形成方法）
　本実施形態において、レジストパターン３５は、ナノインプリント法、フォトリソグラフィ法、電子線リソグラフィ法等により形成することができる。ここでは、ナノインプリント法によりレジストパターン３５を形成する方法について説明する。図３は、ナノインプリント法によるレジストパターン３５の形成工程を模式的に示す図である。ナノインプリント法によるレジストパターンの形成は、テンプレート用基板１０上に形成されたハードマスク層２０の上にレジスト液３０を塗布する工程（図３のａ）、マスターテンプレート（モールド）１を被加工基板のレジスト液３０が塗布された面に接触させ、押し付ける押圧工程（図３のｂ、ｃ）、レジスト液膜３２を硬化させ、レジストパターン３５とする硬化工程（図３のｄ）、硬化された凹凸パターン形状とされたレジストパターン３５からモールド１を離型する離型工程（図３のｅ）をこの順に含む。以下、各工程について説明する。
＜レジスト液塗布工程＞
　まず、使用するレジスト液３０について説明する。
　レジスト液３０は、特に制限されるものではないが、例えば、重合性化合物に光重合開始剤（２質量％程度）、フッ素モノマー（０．１～１質量％）を加えて調製された材料を用いることができる。また、必要に応じて酸化防止剤（１質量％程度）を添加することもできる。上記の手順により得られたレジスト液は波長３６０ｎｍの紫外光により硬化させることができる。溶解性の悪いものについては少量のアセトンまたは酢酸エチルを加えて溶解させた後、溶媒を蒸留して除去することが好ましい。上記重合性化合物としては、ベンジルアクリレート（ビスコート＃１６０：大阪有機化学株式会社製）、エチルカルビトールアクリレート（ビスコート＃１９０：大阪有機化学株式会社製）、ポリプロピレングリコールジアクリレート（アロニックスＭ－２２０：東亞合成株式会社製）、トリメチロールプロパンＰＯ変性トリアクリレート（アロニックスＭ－３１０：東亞合成株式会社製）等の他、下記構造式（１）で表される化合物Ａ等を挙げることができる。また、上記重合開始剤としては、２-(ジメチルアミノ)-２-[(４-メチルフェニル)メチル]-１-[４-(４-モルホリニル)フェニル]-１-ブタノン（ＩＲＧＡＣＵＲＥ ３７９：豊通ケミプラス株式会社製）等のアルキルフェノン系光重合開始剤を挙げることができる。また、上記フッ素モノマーとしては、下記構造式（２）で表される化合物Ｂ等を挙げることができる。ここで，レジスト剤の粘度は８～２０ｃＰであることが好ましく、レジスト液塗布後のレジスト層の表面エネルギーは２５～３５ｍＮ／ｍであることが好ましい。
Figure JPOXMLDOC01-appb-C000001
Figure JPOXMLDOC01-appb-C000002
　上記のレジスト液を塗布するレジスト塗布方法としてはインクジェット法やディスペンス法など所定の量の液滴を基板またはモールド上の所定の位置に配置できる方法を用いる。ただし、スピンコート法やディップコート法など均一な膜厚でレジストを塗布できる方法を用いても良い。基板上に液滴を配置する際は、所望の液滴量に応じてインクジェットプリンターまたはディスペンサーを使い分けても良い。例えば、液滴量が１００ｎｌ（ナノリットル）未満の場合はインクジェットプリンターを用い、1００ｎｌ以上の場合はディスペンサーを用いるなどの方法が挙げられる。
　液滴をノズルから吐出するインクジェットヘッドには、ピエゾ方式、サーマル方式、静電方式などが挙げられる。これらの中でも、液適量（配置された液滴１つ当たりの量）や吐出速度の調整が可能なピエゾ方式が好ましい。基板上に液滴を配置する前には、あらかじめ液滴量や吐出速度を設定及び調整する。例えば、液適量は、モールドの凹凸パターンの空間体積が大きい領域に対応する基板上の位置では多くし、モールドの凹凸パターンの空間体積が小さい領域に対応する基板上の位置では少なくするなど調整することが好ましい。このような調整は、液滴吐出量（吐出された液滴１つ当たりの量）に応じて適宜制御される。具体的には、液滴量を５ｐｌ（ピコリットル）と設定する場合には，液滴吐出量が１ｐｌであるインクジェットヘッドを用いて同じ場所に５回吐出するように、液滴量を制御する。液滴量は、例えば事前に同条件で基板上に吐出した液滴の３次元形状を共焦点顕微鏡等により測定し、その形状から体積を計算することで求められる。上記のようにして液滴量を調整した後、所定の液滴配置パターンに従って、基板上に液滴を配置する。液滴配置パターンは、基板上の液滴配置に対応する格子点群からなる２次元座標情報により構成される。
　他方、スピンコート法やディップコート法を用いる際は、所定の厚みになるようにレジストを溶媒で希釈し、スピンコート法の場合は回転数、ディップコート法の場合は引き上げ速度を制御することにより均一な塗布膜を基板上に形成すればよい。
＜モールドを被加工基板のレジスト液が塗布された面に押し付ける押圧工程＞
　モールドと基板のハードマスク層が形成されレジスト剤が塗布された基板のレジスト塗布面とを接触させる前に、モールドと基板との間の雰囲気を減圧または真空雰囲気にすることで残留気体を低減する。但し、高真空雰囲気下では硬化前のレジストが揮発し、均一な膜厚を維持することが困難となる可能性があるため、好ましくはモールドと基板間の雰囲気を、Ｈｅ雰囲気または減圧Ｈｅ雰囲気にすることで残留気体を低減する。Ｈｅは石英基板を透過するため、取り込まれた残留気体（Ｈｅ）は徐々に減少する。Ｈｅの透過には時間を要すため減圧Ｈｅ雰囲気とすることがより好ましい。減圧雰囲気は、１～９０ｋＰａであることが好ましく、１～１０ｋＰａが特に好ましい。
　モールドと、レジスト剤が塗布された基板とは所定の相対位置関係となるように両者を位置合わせした後に接触させる。位置合わせにはアライメントマークを用いることが好ましい。
　モールドの押し付け圧は、１００ｋＰａ以上、１０ＭＰａ以下の範囲で行う。圧力が大きい方が、レジスト液の流動が促進され、また残留気体の圧縮、残留気体のレジストへの溶解、石英基板中のＨｅの透過も促進し、残留気体の除去率向上に繋がる。しかし、加圧力が強すぎるとモールド接触時に異物を噛みこんだ際にモールド及び基板を破損する可能性がある。従って、モールドの押し付け圧は、１００ｋＰａ以上、１０ＭＰａ以下が好ましく、より好ましくは１００ｋＰａ以上、５ＭＰａ、更に好ましくは１００ｋＰａ以上、１ＭＰａ以下である。１００ｋＰａ以上としたのは、大気中でインプリントを行う際、モールドと基板との間が液体で満たされている場合、モールドと基板間が大気圧（約１０１ｋＰａ）で加圧されているためである。
＜レジスト液を硬化させる硬化工程＞
　モールドを押し付けてレジスト膜を形成した後、レジスト液に含まれる重合開始剤に合わせた波長を含む光で露光し、レジストを硬化させる。
＜硬化したレジスト膜からモールドを離型する離型工程＞
　硬化後のレジスト膜からモールド１を剥離させる（離型する）。離型方法としては、モールドまたは基板の一方の裏面または外縁部を保持し、他方の裏面または外縁部を保持した状態で、外縁の保持部もしくは裏面の保持部を押圧と反対方向に相対移動させる方法が挙げられる。
（エッチング処理）
　上述の通りナノインプリント法によりレジストパターン３５が形成された基板に対し、本発明のエッチング方法によるエッチング処理を行う。
　図４は、本発明のエッチング方法を実施するためのエッチング装置１００の一実施形態の概略構成を示す模式図である。
　エッチング装置１００は、大気圧よりも減圧された雰囲気を維持可能な処理容器（チャンバー）１０１と、処理容器１０１の内部を所定の圧力まで減圧するための圧力調整部１０２ａおよび真空ポンプ等の排気系１０２ｂを含む減圧部１０３と、処理容器１０１の内部に設けられ、被加工基体である誘電体基体５０が載置され、誘電体基体５０を支持固定する基体載置構造部１１０と、プラズマを発生させるための、高周波電源１０５およびプラズマ発生アンテナ１０６を含むプラズマ発生部１０７を有する。
　基体載置構造部１１０は、下部電極１１２を含むものであり、本装置１００は、その下部電極１１２にバイアス電圧を付与するためのバイアス電源１０８を備えている。また、基体載置構造部１１０の温度を制御する温度調整器１０４、処理容器１０１内に所望のガスを導入するためのガス流量制御器を備えたガス導入部１０９を備えている。
　本装置１００で実施されるエッチングは反応性イオンエッチング（ＲＩＥ）であることが好ましく、特にプラズマ発生のための機構としては、誘導結合型プラズマ（ＩＣＰ）－ＲＩＥ、容量結合型プラズマ（ＣＣＰ）－ＲＩＥまたは電子サイクロトロン共鳴型（ＥＣＲ）－ＲＩＥであることが好ましい。本実施形態においては、バイアス電力（プラズマと下部電極との間にバイアスを形成するための電力）の制御を容易にするため、プラズマ電力（プラズマを形成するための電力）と独立して制御可能な方式を採用している。
　上記のようなエッチング装置１００を用い、レジストパターン３５が形成されたテンプレート用基板に対して、以下の３つのエッチング処理を行う。各エッチング処理はいずれも本発明のエッチング方法の実施態様の一つである。すなわち、各エッチング工程はいずれもレジストパターンが形成されたパターン領域Ｂとレジストパターンを備えていない非パターン領域Ａからなる誘電体基体に対しエッチングを行う方法である。各エッチング処理においては、図５に示すように、エッチング装置の処理容器１０１内の所定電極（基板下部電極）１１２を含む基体載置構造部１１０の所定位置に誘電体基体５０を載置した場合における、パターン領域Ｂについての誘電体基体５０の表面５０ｂと載置構造部１１０の所定電極１１２の表面１１２aとの間の平均比誘電率が、非パターン領域Ａについての誘電体基体の表面５０ａと載置構造部１１０の所定電極１１２の表面１１２ａとの間の平均比誘電率よりも大きくなるように、基体載置構造部１１０の構成を設定し、基体載置構造部１１０の所定位置に誘電体基体５０を載置し、大気圧よりも減圧された雰囲気下において、プラズマを発生させ、誘電体基体のエッチングを行う。
　図５には、基板の平面方向における、基板表面と下部電極表面との間の比誘電率およびエッチングレート（エッチレート）のグラフを示している。図５に示すように、エッチングレートは、下部電極と基板表面との間の比誘電率に比例し、その比誘電率が大きいほどエッチングレートが大きくなる。すなわち、ここでパターン領域Ｂの平均比誘電率が、非パターン領域Ａの平均比誘電率よりも大きくなるように設定することにより、パターン領域Ｂのエッチングレートを非パターン領域Ａのエッチングレートよりも小さくすることができる。これにより、非パターン領域Ａにおけるエッチング生成物の発生を抑制することができるので、非パターン領域Ａにおいて生じるエッチング生成物に起因するパターンの不均一性、欠陥パターンの発生を抑制することができる。
　図５に示す第１の構成例では、載置構造部１１０は、基板下部電極（ここでは負電極）１１２とその上備えられた基体載置部１１４と、誘電体基体のザグリ部５１を埋め戻すように基体載置部１１４の中央部に設置された導体からなる補助部材１１５とを含み、補助部材１１５は下部電極１１２と導電性接続部１１６により電気的に接続された構成とされている。補助部材１１５の表面１１５ｂは基体５０の裏面に対向する面であり、補助部材１１５は、導電性接続部１１６により下部電極１１２と電気的に接続されているため、下部電極１１２と等電位となっている。従って、パターン領域Ｂにおいては、補助部材１１５の表面１１５ｂが下部電極１１２の表面１１２ｂに相当する。
　なお、本発明においてエッチング対象となる被加工基体５０は、単体であっても、積層体であってもよいが、誘電体から構成されてなるものであり、パターン領域と非パターン領域に渡る導電膜を備えていないものとする。被加工基体５０が導電体であったり、両領域に渡る導電膜を備えていたりすると、基体表面全域に渡って等電位となってしまい、パターン領域のみのエッチングレートを高める効果を得ることができない。
（１）残膜エッチング
　残膜エッチング工程は、インナノプリント法によりレジストパターンを形成した際に凹部の底に形成されているレジスト残膜を除去するための工程である。エッチングガスとしては、酸素ガス、アルゴンガス、フルオロカーボンガスを挙げることが出来る。ここでは、基板１０、ハードマスク層２０、およびレジスト残膜の積層体が、本発明のエッチング方法における誘電体基体５０に相当し、レジストパターン３５がマスクパターン５５に相当する。
（２）ハードマスク層エッチング
　ハードマスク層２０のエッチング工程は、レジストパターン３５をマスクとして凹部に露出するハードマスク層２０を除去して、ハードマスクパターン２５を形成するための工程である。前述の残膜エッチングと同様に、反応性イオンエッチング（ＲＩＥ）が用いられることが好ましく、特に誘導結合型プラズマ（ＩＣＰ）－ＲＩＥ、容量結合型プラズマ（ＣＣＰ）－ＲＩＥまたは電子サイクロトロン共鳴型（ＥＣＲ）－ＲＩＥであることが好ましい。さらに、本発明においてバイアス電力（プラズマと基体載置部側の電極（下部電極）との間にバイアスを形成するための電力）は、その制御を容易にするため、プラズマ電力（プラズマを形成するための電力）と独立して制御可能な方式を採用することが好ましい。ハードマスク層をエッチングする際の反応性イオンエッチングのエッチング条件については、レジストに対するハードマスク層のエッチング選択比が大きくなるように選択される（ここで、選択比＝マスク層エッチング速度/レジストエッチング速度、と定義している。）。選択比が小さくなると、部分的にレジストマスクが消失し、ブレーク（断線）欠陥が生じるためである。また、本工程では、少なくともバイアス電圧を付与する。これは、バイアス電圧を付与しないと、異方的にエッチングが進行しない理由に拠る。バイアスを付与しないと異方的にエッチングが進行せず、大幅なＣＤシフト（ＣＤ増加）を免れない。
　ここでは、基板１０およびハードマスク層２０の積層体が、本発明のエッチング方法における誘電体基体５０に相当し、レジストパターン３５がマスクパターン５５に相当する。
（３）基板のエッチング
　基板エッチングの工程は、ハードマスクパターン２５をマスクとして基板１０をエッチングするための工程である。前述の残膜エッチング、ハードマスク層エッチングと同様に、反応性イオンエッチング（ＲＩＥ）が用いられることが好ましく、特に誘導結合型プラズマ（ＩＣＰ）－ＲＩＥ、容量結合型プラズマ（ＣＣＰ）－ＲＩＥまたは電子サイクロトロン共鳴型（ＥＣＲ）－ＲＩＥであることが好ましい。使用するエッチングガスとしては、基板として石英を用いる場合には、ＣＨＦ３、ＣＦ４、ＳＦ６、Ａｒ等を挙げることが出来る。ここでは、基板１０が本発明のエッチング方法における誘電体基体５０に相当し、ハードマスクパターン２５がマスクパターン５５に相当する。
　以上のエッチング工程を経て、テンプレート用基板１０の表面にレジストパターン３５に応じた凹凸パターンが形成され、凹凸パターン化基板を得ることができる。
　基体載置構造部１１０は、エッチング対象である誘電体基体の形状に応じて、パターン領域で非パターン領域よりもエッチングレートが大きくなるように、その構成を設定することができる。非パターン領域のエッチングレートを下げ、パターン領域でのみエッチングレートを上げることが、形成パターンの凸部形状の不均一性およびコンタミによるパターン欠陥の発生を抑制することにつながる。下部電極の表面と基体表面との間の平均比誘電率を、非パターン領域よりもパターン領域で大きくなるようにすることにより、パターン領域でのエッチングレートを非パターン領域でのエッチング領域よりも大きくすることができる。具体的には、パターン領域下部に高誘電率材料、あるいは導体からなる補助部材を配置し、非パターン領域には誘電率の低い材料を設置する（あるいは自由空間とする）ことにより実現することができる。誘電性の補助部材の厚み、自由空間の空隙距離（補助部材表面と基体裏面との距離）、基体表面と下部電極面との距離のいずれか１つ、あるいは組合せて調整することによって、基体表面と下部電極面との間の比誘電率を制御することができる。
　以下、基体載置部１１０の種々の態様について、図６～１６を参照して説明する。図６～図１６は、基体載置部１１０の種々の態様を示す模式図である。以下において、同一の構成要素については、同一符号を付し、詳細な説明は省略する。
　図６に示す第２の構成例では、載置構造部１１０は、基板下部電極１１２とその上に備えられた基体載置部１１４と、誘電体基体５０のザグリ部５１を埋め戻すように基体載置部１１４の中央部に設置された基体５０よりも高誘電率の補助部材１１７とを含む構成に設定されている。高誘電率の補助部材１１７は、基体５０のザグリ部をほぼ満たすように、その表面１１７ａが基体５０の裏面に平行に対向するように配置形成されている。これにより、パターン領域Ｂ下部の平均比誘電率を非パターン領域Ａ下部の平均比誘電率よりも大きくしている。
　図７に示す第３の構成例では、載置構造部１１０は、誘電体基体５０のザグリ部５１に対応する領域に凸部１１８を備えた基板下部電極１１２と、誘電体基体５０をその周縁で支持する電極１１２の周縁部に立設された基体載置部１１４とを含む構成である。凸部１１８は電極１１２と同一材料により一体的に形成されている。パターン領域Ｂにおける電極面１１２ｂと基体の表面５５ａとの距離を近くすると共に、凸部１１８の高さ、基体載置部１１４の高さを、それぞれ凸部表面１１８ｂと基体５０の裏面との間の距離Ｓ１、非パターン領域Ａにおける電極面１１２ａと基体裏面との間の距離Ｓ２を調整して、パターン領域Ｂにおける比誘電率が非パターン領域Ａにおける比誘電率よりも大きくなるように設定している。
　図８に示す第４の構成例では、載置構造部１１０は、誘電体基体５０のザグリ部５１に対応する領域に凸部１１８を備えた基板下部電極１１２と、誘電体基体５０をパターン領域Ａの下面で支持する、凸部を囲むように形成されている基体載置部１１４を含む構成である。パターン領域Ｂにおける電極面１１２ｂと基体の表面５５ａとの距離を近くすることにより、両者間の比誘電率を非パターン領域Ａよりも大きくしている。
　図９に示す第５の構成例では、載置構造部１１０は、誘電体基体５０のザグリ部５１に対応する領域に断面Ｔ字状の補助部材１１９を備えた基板下部電極１１２と、誘電体基体５０をその周縁で支持する電極１１２の周縁部に立設され基体載置部１１４とを含む構成である。図７に示した第３の構成例と同様に、補助部材１１９は下部電極１１２の一部として一体的に構成されており、ザグリ部に対応する領域において補助部材１１９の表面１１９ｂは基体の裏面に平行に対向する面となっており、下部電極１１２の電極面１１２ｂを構成している。これにより、パターン領域Ｂにおける電極面１１２ｂと基体の表面５５ｂとの距離を近接させている。そして、補助部材表面１１９ｂの高さと、基体支持部１１４の高さを、それぞれ補助部材表面１１９ｂと基体の裏面との間の距離Ｓ１、非パターン領域Ａにおける電極面１１２ａと基体裏面との間の距離Ｓ２を、パターン領域Ｂにおける比誘電率が非パターン領域Ａにおける比誘電率よりも大きくなるように設定し構成されている。
　図１０に示す第６の構成例では、図６に示した第２の構成例と同様に、載置構造部１１０は、誘電体基体５０のザグリ部５１に対応する領域に、基体５０の比誘電率よりも高い比誘電率を有する補助部材１１７を備えている。また、基板下部電極１１２の周縁部に誘電体基体５０をその周縁で支持する載置部１１４が立設されている。補助部材１１７の高さ、載置部１１４の高さにより、それぞれ補助部材表面１１７ｂと基体の裏面との間の距離Ｓ１、非パターン領域Ａにおける電極面１１２ａと基体裏面との間の距離Ｓ２を、パターン領域Ｂにおける比誘電率が非パターン領域Ａよりも大きくなるように設定し構成されている。
　図１１に示す第７の構成例、図１２に示す第８の構成例は、それぞれ図７に示す第３の構成例、図９に示す第５の構成例とほぼ同様の構成であるが、パターン領域Ｂにおける電極表面１１２ｂと基体５０の裏面との間の距離Ｓ１、非パターン領域Ａにおける電極面１１２ａと基体裏面との間の距離Ｓ２の差を大きくして、エッチングレートを調整している。
　上記例においては、いずれも誘電体基体５０が、中央部にザグリ部を有する形状のものであるが、本発明においてエッチングの対象となる誘電体基体５０の形状はザグリ部を有しない基板であってもよい。図１３～図１５には、ザグリ部を有さず、裏面が平坦な誘電体基体６０を被加工基板とする場合の載置構造部１１０の構成例を示す。なお、ここで、基体６０は、表面の中央部にやはり台座部を備えた構成となっているが、この台座部を有していない平坦な表面を有するものであっても構わない。
　図１３に示す第９の構成例では、載置構造部１１０は、基板下部電極１１２と、下部電極１１２上の誘電体基体６０のパターン領域Ｂに対する領域に配置された補助部材１１７と、誘電体基体６０をその周縁で支持する電極１１２の周縁部に立設された基体載置部１１４とを含む構成である。補助部材１１７は自由空間よりも高い誘電率を有する高誘電率材料からなる。パターン領域Ｂに高誘電率の補助部材１１７を備えると共に、補助部材１１７の高さ、載置部１１４の高さを調整し、パターン領域Ｂにおける比誘電率が非パターン領域Ａよりも大きくなるように設定している。
　なお、同様の構成において、高誘電率の補助部材１１７に代えて、導電性材料からなる補助部材を備えた構成としてもよい。
　図１４に示す第１０の構成例は、図７に示した第３の構成例と同様であり、載置構造部１１０は、誘電体基体６０のパターン領域Ｂに対応する領域に凸部１１８を備えた基板下部電極１１２と、誘電体基体６０をその周縁で支持する電極１１２の周縁部に立設された基体載置部１１４とを含む構成である。凸部１１８は電極１１２と同一材料により一体的に形成されている。パターン領域Ｂにおける電極面１１２ｂと基体の表面６０ｂとの距離を非パターン領域Ａにおける電極面１１２ａと基体の表面６０ａとの距離よりも近くすると共に、凸部１１８の高さ、基体載置部１１４の高さを調整して、パターン領域Ｂにおける比誘電率が非パターン領域Ａにおける比誘電率よりも大きくなるように設定している。
　図１５に示す第１１の構成例は、図９に示した第５の構成例と同様であり、載置構造部１１０は、誘電体基体６０のパターン領域Ｂに対応する領域に断面Ｔ字状の補助部材１１９を備えた基板下部電極１１２と、誘電体基体６０をその周縁で支持する電極１１２の周縁部に立設され基体載置部１１４とを含む構成である。補助部材１１９は下部電極と一体的に形成されており、電極の一部を構成するものである。そしてその表面１１９ｂは基体６０の裏面に平行に対向する電極面１１２ｂを構成しており、パターン領域Ｂにおける電極面１１２ｂと基体の表面６０ｂとの距離を近くするために設けられている。補助部材表面までの高さ、基体載置部１１４の高さを調整して、パターン領域Ｂにおける比誘電率が非パターン領域Ａにおける比誘電率よりも大きくなるように設定構成されている。
　以上、載置構造部１１０として複数の例を挙げて説明したが、本発明のエッチング方法においては、パターン領域Ｂについての誘電体基体の表面と下部電極面との間の平均比誘電率が、非パターン領域Ａについての誘電体基体の表面と下部電極面との間の平均比誘電率よりも大きくなる構成であれば、特に制限されるものではない。
　以下、本発明の実施例及び比較例について説明する。
「実施例１」
　まず、本発明のエッチング方法を用いてパターン化基板を製造する実施例１について説明する。
（マスターテンプレート（モールド）の作製）
　Ｓｉ基材上に、スピンコートによりＰＨＳ（ｐｏｌｙｈｙｄｒｏｘｙ ｓｔｙｒｅｎｅ）系の化学増幅型レジストなどを主成分とするレジスト液を塗布し、レジスト層を形成した。その後、Ｓｉ基材をＸＹステージ上で走査しながら、電子ビームを照射し、レジスト層の２５ｍｍ×３１ｍｍ角範囲に所望のパターン露光を行った。その後、レジスト層を現像処理し、露光部分を除去してレジストパターンを形成した。レジストパターンをマスクにしてＲＩＥにより選択エッチングを行い、凹凸パターンとして、幅２８ｎｍ、ピッチ５６ｎｍ、深さ６０ｎｍの溝形状のラインパターンを形成することで、Ｓｉマスターテンプレートを得た。このとき、Ｓｉマスターテンプレートの溝のテーパー角は８６°であった。モールド表面はディップコート法によりオプツール（登録商標）ＤＳＸで離型処理を行った。
（ナノインプリント用基板）
　ナノインプリント用基板として、１５２ｍｍ角、厚さ６．３５ｍｍの石英基板であって、石英基板の基板中心部に被転写領域として２６ｍｍ×３２ｍｍ角、高さ３０μｍの台座形状がウエットエッチングにより形成され、基板裏面中央に直径６４ｍｍ、深さ５ｍｍのザグリ(凹部)加工が施されているものを用いた。その基板表面にエッチングマスク層（ハードマスク層）を付与するにあたっては、反応性スパッタリングにより４ｎｍ厚のＣｒＯｘＮｙ膜を形成した。その後、レジストとの密着性に優れるシランカップリング剤であるＫＢＭ－５１０３（信越化学工業（株）製）により表面処理をした。具体的には、ＫＢＭ－５１０３をＰＧＭＥＡ（プロピレングリコール1-モノメチルエーテル2-アセタート）で１質量％に希釈し、スピンコート法により基板表面に塗布した。続いて、塗布基板をホットプレート上で１５０℃、５分の条件でアニールし、シランカップリング剤を基板表面に結合させた。
（レジストパターン形成工程）
　ここでは、ナノインプリント法によりレジストパターン形成を行った。
　まず、既述の化合物Ａを４８ｗ％、アロニックス（登録商標）Ｍ２２０を４８ｗ％，ＩＲＧＡＣＵＲＥ（登録商標）３７９を３ｗ％、既述の化合物Ｂを１ｗ％含有するレジスト剤を調整し、このレジスト剤を石英基板のＣｒＯｘＮｙ膜上に塗布した。レジスト剤の塗布には、ピエゾ方式のインクジェットプリンターであるFUJIFILM Dimatix社製ＤＭＰ－２８３８を使用した。インクジェットヘッドには専用の１０ｐｌ（ピコリットル）ヘッドであるＤＭＣ－１１６１０を使用した。液滴量が概ね１０ｐｌに、あらかじめ吐出条件を設定及び調整した。液滴配置パターンは４５０μｍピッチの格子状パターンとした。この液滴配置パターンに従い転写領域（基板台座上）に液滴を配置した。
　次に、モールドと石英基板をギャップが０．１ｍｍ以下になる位置まで近接させ、石英基板の背面から基板上のアライメントマークとモールド上のアライメントマークが一致するように位置合わせを行った。モールドと石英基板間の空間を９９体積％以上のＨｅガスで置換し、Ｈｅ置換後に５０Ｐａ以下まで減圧した。減圧Ｈｅ条件下でモールドをレジストからなる液滴に接触させた。接触後、１ＭＰａの押付け圧で５秒間加圧し、その後、３６０ｎｍの波長を含む紫外光により、照射量が３００ｍＪ/ｃｍ２となるように露光してレジストを硬化させ、モールドと基板を剥離した。
＜エッチング装置の基体載置部の構成＞
　エッチング装置における基体載置構造部の構成は、図７に示す構成とした。
　以下に示すエッチングおよびアッシングはいずれも図７に示す基体載置構造部を備えた誘導結合型（ＩＣＰ）の反応性イオンエッチング装置において行った。なお、図７における下部電極の凸部表面と基体裏面との距離Ｓ１は１ｍｍ、非パターン領域における下部電極の表面と基体裏面との距離Ｓ２は３ｍｍとした。
　上記ナノインプリント法によるレジストパターン形成後、以下のエッチングおよびアッシングを順次行った。
＜残膜エッチング＞
　まず、上記ナノインプリント法によるレジストパターンの形成後、凹部に残留するレジスト膜を除去するために、下記に示すエッチング条件で残膜エッチングを行った。
　ガス種；　酸素：アルゴン＝２：１
　プロセス圧力；　１Ｐａ
　ＩＣＰパワー；　１００Ｗ
　バイアスパワー；　５０Ｗ
　オーバーエッチング量；　５０％
＜ハードマスク層エッチング＞
　次に、レジストパターンをマスクとして、下記に示すエッチング条件でハードマスク層のエッチングを行い、ハードマスクパターンを形成した。
　ガス種；　塩素：酸素＝３：１
　プロセス圧力；　５Ｐａ
　ＩＣＰパワー；　１００Ｗ
　バイアスパワー；　５Ｗ
　オーバーエッチング量；　５０％
＜基板（石英）エッチング＞
　次に、ハードマスクパターンをマスクとして、下記に示すエッチング条件で基板（石英）エッチングを行った。
　ガス種；　ＣＨＦ３：ＣＦ４：Ａｒ＝３：１:１０
　プロセス圧力；　３Ｐａ
　ＩＣＰパワー；　７５Ｗ
　バイアスパワー；　７５Ｗ
　狙い深さ；　６０ｎｍ
　さらにアッシング、及びハードマスク除去をそれぞれ以下の条件にて順次行った。
＜アッシング＞
　ガス種；　酸素：アルゴン＝２：１
　プロセス圧力；　１Ｐａ
　ＩＣＰパワー；　１００Ｗ
　Biasパワー；　０Ｗ
＜マスク除去＞
　ガス種；　塩素：酸素＝３：１
　プロセス圧力；　５Ｐａ
　ＩＣＰパワー；　１００Ｗ
　バイアスパワー；　０Ｗ
　なお、上記４種の（アッシングを含む）エッチング４工程は、それぞれ別々のチャンバーにて行った。すなわち、残膜エッチング用、ハードマスクエッチング用、基板（石英）エッチング用、アッシングおよびマスク除去用の４チャンバーを用意した。
　以上の手順により、石英基板の表面に凹凸パターンを形成して、パターン化基板を得た。
「比較例１」
　エッチング装置における基体載置構造部の構成として、図１６に示す構成を用いた。図１６に示す基体載置構造部１２０は、下部電極１１２上のパターン領域Ｂに対応する領域（ザグリ部と対応する領域）に基体５０と同一の材料（ここでは石英）からなる補助部材１２６を備えている。そして、補助部材１２６表面と基体５０裏面との距離、非パターン領域における下部電極表面と基体５０裏面との距離はいずれも１ｍｍとなるように構成した。この構成によれば、基体表面と基板下部電極との間の静電容量は、パターン領域Ｂと非パターン領域Ａとでほぼ同等となる。この装置を用いた以外は、実施例１と同様の手順でパターン化基板を形成した。
　実施例１および比較例１について以下の評価を行った。
（パターン形状評価）
　パターン形状評価として、側壁角度を、台座中央部のパターン、およびパターン四隅からパターン領域の長辺短辺それぞれの方向について１ｍｍ内側の地点、の２箇所について比較評価を行った。図２２はパターン領域が形成されている台座部を模式的に示す平面図である。２６ｍｍ×３２ｍｍの台座部の内側に２５ｍｍ×３１ｍｍのパターン領域が形成されている。パターン領域にはライン状の凸部が複数形成されている。このパターン領域の略中央部の黒丸印部分およびパターン領域の１つの角部から縦横に１ｍｍずつ内側の白丸印部分の側壁角度をそれぞれ測定し、両者の角度の差を算出した。
　それぞれの側壁角度は、集束イオンビーム法により、ラインパターンに直行する方向に基板をエッチングすることでパターン断面を切り出し、その後、透過型電子顕微鏡を用いてパターン断面の電子顕微鏡像を取得し、取得した電子顕微鏡像から算出した。
（評価結果）
　実施例１について、上述の中央部と角部との側壁角度の差は０．８度であった。一方、比較例１については、中央部と角部との側壁角度の差は３．８度であった。すなわち、実施例１のパターン領域中央部と端部とでの側壁角度の差は比較例１の両者の差よりも小さく、エッチング形状（側壁角度）の面内均一性に関する本発明の従来技術に対する優位性が実証された。
　次に、繰り返し処理を行うことによる欠陥発生の増加について検証を行った。
（実施例２）
　上述の実施例１の処理を、連続して２５０枚の基板に対して行った際の、１枚目と２５０枚目についてエッチング工程を経た前後での欠陥密度の増加量（増加欠陥密度）を測定し、その増加欠陥密度の差を算出した。
　具体的には、４つのエッチング工程の前（すなわち残膜エッチング前）および４つのエッチング工程の後（すなわちアッシング、マスク除去の後）においてＣＤ－ＳＥＭにて基板のパターン領域全域を観察することで、欠陥個数をカウントし欠陥密度ＤＤ（Defect Density/cm2）を求めた。続いて、エッチング工程の後と前との欠陥密度の差を求め、エッチング工程における増加欠陥密度を算出した。
（比較例２）
　実施例１の処理に代えて上述の比較例１の処理を、連続して行うことを除いては実施例２と同様の処理を行い、同様に増加欠陥密度を算出した。
（評価結果）
　実施例２において、２５０回のエッチング工程前後での増加ＤＤの差（２５０枚目の増加ＤＤ-１枚目の増加ＤＤ）は、３５．３/ｃｍ2であり、比較例２において、２５０回のエッチング工程前後での増加ＤＤの差は、３９５．１/ｃｍ2であった。すなわち、実施例２の増加ＤＤの差は、比較例２の増加ＤＤの差よりも格段に小さく、本実施例のエッチング方法を用いると、エッチング装置の汚染が抑制され、欠陥抑制されていることが実証された。

Claims (6)

  1. 　表面側にマスクパターンを備えた誘電体基体に対して、プラズマエッチングを行う方法であって、
    　前記誘電体基体に備えられている前記マスクパターンが、複数の微細開口を有するパターン領域と、該パターン領域以外の非パターン領域とを備えたものであるとき、
    　プラズマエッチング装置内の所定電極を含む基体載置構造部の所定位置に前記誘電体基体を載置した場合における、前記パターン領域についての前記誘電体基体の表面と前記基体載置構造部の前記所定電極の表面との間の平均比誘電率が、前記非パターン領域についての前記平均比誘電率よりも大きくなるように、前記基体載置構造部の構成を設定し、
    　前記基体載置構造部の前記所定位置に前記誘電体基体を載置し、
    　大気圧よりも減圧された雰囲気下において、プラズマを発生させ、前記誘電体基体のエッチングを行うプラズマエッチング方法。
  2. 　前記パターン領域の前記誘電体基体の表面と前記所定電極の表面との距離を、前記非パターン領域における前記距離よりも近くなるように前記基体載置構造部の構成を設定する請求項１記載のプラズマエッチング方法。
  3. 　前記パターン領域の前記誘電体基体の表面と前記所定電極の表面との間の自由空間の体積が前記非パターン領域における前記自由空間の体積よりも小さくなるように前記基体載置構造部の構成を設定する請求項１または２記載のプラズマエッチング方法。
  4. 　前記マスクパターンのマスク材料が非導体である請求項１から３いずれか１項記載のプラズマエッチング方法。
  5. 　前記誘電体基体が、裏面の中央部にザグリ部を有する基体であり、
    　前記マスクパターンが、前記誘電体基体の前記ザグリ部に対応する領域の少なくとも一部に前記パターン領域を有し、前記誘電体基体の前記ザグリ部でない領域に対応する領域が前記非パターン領域であるマスクパターンである請求項１から４いずれか１項に記載のプラズマエッチング方法。
  6. 　誘電体基体の表面に、ハードマスク層、レジスト層を順次積層し、
    　前記レジストに複数の微細開口を形成してレジストパターンとし、
    　該レジストパターンをマスクとして、前記ハードマスク層をエッチングしてハードマスクパターンを形成し、
    　該ハードマスクパターンをマスクとして前記誘電体基体をエッチングしてパターン化基板を製造するに際し、
    　前記ハードマスク層のエッチングおよび／または前記誘電体基体のエッチング時に、請求項１から５いずれか１項に記載のプラズマエッチング方法を用いるパターン化基板の製造方法。
PCT/JP2015/001184 2014-03-11 2015-03-05 プラズマエッチング方法およびパターン化基板の製造方法 WO2015136898A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020167025686A KR20160120779A (ko) 2014-03-11 2015-03-05 플라즈마 에칭 방법 및 패턴화 기판의 제조 방법
US15/258,443 US20160379800A1 (en) 2014-03-11 2016-09-07 Plasma etching method and method of manufacturing patterned substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014047028A JP2015170828A (ja) 2014-03-11 2014-03-11 プラズマエッチング方法およびパターン化基板の製造方法
JP2014-047028 2014-03-11

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/258,443 Continuation US20160379800A1 (en) 2014-03-11 2016-09-07 Plasma etching method and method of manufacturing patterned substrate

Publications (1)

Publication Number Publication Date
WO2015136898A1 true WO2015136898A1 (ja) 2015-09-17

Family

ID=54071356

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/001184 WO2015136898A1 (ja) 2014-03-11 2015-03-05 プラズマエッチング方法およびパターン化基板の製造方法

Country Status (5)

Country Link
US (1) US20160379800A1 (ja)
JP (1) JP2015170828A (ja)
KR (1) KR20160120779A (ja)
TW (1) TW201539541A (ja)
WO (1) WO2015136898A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017175056A (ja) * 2016-03-25 2017-09-28 Hoya株式会社 インプリントモールド用基板、マスクブランク、インプリントモールド用基板の製造方法、マスクブランクの製造方法、及びインプリントモールドの製造方法
WO2017200637A1 (en) * 2016-05-16 2017-11-23 Massachusetts Institute Of Technology Systems and methods for aligning and coupling semiconductor structures

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6037914B2 (ja) * 2013-03-29 2016-12-07 富士フイルム株式会社 保護膜のエッチング方法およびテンプレートの製造方法
US11340526B2 (en) 2016-05-25 2022-05-24 Dai Nippon Printing Co., Ltd. Production method of template, template blank, and template substrate for imprinting, production method of template for imprinting, and template
KR20200144198A (ko) * 2019-06-17 2020-12-29 삼성디스플레이 주식회사 잉크 액적 부피 측정장치와, 그것을 이용한 잉크 액적 부피 측정방법과, 그 잉크 액적 부피 측정장치를 활용하는 박막층 형성장치 및, 상기 박막층 형성장치를 이용한 디스플레이 장치의 제조방법
KR20210117386A (ko) * 2020-03-18 2021-09-29 삼성디스플레이 주식회사 표시 장치의 제조장치 및 표시 장치의 제조방법
US20210305082A1 (en) 2020-03-30 2021-09-30 Canon Kabushiki Kaisha Superstrate and method of making it
JP2022145056A (ja) * 2021-03-19 2022-10-03 キオクシア株式会社 テンプレート、テンプレートの製造方法、パターン形成方法、半導体装置の製造方法、テンプレート測定装置、および、テンプレート測定方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012019076A (ja) * 2010-07-08 2012-01-26 Toshiba Corp パターン形成方法
JP2012182384A (ja) * 2011-03-02 2012-09-20 Toshiba Corp テンプレート用の基板の処理装置及びテンプレート用の基板の処理方法
JP2013082082A (ja) * 2011-10-06 2013-05-09 Toshiba Corp テンプレートの製造装置及びテンプレートの製造方法
JP2013206971A (ja) * 2012-03-27 2013-10-07 Shibaura Mechatronics Corp プラズマ処理装置およびプラズマ処理方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6228438B1 (en) 1999-08-10 2001-05-08 Unakis Balzers Aktiengesellschaft Plasma reactor for the treatment of large size substrates
US7932181B2 (en) 2006-06-20 2011-04-26 Lam Research Corporation Edge gas injection for critical dimension uniformity improvement
JP5205407B2 (ja) * 2010-03-23 2013-06-05 株式会社東芝 テンプレートとその製造方法、及び半導体装置の製造方法
JP2012190877A (ja) * 2011-03-09 2012-10-04 Fujifilm Corp ナノインプリント方法およびそれに用いられるナノインプリント装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012019076A (ja) * 2010-07-08 2012-01-26 Toshiba Corp パターン形成方法
JP2012182384A (ja) * 2011-03-02 2012-09-20 Toshiba Corp テンプレート用の基板の処理装置及びテンプレート用の基板の処理方法
JP2013082082A (ja) * 2011-10-06 2013-05-09 Toshiba Corp テンプレートの製造装置及びテンプレートの製造方法
JP2013206971A (ja) * 2012-03-27 2013-10-07 Shibaura Mechatronics Corp プラズマ処理装置およびプラズマ処理方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017175056A (ja) * 2016-03-25 2017-09-28 Hoya株式会社 インプリントモールド用基板、マスクブランク、インプリントモールド用基板の製造方法、マスクブランクの製造方法、及びインプリントモールドの製造方法
WO2017200637A1 (en) * 2016-05-16 2017-11-23 Massachusetts Institute Of Technology Systems and methods for aligning and coupling semiconductor structures
US9984943B2 (en) 2016-05-16 2018-05-29 Massachusetts Institute Of Technology Systems and methods for aligning and coupling semiconductor structures

Also Published As

Publication number Publication date
US20160379800A1 (en) 2016-12-29
KR20160120779A (ko) 2016-10-18
JP2015170828A (ja) 2015-09-28
TW201539541A (zh) 2015-10-16

Similar Documents

Publication Publication Date Title
WO2015136898A1 (ja) プラズマエッチング方法およびパターン化基板の製造方法
US8679357B2 (en) Nanoimprinting method and method for producing substrates utilizing the nanoimprinting method
TWI475335B (zh) 抗蝕劑圖案形成方法以及使用該抗蝕劑圖案的圖案化基板的製造方法
EP2553712A1 (en) Nanoimprinting method, method for producing a droplet arrangement pattern, and method for fabricating substrates
JP5653864B2 (ja) ナノインプリント用のモールドの離型処理方法およびそれを用いた製造方法並びにモールド、ナノインプリント方法およびパターン化基板の製造方法
JP5865208B2 (ja) モールドの製造方法
KR20140072156A (ko) 나노임프린팅 몰드, 그 나노임프린팅 몰드의 제조방법, 그 나노임프린팅 몰드를 사용한 나노임프린팅 방법, 및 패턴화 기판의 제조방법
JP2013161893A (ja) ナノインプリント用のモールド、並びにそれを用いたナノインプリント方法およびパターン化基板の製造方法
JP2014110367A (ja) ナノインプリント方法およびそれを用いたパターン化基板の製造方法
JP2013074115A (ja) ナノインプリント装置およびナノインプリント方法、並びに、歪み付与デバイスおよび歪み付与方法
WO2014076922A1 (ja) ナノインプリント方法およびそれを用いたパターン化基板の製造方法
JP6016578B2 (ja) ナノインプリント方法、その方法に使用されるモールドおよびその方法を利用したパターン化基板の製造方法
JP6479058B2 (ja) パターン形成マスク用薄膜層付基体およびパターン化基体の製造方法
JP2013222791A (ja) ナノインプリント方法およびナノインプリント用基板並びにそれらを用いたパターン化基板の製造方法
US10248026B2 (en) Method for etching protective film, method for producing template, and template produced thereby
JP2013207180A (ja) ナノインプリント方法およびナノインプリント装置並びにその方法を利用したパターン化基板の製造方法
TW201535044A (zh) 圖案形成方法及圖案化基板製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15761001

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20167025686

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 15761001

Country of ref document: EP

Kind code of ref document: A1