KR101879606B1 - 보호막의 에칭 방법, 템플릿의 제조 방법 및 그들을 이용해서 제조된 템플릿 - Google Patents

보호막의 에칭 방법, 템플릿의 제조 방법 및 그들을 이용해서 제조된 템플릿 Download PDF

Info

Publication number
KR101879606B1
KR101879606B1 KR1020157030371A KR20157030371A KR101879606B1 KR 101879606 B1 KR101879606 B1 KR 101879606B1 KR 1020157030371 A KR1020157030371 A KR 1020157030371A KR 20157030371 A KR20157030371 A KR 20157030371A KR 101879606 B1 KR101879606 B1 KR 101879606B1
Authority
KR
South Korea
Prior art keywords
protective film
etching
substrate
relative dielectric
dielectric constant
Prior art date
Application number
KR1020157030371A
Other languages
English (en)
Other versions
KR20150133274A (ko
Inventor
아키히코 오츠
Original Assignee
후지필름 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지필름 가부시키가이샤 filed Critical 후지필름 가부시키가이샤
Publication of KR20150133274A publication Critical patent/KR20150133274A/ko
Application granted granted Critical
Publication of KR101879606B1 publication Critical patent/KR101879606B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C33/00—Moulds or cores; Details thereof or accessories therefor
    • B29C33/38—Moulds or cores; Details thereof or accessories therefor characterised by the material or the manufacturing process
    • B29C33/3842—Manufacturing moulds, e.g. shaping the mould surface by machining
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H01J37/32972—Spectral analysis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Analytical Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma Technology (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

(과제) 이면에 오목부를 갖는 기판 상에 형성된 보호막에 양질의 요철 패턴을 형성하는 것을 가능하게 한다.
(해결 수단) 표면 상에 보호막(11)이 형성되고, 이 표면의 반대측의 이면에 오목부(13)를 갖는 기판(10)을 준비하고, 보호막(11) 상에 레지스트 패턴(12)을 형성하고, 레지스트 패턴(12)을 마스크로 하여 바이어스 전압을 인가하면서 플라스마를 이용하여 보호막(11)을 에칭하는 보호막(11)의 에칭 방법에 있어서, 보호막(11)이 존재하는 상기 표면의 피복 영역(R1)에 대응하는 기판(10)의 대응 영역(R2)의 비유전율의 감소 형태에 따라서 바이어스 전압을 증가시킨다.

Description

보호막의 에칭 방법, 템플릿의 제조 방법 및 그들을 이용해서 제조된 템플릿{PROTECTIVE FILM ETCHING METHOD, METHOD FOR PRODUCING TEMPLATE, AND TEMPLATE PRODUCED USING SAID METHODS}
본 발명은 플라스마를 이용하여 기판 상에 형성된 보호막을 에칭하는 보호막의 에칭 방법에 관한 것이다. 또한, 본 발명은 상기 보호막의 에칭 방법을 이용한 템플릿의 제조 방법 및 그 방법에 의해 제조된 템플릿에 관한 것이다.
최근, 예를 들면 노광용의 포토마스크나 에칭 가공용의 하드 마스크 등의 요철 패턴막은 가공 치수의 미세화에 따라서, 기판 상에 형성된 크롬이나 산화 크롬 등의 재료로 이루어지는 보호막을, 플라스마를 이용하여 에칭함으로써 제조되는 경우가 많다.
그러나, 에칭 공정에서의 바이어스 전압의 크기는 에칭할 때의 에칭 장치의 상태에 의해 변화된다. 그래서, 예를 들면 특허문헌 1에는 기판 표면에 형성해야 할 패턴의 개구율 및 에칭 중의 리액턴스의 변화의 예측값에 기초하여 에칭 공정에서의 바이어스 전압의 변화를 억제하는 것을 개시하고 있다.
일본특허공개 2007-193037호 공보
그러나, 특허문헌 1의 방법에서는 나노임프린트 템플릿의 제조에 있어서 사용되는 이면에 오목부를 갖는 기판의 에칭에 관해서는 바이어스 전압의 변화를 적절하게 억제할 수 없다고 하는 문제가 생길 수 있다.
구체적으로는 이면에 오목부를 갖는 기판의 에칭에 있어서는 오목부가 존재하는 영역과 그렇지 않은 영역에서 표면 전위가 다르기 때문이다. 즉, 이면에 오목부를 갖는 기판을 사용해서 템플릿을 제조하는 경우, 국소적인 영역에 요철 패턴을 형성하는 경우가 많은 템플릿의 제조에 있어서는 특허문헌 1과 같이 기판 전체 평균의 리액턴스를 고려해도(특허문헌 1의 21 단락), 그 국소적인 영역에 있어서의 바이어스 전압의 변화를 적절하게 예측할 수 없다.
본 발명은 상기 문제를 고려하여 이루어진 것이고, 이면에 오목부를 갖는 기판 상에 형성된 보호막에 양질의 요철 패턴을 형성하는 것을 가능하게 하는 보호막의 에칭 방법, 템플릿의 제조 방법을 제공하는 것을 목적으로 하는 것이다.
또한, 본 발명은 상기 에칭 방법을 이용한 템플릿의 제조 방법 및 그 방법에 의해 제조된 템플릿을 제공하는 것을 목적으로 하는 것이다.
상기 과제를 해결하기 위해서, 본 발명의 보호막의 에칭 방법은
표면 상에 보호막이 형성되고, 이 표면의 반대측의 이면에 오목부를 갖는 기판을 준비하고,
보호막 상에 레지스트 패턴을 형성하고,
레지스트 패턴을 마스크로 하여 바이어스 전압을 인가하면서 플라스마를 이용하여 보호막을 에칭하는 보호막의 에칭 방법에 있어서,
보호막이 존재하는 상기 표면의 피복 영역에 대응하는 기판의 대응 영역의 비유전율의 감소의 형태에 따라서, 바이어스 전압을 증가시키는 것을 특징으로 하는 것이다.
그리고, 본 발명의 보호막의 에칭 방법에 있어서, 바이어스 전압을 비유전율이 감소하고 있는 사이에서는 비유전율의 감소 정도에 따라서 증가시키고, 비유전율이 일정값인 사이에서는 그 일정값에 따른 값으로 유지하는 구성을 채용할 수 있다. 또는 바이어스 전압을 비유전율이 감소하고 있는 사이에서는 제로로 하고, 비유전율이 일정값인 사이에서는 그 일정값에 따른 값으로 증가시켜서 유지하는 구성을 채용할 수도 있다.
또한, 본 발명의 보호막의 에칭 방법에 있어서, 에칭 중에 피복 영역의 범위를 검출하고, 이 범위에 대응하는 기판의 대응 영역 중의 오목부의 비율의 변화 형태에 기초하여 비유전율의 감소의 형태를 구할 수 있다.
또한, 본 발명의 보호막의 에칭 방법에 있어서, 에칭 중에 플라스마 발광분광법에 의해 플라스마의 성분을 계측하고, 계측된 성분 중 보호막의 에칭과 상관이 있는 성분의 양의 변화 형태에 기초하여 비유전율의 감소의 형태를 구할 수도 있다.
또한, 본 발명의 보호막의 에칭 방법에 있어서, 에칭 시간과 에칭 중의 비유전율의 감소 형태의 관계에 기초하여 미리 바이어스 전압의 증가 형태를 구하고, 구해진 바이어스 전압의 증가 형태에 따라서 바이어스 전압을 증가시킬 수도 있다.
또한, 본 발명의 보호막의 에칭 방법에 있어서, 보호막의 구성 재료 중에 차지하는 금속 재료의 비율이 40% 이상인 것이 바람직하다.
또한, 본 발명의 보호막의 에칭 방법에 있어서, 365nm의 파장을 갖는 광에 관한 보호막의 투과율은 30% 이상인 것이 바람직하다.
본 발명의 템플릿의 제조 방법은,
상기에 기재된 보호막의 에칭 방법에 의해, 이면에 오목부를 갖는 기판 상에 형성된 보호막을 에칭하고,
에칭된 보호막을 마스크로 하여 기판을 에칭하는 것을 특징으로 하는 것이다.
본 발명의 템플릿은 상기에 기재된 템플릿의 제조 방법에 의해 제조된 것을 특징으로 하는 것이다.
본 발명의 보호막의 에칭 방법에서는 보호막이 존재하는 기판 표면의 피복 영역에 대응하는 기판의 대응 영역의 비유전율의 감소의 형태에 따라서, 바이어스 전압을 증가시키기 때문에, 요철 패턴이 형성되는 기판 표면의 국소적인 영역에 있어서의 바이어스 전압의 변화를 적절하게 예측하고, 보정할 수 있다. 이 결과, 이면에 오목부를 갖는 기판 상에 형성된 보호막에 양질의 요철 패턴을 형성하는 것이 가능해진다.
또한, 본 발명의 템플릿의 제조 방법은 상기 보호막의 에칭 방법을 이용하고 있기 때문에, 이면에 오목부를 갖는 기판 상에 형성된 보호막에 양질의 요철 패턴을 형성하는 것이 가능해진다.
또한, 본 발명의 템플릿은 상기 제조 방법에 의해 제조된 것이기 때문에, 양질의 요철 패턴을 갖는다.
도 1은 제 1 실시형태의 보호막의 에칭 방법의 공정을 나타내는 개략 단면도이다.
도 2a는 에칭 공정 중의 보호막의 축소 전의 모양을 나타내는 개략 평면도이다.
도 2b는 에칭 공정 중의 보호막의 축소 후의 모양을 나타내는 개략 평면도이다.
도 3은 제 1 실시형태에 있어서의 비유전율의 감소의 형태와 바이어스 전압의 증가의 형태를 나타내는 그래프이다.
도 4는 제 2 실시형태의 보호막의 에칭 방법의 공정을 나타내는 개략 단면도이다.
도 5는 제 2 실시형태에 있어서의 비유전율의 감소의 형태와 바이어스 전압의 증가의 형태를 나타내는 그래프이다.
도 6의 A는 플라스마 에칭의 모양을 나타내는 개략도와, B)기판을 콘덴서로 간주한 플라스마 에칭 시의 등가 회로의 개념도이다.
도 7a는 에칭 전의 보호막의 모양을 나타내는 개략 단면도이다.
도 7b는 에칭에 의해 범위가 축소된 보호막의 모양을 나타내는 개략 단면도이다.
도 8은 이면에 오목부를 갖는 기판 상에 형성된 보호막의 에칭을 종래의 방법으로 실시하는 공정을 나타내는 개략 단면도이다.
이하, 본 발명의 실시형태에 대해서 도면을 사용하여 설명하지만, 본 발명은 이것에 한정되는 것은 아니다. 또한, 시인하기 쉽게 하기 위해서, 도면 중의 각 구성 요소의 축척 등은 실제의 것과는 적당하게 다르게 하고 있다.
「종래 기술의 과제」
본 발명의 실시형태의 설명 전에, 이면에 오목부를 갖는 기판을 에칭할 때의 과제에 관하여 설명한다. 도 6의 A는 플라스마 에칭의 모양을 나타내는 개략도이고, 도 6의 B는 기판을 콘덴서로 간주한 플라스마 에칭시의 등가 회로의 개념도이다.
일반적으로, 기판(20) 상에 형성된 하드 마스크로서의 보호막(21)에 패턴을 형성하는 경우에는 도 6에 나타내는 바와 같이, 보호막(21) 상에 레지스트 패턴(22)을 형성하고, 그 후 에칭 용기내의 하부 전극(23) 상에 기판을 배치하고, 레지스트 패턴(22)을 마스크로 하여 플라스마(P)를 이용하여 보호막(21)을 에칭하는 방법(반응성 이온 에칭)이 적용된다. 보호막(21)으로서는 예를 들면, 크롬(Cr), 탄탈(Ta) 및 규화 몰리브덴(MoSi2) 등의 금속 재료 또는 반도체 재료 또는 이들의 화합물이 사용되는 경우가 많다. 이 때, 보호막(21)은 도체(또는 반도체)이고, 기판(20)은 유전체이기 때문에 기판의 표면 및 이면의 각각에 등전위가 형성된 콘덴서(C)로 간주된다. 콘덴서(C)로서의 비유전율(ε)은 기판 재료에 의해 결정된다.
그리고, 기판(20)에 부의 전압(바이어스 전압(Vb))을 인가하면, 기판(20)의 표면에 발생한 표면 전위(Vs)와 플라스마 전위(Vp)의 전위차에 기초하여 정 이온(X)이 이온 시스(S)를 통해 기판(20)으로 끌어 당겨서 보호막(21)에 입사한다. 플라스마 전위는 플라스마의 발생 조건에 의해 결정되기 때문에, 가령 에칭 중에 플라스마의 발생 조건이 불변하면, 표면 전위(Vs)가 클수록 정 이온(X)의 운동 에너지는 작아진다. 단, 통상의 평판상의 기판(20)을 사용한 경우에는 표면 전위가 변하지 않기 때문에, 정 이온(X)의 운동 에너지는 시간에 의해 통상은 변화되지 않는다. 또한 보호막(21)으로 입사하는 정 이온(X)의 운동 에너지는 도체 또는 반도체로서의 성질을 갖는 보호막(21)의 표면은 등전위이기 때문에, 장소에도 의존하지 않고 일정하게 된다. 또한, 도 6의 B에서는 간략화를 위해서, 이온 시스는 정 이온이 기판에 흘러 들어 오는 것에 의한 전류를 모의하기 위한 저항으로서 표현되어 있다.
그러나, 이면에 오목부를 갖는 기판(10)을 사용한 경우에는 시간의 경과와 함께 보호막(11)이 에칭되어서, 유전체로서 기능하는 기판 부분의 범위가 변화되고, 콘덴서(C)의 비유전율이 변화되는 경우가 있다. 구체적으로는 이하와 같다. 도 7a는 에칭전의 보호막(11)의 모양을 나타내는 개략 단면도이고, 도 7b는 에칭에 의해 범위가 축소한 보호막(11)의 모양을 나타내는 개략 단면도이다.
보호막(11)의 에칭은 횡방향으로부터의 에칭의 영향에 의해, 보호막(11)의 중앙부와 비교해서 외측 가장자리부가 빠른 속도로 진행한다. 이 때문에, 도 7a 및 7b에 나타내는 바와 같이, 외측 가장자리부로부터 중앙부를 향해서 보호막(11)의 피복 영역이 축소해간다. 따라서, 보호막(11)이 존재하는 기판 표면 상의 피복 영역(R1)이 이면에 존재하는 오목부(13)의 범위보다도 큰 경우(도 7a)와, 피복 영역(R1)이 오목부(13)의 범위보다도 작은 경우(도 7b)에서는 등전위가 되는 기판(10)의 표면 영역이 다르다. 이것에 의해 피복 영역(R1)에 대응하는 기판의 대응 영역(R2)(표면 전위(Vs)에 관한 콘덴서(C)로서 보호막(11)의 에칭에 기여하는 기판 부분의 영역)도 달라져 간다. 즉, 피복 영역(R1)이 축소하는 것에서 기인하고, 도 7b의 경우의 대응 영역(R2)의 평균의 비유전율(ε2)은 에칭의 진행에 따라서 도 7a의 경우의 대응 영역(R2)의 평균의 비유전율(ε1)보다도 작아진다(ε2 <ε1). 이것은 대응 영역(R2)의 체적 중에서 기판 재료보다도 비유전율이 낮은 오목부(13)(진공)가 차지하는 비율이 에칭의 진행에 따라서 증가하기 때문이다. 그러면, 기판(10)에 인가하고 있는 바이어스 전압의 크기가 에칭 중에 같아도 대응 영역(R2)의 비유전율이 작아지는 점에서 보호막(11)의 표면 전위(Vs)가 상승해버린다.
도 8은 이면에 오목부를 갖는 기판(10) 상에 형성된 보호막의 에칭을 종래 방법으로 실시하는 공정을 나타내는 개략 단면도이다. 상기한 바와 같이, 에칭 중에 보호막(11)의 표면 전위(Vs)가 상승한다고 하는 것은 보호막(11)에 입사하는 정 이온(X2)의 운동 에너지가 에칭 개시시와 비교해서 저하하는 것을 의미한다. 즉, 도 8에 나타내는 바와 같이, 정 이온(X2)의 운동 에너지는 대응 영역(R2)에서 차지하는 오목부(13)의 비율이 증가하는 사이(도 8의 A∼C)에서는 시간과 함께 계속해서 감소하고, 대응 영역(R2)에서 차지하는 오목부(13)의 비율이 변화되지 않는 사이(도 8의 D)에서는 시간에 관해서 일정하게 된다. 또한, 보호막(11)이 제거된 후의 기판 표면에 입사하는 정 이온(X1)은 보호막(11)이 제거된 영역에서는 전하의 이동이 생기지 않고 반드시 등전위로는 되지 않기 때문에, 비유전율은 일정하게 유지된다.
이상과 같이, 정 이온(X2)의 운동 에너지가 에칭 중에 시시각각 변화되는 것은 미세 패턴을 기판 상에 좋은 정밀도로 형성하는 점에서 문제이다. 또한, 정 이온(X2)의 운동 에너지가 저하하는 경우도 이방성 에칭을 곤란하게 한다. 그래서, 이면에 오목부를 갖는 기판 상에 형성된 보호막을 에칭하는 경우에 있어서도, 양질의 요철 패턴의 형성을 가능하게 할 필요가 있다.
「제 1 실시형태」
다음에, 본 발명의 제 1 실시형태에 관하여 설명한다.
도 1은 본 실시형태의 보호막의 에칭 방법의 공정을 나타내는 개략 단면도이다. 또한, 도 2a는 에칭 공정 중의 보호막의 축소 전의 모양을 나타내는 개략 상면도이고, 도 2b는 에칭 공정 중의 보호막의 축소 후의 모양을 나타내는 개략 상면도이다. 도 2a는 도 1의 A에 있어서의 보호막(11)의 상태를 나타내고, 도 2b는 도 1의 D에 있어서의 보호막(11)의 상태를 나타낸다. 도 3은 비유전율의 감소의 형태와 바이어스 전압의 증가의 형태를 나타내는 그래프이다.
본 실시형태의 보호막(11)의 에칭 방법은 도 1에 나타내는 바와 같이, 표면 상에 보호막(11)이 형성되고, 이 표면의 반대측의 이면에 오목부(13)를 갖는 기판(10)을 준비하고, 보호막(11) 상에 레지스트 패턴(12)을 형성하고, 레지스트 패턴(12)을 마스크로 하여 바이어스 전압을 인가하면서 플라스마를 이용하여 보호막(11)을 에칭하는 것이다. 그리고, 본 실시형태에서는 바이어스 전압을 비유전율이 감소하고 있는 사이(도 1의 A∼C)에서는 비유전율의 감소 정도에 따라서 증가시키고, 비유전율이 일정값인 사이(도 1의 D)에서는 그 일정값에 따른 값으로 유지하도록 인가하고 있다(도 3). 그리고, 본 실시형태의 템플릿의 제조 방법은 상기의 공정에서 에칭된 보호막(11)을 마스크로 하여 기판(10)을 에칭하는 것이다.
(기판)
기판(10)은 예를 들면, 나노임프린트용의 템플릿의 기초가 되는 기재이고, 패턴형성 영역(요철 패턴이 형성되는 영역)이 있는 표면의 반대측의 표면(이면)에 오목부를 갖는다. 목적에 따라서 기판(10)은 광 투과성을 갖는 것을 선택할 수 있다. 재질은 특별히 제한은 없고 목적에 따라서 적당하게 선택할 수 있고, 예를 들면 석영 및 수지 등의 재료를 선택할 수 있다. 크기는 예를 들면 65mm×65mm, 5인치×5인치, 6인치×6인치 또는 9인치×9인치의 각형 형상이다. 두께도, 오목부의 깊이를 고려해서 적당하게 선택된다.
오목부의 형상은 원형상이어도 직사각형상이어도, 다각형상이어도 된다. 또한, 오목부의 깊이는 오목부 가공에 의해 박층화한 부위의 기판의 휨 상태(굽힘 강성) 및 상기 부위의 기체의 투과성을 고려해서 적당하게 설계된다. 예를 들면, 기판(10)으로서, 중앙에 직경 63mm이고 깊이 5.25mm(오목부 부분의 기판 두께 1.1mm)의 원형상의 오목부가 이면에 형성된 크기 6인치×6인치이고 두께 6.35mm의 기판을 사용할 수 있다.
기판(10)은 패턴형성 영역이 대좌(臺座)(메사) 상에 위치하도록, 표면에 단차 구조(소위, 메사 구조)를 갖고 있는 것이 바람직하다. 이 대좌의 존재에 의해, 기판(10)을 가공해서 완성된 템플릿을 사용해서 나노임프린트를 실시할 때에, 템플릿과 웨이퍼가 접촉하는 영역이 대좌의 표면에 한정되기 때문에, 기판의 대좌 이외에 존재하는 구조(예를 들면, 얼라인먼트 마크)와 웨이퍼의 접촉을 피할 수 있다. 대좌의 높이는 바람직하게는 1∼1000㎛, 보다 바람직하게는 10∼500㎛, 더욱 바람직하게는 20∼100㎛이다.
(보호막)
보호막(11)은 예를 들면, 하드 마스크층으로서 기능한다. 보호막(11)의 재료는 레지스트에 대한 보호막(11)의 에칭 선택비가 커지고, 또한 기판(10)에 대한 보호막(11)의 에칭 선택비가 작아지도록 선택된다. 보호막(11)의 재료는 예를 들면, Cr, W, Ti, Ni, Ag, Pt 및 Au 등으로 이루어지는 금속 재료, CrOx, WO2 및 TiO2 등으로 이루어지는 금속 산화물 재료 또는 그들의 복합 재료인 것이 바람직하다. 특히, 보호막(11)은 Cr을 함유하는 것이 바람직하다. 기판(10)에 대한 보호막(11)의 에칭 선택비를 고려하면, 보호막(11)의 구성 재료 중에 차지하는 금속 재료의 비율이 40% 이상인 것이 바람직하고, 보다 바람직하게는 60% 이상, 더욱 바람직하게는 80% 이상이다. 금속 재료의 비율이 지나치게 작으면, 기판(10)에 대한 보호막(11)의 에칭 선택비가 커져버리기 때문이다. 또한, 보호막(11)은 크롬(Cr)을 함유하는 층을 적어도 1층 갖는 다층 구조인 것이 바람직하다.
보호막(11)은 예를 들면, 스퍼터링법, 화학 기상 증착법, 분자선 에피택시법, 이온빔 스퍼터법 등의 기상 성막에 의해 형성할 수 있다. 그리고, 365nm의 파장을 갖는 광에 관한 보호막(11)의 투과율은 30% 이상인 것이 바람직하고, 보다 바람직하게는 50% 이상, 더욱 바람직하게는 70% 이상이다. 이것에 의해 광경화 방식의 나노임프린트법에 의해 보호막(11) 상에 레지스트 패턴을 형성할 때에, 기판(10)을 통해서 광을 조사하는 것이 가능해지기 때문이다. 보호막(11)의 두께는 최종적으로 얻어지는 기판의 목표 가공 깊이, 상술의 에칭 선택비, 그리고 투과율을 고려해서 적당하게 선택되고, 예를 들면 1∼30nm이다.
(레지스트 패턴)
레지스트 패턴(12)은 예를 들면, 나노임프린트법, 포토리소그래피법, 전자선 리소그래피법 등의 패터닝법에 의해 형성된다. 예를 들면, 나노임프린트법에서는 이하의 내용에 의해 레지스트 패턴을 형성할 수 있다.
레지스트 재료는 특별히 제한되는 것은 아니지만, 예를 들면 중합성 화합물에 광중합 개시제(2질량% 정도), 불소 모노머(0.1∼1질량%)를 가해서 조제된 재료를 사용할 수 있다. 또한, 필요에 따라서 산화방지제(1질량% 정도)를 첨가할 수도 있다. 상기의 순서에 의해 작성한 재료는 파장 360nm 정도의 자외광에 의해 경화한다. 용해성이 나쁜 것에 관해서는 소량의 아세톤 또는 아세트산 에틸을 가해서 용해시킨 후, 용매를 증류 제거하는 것이 바람직하다. 상기 중합성 화합물로서는 벤질아크릴레이트(비스코트#160: Osaka Organic Chemical Co., Ltd. 제품), 에틸카르비톨아크릴레이트(비스코트#190: Osaka Organic Chemical Co., Ltd. 제품), 폴리프로필렌글리콜디아크릴레이트(아로닉스 M-220: Toagosei Co., Ltd. 제품), 트리메틸올프로판 PO 변성 트리아크릴레이트(아로닉스 M-310: Toagosei Co., Ltd. 제품) 등 외, 하기 구조식(1)으로 나타내어지는 화합물 A 등을 들 수 있다. 또한, 상기 중합개시제로서는 2-(디메틸아미노)-2-[( 4-메틸페닐)메틸]-1-[4-(4-모르폴리닐)페닐]-1-부탄온(IRGACURE 379: BASF Co., Ltd. 제품) 등의 알킬페논계 광중합개시제를 들 수 있다. 또한, 상기 불소 모노머로서는 하기 구조식(2)으로 나타내어지는 화합물 B 등을 들 수 있다. 여기서, 재료의 점도는 예를 들면 8∼20cP이고, 레지스트 재료의 표면 에너지는 예를 들면, 25∼35mN/m이다.
Figure 112015102145913-pct00001
Figure 112015102145913-pct00002
레지스트의 도포방법으로서는 잉크젯법이나 디스펜스법 등 소정량의 액적을 기판 상의 소정 위치에 배치할 수 있는 방법을 사용하는 것이 바람직하다. 단, 스핀코트법이나 딥코트법 등 균일한 막두께로 레지스트를 도포할 수 있는 방법을 사용해도 된다. 스핀코트법이나 딥코트법을 사용할 때는 소정의 두께가 되도록 레지스트를 용매를 사용하여 희석하고, 스핀코트법의 경우에는 회전수, 딥코트법의 경우에는 인상 속도를 제어함으로써 균일한 도포막을 기판(10) 상에 형성한다.
레지스트를 기판(10) 상에 도포한 후는 소정의 패턴을 갖는 몰드가 그 레지스트에 접촉된다. 몰드와 레지스트를 접촉하기 전에, 몰드와 기판간의 분위기를 감압 또는 진공 분위기로 함으로써 잔류 기체를 저감하는 것이 바람직하다. 단, 고진공분위기 하에서는 경화 전의 레지스트가 휘발하고, 균일한 막두께를 유지하는 것이 곤란하게 되는 가능성이 있다. 그래서, 바람직하게는 몰드와 기판간의 분위기를 He 분위기 또는 감압 He분위기로 함으로써 잔류 기체를 저감한다. He은 석영 기판을 투과하기 때문에 도입된 잔류 기체(He)는 서서히 감소한다. He의 투과에는 시간을 요하기 때문에 감압 He분위기로 하는 것이 보다 바람직하다. 감압 분위기는 1∼90kPa인 것이 바람직하고, 1∼10kPa가 특히 바람직하다. 그리고, 레지스트 패턴(12)이 형성된 후, 몰드가 레지스트 패턴(12)으로부터 박리된다.
(보호막의 에칭)
보호막(11)의 에칭은 레지스트 패턴(12)을 마스크로 하여 그 하층의 보호막(11)을 에칭하는 공정이다. 에칭은 플라스마를 사용한 반응성 이온 에칭(RIE)에 의해 실시된다. 에칭은 특히 유도 결합형 플라스마(ICP)-RIE, 용량 결합형 플라스마(CCP)-RIE 또는 전자 사이클로트론 공명형(ECR)-RIE에 의해 실시되는 것이 바람직하다. 또한, 본 발명에 있어서 바이어스 파워(플라스마와 하부 전극 사이에 바이어스 전압을 형성하기 위한 전력)는 그 제어를 쉽게 하기 위해서, 플라스마 파워(플라스마를 형성하기 위한 전력)로 독립하여 제어 가능한 방식을 채용하는 것이 바람직하다. 보호막(11)을 에칭할 때의 에칭 조건에 대해서는 레지스트에 대한 보호막(11)의 에칭 선택비가 커지도록 선택된다. 선택비가 작아지면, 부분적으로 레지스트 마스크가 소실하고, 브레이크 결함(단선)이 발생할 가능성이 있기 때문이다.
본 공정에서는 적어도 바이어스 전압이 인가된다. 이것은 바이어스 전압을 부여하지 않으면, 이방적으로 에칭이 진행하지 않고, 보호막(11)의 에칭에 과잉한 시간이 필요하기 때문이다. 이러한 경우, 과잉한 시간의 에칭에 의해 레지스트 마스크가 소실해버려, 브레이크 결함이 발생해버린다. 또한, 브레이크 결함없이 에칭할 수 있었다고 하여도, 에칭이 등방적이기 때문에, 대폭적인 CD(critical dimension) 시프트 또는 CD 증가를 면할 수 없다.
또한, 본 발명에서는 상술한 과제, 즉 이면에 오목부(13)를 갖는 기판(10) 상에 형성된 보호막(11)을 에칭하는 경우에 있어서의 과제를 해결하기 위해, 피복 영역(R1)에 대응하는 기판의 대응 영역(R2)의 비유전율의 감소의 형태에 따라서, 바이어스 파워를 증가시켜서 바이어스 전압을 증가시킨다. 또한, 「증가시킨다」란 에칭 개시부터 에칭 종료까지의 에칭 공정에 있어서, 최종적으로 바이어스 전압을 증가시키는 것을 의미하고, 에칭 공정의 도중의 증가의 형태는 문제되지 않는다. 예를 들면, 바이어스 전압을 연속적으로 증가시키거나, 단계적으로 증가시키거나, 이들을 조합시켜서 증가시켜도 좋다. 또한, 에칭 공정의 일부의 구간에서 필요에 따라서 바이어스 전압을 감소시켜도 좋다.
그리고, 본 실시형태에서는 바이어스 전압을 증가시키는 방법으로서, 비유전율이 감소하고 있는 사이에 비유전율의 감소 정도에 따라서 증가시키는 방법을 채용하고 있다(도 3). 즉, 비유전율이 감소하고 있는 사이, 그 감소에 따르는 표면 전위(Vs)의 상승을 상쇄하도록 비유전율의 감소 정도에 적합시켜서 바이어스 전압을 증가시키고 있다. 구체적으로는 이하와 같다. 시각(t1)(에칭 개시 시각)부터 시각(t2)(피복 영역(R1)의 범위가 오목부(13)의 범위와 대략 일치한 시각)까지는 대응 영역(R2)에 차지하는 오목부(13)의 비율이 증가하기 때문에(도 1의 A∼C), 비유전율(ε)이 ε1부터 ε2까지 감소한다. 이 사이, 본 실시형태에서는 그 감소에 따르는 표면 전위(Vs)의 상승을 상쇄하도록 바이어스 전압(Vb)이 V1부터 V2까지 서서히 증가된다. 그리고, 시각 t2부터 시각 t3(에칭 종료 시각)까지는 대응 영역(R2)에 차지하는 오목부(13)의 비율이 변화되지 않기 때문에(도 1의 D), 비유전율(ε)의 감소가 정지한다. 이 사이, 본 실시형태에서는 바이어스 전압(Vb)의 증가가 정지되어 바이어스 전압(Vb)이 V2로 유지된다.
이것에 의해 대응 영역(R2)의 표면 전위(Vs)가 에칭 공정 중 일정하게 유지되고, 정 이온(X2)의 운동 에너지도 일정하게 유지된다. 그리고, 에칭 개시부터 종료까지, 일정한 에칭 환경을 유지하면서 보호막(11)을 양호한 정밀도로 가공할 수 있다.
또한, 도 3에서는 비유전율이 예로서 시간에 관해서 선형적으로 감소하는 경우를 나타내고 있지만, 비유전율의 감소의 형태는 상기한 바와 같이 반드시 시간에 관해서 선형인 것으로는 한정되지 않는다.
에칭 가스는 예를 들면, 보호막(11)이 Cr이면 Cl2 및 O2의 혼합 가스를 사용하고, 보호막(11)이 Ta이면 Cl2 및 BCl3의 혼합 가스를 사용하는 것이 바람직하다.
비유전율의 감소의 형태는 예를 들면, 에칭 중에 피복 영역(R1)의 범위를 검출하고, 이 범위에 대응하는 기판(10)의 대응 영역(R2) 중의 오목부(13)의 비율의 변화 형태에 기초해서 구할 수 있다. 예를 들면, 보호막(11)의 에칭 중에 기판(10)의 표면 상의 각 부위에 레이저광을 조사하고, 그 반사광을 검출함으로써 피복 영역(R1)의 범위를 검출할 수 있다. 기판(10)에 있어서의 오목부(13)의 위치 및 크기는 기지이기 때문에, 피복 영역(R1)의 범위를 검출하고, 그 위치 및 크기를 특정함으로써, 그 피복 영역(R1)에 대응하는 대응 영역(R2) 중의 오목부(13)의 비율을 산출할 수 있다. 상기 비율은 예를 들면, 대응 영역(R2)의 체적에 대한 오목부(13)의 체적의 비율로부터 산출할 수 있고, 또는 오목부(13)의 깊이가 일정한 경우에는 대응 영역(R2)의 폭에 대한 오목부(13)의 폭(W)의 1차원적인 비율을 깊이도 포함시킨 2차원적인 비율로 환산해서 산출할 수도 있다.
또한, 비유전율의 감소의 형태는 예를 들면, 에칭 중에 플라스마 발광 분광법에 의해 플라스마의 성분을 계측하고, 계측된 성분 중 보호막(11)의 에칭과 상관이 있는 성분의 양의 변화 형태에 기초해서 구할 수도 있다. 보호막(11)의 에칭과 상관이 있는 성분은 예를 들면, 보호막(11)의 재료에 기인하는 플라스마 성분이다. 플라스마 성분 중의 이 성분의 함유량 또는 함유비를 계측함으로써 보호막(11)이 어느 정도 에칭되었는지를 파악하는 것이 가능하고, 피복 영역(R1)의 축소의 정도를 파악하는 것도 가능해진다. 그리고, 피복 영역(R1)의 축소의 정도를 알면, 상기 와 동일하게, 그 피복 영역(R1)에 대응하는 대응 영역(R2) 중의 오목부(13)의 비율을 산출할 수 있다.
또한, 비유전율의 감소 형태는 예를 들면, 에칭 시간과 에칭 중의 비유전율의 감소 형태의 관계에 기초하여 미리 바이어스 전압의 증가 형태(도 3에 나타내는 바와 같은 바이어스 전압의 제어 프로파일)를 구하고, 구해진 바이어스 전압의 증가 형태에 따라서 바이어스 전압을 증가시킬 수도 있다.
(기판의 에칭)
기판(10)의 에칭은 보호막(11)에 패턴이 형성된 후에, 이 보호막(11)을 마스크로 하여 기판(10)을 에칭하는 공정이다. 이것에 의해 기판(10)에 소망의 요철 패턴이 형성된다. 그리고, 요철 패턴이 형성된 기판(10)이 템플릿이 된다. 전술의 보호막(11)의 에칭과 동일하게, 에칭은 예를 들면 플라스마를 사용한 반응성 이온 에칭(RIE)에 의해 실시된다. 에칭은 특히, ICP-RIE, CCP-RIE 또는 ECR-RIE에 의해 실시되는 것이 바람직하다. 또한, 본 발명에 있어서 바이어스 파워는 그 제어를 용이하게 하기 위해서, 플라스마 파워와 독립하여 제어 가능한 방식을 채용하는 것이 바람직하다.
이상과 같이, 본 실시형태에서는 보호막이 존재하는 기판 표면의 피복 영역에 대응하는 기판의 대응 영역의 비유전율의 감소의 형태에 따라서, 바이어스 전압을 증가시키기 때문에, 요철 패턴이 형성되는 기판 표면의 국소적인 영역에 있어서의 바이어스 전압의 변화를 적절하게 예측하고, 보정할 수 있다. 이 결과, 이면에 오목부를 갖는 기판 상에 형성된 보호막에 양질의 요철 패턴을 형성하는 것이 가능해진다.
또한, 본 실시형태의 템플릿의 제조 방법은 상기 보호막의 에칭 방법을 이용하고 있기 때문에, 이면에 오목부를 갖는 기판 상에 형성된 보호막에 양질의 요철 패턴을 형성하는 것이 가능해진다.
또한, 본 실시형태의 템플릿은 상기 제조 방법에 의해 제조된 것이기 때문에 양질의 요철 패턴을 갖는다.
「제 2 실시형태」
다음에 본 발명의 제 2 실시형태에 관하여 설명한다. 본 실시형태는 바이어스 전압을 증가시키는 방법으로서, 「바이어스 전압을, 비유전율이 감소하고 있는 사이에서는 제로로 하고, 비유전율이 일정값인 사이에서는 상기 일정값에 따른 값으로 증가시켜서 유지하는 방법」을 채용하는 점에서, 제 1 실시형태와 다르다. 따라서, 제 1 실시형태와 동일한 구성 요소에 관한 상세한 설명은 특별히 필요가 없는 한 생략한다.
도 4는 본 실시형태의 보호막의 에칭 방법의 공정을 나타내는 개략 단면도이다. 도 5는 비유전율의 감소의 형태와 바이어스 전압의 증가의 형태를 나타내는 그래프이다.
본 실시형태의 보호막(11)의 에칭 방법은 도 4에 나타내는 바와 같이, 표면 상에 보호막(11)이 형성되고, 이 표면의 반대측의 이면에 오목부(13)를 갖는 기판(10)을 준비하고, 보호막(11) 상에 레지스트 패턴(12)을 형성하고, 레지스트 패턴(12)을 마스크로 하여 바이어스 전압을 인가하면서 플라스마를 이용하여 보호막(11)을 에칭하는 것이다. 그리고, 본 실시형태에서는 바이어스 전압을 비유전율이 감소하고 있는 사이(도 4의 A∼C)에서는 제로로 하고, 비유전율이 일정값인 사이(도 4의 D)에서는 상기 일정값에 따른 값으로 증가시켜서 유지하도록 인가하고 있다(도 5).
(보호막의 에칭)
본 실시형태에서는 바이어스 전압을 증가시키는 방법으로서, 비유전율이 감소하고 있는 사이에는 바이어스 전압을 인가하지 않고, 비유전율의 감소가 정지되었을 때에 그 때의 비유전율의 값에 따른 값으로 바이어스 전압을 증가시켜서 유지하는 방법을 채용하고 있다(도 5). 바이어스 전압이 제로이어도 이온 시스는 남겨지기 때문에, 정 이온의 보호막(11)으로의 입사는 일어난다. 그러나, 본 실시형태에서는 피복 영역(R1)이 축소해도 바이어스 전압이 제로이기 때문에, 표면 전위(Vs)의 시간 의존성이 매우 작아진다. 또한, 본 실시형태에서는 바이어스 전압이 인가되어 있는 사이, 피복 영역(R1)의 축소에서 기인해서는 대응 영역(R2)의 비유전율이 변화되지 않고, 보호막(11)에 입사하는 정 이온(X2)의 운동 에너지도 변화되지 않는다. 이 경우, 시각 t1부터 시각 t2까지의 사이에서는 바이어스 전압이 인가되지 않는 결과로서 등방성 에칭이 되지만, 시각 t2부터 시각 t3까지의 사이에서는 이방성 에칭이 실시된다. 즉, 비유전율이 감소하고 있는 사이에 바이어스 전압을 인가하면 그 제어 프로파일이 복잡하게 되기 때문에, 예를 들면 제어 프로파일을 간이화하고 싶을 경우나 바이어스 전압을 인가하는 시간을 가능한 한 단축하고 싶은 경우에 본 실시형태의 방법은 유용하다. 바이어스 전압을 인가하는 시간을 단축할 수 있으면, 브레이크 결함이 발생되기 어려워진다고 하는 이점이 있다.
이것에 의해 대응 영역(R2)의 표면 전위(Vs)가 에칭 공정 중 일정하게 유지되고, 정 이온(X2)의 운동 에너지도 일정하게 유지된다. 그리고, 에칭 개시부터 종료까지, 에칭 환경을 제어하기 쉬운 2단계로 설정하면서 보호막(11)을 양호한 정밀도로 가공할 수 있다.
이상과 같이, 본 실시형태에서도 보호막이 존재하는 기판 표면의 피복 영역에 대응하는 기판의 대응 영역의 비유전율의 감소의 형태에 따라서, 바이어스 전압을 증가시키기 때문에, 제 1 실시형태와 동일한 효과가 얻어진다.
실시예
본 발명의 실시예를 이하에 나타낸다.
<실시예 1>
(몰드의 제작)
Si 기재 상에 스핀코트에 의해 PHS(polyhydroxy styrene)계의 화학 증폭형 레지스트 등을 주성분으로 하는 레지스트액을 도포하고, 레지스트층을 형성했다. 그 후, Si 기재를 XY스테이지 상으로 주사하면서, 전자빔을 조사하고, 사방 20×30mm 범위의 레지스트층 전면을 노광했다. 그 후, 레지스트층을 현상 처리하고, 노광 부분을 제거하고, 제거 후의 레지스트층의 패턴을 마스크로 해서 RIE에 의해 홈깊이가 100nm가 되도록 선택 에칭을 행하여 Si몰드를 얻었다. 패턴의 테이퍼 각은 85도이었다. 몰드 표면은 딥코트법에 의해 옵툴 DSX로 이형처리를 행했다. 패턴은 Si 기재의 중심부에, 사방 10mm의 영역이 전사면이고, 요철 패턴은 길이 10mm, 폭 28nm, 피치 56nm, 깊이 60nm의 홈형상의 라인 패턴으로 구성된다.
(나노임프린트용 기판)
나노임프린트용 기판으로서, 사방 152mm, 두께 6.35mm의 석영 기판을 사용했다. 석영 기판에는 기판 중심부의 피전사 영역에 사방 26×32mm, 높이 30㎛의 대좌형상이 웨트 에칭에 의해 형성되어 있다. 또한, 기판 이면 중앙에 직경 64mm, 깊이 5mm의 오목부 가공이 실시되어 있다. 기판 표면에 하드 마스크층을 부여하는 것에 있어서는 스퍼터링법에 의해 4nm 두께의 크롬 막을 형성했다.
그 후, 레지스트와의 밀착성이 우수한 실란 커플링제인 KBM-5103(Shin Etsu Chemical Co., Ltd. 제품)에 의해 표면 처리를 행했다. KBM-5103을 PGMEA으로 1질량%로 희석하고, 스핀코트법에 의해 기판 표면에 도포했다. 이어서, 도포 기판을 핫플레이트 상에서 150℃, 5분의 조건으로 어닐하고, 실란 커플링제를 기판 표면에 결합시켰다.
(나노임프린트 공정)
상기 화합물 A를 48질량%, 아로닉스 M220을 48질량%, IRGACURE 379를 3%, 화합물 B를 1질량% 함유하는 레지스트를 조정했다. 이어서, 석영 기판의 상기 크롬 막 상에 광경화성 레지스트를 도포했다. 레지스트의 도포에는 피에조 방식의 잉크젯 프린터인 FUJIFILM Dimatix사 제품 DMP-2838을 사용했다. 잉크젯 헤드에는 전용의 10pl 헤드인 DMC-11610을 사용했다. 액적량이 10pl이 되도록 미리 토출 조건을 설정 및 조정했다. 액적 배치 패턴은 450㎛ 피치의 격자상 패턴으로 했다. 그리고, 이 액적 배치 패턴을 따라서 전사 영역(기판 대좌 상)으로 액적을 배치했다.
몰드와 석영 기판을 갭이 0.1mm 이하가 되는 위치까지 근접시키고, 석영 기판의 배면으로부터 기판 상의 얼라인먼트 마크과 몰드상의 얼라인먼트 마크가 일치하도록 위치 맞춤을 행했다. 몰드와 석영 기판간의 공간을 99체적%이상의 He가스로 치환하고, He치환 후에 50kPa 이하까지 감압했다. 감압 He 조건 하에서 몰드를 레지스트로 이루어지는 액적에 접촉시켰다. 접촉 후, 1MPa의 압박으로 5초간 가압하고, 365nm의 파장을 포함하는 자외광에 의해, 조사량이 300mJ/cm2가 되도록 노광하고, 레지스트를 경화시킨 후, 몰드와 기판을 박리했다.
(하드 마스크층의 에칭)
유도 결합형(ICP)의 반응성 이온 에칭 장치를 사용하고, 하기에 나타내는 에칭 조건으로 하드 마스크층의 에칭을 행했다.
가스종 염소:산소=3:1
프로세스 압력 5Pa
ICP 파워(플라스마 파워) 100W
오버에칭량 50%
바이어스 파워에 대해서는 사전에 측정해 둔 에칭 시간과 하드 마스크층의 피복 영역의 면적의 관계로부터, 바이어스 파워를 5W로부터 에칭 시간의 경과와 함께 일정 비율로 증가시켰다. 그리고, 하드 마스크층의 피복 영역이 기판의 오목부의 범위와 동 정도가 되는 시각에 바이어스 파워가 40W가 되도록 조정하고, 그 시각 이후에 있어서는 바이어스 파워를 40W로 유지하면서 에칭을 행했다.
에칭 공정의 실시 시간의 종료점은 적어도 하드 마스크층을 정확히 제거할 수 있는 시점부터 그것까지의 경과 시간의 50%분만큼 초과된 시점으로 했다. 즉, 오버에칭량이 하드 마스크층의 평균의 두께의 50%가 되는 시점을 목표로 에칭 공정을 실시했다.
(기판의 에칭)
이하의 조건으로, 깊이 60nm를 목표로 하드 마스크층을 마스크로서 석영 기판을 에칭했다.
가스종 CHF3:아르곤=1:10
프로세스 압력 1Pa
ICP파워 100W
바이어스 파워 100W
(패턴의 평가)
그 후 패턴 형상을 주사형 전자현미경으로 평가했다.
평가 항목 1
브레이크 결함이 없는 경우를 ○, 있는 경우를 ×라 판정했다.
평가 항목 2
CD시프트에 관해서, 선폭 28nm부터의 편차량을 평가하고, 28±3nm의 범위내의 경우를 ○, 그렇지 않은 경우를 ×라 판정했다.
<실시예 2>
하드 마스크층의 에칭 공정을 이하와 같이 실시한 것을 제외하고는 실시예 1과 동일하다. 구체적으로는 실시예 2에서는 유도 결합형(ICP)의 반응성 이온 에칭 장치를 사용하고, 하기에 나타내는 에칭 조건으로 하드 마스크층의 에칭을 행했다.
가스종 염소:산소=3:1
프로세스 압력 5Pa
ICP 파워 100W
오버에칭량 50%
바이어스 파워에 대해서는 사전에 측정해 둔 에칭 시간과 하드 마스크층의 피복 면적의 관계로부터, 에칭 개시 시각부터 잠시 동안 바이어스 파워를 0W로 유지하고, 하드 마스크층의 피복 영역이 기판의 오목부의 범위와 동 정도가 되는 시각에 바이어스 파워를 40W로 증가시켰다. 그 시각 이후에 있어서는 바이어스 파워를 40W로 유지하면서 에칭을 행했다.
<비교예 1>
하드 마스크층의 에칭 공정을 이하와 같이 실시한 것을 제외하고는 실시예 1과 동일하다. 구체적으로는 비교예 1에서는 유도 결합형(ICP)의 반응성 이온 에칭 장치를 사용하고, 하기에 나타내는 에칭 조건으로 하드 마스크층의 에칭을 행했다.
가스종 염소:산소=3:1
프로세스 압력 5Pa
ICP파워 100W
바이어스 파워 40W
오버에칭량 50%
삭제
<비교예 2>
하드 마스크층의 에칭 공정을 이하와 같이 실시한 것을 제외하고는 실시예 1과 같다. 구체적으로는 비교예 2에서는 유도 결합형(ICP)의 반응성 이온 에칭 장치를 사용하고, 하기에 나타내는 에칭 조건으로 하드 마스크층의 에칭을 행했다.
가스종 염소:산소=3:1
프로세스 압력 5Pa
ICP파워 100W
바이어스 파워 0W
오버에칭량 50%
<비교예 3>
하드 마스크층의 에칭 공정을 이하와 같이 실시한 것을 제외하고는 실시예 1과 동일하다. 구체적으로는 비교예 3에서는 유도 결합형(ICP)의 반응성 이온 에칭 장치를 사용하고, 하기에 나타내는 에칭 조건으로 하드 마스크층의 에칭을 행했다.
가스종 염소:산소=3:1
프로세스 압력 5Pa
ICP파워 100W
바이어스 파워 0W
오버에칭량 200%
<평가>
표 1은 실시예 1∼2 및 비교예 1∼3의 결과를 나타내고 있다. 비교예 1∼3의 모두에 있어서 실시예 1∼2와 동등 이상의 것이 없어 본 발명의 우위성이 증명되었다.
브레이크 결함 CD 시프트
실시예 1 ○ ○
실시예 2 ○ ○
비교예 1 × ○
비교예 2 ○ ×
비교예 3 × ○

Claims (13)

  1. 표면 상에 보호막이 형성되고, 상기 표면의 반대측의 이면에 오목부를 갖는 기판을 준비하는 공정과,
    상기 보호막 상에 레지스트 패턴을 형성하는 공정과,
    에칭 용기내의 하부 전극 상에 기판을 배치하고, 상기 레지스트 패턴을 마스크로 하여 플라스마와 하부 전극 사이의 전압인 바이어스 전압을 상기 기판에 인가하면서 플라스마를 이용하여 상기 보호막을 에칭하는 공정을 포함하고,
    상기 보호막을 에칭하는 공정은 상기 보호막이 존재하는 상기 표면의 피복 영역에 대응하는 상기 기판의 대응 영역의 비유전율의 감소 형태에 따라서 상기 바이어스 전압을 증가시키는 것이고,
    상기 보호막은 하드 마스크층인 것을 특징으로 하는 보호막의 에칭 방법.
  2. 제 1 항에 있어서,
    상기 바이어스 전압을 상기 비유전율이 감소하고 있는 사이에서는 상기 비유전율의 감소 정도에 따라서 증가시키고, 상기 비유전율이 일정값인 사이에서는 상기 일정값에 따른 값으로 유지하는 것을 특징으로 하는 보호막의 에칭 방법.
  3. 제 1 항에 있어서,
    상기 바이어스 전압을 상기 비유전율이 감소하고 있는 사이에서는 제로로 하고, 상기 비유전율이 일정값인 사이에서는 상기 일정값에 따른 값으로 증가시켜서 유지하는 것을 특징으로 하는 보호막의 에칭 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    에칭 중에 상기 피복 영역의 범위를 검출하고, 상기 범위에 대응하는 상기 기판의 대응 영역 중의 상기 오목부의 비율의 변화 형태에 기초하여 상기 비유전율의 감소 형태를 구하는 것을 특징으로 하는 보호막의 에칭 방법.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    에칭 중에 플라스마 발광 분광법에 의해 플라스마의 성분을 계측하고, 계측된 상기 성분 중 상기 보호막의 에칭과 상관이 있는 성분의 양의 변화 형태에 기초하여 상기 비유전율의 감소 형태를 구하는 것을 특징으로 하는 보호막의 에칭 방법.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    에칭 시간과 에칭 중의 상기 비유전율의 감소 형태의 관계에 기초하여 미리 상기 바이어스 전압의 증가 형태를 구하고, 구해진 상기 바이어스 전압의 증가 형태에 따라서 상기 바이어스 전압을 증가시키는 것을 특징으로 하는 보호막의 에칭 방법.
  7. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 보호막의 구성 재료 중에 차지하는 금속 재료의 비율이 40% 이상인 것을 특징으로하는 보호막의 에칭 방법.
  8. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    365nm의 파장을 갖는 광에 관한 상기 보호막의 투과율이 30% 이상인 것을 특징으로 하는 보호막의 에칭 방법.
  9. 제 1 항 내지 제 3 항 중 어느 한 항에 기재된 보호막의 에칭 방법에 의해 이면에 오목부를 갖는 기판 상에 형성된 보호막을 에칭하고,
    에칭된 상기 보호막을 마스크로 하여 상기 기판을 에칭하는 것을 특징으로 하는 몰드의 제조 방법.
  10. 제 9 항에 기재된 몰드의 제조 방법에 의해 제조된 것을 특징으로 하는 몰드.
  11. 표면 상에 보호막이 형성되고, 상기 표면의 반대측의 이면에 오목부를 갖는 기판을 준비하는 공정과,
    상기 보호막 상에 레지스트 패턴을 형성하는 공정과,
    상기 레지스트 패턴을 마스크로 하여 상기 기판에 바이어스 전압을 인가하면서 플라스마를 이용하여 상기 보호막을 에칭하는 공정을 포함하고,
    상기 보호막의 구성 재료 중에 차지하는 금속 재료의 비율이 40% 이상이고,
    상기 보호막을 에칭하는 공정은 상기 보호막이 존재하는 상기 표면의 피복 영역에 대응하는 상기 기판의 대응 영역의 비유전율의 감소 형태에 따라서 상기 바이어스 전압을 증가시키는 것이고,
    상기 보호막은 하드 마스크층인 것을 특징으로 하는 보호막의 에칭 방법.
  12. 표면 상에 보호막이 형성되고, 상기 표면의 반대측의 이면에 오목부를 갖는 기판을 준비하는 공정과,
    상기 보호막 상에 레지스트 패턴을 형성하는 공정과,
    상기 레지스트 패턴을 마스크로 하여 상기 기판에 바이어스 전압을 인가하면서 플라스마를 이용하여 상기 보호막을 에칭하는 공정을 포함하고,
    상기 보호막을 에칭하는 공정은 상기 보호막이 존재하는 상기 표면의 피복 영역에 대응하는 상기 기판의 대응 영역의 비유전율의 감소 형태에 따라서 상기 바이어스 전압을 증가시키는 것으로,
    상기 바이어스 전압을 상기 비유전율이 감소하고 있는 사이에서는 상기 비유전율의 감소 정도에 따라 증가시키고, 상기 비유전율이 일정값인 사이에서는 상기 일정값에 따른 값으로 유지시키거나, 또는, 상기 바이어스 전압을 상기 비유전율이 감소하고 있는 사이에서는 제로로 하고, 상기 비유전율이 일정값인 사이에서는 상기 일정값에 따른 값으로 증가시켜서 유지하는 것이고,
    상기 보호막은 하드 마스크층인 것을 특징으로 하는 보호막의 에칭 방법.
  13. 제 12 항에 있어서,
    상기 바이어스 전압을 상기 비유전율이 감소하고 있는 사이에서는 제로로 하고, 상기 비유전율이 일정값인 사이에서는 상기 일정값에 따른 값으로 증가시켜서 유지하는 것을 특징으로 하는 보호막의 에칭 방법.
KR1020157030371A 2013-03-29 2014-03-28 보호막의 에칭 방법, 템플릿의 제조 방법 및 그들을 이용해서 제조된 템플릿 KR101879606B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013071643A JP6037914B2 (ja) 2013-03-29 2013-03-29 保護膜のエッチング方法およびテンプレートの製造方法
JPJP-P-2013-071643 2013-03-29
PCT/JP2014/001827 WO2014156186A1 (ja) 2013-03-29 2014-03-28 保護膜のエッチング方法、テンプレートの製造方法およびそれらを利用して製造されたテンプレート

Publications (2)

Publication Number Publication Date
KR20150133274A KR20150133274A (ko) 2015-11-27
KR101879606B1 true KR101879606B1 (ko) 2018-07-18

Family

ID=51623197

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157030371A KR101879606B1 (ko) 2013-03-29 2014-03-28 보호막의 에칭 방법, 템플릿의 제조 방법 및 그들을 이용해서 제조된 템플릿

Country Status (5)

Country Link
US (1) US10248026B2 (ko)
JP (1) JP6037914B2 (ko)
KR (1) KR101879606B1 (ko)
TW (1) TW201448042A (ko)
WO (1) WO2014156186A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA3000982A1 (en) * 2014-10-10 2016-04-14 Orthobond, Inc. Method for detecting and analzying surface films
WO2016129225A1 (ja) * 2015-02-10 2016-08-18 富士フイルム株式会社 パターン形成マスク用薄膜層付基体およびパターン化基体の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05295552A (ja) * 1992-04-17 1993-11-09 Hitachi Ltd プラズマ処理装置
US20010030169A1 (en) * 2000-04-13 2001-10-18 Hideo Kitagawa Method of etching organic film and method of producing element
US20030181067A1 (en) * 2002-03-20 2003-09-25 Sanyo Electric Co., Ltd. Method of fabricating semiconductor device having low dielectric constant insulator film
JP2005128218A (ja) * 2003-10-23 2005-05-19 Semiconductor Leading Edge Technologies Inc エッチング方法、エッチング装置及び層形成方法
JP2006131954A (ja) * 2004-11-05 2006-05-25 Konica Minolta Holdings Inc プラズマエッチング法、プラズマエッチング装置、光学素子用成形金型及び光学素子
KR20100119489A (ko) * 2009-04-30 2010-11-09 가부시끼가이샤 도시바 패턴 형성 방법, 패턴 형성 장치 및 반도체 장치의 제조 방법
JP2012182384A (ja) * 2011-03-02 2012-09-20 Toshiba Corp テンプレート用の基板の処理装置及びテンプレート用の基板の処理方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0245912A (ja) * 1988-08-08 1990-02-15 Sharp Corp Ｘ線リングラフィ用マスクの製造方法
JPH0817171B2 (ja) * 1990-12-31 1996-02-21 株式会社半導体エネルギー研究所 プラズマ発生装置およびそれを用いたエッチング方法
US5686050A (en) * 1992-10-09 1997-11-11 The University Of Tennessee Research Corporation Method and apparatus for the electrostatic charging of a web or film
US6902683B1 (en) * 1996-03-01 2005-06-07 Hitachi, Ltd. Plasma processing apparatus and plasma processing method
US6315543B1 (en) * 1998-05-15 2001-11-13 Husky Injection Molding Systems, Ltd. Detection and removal system for reducing cycle time of an injection molding apparatus
JP4346741B2 (ja) * 1999-08-05 2009-10-21 キヤノンアネルバ株式会社 発熱体ｃｖｄ装置及び付着膜の除去方法
US8852494B2 (en) * 1999-10-08 2014-10-07 Princeton University Method and apparatus of electrical field assisted imprinting
US20050103441A1 (en) * 2001-11-14 2005-05-19 Masanobu Honda Etching method and plasma etching apparatus
JP4086673B2 (ja) * 2003-02-04 2008-05-14 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US20050042881A1 (en) * 2003-05-12 2005-02-24 Tokyo Electron Limited Processing apparatus
JP4538209B2 (ja) * 2003-08-28 2010-09-08 株式会社日立ハイテクノロジーズ 半導体装置の製造方法
JP2007511981A (ja) * 2003-11-19 2007-05-10 ハネウェル・インターナショナル・インコーポレーテッド Ｔｄｍａベースのネットワークにおけるスタートアップの制御
JP4723871B2 (ja) * 2004-06-23 2011-07-13 株式会社日立ハイテクノロジーズ ドライエッチング装置
US20060121153A1 (en) * 2004-12-07 2006-06-08 Husky Injection Molding Systems Ltd. Post mold cooling and parts retrieval apparatus
JP2007193037A (ja) * 2006-01-18 2007-08-02 Fujitsu Ltd フォトマスクの製造方法
JP4749174B2 (ja) * 2006-02-13 2011-08-17 パナソニック株式会社 ドライエッチング方法、微細構造形成方法、モールド及びその製造方法
US8263498B2 (en) * 2006-03-28 2012-09-11 Tokyo Electron Limited Semiconductor device fabricating method, plasma processing system and storage medium
US7618889B2 (en) * 2006-07-18 2009-11-17 Applied Materials, Inc. Dual damascene fabrication with low k materials
JP5192209B2 (ja) * 2006-10-06 2013-05-08 東京エレクトロン株式会社 プラズマエッチング装置、プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
JP4607930B2 (ja) * 2007-09-14 2011-01-05 株式会社東芝 プラズマ処理装置およびプラズマ処理方法
US8119545B2 (en) * 2008-03-31 2012-02-21 Tokyo Electron Limited Forming a silicon nitride film by plasma CVD
JP5657262B2 (ja) * 2009-03-27 2015-01-21 東京エレクトロン株式会社 プラズマ処理装置
WO2011013523A1 (en) * 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9373521B2 (en) * 2010-02-24 2016-06-21 Tokyo Electron Limited Etching processing method
JP5867701B2 (ja) * 2011-12-15 2016-02-24 東京エレクトロン株式会社 プラズマ処理装置
JP6035606B2 (ja) * 2013-04-09 2016-11-30 株式会社日立ハイテクノロジーズ プラズマ処理方法およびプラズマ処理装置
US9700869B2 (en) * 2013-07-17 2017-07-11 Newport Fab, Llc Continuously producing digital micro-scale patterns on a thin polymer film
US9348231B2 (en) * 2013-07-17 2016-05-24 Palo Alto Research Center Incorporated Continuously producing digital micro-scale patterns on a thin polymer film
US9401263B2 (en) * 2013-09-19 2016-07-26 Globalfoundries Inc. Feature etching using varying supply of power pulses
JP2015170828A (ja) * 2014-03-11 2015-09-28 富士フイルム株式会社 プラズマエッチング方法およびパターン化基板の製造方法
JP6356516B2 (ja) * 2014-07-22 2018-07-11 東芝メモリ株式会社 プラズマ処理装置およびプラズマ処理方法
JP2017092142A (ja) * 2015-11-05 2017-05-25 東京エレクトロン株式会社 被処理体を処理する方法
JP2017126727A (ja) * 2016-01-15 2017-07-20 東京エレクトロン株式会社 載置台の構造及び半導体処理装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05295552A (ja) * 1992-04-17 1993-11-09 Hitachi Ltd プラズマ処理装置
US20010030169A1 (en) * 2000-04-13 2001-10-18 Hideo Kitagawa Method of etching organic film and method of producing element
US20030181067A1 (en) * 2002-03-20 2003-09-25 Sanyo Electric Co., Ltd. Method of fabricating semiconductor device having low dielectric constant insulator film
JP2005128218A (ja) * 2003-10-23 2005-05-19 Semiconductor Leading Edge Technologies Inc エッチング方法、エッチング装置及び層形成方法
JP2006131954A (ja) * 2004-11-05 2006-05-25 Konica Minolta Holdings Inc プラズマエッチング法、プラズマエッチング装置、光学素子用成形金型及び光学素子
KR20100119489A (ko) * 2009-04-30 2010-11-09 가부시끼가이샤 도시바 패턴 형성 방법, 패턴 형성 장치 및 반도체 장치의 제조 방법
JP2012182384A (ja) * 2011-03-02 2012-09-20 Toshiba Corp テンプレート用の基板の処理装置及びテンプレート用の基板の処理方法

Also Published As

Publication number Publication date
TW201448042A (zh) 2014-12-16
JP2014195909A (ja) 2014-10-16
WO2014156186A1 (ja) 2014-10-02
KR20150133274A (ko) 2015-11-27
US10248026B2 (en) 2019-04-02
US20160018738A1 (en) 2016-01-21
JP6037914B2 (ja) 2016-12-07

Similar Documents

Publication Publication Date Title
US20160379800A1 (en) Plasma etching method and method of manufacturing patterned substrate
TW201214517A (en) Nanoimprinting method and method of manufacturing substrate using the same
TWI475335B (zh) 抗蝕劑圖案形成方法以及使用該抗蝕劑圖案的圖案化基板的製造方法
TWI716644B (zh) 用於從基板分離奈米壓印模板的方法
JP5865208B2 (ja) モールドの製造方法
KR20140072156A (ko) 나노임프린팅 몰드, 그 나노임프린팅 몰드의 제조방법, 그 나노임프린팅 몰드를 사용한 나노임프린팅 방법, 및 패턴화 기판의 제조방법
JP2013161893A (ja) ナノインプリント用のモールド、並びにそれを用いたナノインプリント方法およびパターン化基板の製造方法
WO2013024833A1 (en) Mold release processing method for nanoimprinting molds, production method employing the mold release processing method, nanoimprinting method, and method for producing patterned substrates
WO2014076922A1 (ja) ナノインプリント方法およびそれを用いたパターン化基板の製造方法
JP2014110367A (ja) ナノインプリント方法およびそれを用いたパターン化基板の製造方法
JP2008311617A (ja) ナノ構造体およびナノ構造体の製造方法
WO2013047851A1 (en) Nanoimprinting method, nanoimprinting apparatus for executing the nanoimprinting method, and method for producing patterned substrates
KR101879606B1 (ko) 보호막의 에칭 방법, 템플릿의 제조 방법 및 그들을 이용해서 제조된 템플릿
JP6016578B2 (ja) ナノインプリント方法、その方法に使用されるモールドおよびその方法を利用したパターン化基板の製造方法
JP2009038085A (ja) パターンの形成方法
JP6479058B2 (ja) パターン形成マスク用薄膜層付基体およびパターン化基体の製造方法
JP2013222791A (ja) ナノインプリント方法およびナノインプリント用基板並びにそれらを用いたパターン化基板の製造方法
JP2017103363A (ja) ナノインプリント用モールドの寸法補正方法及びナノインプリント用モールドの製造方法
US20170343708A1 (en) Manufacturing method for optical element
JP2021135370A (ja) マスクブランク、モールド用マスクブランクの製造方法、及びインプリントモールドの製造方法
Wang et al. Quantification of misalignment in e-beam lithography due to height map error on optically non-uniform substrates for plasmonic nanoantennas

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant