TW201448042A - 保護膜之蝕刻方法、模板之製造方法及利用彼等而製造之模板 - Google Patents

保護膜之蝕刻方法、模板之製造方法及利用彼等而製造之模板 Download PDF

Info

Publication number
TW201448042A
TW201448042A TW103111614A TW103111614A TW201448042A TW 201448042 A TW201448042 A TW 201448042A TW 103111614 A TW103111614 A TW 103111614A TW 103111614 A TW103111614 A TW 103111614A TW 201448042 A TW201448042 A TW 201448042A
Authority
TW
Taiwan
Prior art keywords
protective film
etching
substrate
dielectric constant
bias voltage
Prior art date
Application number
TW103111614A
Other languages
English (en)
Inventor
Akihiko Ohtsu
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Publication of TW201448042A publication Critical patent/TW201448042A/zh

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C33/00—Moulds or cores; Details thereof or accessories therefor
    • B29C33/38—Moulds or cores; Details thereof or accessories therefor characterised by the material or the manufacturing process
    • B29C33/3842—Manufacturing moulds, e.g. shaping the mould surface by machining
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H01J37/32972—Spectral analysis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Analytical Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma Technology (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

本發明之課題係使背面具有凹部的基板上所形成的保護膜上能夠形成優良的凹凸圖案。解決手段為準備在表面上形成有保護膜11，且在此表面之相反側的背面係具有凹部13的基板10，在保護膜11上形成光阻圖案12，並將光阻圖案12作為遮罩，一邊施加偏壓一邊使用電漿來蝕刻保護膜11之保護膜11的蝕刻方法，而於該蝕刻方法中，按照對應保護膜11存在之上述表面的被覆區域R1之基板10的對應區域R2之介電常數之減少的態樣，而使偏壓增加。

Description

保護膜之蝕刻方法、模板之製造方法及利用彼等而製造之模板
本發明係關於使用電漿而蝕刻於基板上所形成的保護膜的保護膜之蝕刻方法。又本發明係關於利用上述保護膜之蝕刻方法的模板之製造方法及藉由其方法所製造的模板。
近年來，例如曝光用之光罩或蝕刻加工用之硬遮罩(hard mask)等之凹凸圖案膜，伴隨加工尺寸的微細化，而大多為將於基板上所形成之由鉻或氧化鉻等之材料而成的保護膜，藉由使用電漿加以蝕刻所製造。
但是，蝕刻步驟中的偏壓(bias voltage)之大小，係依蝕刻之際的蝕刻裝置之狀態而變化。因此，例如專利文獻1中係揭示了根據基板表面應形成之圖案的開口率及蝕刻中之電抗(reactance)之變化的預測值，來抑制蝕刻步驟中的偏壓之變化。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2007-193937號公報
然而，專利文獻1之方法，在關於奈米壓印模板之製造中所使用之於背面具有凹部的基板之蝕刻方面，會產生所謂無法適當地抑制偏壓之變化的問題。
具體而言，係因為於背面具有凹部的基板之蝕刻中，在存有凹部的區域與非如此的區域中表面電位不同。即，使用背面具有凹部之基板來製造模板的情形，在大多係於局部區域形成凹凸圖案的模板之製造中，即使如專利文獻1考慮基板全體之平均電抗(專利文獻1之21段落)，亦無法適當地預測局部區域中的偏壓之變化。
本發明係鑒於上述問題而進行者，而以提供能夠在背面具有凹部的基板上所形成的保護膜上，形成優良之凹凸圖案的保護膜之蝕刻方法、模板之製造方法為目的。
本發明更進一步係以提供利用上述蝕刻方法的模板之製造方法及藉由此方法所製造的模板為目的。
為了解決上述課題，本發明之保護膜之蝕刻方法係：準備表面上形成有保護膜，且於此表面的相反側的背面具有凹部的基板，於保護膜上形成光阻圖案，將光阻圖案作為遮罩，一邊施加偏壓一邊使用電漿而蝕刻保護膜的保護膜之蝕刻方法，其特徵為該保護膜之蝕刻方法中，按照對應保護膜 存在之上述表面的被覆區域之基板的對應區域之介電常數之減少的態樣，使偏壓增加。
而且，於本發明之保護膜之蝕刻方法，可採用下列構成：於介電常數減少的期間，按照介電常數之減少程度而使偏壓增加，而於介電常數為一定值的期間，維持於適合該一定值的值。或者，亦可採用下列構成：使偏壓於介電常數減少的期間為零，而於介電常數為一定值時，使增加並維持於適合該一定值的值。
又，可於本發明之保護膜之蝕刻方法，於蝕刻中檢測被覆區域之範圍，根據對應此範圍之基板的對應區域中之凹部的比率之變化態樣，求得介電常數的減少的態樣。
又，亦可於本發明之保護膜之蝕刻方法，於蝕刻中藉由電漿發光分光法測量電漿之成分，根據所測量之成分中與保護膜之蝕刻有關連的成分之量的變化態樣，而求得介電常數減少之態樣。
又，亦可於本發明之保護膜之蝕刻方法，根據蝕刻時間與蝕刻中之介電常數之減少的態樣之關係，而預先求得偏壓之增加的態樣，依據所求得之偏壓之增加的態樣，使偏壓增加。
又，於本發明之保護膜之蝕刻方法，較佳為保護膜之構成材料中金屬材料所佔的比率為40%以上者。
又，於本發明之保護膜之蝕刻方法，較佳為關於具有365nm之波長的光之保護膜的透過率為30%以上。
本發明之模板之製造方法，其特徵為：藉由上述記載之保護膜之蝕刻方法，將於背面具有凹部的基板上所形成的保護膜加以蝕刻，將經蝕刻的保護膜作為遮罩而蝕刻基板。
本發明之模板，其特徵為係藉由上述記載之模板之製造方法所製造。
本發明之保護膜之蝕刻方法，係按照對應保護膜存在之基板表面的被覆區域之基板的對應區域之介電常數之減少的態樣，使偏壓增加，所以能夠適當地預測形成有凹凸圖案之基板表面的局部區域中的偏壓變化，並加以補正。其結果，係能夠在於背面具有凹部的基板上所形成之保護膜，形成優良的凹凸圖案。
又，本發明之模板之製造方法，係利用上述保護膜之蝕刻方法，所以能夠在於背面具有凹部的基板上所形成的保護膜，形成優良的凹凸圖案。
再者，本發明之模板係藉由上述製造方法所製造者，所以具有優良的凹凸圖案。
10‧‧‧基板
11‧‧‧保護膜
12‧‧‧光阻圖案
13‧‧‧凹部
20‧‧‧基板
21‧‧‧保護膜
22‧‧‧光阻圖案
23‧‧‧下部電極
C‧‧‧電容器
P‧‧‧電漿
R1‧‧‧被覆區域
R2‧‧‧對應被覆區域R1的基板之對應區域
S‧‧‧離子鞘
Vb‧‧‧偏壓
Vp‧‧‧電漿電位
Vs‧‧‧表面電位
X‧‧‧正離子
X1‧‧‧正離子
X2‧‧‧正離子
W‧‧‧寬
第1圖表示第1實施形態的保護膜之蝕刻方法的步驟之概略剖面圖。
第2A圖表示蝕刻步驟中之保護膜之縮小前的樣子之概略上視圖。
第2B圖表示蝕刻步驟中之保護膜之縮小後的樣子之 概略上視圖。
第3圖表示第1實施形態中之介電常數減少的態樣與偏壓增加的態樣之圖。
第4圖表示第2實施形態的保護膜之蝕刻方法的步驟之概略剖面圖。
第5圖表示第2實施形態中之介電常數減少的態樣與偏壓增加的態樣之圖。
第6圖A)表示電漿蝕刻的情形之概略圖、與B)將基板視為電容器之電漿蝕刻時的等價電路之概念圖。
第7A圖表示蝕刻前之保護膜的情形之概略剖面圖。
第7B圖表示藉由蝕刻而範圍縮小之保護膜的情形之概略剖面圖。
第8圖表示將於背面具有凹部的基板上所形成的保護膜之蝕刻，以先前的方法實施的步驟之概略剖面圖。
[實施發明之形態]
以下，使用圖式說明關於本發明之實施形態，但本發明並非受限於此等者。又，為了容易視別，圖面中之各構成要素的縮小比例尺等係與實物有適當的差異。
「先前技術之課題」
在說明本發明之實施形態之前，針對蝕刻於背面具有凹部的基板之際的課題進行說明。第6圖之A係表示電漿蝕刻的情形之概略圖，第6圖之B係將基板視為電容器之電漿蝕刻時的等價電路之概念圖。
一般而言，在作為基板20上所形成的硬遮罩之保護膜21上形成圖案的情形，係適用如第6圖所示之方法：於保護膜21上形成光阻圖案22，之後於蝕刻容器內的下部電極23上配置基板，將光阻圖案22作為遮罩而使用電漿P蝕刻保護膜21(反應性離子蝕刻)。就保護膜21而言，大多使用例如鉻(Cr)、鉭(Ta)及矽化鉬(MoSi2)等之金屬材料或半導體材料、或是此等之化合物。此時，由於保護膜21為導體(或者是半導體)，而基板20為電介體，所以被視為分別於基板之表面及背面形成有等電位的電容器C。而作為電容器C之介電常數ε係依基板材料而定。
而若對於基板20施加負電壓(偏壓Vb)，則根據在基板20之表面發生的表面電位Vs與電漿電位Vp之電位差，正離子X會通過離子鞘(ion sheath)S，被拉近至基板20而入射保護膜21。由於電漿電位係依電漿的發生條件而定，若假設在蝕刻中電漿的發生條件不變，則表面電位Vs越大正離子X的運動能量就會變得越小。惟，於使用通常之平板狀基板20的情形，表面電位不會變化，所以正離子X之運動能量通常不會隨著時間而變化。又，因具有作為導體或者是半導體之性質的保護膜21之表面為等電位，所以入射至保護膜21的正離子X之運動能量，亦不依存於場所而成為一定。又第6圖之B係為了簡略化，係將離子鞘表現作為用以模擬因正離子流入基板所產生之電流的電阻。
然而，在使用於背面具有凹部的基板10的情 形，於時間經過的同時，保護膜11被蝕刻，而會有作為電介體而作用之基板部分的範圍變化，且電容器C之介電常數變化的情形。具體而言係如以下所示。第7A圖係表現蝕刻前之保護膜11的情形之概略剖面圖，第7B圖係表示藉由蝕刻而範圍縮小之保護膜11的情形之概略剖面圖。
保護膜11之蝕刻係因由橫方向之蝕刻的影響，而相較於保護膜11之中央部，外緣部以更快速度進行。因此，如第7A及7B圖所示，保護膜11之被覆區域係由外緣部朝向中央部而逐漸縮小。據此，在保護膜11其存在之基板表面上的被覆區域R1較存在於背面的凹部13之範圍還大的情形(第7A圖)、及被覆區域R1較凹部13之範圍還小的情形(第7B圖)，成為等電位之基板10的表面區域會不相同。因此，對應被覆區域R1之基板的對應區域R2(作為與表面電位Vs有關的電容器C而有助於保護膜11之蝕刻的基板部分之區域)也會不相同。即，起因於被覆區域R1縮小，第7B圖之情形的對應區域R2之平均之介電常數ε2係伴隨蝕刻之進行，而變得較第7A圖之情形的對應區域R2之平均之介電常數ε1還小(ε2<ε1)。這是由於在對應區域R2之體積中，介電常數比基板材料還低的凹部13(真空)所佔的比率，係伴隨蝕刻之進行而增加。若如此，則即使對於基板10施加之偏壓的大小與蝕刻中相同，因對應區域R2之介電常數變小，所以保護膜11之表面電位Vs會上升。
第8圖係表示將於背面具有凹部的基板10上 所形成的保護膜之蝕刻，以先前之方法實施的步驟之概略剖面圖。如上述，所謂在蝕刻中保護膜11之表面電位Vs上升，係指與蝕刻開始時比較，對保護膜11入射之正離子X2的運動能量降低。即，如第8圖所示，正離子X2之運動能量，在凹部13佔對應區域R2之比率為增加的期間(第8圖之A~C)，係隨著時間而持續減少，而在凹部13佔對應區域R2之比率無變化的期間(第8圖之D)則關於時間為恆定。又，對去除保護膜11後之基板表面入射之正離子X1，由於在去除了保護膜11的區域，電荷不發生移動而未必會成為等電位，所以介電常數係保持一定。
如以上所述，正離子X2之運動能量於蝕刻中時時刻刻變化一事，係在將微細圖案精密度良好地形成於基板上為問題。又，正離子X2之運動能量降低，亦使各向異性蝕刻變為困難。因此，即使是在蝕刻於背面具有凹部的基板上所形成之保護膜的情形，亦需要能夠形成優良的凹凸圖案。
「第1實施形態」
其次，針對本發明之第1實施形態進行說明。
第1圖係表示本實施形態的保護膜之蝕刻方法的步驟之概略剖面圖。又，第2A圖係表示蝕刻步驟中之保護膜之縮小前的情形之概略上視圖，第2B圖係表示蝕刻步驟中之保護膜之縮小後的情形之概略上視圖。第2A圖係表示第1圖之A中之保護膜11的狀態，第2B圖係表示第1圖之D中之保護膜11的狀態。第3圖係表示介電常數之減少的態樣與偏壓之增加的態樣之圖。
本實施形態的保護膜11之蝕刻方法，係如第1圖所示，準備表面上形成有保護膜11，且於此表面之相反側的背面具有凹部13的基板10，於保護膜11上形成光阻圖案12，將光阻圖案12作為遮罩，一邊施加偏壓一邊使用電漿而蝕刻保護膜11者。而且，本實施形態中，於介電常數減少的期間(第1圖之A~C)，係使偏壓按照介電常數之減少程度而增加，於介電常數為一定值的期間(第1圖之D)，則以維持適合該一定值的值的方式而施加(第3圖)。而且，本實施形態之模板之製造方法，係將上述之步驟所蝕刻的保護膜11作為遮罩而蝕刻基板10。
(基板)
基板10係成為例如奈米壓印用之模板的基礎之基材，而於圖案形成區域(凹凸圖案被形成的區域)之某一表面的相反側之表面(背面)具有凹部。依照目的，基板10可選擇具有光透過性者。而材質並未特別限制，可依照目的適宜選擇，可選擇例如石英及樹脂等之材料。大小則例如65mm×65mm、5英吋×5英吋、6英吋×6英吋或9英吋×9英吋之方形形狀。厚度亦考慮凹部的深度而適當選擇。
凹部之形狀可為圓形，亦可為矩形，亦可為多角形。又，凹部之深度，則考慮因凹部加工而薄層化之部位的基板之彎曲狀態(彎曲剛性)及該部位之氣體透過性而適宜地設計。例如就基板10而言，可使用於背面在中央形成有直徑63mm且深度5.25mm(凹部部分之基板厚度1.1mm)的圓形之凹部、大小6英吋×6英吋且厚度 6.35mm之基板。
基板10較佳為於表面具有段差構造(所謂的台面構造)，而使圖案形成區域如位於台座(台面)上。藉由此台座之存在，使用將基板10加工而完成的模板來實施奈米壓印之際，因模板與晶圓接觸之區域被限定於台座的表面，所以可避免存在於基板之台座以外的構造(例如對準標記(alignment mark))與晶圓的接觸。台座之高度較佳為1~1000μm，更佳為10~500μm，又更佳為20~100μm。
(保護膜)
保護膜11係作為例如硬遮罩層而作用。而保護膜11之材料，係選擇如保護膜11對光阻之蝕刻選擇比大，且保護膜11對基板10之蝕刻選擇比小者。保護膜11之材料較佳為例如包含Cr、W、Ti、Ni、Ag、Pt及Au等的金屬材料；包含CrOx、WO2及TiO2等的金屬氧化物材料；或者為彼等之複合材料者。尤其，保護膜11較佳為含有Cr。若考慮保護膜11對基板10的蝕刻選擇比，則保護膜11之構成材料中所佔的金屬材料的比率較佳為40%以上，更較佳為60%以上，再較佳為80%以上。係由於若是金屬材料之比率過小，則之保護膜11對基板10的蝕刻選擇比會變大。又保護膜11較佳為具有至少1層含有鉻(Cr)之層的多層構造者。
保護膜11可藉由例如濺鍍法、化學氣相沉積法、分子束磊晶法(Molecular-Beam Epitaxy)、離子束濺鍍法等之氣相成膜而形成。而且，保護膜11之關於具有 365nm之波長的光的透過率，較佳為30%以上，更佳為50%以上，又更佳為70%以上。係由於據此而在藉由光硬化方式之奈米壓印法而於保護膜11上形成光阻圖案之際，能夠通過基板10而照射光。保護膜11之厚度係考慮最終獲得的基板之目標加工深度、前述之蝕刻選擇比、以及透過率而適宜選擇，例如1~30nm。
(光阻圖案)
光阻圖案12係藉由例如奈米壓印法、光蝕刻法(photolithography)、電子束微影蝕刻法(electron-beam lithography)等之圖案化法而形成。例如奈米壓印法係可藉由以下之內容而形成光阻圖案。
光阻材料並未特別限制，例如可使用將光聚合起始劑(2質量%左右)、氟單體(0.1~1質量%)添加於聚合性化合物所調製成的材料。又，依必要亦可添加抗氧化劑(1質量%左右)。藉由上述順序作成的材料係藉由波長360nm左右的紫外光而硬化。關於溶解性差者，較佳為添加少量的丙酮或乙酸乙酯使溶解後，將溶媒餾除。就上述聚合性化合物而言，丙烯酸苄酯(VISCOAT #160：大阪有機化學股份有限公司製)、丙烯酸乙基卡必酯(ethyl carbitol acrylate)(VISCOAT #190：大阪有機化學股份有限公司製)、聚丙二醇二丙烯酸酯(ARONIX M-220：東亞合成股份有限公司製)、三羥甲基丙烷PO變性三丙烯酸酯(ARONIX M-310：東亞合成股份有限公司製)等之外，可列舉下述構造式(1)所表示的化合物A等。又，就上述聚合起始劑而言，可列舉2-(二甲基胺基)-2-[(4-甲基 苯基)甲基]-1-[4-(4-啉基)苯基]-1-丁酮(IRGACURE 379：Toyotsu Chemiplas股份有限公司製)等之烷苯基酮系光聚合起始劑。又，就上述氟單體而言，可列舉下述構造式(2)所表示的化合物B等。其中，材料的黏度係例如8~20cP，光阻材料之表面能量係例如25~35mN/m。
就光阻之塗布方法而言，較佳為使用噴墨法或滴塗法(dispensing method)等能夠將規定量之液滴配置於基板上之指定位置的方法。惟，亦可使用以旋轉塗布法或浸塗法等能夠以均一的膜厚塗布光阻的方法。使用旋轉塗布法或浸塗法之際，係以溶媒稀釋光阻使成為如指定厚度，而旋轉塗布法的情形，係藉由控制回轉數、浸塗法的情形，係藉由控制拉伸速度，而於基板10上形成均一的塗布膜。
將光阻塗布於基板10上後，具有指定圖案的模具係被該光阻接觸。而較佳為在模具與光阻接觸之前，使模具與基板間之氣體環境成為減壓或真空環境，以 減少殘留氣體。惟，在高真空環境下，硬化前之光阻會揮發，而有變得難以維持均一膜厚的可能性。所以，較佳為使模具與基板間之環境成為He氣體環境或減壓He氣體環境，以降低殘留氣體。因He會透過石英基板，而併入的殘留氣體(He)會緩緩地減少。因He之透過需要時間，而更佳為使成為減壓He環徑。減壓環境係較佳為1~90kPa，特佳為1~10kPa。而且，光阻圖案12形成後，模具係自光阻圖案12被剝離。
(保護膜之蝕刻)
保護膜11之蝕刻，係將光阻圖案12作為遮罩而蝕刻其下層之保護膜11的步驟。蝕刻係藉由使用電漿的反應性離子蝕刻(RIE)來實施。蝕刻係尤其較佳為藉由誘導結合型電漿(ICP)-RIE、容量結合型電漿(CCP)-RIE或電子迴旋共振(ECR)-RIE來實施。再者，於本發明中，偏壓電源(用以於電漿與下部電極之間形成偏壓的電力)，係為了使其容易控制，而較佳為採用可獨立為控制電漿電源(用以形成電漿的電力)的方式。關於蝕刻保護膜11之際的蝕刻條件，係選擇如保護膜11對光阻之蝕刻選擇比變大者。係由於若選擇比變小，則光阻遮罩會部分地消失，而有發生斷裂缺陷(斷線)的可能性。
本步驟中，至少有偏壓被施加。其係若不賦予偏壓，則向各異性蝕刻不會進行，而於保護膜11之蝕刻會成為必須要過剩的時間。如此情形，光阻遮罩會由於過剩的時間之蝕刻而消失，並會發生斷裂缺陷。又，即使是無斷裂缺陷的完成了蝕刻，也因蝕刻為向各異性 ，而無法避免大幅的CD(臨界尺寸(critical dimension))偏移或CD增加。
再者，本發明中，為了解決前述課題，即在蝕刻背面具有凹部13的基板10上所形成之保護膜11的情形之課題，係按照對應被覆區域R1的基板之對應區域R2之介電常數減少的態樣，使偏壓電源增加而使偏壓增加。又，「使增加」，係指於自蝕刻開始至蝕刻結束之蝕刻步驟中，最終係使偏壓增加，而蝕刻步驟之途中之增加的態樣不拘。例如使偏壓連續地增加、階段地增加、亦可組合彼等而增加。又，蝕刻步驟之一部分的區間中，依必要亦可使偏壓減少。
而且，於本實施形態，就使偏壓增加的方法而言，係採用在介電常數減少的期間，按照介電常數之減少程度而使增加的方法(第3圖)。即，介電常數減少的期間，以抵消伴隨著其減少之表面電位Vs上升的方式，配合介電常數之減少程度而使偏壓增加。具體而言，如以下所示。自時刻t1(蝕刻開始時刻)至時刻t2(被覆區域R1之範圍與凹部13之範圍大約一致的時刻)為止，係由於對應區域R2中凹部13所佔比率增加(第1圖之A~C)，而介電常數ε係自ε1至ε2減少。其間，本實施形態中，係以抵消伴隨著其減少之表面電位Vs上升的方式，使偏壓Vb自V1至V2緩緩地增加。而且，自時刻t2至時刻t3(蝕刻結束時刻)為止，係由於對應區域R2中凹部13所佔比率無變化(第1圖之D)，介電常數ε之減少會停止。此期間，在本實施形態，偏壓Vb之增加係停止，而偏壓Vb被維持於V2。
據此，對應區域R2之表面電位Vs於蝕刻步驟中係保持一定，正離子X2之運動能量亦維持一定。而且，可自蝕刻開始至結束為止，一邊保持一定的蝕刻環境，而一邊精度良好地加工保護膜11。
又於第3圖顯示介電常數舉例來說，係時間相關而線形地減少的情形，但介電常數之減少的態樣係未必如上述而限於時間相關為線形。
蝕刻氣體係較佳為例如若保護膜11為Cr，則使用Cl2及O2之混合氣體；若保護膜11為Ta，則使用Cl2及BCl3之混合氣體。
介電常數之減少的態樣係能夠例如，檢測蝕刻中被覆區域R1之範圍，而基於對應此範圍的基板10之對應區域R2中的凹部13的比率的變化態樣而求得。例如能夠在保護膜11之蝕刻中，對基板10之表面上的各部位照射雷射光，而藉由檢測其反射光，檢測被覆區域R1之範圍。因基板10中的凹部13之位置及大小為已知，而能夠檢測被覆區域R1之範圍，藉由特定其位置及大小，來算出對應其被覆區域R1的對應區域R2中之凹部13的比率。該比率係能夠自例如相對於對應區域R2之體積的凹部13之體積的比例而算出，或於凹部13之深度為一定的情形，亦可將相對於對應區域R2之寬的凹部13之寬W的1次元的比率，換算為包含深度之2次元的比率而算出。
又，介電常數之減少的態樣亦可藉由例如，於蝕刻中藉由電漿發光分光法測量電漿之成分，根據所測得的成分中與保護膜11之蝕刻相關的成分之量的變化 態樣而求得。與保護膜11之蝕刻相關的成分，係例如起因於保護膜11之材料的電漿成分。藉由測量電漿成分中之此成分的含量或是含有比率，能夠把握保護膜11被蝕刻的程度，而亦能夠把握被覆區域R1之縮小程度。而且，若能知悉被覆區域R1之縮小程度，則能夠與上述同樣地，算出對應其被覆區域R1的對應區域R2中之凹部13的比率。
又，介電常數之減少的態樣係例如，根據蝕刻時間與蝕刻中之介電常數之減少的態樣之關係，預先求得偏壓之增加的態樣(如第3圖所示偏壓之控制輪廓)，亦能夠依據求得的偏壓之增加的態樣使偏壓增加。
(基板之蝕刻)
基板10之蝕刻，係於保護膜11上形成圖案後，將此保護膜11作為遮罩而蝕刻基板10的步驟。據此，於基板10會形成有所欲之凹凸圖案。而且，形成有凹凸圖案的基板10係成為模板。與前述之保護膜11之蝕刻同樣地，蝕刻係例如藉由使用電漿的反應性離子蝕刻(RIE)而被實施。蝕刻尤其較佳為藉由ICP-RIE、CCP-RIE或ECR-RIE來實施。再者，於本發明中，偏壓電源，係為了容易控制，較佳為採用可獨立控制電漿電源的方式。
如以上所述，於本實施形態，由於係依照對應於存有保護膜的基板表面之被覆區域的基板之對應區域的介電常數之減少的態樣，來使偏壓增加，而能夠適當預測有凹凸圖案形成的基板表面之局部的區域中的偏壓之變化，加以補正。此結果，能夠於背面具有凹部的 基板上所形成的保護膜，形成優良的凹凸圖案。
又，本實施形態之模板之製造方法，由於利用上述保護膜之蝕刻方法，而能夠於背面具有凹部的基板上所形成的保護膜形成優良的凹凸圖案。
再者，本實施形態之模板因係藉由上述製造方法所製造者，而具有優良的凹凸圖案。
「第2實施形態」
其次，說明關於本發明之第2實施形態。本實施形態，作為使偏壓增加的方法，於採用「使偏壓於介電常數減少的期間為零，而介電常數為一定值的期間，使增加為適合該一定值之值而維持的方法」的點，係與第1實施形態相異。據此，關於與第1實施形態同樣之構成要素的詳細說明，只要無特別必要則省略。
第4圖係顯示本實施形態之保護膜之蝕刻方法的步驟之概略剖面圖。第5圖係顯示介電常數之減少的態樣與偏壓之增加的態樣之圖。
本實施形態之保護膜11之蝕刻方法係如第4圖所示，準備表面上形成有保護膜11，且於此表面之相反側的背面具有凹部13的基板10，於保護膜11上形成光阻圖案12，將光阻圖案12作為遮罩，一邊施加偏壓一邊使用電漿而蝕刻保護膜11。而且，於本實施形態，係使偏壓在介電常數減少的期間(第4圖之A~C)為零，而在介電常數為一定值的期間(第4圖之D)，則使增加為適合該一定值的值而維持的方式來施加(第5圖)。
(保護膜之蝕刻)
本實施形態中，作為使偏壓增加的方法，係採用在介電常數減少的期間不施加偏壓，而在介電常數之減少停止時，使偏壓增加為適合此時之介電常數之值的值而加以維持的方法(第5圖)。即使偏壓為零，因離子鞘殘留，而發生正離子之對保護膜11的入射。然而，於本實施形態，即使被覆區域R1縮小，亦因偏壓為零，而表面電位Vs之時間依存性係變的極小。又，本實施形態中，施加偏壓的期間，對應區域R2之介電常數並不起因於被覆區域R1之縮小而變化，對保護膜11入射的正離子X2之運動能量亦不變化。於此情形，在由時刻t1至時刻t2為止的期間，並未施加偏壓，而結果係成為各向同性蝕刻，但在由時刻t2至時刻t3為止的期間，係實施各向異性蝕刻。即，若於介電常數減少的期間施加偏壓，則因其控制程序變複雜，而在例如欲簡化控制程序的情形或欲儘可能縮短施加偏壓的時間的情形，本實施形態之方法係為有用。若可縮短施加偏壓的時間，則會有所謂變得不易發生斷裂缺陷的利點。
據此，對應區域R2之表面電位Vs係於蝕刻步驟中保持一定，正離子X2之運動能量亦被保持一定。而且，由蝕刻開始至結束為止，可一邊將蝕刻環境設定為易於控制的二階段，一邊精度良好地加工保護膜11。
如以上所述，於本實施形態，亦按照有保護膜存在的基板表面之對應被覆區域的基板之對應區域的介電常數減少之態樣，而使偏壓增加，係獲得與第1實施形態相同的效果。
[實施例]
以下表示本發明之實施例。
<實施例1>
(模具之製作)
於Si基材上，藉由旋轉塗布來塗布以PHS(多羥基苯乙烯)系之化學增幅型光阻等為主成分的光阻液，而形成光阻層。之後，一邊將Si基材於XY台上掃描，並照射電子束，而將20×30mm平方的範圍的光阻層全面曝光。之後，將光阻層顯影處理，去除曝光部分，將去除後的光阻層之圖案作為遮罩而藉由RIE使成為溝深度如100nm而進行選擇蝕刻，獲得Si模具。圖案的錐角為85度。模具表面藉由浸塗法以OPTOOL DSX離型處理。圖案係於Si基材之中心部，10mm平方的區域為轉印面，凹凸圖案係以長度10mm、寬28nm、間距56nm、深度60nm之溝形狀之線圖案而構成。
(奈米壓印用基板)
作為奈米壓印用基板，係使用152mm平方、厚度6.35mm之石英基板。石英基板係於基板中心部的被轉印區域，藉由濕蝕刻形成有26×32mm平方、高度30μm之台座形狀。而進一步於基板背面中央實施直徑64mm、深度5mm之凹部加工。在基板表面賦予硬遮罩層時，係藉由濺鍍法而形成4nm厚之鉻膜。
之後，藉由與光阻之密著性優異的矽烷偶合劑KBM-5103(信越化學工業股份有限公司製)進行表面處理。將KBM-5103以PGMEA稀釋為1質量%，藉由旋轉 塗布法塗布於基板表面。接著，將塗布基板於加熱板上以150℃、5分鐘的條件退火，使矽烷偶合劑結合於基板表面。
(奈米壓印步驟)
調整含有48質量%之上述化合物A、48質量%之ARONIX M220、3%之IRGACURE 379、1質量%之化合物B的光阻。接著，於石英基板之上述鉻膜上塗布光硬化性光阻。光阻之塗布係使用壓電方式(piezoelectric method)之噴墨印表機FUJIFILM Dimatix公司製DMP-2838。噴墨頭係使用專用之10pl頭DMC-11610。預先設定及調整吐出條件，使液滴量成為如10pl。液滴配置圖案係作成450μm間隔的格子狀圖案。而且，依據此液滴配置圖案，於轉印區域(基板台座上)配置液滴。
使模具與石英基板接近至間距成為0.1mm以下的位置，而自石英基板之背面，對準位置使基板上之對準標記與模具上之對準標記成為如一致。將模具與石英基板間之空間以99體積%以上的He氣體取代，而於He取代後，減壓至50kPa以下。於減壓He條件下，使模具與包含光阻的液滴接觸。接觸後，以1MPa之按押壓力加壓5秒，藉由含365nm波長的紫外光，使照射量成為如300mJ/cm2而曝光，使光阻硬化後，將模具與基板剝離。
(硬遮罩層之蝕刻)
使用誘導結合型(ICP)之反應性離子蝕刻裝置，以下述所示蝕刻條件進行硬遮罩層之蝕刻。
氣體種類 氯：氧=3：1
關於偏壓電源，由事前所先測定的蝕刻時間與硬遮罩層之被覆區域的面積之關係，使偏壓電源由5W，與蝕刻時間之經過同時地以一定比率增加。而且於硬遮罩層之被覆區域成為與基板之凹部範圍相同程度的時刻，調整偏壓電源成為如40W，並於該時刻以後，一邊保持偏壓電源為40W而一邊進行蝕刻。
蝕刻步驟之實施時間的結束點，係設定為由至少能夠正好去除硬遮罩層的時點到僅超過至此的經過時間之50%分的時點。即，以過蝕刻量成為硬遮罩層之平均厚度的50%的時點為基準而實施蝕刻步驟。
(基板之蝕刻)
以下列之條件，而以深度60nm為目標，將硬遮罩層作為遮罩來蝕刻石英基板。
(圖案之評價)
之後，以掃描型電子顯微鏡評價圖案形狀。
評價項目1
將沒有斷裂缺陷的情形判定為○、而將有的情形判定為×。
評價項目2
關於CD位移，評價自線寬28nm的偏差量，將28±3nm的範圍內的情形判定為○、非此情形則判定為×。
<實施例2>
除了將硬遮罩層之蝕刻步驟以下列方式實施之外，係與實施例1同樣。具體而言，實施例2係使用誘導結合型(ICP)之反應性離子蝕刻裝置，以下述所示蝕刻條件進行硬遮罩層之蝕刻。
關於偏壓電源，由事前預先測定的蝕刻時間與硬遮罩層的被覆面積之關係，蝕刻開始時刻起之短期間係將偏壓電源保持於0W，於硬遮罩層之被覆區域係成為與基板之凹部範圍相同程度的時刻，使偏壓電源增加至40W。於該時刻以後，係一邊保持偏壓電源於40W並一邊進行蝕刻。
<比較例1>
除了將硬遮罩層之蝕刻步驟以下列方式實施之外，與實施例1同樣。具體而言，比較例1係使用誘導結合型(ICP)之反應性離子蝕刻裝置，以下述所示蝕刻條件進行硬遮罩層之蝕刻。
硬遮罩層
<比較例2>
除了將硬遮罩層之蝕刻步驟以下列方式實施之外，與實施例1同樣。具體而言，比較例2係使用誘導結合型(ICP)之反應性離子蝕刻裝置，以下述所示蝕刻條件進行硬遮罩層之蝕刻。
<比較例3>
除了將硬遮罩層之蝕刻步驟以下列方式實施之外，與實施例1同樣。具體而言，比較例3係使用誘導結合型(ICP)之反應性離子蝕刻裝置，以下述所示蝕刻條件進行硬遮罩層之蝕刻。
<評價>
表1係表示實施例1~2及比較例1~3之結果。於比較例1~3全部當中，並無與實施例1~2同等以上者，證明了本發明之優位性。
10‧‧‧基板
11‧‧‧保護膜
12‧‧‧光阻圖案
13‧‧‧凹部
R1‧‧‧被覆區域
R2‧‧‧對應被覆區域R1的基板之對應區域
X‧‧‧正離子
X1‧‧‧正離子
X2‧‧‧正離子
W‧‧‧寬

Claims (10)

  1. 一種保護膜之蝕刻方法，其係準備於表面上形成有保護膜，且於前述表面之相反側的背面具有凹部的基板，於前述保護膜上形成光阻圖案，將前述光阻圖案作為遮罩，一邊施加偏壓一邊使用電漿而蝕刻前述保護膜，其特徵為在該保護膜之蝕刻方法中，按照對應前述保護膜存在之前述表面的被覆區域之前述基板的對應區域之介電常數之減少的態樣，使前述偏壓增加。
  2. 如請求項1之保護膜之蝕刻方法，其係於前述介電常數減少的期間，按照該介電常數之減少程度，使前述偏壓增加，且於前述介電常數為一定值的期間，維持於適合該一定值的值。
  3. 如請求項1之保護膜之蝕刻方法，其係使前述偏壓於前述介電常數減少的期間為零，且於前述介電常數為一定值的期間，使增加並維持於適合該一定值的值。
  4. 如請求項1至3中任一項之保護膜之蝕刻方法，其係於蝕刻中檢測前述被覆區域之範圍，根據對應該範圍之前述基板的對應區域中之前述凹部的比率之變化態樣，而求得前述介電常數之減少的態樣。
  5. 如請求項1至3中任一項之保護膜之蝕刻方法，其係於蝕刻中藉由電漿發光分光法測量電漿之成分，根據所測量之前述成分中與前述保護膜之蝕刻有關連的成分 之量的變化態樣，而求得前述介電常數之減少的態樣。
  6. 如請求項1至3中任一項之保護膜之蝕刻方法，其係根據蝕刻時間與蝕刻中之前述介電常數之減少的態樣之關係，而預先求得前述偏壓之增加的態樣，依據所求得之前述偏壓之增加的態樣，使前述偏壓增加。
  7. 如請求項1之保護膜之蝕刻方法，其中前述保護膜之構成材料中金屬材料所佔之比率為40%以上。
  8. 如請求項1之保護膜之蝕刻方法，其中關於具有365nm之波長的光之前述保護膜的透過率為30%以上。
  9. 一種模具之製造方法，其特徵為藉由如請求項1至8中任一項之保護膜之蝕刻方法，將於背面具有凹部的基板上所形成的保護膜加以蝕刻，將經蝕刻的前述保護膜作為遮罩，而蝕刻前述基板。
  10. 一種模具，其特徵為其係藉由如請求項9之模具之製造方法所製造。
TW103111614A 2013-03-29 2014-03-28 保護膜之蝕刻方法、模板之製造方法及利用彼等而製造之模板 TW201448042A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013071643A JP6037914B2 (ja) 2013-03-29 2013-03-29 保護膜のエッチング方法およびテンプレートの製造方法

Publications (1)

Publication Number Publication Date
TW201448042A true TW201448042A (zh) 2014-12-16

Family

ID=51623197

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103111614A TW201448042A (zh) 2013-03-29 2014-03-28 保護膜之蝕刻方法、模板之製造方法及利用彼等而製造之模板

Country Status (5)

Country Link
US (1) US10248026B2 (zh)
JP (1) JP6037914B2 (zh)
KR (1) KR101879606B1 (zh)
TW (1) TW201448042A (zh)
WO (1) WO2014156186A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016057990A2 (en) * 2014-10-10 2016-04-14 Orthobond, Inc. Method for detecting and analyzing surface films
WO2016129225A1 (ja) * 2015-02-10 2016-08-18 富士フイルム株式会社 パターン形成マスク用薄膜層付基体およびパターン化基体の製造方法

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0245912A (ja) * 1988-08-08 1990-02-15 Sharp Corp Ｘ線リングラフィ用マスクの製造方法
JPH0817171B2 (ja) * 1990-12-31 1996-02-21 株式会社半導体エネルギー研究所 プラズマ発生装置およびそれを用いたエッチング方法
JPH05295552A (ja) * 1992-04-17 1993-11-09 Hitachi Ltd プラズマ処理装置
US5686050A (en) * 1992-10-09 1997-11-11 The University Of Tennessee Research Corporation Method and apparatus for the electrostatic charging of a web or film
US6902683B1 (en) * 1996-03-01 2005-06-07 Hitachi, Ltd. Plasma processing apparatus and plasma processing method
US6315543B1 (en) * 1998-05-15 2001-11-13 Husky Injection Molding Systems, Ltd. Detection and removal system for reducing cycle time of an injection molding apparatus
JP4346741B2 (ja) * 1999-08-05 2009-10-21 キヤノンアネルバ株式会社 発熱体ｃｖｄ装置及び付着膜の除去方法
US8852494B2 (en) * 1999-10-08 2014-10-07 Princeton University Method and apparatus of electrical field assisted imprinting
US20010030169A1 (en) * 2000-04-13 2001-10-18 Hideo Kitagawa Method of etching organic film and method of producing element
US20050103441A1 (en) * 2001-11-14 2005-05-19 Masanobu Honda Etching method and plasma etching apparatus
JP2003282535A (ja) * 2002-03-20 2003-10-03 Sanyo Electric Co Ltd 半導体装置の製造方法
JP4086673B2 (ja) * 2003-02-04 2008-05-14 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
CN1310285C (zh) * 2003-05-12 2007-04-11 东京毅力科创株式会社 处理装置
JP4538209B2 (ja) * 2003-08-28 2010-09-08 株式会社日立ハイテクノロジーズ 半導体装置の製造方法
JP2005128218A (ja) * 2003-10-23 2005-05-19 Semiconductor Leading Edge Technologies Inc エッチング方法、エッチング装置及び層形成方法
JP2007511981A (ja) * 2003-11-19 2007-05-10 ハネウェル・インターナショナル・インコーポレーテッド Ｔｄｍａベースのネットワークにおけるスタートアップの制御
JP4723871B2 (ja) * 2004-06-23 2011-07-13 株式会社日立ハイテクノロジーズ ドライエッチング装置
JP2006131954A (ja) * 2004-11-05 2006-05-25 Konica Minolta Holdings Inc プラズマエッチング法、プラズマエッチング装置、光学素子用成形金型及び光学素子
US20060121153A1 (en) * 2004-12-07 2006-06-08 Husky Injection Molding Systems Ltd. Post mold cooling and parts retrieval apparatus
JP2007193037A (ja) * 2006-01-18 2007-08-02 Fujitsu Ltd フォトマスクの製造方法
JP4749174B2 (ja) * 2006-02-13 2011-08-17 パナソニック株式会社 ドライエッチング方法、微細構造形成方法、モールド及びその製造方法
US8263498B2 (en) * 2006-03-28 2012-09-11 Tokyo Electron Limited Semiconductor device fabricating method, plasma processing system and storage medium
US7618889B2 (en) * 2006-07-18 2009-11-17 Applied Materials, Inc. Dual damascene fabrication with low k materials
JP5192209B2 (ja) * 2006-10-06 2013-05-08 東京エレクトロン株式会社 プラズマエッチング装置、プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
JP4607930B2 (ja) * 2007-09-14 2011-01-05 株式会社東芝 プラズマ処理装置およびプラズマ処理方法
KR20100129311A (ko) * 2008-03-31 2010-12-08 도쿄엘렉트론가부시키가이샤 질화규소막의 제조 방법, 질화규소막 적층체의 제조 방법, 컴퓨터 판독 가능한 기억 매체, 및 플라즈마 ｃｖｄ 장치
JP5657262B2 (ja) * 2009-03-27 2015-01-21 東京エレクトロン株式会社 プラズマ処理装置
JP2010262957A (ja) * 2009-04-30 2010-11-18 Toshiba Corp パターン形成方法、パターン形成装置、半導体装置の製造方法
WO2011013523A1 (en) * 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9373521B2 (en) * 2010-02-24 2016-06-21 Tokyo Electron Limited Etching processing method
JP2012182384A (ja) * 2011-03-02 2012-09-20 Toshiba Corp テンプレート用の基板の処理装置及びテンプレート用の基板の処理方法
JP5867701B2 (ja) * 2011-12-15 2016-02-24 東京エレクトロン株式会社 プラズマ処理装置
JP6035606B2 (ja) * 2013-04-09 2016-11-30 株式会社日立ハイテクノロジーズ プラズマ処理方法およびプラズマ処理装置
US9700869B2 (en) * 2013-07-17 2017-07-11 Newport Fab, Llc Continuously producing digital micro-scale patterns on a thin polymer film
US9348231B2 (en) * 2013-07-17 2016-05-24 Palo Alto Research Center Incorporated Continuously producing digital micro-scale patterns on a thin polymer film
US9401263B2 (en) * 2013-09-19 2016-07-26 Globalfoundries Inc. Feature etching using varying supply of power pulses
JP2015170828A (ja) * 2014-03-11 2015-09-28 富士フイルム株式会社 プラズマエッチング方法およびパターン化基板の製造方法
JP6356516B2 (ja) * 2014-07-22 2018-07-11 東芝メモリ株式会社 プラズマ処理装置およびプラズマ処理方法
JP2017092142A (ja) * 2015-11-05 2017-05-25 東京エレクトロン株式会社 被処理体を処理する方法
JP2017126727A (ja) * 2016-01-15 2017-07-20 東京エレクトロン株式会社 載置台の構造及び半導体処理装置

Also Published As

Publication number Publication date
JP6037914B2 (ja) 2016-12-07
WO2014156186A1 (ja) 2014-10-02
JP2014195909A (ja) 2014-10-16
US10248026B2 (en) 2019-04-02
US20160018738A1 (en) 2016-01-21
KR101879606B1 (ko) 2018-07-18
KR20150133274A (ko) 2015-11-27

Similar Documents

Publication Publication Date Title
KR100772639B1 (ko) 다이아몬드상 카본 박막을 이용한 미세 임프린트리소그래피용 스탬프 및 그 제조방법
TWI335490B (en) Nano-imprinting process
US20160379800A1 (en) Plasma etching method and method of manufacturing patterned substrate
WO2008146869A2 (en) Pattern forming method, pattern or mold formed thereby
Peroz et al. Step and repeat UV nanoimprint lithography on pre-spin coated resist film: a promising route for fabricating nanodevices
JP2011066238A (ja) パターン形成用テンプレートの作製方法
TW201214517A (en) Nanoimprinting method and method of manufacturing substrate using the same
JP6596136B2 (ja) 遮光材料を用いたナノインプリントテンプレートと製造方法
TWI475335B (zh) 抗蝕劑圖案形成方法以及使用該抗蝕劑圖案的圖案化基板的製造方法
KR20120067170A (ko) 나노임프린트용 스탬프 제조방법
TW201411695A (zh) 模具的製造方法以及利用其製造的模具
TW201323113A (zh) 奈米壓印模具、奈米壓印模具的製造方法、使用奈米壓印模具的奈米壓印方法以及圖案化基底的製造方法
TW201313429A (zh) 用於奈米壓印模具的脫膜處理方法、應用該脫膜處理方法的製造方法、奈米壓印模具、奈米壓印方法以及圖案化基底的製造方法
TW201323184A (zh) 奈米壓印方法、用於執行該奈米壓印方法的奈米壓印裝置、以及圖案化基底的製造方法
JP6479058B2 (ja) パターン形成マスク用薄膜層付基体およびパターン化基体の製造方法
WO2014076922A1 (ja) ナノインプリント方法およびそれを用いたパターン化基板の製造方法
TW201448042A (zh) 保護膜之蝕刻方法、模板之製造方法及利用彼等而製造之模板
JP2013222791A (ja) ナノインプリント方法およびナノインプリント用基板並びにそれらを用いたパターン化基板の製造方法
JP5906963B2 (ja) パターン構造体の製造方法およびパターン形成用基材
JP2013202900A (ja) モールドおよびその製造方法並びにナノインプリント方法およびパターン化基板の製造方法
Taal et al. mr-EBL: ultra-high sensitivity negative-tone electron beam resist for highly selective silicon etching and large-scale direct patterning of permanent structures
JP2017103363A (ja) ナノインプリント用モールドの寸法補正方法及びナノインプリント用モールドの製造方法
JP2009194170A (ja) 微細パターン形成方法
WO2016133161A1 (ja) 光学素子の製造方法
JP6972581B2 (ja) インプリントモールド及びインプリントモールドの製造方法