TW201826326A - 用於形成包含二維材料結構之半導體元件結構之方法、以及相關的半導體元件結構及電子系統 - Google Patents

用於形成包含二維材料結構之半導體元件結構之方法、以及相關的半導體元件結構及電子系統 Download PDF

Info

Publication number
TW201826326A
TW201826326A TW106128291A TW106128291A TW201826326A TW 201826326 A TW201826326 A TW 201826326A TW 106128291 A TW106128291 A TW 106128291A TW 106128291 A TW106128291 A TW 106128291A TW 201826326 A TW201826326 A TW 201826326A
Authority
TW
Taiwan
Prior art keywords
substrate
semiconductor device
laser
defects
subjecting
Prior art date
Application number
TW106128291A
Other languages
English (en)
Other versions
TWI645448B (zh
Inventor
羅伊 E 米迪
蘇密特 C 潘迪
Original Assignee
美商美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商美光科技公司 filed Critical 美商美光科技公司
Publication of TW201826326A publication Critical patent/TW201826326A/zh
Application granted granted Critical
Publication of TWI645448B publication Critical patent/TWI645448B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/428—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Peptides Or Proteins (AREA)
  • Organic Low-Molecular-Weight Compounds And Preparation Thereof (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本發明揭示一種形成一半導體元件結構之方法，該方法包括在一基板上方形成至少一個2D材料。使用具有對應於該至少一個2D材料內之結晶缺陷之一共振頻率之電磁輻射之一頻率的至少一個雷射光束來處理該至少一個2D材料，以選擇性地自該至少一個2D材料激發且移除該等結晶缺陷。亦揭示形成一半導體元件結構之額外方法，及相關的半導體元件結構、半導體元件，及電子系統。

Description

用於形成包含二維材料結構之半導體元件結構之方法、以及相關的半導體元件結構及電子系統
本發明之實施例係關於半導體元件設計及製造之領域。更具體言之，本發明之實施例係關於形成包含二維材料結構之半導體元件結構之方法，且係關於相關的半導體元件結構、半導體元件及電子系統。
當前正在研究二維(2D)材料以供用於各種半導體元件中。如本文中所使用，一「二維材料」或「2D材料」係指由一單個(例如，僅一個)單分子層單元(例如，原子、分子)透過分子內力(例如，共價鍵)接合在一起形成且包含一單個單分子層單元之一結晶材料。包含多個2D材料之一結構(例如，一堆疊結構)之鄰近2D材料透過一或多個分子間力(例如，凡得瓦力(Van der Waals forces))彼此耦合。換言之，一單個2D材料之單元(例如，原子、分子)透過分子內力彼此耦合且可透過分子間力耦合至鄰近於(例如，在其上方、在其下方)其(若存在)之一第二2D材料之單元(例如，原子、分子)。2D材料之薄結構以及電磁頻譜之可見部分中之一直接能帶隙表示，2D材料適用於在多種數位電子元件及光電元件中使用。 不幸的是，與習知形成2D材料相關聯之問題可減小其中併入2D材料之半導體元件(例如，數位電子元件、光電元件)之效能及可靠性。例如，形成2D材料之習知方法可導致2D材料內之顯著結晶缺陷，其可負面地影響包含2D材料之半導體元件結構及半導體元件之性質。例如，習知形成之2D材料可展現非所要間隙及空位缺陷，諸如由Haldar, S.等人描述之「2D過渡金屬二硫屬化物MX2 (M = Mo、W；X = S、Se、Te)中之原子標度缺陷之結構、電子及光學性質的一系統研究。」Phys. Rev. B 92, 2015之彼等。此等結晶缺陷可實現2D材料中之非均勻局部電子密度、電流洩漏及淺次臨界斜率，從而導致不可接受之半導體元件變動。 因此，將期望具有形成2D材料之改良之方法，2D材料允許製造具有改良之效能特性之半導體元件結構及半導體元件。
相關申請案之交叉參考 本申請案主張2016年8月31日申請之名為「METHODS OF FORMING SEMICONDUCTOR DEVICE STRUCTURES INCLUDING TWO-DIMENSIONAL MATERIAL STRUCTURES, AND RELATED SEMICONDUCTOR DEVICE STRUCTURES AND ELECTRONIC SYSTEMS」之美國專利申請案第15/253,454號之申請日的權利。 揭示形成包含2D材料結構之半導體元件結構之方法，亦揭示相關的半導體元件結構、半導體元件及電子系統。在一些實施例中，一種形成一半導體元件結構之方法包含：在一基板上或上方形成至少一個2D材料；及使2D材料經歷至少一個雷射處理程序以選擇性地激發、調動及至少部分(例如，實質上)消除2D材料內之結晶缺陷(例如，間隙缺陷、空位缺陷)。雷射處理程序包含：選擇電磁輻射之至少一個頻率以至少部分基於針對2D材料之一無結晶缺陷形式與2D材料之一結晶缺陷負載形式之振動頻譜的一比較而曝露2D材料；且接著在基板上或上方形成2D材料期間及/或之後將2D材料曝露至輻射之選定(一個或若干)頻率。可藉由識別沿振動頻譜之互相(例如，共同、共用)共振頻率選擇電磁輻射之(一或若干)頻率，其中在2D材料之無結晶缺陷形式與2D材料之結晶缺陷負載形式之共振峰值強度之間存在一差異。電磁輻射之至少一個選定頻率可直接對應於(例如，可與其實質上相同，諸如與其完全相同)一或多個此等互相共振頻率。視需要，熱退火程序及一遠端電漿處理程序之一或多者可結合雷射處理程序使用。例如，可在雷射處理程序之前、期間及/或之後執行至少一個熱退火程序，以協助或至少部分促進自2D材料移除結晶缺陷。與在不使用本發明之方法之情況下形成的習知2D材料結構相比，本發明之方法可有效地減小或甚至消除2D材料內之一結晶缺陷密度以形成具有增強之電性質之一2D材料結構。 下列描述提供特定細節(諸如材料組合物及處理條件)，以便提供對本發明之實施例之一透徹描述。然而，一般技術者應瞭解，可在不採用此等特定細節之情況下實踐本發明之實施例。實際上，可結合工業中所採用之習知半導體製造技術實踐本發明之實施例。另外，下文提供之描述不形成用於製造一半導體元件(例如，一記憶體元件)之一完整程序流程。下文描述之半導體元件結構不形成一完整半導體元件。下文中僅詳細描述理解本發明之實施例所必需之此等程序動作及結構。可藉由習知製造技術執行用以自半導體元件結構形成一完整半導體元件之額外動作。 本文中呈現之圖式僅為闡釋性目的，且並不意謂任何特定材料、組件、結構、元件或系統之實際視圖。期望自(例如)製造技術及/或容限引起之圖式中描繪之形狀的變動。因此，本文所描述之實施例不應被解譯為受限於所繪示之特定形狀或區域，而應包含由(例如)製造引起之形狀偏差。例如，經繪示或描述為盒形之一區域可具有粗糙及/或非線性特徵，經繪示或描述為圓形之一區域可包含一些粗糙及/或線性特徵。此外，所繪示之銳角可經修圓，且反之亦然。因此，圖中所繪示之區域在本質上具示意性，且其等形狀不意欲繪示一區域之精確形狀且不限制申請專利範圍之範疇。圖式未必按比例繪製。另外，圖之間共用之元件可保持相同數字符號。 如本文中所使用，術語「垂直」、「縱向」、「水平」及「橫向」係指一結構之一主平面且不必由地球之重力場定義。一「水平」或「橫向」方向係實質上平行於結構之主平面之一方向，而一「垂直」或「縱向」方向係實質上垂直於結構之主平面之一方向。與結構之其他表面比較，結構之主平面係由具有一相對較大面積之結構之一表面界定。 如本文中所使用，空間關係術語，諸如「在下方」、「在下面」、「低於」、「底部」、「在上方」、「在上面」、「頂部」、「前方」、「後方」、「左邊」、「右邊」及類似者可為便於描述而用於描述如圖示中繪示之一個元件或特徵與另一元件或特徵之關係。除非以其他方式說明，否則空間關係術語意欲涵蓋除圖中所描繪之定向之外的材料的不同定向。例如，若圖中之材料經反轉，則被描述為在其他元件或特徵「下方」、「下面」、「底下」或「底部」之元件將被定向為在該等其他元件或特徵「上方」或「頂部上」。因此，術語「下方」可涵蓋「上方」及「下方」兩者之一定向，其取決於其中使用該術語之內文，如一般技術者所明白。材料可以其他方式定向(例如，旋轉90度、反向、翻轉)，且相應地解釋本文中所使用之空間相對描述符。 如本文中所使用，單數形式「一(a/an)」及「該」意欲亦包含複數形式，除非上下文另有明確指示。 如本文中所使用，術語「經組態」係指以一預定方式促進操作結構及設備之一或多者之至少一個結構及至少一個設備之一或多者之一大小、形狀、材料組成及配置。 如本文中所使用，片語「經耦合至」係指彼此經可操作地連接(諸如透過一直接歐姆連接或透過一間接連接(例如，經由另一結構)之電連接)之結構。 如本文中所使用，關於一給定參數、性質或條件之術語「實質上」意謂且包含一般技術者將理解給定參數、性質或條件之一程度滿足諸如可接受製造容限內之一方差度。藉由實例，取決於實質上滿足之特定參數、性質或條件，參數、性質或條件，可至少90.0%滿足、至少95.0%滿足、至少99.0%滿足或甚至至少99.9%滿足。 如本文中所使用，關於一給定參數之術語「約」包涵所述數值，且具有上下文指示之含義(例如，其包含與給定參數之量測相關聯之誤差程度)。 現將參考圖1來描述本發明之一實施例，圖1繪示包含一基板102及在基板102上或上方之一2D材料結構104之一半導體元件結構100。儘管圖1描繪半導體元件結構100之一特定組態，然一般技術者將瞭解，不同半導體元件結構組態(例如，形狀、大小等)在技術中已知且可經調適以用於本發明之實施例中。圖1繪示半導體元件100之僅一項非限制性實例。 基板102可包括可在其上可形成額外材料之任何基底材料或結構。基板102可為一半導體基板、一支撐結構上之一基底半導體材料、一金屬電極，或具有在其上形成一或多個材料、結構或區域之一半導體基板。基板102可係一習知矽基板，或包括一半導體材料層之其他塊體基板。如本文中所使用，術語「塊體基板」不僅意謂及包含矽晶圓，且意謂及包含絕緣體上矽(SOI)基板(諸如藍寶石上矽(「SOS」)基板或玻璃上矽(「SOG」)基板)、一基底半導體基座上之矽的磊晶層，及其他半導體或光電材料(諸如矽鍺、鍺、砷化鎵、氮化鎵及磷化銦)。基板102可經摻雜或未經摻雜。藉由非限制性實例，一基板102可包括以下之至少一者：矽、二氧化矽、具有原生氧化物之矽、氮化矽、一含碳氮化矽、玻璃、半導體、金屬氧化物、金屬、氮化鈦、含碳氮化鈦、鉭、氮化鉭、含碳氮化鉭、鈮、氮化鈮、含碳氮化鈮、鉬、氮化鉬、含碳氮化鉬、鎢、氮化鎢、含碳氮化鎢、銅、鈷、鎳、鐵、鋁及一貴金屬。 2D材料結構104可由一或多個2D材料形成且包含一或多個2D材料。藉由非限制性實例，2D材料結構104可由以下形成且包含以下：一或多個石墨烯；氧化石墨烯；錫烯；磷烯；六方氮化硼(h-BN)；硼墨烯；矽烯；石墨炔；锗烯；鍺烷；一2D超晶體；具有一般化學式MX2 之一過渡金屬二硫屬化物(TMDC)，其中M係一過渡金屬(例如，鉬(Mo)、鎢(W)、鈮(Nb)、鋯(Zr)、鉿(Hf)、錸(Re)、鉑(Pt)、鈦(Ti)、鉭(Ta)、釩(V)、鈷(Co)、鎘(Cd)或鉻(Cr))及X係一硫族(例如，硫(S)、硒(Se)或碲(Te))；具有一般化學式Mn+1Xn(亦稱為一「MXene」)且包含氧根(–O)、氫氧根(-OH)或氟根(‑F)表面終端之一碳化物或碳氮化合物，其中M係來自元素週期表(例如，Ti、Hf、Zr、V、Nb、Ta)之群IV或V之一過渡金屬及X係選自碳(C)及氮(N)；及一金屬材料(例如，鈀(Pd)、銠(Rh))、一半金屬材料或一半導體材料之一單分子層。在一些實施例中，2D材料結構104係由一或多個TMDC單分子層形成且包含一或多個TMDC單分子層，諸如MoS2 、MoSe2 、MoTe2 、WS2 、WSe2 、WTe2 、NbSe2 、ZrS2 、ZrSe2 、HfS2 、HfSe2 及ReSe2 之一或多個單分子層。 2D材料結構104可包含一單個(例如，僅一個) 2D材料，或可包含多個(例如，一個以上) 2D材料。藉由非限制性實例，2D材料結構104可係由至少兩個不同2D材料之一堆疊形成且包含至少兩個不同2D材料之一堆疊。一第一2D材料可在基板102上或上方形成，及一第二2D材料可在第一2D材料上形成。另外，一或多個額外2D材料可(視需要)在第二2D材料上或上方形成。若2D材料結構104包括不同2D材料之一堆疊，則該堆疊之縱向鄰近2D材料可透過一或多個分子間力(諸如凡得瓦力) (例如，相對於分子內力，諸如共價鍵)彼此耦合。在一些實施例中，2D材料結構104僅係由一個2D材料形成且僅包含一個2D材料。在額外實施例中，2D材料結構104係由一個以上2D材料形成且包含一個以上2D材料。儘管2D材料結構在圖1中繪示為一平面結構，然在額外實施例中，2D材料結構104可展現一不同結構組態，諸如一非平面結構。 如下文進一步詳細描述，與具有相同2D材料組合物(例如，由相同2D材料形成且包含相同2D材料)但透過習知程序形成之習知2D材料結構相比，2D材料結構104展示減小之結晶缺陷。與具有相同2D材料組合物之習知2D材料結構相比，2D材料結構104可(例如)展現間隙缺陷及/或空位缺陷之一減小之密度。藉由非限制性實例，若2D材料結構104係由具有一般化學式MX2 (例如，MoS2 、MoSe2 、MoTe2 、WS2 、WSe2 、WTe2 、NbSe2 、ZrS2 、ZrSe2 、HfS2 、HfSe2 、ReSe2 )之至少一個TMDC形成且包含至少一個TMDC，則與具有相同2D材料組合物但透過一習知程序形成之一2D材料結構相比，TMDC可具有一減小數目之X間隙缺陷、X空位缺陷、M間隙缺陷、M空位缺陷、MX空位缺陷及XX空位缺陷之一或多者。上文提及之缺陷在本文中統稱為結晶缺陷。在一些實施例中，與透過一習知程序由至少一個TMDC形成之一2D材料結構相比，2D材料結構104係由至少展現一減小數目之X間隙及X空位缺陷之至少一個TMDC形成。在額外實施例中，2D材料結構104係由實質上不含(例如，完全不含)所有結晶缺陷之至少一個2D材料形成且包含至少一個2D材料。 可藉由以下而在基板102上或上方形成2D材料結構104：在基板102上或上方形成(例如，生長、沈積)至少一個2D材料；使2D材料經歷至少一個雷射處理程序，該至少一個雷射處理程序採用對應於(例如，與其相同) 2D材料之結晶缺陷之一或多個共振頻率的電磁輻射之一或多個選定頻率。將2D材料曝露至選定頻率之電磁輻射至少部分(例如，實質上)消除來自2D材料之結晶缺陷。選定頻率之輻射選擇性地激發、解離及調動2D材料之結晶缺陷。結晶缺陷朝向2D材料之終端(例如，周邊側、周邊邊緣)在平面內遷移(擴散)，其中其等可自2D材料移除(例如，自其消除)。另外，當結晶缺陷跨2D材料移動時，彼此幾何接近之互補缺陷(例如，帶相反電荷之缺陷)可彼此吸引(例如，藉由庫倫吸引)且相互作用以消除彼此。例如，若2D材料包括一TMDC，則一行動X間隙缺陷可吸引至與其幾何接近之一行動X空位缺陷且與行動X空位曲線相互作用並消除X間隙缺陷及X空位缺陷兩者，及/或一行動M間隙缺陷可吸引至與其幾何接近之一行動M空位缺陷且與行動M空位缺陷相互作用並消除M間隙缺陷及M空位缺陷兩者。 可使用一生長程序及一沈積程序之一或多者在基板102上或上方形成至少一個2D材料。藉由非限制性實例，可使用以下之一或多者在基板102上或上方形成2D材料：一原位生長程序、一物理氣相沈積(「PVD」)程序、一化學氣相沈積(「CVD」)程序、一金屬有機化學氣相沈積(「MOCVD」)程序、一電漿增強型化學氣相沈積(PECVD)程序、原子層沈積(「ALD」)程序、一旋轉塗覆程序及一覆蓋塗覆程序。原位生長程序包含(但不限於)磊晶生長程序，諸如原子層磊晶(ALE)、脈衝原子層磊晶(PALE)、分子束磊晶(MBE)、氣源MBE、有機金屬MBE及化學束磊晶(CBE)。PVD程序包含(但不限於)濺鍍、蒸鍍及電離PVD之一或多者。經利用以在基板102上或上方形成2D材料之程序可至少部分取決於2D材料及基板102之材料性質，且可影響存在於2D材料中之結晶缺陷之數目(例如，密度)。在一些實施例中，使用一CVD程序在基板102上或上方形成2D材料。 雷射處理程序包含選擇至少一個頻率之電磁輻射之至少一個頻率以曝露至少一個2D材料，且將2D材料曝露至選定頻率之電磁輻射。可至少部分基於針對2D材料之一無結晶缺陷(例如，完美、原始)形式與2D材料之一結晶缺陷負載(例如，不完美、有缺陷)形式之振動頻譜之一比較選擇電磁輻射之頻率。不展示2D材料之無結晶缺陷形式與2D材料之結晶缺陷負載形式之共振峰值強度之間的實質重疊之沿針對2D材料之無結晶缺陷形式及2D材料之結晶缺陷負載形式的振動頻譜(例如，如藉由一振動差頻譜比較)之互相共振頻率識別可用來選擇性地激發、調動及至少部分(例如，實質上)消除2D材料內之結晶缺陷之電磁輻射的頻率。 作為一非限制性實例，圖2係繪製針對MoS2 之一無結晶缺陷(「完美」)形式及MoS2 之一結晶缺陷負載(「有缺陷」)形式之振動頻譜的一圖表。如圖2中所展示，圖表識別不同共振頻率，其中MoS2 之結晶缺陷負載形式之共振峰值強度與MoS2 之無結晶缺陷形式之共振峰值強度實質上偏移(例如，實質上不同)。例如，MoS2 之結晶缺陷負載形式至少在約224.3 cm-1 、約345.1 cm-1 及約382.2 cm-1 之共振頻率下展現相對較高共振峰值強度，其中MoS2 之無結晶缺陷形式在此等共振頻率下展現相對較低共振峰值強度。相應地，基於針對MoS2 之無結晶缺陷形式及MoS2 之結晶缺陷負載形式的振動頻譜，可(例如)選擇約224.3 cm-1 之一電磁輻射頻率、約345.1 cm-1 之一電磁輻射頻率及約382.2 cm-1 之一電磁輻射頻率之一或多者來處理在基板102上或上方形成之MoS2 以減小MoS2 之一結晶缺陷強度。取決於(例如)在其上形成MoS2 之一基板(例如，基板102)之性質(例如，材料組合物)，針對MoS2 之無結晶缺陷形式及結晶缺陷負載形式之振動頻譜可不同於(例如，共振峰值可偏移至不同振動頻率)圖2中所繪示之彼等。然而，針對一給定下層基板，即使MoS2 之無結晶缺陷形式及結晶缺陷負載形式之振動頻譜不同於圖2中所展示，但其中MoS2 之一結晶缺陷負載形式之共振峰值強度實質上不同於MoS2 之一無結晶缺陷形式之共振峰值強度的互相共振頻率識別可經選擇且用以處理在給定基板上方形成之MoS2 之電磁輻射之頻率，以減小MoS2 內之結晶缺陷之數目。 可使用一或多個習知模型化程序(諸如一或多個習知計算量子力學模型化程序)來產生(例如，計算)針對2D材料之無結晶缺陷形式之一振動頻譜，此等模型化程序在本文中未被詳細描述。模型化程序可包含幾何最優化接著振動分析。藉由非限制性實例，可使用一習知密度泛函理論(DFT)分析程序來計算針對2D材料之無結晶缺陷形式之振動頻譜。可定義且分析2D材料之單元結構，以判定如何在理論上於一給定基板上形成2D材料之無結晶缺陷形式。可接著執行2D材料之無結晶缺陷形式之計算分析，以評估其在不同振動頻率下之共振，且開發其振動頻譜。 可使用一或多個習知振動頻譜法程序(諸如一習知紅外頻譜法程序及一習知拉曼頻譜法(Raman spectroscopy)程序之一或多者)來產生針對2D材料之結晶缺陷負載形式之一振動頻譜，該等程序在本文中未被詳細描述。2D材料之一實際(例如，非模型化、非理論)結晶缺陷負載形式可經歷一習知振動頻譜法程序(例如，一習知2D紅外頻譜法程序)，以產生針對2D材料之結晶缺陷負載形式之一振動頻譜，該振動頻譜可透過習知計算量子力學模型化程序來與針對2D材料之無結晶缺陷形式產生之一振動頻譜比較。用於產生針對2D材料之結晶缺陷負載形式之一振動頻譜之適合振動頻譜法程序的非限制性實例包含四波混合程序及幫浦探針程序(例如，雙脈衝光子回波程序、三脈衝光子回波程序、外差四波混合程序、零差四波混合程序、雙頻外差暫態光柵程序、頻率分解型四波混合程序、頻 譜分解型四波混合程序、脈衝塑形四波混合程序、窄頻帶四波混合程序、寬頻帶四波混合程序、時間閘控四波混合程序)、六波混合程序及八波混合程序。在額外實施例中，可使用一或多個習知模型化程序(諸如一或多個習知計算量子力學模型化程序)來產生針對2D材料之結晶缺陷負載形式之一振動頻譜。 在選擇用以曝露至少一個2D材料之電磁輻射之至少一個頻率之後，可使用經組態且操作以產生具有選定頻率之電磁輻射之一或多個雷射光束的至少一個雷射源以選定頻率的電磁輻射來處理2D材料(例如，曝露、經歷)。可採用能夠產生且引導具有選定頻率之電磁輻射之至少一個雷射光束朝向2D材料的任何雷射源。藉由非限制性實例，雷射源可包括以下之一或多者：一氣體雷射(例如，一氧化碳(CO)雷射、二氧化碳(CO2)雷射)、一半導體雷射(例如，一鉛(Pb)鹽半導體雷射、一量子串接雷射(QCL))及一固態雷射。 選定頻率之電磁輻射可係由一單個(例如，僅一個)雷射源產生，或可係由多個(例如，一個以上)雷射源產生。若利用多個雷射源，則多個雷射源之各者可係實質上彼此相同，且可產生實質上相同之選定頻率的電磁輻射，或多個雷射源之至少一者可係不同於多個雷射源之至少另一者及/或產生與多個雷射源之至少另一者不同之一選定頻率的電磁輻射。在一些實施例中，藉由一單個雷射源產生一單個選定頻率之電磁輻射。在額外實施例中，藉由多個雷射源產生一單個選定頻率之電磁輻射。在進一步實施例中，藉由多個雷射源產生多個選定頻率之輻射。若利用多個雷射源，則可同時、循序或其組合使用多個雷射源。例如，可使用多個雷射源之一或多者以處理具有對應於一第一共振頻率之一第一選定頻率之電磁輻射的2D材料，其中2D材料之無結晶缺陷形式及結晶缺陷負載形式的共振峰值強度彼此不同(例如，偏移)，且接著可隨後使用多個雷射源之一或多個其他者來處理具有對應於一第二共振頻率之一第二選定頻率之電磁輻射的2D材料，其中2D材料之無結晶缺陷形式及結晶缺陷負載形式之共振峰值強度彼此不同。作為另一實例，可使用多個雷射源之一或多者來處理具有對應於一第一共振頻率之一第一選定頻率之電磁輻射的2D材料，其中2D材料之無結晶缺陷形式及結晶缺陷負載行形式的共振峰值強度彼此不同，且可同時使用多個雷射源之一或多個其他者與多個雷射源之一或多者，以處理具有對應於一第二共振頻率之一第二選定頻率之電磁輻射的2D材料，其中2D材料之無結晶缺陷形式及結晶缺陷負載形式的共振峰值強度彼此不同。 雷射處理程序可採用足以減小或甚至消除2D材料之一結晶缺陷密度之任何雷射光束功率及曝露持續時間。針對一給定應用之雷射光束功率及持續時間可至少部分取決於所利用之(一或多個)電磁輻射頻率及2D材料之性質(例如，材料組合物、尺寸)。可使用一衰減器元件來將在2D材料之一表面處之一雷射光束功率位準(例如，密度)控制至促進選擇激發、調動及至少部分(例如，實質上)消除2D材料內之結晶缺陷之一位準。2D材料之一表面處之一雷射光束功率位準可(例如)在約1瓦(W)至約1000 W之一範圍內。另外，可使用一調變器元件(例如，一聲光調變器元件)來控制雷射光束曝露之一持續時間。雷射光束曝露之一持續時間可(例如)在自約1毫秒(ms)至約30秒(s)之一範圍內。 雷射處理程序可將2D材料曝露至一單個(例如，僅一個)劑量之一或多個選定頻率之電磁輻射以形成2D材料結構104 (圖1)，或可將2D材料曝露至多個劑量之一或多個選定頻率之輻射以形成2D材料結構104。若利用多個劑量，則一初始劑量可部分減小2D材料之一結晶缺陷密度，及至少另一劑量可進一步減小2D材料之結晶缺陷密度以形成2D材料結構104。多個劑量之各者可實質上相同(例如，採用實質上相同之選定輻射頻率、功率及持續時間)，或多個劑量之至少一者可不同於多個劑量之至少另一者(例如，採用一不同選定之輻射頻率、一不同功率及/或一不同持續時間)。 沿展現各自共振峰值強度之間之差異的2D材料之無結晶缺陷形式及結晶缺陷負載形式的多向共振頻譜將一2D材料曝露至對應於一特定(一或若干)共振頻率之一選定(一或若干)頻率之電磁輻射促進關於使用輻射修改2D材料內之哪種類型之化學鍵的一高選擇度。當2D材料曝露至選定頻率之電磁輻射時，僅在選定頻率處或附近之化學鍵將由輻射給予最多能量。選定頻率之電磁輻射可由形成一2D材料之缺陷區域(例如，2D材料內之結晶缺陷)之化學鍵吸收，而不實質上由形成2D材料之非缺陷區域之化學鍵、基板102 (圖1)之化學鍵、2D材料與基板102之間之化學鍵及2D材料與另一2D材料(若存在)之間之化學鍵吸收。相應地，選定頻率之電磁輻射可選擇性地僅修改形成2D材料之結晶缺陷之化學鍵。未由形成2D材料之缺陷區域之化學鍵吸收的電磁輻射可經反射或透射穿過2D材料及基板102。因此，使用選定頻率之電磁輻射來減小2D材料之結晶缺陷密度可在不接近已選擇電磁輻射以一起共振之化學鍵的2D材料(及基板102)之區域中產生少量或不產生熱。藉由控制半導體元件製造中之熱之產生及使用，可避免引入熱缺陷，且可更容易達成低溫製造技術。 因此，根據本發明之實施例，一種形成一半導體元件結構之方法包括在一基板上方形成至少一個2D材料。使用具有對應於至少一個2D材料內之結晶缺陷之一共振頻率的一電磁輻射頻率之至少一個雷射光束處理至少一個2D材料，以選擇性地自至少一個2D材料激發且移除結晶缺陷。 另外，根據本發明之額外實施例，形成一半導體元件結構之另一方法包括使一基板上之一2D材料經歷一雷射處理程序以減小2D材料之一結晶缺陷密度。雷射處理程序包括將2D材料曝露至與2D材料之無結晶缺陷形式及結晶缺陷負載形式之至少一個共振頻率實質上相同的至少一個頻率之電磁輻射，其中2D材料之無結晶缺陷形式及結晶缺陷負載形式之共振峰值強度彼此不同。 在一些實施例中，一熱退火程序可結合雷射處理程序使用以促進或增強2D材料之結晶缺陷密度之一減小且形成2D材料結構104 (圖1)。若採用，則熱退火程序可將2D材料加熱至大於2D材料之形成(例如，生長、沈積)溫度之一溫度，以提升所有原子及結晶缺陷之一基態且增加結晶缺陷在2D材料外擴散之一速率。藉由非限制性實例，若在小於或等於約225ºC之一溫度下形成2D材料(例如，MoS2 )，則熱退火程序可使2D材料經歷大於約225ºC (例如，大於或等於約250ºC、大於或等於約300ºC或大於或等於約400ºC)之一溫度，以提升所有原子(例如，Mo原子、S原子)及結晶缺陷(例如，S間隙缺陷、S空位缺陷、Mo間隙缺陷、Mo空位缺陷、MoS空位缺陷及DD空位缺陷)之一基態且在雷射處理程序期間增加結晶缺陷在2D材料外擴散之一速率。適合熱退火程序包含(但不限於)熔爐退火程序、腔室退火程序及雷射退火程序。在額外實施例中，可在不執行與其結合之一熱退火程序之情況下執行雷射處理程序。在進一步實施例中，可採用一磁場、一電場、一偏壓或其一組合之一或多者來增加晶體缺陷在2D材料外擴散之速率。 2D材料可在基板102上或上方形成(例如，沈積、生長) 2D材料期間、在基板102上或上方形成2D材料之後或其一組合而經歷雷射處理程序及熱退火程序(若存在)。若結合雷射處理程序採用一熱退火程序，則可依任何順序執行雷射處理程序及熱退火程序，且在其間存在任何量之時間重疊。可同時、循序或其一組合執行雷射處理程序及熱退火程序(若存在)。另外，不存在對可執行一雷射處理程序及/或一熱退火程序之次數之限制。相應地，可多次執行雷射處理程序及熱退火程序(若存在)之一或多者，且針對雷射處理程序及熱退火程序(若存在)之每次重複虛無依相同順序或相同時間重疊執行。 在一些實施例中，在基板102上或上方形成2D材料期間，至少一個2D材料經歷雷射處理程序，以選擇性地激發、調動及至少部分(例如，實質上)消除2D材料內之結晶缺陷。另外，可在不執行與其並行之熱退火程序之情況下執行雷射處理程序。換言之，2D材料可在不使用一單獨熱退火程序(例如，熔爐退火程序、一腔室退火程序、一雷射退火程序)之情況下經歷雷射處理程序以將2D材料加熱至大於其一形成溫度之一溫度。在此等實施例中，用以形成2D材料之由程序(例如，沈積程序、生長程序)供應之熱可(自身)足以提升2D材料之所有原子及結晶缺陷之一基態且促進結晶缺陷在2D材料外擴散之一所要速率。 在額外實施例中，在基板102上或上方形成2D材料期間，至少一個2D材料經歷雷射處理程序及熱處理程序以選擇性地激發、調動及至少部分(例如，實質上)消除2D材料內之結晶缺陷。與雷射處理程序並行執行熱退火程序(例如，熔爐退火程序、腔室退火程序、雷射退火程序)。採用熱退火程序以將2D材料加熱至大於否則將藉由用以單獨形成2D材料之程序(例如，沈積程序、生長程序)供應之熱達成的一溫度。單獨熱退火程序提升2D材料之所有原子及結晶缺陷之一基態，以在其形成期間增加結晶缺陷在2D材料外擴散之速率。 在又額外實施例中，至少一個2D材料形成於基板102上或上方，且接著經歷雷射處理程序及熱退火程序，以選擇性地激發、調動及至少部分(例如，實質上)消除2D材料內之結晶缺陷。換言之，僅在已在基板102上或上方形成(例如，沈積、生長)2D材料之後執行雷射處理程序及熱退火程序各者。可在繼形成2D材料後已經過一間隔時段之後，例如使用雷射處理程序及熱退火程序來修復2D材料。2D材料可已在間隔時段期間自其一形成溫度冷卻。與雷射處理程序並行執行熱退火程序(例如，熔爐退火程序、腔室退火程序、雷射退火程序)。熱退火程序提升2D材料之所有原子及結晶缺陷之一基態，以在並行雷射處理程序期間增加結晶缺陷在2D材料外擴散之速率。 在進一步實施例中，在基板102上或上方形成至少一個2D材料，2D材料接著經歷熱退火程序，且接著經熱處理2D材料經歷雷射處理程序以選擇性地激發、調動及至少部分(例如，實質上)消除經熱處理2D材料內之結晶缺陷。換言之，僅在已在基板102上或上方形成(例如，沈積、生長) 2D材料之後執行熱退火程序，且在熱退火程序之後執行雷射處理程序。可在繼形成2D材料後已經過一間隔時段之後，例如使用熱退火程序及雷射處理程序之順序來修復2D材料。2D材料可已在間隔時段期間自其一形成溫度冷卻。熱退火程序提升2D材料之所有原子及結晶缺陷之一基態，以在隨後雷射處理程序期間增加結晶缺陷在2D材料外擴散之速率。 在又進一步實施例中，在基板102上或上方形成至少一個2D材料，經形成2D材料接著經歷雷射處理程序，且接著經雷射處理2D材料經歷熱退火程序。換言之，僅在已在基板102上或上方形成(例如，沈積、生長) 2D材料之後執行雷射處理程序，且在雷射處理程序之後執行熱退火程序。可在繼形成2D材料後已經過一間隔時間之後，例如使用雷射處理程序及熱處理程序之順序來修復2D材料。2D材料可已在間隔時段期間自其一成形溫度冷卻。在一些實施例中，熱退火程序在雷射處理程序開始之後但在完成雷射處理程序之前實行，且提升2D材料之所有原子及結晶缺陷之一基態以在剩餘雷射處理程序期間增加結晶缺陷在2D材料外擴散之速率。在額外實施例中，在完成雷射處理程序之後實行熱退火程序。 另外，一遠端電漿處理程序可結合至少雷射處理程序(及熱處理程序，若存在)使用以促進2D材料結構104 (圖1)之形成。遠端電漿處理程序可(例如)用來處理一或多個2D材料之一表面以促進在其上或上方形成一或多個額外2D材料。遠端電漿處理程序可促進在2D材料之表面上或上方之額外2D材料的成核。若採用，則可在基板102上或上方形成一2D材料之後執行遠端電漿處理程序。可(例如)在基板102上或上方之2D材料之至少雷射處理程序(及熱處理程序，若存在)之後執行遠端電漿處理程序。 繼續參考圖1，在形成2D材料結構104之後，包含2D材料結構104之半導體元件結構100可(視需要)經歷額外處理(例如，材料移除程序、額外沈積程序)。可使用習知程序及習知處理設備進行額外處理，且額外處理在本文中不詳細繪示或描述。 根據本發明之實施例形成之半導體元件結構(例如，半導體元件結構100)可用於各種半導體元件中，包含(但不限於)記憶體(例如，隨機存取記憶體(ROM)、唯讀記憶體(ROM))、電晶體(例如，場效電晶體(FET)、薄膜電晶體(TFT)、雙極電晶體)、二極體、反相器、邏輯閘極、接面、光偵測器、光伏打電池、發光二極體(LED)、電子感測器、積體電路及微處理器。藉由非限制性實例，根據本發明之實施例形成之半導體元件結構可用於各種FET中，包含(但不限於)穿隧場效電晶體(TFET) (例如，單閘極TFET、雙閘極TFET、橫向TFET、垂直TFET、合成電場TFET (SE-TFET))及垂直FET (VFET)。可(例如)採用根據本發明之實施例形成之半導體元件結構(例如，半導體元件結構100)的2D材料結構(例如，2D材料結構104)作為FET之通道。 另外，根據本發明之實施例形成之半導體元件(例如，記憶體、電晶體、二極體、反相器、邏輯閘極、接面、光偵測器、光伏打電池、LED、電子感測器、積體電路、微控制器)可包含於各種電子系統中。藉由非限制性實例，圖3係根據本發明之實施例之一電子系統300之一方塊圖。電子系統300可包括(例如)一電腦或電腦硬體組件、一伺服器或其他網路硬體組件、一蜂巢式電話、一數位相機、一個人數位助理(PDA)、一可攜式媒體(例如，音樂)播放器、一WiFi或具備蜂巢式能力之平板電腦(諸如，舉例言之，一iPad®或SURFACE®平板電腦)、一電子書、一導航元件等。電子系統300包含至少一個記憶體元件302。至少一個記憶體元件302可包含(例如)圖1中展示之半導體元件結構100之一實施例。電子系統300可進一步包含至少一個電子信號處理器元件304 (例如，微處理器)。電子信號處理器元件304可(視需要)包含類似於圖1中展示之半導體元件結構100之一實施例的一半導體元件結構。電子系統300可進一步包含用於藉由一使用者(諸如，舉例而言，一滑鼠或其他指向元件、一鍵盤、一觸控板、一按鈕或一控制面板)將資訊輸入至電子系統300中之一或多個輸入元件306。電子系統300可進一步包含用於將資訊(例如，視覺或音訊輸出)輸出至一使用者(諸如，舉例而言，一監測器、一顯示器、一印表機、一音訊輸出插孔、一揚聲器等)之一或多個輸出元件308。在一些實施例中，輸入元件306及輸出元件308可包括可用來皆將資訊輸入至電子系統300且將視覺資訊輸出至一使用者之一單個觸控螢幕元件。一或多個輸入元件306及輸出元件308可與記憶體元件302及電子信號處理器元件304之至少一者電通信。 因此，根據本發明之實施例之一半導體元件包括至少一個半導體元件結構，該至少一個半導體元件結構包括覆疊一基板之一2D材料結構且包括實質上不含間隙缺陷及空位缺陷之一2D材料。 此外，根據本發明之實施例之一電子系統包括至少一個半導體元件及電連接至至少一個半導體元件之周邊電路。至少一個半導體元件包含至少一個半導體元件結構，該至少一個半導體元件結構包括一基板及在該基板上方之一2D材料結構且包括實質上不含結晶缺陷之一或多個2D材料。 與不根據本發明之實施例形成之習知半導體元件結構相比，本發明之方法可有效地減小一或多個2D材料中之結晶缺陷(例如，間隙缺陷、空位缺陷)以促進具有改良之電性質之半導體元件結構(例如，半導體元件結構100)的形成。本發明之雷射處理程序可減小2D材料之結晶缺陷密度，同時避免2D材料及/或與其可操作地相關聯(例如，與其結合)之其他結構(例如，基板100)之非所要改變(例如，非所要結構變形、非所要材料擴散)。根據本發明之實施例之半導體元件結構(例如，半導體元件結構100)可(繼而)改良至少部分併入其中之元件之一或多個性質。與許多習知半導體元件及電子系統相比，包含使用本發明之方法形成之半導體元件結構的半導體元件及電子系統可具有增強之效能、可靠性及耐久性。 雖然本發明容易產生各種修改及替代形式，但已在圖式中藉由實例展示且已在本文中詳細描述特定實施例。然而，本發明不限於所揭示之特定形式。實情係，本發明涵蓋落於隨附申請專利範圍及其等合法等效物之範疇內之所有修改、等效物及替代。
100‧‧‧半導體元件結構
102‧‧‧基板
104‧‧‧2D材料結構
300‧‧‧電子系統
302‧‧‧記憶體元件
304‧‧‧電子信號處理器元件
306‧‧‧輸入元件
308‧‧‧輸出元件
圖1係根據本發明之實施例之一半導體元件結構的一部分橫截面視圖。 圖2係繪示針對二硫化鉬(MoS2 )之一無結晶缺陷(「完美」)形式及MoS2 之一結晶缺陷負載(「有缺陷」)形式的振動頻譜之一圖表。 圖3係根據本發明之實施例之一電子系統之一示意性方塊圖。

Claims (27)

  1. 一種形成一半導體元件結構之方法，其包括： 在一基板上方形成至少一個2D材料；及 使用具有對應於該至少一個2D材料內之結晶缺陷之一共振頻率之電磁輻射之一頻率的至少一個雷射光束來處理該至少一個2D材料，以選擇性地自該至少一個2D材料激發且移除該等結晶缺陷。
  2. 如請求項1之方法，進一步包括自由如下組成之群選擇該至少一個2D材料：石墨烯、氧化石墨烯、錫烯、磷烯、六方氮化硼、硼墨烯、矽烯、石墨炔、锗烯、鍺烷、一2D超晶體、一過渡金屬二硫屬化物、一金屬烯、一金屬材料之一單原子層、一半金屬材料之一單原子層，及一半導體材料之一單原子層。
  3. 如請求項1之方法，其中在一基板上方形成至少一個2D材料包括在該基板上方形成具有一般化學式MX2 之一過渡金屬二硫屬化物，其中M係Mo、W、Nb、Zr、Hf、Re、Pt、Ti、Ta、V、Co、Cd或Cr，且其中X係O、S、Se或Te。
  4. 如請求項1之方法，其中在一基板上方形成至少一個2D材料包括在該基板上方僅形成一個2D材料。
  5. 如請求項1之方法，其中在一基板上方形成至少一個2D材料包括在該基板上方形成一堆疊之不同2D材料。
  6. 如請求項1之方法，其中使用至少一個雷射光束來處理該至少一個2D材料包括使用多個雷射光束處理該至少一個2D材料。
  7. 如請求項6之方法，其中使用多個雷射光束來處理該至少一個2D材料包括使用具有彼此不同之頻率之電磁輻射的雷射光束處理該至少一個2D材料，電磁輻射之該等不同頻率對應於該至少一個2D材料內之該等結晶缺陷的不同共振頻率。
  8. 如請求項7之方法，其中使用具有彼此不同之頻率之電磁輻射的雷射光束來處理該至少一個2D材料包括在將該至少一個2D材料曝露至該等雷射光束之至少一者之後，將該至少一個2D材料曝露至該等雷射之至少另一者。
  9. 如請求項6之方法，其中使用多個雷射光束來處理該至少一個2D材料包括使用該多個雷射光束之至少兩者同時處理該至少一個2D材料。
  10. 如請求項1之方法，其中使用至少一個雷射光束來處理該至少一個2D材料包括將該至少一個2D材料曝露至多個劑量之該電磁輻射。
  11. 如請求項1之方法，進一步包括熱退火該至少一個2D材料。
  12. 如請求項11之方法，其中熱退火該至少一個2D材料包括在使用該至少一個雷射光束處理該至少一個2D材料之前，熱退火該至少一個2D材料。
  13. 如請求項11之方法，其中熱退火該至少一個2D材料包括在使用該至少一個雷射光束處理該至少一個2D材料之後，熱退火該至少一個2D材料。
  14. 如請求項11之方法，其中熱退火該至少一個2D材料包括熱退火該至少一個2D材料，同時使用該至少一個雷射光束處理該至少一個2D材料。
  15. 如請求項1之方法，進一步包括使該至少一個2D材料經歷一遠端電漿處理程序。
  16. 一種形成一半導體元件結構之方法，其包括： 使一基板上之一2D材料經歷一雷射處理程序以減小該2D材料之一結晶缺陷密度，該雷射處理程序包括將該2D材料曝露至與該2D材料之無結晶缺陷形式及結晶缺陷負載形式之至少一個共振頻率實質上相同之電磁輻射的至少一個頻率，其中該2D材料之無結晶缺陷形式及結晶缺陷負載形式的共振峰值強度彼此不同。
  17. 如請求項16之方法，其中使該2D材料經歷一雷射處理程序包括在該基板上形成該2D材料期間，使該2D材料經歷該雷射處理程序。
  18. 如請求項16之方法，其中使該2D材料經歷一雷射處理程序包括在該基板上形成該2D材料之後，使該2D材料經歷該雷射處理程序。
  19. 如請求項16之方法，進一步包括使該2D材料經歷一熱退火程序以升高該2D材料內之所有原子及結晶缺陷之一基態，且增加該等結晶缺陷在該2D材料外擴散之一速率。
  20. 如請求項19之方法，其中使該2D材料經歷一熱退火程序包括在使該2D材料經歷該雷射處理程序之前，使該2D材料經歷該熱退火程序。
  21. 如請求項19之方法，其中使該2D材料經歷一熱退火程序包括使該2D材料同時經歷該熱退火程序及該雷射處理程序。
  22. 一種半導體元件結構，其包括： 一基板；及 一2D材料結構，其在該基板上，且包括實質上不含結晶缺陷之至少一個2D材料。
  23. 如請求項22之半導體元件結構，其中該至少一個2D材料包括至少一個過渡金屬二硫屬化物。
  24. 如請求項22之半導體元件結構，其中該至少一個2D材料包括至少兩個不同2D材料之一堆疊。
  25. 如請求項24之半導體元件結構，其中該至少兩個不同2D材料之各者實質上不含結晶缺陷。
  26. 一種半導體元件，其包括至少一個半導體元件結構，該至少一個半導體元件結構包括覆疊一基板之一2D材料結構，且包括實質上不含間隙缺陷及空位缺陷之一2D材料。
  27. 一種電子系統，其包括： 至少一個半導體元件，其包含至少一個半導體元件結構，該至少一個半導體元件結構包括： 一基板；及 一2D材料結構，其在該基板上方，且包括實質上不含結晶缺陷之一或多個2D材料；及 周邊電路，其經電連接至該至少一個半導體元件。
TW106128291A 2016-08-31 2017-08-21 用於形成包含二維材料結構之半導體元件結構之方法、以及相關的半導體元件結構及電子系統 TWI645448B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/253,454 2016-08-31
US15/253,454 US9991122B2 (en) 2016-08-31 2016-08-31 Methods of forming semiconductor device structures including two-dimensional material structures

Publications (2)

Publication Number Publication Date
TW201826326A true TW201826326A (zh) 2018-07-16
TWI645448B TWI645448B (zh) 2018-12-21

Family

ID=61240656

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106128291A TWI645448B (zh) 2016-08-31 2017-08-21 用於形成包含二維材料結構之半導體元件結構之方法、以及相關的半導體元件結構及電子系統

Country Status (8)

Country Link
US (3) US9991122B2 (zh)
EP (1) EP3507821A4 (zh)
JP (1) JP6990233B2 (zh)
KR (2) KR102318214B1 (zh)
CN (1) CN109690732A (zh)
SG (2) SG10201913614PA (zh)
TW (1) TWI645448B (zh)
WO (1) WO2018044512A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI698932B (zh) * 2019-03-29 2020-07-11 國立清華大學 二維半導體元件、光電單元與二維半導體元件的製造方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9991122B2 (en) 2016-08-31 2018-06-05 Micron Technology, Inc. Methods of forming semiconductor device structures including two-dimensional material structures
WO2021007004A2 (en) * 2019-06-26 2021-01-14 Northwestern University Borophene-based two-dimensional heterostructures, fabricating methods and applications of same
US11121258B2 (en) * 2018-08-27 2021-09-14 Micron Technology, Inc. Transistors comprising two-dimensional materials and related semiconductor devices, systems, and methods
US11136666B2 (en) 2018-08-30 2021-10-05 University Of Kentucky Research Foundation Ordered nanotubes on a two-dimensional substrate consisting of different material properties
KR102178752B1 (ko) * 2018-09-28 2020-11-16 한국과학기술원 2차원 물질의 전기적 특성 회복 및 산화 안정성 개선 방법
CN109152318B (zh) * 2018-10-16 2019-12-20 青岛大学 一种新型的电磁波吸收材料的制备方法
CN109449002B (zh) * 2018-11-28 2020-05-05 北京大学 一种改性Ti3C2Tx材料及其制备和应用
KR102201183B1 (ko) * 2018-12-11 2021-01-13 한국과학기술원 수소 플라즈마를 활용한 이차원 물질의 전기적 특성 회복 방법 및 이의 장치
US11694895B2 (en) * 2019-02-14 2023-07-04 The Government of the United States of America, as represented by the Secretarv of the Navy Method and use for low-temperature epitaxy and film texturing between a two-dimensional crystalline layer and metal film
CN109830381B (zh) * 2019-04-04 2021-01-19 兰州理工大学 用于超级电容器电极的MXene/MoS2复合材料制备方法
US11581430B2 (en) 2019-08-22 2023-02-14 Globalfoundries U.S. Inc. Planar transistor device comprising at least one layer of a two-dimensional (2D) material and methods for making such transistor devices
KR102254040B1 (ko) 2019-12-05 2021-05-20 한국과학기술원 마이크로 슈퍼 커패시터 소자의 제조방법
KR102301616B1 (ko) * 2019-12-31 2021-09-14 서울대학교산학협력단 이차원 전이 금속 카바이드 투명 전극을 포함하는 발광 소자 및 이의 제조 방법
CN111192938B (zh) * 2020-01-14 2021-11-30 天津理工大学 一种光电突触器件的制备及调制方法
CN111389394B (zh) * 2020-03-04 2022-10-21 南方科技大学 一种金属单原子催化剂及其制备方法
US11777036B2 (en) 2020-08-27 2023-10-03 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
US11889680B2 (en) 2020-08-28 2024-01-30 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
US11393920B2 (en) 2020-09-28 2022-07-19 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
CN112695218A (zh) * 2020-12-15 2021-04-23 青岛可健可康负离子技术股份有限公司 一种石墨炔负氧离子发射针的制备工艺
US20220190195A1 (en) * 2020-12-16 2022-06-16 United States Of America As Represented By The Secretary Of The Navy Laser Removal of Defects in a Dielectric for Modulating an Adjoining Atomically Two-Dimensional Material
CN113206004B (zh) * 2021-04-19 2024-05-28 武汉大学 二维材料压应变工程的激光冲击制备方法
CN113206006A (zh) * 2021-04-21 2021-08-03 武汉大学 二维材料拉应变工程的激光冲击制备方法
US20230066996A1 (en) * 2021-09-01 2023-03-02 Globalfoundries U.S. Inc. Lateral bipolar junction transistors containing a two-dimensional material
KR102501490B1 (ko) * 2022-08-11 2023-02-17 한국화학연구원 옵티컬 솔더링을 이용한 이차원 박막 물질의 접합 및 결점 구조 형성 방법과, 그 접합 및 결점 구조
CN116902928B (zh) * 2023-07-12 2024-05-28 大连理工大学盘锦产业技术研究院 纳米花结构的钛掺杂二硒化铪及其制备方法

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07105340B2 (ja) 1992-10-06 1995-11-13 名古屋大学長 完全無欠陥表面を作成する方法
US5784400A (en) * 1995-02-28 1998-07-21 Massachusetts Institute Of Technology Resonant cavities employing two dimensionally periodic dielectric materials
JPH1126389A (ja) * 1997-06-30 1999-01-29 Sumitomo Electric Ind Ltd ダイヤモンドの改質方法
JP2001338894A (ja) * 2000-05-26 2001-12-07 Matsushita Electric Ind Co Ltd 固体試料のアニール方法および半導体不純物ドーピング層形成方法
JP2004158627A (ja) * 2002-11-06 2004-06-03 Renesas Technology Corp 半導体装置の製造方法
DE602004020538D1 (de) * 2003-02-28 2009-05-28 Semiconductor Energy Lab Verfahren und Vorrichtung zur Laserbestrahlung, sowie Verfahren zur Herstellung von Halbleiter.
US20070053168A1 (en) * 2004-01-21 2007-03-08 General Electric Company Advanced heat sinks and thermal spreaders
WO2006033962A2 (en) 2004-09-20 2006-03-30 Wisconsin Alumni Research Foundation Nonlinear spectroscopic methods for identifying and characterizing molecular interactions
DE102006034786B4 (de) * 2006-07-27 2011-01-20 Siltronic Ag Monokristalline Halbleiterscheibe mit defektreduzierten Bereichen und Verfahren zur Ausheilung GOI-relevanter Defekte in einer monokristallinen Halbleiterscheibe
JP5004160B2 (ja) 2006-12-12 2012-08-22 株式会社日本製鋼所 結晶質半導体膜の製造方法および半導体膜の加熱制御方法ならびに半導体結晶化装置
KR20110042952A (ko) * 2009-10-20 2011-04-27 삼성전자주식회사 레이저 광을 이용한 그라핀의 힐링방법 및 전자소자 제조방법
KR101603771B1 (ko) 2009-10-21 2016-03-16 삼성전자주식회사 2차원 시트 물질을 이용한 전자 소자 및 그 제조 방법
JP2013510443A (ja) * 2009-11-03 2013-03-21 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 非周期的なパルスによる部分的溶解膜処理のシステムおよび方法
JP5610471B2 (ja) 2010-04-27 2014-10-22 株式会社日本製鋼所 結晶材料改質装置および結晶材料の改質方法
US8569149B2 (en) 2010-05-06 2013-10-29 Micron Technology, Inc. Method of treating a semiconductor device
US9281385B2 (en) * 2010-06-18 2016-03-08 Samsung Electronics Co., Ltd. Semiconducting graphene composition, and electrical device including the same
JP5302937B2 (ja) * 2010-07-20 2013-10-02 株式会社イー・エム・ディー 不純物活性化方法、半導体装置の製造方法
US8524599B2 (en) * 2011-03-17 2013-09-03 Micron Technology, Inc. Methods of forming at least one conductive element and methods of forming a semiconductor structure
JP5433631B2 (ja) 2011-05-20 2014-03-05 株式会社日立ハイテクノロジーズ 半導体デバイスの欠陥検査方法およびそのシステム
US9193595B2 (en) * 2011-06-21 2015-11-24 Drexel University Compositions comprising free-standing two-dimensional nanocrystals
US10838124B2 (en) * 2012-01-19 2020-11-17 Supriya Jaiswal Materials, components, and methods for use with extreme ultraviolet radiation in lithography and other applications
KR101919423B1 (ko) 2012-08-01 2018-11-19 삼성전자주식회사 그래핀 반도체 및 이를 포함하는 전기소자
US9312129B2 (en) * 2012-09-05 2016-04-12 Saint-Gobain Cristaux Et Detecteurs Group III-V substrate material with particular crystallographic features and methods of making
KR101381169B1 (ko) * 2012-09-19 2014-04-04 경희대학교 산학협력단 재결정화된 전이금속 칼코겐화합물 소자 및 이를 이용한 트랜지스터 소자
KR102113255B1 (ko) * 2013-02-22 2020-05-20 삼성전자주식회사 그래핀 적층 구조체의 제조방법, 및 그래핀 적층 구조체와 이를 구비하는 전기소자
KR20140114199A (ko) 2013-03-18 2014-09-26 삼성전자주식회사 이종 적층 구조체 및 그 제조방법, 및 상기 이종 적층 구조체를 구비하는 전기소자
KR101500944B1 (ko) 2013-03-22 2015-03-10 경희대학교 산학협력단 칼코겐 화합물의 2차원 대면적 성장 방법, cmos형 구조체의 제조 방법, 칼코겐 화합물의 막, 칼코겐 화합물의 막을 포함하는 전자 소자 및 cmos형 구조체
EP2790227B1 (en) * 2013-04-09 2019-06-05 IMEC vzw Graphene based field effect transistor
US9337274B2 (en) 2013-05-15 2016-05-10 Globalfoundries Inc. Formation of large scale single crystalline graphene
WO2014190352A1 (en) * 2013-05-24 2014-11-27 The University Of North Carolina At Charlotte Growth of semiconductors on hetero-substrates using graphene as an interfacial layer
CN104282749A (zh) * 2013-07-09 2015-01-14 中国科学院微电子研究所 一种半导体结构及其制造方法
KR102144999B1 (ko) * 2013-11-05 2020-08-14 삼성전자주식회사 이차원 물질과 그 형성방법 및 이차원 물질을 포함하는 소자
WO2015072927A1 (en) * 2013-11-15 2015-05-21 National University Of Singapore Ordered growth of large crystal graphene by laser-based localized heating for high throughput production
KR102156320B1 (ko) * 2013-11-21 2020-09-15 삼성전자주식회사 이차원 물질을 포함하는 인버터와 그 제조방법 및 인버터를 포함하는 논리소자
KR102140148B1 (ko) * 2013-11-29 2020-07-31 삼성전자주식회사 이차원 물질을 포함하는 메모리소자와 그 제조방법 및 동작방법
US9343307B2 (en) 2013-12-24 2016-05-17 Ultratech, Inc. Laser spike annealing using fiber lasers
WO2015134904A1 (en) * 2014-03-06 2015-09-11 The Regents Of The University Of Michigan Field effect transistor memory device
KR20170019338A (ko) * 2014-06-13 2017-02-21 인텔 코포레이션 그래핀을 절연체 및 디바이스에 집적화를 위한 그래핀 플루오르화
KR102237826B1 (ko) * 2014-07-18 2021-04-08 삼성전자주식회사 그래핀 소자와 그 제조 및 동작방법과 그래핀 소자를 포함하는 전자장치
US20160093491A1 (en) * 2014-09-29 2016-03-31 University Of North Texas LARGE SCALE AND THICKNESS-MODULATED MoS2 NANOSHEETS
US10802018B2 (en) 2014-11-04 2020-10-13 The Trustees Of The University Of Pennsylvania Multimodal biosensor
EP3023390B1 (en) 2014-11-18 2019-04-10 IMEC vzw MoS2 film formation and transfer to a substrate
US9857328B2 (en) * 2014-12-18 2018-01-02 Agilome, Inc. Chemically-sensitive field effect transistors, systems and methods for manufacturing and using the same
KR102412965B1 (ko) * 2014-12-30 2022-06-24 삼성전자주식회사 2차원 물질층을 포함하는 전자소자 및 잉크젯 프린팅을 이용한 전자소자의 제조방법
CN108064420B (zh) * 2015-06-18 2020-06-30 纳米2D材料有限公司 异质结及由其衍生的电子器件
US9964846B2 (en) * 2015-07-21 2018-05-08 Ut Battelle, Llc Two-dimensional heterostructure materials
US10465276B2 (en) * 2015-12-21 2019-11-05 The Penn State Research Foundation Facile route to templated growth of two-dimensional layered materials
WO2017171736A1 (en) * 2016-03-30 2017-10-05 Intel Corporation Nanowire for transistor integration
WO2017171872A1 (en) * 2016-04-01 2017-10-05 Intel Corporation Layered substrate for microelectronic devices
CN105895385B (zh) * 2016-05-31 2018-05-08 陕西科技大学 一种氧化钛柱状阵列/二维层状碳化钛电极材料及其制备和应用
US9991122B2 (en) 2016-08-31 2018-06-05 Micron Technology, Inc. Methods of forming semiconductor device structures including two-dimensional material structures

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI698932B (zh) * 2019-03-29 2020-07-11 國立清華大學 二維半導體元件、光電單元與二維半導體元件的製造方法

Also Published As

Publication number Publication date
US20180277373A1 (en) 2018-09-27
KR102318214B1 (ko) 2021-10-28
SG10201913614PA (en) 2020-03-30
TWI645448B (zh) 2018-12-21
US20180061665A1 (en) 2018-03-01
SG11201901450QA (en) 2019-03-28
WO2018044512A1 (en) 2018-03-08
US11393687B2 (en) 2022-07-19
EP3507821A4 (en) 2020-05-06
EP3507821A1 (en) 2019-07-10
US20220344160A1 (en) 2022-10-27
CN109690732A (zh) 2019-04-26
JP2019531595A (ja) 2019-10-31
KR20200142596A (ko) 2020-12-22
KR102228481B1 (ko) 2021-03-17
KR20190032639A (ko) 2019-03-27
US9991122B2 (en) 2018-06-05
JP6990233B2 (ja) 2022-02-03

Similar Documents

Publication Publication Date Title
TWI645448B (zh) 用於形成包含二維材料結構之半導體元件結構之方法、以及相關的半導體元件結構及電子系統
Schauble et al. Uncovering the effects of metal contacts on monolayer MoS2
Pace et al. Synthesis of large-scale monolayer 1T′-MoTe2 and its stabilization via scalable hBN encapsulation
Wolz et al. Epitaxial growth of GaN nanowires with high structural perfection on a metallic TiN film
Jo et al. Direct optoelectronic imaging of 2D semiconductor–3D metal buried interfaces
Coy Diaz et al. Direct observation of interlayer hybridization and Dirac relativistic carriers in graphene/MoS2 van der Waals heterostructures
Tsoutsou et al. Epitaxial 2D MoSe2 (HfSe2) semiconductor/2D TaSe2 metal van der Waals heterostructures
Taghinejad et al. Defect-mediated alloying of monolayer transition-metal dichalcogenides
Rho et al. Site-selective atomic layer precision thinning of MoS2 via laser-assisted anisotropic chemical etching
Kang et al. Low-temperature and high-quality growth of Bi2O2Se layered semiconductors via cracking metal–organic chemical vapor deposition
Lee et al. Layer-dependent interfacial transport and optoelectrical properties of MoS2 on ultraflat metals
Hynek et al. cm2-scale synthesis of MoTe2 thin films with large grains and layer control
Lee et al. van der Waals epitaxy of high-mobility polymorphic structure of Mo6Te6 nanoplates/MoTe2 atomic layers with low Schottky barrier height
Guros et al. Reproducible performance improvements to monolayer MoS2 transistors through exposed material forming gas annealing
Hunter et al. Interfacial thermal conductance between monolayer WSe2 and SiO2 under consideration of radiative electron–hole recombination
Huang et al. Neutralizing defect states in MoS2 monolayers
Wang et al. Transient absorption microscopy of layered crystal AsSbS3
He et al. Electrostatically enhanced electron–phonon interaction in monolayer 2H-MoSe2 grown by molecular beam epitaxy
Feuer et al. Identification of exciton complexes in charge-tunable Janus WSeS monolayers
Mawlong et al. Reduced defect density in MOCVD-grown MoS2 by manipulating the precursor phase
Zhang et al. Exciton Transitions in Monolayer WS2 Activated by Swift Heavy Ion Irradiation
Tang et al. Migration-enhanced metal–organic chemical vapor deposition of wafer-scale fully coalesced WS2 and WSe2 monolayers
Ghimire et al. Molybdenum disulfide nanoribbons with enhanced edge nonlinear response and photoresponsivity
Kahn et al. Selective synthesis of Bi2Te3/WS2 heterostructures with strong interlayer coupling
Hudait et al. Carrier Recombination Dynamics of Surface-Passivated Epitaxial (100) Ge,(110) Ge, and (111) Ge Layers by Atomic Layer Deposited Al2O3