JP5302937B2 - 不純物活性化方法、半導体装置の製造方法 - Google Patents
不純物活性化方法、半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5302937B2 JP5302937B2 JP2010163253A JP2010163253A JP5302937B2 JP 5302937 B2 JP5302937 B2 JP 5302937B2 JP 2010163253 A JP2010163253 A JP 2010163253A JP 2010163253 A JP2010163253 A JP 2010163253A JP 5302937 B2 JP5302937 B2 JP 5302937B2
- Authority
- JP
- Japan
- Prior art keywords
- impurity
- impurity layer
- irradiation
- layer
- laser light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
体基板のゲート電極周辺に浅い窪みを形成し、この窪み内にドーパントを含むシリコン層をエピタキシャル成長させることにより、極浅の拡張部(極浅接合層)とソース・ドレイン領域を形成する。
本発明の一参考形態について図2ないし図6に基づいて説明すると以下の通りである。
上記超短パルスレーザー光の照射装置1を用いて、固体試料の表面近傍を改質した一例を示す。本参考例1では、レーザー発生源2として、チタンサファイアレーザー装置を使用した。照射するレーザー光は、波長800nm、パルス幅100フェムト秒、レーザーフルーエンス250mJ/cm2、ショット数10パルス、パルス繰り返し周波数1kHzとした。また、固体試料7として、シリコン単結晶基板を用いた。
本参考例は、上記参考例1とは逆に、非晶質相を結晶質に改質させた例である。上記参考例と同様に、レーザー発生源2として、チタンサファイアレーザー装置を使用した。また、固体試料7として、5keVでGeイオンを注入し、厚み約10nmの非晶質層を表面に形成したシリコン単結晶基板を用いた。
本参考例は、超短パルスレーザー光の照射によるシリコン基板に形成された不純物層の活性化に関するものである。上述したように、活性化された不純物層におけるシート抵抗の低抵抗化が課題となっている。そこで、超短パルスレーザー光の照射によって活性化された不純物層のシート抵抗測定のため、本参考例では、図7に示すような構造を有する検査用素子(Test Element Group:以下、TEGと称する)71を作成した。
まず、N型のシリコン単結晶基板11の表面に幅164μm、間隔200μmの2本の電極領域を除く領域にレジストを形成する。そして、該レジストをマスクにして、イオン注入法により、ボロン不純物を15〜100keVの注入エネルギーで、3〜4×1015イオン/cm2注入する。その後、アニール熱処理を行い、電極領域にP+領域13を形成する。
ω1−ω2=ω0 (1)
を満たすようにすると、誘導散乱が生じてコヒーレントフォノンが発生する。このため、ω0よりも広いスペクトル幅(周波数帯域幅)をもつコヒーレント電磁波源を用いると、
スペクトル内の異なる周波数成分どうしが、式(1)を満たすω1とω2の役割を果たすため、単一のコヒーレント電磁波源でこの条件が満足される。この原理に基づくコヒーレントフォノン励起に関する研究は、励起されたフォノンのイメージングをはじめとする物性研究でも用いられている(非特許文献2,3参照)。
を満たすため、例えばチタンサファイアレーザー装置等を用いて発生させることが可能な、パルス幅が10〜1000フェムト秒のコヒーレント電磁波は、周波数帯域幅が1〜100THzとなり、周波数領域で差周波を用いることにより式(1)を満足することが可能である。
上記参考形態では、固体試料7に対して、超短パルスレーザー光を照射し、固体試料7の表面を励起状態にして、改質(結晶相から非晶質相への改質など)および不純物層16の活性化を行った。一般に、表面を励起状態とするには、レーザーフルーエンスを増大すればよいが、上述したように、アブレーションが生じて好ましくない。本実施形態は、アブレーションを抑制した上で、さらに、固体試料7の表面の励起をより一層促進する形態である。
超短パルスレーザー光照射により励起された最表面の電子状態あるいはフォノンの振動励起状態の緩和過程を調べるため、反射型ポンプ−プローブ法を用いて固体試料の表面付近における誘電率の時間分解測定を行った。これは、誘電率変化の情報をプローブ信号に含まれる反射率の変化として検知する時間分解測定法であり、固体試料にポンプ光による擾乱を与え、ポンプ光に対して時間差を持つプローブ光(ポンプ光よりも十分弱い強度で照射)の反射率の変化を測定する。
次に、上記参考形態1において説明した結晶相を非晶質化する参考例を利用して、pチャネル型MOSFETを製造する製造方法について説明する。なお、本参考形態は、nチャンネル型MOSFETの製造方法にも適用することができる。
次に、上記参考形態1の参考例3において説明した超短パルスレーザー光の照射による不純物層の活性化を利用して、pチャネル型MOSFETを製造する製造方法について説明する。なお、本実施形態は、nチャンネル型MOSFETの製造方法にも適用することができる。
16 不純物層
21 半導体基板
24 ゲート電極
30・42 Deep拡散層(拡散層)
31 S/D拡張部(ソース・ドレイン拡張部)
32 シリサイド層(電極部)
43 ボロンイオン注入層(不純物層)
Claims (10)
- 半導体基板において該半導体基板よりも不純物濃度が高い不純物層が形成されており、
該不純物層にパルス幅が10〜1000フェムト秒のパルスレーザー光を照射して、不純物層を活性化させる不純物活性化方法であって、
前記パルスレーザー光におけるパルス幅、レーザーフルーエンスおよび照射パルス数を含む照射条件を変更することにより、パルスレーザー光照射後の不純物層のシート抵抗を制御し、
前記パルスレーザー光のパルス幅と、パルスレーザー光照射後の不純物層のシート抵抗との関係において、前記パルス幅に対する前記シート抵抗の勾配が、所定のパルス幅閾値を境に変化し、該パルス幅閾値以下の領域における前記勾配が、パルス幅閾値以上の領域よりも大きく、
前記パルス幅閾値以下のパルス幅で、不純物層にパルスレーザー光を照射することを特徴とする不純物活性化方法。 - 半導体基板において該半導体基板よりも不純物濃度が高い不純物層が形成されており、
該不純物層にパルス幅が10〜1000フェムト秒のパルスレーザー光を照射して、不純物層を活性化させる不純物活性化方法であって、
前記パルスレーザー光におけるパルス幅、レーザーフルーエンスおよび照射パルス数を含む照射条件を変更することにより、パルスレーザー光照射後の不純物層のシート抵抗を制御し、
前記パルスレーザー光のレーザーフルーエンスとパルスレーザー光照射後の不純物層のシート抵抗との関係において、前記レーザーフルーエンスに対する前記シート抵抗が極小値をとり、
前記シート抵抗が略極小値をとるときのレーザーフルーエンスで、不純物層にパルスレーザー光を照射することを特徴とする不純物活性化方法。 - 半導体基板において該半導体基板よりも不純物濃度が高い不純物層が形成されており、
該不純物層にパルス幅が10〜1000フェムト秒のパルスレーザー光を照射して、不純物層を活性化させる不純物活性化方法であって、
前記パルスレーザー光におけるパルス幅、レーザーフルーエンスおよび照射パルス数を含む照射条件を変更することにより、パルスレーザー光照射後の不純物層のシート抵抗を制御し、
前記パルスレーザー光の照射パルス数とパルスレーザー光照射後の不純物層のシート抵抗との関係において、前記照射パルス数に対する前記シート抵抗が極小値をとり、
前記シート抵抗が略極小値をとるときの照射パルス数で、不純物層にパルスレーザー光を照射することを特徴とする不純物活性化方法。 - 半導体基板において該半導体基板よりも不純物濃度が高い不純物層が形成されており、
該不純物層にパルス幅が10〜1000フェムト秒のパルスレーザー光を照射して、不純物層を活性化させる不純物活性化方法であって、
前記パルスレーザー光におけるパルス幅、レーザーフルーエンスおよび照射パルス数を含む照射条件を変更することにより、パルスレーザー光照射後の不純物層のシート抵抗を制御し、
前記パルスレーザー光の照射の前に、前記不純物層に対して電磁波を照射することにより価電子を伝導帯に励起することを特徴とする不純物活性化方法。 - 前記パルスレーザー光の照射の前に、前記不純物層に対して電磁波を照射することにより価電子を伝導帯に励起することを特徴とする請求項1から3の何れか1項に記載の不純物活性化方法。
- 前記電磁波が、前記半導体基板におけるバンドギャップより高いエネルギーに相当する波長を有していることを特徴とする請求項4または5に記載の不純物活性化方法。
- 前記パルスレーザー光の偏光が円偏光であることを特徴とする請求項1から3の何れか1項に記載の不純物活性化方法。
- 前記不純物層が形成される際、あるいは、前記不純物層が形成される前に、該不純物層が形成される領域に半導体原子が添加または導入され、非晶質化されていることを特徴とする請求項1から3の何れか1項に記載の不純物活性化方法。
- 前記半導体基板がシリコンであり、前記半導体原子がシリコンまたはゲルマニウムであることを特徴とする請求項8に記載の不純物活性化方法。
- 半導体基板上にゲート絶縁膜を介してゲート電極が形成され、該ゲート電極が形成されたチャンネル領域を挟むように、ソース側高濃度不純物領域およびドレイン側高濃度不純物領域が前記半導体基板に形成された半導体装置の製造方法であって、
チャンネル領域とソース側高濃度不純物領域との間、およびチャンネル領域とドレイン側高濃度不純物領域との間において、所定の深さに不純物元素を注入して不純物層を形成する不純物層形成工程と、
前記不純物層を、請求項1から9の何れか1項に記載の不純物活性化方法により活性化させる不純物層活性化工程とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010163253A JP5302937B2 (ja) | 2010-07-20 | 2010-07-20 | 不純物活性化方法、半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010163253A JP5302937B2 (ja) | 2010-07-20 | 2010-07-20 | 不純物活性化方法、半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004134000A Division JP5095073B2 (ja) | 2004-04-28 | 2004-04-28 | 半導体物質の表面改質方法、半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011014914A JP2011014914A (ja) | 2011-01-20 |
JP5302937B2 true JP5302937B2 (ja) | 2013-10-02 |
Family
ID=43593443
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010163253A Expired - Fee Related JP5302937B2 (ja) | 2010-07-20 | 2010-07-20 | 不純物活性化方法、半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5302937B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6395213B2 (ja) | 2014-09-26 | 2018-09-26 | 株式会社Screenホールディングス | 改質処理装置および改質処理方法 |
US9991122B2 (en) | 2016-08-31 | 2018-06-05 | Micron Technology, Inc. | Methods of forming semiconductor device structures including two-dimensional material structures |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6325913A (ja) * | 1986-07-17 | 1988-02-03 | Nec Corp | 半導体薄膜の製造方法 |
JPH03266424A (ja) * | 1990-03-16 | 1991-11-27 | Sony Corp | 半導体基板のアニール方法 |
JPH06124913A (ja) * | 1992-06-26 | 1994-05-06 | Semiconductor Energy Lab Co Ltd | レーザー処理方法 |
JP3108375B2 (ja) * | 1997-01-30 | 2000-11-13 | 株式会社自由電子レーザ研究所 | 半導体薄膜及びその製膜方法 |
US6329272B1 (en) * | 1999-06-14 | 2001-12-11 | Technologies Ltrim Inc. | Method and apparatus for iteratively, selectively tuning the impedance of integrated semiconductor devices using a focussed heating source |
JP2000200752A (ja) * | 2000-01-01 | 2000-07-18 | Semiconductor Energy Lab Co Ltd | 半導体装置作製方法 |
JP2001338894A (ja) * | 2000-05-26 | 2001-12-07 | Matsushita Electric Ind Co Ltd | 固体試料のアニール方法および半導体不純物ドーピング層形成方法 |
JP3530484B2 (ja) * | 2000-12-08 | 2004-05-24 | 住友重機械工業株式会社 | レーザ加工装置及び方法 |
JP3904936B2 (ja) * | 2001-03-02 | 2007-04-11 | 富士通株式会社 | 半導体装置の製造方法 |
JP2002280322A (ja) * | 2001-03-15 | 2002-09-27 | Ishikawajima Harima Heavy Ind Co Ltd | レーザ照射装置及びレーザ照射方法 |
JP2003059854A (ja) * | 2001-08-13 | 2003-02-28 | Toshiba Corp | 光加熱装置、光加熱方法及び半導体装置の製造方法 |
-
2010
- 2010-07-20 JP JP2010163253A patent/JP5302937B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011014914A (ja) | 2011-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5095073B2 (ja) | 半導体物質の表面改質方法、半導体装置の製造方法 | |
US6365476B1 (en) | Laser thermal process for fabricating field-effect transistors | |
US8426285B2 (en) | Method of fabricating semiconductor device | |
Cristiano et al. | Defect evolution and dopant activation in laser annealed Si and Ge | |
Huet et al. | Doping of semiconductor devices by Laser Thermal Annealing | |
US20030193066A1 (en) | Semiconductor device and method of manufacturing the same | |
US8021950B1 (en) | Semiconductor wafer processing method that allows device regions to be selectively annealed following back end of the line (BEOL) metal wiring layer formation | |
US20120178223A1 (en) | Method of Manufacturing High Breakdown Voltage Semiconductor Device | |
JP2001338894A (ja) | 固体試料のアニール方法および半導体不純物ドーピング層形成方法 | |
US7485554B2 (en) | Method of increasing a free carrier concentration in a semiconductor substrate | |
US8349732B2 (en) | Implanted metal silicide for semiconductor device | |
US20070232033A1 (en) | Method for forming ultra-shallow high quality junctions by a combination of solid phase epitaxy and laser annealing | |
JP2004363168A (ja) | 半導体装置の製造方法 | |
Alba et al. | Nanosecond laser annealing for phosphorous activation in ultra-thin implanted silicon-on-insulator substrates | |
SG177900A1 (en) | Method for fabricating semiconductor devices with shallow diffusion regions | |
US7737036B2 (en) | Integrated circuit fabrication process with minimal post-laser annealing dopant deactivation | |
JP2009130243A (ja) | 半導体装置の製造方法 | |
JP2009081383A (ja) | 薄膜半導体素子を備えた表示装置及び薄膜半導体素子の製造方法 | |
JP5302937B2 (ja) | 不純物活性化方法、半導体装置の製造方法 | |
CN110600368A (zh) | 半导体工艺所用的方法 | |
Cho et al. | Fabrication of 50-nm gate SOI n-MOSFETs using novel plasma-doping technique | |
US20090042353A1 (en) | Integrated circuit fabrication process for a high melting temperature silicide with minimal post-laser annealing dopant deactivation | |
Alvarez Alonso et al. | Optimization of solid-phase epitaxial regrowth performed by UV nanosecond laser annealing | |
US7863193B2 (en) | Integrated circuit fabrication process using a compression cap layer in forming a silicide with minimal post-laser annealing dopant deactivation | |
US6952269B2 (en) | Apparatus and method for adiabatically heating a semiconductor surface |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130219 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130422 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130604 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130621 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5302937 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |