JPS6325913A - 半導体薄膜の製造方法 - Google Patents

半導体薄膜の製造方法

Info

Publication number
JPS6325913A
JPS6325913A JP16913486A JP16913486A JPS6325913A JP S6325913 A JPS6325913 A JP S6325913A JP 16913486 A JP16913486 A JP 16913486A JP 16913486 A JP16913486 A JP 16913486A JP S6325913 A JPS6325913 A JP S6325913A
Authority
JP
Japan
Prior art keywords
thin film
pulse width
substrate
film
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16913486A
Other languages
English (en)
Inventor
Kenji Sera
賢二 世良
Shinji Ito
紳二 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP16913486A priority Critical patent/JPS6325913A/ja
Publication of JPS6325913A publication Critical patent/JPS6325913A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、絶縁物基板上に低温プロセスで高移動度な多
結晶半導体薄膜を製造する方法に関するものである。
(従来の技術) 従来、透過型液晶ディスプレイや、密着型イメージセン
サ等に用いる、スイッチングトランジスタとしては、ア
モルファスシリコンや、多結晶シリコン分用いたものが
多く使用されている。中でも、アモルファスシリコンは
、大面積にわたって一様に、しかも低温で成膜できるた
め、このような大面積にわたる応用に適している。しか
し、このアモルファスシリコンを用いたトランジスタで
は、電子移動度がせいぜい1cm2/Vs程度でバルク
シリコンの100分の1以下である。このため、7トリ
ツクスのスイッチング用としては充分なスピードが得ら
れても、駆動用周辺回路には十分なスピードが得られず
薄膜モノシリツクデバイスを得ることはできない。また
、多結晶シリコンを用いれば移動度はかなり大きなもの
が得られ周辺駆動回路の製作も可能であるが、製作プロ
セスでの温度が高くこのため、使用できるガラス基板が
制限される。すなわち、石英ガラスのような高価なガラ
ス基板しか使用できない。これは液晶ディスプレイのよ
うな大面積基板を用いる場合には、コスト的に大きな開
維となる。
このため、基板を低温に保ちつつ、半導体層の表面部分
のみを局所的に加熱溶融し、高移動度な多結晶薄膜を得
ることができるアモルファス薄膜表面への、紫外し−ザ
光照射方法が提案された(例えば、鮫島、碓井;プロシ
ーディング オン固体素子材料コンファレンス1985
ρ21)。この方法においては、波長400nm以下の
光の半導体層に対する吸収深さは、数百Aであり薄膜半
導体層表面のみを加熱させることができ、基板への熱の
影響は少ないと考えられたのである。従来の技術では、
レーザアニール時のレーザパルス幅として35nsを用
いたという報告がある。
(発明が解決しようとする問題点〉 しかしながら、多結晶化させるためには高エネルギーの
レーザパスルを照射する必要があり、シリコン膜の熱伝
導度が大きいため高いエネルギー密度での長時間の照射
においては基板温度の上昇は避けられないという問題点
があった。
本発明は上記の問題点を解決し、より短いパルス幅を用
いることにより、低いエネルギー密度で良好なアニール
効果が得られる多結晶薄膜゛の製造方法を提供するもの
である。
(問題点を解決するための手段) 本発明の要旨は、基板上にアモルファス半導体薄膜を成
膜し、前記アモルファス半導体薄膜に、パルス幅として
25n m以下の紫外パルス光を照射することを特徴と
する多結晶半導体薄膜の製造方法。
(作用) アモルファスシリコンや、多結晶シリコンは、通常では
バルクシリコンに比べ電子移動度がかなり低い、これは
主に結晶中の粒界界面や膜中に数多く存在するダングリ
ングボンドによる影響であるといわれている。このため
アモルファスシリコンでは、水素化されたものを使って
いる。この水素が膜中に存在するダングリングボンドを
不活性化させることにより実用可能な膜を得ている。多
結晶シリコンにおいても水素化し結晶粒界でのダングリ
ングボンドを不活性化することにより結晶粒界のバリア
を下げる事ができれば、かなりの高移動度が期待できる
。しかし通常の方法では水素化した多結晶シリコンを成
膜することは難しい。
これは、水素化されたアモルファスシリコンの水素が、
300℃という比較的低い温度で抜けてしまうからであ
る。しかしながら、水素化されたアモルファスシリコン
を成膜し、これを短時間のパルスレーザアニールにより
水素が抜ける間もなく多結晶化すれば、膜中に水素を残
した水素化多結晶薄膜を成膜することができる。この方
法によると基板温度を上げずに多結晶化することができ
ると共に、水素化しであることにより従来の多結晶膜よ
りも高移動度な膜が得られる。
さらに波長400nm以下の光のシリコン膜の吸収深さ
は、数百Aであり、表面層のみのアニーリングが可能と
なる。しかしながらシリコン膜の熱伝導度は大きくエネ
ルギー密度を大きくすると基板の温度上昇は避けられな
い。このパルス光においてもパルス幅が短くピーク出力
の大きなパルスを用いた方が同じエネルギー密度で高い
アニール効果が得られる。これはパルス幅が短くピーク
出力が通いほど、薄膜表面の瞬間的温度が高められるた
めである。このため低いエネルギー密度で高いアニール
効果を得ることが可能となるだけでなく、基板に熱の影
響を与えずにより薄膜化も可能となる。この結果、より
薄い薄膜トランジスタの製造が可能となりデバイス性能
の向上が期待できる。
(実施例) 以下添付の図面に示す実施例により更に詳細に本発明に
ついて説明する。第1図は本発明の実施例を示すもので
ある。図示するように石英基板上に、Pを1%ドープし
たn型アモルファスシリコン膜をプラズマCvD法によ
り成膜する。この上からパルス幅1ns〜25nsの紫
外パルスレーザ光を照 ゛射しアモルファスシリコン膜
を多結晶化した。波長400nm以下の紫外パルス光と
しては、大面積で均一光を得られるエキシマレーザが好
適である。
紫外光領域で比較的高出力のパルス光が得られ大面積に
わたるスループットの高いアニーリングが可能となる。
ここで用いた紫外パルスレーザ光は、XeCQエキシマ
レーザ、λ==308nmである。
この池、KrFエキシマレーザ^= 248nm 、A
rFエキシマレーザλ= 193nmなどがある。レー
ザ照射は、真空中もしくは、不活性ガス中で行う必要が
あり、大気中でのレーザ照射ではシリコン膜が汚染され
るため良好な多結晶膜が得られなかった。
また、基板温度は室温でも十分であった。
第2図のパルス波形に示す3とおりの条件でアニールを
行った。この図は1パスルあなりのエネルギーを同一に
したときの各パルス波形を示したものである。それぞれ
半値幅にして、5ns、 23ns。
35nsのパルス幅であり、1パルスあたりの照射強度
を200mJ/cm2とすると、ピーク出力はそれぞれ
15MW/am” 、 9817cm” 、 4817
cm”となっている。
レーザ照射によりシリコン膜は目視でもかなり顕著に変
化している。照射強度を、100mJ/c+m2から2
00mJ/cm2までの範囲で、アニーリングを行った
結果、10mJ/cm2の違いでかなりの変化がみられ
アニール効果の照射強度による依存性が大きいことが観
測された。照射強度200mJ/cm2以上ではシリコ
ン膜が黒色化する。この黒色化しているところはメタル
を蒸着しても、白っぽくみえ表面の鏡面性が失われてい
ることがわかる。これは、a−3i:H中のHが抜ける
ため表面が荒れる、あるいは、表面がすこし蒸散しかけ
ているものと思われ、照射強度が強過ぎると考えられる
。レーザ照射による膜の抵抗率、電子移動度等電気特性
評価は、ファンデアボール法ホール効果測定により行っ
た。第3図は各パルス波形につき、照射強度を変化させ
た時の抵抗率の変化の様子を示したものである。パルス
幅5nsの場合、照射強度130 mJ/cn2で抵抗
率は、最も低くなっていることがI!11測された。こ
れよりもさらに照射強度を上げると、抵抗が再び高くな
り、この時の照射強度では、照射された薄膜表面は膜質
の劣化が起こっているものと考えられる。これは、表面
状態の観察では黒色状になっており表面が荒れていると
ころであり、このことからも一致している。パルス幅に
よる変化では、35ns、23ns、5nsとパルス幅
の短いほうがより低抵抗化しており、これらからパルス
幅の短い方がアニール効率が高いことが観測された。
第4図は各パルス波形につき、照射強度を変化させた時
の移動度の変化の様子を示したものである。パルス幅5
nsの場合、照射強度110mJ/cm2で、移動度が
高くなっていることが観測された。パルス幅による変化
をみてみると、35ns、23ns、5nsとパルス幅
が短くピークパワーが高くなるほど移動度のピークが照
射強度の低い方にシフトしている。これからもビークパ
ワーが高いほどアニール効果は高い事が観測された。
またパルス幅35nsのパルスでアニールしたものにつ
いては、よりパルス幅の短いパルスでアニールしたもの
ほど移動度が上がっていないことが観測された。
これら実施例より、パルス幅35nsでの好適な照射強
度の範囲は150mJ/cm2〜170mJ/am2で
あり、25nsの場合は120mJ/cm2〜140m
J/C112であり、25nsの場合は100mJ/c
+++” 〜120mJ/cm2である。このようにパ
ルス幅が短くなるほど好適な照射強度は低くなる。パル
ス幅35ns、エネルギー密度170mJ/cm2で石
英基板上0.1ミクロン厚のシリコン膜を大面積にわた
ってレーザ照射を行った場合、わずかながら基板の歪み
が観測され基板温度が上昇していることがわかった。パ
ルス幅23ns照射強度140mJ/cn+2でレーザ
照射を行った場合では基板のそりは観測されなかった。
これから、パルス幅を25ns以下にすることにより 
140mJ/CI++2以下の照射強度で良好なアニー
ル効果が得られ、そのため基板損傷なしに多結晶薄膜か
えられる事が観測された。またレーザ装置の技術的問題
からパルス幅ins以下のパルスを得ることが容易でな
い事から、パルス幅insから25nsまでが実用上好
適な範囲であるといえる。
(発明の効果) 以上詳述したように、パルス幅25ns以下の紫外パル
ス光を照射する多結晶半導体薄膜の製造方法を用いるこ
とによって、紫外レーザ光を用いた多結晶半導体薄膜の
製造方法において、良好なアニール効果を得ることがで
き、低抵抗、高移動度の多結晶半導体薄膜を得ることが
できる。
【図面の簡単な説明】
第1図は、本発明による実施例1を示す。第2図はアニ
ールに用いたレーザパルス波形を示す、第3図、第4図
はそれぞれパルス幅によるシート抵抗、電子移動度の変
化を示す。 1  絶縁物基板 2  水素化アモルファスシリコン 第1図 第2図 時間(ns) 第3図

Claims (1)

    【特許請求の範囲】
  1.  基板上にアモルファス半導体薄膜を成膜し、前記アモ
    ルファス半導体薄膜に、パルス幅として25ns以下の
    紫外パルス光を照射することを特徴とする半導体薄膜の
    製造方法。
JP16913486A 1986-07-17 1986-07-17 半導体薄膜の製造方法 Pending JPS6325913A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16913486A JPS6325913A (ja) 1986-07-17 1986-07-17 半導体薄膜の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16913486A JPS6325913A (ja) 1986-07-17 1986-07-17 半導体薄膜の製造方法

Publications (1)

Publication Number Publication Date
JPS6325913A true JPS6325913A (ja) 1988-02-03

Family

ID=15880914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16913486A Pending JPS6325913A (ja) 1986-07-17 1986-07-17 半導体薄膜の製造方法

Country Status (1)

Country Link
JP (1) JPS6325913A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996002351A1 (en) * 1994-07-18 1996-02-01 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
US5614114A (en) * 1994-07-18 1997-03-25 Electro Scientific Industries, Inc. Laser system and method for plating vias
US6271066B1 (en) 1991-03-18 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor material and method for forming the same and thin film transistor
US6562672B2 (en) 1991-03-18 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor material and method for forming the same and thin film transistor
JP2011014914A (ja) * 2010-07-20 2011-01-20 Emd:Kk 不純物活性化方法、半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60245124A (ja) * 1984-05-18 1985-12-04 Sony Corp 半導体装置の製法
JPS61145818A (ja) * 1984-12-20 1986-07-03 Sony Corp 半導体薄膜の熱処理方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60245124A (ja) * 1984-05-18 1985-12-04 Sony Corp 半導体装置の製法
JPS61145818A (ja) * 1984-12-20 1986-07-03 Sony Corp 半導体薄膜の熱処理方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271066B1 (en) 1991-03-18 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor material and method for forming the same and thin film transistor
US6562672B2 (en) 1991-03-18 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor material and method for forming the same and thin film transistor
WO1996002351A1 (en) * 1994-07-18 1996-02-01 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
US5593606A (en) * 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
US5614114A (en) * 1994-07-18 1997-03-25 Electro Scientific Industries, Inc. Laser system and method for plating vias
KR100258287B1 (ko) * 1994-07-18 2000-06-01 레인하트 죠셉 엘. 다층 타겟에 경유로를 형성하는 방법과 자외선 레이저 시스템(Ultraviolet laser system and method for forming vias in multi-layered targets)
JP2011014914A (ja) * 2010-07-20 2011-01-20 Emd:Kk 不純物活性化方法、半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP4026182B2 (ja) 半導体装置の製造方法、および電子機器の製造方法
JP3503427B2 (ja) 薄膜トランジスタの製造方法
US6881615B2 (en) Method for crystallizing semiconductor material without exposing it to air
US5962869A (en) Semiconductor material and method for forming the same and thin film transistor
KR100729942B1 (ko) 도전층을 이용한 실리콘 박막의 어닐링 방법 및 그로부터제조된 다결정 실리콘 박막
JPH07221017A (ja) 半導体装置およびその作製方法
JPH01187814A (ja) 薄膜半導体装置の製造方法
JPS62181419A (ja) 多結晶シリコンの再結晶化法
JP2002151410A (ja) 結晶質半導体材料の製造方法および半導体装置の製造方法
JP2603418B2 (ja) 多結晶半導体薄膜の製造方法
JPS6325913A (ja) 半導体薄膜の製造方法
JP3924828B2 (ja) 結晶性半導体膜の製造方法、および薄膜トランジスタの製造方法
JPS6235571A (ja) 半導体装置の製造方法
JPS63168021A (ja) 多結晶SiGe薄膜
JP2002083768A5 (ja) 単結晶薄膜の製造方法
JP2001057432A (ja) 薄膜素子の転写方法
JP3390830B2 (ja) 多結晶半導体膜の製造装置
JP2709376B2 (ja) 非単結晶半導体の作製方法
JPH04296015A (ja) 半導体装置の製造方法
JPH08139331A (ja) 薄膜トランジスタの製造方法
JPH0773094B2 (ja) 結晶性半導体薄膜の製造方法
JPH0553143A (ja) 液晶表示パネル及びその製造方法
JPH0582466A (ja) 半導体層のアニール処理方法
KR101131216B1 (ko) 다결정 실리콘 박막의 제조방법
KR20050000460A (ko) 대면적 비정질 실리콘의 결정화 방법