JP2019531595A - ２次元材料構造体を含む半導体デバイス構造体を形成する方法 - Google Patents

２次元材料構造体を含む半導体デバイス構造体を形成する方法 Download PDF

Info

Publication number
JP2019531595A
JP2019531595A JP2019507949A JP2019507949A JP2019531595A JP 2019531595 A JP2019531595 A JP 2019531595A JP 2019507949 A JP2019507949 A JP 2019507949A JP 2019507949 A JP2019507949 A JP 2019507949A JP 2019531595 A JP2019531595 A JP 2019531595A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
laser
crystal defects
treatment process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019507949A
Other languages
English (en)
Other versions
JP2019531595A5 (ja
JP6990233B2 (ja
Inventor
イー． ミード，ロイ
イー． ミード，ロイ
シー． パンディ，スミート
シー． パンディ，スミート
Original Assignee
マイクロン テクノロジー，インク．
マイクロン テクノロジー，インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー，インク．, マイクロン テクノロジー，インク． filed Critical マイクロン テクノロジー，インク．
Publication of JP2019531595A publication Critical patent/JP2019531595A/ja
Publication of JP2019531595A5 publication Critical patent/JP2019531595A5/ja
Application granted granted Critical
Publication of JP6990233B2 publication Critical patent/JP6990233B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/428—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Peptides Or Proteins (AREA)
  • Organic Low-Molecular-Weight Compounds And Preparation Thereof (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

半導体デバイス構造体を形成する方法は、基板の上方に少なくとも１つの２Ｄ材料を形成することを含む。少なくとも１つの２Ｄ材料は、少なくとも１つの２Ｄ材料から結晶欠陥を選択的に活性化及び除去するために、少なくとも１つの２Ｄ材料内の結晶欠陥の共振周波数に対応する電磁放射の周波数を有する少なくとも１つのレーザ光で処置される。半導体デバイス構造体を形成する付加的な方法、並びに関連する半導体デバイス構造体、半導体デバイス、及び電子システムも記述される。【選択図】図１

Description

[優先権の主張]
本願は、“ＭＥＴＨＯＤＳ ＯＦ ＦＯＲＭＩＮＧ ＳＥＭＩＣＯＮＤＵＣＴＯＲ Ｄ
ＥＶＩＣＥ ＳＴＲＵＣＴＵＲＥＳ ＩＮＣＬＵＤＩＮＧ ＴＷＯ−ＤＩＭＥＮＳＩＯＮ
ＡＬ ＭＡＴＥＲＩＡＬ ＳＴＲＵＣＴＵＲＥＳ， ＡＮＤ ＲＥＬＡＴＥＤ ＳＥＭＩ
ＣＯＮＤＵＣＴＯＲ ＤＥＶＩＣＥ ＳＴＲＵＣＴＵＲＥＳ ＡＮＤ ＥＬＥＣＴＲＯＮ
ＩＣ ＳＹＳＴＥＭＳ”に対する２０１６年８月３１に出願の米国特許出願番号１５／２
５３，４５４の出願日の利益を主張する。
開示の実施形態は、半導体デバイスの設計及び製作の分野に関する。より具体的には、
開示の実施形態は、２次元材料構造体を含む半導体デバイス構造体を形成する方法、並び
に関連する半導体デバイス構造体、半導体デバイス、及び電子システムに関する。
２次元（２Ｄ）材料は、様々な半導体デバイスの使用のために現在研究されている。本
明細書で使用されるように、“２次元材料”又は“２Ｄ材料”は、分子内力（例えば、共
有結合）を通じて相互に結合されたユニット（例えば、原子、分子）の単一の（例えば、
唯一の）単一層から形成され又は該単一層を含む結晶材料を指す。複数の２Ｄ材料を含む
構造体（例えば、スタック構造体）の隣接する２Ｄ材料は、１つ以上の分子間力（例えば
、ファンデルワールス力）を通じて相互に結合される。言い換えると、単一の２Ｄ材料の
ユニット（例えば、原子、分子）は、分子内力を通じて相互に結合され、分子間力を通じ
て、（仮にあるならば）それに隣接する（例えば、その上方の、その下方の）別の２Ｄ材
料のユニット（例えば、原子、分子）に結合され得る。電磁スペクトルの可視部中の直接
遷移を伴う２Ｄ材料の薄い構造体は、多種多様なデジタル電子デバイス及び光電子デバイ
スの使用に２Ｄ材料が適することを示唆する。
残念ながら、２Ｄ材料の従来の形成に関連する問題は、２Ｄ材料が組み込まれる半導体
デバイス（例えば、デジタル電子デバイス、光電子デバイス）の性能及び信頼性を減少さ
せ得る。例えば、２Ｄ材料を形成する従来の方法は、２Ｄ材料を含む半導体デバイス構造
体及び半導体デバイスの特性に負の影響を与え得る、２Ｄ材料内の著しい結晶欠陥をもた
らし得る。例えば、従来形成された２Ｄ材料は、Ｈａｌｄａｒ, Ｓ．等の“Ａ ｓｙｓ
ｔｅｍａｔｉｃ ｓｔｕｄｙ ｏｆ ｓｔｒｕｃｔｕｒａｌ, ｅｌｅｃｔｒｏｎｉｃ
ａｎｄ ｏｐｔｉｃａｌ ｐｒｏｐｅｒｔｉｅｓ ｏｆ ａｔｏｍｉｃ ｓｃａｌe ｄ
ｅｆｅｃｔｓ ｉｎ ２Ｄ ｔｒａｎｓｉｔｉｏｎ ｍｅｔａｌ ｄｉｃｈａｌｃｏｇｅ
ｎｉｄｅｓ ＭＸ2 (Ｍ ＝ Ｍｏ，Ｗ； Ｘ ＝ Ｓ， Ｓｅ， Ｔｅ)” Ｐｈｙｓ
． Ｒｅｖ． Ｂ ９２， ２０１５により記載されたような欠陥等の、不要な格子間及
び空孔の欠陥を見せ得る。こうした結晶欠陥は、２Ｄ材料に不均一な局所電子密度、リー
ク電流、及び緩やかなサブスレッショルドスロープを引き起こし得、半導体デバイスの容
認できない変動をもたらす。
それ故、改善された性能特性を有する半導体デバイス構造体及び半導体デバイスの製造
を可能にする、２Ｄ材料の改善された形成方法を有することが望ましい。
開示の実施形態に従った、半導体デバイス構造体の部分的断面図である。 二硫化モリブデン（ＭｏＳ２）の結晶欠陥のない（“完璧な”）形態、及びＭｏＳ２の結晶欠陥満載の（“欠陥がある”）形態に対する振動スペクトルを説明するグラフである。 開示の実施形態に従った電子システムの概略的ブロック図である。
２Ｄ材料構造体を含む半導体デバイス構造体を形成する方法が記述され、関連する半導
体デバイス構造体、半導体デバイス、及び電子システムも同様である。幾つかの実施形態
では、半導体デバイス構造体を形成する方法は、基板上又は基板の上方に少なくとも１つ
の２Ｄ材料を形成することと、２Ｄ材料内の結晶欠陥（例えば、格子間欠陥、空孔欠陥）
を選択的に活性化し、結集し、少なくとも部分的に（例えば、実質的に）取り除くために
、少なくとも１つのレーザ処置プロセスを２Ｄ材料に当てることとを含む。レーザ処置プ
ロセスは、２Ｄ材料の結晶欠陥のない形態と２Ｄ材料の結晶欠陥満載の形態とに対する振
動スペクトルの比較に少なくとも部分的に基づいて２Ｄ材料を露光するために、電磁放射
の少なくとも１つの周波数を選択することと、基板上又は基板の上方における２Ｄ材料の
形成中及び／又は該形成後に、放射の選択された１つの周波数（又は複数の周波数）に２
Ｄ材料をその後露光することとを含む。電磁放射の該周波数（又は該複数の周波数）は、
２Ｄ材料の結晶欠陥のない形態と２Ｄ材料の結晶欠陥満載の形態との共振ピーク強度が異
なる振動スペクトルに沿って、相互に関係のある（例えば、共通の、共有の）共振周波数
を特定することによって選択され得る。電磁放射の選択された少なくとも１つの周波数は
、こうした相互に関係のある共振周波数の内の１つ以上に直接対応し得る（例えば、該１
つ以上に全く同じ等、実質的に同じであり得る）。必要に応じて、熱的アニーリングプロ
セス及びリモートプラズマ処置プロセスの内の１つ以上がレーザ処置プロセスと組み合わ
せて使用され得る。例えば、２Ｄ材料からの結晶欠陥の除去を助力し、又は少なくとも部
分的に容易にするために、レーザ処置プロセスの前、間、及び／又は後に、少なくとも１
つの熱的アニーリングプロセスが実施され得る。開示の方法は、開示の方法の使用なく形
成される従来の２Ｄ材料構造体と比較して向上した電気的特性を有する２Ｄ材料構造体を
形成するために、２Ｄ材料内の結晶欠陥の密度を効果的に減少させ得、又は取り除き得る
。
以下の説明は、本開示の実施形態の一通りの説明を提供するために、材料の組成及び処
理条件等の具体的詳細を提供する。しかしながら、これらの具体的詳細なしに本開示の実
施形態が行われ得ることを当業者は理解するであろう。それどころか、本開示の実施形態
は、製造業で用いられる従来の半導体製作技術と組み合わせて行われ得る。また、以下で
提供される説明は、半導体デバイス（例えば、メモリデバイス）を製造するための完全な
プロセスフローを形成しない。以下で記述される半導体デバイス構造体は、完全な半導体
デバイスを形成しない。本開示の実施形態を理解するために必要なそれらのプロセスの行
為及び構造体のみが以下で詳述される。該半導体デバイス構造体から完全な半導体デバイ
スを形成するための付加的行為は、従来の製作技術により実施されてもよい。
本明細書で提示される図面は、説明目的のみのためのものであり、任意の特定の材料、
コンポーネント、構造体、デバイス、又はシステムの実景であることを全く意図しない。
例えば、製造の技術及び／又は公差の結果として、図面に図示された形状の変形が予想さ
れる。したがって、本明細書に記述される実施形態は、説明されるような特定の形状又は
領域に限定されると解釈されるべきではないが、例えば、製造からもたらされる形状の偏
差を含む。例えば、箱形として説明又は記述される領域は、凸凹した及び／又は直線でな
い機構を有してもよく、円形として説明又は記述される領域は、幾らか凸凹した及び／又
は直線の機構を含んでもよい。更に、説明される鋭角は丸みを帯びてもよく、その逆もま
た同様である。したがって、図に説明される領域は本質的に概略的であり、それらの形状
は、領域の正確な形状を説明することを意図せず、本請求項の範囲を限定しない。図面は
必ずしも縮尺通りではない。また、複数の図の間で共通する要素は同じ数字表示を保持し
得る。
本明細書で使用されるように、用語“垂直の（ｖｉｒｔｉｃａｌ）”、“縦の（ｌｏｎ
ｇｉｔｕｄｉｎａｌ）”、“水平の（ｈｏｒｉｚｏｎａｌ）”、“横の（ｌａｔｅｒａｌ
）”は、構造体の主たる平面に関連し、必ずしも地球の重力場により定義されない。“垂
直の（ｖｉｒｔｉｃａｌ）”又は“縦の（ｌｏｎｇｉｔｕｄｉｎａｌ）”方向は、構造体
の主たる平面に実質的に直交する方向である一方、“水平の（ｈｏｒｉｚｏｎａｌ）”又
は“横の（ｌａｔｅｒａｌ）”方向は、構造体の主たる面に実質的に平行な方向である。
構造体の主たる平面は、構造体のその他の表面と比較して相対的に大きな区域を有する構
造体の表面により定義される。
本明細書で使用されるように、“下の（ｂｅｎｅａｔｈ）”、“より下の（ｂｅｌｏｗ
）”、“下方の（ｌｏｗｅｒ）”、“底の（ｂｏｔｔｏｍ）”、“より上の（ａｂｏｖｅ
）”、“上方の（ｕｐｐｅｒ）”、“上部の（ｔｏｐ）”、“前（ｆｒｏｎｔ）”、“後
ろ（ｒｅａｒ）”、“左（ｌｅｆｔ）”、及び“右（ｒｉｇｈｔ）”等の空間的に相対的
な用語は、図で説明されるように、ある要素又は機構の別の要素又は機構との関係の記述
を説明しやすくために使用され得る。別段の定めがない限り、空間的に相対的な用語は、
図に図示される配向に加えて、材料の異なる配向を包含することを意図する。例えば、図
中の材料が上下逆さにされる場合、その他の要素又は機構“のより下の（ｂｅｌｏｗ）”
又は“の下の（ｂｅｎｅａｔｈ）”又は“の真下の（ｕｎｄｅｒ）”又は“の底の（ｏｎ
ｂｏｔｔｏｍ ｏｆ）”として記述された要素は、その他の要素又は機構“のより上に
（ａｂｏｖｅ）”又は“の上部に（ｏｎ ｔｏｐ ｏｆ）”配向されるであろう。したが
って、用語“より下の（ｂｅｌｏｗ）”は、該用語が使用される文脈に依存して、より上
の（ａｂｏｖｅ）及びより下の（ｂｅｌｏｗ）の両方の配向を包含し得、そのことは、当
業者に明らかであろう。材料は、別の方法で配向され得（例えば、９０度回転され得、上
下逆さにされ得、反転され得）、本明細書で使用される空間的に相対的な記述子は、それ
に応じて解釈される。
本明細書で使用されるように、単数形“ａ”、“ａｎ”、及び“ｔｈｅ”は、別段に文
脈が明らかに示さない限り、複数形も同様に含むことを意図する。
本明細書で使用されるように、用語“構成された（ｃｏｎｆｉｇｕｒｅｄ）”は、構造
体及び装置の内の１つ以上の動作を所定の方法で容易にする、少なくとも１つの構造体及
び少なくとも１つの装置の内の１つ以上のサイズ、形状、材料組成、及び配置を指す。
本明細書で使用されるように、熟語“結合された（ｃｏｕｐｌｅｄ ｔｏ）”は、直接
のオーミック接続を通じて、又は間接的な接続を通じて（例えば、別の構造体を介して）
電気的に接続される等、相互に動作可能に接続された構造を指す。
本明細書で使用されるように、用語“実質的に（ｓｕｂｓｔａｎｔｉａｌｌｙ）”は、
所定のパラメータ、特性、又は条件の手段を指し、所定のパラメータ、特性、又は条件が
、許容可能な製造公差等のばらつき度合いに合致すると当業者が理解する度合いを含む。
例として、実質的に合致する特定のパラメータ、特性、又は条件次第で、パラメータ、特
性、又は条件は、少なくとも９０％合致し得、少なくとも９５％合致し得、又は少なくと
も９９．９％にさえ合致し得る。
本明細書で使用されるように、用語“約（ａｂｏｕｔ）”は、所定のパラメータが規定
値を含むことを指し、文脈によって決められる意味を有する（例えば、所定のパラメータ
の測定と関連する誤りの度合いを含む）。
開示の実施形態は、基板１０２と、基板１０２上又は基板１０２の上方の２Ｄ材料構造
体１０４とを含む半導体デバイス構造体１００を説明する図１を参照しながらここで記述
されるであろう。図１は半導体デバイス構造体１００の特定の構成を図示するが、当該技
術分野では異なる半導体デバイス構造体の構成（例えば、形状、サイズ等）が知られ、開
示の実施形態に用いられるようにそれが適合され得ることは、当業者は分かるであろう。
図１は、半導体デバイス構造体１００の非限定的な単なる一例を説明する。
基板１０２は、付加的材料がその上に形成され得る任意の基礎材料又は構築物を含み得
る。基板１０２は、半導体基板、支持構造体上の基礎半導体材料、金属電極、又はその上
に形成された１つ以上の材料、構造体、若しくは領域を有する半導体基板であり得る。基
板１０２は、従来のシリコン基板、又は半導体材料の層を含むその他のバルク基板であり
得る。本明細書で使用されるように、用語“バルク基板”は、シリコンウエハだけでなく
、シリコンオンサファイア（ＳＯＳ）基板及びシリコンオンガラス（ＳＯＧ）基板等のシ
リコンオンインシュレータ（ＳＯＩ）基板、基礎半導体土台上のシリコンのエピタキシャ
ル層、並びにシリコンゲルマニウム、ゲルマニウム、ヒ化ガリウム、窒化ガリウム、及び
リン化インジウム等のその他の半導体若しくは光電子材料をも意味し、それらを含む。基
板１０２は、ドープされてもよく、ドープされなくてもよい。非限定的な例として、基板
１０２は、シリコン、二酸化ケイ素、自然酸化物添加のシリコン、窒化ケイ素、炭素含有
の窒化ケイ素、ガラス、半導体、酸化金属、金属、窒化チタン、炭素含有の窒化チタン、
タンタル、窒化タンタル、炭素含有の窒化タンタル、ニオブ、窒化ニオブ、炭素含有の窒
化ニオブ、モリブデン、窒化モリブデン、炭素含有の窒化モリブデン、タングステン、窒
化タングステン、炭素含有の窒化タングステン、銅、コバルト、ニッケル、鉄、アルミニ
ウム、及び貴金属の内の少なくとも１つを含み得る。
２Ｄ材料構造体１０４は、１つ以上の２Ｄ材料から形成され、該２Ｄ材料を含む。非限
定的な例として、２Ｄ材料構造体１０４は、グラフェン、酸化グラフェン、スタネン、フ
ォスフォレン、六方晶窒化ホウ素（ｈ−ＢＮ）、ボロフェン、シリセン、グラフィン、ゲ
ルマネン、ゲルマネン、２Ｄ稜上体、一般化学式ＭＸ２を有する遷移金属ダイカルコゲニ
ド（ここで、Ｍは遷移金属（例えば、モリブデン（Ｍｏ）、タングステン（Ｗ）、ニオブ
（Ｎｂ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、ルテニウム（Ｒｅ）、プラチナ
（Ｐｔ）、チタン（Ｔｉ）、タンタル（Ｔａ）、バナジウム（Ｖ）、コバルト（Ｃｏ）、
カドニウム（Ｃｄ）、又はクロミウム（Ｃｒ））であり、Ｘはカルコゲン（例えば、硫黄
（Ｓ）、セレニウム（Ｓｅ）、又はテルル（Ｔｅ））である）、一般化学式Ｍｎ＋１Ｘｎ
（“ＭＸｅｎｅ”とも称する）を有し、酸素（−Ｏ）、ヒドロキシル（−ＯＨ）、又はフ
ルオロ（―Ｆ）の表面終端を含む、炭化物又は窒化炭素（ここで、Ｍは、元素周期表の第
ＩＶ族又はＶ族からの遷移金属（例えば、Ｔｉ、Ｈｆ、Ｚｒ、Ｖ、Ｎｂ、Ｔａ）であり、
Ｘは、炭素（Ｃ）及び窒素（Ｎ）から選択される）、並びに金属材料（例えば、パラジウ
ム（Ｐｄ）、ロジウム（Ｒｈ））、半金属材料、又は半導体材料の単一層の内の１つ以上
から形成され得、該１つ以上を含み得る。幾つかの実施形態では、２Ｄ材料構造体１０４
は、ＭｏＳ２、ＭｏＳｅ２、ＭｏＴｅ２、ＷＳ２、ＷＳｅ２、ＷＴｅ２、ＮｂＳｅ２、Ｚ
ｒＳ２、ＺｒＳｅ２、ＨｆＳ２、ＨｆＳｅ２、及びＲｅＳｅ２の内の１つ以上の単一層等
の、１つ以上のＴＭＤＣ単一層から形成され、該ＴＭＤＣ単一層を含む。
２Ｄ材料構造体１０４は、単一の（例えば、唯一の）２Ｄ材料を含み得、又は複数の（
例えば、２以上の）２Ｄ材料を含み得る。非限定的な例として、２Ｄ材料構造体１０４は
、少なくとも２つの異なる２Ｄ材料のスタックから形成され得、該スタックを含み得る。
２Ｄ材料の内の第１は、基板１０２上又は基板１０２の上方に形成され得、２Ｄ材料の内
の第２は２Ｄ材料の内の第１の上に形成され得る。また、１つ以上の付加的な２Ｄ材料は
、２Ｄ材料の内の第２の上、又は該第２の上方に必要に応じて形成され得る。２Ｄ材料構
造体１０４が異なる２Ｄ材料のスタックを含む場合、該スタックの縦方向に隣接する２Ｄ
材料は、（例えば、共有結合等の分子内力とは対照的な）ファンデルワールス力等の１つ
以上の分子間力を通じて相互に結合され得る。幾つかの実施形態では、２Ｄ材料構造体１
０４は、唯一の２Ｄ材料から形成され、該２Ｄ材料を含む。付加的な実施形態では、２Ｄ
材料構造体１０４は、２つ以上の２Ｄ材料から形成され、該２Ｄ材料を含む。２Ｄ材料構
造体１０４は平面構造体として図１では説明されているが、付加的な実施形態では、２Ｄ
材料構造体１０４は、非平面の構造体等、異なる構造体構成を見せてもよい。
以下で更に詳述されるように、（例えば、同じ２Ｄ材料から形成され、該２Ｄ材料を含
む）同じ２Ｄ材料組成を有するが、従来のプロセスを通じて形成された従来の２Ｄ材料構
造体と比較して、２Ｄ材料構造体１０４は、減少した結晶欠陥を見せる。２Ｄ材料構造体
１０４は、例えば、同じ２Ｄ材料組成を有する従来の２Ｄ材料構造体と比較して、格子間
欠陥及び／又は空孔欠陥の減少した密度を見せる。非限定的な例として、２Ｄ材料構造体
１０４が一般化学式ＭＸ２を有する少なくとも１つのＴＭＤＣ（例えば、ＭｏＳ２、Ｍｏ
Ｓｅ２、ＭｏＴｅ２、ＷＳ２、ＷＳｅ２、ＷＴｅ２、ＮｂＳｅ２、ＺｒＳ２、ＺｒＳｅ２
、ＨｆＳ２、ＨｆＳｅ２、ＲｅＳｅ２）から形成され、該ＴＭＤＣを含む場合、同じ２Ｄ
材料組成を有するが、従来のプロセスを通じて形成された２Ｄ材料構造体と比較して、該
ＴＭＤＣは、Ｘ格子間欠陥、Ｘ空孔欠陥、Ｍ格子間欠陥、Ｍ空孔欠陥、ＭＸ空孔欠陥、及
びＸＸ空孔欠陥の内の１つ以上の減少した数を有し得る。上述した欠陥は、結晶欠陥と本
明細書では纏めて称される。幾つかの実施形態では、２Ｄ材料構造体１０４は、従来のプ
ロセスを通じて少なくとも１つのＴＭＤＣから形成された２Ｄ材料構造体と比較して、Ｘ
格子間欠陥及びＸ空孔欠陥の減少した数を少なくとも見せる、少なくとも１つのＴＭＤＣ
から形成される。付加的な実施形態では、２Ｄ材料構造体１０４は、全ての結晶欠陥が実
質的にない（例えば、完全にない）少なくとも１つの２Ｄ材料から形成され、該２Ｄ材料
を含む。
２Ｄ材料構造体１０４は、基板１０２上又は基板１０２の上方に少なくとも１つの２Ｄ
材料を形成すること（例えば、成長させること、堆積すること）と、２Ｄ材料の結晶欠陥
の少なくとも１つの共振周波数に対応する（例えば、と同じ）電磁放射の選択された１つ
以上の周波数を用いる少なくとも１つのレーザ処置プロセスに２Ｄ材料を当てることとに
よって、基板１０２上又は基板１０２の上方に形成され得る。電子放射の選択された周波
数に２Ｄ材料を少なくとも部分的に（例えば、実質的に）露光することは、２Ｄ材料から
結晶欠陥を取り除く。放射の選択された周波数は、２Ｄ材料の結晶欠陥を選択的に活性化
し、分離し、結集する。結晶欠陥は、それらが２Ｄ材料から除去され得る（例えば、取り
除かれ得る）２Ｄ材料の末端（例えば、周縁側、周縁部）に向かって面内で移動する（例
えば、拡散する）。また、結晶欠陥が２Ｄ材料中に渡り移動すると、相互に幾何学的に近
接して来た（複数の）補足的欠陥（例えば、反対に帯電した欠陥）は、（例えば、クーロ
ン引力を経て）相互に引き付けられ得、相互を取り除くように相互作用する。例えば、２
Ｄ材料はＴＭＤＣを含む場合、可動性のＸ格子間欠陥は、それに幾何学的に極めて近接す
る可動性のＸ空孔欠陥に引き付けられ得、該Ｘ空孔欠陥と相互作用し得、Ｘ格子間欠陥及
びＸ空孔欠陥の両方を取り除き、及び／又は可動性のＭ格子間欠陥は、それに幾何学的に
極めて近接するＭ空孔欠陥に引き付けられ得、該Ｍ空孔欠陥と相互作用し得、Ｍ格子間欠
陥及びＭ空孔欠陥の両方を取り除く。
少なくとも１つの２Ｄ材料は、成長プロセス及び堆積プロセスの内の１つ以上を使用し
て、基板１０２上又は基板１０２の上方に形成され得る。非限定的な例として、２Ｄ材料
は、インサイチュ成長プロセス、物理気相成長（“ＰＶＤ”）プロセス、化学気相成長（
“ＣＶＤ”）プロセス、有機金属化学気相成長（“ＭＯＣＶＤ”）プロセス、プラズマ促
進化学気相成長（ＰＥＣＶＤ）プロセス、原子層堆積（“ＡＬＤ”）プロセス、スピンコ
ートプロセス、及びブランケットコートプロセスの内の１つ以上を使用して、基板１０２
上又は基板１０２の上方に形成され得る。インサイチュ成長プロセスは、原子層エピキタ
シー（ＡＬＥ）、パルス原子層エピキタシー（ＰＡＬＥ）、分子線エピキタシー（ＭＢＥ
）、ガスソースＭＢＥ、有機金属ＭＢＥ、及び化学ビームエピキタシー（ＣＢＥ）等のエ
ピタキシャル成長プロセスを含むが、それに限定されない。ＰＶＤプロセスは、スパッタ
リング、蒸発、及びイオンＰＶＤの内の１つ以上を含むが、それらに限定されない。基板
１０２上又は基板１０２の上方に２Ｄ材料を形成するために利用されるプロセスは、２Ｄ
材料及び基板１０２の材料特性に少なくとも部分的に依存し得、２Ｄ材料中に存在する結
晶欠陥の数（例えば、密度）に影響を与え得る。幾つかの実施形態では、２Ｄ材料は、Ｃ
ＶＤプロセスを使用して、基板１０２上又は基板１０２の上方に形成される。
レーザ処置プロセスは、少なくとも１つの２Ｄ材料を露光するために電磁放射の少なく
とも１つの周波数を選択することと、電磁放射の選択された周波数に２Ｄ材料を露光する
こととを含む。電磁放射の周波数は、２Ｄ材料の結晶欠陥のない（例えば、完璧な、無傷
な）形態と２Ｄ材料の結晶欠陥満載の（例えば、不完全な、欠陥がある）形態とに対する
振動スペクトルの比較に少なくとも部分的に基づいて選択され得る。２Ｄ材料の結晶欠陥
のない形態と２Ｄ材料の結晶欠陥満載の形態との共振ピーク強度間で実質的な重複を見せ
ない、２Ｄ材料の結晶欠陥のない形態と２Ｄ材料の結晶欠陥満載の形態とに対する振動ス
ペクトルに沿った（例えば、振動差スペクトルにより比較されるような）相互に関係のあ
る共振周波数は、２Ｄ材料内の結晶欠陥を選択的に活性化し、結集し、少なくとも部分的
に（例えば、実質的に）取り除くために使用され得る電磁放射の周波数を特定する。
非限定的な例として、図２は、ＭｏＳ２の結晶欠陥のない（“完璧な”）形態と、Ｍｏ
Ｓ２の結晶欠陥満載の（“欠陥がある”）形態とに対する振動スペクトルをプロットした
グラフである。図２に示されるように、該グラフは、ＭｏＳ２の結晶欠陥満載の形態の共
振ピーク強度がＭｏＳ２の結晶欠陥のない形態の共振ピーク強度から実質的にずれた（例
えば、実質的に異なる）異なる共振周波数を特定する。例えば、ＭｏＳ２の結晶欠陥満載
の形態は、約２２４．３ｃｍ−１、約３４５．１ｃｍ−１、及び約３８２．２ｃｍ−１の
少なくとも共振周波数で相対的に高い共振ピーク強度を見せ、一方、ＭｏＳ２の結晶欠陥
のない形態は、それらの共振周波数で相対的に低い共振ピーク強度を見せる。したがって
、ＭｏＳ２の結晶欠陥のない形態とＭｏＳ２の結晶欠陥満載の形態とに対する振動スペク
トルに基づいて、約２２４．３ｃｍ−１の電磁放射周波数、約３４５．１ｃｍ−１の電磁
放射周波数、及び約３８２．２ｃｍ−１の電磁放射周波数の内の１つ以上は、例えば、Ｍ
ｏＳ２の結晶欠陥密度を減少させるために、基板１０２上又は基板１０２の上方に形成さ
れたＭｏＳ２を処置するために選択され得る。ＭｏＳ２の結晶欠陥のない形態と結晶欠陥
満載の形態とに対する振動スペクトルは、例えば、ＭｏＳ２がその上に形成される基板（
例えば、基板１０２）の特性（例えば、材料組成）に依存して、図２の図示した振動スペ
クトルとは異なり得る（例えば、共振ピークは、異なる振動周波数にシフトし得る）。に
もかかわらず、下にある所定の基板に対して、ＭｏＳ２の結晶欠陥のない形態と結晶欠陥
満載の形態とに対する振動スペクトルが図２に示されるものとは異なる場合であっても、
ＭｏＳ２の結晶欠陥満載の形態の共振ピーク強度がＭｏＳ２の結晶欠陥のない形態の共振
ピーク強度とは異なる相互に関係のある共振周波数は、ＭｏＳ２内の結晶欠陥の数を減少
させるために、所定の基板の上方に形成されたＭｏＳ２を処置するために選択され得、使
用され得る電磁放射の周波数を特定する。
２Ｄ材料の結晶欠陥のない形態に対する振動スペクトルは、本明細書には詳述されない
、１つ以上の従来のコンピュータ算出の量子力学モデリングプロセス等の、１つ以上の従
来のモデリングプロセスを使用して生成（例えば、計算）され得る。モデリングプロセス
は、構造（geometry）最適化に後続する振動分析を含む。非限定的な例として、２Ｄ材料
の結晶欠陥のない形態に対する振動スペクトルは、従来の密度汎関数理論（ＤＦＴ）分析
プロセスを使用して計算され得る。２Ｄ材料のユニット構造体は、２Ｄ材料の結晶欠陥の
ない形態が所定の基板上に理論的にどのように形成されるかを判定するために定義され得
、分析され得る。２Ｄ材料の結晶欠陥のない形態のコンピュータ算出の分析は、異なる振
動周波数におけるその共振を評価し、その振動スペクトルを明らかにするためにその後実
施され得る。
２Ｄ材料の結晶欠陥満載の形態に対する振動スペクトルは、本明細書には詳述されない
、従来の赤外分光プロセス及び従来のラマン分光プロセスの内の１つ以上等の、１つ以上
の従来の振動分光プロセスを使用して生成され得る。２Ｄ材料の実際の（例えば、モデル
ではない、理論ではない）結晶欠陥満載の形態は、従来のコンピュータ算出の量子力学モ
デリングプロセスを通じて２Ｄ材料の結晶欠陥のない形態に対して生成された振動スペク
トルと比較され得る、２Ｄ材料の結晶欠陥満載の形態に対する振動スペクトルを生成する
ために、従来の振動分光プロセス（例えば、従来の２Ｄ赤外分光プロセス）に当てられ得
る。２Ｄ材料の結晶欠陥満載の形態に対する振動スペクトルを生成するための適切な振動
分光プロセスの非限定的な例は、４波光混合プロセス及びポンププローブプロセス（例え
ば、２パルス光子エコープロセス、３パルス光子エコープロセス、ヘテロダイン４波光混
合プロセス、ホモダイン４波光混合プロセス、２周波ヘテロダイン過渡回析格子プロセス
、周波数分解４波光混合プロセス、スペクトル分解４波光混合プロセス、パルス成形４波
光混合プロセス、狭帯域４波光混合プロセス、広帯域４波光混合プロセス、時間ゲート４
波光混合プロセス）、６波光混合プロセス、並びに８波光混合プロセスを含む。付加的な
実施形態では、２Ｄ材料の結晶欠陥満載の形態に対する振動スペクトルは、１つ以上の従
来のコンピュータ算出の量子力学モデリングプロセス等の１つ以上の従来のモデリングシ
ステムを使用して生成され得る。
少なくとも１つの２Ｄ材料を露光する電磁放射の少なくとも１つの周波数を選択した後
、該２Ｄ材料は、電磁放射の選択された周波数を有する１つ以上のレーザ光を生成するよ
うに構成され動作する少なくとも１つのレーザ源を使用して、電磁放射の選択された周波
数で処置され（例えば、に露光され、に当てられ）得る。電磁放射の選択された周波数を
有する少なくとも１つのレーザ光を生成し、２Ｄ材料に向けることが可能な任意のレーザ
源が用いられ得る。非限定的な例として、レーザ源は、ガスレーザ（例えば、一酸化炭素
（ＣＯ）レーザ、二酸化炭素（ＣＯ２）レーザ）、半導体レーザ（例えば、鉛（Ｐｂ）塩
半導体レーザ、量子カスケードレーザ（ＱＣＬ））、及び固体レーザの内の１つ以上を含
み得る。
電磁放射の選択された周波数は、単一の（例えば、唯一の）レーザ源により生み出され
得、又は、複数の（例えば、２つ以上の）レーザ源により生み出され得る。複数のレーザ
源が用いられる場合、複数のレーザ源の各々は、相互に実質的に同じであり得、電磁放射
の選択された同じ周波数を実質的に生み出し得、又は複数のレーザの内の少なくとも１つ
は、複数のレーザ源の内の少なくとも他の１つとは異なり得、及び／若しくは電磁放射の
選択された異なる周波数を生み出し得る。幾つかの実施形態では、電磁放射の選択された
単一の周波数は、単一のレーザ源により生み出される。付加的な実施形態では、電磁放射
の選択された単一の周波数は、複数のレーザ源により生み出される。更なる実施形態では
、放射の選択された複数の周波数は、複数のレーザ源により生み出される。複数のレーザ
源が利用される場合、複数のレーザ源は、同時に、順次、又はそれらの組み合わせで使用
され得る。例えば、複数のレーザ源の内の１つ以上は、２Ｄ材料の結晶欠陥のない形態と
結晶欠陥満載の形態との共振ピーク強度が相互に異なる（例えば、ずれている）第１の共
振周波数に対応する電磁放射の選択された第１の周波数で２Ｄ材料を処置するために使用
され得、その後、複数のレーザ源の内のその他の１つ以上は、２Ｄ材料の結晶欠陥のない
形態と結晶欠陥満載の形態との共振ピーク強度が相互に異なる第２の共振周波数に対応す
る電磁放射の選択された第２の周波数で２Ｄ材料を処置するために続いて使用され得る。
別例として、複数のレーザ源の内の１つ以上は、２Ｄ材料の結晶欠陥のない形態と結晶欠
陥満載の形態との共振ピーク強度が相互に異なる第１の共振周波数に対応する電磁放射の
選択された第１の周波数で２Ｄ材料を処置するために使用され得、複数のレーザ源の内の
その他の１つ以上は、２Ｄ材料の結晶欠陥のない形態と結晶欠陥満載の形態との共振ピー
ク強度が相互に異なる第２の共振周波数に対応する電磁放射の選択された第２の周波数で
２Ｄ材料を処置するために、複数のレーザ源の内の１つ以上と同時に使用され得る。
レーザ処置プロセスは、２Ｄ材料の結晶欠陥密度を減少させ、又は取り除くために十分
な任意のレーザ光出力と露光の継続期間とを用い得る。所定の適用に対するレーザ光出力
及び継続期間は、利用される電磁放射の１つの周波数（又は複数の周波数）と、２Ｄ材料
の特性（例えば、材料組成、寸法）とに少なくとも部分的に依存し得る。２Ｄ材料の表面
におけるレーザ光の出力レベル（例えば、強度）を、２Ｄ材料内の結晶欠陥の選択的な活
性化、結集、及び少なくとも部分的な（例えば、実質的な）除去を容易にするレベルに制
御するために、減衰器デバイスが使用され得る。２Ｄ材料の表面におけるレーザ光の出力
レベルは、例えば、約１ワット（Ｗ）から約１０００Ｗの範囲内にあり得る。また、レー
ザ光の露光の持続期間を制御するために、変調器デバイス（例えば、音響光学変調器デバ
イス）が使用され得る。レーザ光の露光の持続期間は、例えば、約１ミリ秒（ｍｓ）から
約３０秒（ｓ）の範囲内であり得る。
レーザ処置プロセスは、２Ｄ材料構造体１０４（図１）を形成するために、電磁放射の
選択された１つ以上の周波数の内の単一の（例えば、唯一の）線量に２Ｄ材料を露光し得
、又は２Ｄ材料構造体１０４を形成するために、放射の選択された１つ以上の周波数の内
の複数の線量に２Ｄ材料を露光し得る。複数の線量が利用される場合、２Ｄ材料構造体１
０４を形成するために、最初の線量は、２Ｄ材料の結晶欠陥密度を部分的に減少させ得、
少なくとも他の１つの線量は、２Ｄ材料の結晶欠陥密度を更に減少させ得る。複数の線量
の各々は、実質的に同じであり得（例えば、実質的に同じ選択された放射周波数、出力、
及び持続期間を用い得）、又は複数の線量の内の少なくとも１つは、複数の線量の内の少
なくとも他の１つとは異なり得る（例えば、選択された異なる放射周波数、異なる出力、
及び／若しくは異なる持続期間を用い得る）。
個別の共振ピーク強度間に違いを見せる２Ｄ材料の結晶欠陥のない形態と２Ｄ材料の結
晶欠陥満載の形態との多方向の振動スペクトルに沿った特定の１つの共振周波数（又は複
数の共振周波数）に対応する電磁放射の選択された１つの周波数（又は複数の周波数）に
２Ｄ材料を露光することは、２Ｄ材料内の如何なる種類の化学結合が該放射を使用して変
化するかの選択を高度に容易にする。電磁放射の選択された周波数に２Ｄ材料が露光され
た場合、選択された周波数で又は該周波数の近くで共振する化学結合のみが、該放射によ
って最も多くのエネルギーを与えられるであろう。電磁放射の選択された周波数は、２Ｄ
材料の欠陥がない領域を形成する化学結合、基板１０２（図１）の化学結合、２Ｄ材料と
基板１０２との間の化学結合、及び（仮にあるならば）２Ｄ材料と別の２Ｄ材料との間の
化学結合により実質的に吸収されずに、２Ｄ材料の欠陥がある領域（例えば、２Ｄ材料内
の結晶欠陥）を形成する化学結合により吸収され得る。したがって、電磁放射の選択され
た周波数は、２Ｄ材料の結晶欠陥を形成する化学結合のみを選択的に変化させ得る。２Ｄ
材料の欠陥がある領域を形成する化学結合により吸収されない電磁放射は、反射され得、
又は２Ｄ材料及び基板１０２を透過し得る。この結果、２Ｄ材料の結晶欠陥密度を減少さ
せるために電磁放射の選択された周波数を使用することは、共振のために電磁放射が選択
されていない化学結合に近接しない２Ｄ材料（及び基板１０２）の区域中に熱を全く又は
殆ど発生させないかもしれない。半導体デバイスの製造中の熱の生成及び使用を制御する
ことによって、熱欠損になることが回避され得、低温の製造技術がより容易に実現され得
る。
したがって、開示の実施形態に従うと、半導体デバイス構造体を形成する方法は、基板
の上方に少なくとも１つの２Ｄ材料を形成することを含む。少なくとも１つの２Ｄ材料か
ら結晶欠陥を選択的に活性化及び除去するために、少なくとも１つの２Ｄ材料は、少なく
とも１つの２Ｄ材料内の結晶欠陥の共振周波数に対応する電磁放射の周波数を有する少な
くとも１つのレーザ光で処置される。
また、開示の付加的な実施形態に従うと、半導体デバイス構造体を形成する別の方法は
、２Ｄ材料の結晶欠陥密度を減少させるために、基板上の２Ｄ材料をレーザ処置プロセス
に当てることを含む。レーザ処置プロセスは、２Ｄ材料の結晶欠陥のない形態と結晶欠陥
満載の形態との共振ピーク強度が相互に異なる、２Ｄ材料の結晶欠陥のない形態と結晶欠
陥満載の形態との少なくとも１つの共振周波数と実質的に同じ電磁放射の少なくとも１つ
の周波数に２Ｄ材料を露光することを含む。
幾つかの実施形態では、２Ｄ材料の結晶欠陥密度の減少を容易にし、又は向上させ、２
Ｄ材料構造体１０４（図１）を形成するために、レーザ処置プロセスと組み合わせて熱的
アニーリングプロセスが使用され得る。用いられる場合には、熱的アニーリングプロセス
は、全ての原子および結晶欠陥の基底状態を上昇させ、２Ｄ材料の外部への結晶欠陥の拡
散率を増加させるために、２Ｄ材料の形成（例えば、成長、堆積）温度よりも高い温度に
２Ｄ材料を加熱し得る。非限定的な例として、２Ｄ材料（例えば、ＭｏＳ２）が約２２５
℃以下の温度で形成される場合、レーザ処置プロセス中に全ての原子（例えば、Ｍｏ原子
、Ｓ原子）及び結晶欠陥（例えば、Ｓ格子間欠陥、Ｓ空孔欠陥、Ｍｏ格子間欠陥、Ｍｏ空
孔欠陥、ＭｏＳ空孔欠陥、及びＳＳ空孔欠陥）の基底状態を上昇させ、２Ｄ材料の外部へ
の結晶欠陥の拡散率を増加させるために、熱的アニーリングプロセスは、約２２５℃より
も高い温度（例えば、約２５０℃以上、約３００℃以上、又は約４００℃以上）に２Ｄ材
料を当て得る。適切な熱的アニーリングプロセスは、炉アニーリングプロセス、チャンバ
ーアニーリングプロセス、及びレーザアニーリングプロセスを含むが、それらに限定され
ない。付加的な実施形態では、レーザ処置プロセスは、熱的アニーリングプロセスをそれ
と組み合わせて実施せずに実施し得る。更なる実施形態では、２Ｄ材料の外側への結晶欠
陥の拡散率を増加させるために、磁界、電界、バイアス、又はそれらの組み合わせの内の
１つ以上が用いられ得る。
２Ｄ材料は、基板１０２上又は基板１０２の上方における２Ｄ材料の形成（例えば、堆
積、成長）中、基板１０２上又は基板１０２の上方における２Ｄ材料の形成後、又はそれ
らの組み合わせにおいて、（仮にあるならば）レーザ処置プロセス及び熱的アニーリング
プロセスに当てられ得る。熱的アニーリングプロセスがレーザ処置プロセスと組み合わせ
て用いられる場合、レーザ処置プロセス及び熱的アニーリングプロセスは、任意の順序で
、それらの間で時間的に幾らか重複して実施され得る。（仮にあるならば）レーザ処置プ
ロセス及び熱的アニーリングプロセスは、同時に、順次、又はそれらの組み合わせで実施
され得る。また、レーザ処置プロセス及び／又は熱的アニーリングプロセスが実施され得
る回数に制限はない。したがって、（仮にあるならば）レーザ処置プロセス及び熱的アニ
ーリングプロセスの内の１つ以上は、（仮にあるならば）レーザ処置プロセス及び熱的ア
ニーリングプロセスを繰り返す度に、同じ順序である必要も、同じ時間的重複である必要
もなく、複数回実施され得る。
幾つかの実施形態では、２Ｄ材料内の結晶欠陥を選択的に活性化し、結集し、少なくと
も部分的に（例えば、実質的に）取り除くために、基板１０２上又は基板１０２の上方に
おける２Ｄ材料の形成中に、少なくとも１つの２Ｄ材料はレーザ処置プロセスに当てられ
る。また、レーザ処置プロセスは、熱的アニーリングプロセスをそれと同時に実施せずに
実施し得る。言い換えれば、２Ｄ材料は、２Ｄ材料をその形成温度よりも高い温度に加熱
するために、別個の熱的アニーリングプロセス（例えば、炉アニーリングプロセス、チャ
ンバーアニーリングプロセス、レーザアニーリングプロセス）を使用することなく、レー
ザ処置プロセスに当てられる。こうした実施形態では、２Ｄ材料を形成するために使用さ
れるプロセス（例えば、堆積プロセス、成長プロセス）により供給された熱は、２Ｄ材料
の全ての原子及び結晶欠陥の基底状態を上昇させ、２Ｄ材料の外部への結晶欠陥の所望の
拡散率を容易にするのにそれ自体で十分であり得る。
付加的な実施形態では、２Ｄ材料内の結晶欠陥を選択的に活性化し、結集し、少なくと
も部分的に（例えば、実質的に）取り除くために、基板１０２上又は基板１０２の上方に
おける２Ｄ材料の形成中に、少なくとも１つの２Ｄ材料は、レーザ処置プロセス及び熱的
アニーリングプロセスに当てられる。熱的アニーリングプロセス（例えば、炉アニーリン
グプロセス、チャンバーアニーリングプロセス、レーザアニーリングプロセス）は、レー
ザ処置プロセスと同時に実施される。熱的アニーリングプロセスは、２Ｄ材料だけを形成
するために使用されるプロセス（例えば、堆積プロセス、成長プロセス）により供給され
た熱によってさもなければ実現されるであろう温度よりも高い温度に２Ｄ材料を加熱する
ために用いられ得る。別個の熱的アニーリングプロセスは、２Ｄ材料の形成中に、２Ｄ材
料の外部への結晶欠陥の拡散率を増加させるために、２Ｄ材料の全ての原子及び結晶欠陥
の基底状態を上昇させる。
更に付加的な実施形態では、少なくとも１つの２Ｄ材料は、基板１０２上又は基板１０
２の上方に形成され、２Ｄ材料内の結晶欠陥を選択的に活性化し、結集し、少なくとも部
分的に（例えば、実質的に）取り除くために、レーザ処置プロセス及び熱的アニーリング
プロセスにその後当てられる。言い換えれば、レーザ処置プロセス及び熱的アニーリング
プロセスは、２Ｄ材料が基板１０２上又は基板１０２の上方に既に形成（例えば、堆積、
成長）された後のみに各々実施される。レーザ処置プロセス及び熱的アニーリングプロセ
スは、例えば、２Ｄ材料の形成に続いて介在期間が経過した後に、２Ｄ材料を修復するた
めに使用され得る。２Ｄ材料は、介在期間中にその形成温度から冷却されていてもよい。
熱的アニーリングプロセス（例えば、炉アニーリングプロセス、チャンバーアニーリング
プロセス、レーザアニーリングプロセス）は、レーザ処置プロセスと同時に実施される。
熱的アニーリングプロセスは、同時のレーザ処置プロセス中に、２Ｄ材料の外部への結晶
欠陥の拡散率を増加させるために、２Ｄ材料の全ての原子及び結晶欠陥の基底状態を上昇
させる。
更なる実施形態では、基板１０２上又は基板１０２の上方に少なくとも１つの２Ｄ材料
が形成され、形成された２Ｄ材料は、熱的アニーリングプロセスにその後当てられ、その
後、熱的に処置された２Ｄ材料は、熱的に処置された２Ｄ材料内の結晶欠陥を選択的に活
性化し、結集し、少なくとも部分的に（例えば、実質的に）取り除くために、レーザ処置
プロセスに当てられる。言い換えれば、熱的アニーリングプロセスは、２Ｄ材料が基板１
０２上又は基板１０２の上方に既に形成（例えば、堆積、成長）された後のみに実施され
、レーザ処置プロセスは、熱的アニーリングプロセスの後に実施される。一連の熱的アニ
ーリングプロセス及びレーザ処置プロセスは、例えば、２Ｄ材料の形成に続いて介在期間
が経過した後に、２Ｄ材料を修復するために使用され得る。２Ｄ材料は、介在期間中にそ
の形成温度から冷却されていてもよい。熱的アニーリングプロセスは、後続のレーザ処置
プロセス中に、２Ｄ材料の外部への結晶欠陥の拡散率を増加させるために、２Ｄ材料の全
ての原子及び結晶欠陥の基底状態を上昇させる。
より更なる実施形態では、基板１０２上又は基板１０２の上方に少なくとも１つの２Ｄ
材料が形成され、形成された２Ｄ材料は、レーザ処置プロセスにその後当てられ、その後
、レーザ処置された２Ｄ材料は、熱的アニーリングプロセスに当てられる。言い換えれば
、レーザ処置プロセスは、２Ｄ材料が基板１０２上又は基板１０２の上方に既に形成（例
えば、堆積、成長）された後のみに実施され、熱的アニーリングプロセスは、レーザ処置
プロセスの後に実施される。一連のレーザ処置プロセス及び熱的アニーリングプロセスは
、例えば、２Ｄ材料の形成に続いて介在期間が経過した後に、２Ｄ材料を修復するために
使用され得る。２Ｄ材料は、介在期間中にその形成温度から冷却されていてもよい。幾つ
かの実施形態では、熱的アニーリングプロセスは、レーザ処置プロセスの開始後ではある
がその完了前に実行され、残りのレーザ処置プロセス中に、２Ｄ材料の外部への結晶欠陥
の拡散率を増加させるために、２Ｄ材料の全ての原子及び結晶欠陥の基底状態を上昇させ
る。付加的な実施形態では、熱的アニーリングプロセスは、レーザ処置プロセスの完了後
に実行される。
また、２Ｄ材料構造体１０４（図１）の形成を促進するために、少なくともレーザ処置
プロセス（及び仮にあるならば、熱的処置プロセス）と組み合わせて、リモートプラズマ
処置プロセスが使用されてもよい。リモートプラズマ処置プロセスは、例えば、該表面上
又は該表面の上方における１つ以上の付加的２Ｄ材料の形成を促進するために、１つ以上
の２Ｄ材料の表面を処置するために使用され得る。リモートプラズマ処置プロセスは、２
Ｄ材料の表面上又は該表面の上方における付加的２Ｄ材料の核生成を促進し得る。用いら
れる場合、リモートプラズマ処置プロセスは、基板１０２上又は基板１０２の上方におけ
る２Ｄ材料の形成後に実施され得る。リモートプラズマ処置プロセスは、例えば、基板１
０２上又は基板１０２の上方における２Ｄ材料の少なくともレーザ処置プロセス（及び仮
にあるならば、熱的処置プロセス）の後に実施され得る。
図１を引き続き参照すると、２Ｄ材料構造体１０４の形成に続いて、２Ｄ材料構造体１
０４を含む半導体デバイス構造体１００は、要望に応じて、付加的処理（例えば、材料除
去プロセス、付加的堆積プロセス）に当てられ得る。付加的処理は、従来のプロセス及び
従来の処理環境を使用して行われ得、本明細書には詳細には説明及び記述されない。
開示の実施形態に従って形成された半導体デバイス構造体（例えば、半導体デバイス構
造体１００）は、メモリ（例えば、ランダムアクセスメモリ（ＲＯＭ）、リードオンリメ
モリ（ＲＯＭ））、トランジスタ（例えば、電界効果トランジスタ（ＦＥＴ）、薄膜トラ
ンジスタ（ＴＦＴ）、バイポーラトランジスタ）、ダイオード、インバータ、ロジックゲ
ート、接合器、光検出器、光電池、発光ダイオード（ＬＥＤ）、電子センサ、集積回路、
及びマイクロプロセッサを含むが、それらに限定されない様々な半導体デバイスに使用さ
れ得る。非限定的な例として、開示の実施形態に従って形成された半導体デバイス構造体
は、トンネル電界効果トランジスタ（ＴＦＥＴ）（例えば、シングルゲートＴＦＥＴ、ダ
ブルゲートＴＦＥＴ、横型ＴＦＥＴ、縦型ＴＦＥＴ、合成電界ＴＦＥＴ（ＳＥ−ＴＦＥＴ
））、及び縦型ＦＥＴ（ＶＦＥＴ）を含むが、それらに限定されない様々なＦＥＴに使用
され得る。開示の実施形態に従って形成された半導体デバイス構造体（例えば、半導体デ
バイス構造体１００）の２Ｄ材料構造体（例えば、２Ｄ材料構造体１０４）は、例えば、
ＦＥＴのチャネルとして用いられ得る。
また、開示の実施形態に従って形成された半導体デバイス（例えば、メモリ、トランジ
スタ、ダイオード、インバータ、ロジックゲート、接合器、光検出器、光電池、ＬＥＤ、
電子センサ、集積回路、マイクロプロセッサ）は、様々な電子システムに含まれ得る。非
限定的な例として、図３は、開示の実施形態に従った電子システム３００のブロック図で
ある。電子システム３００は、例えば、コンピュータ若しくはコンピュータハードウェア
コンポーネント、サーバ若しくはその他のネットワークハードウェアコンポーネント、セ
ルラーフォン、デジタルカメラ、携帯情報端末（ＰＤＡ）、ポータブルメディア（例えば
、音楽）プレイヤー、例えば、ｉＰａｄ（登録商標）若しくはＳＵＲＦＡＣＥ（登録商標
）タブレット等のＷｉＦｉ若しくはセルラー利用可能なタブレット、電子ブック、ナビゲ
ーションデバイス等を含み得る。電子システム３００は、少なくとも１つのメモリデバイ
ス３０２を含む。少なくとも１つのメモリデバイス３０２は、例えば、図１に示した半導
体デバイス構造体１００の実施形態を含み得る。電子システム３００は、少なくとも１つ
の電子信号プロセッサデバイス３０４（例えば、マイクロプロセッサ）を更に含み得る。
電子信号プロセッサデバイス３０４は、図１に示した半導体デバイス構造体１００の実施
形態と同様の半導体デバイス構造体を必要に応じて含み得る。電子システム３００は、例
えば、マウス若しくはその他のポインティングデバイス、キーボード、タッチパッド、ボ
タン、又はコントロールパネル等の、ユーザにより電子システム３００中に情報を入力す
るための１つ以上の入力デバイス３０６を更に含み得る。電子システム３００は、例えば
、モニタ、ディスプレイ、プリンタ、オーディオ出力ジャック、スピーカ等の、情報（例
えば、視覚的又は音声の出力）をユーザに出力するための１つ以上の出力デバイス３０８
を更に含み得る。幾つかの実施形態では、入力デバイス３０６及び出力デバイス３０８は
、情報を電子システム３００に入力すること、及び視覚的情報をユーザに出力することの
両方に使用され得る単一のタッチスクリーンデバイスを含み得る。１つ以上の入力デバイ
ス３０６及び出力デバイス３０８は、メモリデバイス３０２及び電子信号プロセッサデバ
イス３０４の内の少なくとも１つと電気的に通信し得る。
したがって、開示の実施形態に従った半導体デバイスは、基板の上にあり、且つ格子間
欠陥及び空孔欠陥が実質的にない２Ｄ材料を含む２Ｄ材料構造体を含む少なくとも１つの
半導体デバイス構造体を含む。
更に、開示の実施形態に従った電子システムは、少なくとも１つの半導体デバイスと、
該少なくとも１つの半導体デバイスに電気的に接続された周辺回路とを含む。少なくとも
１つの半導体デバイスは、基板と、結晶欠陥が実質的にない１つ以上の２Ｄ材料を含む、
基板の上方の２Ｄ材料構造体とを含む、少なくとも１つの半導体デバイス構造体を含む。
開示の方法は、開示の実施形態に従って形成されない従来の半導体デバイス構造体と比
較して改善された電気的特性を有する半導体デバイス構造体（例えば、半導体デバイス構
造体１００）の形成を容易にするために、１つ以上の２Ｄ材料中の結晶欠陥（例えば、格
子間欠陥、空孔欠陥）を効果的に減少させ得る。開示のレーザ処置プロセスは、２Ｄ材料
、及び／又はそれと関連して（例えば、それに拘束されて）動作可能なその他の構造体（
例えば、基板１００）への不要な変化（例えば、不要な構造的変形、不要な材料拡散）を
回避しながら、２Ｄ材料の結晶欠陥密度を減少させ得る。開示の実施形態に従った半導体
デバイス構造体（例えば、半導体デバイス構造体１００）は、少なくとも部分的にそれら
が組み込まれるデバイスの１つ以上の特性を同様に改善し得る。開示の方法を使用して形
成された半導体デバイス構造体を含む半導体デバイス及び電子システムは、従来の多くの
半導体デバイス及び電子システムと比較して向上した性能、信頼性、及び耐久性を有し得
る。
開示は様々な変形物及び代替形態が可能であるが、特定の実施形態が図面に例示として
示されており、本明細書に詳述されている。しかしながら、開示は開示された特定の形態
に制限されない。むしろ、開示は、以下の添付の請求項及びそれらの法的均等物の範囲内
にある全ての変形物、均等物、及び代替物をカバーすべきである。
[優先権の主張]
本願は、“ＭＥＴＨＯＤＳ ＯＦ ＦＯＲＭＩＮＧ ＳＥＭＩＣＯＮＤＵＣＴＯＲ Ｄ
ＥＶＩＣＥ ＳＴＲＵＣＴＵＲＥＳ ＩＮＣＬＵＤＩＮＧ ＴＷＯ−ＤＩＭＥＮＳＩＯＮ
ＡＬ ＭＡＴＥＲＩＡＬ ＳＴＲＵＣＴＵＲＥＳ， ＡＮＤ ＲＥＬＡＴＥＤ ＳＥＭＩ
ＣＯＮＤＵＣＴＯＲ ＤＥＶＩＣＥ ＳＴＲＵＣＴＵＲＥＳ ＡＮＤ ＥＬＥＣＴＲＯＮ
ＩＣ ＳＹＳＴＥＭＳ”に対する２０１６年８月３１に出願の米国特許出願番号１５／２
５３，４５４の出願日の利益を主張する。
開示の実施形態は、半導体デバイスの設計及び製作の分野に関する。より具体的には、
開示の実施形態は、２次元材料構造体を含む半導体デバイス構造体を形成する方法、並び
に関連する半導体デバイス構造体、半導体デバイス、及び電子システムに関する。
２次元（２Ｄ）材料は、様々な半導体デバイスの使用のために現在研究されている。本
明細書で使用されるように、“２次元材料”又は“２Ｄ材料”は、分子内力（例えば、共
有結合）を通じて相互に結合されたユニット（例えば、原子、分子）の単一の（例えば、
唯一の）単一層から形成され又は該単一層を含む結晶材料を指す。複数の２Ｄ材料を含む
構造体（例えば、スタック構造体）の隣接する２Ｄ材料は、１つ以上の分子間力（例えば
、ファンデルワールス力）を通じて相互に結合される。言い換えると、単一の２Ｄ材料の
ユニット（例えば、原子、分子）は、分子内力を通じて相互に結合され、分子間力を通じ
て、（仮にあるならば）それに隣接する（例えば、その上方の、その下方の）別の２Ｄ材
料のユニット（例えば、原子、分子）に結合され得る。電磁スペクトルの可視部中の直接
遷移を伴う２Ｄ材料の薄い構造体は、多種多様なデジタル電子デバイス及び光電子デバイ
スの使用に２Ｄ材料が適することを示唆する。
残念ながら、２Ｄ材料の従来の形成に関連する問題は、２Ｄ材料が組み込まれる半導体
デバイス（例えば、デジタル電子デバイス、光電子デバイス）の性能及び信頼性を減少さ
せ得る。例えば、２Ｄ材料を形成する従来の方法は、２Ｄ材料を含む半導体デバイス構造
体及び半導体デバイスの特性に負の影響を与え得る、２Ｄ材料内の著しい結晶欠陥をもた
らし得る。例えば、従来形成された２Ｄ材料は、Ｈａｌｄａｒ, Ｓ．等の“Ａ ｓｙｓ
ｔｅｍａｔｉｃ ｓｔｕｄｙ ｏｆ ｓｔｒｕｃｔｕｒａｌ, ｅｌｅｃｔｒｏｎｉｃ
ａｎｄ ｏｐｔｉｃａｌ ｐｒｏｐｅｒｔｉｅｓ ｏｆ ａｔｏｍｉｃ ｓｃａｌe ｄ
ｅｆｅｃｔｓ ｉｎ ２Ｄ ｔｒａｎｓｉｔｉｏｎ ｍｅｔａｌ ｄｉｃｈａｌｃｏｇｅ
ｎｉｄｅｓ ＭＸ2 (Ｍ ＝ Ｍｏ，Ｗ； Ｘ ＝ Ｓ， Ｓｅ， Ｔｅ)” Ｐｈｙｓ
． Ｒｅｖ． Ｂ ９２， ２０１５により記載されたような欠陥等の、不要な格子間及
び空孔の欠陥を見せ得る。こうした結晶欠陥は、２Ｄ材料に不均一な局所電子密度、リー
ク電流、及び緩やかなサブスレッショルドスロープを引き起こし得、半導体デバイスの容
認できない変動をもたらす。
それ故、改善された性能特性を有する半導体デバイス構造体及び半導体デバイスの製造
を可能にする、２Ｄ材料の改善された形成方法を有することが望ましい。
幾つかの実施形態では、半導体デバイス構造体を形成する方法は、基板の上方に少なく
とも１つの２Ｄ材料を形成することを含む。少なくとも１つの２Ｄ材料は、少なくとも１
つの２Ｄ材料から結晶欠陥を選択的に活性化及び除去するために、少なくとも１つの２Ｄ
材料内の結晶欠陥の共振周波数に対応する電磁放射の周波数を有する少なくとも１つのレ
ーザ光で処置される。
付加的な実施形態では、半導体デバイス構造体を形成する方法は、２Ｄ材料の結晶欠陥
密度を減少させるために、基板上の２Ｄ材料をレーザ処置プロセスに当てることを含む。
レーザ処置プロセスは、２Ｄ材料の結晶欠陥のない形態と結晶欠陥満載の形態との共振ピ
ーク強度が相互に異なる、２Ｄ材料の結晶欠陥のない形態と結晶欠陥満載の形態との少な
くとも１つの共振周波数と実質的に同じ電磁放射の少なくとも１つの周波数に２Ｄ材料を
露光することを含む。
更なる実施形態では、半導体デバイスは、基板の上にあり、格子間欠陥及び空孔欠陥が
実質的にない２Ｄ材料を含む２Ｄ材料構造体を含む少なくとも１つの半導体デバイス構造
体を含む。
より更なる実施形態では、電子システムは、少なくとも１つの半導体デバイスと、少な
くとも１つの半導体デバイスに電気的に接続された周辺回路とを含む。少なくとも１つの
半導体デバイスは、基板と、結晶欠陥が実質的にない１つ以上の２Ｄ材料を含む、基板の
上方の２Ｄ材料構造体とを含む少なくとも１つの半導体デバイス構造体を含む。
開示の実施形態に従った、半導体デバイス構造体の部分的断面図である。 二硫化モリブデン（ＭｏＳ２）の結晶欠陥のない（“完璧な”）形態、及びＭｏＳ２の結晶欠陥満載の（“欠陥がある”）形態に対する振動スペクトルを説明するグラフである。 開示の実施形態に従った電子システムの概略的ブロック図である。
２Ｄ材料構造体を含む半導体デバイス構造体を形成する方法が記述され、関連する半導
体デバイス構造体、半導体デバイス、及び電子システムも同様である。幾つかの実施形態
では、半導体デバイス構造体を形成する方法は、基板上又は基板の上方に少なくとも１つ
の２Ｄ材料を形成することと、２Ｄ材料内の結晶欠陥（例えば、格子間欠陥、空孔欠陥）
を選択的に活性化し、結集し、少なくとも部分的に（例えば、実質的に）取り除くために
、少なくとも１つのレーザ処置プロセスを２Ｄ材料に当てることとを含む。レーザ処置プ
ロセスは、２Ｄ材料の結晶欠陥のない形態と２Ｄ材料の結晶欠陥満載の形態とに対する振
動スペクトルの比較に少なくとも部分的に基づいて２Ｄ材料を露光するために、電磁放射
の少なくとも１つの周波数を選択することと、基板上又は基板の上方における２Ｄ材料の
形成中及び／又は該形成後に、放射の選択された１つの周波数（又は複数の周波数）に２
Ｄ材料をその後露光することとを含む。電磁放射の該周波数（又は該複数の周波数）は、
２Ｄ材料の結晶欠陥のない形態と２Ｄ材料の結晶欠陥満載の形態との共振ピーク強度が異
なる振動スペクトルに沿って、相互に関係のある（例えば、共通の、共有の）共振周波数
を特定することによって選択され得る。電磁放射の選択された少なくとも１つの周波数は
、こうした相互に関係のある共振周波数の内の１つ以上に直接対応し得る（例えば、該１
つ以上に全く同じ等、実質的に同じであり得る）。必要に応じて、熱的アニーリングプロ
セス及びリモートプラズマ処置プロセスの内の１つ以上がレーザ処置プロセスと組み合わ
せて使用され得る。例えば、２Ｄ材料からの結晶欠陥の除去を助力し、又は少なくとも部
分的に容易にするために、レーザ処置プロセスの前、間、及び／又は後に、少なくとも１
つの熱的アニーリングプロセスが実施され得る。開示の方法は、開示の方法の使用なく形
成される従来の２Ｄ材料構造体と比較して向上した電気的特性を有する２Ｄ材料構造体を
形成するために、２Ｄ材料内の結晶欠陥の密度を効果的に減少させ得、又は取り除き得る
。
以下の説明は、本開示の実施形態の一通りの説明を提供するために、材料の組成及び処
理条件等の具体的詳細を提供する。しかしながら、これらの具体的詳細なしに本開示の実
施形態が行われ得ることを当業者は理解するであろう。それどころか、本開示の実施形態
は、製造業で用いられる従来の半導体製作技術と組み合わせて行われ得る。また、以下で
提供される説明は、半導体デバイス（例えば、メモリデバイス）を製造するための完全な
プロセスフローを形成しない。以下で記述される半導体デバイス構造体は、完全な半導体
デバイスを形成しない。本開示の実施形態を理解するために必要なそれらのプロセスの行
為及び構造体のみが以下で詳述される。該半導体デバイス構造体から完全な半導体デバイ
スを形成するための付加的行為は、従来の製作技術により実施されてもよい。
本明細書で提示される図面は、説明目的のみのためのものであり、任意の特定の材料、
コンポーネント、構造体、デバイス、又はシステムの実景であることを全く意図しない。
例えば、製造の技術及び／又は公差の結果として、図面に図示された形状の変形が予想さ
れる。したがって、本明細書に記述される実施形態は、説明されるような特定の形状又は
領域に限定されると解釈されるべきではないが、例えば、製造からもたらされる形状の偏
差を含む。例えば、箱形として説明又は記述される領域は、凸凹した及び／又は直線でな
い機構を有してもよく、円形として説明又は記述される領域は、幾らか凸凹した及び／又
は直線の機構を含んでもよい。更に、説明される鋭角は丸みを帯びてもよく、その逆もま
た同様である。したがって、図に説明される領域は本質的に概略的であり、それらの形状
は、領域の正確な形状を説明することを意図せず、本請求項の範囲を限定しない。図面は
必ずしも縮尺通りではない。また、複数の図の間で共通する要素は同じ数字表示を保持し
得る。
本明細書で使用されるように、用語“垂直の（ｖｉｒｔｉｃａｌ）”、“縦の（ｌｏｎ
ｇｉｔｕｄｉｎａｌ）”、“水平の（ｈｏｒｉｚｏｎａｌ）”、“横の（ｌａｔｅｒａｌ
）”は、構造体の主たる平面に関連し、必ずしも地球の重力場により定義されない。“垂
直の（ｖｉｒｔｉｃａｌ）”又は“縦の（ｌｏｎｇｉｔｕｄｉｎａｌ）”方向は、構造体
の主たる平面に実質的に直交する方向である一方、“水平の（ｈｏｒｉｚｏｎａｌ）”又
は“横の（ｌａｔｅｒａｌ）”方向は、構造体の主たる面に実質的に平行な方向である。
構造体の主たる平面は、構造体のその他の表面と比較して相対的に大きな区域を有する構
造体の表面により定義される。
本明細書で使用されるように、“下の（ｂｅｎｅａｔｈ）”、“より下の（ｂｅｌｏｗ
）”、“下方の（ｌｏｗｅｒ）”、“底の（ｂｏｔｔｏｍ）”、“より上の（ａｂｏｖｅ
）”、“上方の（ｕｐｐｅｒ）”、“上部の（ｔｏｐ）”、“前（ｆｒｏｎｔ）”、“後
ろ（ｒｅａｒ）”、“左（ｌｅｆｔ）”、及び“右（ｒｉｇｈｔ）”等の空間的に相対的
な用語は、図で説明されるように、ある要素又は機構の別の要素又は機構との関係の記述
を説明しやすくために使用され得る。別段の定めがない限り、空間的に相対的な用語は、
図に図示される配向に加えて、材料の異なる配向を包含することを意図する。例えば、図
中の材料が上下逆さにされる場合、その他の要素又は機構“のより下の（ｂｅｌｏｗ）”
又は“の下の（ｂｅｎｅａｔｈ）”又は“の真下の（ｕｎｄｅｒ）”又は“の底の（ｏｎ
ｂｏｔｔｏｍ ｏｆ）”として記述された要素は、その他の要素又は機構“のより上に
（ａｂｏｖｅ）”又は“の上部に（ｏｎ ｔｏｐ ｏｆ）”配向されるであろう。したが
って、用語“より下の（ｂｅｌｏｗ）”は、該用語が使用される文脈に依存して、より上
の（ａｂｏｖｅ）及びより下の（ｂｅｌｏｗ）の両方の配向を包含し得、そのことは、当
業者に明らかであろう。材料は、別の方法で配向され得（例えば、９０度回転され得、上
下逆さにされ得、反転され得）、本明細書で使用される空間的に相対的な記述子は、それ
に応じて解釈される。
本明細書で使用されるように、単数形“ａ”、“ａｎ”、及び“ｔｈｅ”は、別段に文
脈が明らかに示さない限り、複数形も同様に含むことを意図する。
本明細書で使用されるように、用語“構成された（ｃｏｎｆｉｇｕｒｅｄ）”は、構造
体及び装置の内の１つ以上の動作を所定の方法で容易にする、少なくとも１つの構造体及
び少なくとも１つの装置の内の１つ以上のサイズ、形状、材料組成、及び配置を指す。
本明細書で使用されるように、熟語“結合された（ｃｏｕｐｌｅｄ ｔｏ）”は、直接
のオーミック接続を通じて、又は間接的な接続を通じて（例えば、別の構造体を介して）
電気的に接続される等、相互に動作可能に接続された構造を指す。
本明細書で使用されるように、用語“実質的に（ｓｕｂｓｔａｎｔｉａｌｌｙ）”は、
所定のパラメータ、特性、又は条件の手段を指し、所定のパラメータ、特性、又は条件が
、許容可能な製造公差等のばらつき度合いに合致すると当業者が理解する度合いを含む。
例として、実質的に合致する特定のパラメータ、特性、又は条件次第で、パラメータ、特
性、又は条件は、少なくとも９０％合致し得、少なくとも９５％合致し得、又は少なくと
も９９．９％にさえ合致し得る。
本明細書で使用されるように、用語“約（ａｂｏｕｔ）”は、所定のパラメータが規定
値を含むことを指し、文脈によって決められる意味を有する（例えば、所定のパラメータ
の測定と関連する誤りの度合いを含む）。
開示の実施形態は、基板１０２と、基板１０２上又は基板１０２の上方の２Ｄ材料構造
体１０４とを含む半導体デバイス構造体１００を説明する図１を参照しながらここで記述
されるであろう。図１は半導体デバイス構造体１００の特定の構成を図示するが、当該技
術分野では異なる半導体デバイス構造体の構成（例えば、形状、サイズ等）が知られ、開
示の実施形態に用いられるようにそれが適合され得ることは、当業者は分かるであろう。
図１は、半導体デバイス構造体１００の非限定的な単なる一例を説明する。
基板１０２は、付加的材料がその上に形成され得る任意の基礎材料又は構築物を含み得
る。基板１０２は、半導体基板、支持構造体上の基礎半導体材料、金属電極、又はその上
に形成された１つ以上の材料、構造体、若しくは領域を有する半導体基板であり得る。基
板１０２は、従来のシリコン基板、又は半導体材料の層を含むその他のバルク基板であり
得る。本明細書で使用されるように、用語“バルク基板”は、シリコンウエハだけでなく
、シリコンオンサファイア（ＳＯＳ）基板及びシリコンオンガラス（ＳＯＧ）基板等のシ
リコンオンインシュレータ（ＳＯＩ）基板、基礎半導体土台上のシリコンのエピタキシャ
ル層、並びにシリコンゲルマニウム、ゲルマニウム、ヒ化ガリウム、窒化ガリウム、及び
リン化インジウム等のその他の半導体若しくは光電子材料をも意味し、それらを含む。基
板１０２は、ドープされてもよく、ドープされなくてもよい。非限定的な例として、基板
１０２は、シリコン、二酸化ケイ素、自然酸化物添加のシリコン、窒化ケイ素、炭素含有
の窒化ケイ素、ガラス、半導体、酸化金属、金属、窒化チタン、炭素含有の窒化チタン、
タンタル、窒化タンタル、炭素含有の窒化タンタル、ニオブ、窒化ニオブ、炭素含有の窒
化ニオブ、モリブデン、窒化モリブデン、炭素含有の窒化モリブデン、タングステン、窒
化タングステン、炭素含有の窒化タングステン、銅、コバルト、ニッケル、鉄、アルミニ
ウム、及び貴金属の内の少なくとも１つを含み得る。
２Ｄ材料構造体１０４は、１つ以上の２Ｄ材料から形成され、該２Ｄ材料を含む。非限
定的な例として、２Ｄ材料構造体１０４は、グラフェン、酸化グラフェン、スタネン、フ
ォスフォレン、六方晶窒化ホウ素（ｈ−ＢＮ）、ボロフェン、シリセン、グラフィン、ゲ
ルマネン、ゲルマネン、２Ｄ稜上体、一般化学式ＭＸ２を有する遷移金属ダイカルコゲニ
ド（ここで、Ｍは遷移金属（例えば、モリブデン（Ｍｏ）、タングステン（Ｗ）、ニオブ
（Ｎｂ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、ルテニウム（Ｒｅ）、プラチナ
（Ｐｔ）、チタン（Ｔｉ）、タンタル（Ｔａ）、バナジウム（Ｖ）、コバルト（Ｃｏ）、
カドニウム（Ｃｄ）、又はクロミウム（Ｃｒ））であり、Ｘはカルコゲン（例えば、硫黄
（Ｓ）、セレニウム（Ｓｅ）、又はテルル（Ｔｅ））である）、一般化学式Ｍｎ＋１Ｘｎ
（“ＭＸｅｎｅ”とも称する）を有し、酸素（−Ｏ）、ヒドロキシル（−ＯＨ）、又はフ
ルオロ（―Ｆ）の表面終端を含む、炭化物又は窒化炭素（ここで、Ｍは、元素周期表の第
ＩＶ族又はＶ族からの遷移金属（例えば、Ｔｉ、Ｈｆ、Ｚｒ、Ｖ、Ｎｂ、Ｔａ）であり、
Ｘは、炭素（Ｃ）及び窒素（Ｎ）から選択される）、並びに金属材料（例えば、パラジウ
ム（Ｐｄ）、ロジウム（Ｒｈ））、半金属材料、又は半導体材料の単一層の内の１つ以上
から形成され得、該１つ以上を含み得る。幾つかの実施形態では、２Ｄ材料構造体１０４
は、ＭｏＳ２、ＭｏＳｅ２、ＭｏＴｅ２、ＷＳ２、ＷＳｅ２、ＷＴｅ２、ＮｂＳｅ２、Ｚ
ｒＳ２、ＺｒＳｅ２、ＨｆＳ２、ＨｆＳｅ２、及びＲｅＳｅ２の内の１つ以上の単一層等
の、１つ以上のＴＭＤＣ単一層から形成され、該ＴＭＤＣ単一層を含む。
２Ｄ材料構造体１０４は、単一の（例えば、唯一の）２Ｄ材料を含み得、又は複数の（
例えば、２以上の）２Ｄ材料を含み得る。非限定的な例として、２Ｄ材料構造体１０４は
、少なくとも２つの異なる２Ｄ材料のスタックから形成され得、該スタックを含み得る。
２Ｄ材料の内の第１は、基板１０２上又は基板１０２の上方に形成され得、２Ｄ材料の内
の第２は２Ｄ材料の内の第１の上に形成され得る。また、１つ以上の付加的な２Ｄ材料は
、２Ｄ材料の内の第２の上、又は該第２の上方に必要に応じて形成され得る。２Ｄ材料構
造体１０４が異なる２Ｄ材料のスタックを含む場合、該スタックの縦方向に隣接する２Ｄ
材料は、（例えば、共有結合等の分子内力とは対照的な）ファンデルワールス力等の１つ
以上の分子間力を通じて相互に結合され得る。幾つかの実施形態では、２Ｄ材料構造体１
０４は、唯一の２Ｄ材料から形成され、該２Ｄ材料を含む。付加的な実施形態では、２Ｄ
材料構造体１０４は、２つ以上の２Ｄ材料から形成され、該２Ｄ材料を含む。２Ｄ材料構
造体１０４は平面構造体として図１では説明されているが、付加的な実施形態では、２Ｄ
材料構造体１０４は、非平面の構造体等、異なる構造体構成を見せてもよい。
以下で更に詳述されるように、（例えば、同じ２Ｄ材料から形成され、該２Ｄ材料を含
む）同じ２Ｄ材料組成を有するが、従来のプロセスを通じて形成された従来の２Ｄ材料構
造体と比較して、２Ｄ材料構造体１０４は、減少した結晶欠陥を見せる。２Ｄ材料構造体
１０４は、例えば、同じ２Ｄ材料組成を有する従来の２Ｄ材料構造体と比較して、格子間
欠陥及び／又は空孔欠陥の減少した密度を見せる。非限定的な例として、２Ｄ材料構造体
１０４が一般化学式ＭＸ２を有する少なくとも１つのＴＭＤＣ（例えば、ＭｏＳ２、Ｍｏ
Ｓｅ２、ＭｏＴｅ２、ＷＳ２、ＷＳｅ２、ＷＴｅ２、ＮｂＳｅ２、ＺｒＳ２、ＺｒＳｅ２
、ＨｆＳ２、ＨｆＳｅ２、ＲｅＳｅ２）から形成され、該ＴＭＤＣを含む場合、同じ２Ｄ
材料組成を有するが、従来のプロセスを通じて形成された２Ｄ材料構造体と比較して、該
ＴＭＤＣは、Ｘ格子間欠陥、Ｘ空孔欠陥、Ｍ格子間欠陥、Ｍ空孔欠陥、ＭＸ空孔欠陥、及
びＸＸ空孔欠陥の内の１つ以上の減少した数を有し得る。上述した欠陥は、結晶欠陥と本
明細書では纏めて称される。幾つかの実施形態では、２Ｄ材料構造体１０４は、従来のプ
ロセスを通じて少なくとも１つのＴＭＤＣから形成された２Ｄ材料構造体と比較して、Ｘ
格子間欠陥及びＸ空孔欠陥の減少した数を少なくとも見せる、少なくとも１つのＴＭＤＣ
から形成される。付加的な実施形態では、２Ｄ材料構造体１０４は、全ての結晶欠陥が実
質的にない（例えば、完全にない）少なくとも１つの２Ｄ材料から形成され、該２Ｄ材料
を含む。
２Ｄ材料構造体１０４は、基板１０２上又は基板１０２の上方に少なくとも１つの２Ｄ
材料を形成すること（例えば、成長させること、堆積すること）と、２Ｄ材料の結晶欠陥
の少なくとも１つの共振周波数に対応する（例えば、と同じ）電磁放射の選択された１つ
以上の周波数を用いる少なくとも１つのレーザ処置プロセスに２Ｄ材料を当てることとに
よって、基板１０２上又は基板１０２の上方に形成され得る。電子放射の選択された周波
数に２Ｄ材料を少なくとも部分的に（例えば、実質的に）露光することは、２Ｄ材料から
結晶欠陥を取り除く。放射の選択された周波数は、２Ｄ材料の結晶欠陥を選択的に活性化
し、分離し、結集する。結晶欠陥は、それらが２Ｄ材料から除去され得る（例えば、取り
除かれ得る）２Ｄ材料の末端（例えば、周縁側、周縁部）に向かって面内で移動する（例
えば、拡散する）。また、結晶欠陥が２Ｄ材料中に渡り移動すると、相互に幾何学的に近
接して来た（複数の）補足的欠陥（例えば、反対に帯電した欠陥）は、（例えば、クーロ
ン引力を経て）相互に引き付けられ得、相互を取り除くように相互作用する。例えば、２
Ｄ材料はＴＭＤＣを含む場合、可動性のＸ格子間欠陥は、それに幾何学的に極めて近接す
る可動性のＸ空孔欠陥に引き付けられ得、該Ｘ空孔欠陥と相互作用し得、Ｘ格子間欠陥及
びＸ空孔欠陥の両方を取り除き、及び／又は可動性のＭ格子間欠陥は、それに幾何学的に
極めて近接するＭ空孔欠陥に引き付けられ得、該Ｍ空孔欠陥と相互作用し得、Ｍ格子間欠
陥及びＭ空孔欠陥の両方を取り除く。
少なくとも１つの２Ｄ材料は、成長プロセス及び堆積プロセスの内の１つ以上を使用し
て、基板１０２上又は基板１０２の上方に形成され得る。非限定的な例として、２Ｄ材料
は、インサイチュ成長プロセス、物理気相成長（“ＰＶＤ”）プロセス、化学気相成長（
“ＣＶＤ”）プロセス、有機金属化学気相成長（“ＭＯＣＶＤ”）プロセス、プラズマ促
進化学気相成長（ＰＥＣＶＤ）プロセス、原子層堆積（“ＡＬＤ”）プロセス、スピンコ
ートプロセス、及びブランケットコートプロセスの内の１つ以上を使用して、基板１０２
上又は基板１０２の上方に形成され得る。インサイチュ成長プロセスは、原子層エピキタ
シー（ＡＬＥ）、パルス原子層エピキタシー（ＰＡＬＥ）、分子線エピキタシー（ＭＢＥ
）、ガスソースＭＢＥ、有機金属ＭＢＥ、及び化学ビームエピキタシー（ＣＢＥ）等のエ
ピタキシャル成長プロセスを含むが、それに限定されない。ＰＶＤプロセスは、スパッタ
リング、蒸発、及びイオンＰＶＤの内の１つ以上を含むが、それらに限定されない。基板
１０２上又は基板１０２の上方に２Ｄ材料を形成するために利用されるプロセスは、２Ｄ
材料及び基板１０２の材料特性に少なくとも部分的に依存し得、２Ｄ材料中に存在する結
晶欠陥の数（例えば、密度）に影響を与え得る。幾つかの実施形態では、２Ｄ材料は、Ｃ
ＶＤプロセスを使用して、基板１０２上又は基板１０２の上方に形成される。
レーザ処置プロセスは、少なくとも１つの２Ｄ材料を露光するために電磁放射の少なく
とも１つの周波数を選択することと、電磁放射の選択された周波数に２Ｄ材料を露光する
こととを含む。電磁放射の周波数は、２Ｄ材料の結晶欠陥のない（例えば、完璧な、無傷
な）形態と２Ｄ材料の結晶欠陥満載の（例えば、不完全な、欠陥がある）形態とに対する
振動スペクトルの比較に少なくとも部分的に基づいて選択され得る。２Ｄ材料の結晶欠陥
のない形態と２Ｄ材料の結晶欠陥満載の形態との共振ピーク強度間で実質的な重複を見せ
ない、２Ｄ材料の結晶欠陥のない形態と２Ｄ材料の結晶欠陥満載の形態とに対する振動ス
ペクトルに沿った（例えば、振動差スペクトルにより比較されるような）相互に関係のあ
る共振周波数は、２Ｄ材料内の結晶欠陥を選択的に活性化し、結集し、少なくとも部分的
に（例えば、実質的に）取り除くために使用され得る電磁放射の周波数を特定する。
非限定的な例として、図２は、ＭｏＳ２の結晶欠陥のない（“完璧な”）形態と、Ｍｏ
Ｓ２の結晶欠陥満載の（“欠陥がある”）形態とに対する振動スペクトルをプロットした
グラフである。図２に示されるように、該グラフは、ＭｏＳ２の結晶欠陥満載の形態の共
振ピーク強度がＭｏＳ２の結晶欠陥のない形態の共振ピーク強度から実質的にずれた（例
えば、実質的に異なる）異なる共振周波数を特定する。例えば、ＭｏＳ２の結晶欠陥満載
の形態は、約２２４．３ｃｍ−１、約３４５．１ｃｍ−１、及び約３８２．２ｃｍ−１の
少なくとも共振周波数で相対的に高い共振ピーク強度を見せ、一方、ＭｏＳ２の結晶欠陥
のない形態は、それらの共振周波数で相対的に低い共振ピーク強度を見せる。したがって
、ＭｏＳ２の結晶欠陥のない形態とＭｏＳ２の結晶欠陥満載の形態とに対する振動スペク
トルに基づいて、約２２４．３ｃｍ−１の電磁放射周波数、約３４５．１ｃｍ−１の電磁
放射周波数、及び約３８２．２ｃｍ−１の電磁放射周波数の内の１つ以上は、例えば、Ｍ
ｏＳ２の結晶欠陥密度を減少させるために、基板１０２上又は基板１０２の上方に形成さ
れたＭｏＳ２を処置するために選択され得る。ＭｏＳ２の結晶欠陥のない形態と結晶欠陥
満載の形態とに対する振動スペクトルは、例えば、ＭｏＳ２がその上に形成される基板（
例えば、基板１０２）の特性（例えば、材料組成）に依存して、図２の図示した振動スペ
クトルとは異なり得る（例えば、共振ピークは、異なる振動周波数にシフトし得る）。に
もかかわらず、下にある所定の基板に対して、ＭｏＳ２の結晶欠陥のない形態と結晶欠陥
満載の形態とに対する振動スペクトルが図２に示されるものとは異なる場合であっても、
ＭｏＳ２の結晶欠陥満載の形態の共振ピーク強度がＭｏＳ２の結晶欠陥のない形態の共振
ピーク強度とは異なる相互に関係のある共振周波数は、ＭｏＳ２内の結晶欠陥の数を減少
させるために、所定の基板の上方に形成されたＭｏＳ２を処置するために選択され得、使
用され得る電磁放射の周波数を特定する。
２Ｄ材料の結晶欠陥のない形態に対する振動スペクトルは、本明細書には詳述されない
、１つ以上の従来のコンピュータ算出の量子力学モデリングプロセス等の、１つ以上の従
来のモデリングプロセスを使用して生成（例えば、計算）され得る。モデリングプロセス
は、構造（geometry）最適化に後続する振動分析を含む。非限定的な例として、２Ｄ材料
の結晶欠陥のない形態に対する振動スペクトルは、従来の密度汎関数理論（ＤＦＴ）分析
プロセスを使用して計算され得る。２Ｄ材料のユニット構造体は、２Ｄ材料の結晶欠陥の
ない形態が所定の基板上に理論的にどのように形成されるかを判定するために定義され得
、分析され得る。２Ｄ材料の結晶欠陥のない形態のコンピュータ算出の分析は、異なる振
動周波数におけるその共振を評価し、その振動スペクトルを明らかにするためにその後実
施され得る。
２Ｄ材料の結晶欠陥満載の形態に対する振動スペクトルは、本明細書には詳述されない
、従来の赤外分光プロセス及び従来のラマン分光プロセスの内の１つ以上等の、１つ以上
の従来の振動分光プロセスを使用して生成され得る。２Ｄ材料の実際の（例えば、モデル
ではない、理論ではない）結晶欠陥満載の形態は、従来のコンピュータ算出の量子力学モ
デリングプロセスを通じて２Ｄ材料の結晶欠陥のない形態に対して生成された振動スペク
トルと比較され得る、２Ｄ材料の結晶欠陥満載の形態に対する振動スペクトルを生成する
ために、従来の振動分光プロセス（例えば、従来の２Ｄ赤外分光プロセス）に当てられ得
る。２Ｄ材料の結晶欠陥満載の形態に対する振動スペクトルを生成するための適切な振動
分光プロセスの非限定的な例は、４波光混合プロセス及びポンププローブプロセス（例え
ば、２パルス光子エコープロセス、３パルス光子エコープロセス、ヘテロダイン４波光混
合プロセス、ホモダイン４波光混合プロセス、２周波ヘテロダイン過渡回析格子プロセス
、周波数分解４波光混合プロセス、スペクトル分解４波光混合プロセス、パルス成形４波
光混合プロセス、狭帯域４波光混合プロセス、広帯域４波光混合プロセス、時間ゲート４
波光混合プロセス）、６波光混合プロセス、並びに８波光混合プロセスを含む。付加的な
実施形態では、２Ｄ材料の結晶欠陥満載の形態に対する振動スペクトルは、１つ以上の従
来のコンピュータ算出の量子力学モデリングプロセス等の１つ以上の従来のモデリングシ
ステムを使用して生成され得る。
少なくとも１つの２Ｄ材料を露光する電磁放射の少なくとも１つの周波数を選択した後
、該２Ｄ材料は、電磁放射の選択された周波数を有する１つ以上のレーザ光を生成するよ
うに構成され動作する少なくとも１つのレーザ源を使用して、電磁放射の選択された周波
数で処置され（例えば、に露光され、に当てられ）得る。電磁放射の選択された周波数を
有する少なくとも１つのレーザ光を生成し、２Ｄ材料に向けることが可能な任意のレーザ
源が用いられ得る。非限定的な例として、レーザ源は、ガスレーザ（例えば、一酸化炭素
（ＣＯ）レーザ、二酸化炭素（ＣＯ２）レーザ）、半導体レーザ（例えば、鉛（Ｐｂ）塩
半導体レーザ、量子カスケードレーザ（ＱＣＬ））、及び固体レーザの内の１つ以上を含
み得る。
電磁放射の選択された周波数は、単一の（例えば、唯一の）レーザ源により生み出され
得、又は、複数の（例えば、２つ以上の）レーザ源により生み出され得る。複数のレーザ
源が用いられる場合、複数のレーザ源の各々は、相互に実質的に同じであり得、電磁放射
の選択された同じ周波数を実質的に生み出し得、又は複数のレーザの内の少なくとも１つ
は、複数のレーザ源の内の少なくとも他の１つとは異なり得、及び／若しくは電磁放射の
選択された異なる周波数を生み出し得る。幾つかの実施形態では、電磁放射の選択された
単一の周波数は、単一のレーザ源により生み出される。付加的な実施形態では、電磁放射
の選択された単一の周波数は、複数のレーザ源により生み出される。更なる実施形態では
、放射の選択された複数の周波数は、複数のレーザ源により生み出される。複数のレーザ
源が利用される場合、複数のレーザ源は、同時に、順次、又はそれらの組み合わせで使用
され得る。例えば、複数のレーザ源の内の１つ以上は、２Ｄ材料の結晶欠陥のない形態と
結晶欠陥満載の形態との共振ピーク強度が相互に異なる（例えば、ずれている）第１の共
振周波数に対応する電磁放射の選択された第１の周波数で２Ｄ材料を処置するために使用
され得、その後、複数のレーザ源の内のその他の１つ以上は、２Ｄ材料の結晶欠陥のない
形態と結晶欠陥満載の形態との共振ピーク強度が相互に異なる第２の共振周波数に対応す
る電磁放射の選択された第２の周波数で２Ｄ材料を処置するために続いて使用され得る。
別例として、複数のレーザ源の内の１つ以上は、２Ｄ材料の結晶欠陥のない形態と結晶欠
陥満載の形態との共振ピーク強度が相互に異なる第１の共振周波数に対応する電磁放射の
選択された第１の周波数で２Ｄ材料を処置するために使用され得、複数のレーザ源の内の
その他の１つ以上は、２Ｄ材料の結晶欠陥のない形態と結晶欠陥満載の形態との共振ピー
ク強度が相互に異なる第２の共振周波数に対応する電磁放射の選択された第２の周波数で
２Ｄ材料を処置するために、複数のレーザ源の内の１つ以上と同時に使用され得る。
レーザ処置プロセスは、２Ｄ材料の結晶欠陥密度を減少させ、又は取り除くために十分
な任意のレーザ光出力と露光の継続期間とを用い得る。所定の適用に対するレーザ光出力
及び継続期間は、利用される電磁放射の１つの周波数（又は複数の周波数）と、２Ｄ材料
の特性（例えば、材料組成、寸法）とに少なくとも部分的に依存し得る。２Ｄ材料の表面
におけるレーザ光の出力レベル（例えば、強度）を、２Ｄ材料内の結晶欠陥の選択的な活
性化、結集、及び少なくとも部分的な（例えば、実質的な）除去を容易にするレベルに制
御するために、減衰器デバイスが使用され得る。２Ｄ材料の表面におけるレーザ光の出力
レベルは、例えば、約１ワット（Ｗ）から約１０００Ｗの範囲内にあり得る。また、レー
ザ光の露光の持続期間を制御するために、変調器デバイス（例えば、音響光学変調器デバ
イス）が使用され得る。レーザ光の露光の持続期間は、例えば、約１ミリ秒（ｍｓ）から
約３０秒（ｓ）の範囲内であり得る。
レーザ処置プロセスは、２Ｄ材料構造体１０４（図１）を形成するために、電磁放射の
選択された１つ以上の周波数の内の単一の（例えば、唯一の）線量に２Ｄ材料を露光し得
、又は２Ｄ材料構造体１０４を形成するために、放射の選択された１つ以上の周波数の内
の複数の線量に２Ｄ材料を露光し得る。複数の線量が利用される場合、２Ｄ材料構造体１
０４を形成するために、最初の線量は、２Ｄ材料の結晶欠陥密度を部分的に減少させ得、
少なくとも他の１つの線量は、２Ｄ材料の結晶欠陥密度を更に減少させ得る。複数の線量
の各々は、実質的に同じであり得（例えば、実質的に同じ選択された放射周波数、出力、
及び持続期間を用い得）、又は複数の線量の内の少なくとも１つは、複数の線量の内の少
なくとも他の１つとは異なり得る（例えば、選択された異なる放射周波数、異なる出力、
及び／若しくは異なる持続期間を用い得る）。
個別の共振ピーク強度間に違いを見せる２Ｄ材料の結晶欠陥のない形態と２Ｄ材料の結
晶欠陥満載の形態との多方向の振動スペクトルに沿った特定の１つの共振周波数（又は複
数の共振周波数）に対応する電磁放射の選択された１つの周波数（又は複数の周波数）に
２Ｄ材料を露光することは、２Ｄ材料内の如何なる種類の化学結合が該放射を使用して変
化するかの選択を高度に容易にする。電磁放射の選択された周波数に２Ｄ材料が露光され
た場合、選択された周波数で又は該周波数の近くで共振する化学結合のみが、該放射によ
って最も多くのエネルギーを与えられるであろう。電磁放射の選択された周波数は、２Ｄ
材料の欠陥がない領域を形成する化学結合、基板１０２（図１）の化学結合、２Ｄ材料と
基板１０２との間の化学結合、及び（仮にあるならば）２Ｄ材料と別の２Ｄ材料との間の
化学結合により実質的に吸収されずに、２Ｄ材料の欠陥がある領域（例えば、２Ｄ材料内
の結晶欠陥）を形成する化学結合により吸収され得る。したがって、電磁放射の選択され
た周波数は、２Ｄ材料の結晶欠陥を形成する化学結合のみを選択的に変化させ得る。２Ｄ
材料の欠陥がある領域を形成する化学結合により吸収されない電磁放射は、反射され得、
又は２Ｄ材料及び基板１０２を透過し得る。この結果、２Ｄ材料の結晶欠陥密度を減少さ
せるために電磁放射の選択された周波数を使用することは、共振のために電磁放射が選択
されていない化学結合に近接しない２Ｄ材料（及び基板１０２）の区域中に熱を全く又は
殆ど発生させないかもしれない。半導体デバイスの製造中の熱の生成及び使用を制御する
ことによって、熱欠損になることが回避され得、低温の製造技術がより容易に実現され得
る。
したがって、開示の実施形態に従うと、半導体デバイス構造体を形成する方法は、基板
の上方に少なくとも１つの２Ｄ材料を形成することを含む。少なくとも１つの２Ｄ材料か
ら結晶欠陥を選択的に活性化及び除去するために、少なくとも１つの２Ｄ材料は、少なく
とも１つの２Ｄ材料内の結晶欠陥の共振周波数に対応する電磁放射の周波数を有する少な
くとも１つのレーザ光で処置される。
また、開示の付加的な実施形態に従うと、半導体デバイス構造体を形成する別の方法は
、２Ｄ材料の結晶欠陥密度を減少させるために、基板上の２Ｄ材料をレーザ処置プロセス
に当てることを含む。レーザ処置プロセスは、２Ｄ材料の結晶欠陥のない形態と結晶欠陥
満載の形態との共振ピーク強度が相互に異なる、２Ｄ材料の結晶欠陥のない形態と結晶欠
陥満載の形態との少なくとも１つの共振周波数と実質的に同じ電磁放射の少なくとも１つ
の周波数に２Ｄ材料を露光することを含む。
幾つかの実施形態では、２Ｄ材料の結晶欠陥密度の減少を容易にし、又は向上させ、２
Ｄ材料構造体１０４（図１）を形成するために、レーザ処置プロセスと組み合わせて熱的
アニーリングプロセスが使用され得る。用いられる場合には、熱的アニーリングプロセス
は、全ての原子および結晶欠陥の基底状態を上昇させ、２Ｄ材料の外部への結晶欠陥の拡
散率を増加させるために、２Ｄ材料の形成（例えば、成長、堆積）温度よりも高い温度に
２Ｄ材料を加熱し得る。非限定的な例として、２Ｄ材料（例えば、ＭｏＳ２）が約２２５
℃以下の温度で形成される場合、レーザ処置プロセス中に全ての原子（例えば、Ｍｏ原子
、Ｓ原子）及び結晶欠陥（例えば、Ｓ格子間欠陥、Ｓ空孔欠陥、Ｍｏ格子間欠陥、Ｍｏ空
孔欠陥、ＭｏＳ空孔欠陥、及びＳＳ空孔欠陥）の基底状態を上昇させ、２Ｄ材料の外部へ
の結晶欠陥の拡散率を増加させるために、熱的アニーリングプロセスは、約２２５℃より
も高い温度（例えば、約２５０℃以上、約３００℃以上、又は約４００℃以上）に２Ｄ材
料を当て得る。適切な熱的アニーリングプロセスは、炉アニーリングプロセス、チャンバ
ーアニーリングプロセス、及びレーザアニーリングプロセスを含むが、それらに限定され
ない。付加的な実施形態では、レーザ処置プロセスは、熱的アニーリングプロセスをそれ
と組み合わせて実施せずに実施し得る。更なる実施形態では、２Ｄ材料の外側への結晶欠
陥の拡散率を増加させるために、磁界、電界、バイアス、又はそれらの組み合わせの内の
１つ以上が用いられ得る。
２Ｄ材料は、基板１０２上又は基板１０２の上方における２Ｄ材料の形成（例えば、堆
積、成長）中、基板１０２上又は基板１０２の上方における２Ｄ材料の形成後、又はそれ
らの組み合わせにおいて、（仮にあるならば）レーザ処置プロセス及び熱的アニーリング
プロセスに当てられ得る。熱的アニーリングプロセスがレーザ処置プロセスと組み合わせ
て用いられる場合、レーザ処置プロセス及び熱的アニーリングプロセスは、任意の順序で
、それらの間で時間的に幾らか重複して実施され得る。（仮にあるならば）レーザ処置プ
ロセス及び熱的アニーリングプロセスは、同時に、順次、又はそれらの組み合わせで実施
され得る。また、レーザ処置プロセス及び／又は熱的アニーリングプロセスが実施され得
る回数に制限はない。したがって、（仮にあるならば）レーザ処置プロセス及び熱的アニ
ーリングプロセスの内の１つ以上は、（仮にあるならば）レーザ処置プロセス及び熱的ア
ニーリングプロセスを繰り返す度に、同じ順序である必要も、同じ時間的重複である必要
もなく、複数回実施され得る。
幾つかの実施形態では、２Ｄ材料内の結晶欠陥を選択的に活性化し、結集し、少なくと
も部分的に（例えば、実質的に）取り除くために、基板１０２上又は基板１０２の上方に
おける２Ｄ材料の形成中に、少なくとも１つの２Ｄ材料はレーザ処置プロセスに当てられ
る。また、レーザ処置プロセスは、熱的アニーリングプロセスをそれと同時に実施せずに
実施し得る。言い換えれば、２Ｄ材料は、２Ｄ材料をその形成温度よりも高い温度に加熱
するために、別個の熱的アニーリングプロセス（例えば、炉アニーリングプロセス、チャ
ンバーアニーリングプロセス、レーザアニーリングプロセス）を使用することなく、レー
ザ処置プロセスに当てられる。こうした実施形態では、２Ｄ材料を形成するために使用さ
れるプロセス（例えば、堆積プロセス、成長プロセス）により供給された熱は、２Ｄ材料
の全ての原子及び結晶欠陥の基底状態を上昇させ、２Ｄ材料の外部への結晶欠陥の所望の
拡散率を容易にするのにそれ自体で十分であり得る。
付加的な実施形態では、２Ｄ材料内の結晶欠陥を選択的に活性化し、結集し、少なくと
も部分的に（例えば、実質的に）取り除くために、基板１０２上又は基板１０２の上方に
おける２Ｄ材料の形成中に、少なくとも１つの２Ｄ材料は、レーザ処置プロセス及び熱的
アニーリングプロセスに当てられる。熱的アニーリングプロセス（例えば、炉アニーリン
グプロセス、チャンバーアニーリングプロセス、レーザアニーリングプロセス）は、レー
ザ処置プロセスと同時に実施される。熱的アニーリングプロセスは、２Ｄ材料だけを形成
するために使用されるプロセス（例えば、堆積プロセス、成長プロセス）により供給され
た熱によってさもなければ実現されるであろう温度よりも高い温度に２Ｄ材料を加熱する
ために用いられ得る。別個の熱的アニーリングプロセスは、２Ｄ材料の形成中に、２Ｄ材
料の外部への結晶欠陥の拡散率を増加させるために、２Ｄ材料の全ての原子及び結晶欠陥
の基底状態を上昇させる。
更に付加的な実施形態では、少なくとも１つの２Ｄ材料は、基板１０２上又は基板１０
２の上方に形成され、２Ｄ材料内の結晶欠陥を選択的に活性化し、結集し、少なくとも部
分的に（例えば、実質的に）取り除くために、レーザ処置プロセス及び熱的アニーリング
プロセスにその後当てられる。言い換えれば、レーザ処置プロセス及び熱的アニーリング
プロセスは、２Ｄ材料が基板１０２上又は基板１０２の上方に既に形成（例えば、堆積、
成長）された後のみに各々実施される。レーザ処置プロセス及び熱的アニーリングプロセ
スは、例えば、２Ｄ材料の形成に続いて介在期間が経過した後に、２Ｄ材料を修復するた
めに使用され得る。２Ｄ材料は、介在期間中にその形成温度から冷却されていてもよい。
熱的アニーリングプロセス（例えば、炉アニーリングプロセス、チャンバーアニーリング
プロセス、レーザアニーリングプロセス）は、レーザ処置プロセスと同時に実施される。
熱的アニーリングプロセスは、同時のレーザ処置プロセス中に、２Ｄ材料の外部への結晶
欠陥の拡散率を増加させるために、２Ｄ材料の全ての原子及び結晶欠陥の基底状態を上昇
させる。
更なる実施形態では、基板１０２上又は基板１０２の上方に少なくとも１つの２Ｄ材料
が形成され、形成された２Ｄ材料は、熱的アニーリングプロセスにその後当てられ、その
後、熱的に処置された２Ｄ材料は、熱的に処置された２Ｄ材料内の結晶欠陥を選択的に活
性化し、結集し、少なくとも部分的に（例えば、実質的に）取り除くために、レーザ処置
プロセスに当てられる。言い換えれば、熱的アニーリングプロセスは、２Ｄ材料が基板１
０２上又は基板１０２の上方に既に形成（例えば、堆積、成長）された後のみに実施され
、レーザ処置プロセスは、熱的アニーリングプロセスの後に実施される。一連の熱的アニ
ーリングプロセス及びレーザ処置プロセスは、例えば、２Ｄ材料の形成に続いて介在期間
が経過した後に、２Ｄ材料を修復するために使用され得る。２Ｄ材料は、介在期間中にそ
の形成温度から冷却されていてもよい。熱的アニーリングプロセスは、後続のレーザ処置
プロセス中に、２Ｄ材料の外部への結晶欠陥の拡散率を増加させるために、２Ｄ材料の全
ての原子及び結晶欠陥の基底状態を上昇させる。
より更なる実施形態では、基板１０２上又は基板１０２の上方に少なくとも１つの２Ｄ
材料が形成され、形成された２Ｄ材料は、レーザ処置プロセスにその後当てられ、その後
、レーザ処置された２Ｄ材料は、熱的アニーリングプロセスに当てられる。言い換えれば
、レーザ処置プロセスは、２Ｄ材料が基板１０２上又は基板１０２の上方に既に形成（例
えば、堆積、成長）された後のみに実施され、熱的アニーリングプロセスは、レーザ処置
プロセスの後に実施される。一連のレーザ処置プロセス及び熱的アニーリングプロセスは
、例えば、２Ｄ材料の形成に続いて介在期間が経過した後に、２Ｄ材料を修復するために
使用され得る。２Ｄ材料は、介在期間中にその形成温度から冷却されていてもよい。幾つ
かの実施形態では、熱的アニーリングプロセスは、レーザ処置プロセスの開始後ではある
がその完了前に実行され、残りのレーザ処置プロセス中に、２Ｄ材料の外部への結晶欠陥
の拡散率を増加させるために、２Ｄ材料の全ての原子及び結晶欠陥の基底状態を上昇させ
る。付加的な実施形態では、熱的アニーリングプロセスは、レーザ処置プロセスの完了後
に実行される。
また、２Ｄ材料構造体１０４（図１）の形成を促進するために、少なくともレーザ処置
プロセス（及び仮にあるならば、熱的処置プロセス）と組み合わせて、リモートプラズマ
処置プロセスが使用されてもよい。リモートプラズマ処置プロセスは、例えば、該表面上
又は該表面の上方における１つ以上の付加的２Ｄ材料の形成を促進するために、１つ以上
の２Ｄ材料の表面を処置するために使用され得る。リモートプラズマ処置プロセスは、２
Ｄ材料の表面上又は該表面の上方における付加的２Ｄ材料の核生成を促進し得る。用いら
れる場合、リモートプラズマ処置プロセスは、基板１０２上又は基板１０２の上方におけ
る２Ｄ材料の形成後に実施され得る。リモートプラズマ処置プロセスは、例えば、基板１
０２上又は基板１０２の上方における２Ｄ材料の少なくともレーザ処置プロセス（及び仮
にあるならば、熱的処置プロセス）の後に実施され得る。
図１を引き続き参照すると、２Ｄ材料構造体１０４の形成に続いて、２Ｄ材料構造体１
０４を含む半導体デバイス構造体１００は、要望に応じて、付加的処理（例えば、材料除
去プロセス、付加的堆積プロセス）に当てられ得る。付加的処理は、従来のプロセス及び
従来の処理環境を使用して行われ得、本明細書には詳細には説明及び記述されない。
開示の実施形態に従って形成された半導体デバイス構造体（例えば、半導体デバイス構
造体１００）は、メモリ（例えば、ランダムアクセスメモリ（ＲＡＭ）、リードオンリメ
モリ（ＲＯＭ））、トランジスタ（例えば、電界効果トランジスタ（ＦＥＴ）、薄膜トラ
ンジスタ（ＴＦＴ）、バイポーラトランジスタ）、ダイオード、インバータ、ロジックゲ
ート、接合器、光検出器、光電池、発光ダイオード（ＬＥＤ）、電子センサ、集積回路、
及びマイクロプロセッサを含むが、それらに限定されない様々な半導体デバイスに使用さ
れ得る。非限定的な例として、開示の実施形態に従って形成された半導体デバイス構造体
は、トンネル電界効果トランジスタ（ＴＦＥＴ）（例えば、シングルゲートＴＦＥＴ、ダ
ブルゲートＴＦＥＴ、横型ＴＦＥＴ、縦型ＴＦＥＴ、合成電界ＴＦＥＴ（ＳＥ−ＴＦＥＴ
））、及び縦型ＦＥＴ（ＶＦＥＴ）を含むが、それらに限定されない様々なＦＥＴに使用
され得る。開示の実施形態に従って形成された半導体デバイス構造体（例えば、半導体デ
バイス構造体１００）の２Ｄ材料構造体（例えば、２Ｄ材料構造体１０４）は、例えば、
ＦＥＴのチャネルとして用いられ得る。
また、開示の実施形態に従って形成された半導体デバイス（例えば、メモリ、トランジ
スタ、ダイオード、インバータ、ロジックゲート、接合器、光検出器、光電池、ＬＥＤ、
電子センサ、集積回路、マイクロプロセッサ）は、様々な電子システムに含まれ得る。非
限定的な例として、図３は、開示の実施形態に従った電子システム３００のブロック図で
ある。電子システム３００は、例えば、コンピュータ若しくはコンピュータハードウェア
コンポーネント、サーバ若しくはその他のネットワークハードウェアコンポーネント、セ
ルラーフォン、デジタルカメラ、携帯情報端末（ＰＤＡ）、ポータブルメディア（例えば
、音楽）プレイヤー、例えば、ｉＰａｄ（登録商標）若しくはＳＵＲＦＡＣＥ（登録商標
）タブレット等のＷｉＦｉ若しくはセルラー利用可能なタブレット、電子ブック、ナビゲ
ーションデバイス等を含み得る。電子システム３００は、少なくとも１つのメモリデバイ
ス３０２を含む。少なくとも１つのメモリデバイス３０２は、例えば、図１に示した半導
体デバイス構造体１００の実施形態を含み得る。電子システム３００は、少なくとも１つ
の電子信号プロセッサデバイス３０４（例えば、マイクロプロセッサ）を更に含み得る。
電子信号プロセッサデバイス３０４は、図１に示した半導体デバイス構造体１００の実施
形態と同様の半導体デバイス構造体を必要に応じて含み得る。電子システム３００は、例
えば、マウス若しくはその他のポインティングデバイス、キーボード、タッチパッド、ボ
タン、又はコントロールパネル等の、ユーザにより電子システム３００中に情報を入力す
るための１つ以上の入力デバイス３０６を更に含み得る。電子システム３００は、例えば
、モニタ、ディスプレイ、プリンタ、オーディオ出力ジャック、スピーカ等の、情報（例
えば、視覚的又は音声の出力）をユーザに出力するための１つ以上の出力デバイス３０８
を更に含み得る。幾つかの実施形態では、入力デバイス３０６及び出力デバイス３０８は
、情報を電子システム３００に入力すること、及び視覚的情報をユーザに出力することの
両方に使用され得る単一のタッチスクリーンデバイスを含み得る。１つ以上の入力デバイ
ス３０６及び出力デバイス３０８は、メモリデバイス３０２及び電子信号プロセッサデバ
イス３０４の内の少なくとも１つと電気的に通信し得る。
したがって、開示の実施形態に従った半導体デバイスは、基板の上にあり、且つ格子間
欠陥及び空孔欠陥が実質的にない２Ｄ材料を含む２Ｄ材料構造体を含む少なくとも１つの
半導体デバイス構造体を含む。
更に、開示の実施形態に従った電子システムは、少なくとも１つの半導体デバイスと、
該少なくとも１つの半導体デバイスに電気的に接続された周辺回路とを含む。少なくとも
１つの半導体デバイスは、基板と、結晶欠陥が実質的にない１つ以上の２Ｄ材料を含む、
基板の上方の２Ｄ材料構造体とを含む、少なくとも１つの半導体デバイス構造体を含む。
開示の方法は、開示の実施形態に従って形成されない従来の半導体デバイス構造体と比
較して改善された電気的特性を有する半導体デバイス構造体（例えば、半導体デバイス構
造体１００）の形成を容易にするために、１つ以上の２Ｄ材料中の結晶欠陥（例えば、格
子間欠陥、空孔欠陥）を効果的に減少させ得る。開示のレーザ処置プロセスは、２Ｄ材料
、及び／又はそれと関連して（例えば、それに拘束されて）動作可能なその他の構造体（
例えば、基板１００）への不要な変化（例えば、不要な構造的変形、不要な材料拡散）を
回避しながら、２Ｄ材料の結晶欠陥密度を減少させ得る。開示の実施形態に従った半導体
デバイス構造体（例えば、半導体デバイス構造体１００）は、少なくとも部分的にそれら
が組み込まれるデバイスの１つ以上の特性を同様に改善し得る。開示の方法を使用して形
成された半導体デバイス構造体を含む半導体デバイス及び電子システムは、従来の多くの
半導体デバイス及び電子システムと比較して向上した性能、信頼性、及び耐久性を有し得
る。
開示は様々な変形物及び代替形態が可能であるが、特定の実施形態が図面に例示として
示されており、本明細書に詳述されている。しかしながら、開示は開示された特定の形態
に制限されない。むしろ、開示は、以下の添付の請求項及びそれらの法的均等物の範囲内
にある全ての変形物、均等物、及び代替物をカバーすべきである。

Claims (27)

  1. 基板の上方に少なくとも１つの２Ｄ材料を形成することと、
    前記少なくとも１つの２Ｄ材料から結晶欠陥を選択的に活性化及び除去するために、前
    記少なくとも１つの２Ｄ材料内の前記結晶欠陥の共振周波数に対応する電磁放射の周波数
    を有する少なくとも１つのレーザ光で前記少なくとも１つの２Ｄ材料を処置することと
    を含む、半導体デバイス構造体を形成する方法。
  2. 前記少なくとも１つの２Ｄ材料をグラフェン、酸化グラフェン、スタネン、フォスフォ
    レン、六方晶窒化ホウ素、ボロフェン、シリセン、グラフィン、ゲルマネン、ゲルマネン
    、２Ｄ稜上体、遷移金属ダイカルコゲニド、ＭＸｅｎｅ、金属材料の単一の原子層、半金
    属材料の単一の原子層、及び半導体材料の単一の原子層からなるグループから選択するこ
    とを更に含む、請求項１に記載の方法。
  3. 基板の上方に少なくとも１つの２Ｄ材料を形成することは、前記基板の上方に一般化学
    式ＭＸ２を有する遷移金属ダイカルコゲニドを形成することであって、ここで、Ｍは、Ｍ
    ｏ、Ｗ、Ｎｂ、Ｚｒ、Ｈｆ、Ｒｅ、Ｐｔ、Ｔｉ、Ｔａ、Ｖ、Ｃｏ、Ｃｄ、又はＣｒであり
    、Ｘは、Ｏ、Ｓ、Ｓｅ、又はＴｅであることを含む、請求項１に記載の方法。
  4. 基板の上方に少なくとも１つの２Ｄ材料を形成することは、前記基板の上方に唯一の２
    Ｄ材料を形成することを含む、請求項１に記載の方法。
  5. 基板の上方に少なくとも１つの２Ｄ材料を形成することは、前記基板の上方に異なる２
    Ｄ材料のスタックを形成することを含む、請求項１に記載の方法。
  6. 少なくとも１つのレーザ光で前記少なくとも１つの２Ｄ材料を処置することは、複数の
    レーザ光で前記少なくとも１つの２Ｄ材料を処置することを含む、請求項１に記載の方法
    。
  7. 複数のレーザ光で前記少なくとも１つの２Ｄ材料を処置することは、電磁放射の相互に
    異なる周波数であって、前記少なくとも１つの２Ｄ材料内の前記結晶欠陥の異なる共振周
    波数に対応する電磁放射の前記異なる周波数を有するレーザ光で前記少なくとも１つの２
    Ｄ材料を処置することを含む、請求項６に記載の方法。
  8. 電磁放射の相互に異なる周波数を有するレーザ光で前記少なくとも１つの２Ｄ材料を処
    置することは、前記レーザ光の内の少なくとも他の１つに前記少なくとも１つの２Ｄ材料
    を露光した後に、前記レーザ光の内の少なくとも１つに前記少なくとも１つの２Ｄ材料を
    露光することを含む、請求項７に記載の方法。
  9. 複数のレーザ光で前記少なくとも１つの２Ｄ材料を処置することは、前記複数のレーザ
    光の内の少なくとも２つで前記少なくとも１つの２Ｄ材料を同時に処置することを含む、
    請求項６に記載の方法。
  10. 少なくとも１つのレーザ光で前記少なくとも１つの２Ｄ材料を処置することは、前記電
    磁放射の複数の線量に前記少なくとも１つの２Ｄ材料を露光することを含む、請求項１に
    記載の方法。
  11. 前記少なくとも１つの２Ｄ材料を熱的にアニーリングすることを更に含む、請求項１に
    記載の方法。
  12. 前記少なくとも１つの２Ｄ材料を熱的にアニーリングすることは、前記少なくとも１つ
    のレーザ光で前記少なくとも１つの２Ｄ材料を処置する前に、前記少なくとも１つの２Ｄ
    材料を熱的にアニーリングすること含む、請求項１１に記載の方法。
  13. 前記少なくとも１つの２Ｄ材料を熱的にアニーリングすることは、前記少なくとも１つ
    のレーザ光で前記少なくとも１つの２Ｄ材料を処置した後に、前記少なくとも１つの２Ｄ
    材料を熱的にアニーリングすること含む、請求項１１に記載の方法。
  14. 前記少なくとも１つの２Ｄ材料を熱的にアニーリングすることは、前記少なくとも１つ
    のレーザ光で前記少なくとも１つの２Ｄ材料を処置する最中に、前記少なくとも１つの２
    Ｄ材料を熱的にアニーリングすること含む、請求項１１に記載の方法。
  15. 前記少なくとも１つの２Ｄ材料をリモートプラズマ処置プロセスに当てることを更に含
    む、請求項１に記載の方法。
  16. ２Ｄ材料の結晶欠陥密度を減少させるために、前記２Ｄ材料の結晶欠陥のない形態と結
    晶欠陥満載の形態との共振ピーク強度が相互に異なる、前記２Ｄ材料の前記結晶欠陥のな
    い形態と前記結晶欠陥満載の形態との少なくとも１つの共振周波数と実質的に同じ電磁放
    射の少なくとも１つの周波数に前記２Ｄ材料を露光することを含むレーザ処置プロセスに
    、基板上の前記２Ｄ材料を当てることを含む、半導体デバイス構造体を形成するための方
    法。
  17. レーザ処置プロセスに前記２Ｄ材料を当てることは、前記基板上における前記２Ｄ材料
    の形成中に前記レーザ処置プロセスに前記２Ｄ材料を当てること含む、請求項１６に記載
    の方法。
  18. レーザ処置プロセスに前記２Ｄ材料を当てることは、前記基板上に前記２Ｄ材料を形成
    した後に前記レーザ処置プロセスに前記２Ｄ材料を当てること含む、請求項１６に記載の
    方法。
  19. 前記２Ｄ材料内の全ての原子及び結晶欠陥の基底状態を上昇させ、前記２Ｄ材料の外部
    への前記結晶欠陥の拡散率を増加させるために、前記２Ｄ材料を熱的アニーリングプロセ
    スに当てることを更に含む、請求項１６に記載の方法。
  20. 前記２Ｄ材料を熱的アニーリングプロセスに当てることは、前記２Ｄ材料を前記レーザ
    処置プロセスに当てる前に前記２Ｄ材料を前記熱的アニーリングプロセスに当てること含
    む、請求項１９に記載の方法。
  21. 前記２Ｄ材料を熱的アニーリングプロセスに当てることは、前記２Ｄ材料を前記熱的ア
    ニーリングプロセス及び前記レーザ処置プロセスに同時に当てること含む、請求項１９に
    記載の方法。
  22. 基板と、
    結晶欠陥が実質的にない少なくとも１つの２Ｄ材料を含む、前記基板上の２Ｄ材料構造
    体と
    を含む、半導体デバイス構造体。
  23. 前記少なくとも１つの２Ｄ材料は、少なくとも１つの遷移金属ダイカルコゲニドを含む
    、請求項２２に記載の半導体デバイス構造体。
  24. 前記少なくとも１つの２Ｄ材料は、少なくとも２つの異なる２Ｄ材料のスタックを含む
    、請求項２２に記載の半導体デバイス構造体。
  25. 前記少なくとも２つの異なる２Ｄ材料の各々は、結晶欠陥が実質的にない、請求項２４
    に記載の半導体デバイス構造体。
  26. 基板の上にあり、格子間欠陥及び空孔欠陥が実質的にない２Ｄ材料を含む２Ｄ材料構造
    体を含む少なくとも１つの半導体デバイス構造体を含む、半導体デバイス。
  27. 基板と、
    結晶欠陥が実質的にない１つ以上の２Ｄ材料を含む、前記基板の上方の２Ｄ材料構造
    体と
    を含む少なくとも１つの半導体デバイス構造体を含む少なくとも１つの半導体デバイスと
    、
    前記少なくとも１つの半導体デバイスに電気的に接続された周辺回路と
    を含む、電子システム。
JP2019507949A 2016-08-31 2017-08-08 ２次元材料構造体を含む半導体デバイス構造体を形成する方法 Active JP6990233B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/253,454 2016-08-31
US15/253,454 US9991122B2 (en) 2016-08-31 2016-08-31 Methods of forming semiconductor device structures including two-dimensional material structures
PCT/US2017/045852 WO2018044512A1 (en) 2016-08-31 2017-08-08 Methods of forming semiconductor device structures including two-dimensional material structures

Publications (3)

Publication Number Publication Date
JP2019531595A true JP2019531595A (ja) 2019-10-31
JP2019531595A5 JP2019531595A5 (ja) 2020-08-06
JP6990233B2 JP6990233B2 (ja) 2022-02-03

Family

ID=61240656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019507949A Active JP6990233B2 (ja) 2016-08-31 2017-08-08 ２次元材料構造体を含む半導体デバイス構造体を形成する方法

Country Status (8)

Country Link
US (3) US9991122B2 (ja)
EP (1) EP3507821A4 (ja)
JP (1) JP6990233B2 (ja)
KR (2) KR102318214B1 (ja)
CN (1) CN109690732A (ja)
SG (2) SG10201913614PA (ja)
TW (1) TWI645448B (ja)
WO (1) WO2018044512A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210086926A (ko) * 2019-12-31 2021-07-09 서울대학교산학협력단 이차원 전이 금속 카바이드 투명 전극을 포함하는 발광 소자 및 이의 제조 방법

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9991122B2 (en) 2016-08-31 2018-06-05 Micron Technology, Inc. Methods of forming semiconductor device structures including two-dimensional material structures
WO2021007004A2 (en) * 2019-06-26 2021-01-14 Northwestern University Borophene-based two-dimensional heterostructures, fabricating methods and applications of same
US11121258B2 (en) * 2018-08-27 2021-09-14 Micron Technology, Inc. Transistors comprising two-dimensional materials and related semiconductor devices, systems, and methods
US11136666B2 (en) 2018-08-30 2021-10-05 University Of Kentucky Research Foundation Ordered nanotubes on a two-dimensional substrate consisting of different material properties
KR102178752B1 (ko) * 2018-09-28 2020-11-16 한국과학기술원 2차원 물질의 전기적 특성 회복 및 산화 안정성 개선 방법
CN109152318B (zh) * 2018-10-16 2019-12-20 青岛大学 一种新型的电磁波吸收材料的制备方法
CN109449002B (zh) * 2018-11-28 2020-05-05 北京大学 一种改性Ti3C2Tx材料及其制备和应用
KR102201183B1 (ko) * 2018-12-11 2021-01-13 한국과학기술원 수소 플라즈마를 활용한 이차원 물질의 전기적 특성 회복 방법 및 이의 장치
US11694895B2 (en) * 2019-02-14 2023-07-04 The Government of the United States of America, as represented by the Secretarv of the Navy Method and use for low-temperature epitaxy and film texturing between a two-dimensional crystalline layer and metal film
TWI698932B (zh) * 2019-03-29 2020-07-11 國立清華大學 二維半導體元件、光電單元與二維半導體元件的製造方法
CN109830381B (zh) * 2019-04-04 2021-01-19 兰州理工大学 用于超级电容器电极的MXene/MoS2复合材料制备方法
US11581430B2 (en) 2019-08-22 2023-02-14 Globalfoundries U.S. Inc. Planar transistor device comprising at least one layer of a two-dimensional (2D) material and methods for making such transistor devices
KR102254040B1 (ko) 2019-12-05 2021-05-20 한국과학기술원 마이크로 슈퍼 커패시터 소자의 제조방법
CN111192938B (zh) * 2020-01-14 2021-11-30 天津理工大学 一种光电突触器件的制备及调制方法
CN111389394B (zh) * 2020-03-04 2022-10-21 南方科技大学 一种金属单原子催化剂及其制备方法
US11777036B2 (en) 2020-08-27 2023-10-03 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
US11889680B2 (en) 2020-08-28 2024-01-30 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
US11393920B2 (en) 2020-09-28 2022-07-19 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
CN112695218A (zh) * 2020-12-15 2021-04-23 青岛可健可康负离子技术股份有限公司 一种石墨炔负氧离子发射针的制备工艺
US20220190195A1 (en) * 2020-12-16 2022-06-16 United States Of America As Represented By The Secretary Of The Navy Laser Removal of Defects in a Dielectric for Modulating an Adjoining Atomically Two-Dimensional Material
CN113206004B (zh) * 2021-04-19 2024-05-28 武汉大学 二维材料压应变工程的激光冲击制备方法
CN113206006A (zh) * 2021-04-21 2021-08-03 武汉大学 二维材料拉应变工程的激光冲击制备方法
US20230066996A1 (en) * 2021-09-01 2023-03-02 Globalfoundries U.S. Inc. Lateral bipolar junction transistors containing a two-dimensional material
KR102501490B1 (ko) * 2022-08-11 2023-02-17 한국화학연구원 옵티컬 솔더링을 이용한 이차원 박막 물질의 접합 및 결점 구조 형성 방법과, 그 접합 및 결점 구조
CN116902928B (zh) * 2023-07-12 2024-05-28 大连理工大学盘锦产业技术研究院 纳米花结构的钛掺杂二硒化铪及其制备方法

Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120138A (ja) * 1992-10-06 1994-04-28 Univ Nagoya 完全無欠陥表面を作成する方法
JPH1126389A (ja) * 1997-06-30 1999-01-29 Sumitomo Electric Ind Ltd ダイヤモンドの改質方法
JP2001338894A (ja) * 2000-05-26 2001-12-07 Matsushita Electric Ind Co Ltd 固体試料のアニール方法および半導体不純物ドーピング層形成方法
JP2004158627A (ja) * 2002-11-06 2004-06-03 Renesas Technology Corp 半導体装置の製造方法
JP2007273943A (ja) * 2006-03-30 2007-10-18 General Electric Co <Ge> 高度ヒートシンク及び熱スプレッダ
JP2008147487A (ja) * 2006-12-12 2008-06-26 Japan Steel Works Ltd:The 結晶質半導体膜の製造方法および半導体膜の加熱制御方法ならびに半導体結晶化装置
JP2011014914A (ja) * 2010-07-20 2011-01-20 Emd:Kk 不純物活性化方法、半導体装置の製造方法
US20110092054A1 (en) * 2009-10-20 2011-04-21 Samsung Electronics Co., Ltd. Methods for fixing graphene defects using a laser beam and methods of manufacturing an electronic device
JP2011233709A (ja) * 2010-04-27 2011-11-17 Japan Steel Works Ltd:The 結晶材料改質装置および結晶材料の改質方法
US20110309336A1 (en) * 2010-06-18 2011-12-22 Samsung Electronics Co., Ltd. Semiconducting graphene composition, and electrical device including the same
US20140239256A1 (en) * 2013-02-22 2014-08-28 Samsung Electronics Co., Ltd. Method of manufacturing graphene laminated structure, graphene laminated structure, and electronic device including the graphene laminated structure
JP2014204122A (ja) * 2013-04-09 2014-10-27 アイメックＩｍｅｃ グラフェン系の電界効果トランジスタ
US20140339506A1 (en) * 2013-05-15 2014-11-20 International Business Machines Corporation Formation of large scale single crystalline graphene
WO2014190352A1 (en) * 2013-05-24 2014-11-27 The University Of North Carolina At Charlotte Growth of semiconductors on hetero-substrates using graphene as an interfacial layer
CN104282749A (zh) * 2013-07-09 2015-01-14 中国科学院微电子研究所 一种半导体结构及其制造方法
WO2015072927A1 (en) * 2013-11-15 2015-05-21 National University Of Singapore Ordered growth of large crystal graphene by laser-based localized heating for high throughput production
US20150255661A1 (en) * 2014-03-06 2015-09-10 The Regents Of The University Of Michigan Plasma-assisted techniques for fabricating semiconductor devices
WO2015191089A1 (en) * 2014-06-13 2015-12-17 Intel Corporation Graphene fluorination for integration of graphene with insulators and devices
US20160047059A1 (en) * 2013-03-22 2016-02-18 University-Industry Cooperation Group Of Kyung Hee University Two-dimensional large-area growth method for chalcogen compound, method for manufacturing cmos-type structure, film of chalcogen compound, electronic device comprising film of chalcogen compound, and cmos-type structure
JP2016127267A (ja) * 2014-12-30 2016-07-11 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 二次元物質層を含む電子素子、及びインクジェットプリンティングを利用した電子素子の製造方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5784400A (en) * 1995-02-28 1998-07-21 Massachusetts Institute Of Technology Resonant cavities employing two dimensionally periodic dielectric materials
EP1468774B1 (en) * 2003-02-28 2009-04-15 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, laser irradiation apparatus, and method for manufacturing semiconductor device
US7771938B2 (en) 2004-09-20 2010-08-10 Wisconsin Alumni Research Foundation Nonlinear spectroscopic methods for identifying and characterizing molecular interactions
DE102006034786B4 (de) * 2006-07-27 2011-01-20 Siltronic Ag Monokristalline Halbleiterscheibe mit defektreduzierten Bereichen und Verfahren zur Ausheilung GOI-relevanter Defekte in einer monokristallinen Halbleiterscheibe
KR101603771B1 (ko) 2009-10-21 2016-03-16 삼성전자주식회사 2차원 시트 물질을 이용한 전자 소자 및 그 제조 방법
MX2012005204A (es) * 2009-11-03 2012-09-21 Univ Columbia Sistemas y metodos para el procesamiento de peliculas por fusion parcial mediante pulsos no periodicos.
US8569149B2 (en) 2010-05-06 2013-10-29 Micron Technology, Inc. Method of treating a semiconductor device
US8524599B2 (en) * 2011-03-17 2013-09-03 Micron Technology, Inc. Methods of forming at least one conductive element and methods of forming a semiconductor structure
JP5433631B2 (ja) 2011-05-20 2014-03-05 株式会社日立ハイテクノロジーズ 半導体デバイスの欠陥検査方法およびそのシステム
US9193595B2 (en) * 2011-06-21 2015-11-24 Drexel University Compositions comprising free-standing two-dimensional nanocrystals
US10838124B2 (en) * 2012-01-19 2020-11-17 Supriya Jaiswal Materials, components, and methods for use with extreme ultraviolet radiation in lithography and other applications
KR101919423B1 (ko) 2012-08-01 2018-11-19 삼성전자주식회사 그래핀 반도체 및 이를 포함하는 전기소자
US9312129B2 (en) * 2012-09-05 2016-04-12 Saint-Gobain Cristaux Et Detecteurs Group III-V substrate material with particular crystallographic features and methods of making
KR101381169B1 (ko) * 2012-09-19 2014-04-04 경희대학교 산학협력단 재결정화된 전이금속 칼코겐화합물 소자 및 이를 이용한 트랜지스터 소자
KR20140114199A (ko) 2013-03-18 2014-09-26 삼성전자주식회사 이종 적층 구조체 및 그 제조방법, 및 상기 이종 적층 구조체를 구비하는 전기소자
KR102144999B1 (ko) * 2013-11-05 2020-08-14 삼성전자주식회사 이차원 물질과 그 형성방법 및 이차원 물질을 포함하는 소자
KR102156320B1 (ko) * 2013-11-21 2020-09-15 삼성전자주식회사 이차원 물질을 포함하는 인버터와 그 제조방법 및 인버터를 포함하는 논리소자
KR102140148B1 (ko) * 2013-11-29 2020-07-31 삼성전자주식회사 이차원 물질을 포함하는 메모리소자와 그 제조방법 및 동작방법
US9343307B2 (en) 2013-12-24 2016-05-17 Ultratech, Inc. Laser spike annealing using fiber lasers
KR102237826B1 (ko) * 2014-07-18 2021-04-08 삼성전자주식회사 그래핀 소자와 그 제조 및 동작방법과 그래핀 소자를 포함하는 전자장치
US20160093491A1 (en) 2014-09-29 2016-03-31 University Of North Texas LARGE SCALE AND THICKNESS-MODULATED MoS2 NANOSHEETS
US10802018B2 (en) 2014-11-04 2020-10-13 The Trustees Of The University Of Pennsylvania Multimodal biosensor
EP3023390B1 (en) 2014-11-18 2019-04-10 IMEC vzw MoS2 film formation and transfer to a substrate
US9857328B2 (en) * 2014-12-18 2018-01-02 Agilome, Inc. Chemically-sensitive field effect transistors, systems and methods for manufacturing and using the same
KR20190108199A (ko) * 2015-06-18 2019-09-23 나노코 2디 매테리얼 리미티드 헤테로 구조 및 상기 헤테로 구조를 사용하여 제조된 전자 장치
US9964846B2 (en) * 2015-07-21 2018-05-08 Ut Battelle, Llc Two-dimensional heterostructure materials
US10465276B2 (en) * 2015-12-21 2019-11-05 The Penn State Research Foundation Facile route to templated growth of two-dimensional layered materials
US11588017B2 (en) * 2016-03-30 2023-02-21 Intel Corporation Nanowire for transistor integration
WO2017171872A1 (en) * 2016-04-01 2017-10-05 Intel Corporation Layered substrate for microelectronic devices
CN105895385B (zh) * 2016-05-31 2018-05-08 陕西科技大学 一种氧化钛柱状阵列/二维层状碳化钛电极材料及其制备和应用
US9991122B2 (en) 2016-08-31 2018-06-05 Micron Technology, Inc. Methods of forming semiconductor device structures including two-dimensional material structures

Patent Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120138A (ja) * 1992-10-06 1994-04-28 Univ Nagoya 完全無欠陥表面を作成する方法
JPH1126389A (ja) * 1997-06-30 1999-01-29 Sumitomo Electric Ind Ltd ダイヤモンドの改質方法
JP2001338894A (ja) * 2000-05-26 2001-12-07 Matsushita Electric Ind Co Ltd 固体試料のアニール方法および半導体不純物ドーピング層形成方法
JP2004158627A (ja) * 2002-11-06 2004-06-03 Renesas Technology Corp 半導体装置の製造方法
JP2007273943A (ja) * 2006-03-30 2007-10-18 General Electric Co <Ge> 高度ヒートシンク及び熱スプレッダ
JP2008147487A (ja) * 2006-12-12 2008-06-26 Japan Steel Works Ltd:The 結晶質半導体膜の製造方法および半導体膜の加熱制御方法ならびに半導体結晶化装置
US20110092054A1 (en) * 2009-10-20 2011-04-21 Samsung Electronics Co., Ltd. Methods for fixing graphene defects using a laser beam and methods of manufacturing an electronic device
JP2011233709A (ja) * 2010-04-27 2011-11-17 Japan Steel Works Ltd:The 結晶材料改質装置および結晶材料の改質方法
US20110309336A1 (en) * 2010-06-18 2011-12-22 Samsung Electronics Co., Ltd. Semiconducting graphene composition, and electrical device including the same
JP2011014914A (ja) * 2010-07-20 2011-01-20 Emd:Kk 不純物活性化方法、半導体装置の製造方法
US20140239256A1 (en) * 2013-02-22 2014-08-28 Samsung Electronics Co., Ltd. Method of manufacturing graphene laminated structure, graphene laminated structure, and electronic device including the graphene laminated structure
US20160047059A1 (en) * 2013-03-22 2016-02-18 University-Industry Cooperation Group Of Kyung Hee University Two-dimensional large-area growth method for chalcogen compound, method for manufacturing cmos-type structure, film of chalcogen compound, electronic device comprising film of chalcogen compound, and cmos-type structure
JP2014204122A (ja) * 2013-04-09 2014-10-27 アイメックＩｍｅｃ グラフェン系の電界効果トランジスタ
US20140339506A1 (en) * 2013-05-15 2014-11-20 International Business Machines Corporation Formation of large scale single crystalline graphene
WO2014190352A1 (en) * 2013-05-24 2014-11-27 The University Of North Carolina At Charlotte Growth of semiconductors on hetero-substrates using graphene as an interfacial layer
CN104282749A (zh) * 2013-07-09 2015-01-14 中国科学院微电子研究所 一种半导体结构及其制造方法
WO2015072927A1 (en) * 2013-11-15 2015-05-21 National University Of Singapore Ordered growth of large crystal graphene by laser-based localized heating for high throughput production
US20150255661A1 (en) * 2014-03-06 2015-09-10 The Regents Of The University Of Michigan Plasma-assisted techniques for fabricating semiconductor devices
WO2015191089A1 (en) * 2014-06-13 2015-12-17 Intel Corporation Graphene fluorination for integration of graphene with insulators and devices
JP2016127267A (ja) * 2014-12-30 2016-07-11 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 二次元物質層を含む電子素子、及びインクジェットプリンティングを利用した電子素子の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210086926A (ko) * 2019-12-31 2021-07-09 서울대학교산학협력단 이차원 전이 금속 카바이드 투명 전극을 포함하는 발광 소자 및 이의 제조 방법
KR102301616B1 (ko) 2019-12-31 2021-09-14 서울대학교산학협력단 이차원 전이 금속 카바이드 투명 전극을 포함하는 발광 소자 및 이의 제조 방법

Also Published As

Publication number Publication date
KR20190032639A (ko) 2019-03-27
KR20200142596A (ko) 2020-12-22
US9991122B2 (en) 2018-06-05
US20180061665A1 (en) 2018-03-01
TWI645448B (zh) 2018-12-21
US20180277373A1 (en) 2018-09-27
SG10201913614PA (en) 2020-03-30
KR102318214B1 (ko) 2021-10-28
EP3507821A1 (en) 2019-07-10
TW201826326A (zh) 2018-07-16
SG11201901450QA (en) 2019-03-28
US20220344160A1 (en) 2022-10-27
CN109690732A (zh) 2019-04-26
EP3507821A4 (en) 2020-05-06
US11393687B2 (en) 2022-07-19
WO2018044512A1 (en) 2018-03-08
JP6990233B2 (ja) 2022-02-03
KR102228481B1 (ko) 2021-03-17

Similar Documents

Publication Publication Date Title
JP2019531595A (ja) ２次元材料構造体を含む半導体デバイス構造体を形成する方法
Zhang et al. Defect-controlled nucleation and orientation of WSe2 on hBN: a route to single-crystal epitaxial monolayers
Lu et al. Layer-dependent and in-plane anisotropic properties of low-temperature synthesized few-layer PdSe2 single crystals
McCreary et al. Understanding variations in circularly polarized photoluminescence in monolayer transition metal dichalcogenides
Ma et al. Metallic twin grain boundaries embedded in MoSe2 monolayers grown by molecular beam epitaxy
Chi et al. Ultrafast energy dissipation via coupling with internal and external phonons in two-dimensional MoS2
Jo et al. Direct optoelectronic imaging of 2D semiconductor–3D metal buried interfaces
Xu et al. Scaling-up atomically thin coplanar semiconductor–metal circuitry via phase engineered chemical assembly
Leonhardt et al. Material-Selective Doping of 2D TMDC through Al x O y Encapsulation
Shi et al. Engineering wafer-scale epitaxial two-dimensional materials through sapphire template screening for advanced high-performance nanoelectronics
Zhang et al. Ferroelectricity in a semiconducting all-inorganic halide perovskite
Kang et al. Low-temperature and high-quality growth of Bi2O2Se layered semiconductors via cracking metal–organic chemical vapor deposition
Stern et al. Growth mechanisms and electronic properties of vertically aligned MoS2
Bellus et al. Photocarrier transfer across monolayer MoS2–MoSe2 lateral heterojunctions
Niu et al. Photodetection in hybrid single-layer graphene/fully coherent germanium island nanostructures selectively grown on silicon nanotip patterns
Kim et al. High-density, localized quantum emitters in strained 2D semiconductors
Xu et al. Heteroepitaxial writing of silicon-on-sapphire nanowires
Wang et al. Transient absorption microscopy of layered crystal AsSbS3
Wan et al. Strain-directed layer-by-layer epitaxy toward van der Waals homo-and heterostructures
Feuer et al. Identification of exciton complexes in charge-tunable Janus WSeS monolayers
Sathasivam et al. Single Step Solution Processed GaAs Thin Films from GaMe3 and T BuAsH2 under Ambient Pressure
Hegde et al. Molecular origin of valence band anisotropy in single β-Ga2O3 nanowires investigated by polarized X-ray absorption imaging
He et al. Electrostatically enhanced electron–phonon interaction in monolayer 2H-MoSe2 grown by molecular beam epitaxy
Galbiati et al. Tuning the doping of epitaxial graphene on a conventional semiconductor via substrate surface reconstruction
Yao et al. In Situ Probing the Localized Optoelectronic Properties of Defective Monolayer WS2

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190409

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190409

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200616

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20200616

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20200616

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200630

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20201028

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20210323

C302 Record of communication

Free format text: JAPANESE INTERMEDIATE CODE: C302

Effective date: 20210419

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20210427

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210818

C302 Record of communication

Free format text: JAPANESE INTERMEDIATE CODE: C302

Effective date: 20210927

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20211005

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20211109

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20211109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211203

R150 Certificate of patent or registration of utility model

Ref document number: 6990233

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150