TW201812944A - 測量晶片錯位的方法、使用上述方法製造扇出式面板等級封裝的方法以及由上述方法製造的扇出式面板等級封裝 - Google Patents

測量晶片錯位的方法、使用上述方法製造扇出式面板等級封裝的方法以及由上述方法製造的扇出式面板等級封裝 Download PDF

Info

Publication number
TW201812944A
TW201812944A TW106118000A TW106118000A TW201812944A TW 201812944 A TW201812944 A TW 201812944A TW 106118000 A TW106118000 A TW 106118000A TW 106118000 A TW106118000 A TW 106118000A TW 201812944 A TW201812944 A TW 201812944A
Authority
TW
Taiwan
Prior art keywords
wafer
substrate
offset
relative
misalignment
Prior art date
Application number
TW106118000A
Other languages
English (en)
Other versions
TWI718306B (zh
Inventor
孫榮薰
梁裕信
Original Assignee
三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電子股份有限公司 filed Critical 三星電子股份有限公司
Publication of TW201812944A publication Critical patent/TW201812944A/zh
Application granted granted Critical
Publication of TWI718306B publication Critical patent/TWI718306B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/26—Measuring arrangements characterised by the use of optical techniques for measuring angles or tapers; for testing the alignment of axes
    • G01B11/27—Measuring arrangements characterised by the use of optical techniques for measuring angles or tapers; for testing the alignment of axes for testing the alignment of axes
    • G01B11/272—Measuring arrangements characterised by the use of optical techniques for measuring angles or tapers; for testing the alignment of axes for testing the alignment of axes using photoelectric detection means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67236—Apparatus for manufacturing or treating in a plurality of work-stations the substrates being processed being not semiconductor wafers, e.g. leadframes or chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68778—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting substrates others than wafers, e.g. chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2894—Aspects of quality control [QC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G01R31/311—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24101—Connecting bonding areas at the same height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/8212—Aligning
    • H01L2224/82121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8213—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Wire Bonding (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • General Engineering & Computer Science (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本發明提供一種測量晶片錯位的方法、一種使用上述方法製造扇出式面板等級封裝的方法以及一種由上述方法製造的扇出式面板等級封裝。所述測量方法可包括：藉由掃描基板上的晶片來獲得影像；獲得所述影像中基準晶片相對於所述基板的絕對偏移量；獲得所述影像中從屬晶片相對於所述基準晶片的相對偏移量；以及基於所述絕對偏移量及所述相對偏移量來計算所述晶片的錯位。

Description

測量晶片錯位的方法、使用上述方法製造扇出式面板等級封裝的方法以及由上述方法製造的扇出式面板等級封裝
本發明是有關於一種半導體封裝，具體而言，是有關於一種測量晶片錯位的方法、使用上述方法製造扇出式面板等級封裝的方法及/或由上述方法製造的扇出式面板等級封裝。
隨著半導體晶片的整合密度增大，其大小會逐漸減小。然而，半導體晶片上的各凸塊之間的距離可為由電子元件工程聯合委員會（Joint Electron Device Engineering Council，JEDEC）的國際標準給出的固定參數。因此，設置在半導體晶片上的凸塊的數目的改變可受到限制。另外，隨著半導體晶片縮小，要考量對半導體晶片進行的操縱及測試。另外，要考量根據半導體晶片的大小使板材多樣化。已提出一種扇出式面板等級封裝。
本發明概念的一些示例性實施例提供一種以高速測量晶片錯位的方法。
本發明概念的一些示例性實施例提供一種能夠提高可用於製造封裝的曝光製程中的製程可靠性的方法。
根據本發明概念的一些示例性實施例，一種測量基板中的晶片錯位的方法可包括：藉由掃描所述基板及所述晶片來獲得影像，其中所述晶片可在所述基板中沿第一方向及第二方向排列，並包括沿所述第一方向或所述第二方向排列的第一晶片至第n晶片；獲得所述影像中基準晶片相對於所述基板的絕對偏移量，所述基準晶片對應於所述影像中的所述晶片中的第k個晶片，且k是大於或等於1且小於或等於n的整數；獲得所述影像中從屬晶片相對於所述基板的相對偏移量，所述從屬晶片對應於所述晶片中不為基準晶片的晶片；以及基於所述絕對偏移量及所述相對偏移量來計算所述晶片的錯位。
根據本發明概念的一些示例性實施例， 一種製造封裝的方法可包括：在基板中形成空腔；對所述基板應用膠帶；在所述空腔中且在所述膠帶上提供晶片，所述晶片沿第一方向及第二方向排列，所述晶片包括沿所述第一方向或所述第二方向排列的第一晶片至第n晶片；在所述基板、所述晶片及所述膠帶上形成包封層；移除所述膠帶；以及測量所述晶片相對於所述基板的錯位。測量所述晶片相對於所述基板的所述錯位可包括：藉由掃描設置於所述基板中的所述晶片來獲得影像；獲得所述影像中基準晶片相對於所述基板的絕對偏移量，所述基準晶片對應於所述影像中的所述晶片中的第k個晶片，且k是大於或等於1且小於或等於n的整數；獲得所述影像中從屬晶片相對於所述基準晶片的相對偏移量，所述從屬晶片對應於所述晶片中不為基準晶片的晶片；以及基於所述絕對偏移量及所述相對偏移量來計算所述晶片的錯位。
根據本發明概念的一些示例性實施例，一種封裝可包括：基板，包括空腔；晶片，位於所述空腔中；包封層，在所述空腔中位於所述晶片與所述基板之間；以及線，位於所述包封層上以將所述晶片連接至所述基板。所述線中的每一者可包括第一部分線及第二部分線。所述第一部分線可沿第一方向自所述基板延伸至與所述包封層相鄰的所述晶片的側壁。所述第二部分線可連接至所述包封層上的所述第一部分線。所述第二部分線可沿第二方向自所述晶片延伸至與所述包封層相鄰的所述基板的側壁。所述第二方向可不同於所述第一方向。
根據本發明概念的一些示例性實施例，一種測量基板中的晶片錯位的方法可包括：獲得所述基板上的所述晶片的影像；獲得所述影像中橫向基準晶片相對於所述基板的絕對垂直偏移量；獲得所述影像中第一從屬基準晶片相對於所述橫向基準晶片的相對垂直偏移量；獲得所述影像中縱向基準晶片相對於所述基板的絕對水平偏移量；獲得所述影像中第二從屬基準晶片相對於所述縱向基準晶片的相對水平偏移量；以及基於所述絕對垂直偏移量、所述絕對水平偏移量、所述相對垂直偏移量及所述相對水平偏移量來計算所述晶片的錯位。所述晶片可在所述基板中成列及成行地彼此間隔開。所述晶片可包括晶片對齊標記。所述基板可包括與所述晶片對齊標記對應的基板對齊標記。所述橫向基準晶片可對應於所述晶片的列中的每一列中的被選擇晶片。所述絕對垂直偏移量可基於垂直距離基準值；以及所述橫向基準晶片的所述晶片對齊標記與和所述橫向基準晶片的所述晶片對齊標記相鄰的所述基板對齊標記之間的距離。所述第一從屬晶片可對應於所述晶片的列中的每一列中的未被選擇晶片。所述相對垂直偏移量可基於所述橫向基準晶片的所述晶片對齊標記與和所述橫向基準晶片的所述晶片對齊標記相鄰的所述第一從屬晶片的所述晶片對齊標記之間的距離。所述縱向基準晶片可對應於所述晶片的行中的每一行中的被選擇晶片。所述絕對水平偏移量可基於水平距離基準值；以及所述縱向基準晶片的所述晶片對齊標記與和所述縱向基準晶片的所述晶片對齊標記相鄰的所述基板對齊標記之間的距離。所述第二從屬晶片可對應於所述晶片的行中的每一行中的未被選擇晶片。所述水平垂直偏移量可基於所述絕對水平偏移量；以及所述縱向基準晶片的所述晶片對齊標記與和所述縱向基準晶片的所述晶片對齊標記相鄰的所述第二從屬晶片的所述晶片對齊標記之間的距離。
圖1是說明根據本發明概念一些示例性實施例的製造封裝的方法的流程圖。
參照圖1，可使用根據本發明概念一些示例性實施例的製造封裝的方法來製造扇出式面板等級封裝。在一些示例性實施例中，所述方法可包括以下步驟：在基板中形成空腔（在S10中）；在基板上形成膠帶（在S20中）；在所述膠帶上提供晶片（在S30中）；形成包封層（在S40中）；移除膠帶（在S50中）；測量晶片的錯位（在S60中）；形成絕緣層（在S70中）；在絕緣層中形成第一接觸孔（在S80中）；形成互連層（在S90中）；形成保護層（在S100中）；在保護層中形成第二接觸孔（在S110中）；以及形成凸塊（在S120中）。
圖2至圖23是說明使用圖1所示方法製造封裝的過程的剖視圖。
參照圖2，基板10可為扇出式印刷電路板（fan-out printed circuit board）。舉例而言，基板10可包括基板墊12及基板線14。基板墊12可形成於基板10的頂表面及底表面上。基板線14可形成於基板10中。舉例而言，基板線14可包括垂直線。基板線14可延伸穿過基板10。在一些示例性實施例中，基板線14可更包括水平線。
參照圖1及圖3，可在基板10中形成空腔16（在S10中）。空腔16可形成於基板墊12之間。另外，空腔16可形成於基板線14之間。空腔16可自頂表面至底表面穿透基板10。舉例而言，空腔16可為被形成為穿透基板10的穿孔（through hole）。
參照圖1及圖4，可在基板10上形成膠帶18（在S20中）。膠帶18可被形成為封堵空腔16。舉例而言，膠帶18可包括壓敏黏合劑（pressure sensitive adhesive，PSA）膠帶。
參照圖1及圖5，可在空腔16中且在膠帶18上提供晶片20（在S30中）。晶片20的面積可較空腔16的面積小。晶片20可包括半導體晶片。舉例而言，晶片20可包括記憶體元件、固態驅動機（solid state drive）或應用處理器。晶片20可包括元件墊22。晶片20可利用例如放置器系統的拾取器（圖中未示出）來設置在膠帶18上。因此，晶片20可位於空腔16中的期望位置處。元件墊22可貼合至膠帶18。
參照圖1及圖6，可在基板10及晶片20上形成包封層24（在S40中）。舉例而言，包封層24可滴至或塗佈於基板10、晶片20及膠帶18上。在空腔16中，包封層24可被形成為填充晶片20的側壁與基板10之間的空間及/或距離。此後，可將包封層24硬化。舉例而言，包封層24可由環氧聚合物、丙烯酸聚合物或矽酮聚合物中的至少一者形成或者可包含環氧聚合物、丙烯酸聚合物或矽酮聚合物中的至少一者。
參照圖1及圖7，可移除膠帶18（在S50中）。舉例而言，可藉由外力將膠帶18自基板10、晶片20及包封層24分離。
圖24說明被配置成執行圖1所示晶片錯位測量步驟S60的測量系統的實例。
參照圖1、圖7及圖24，測量系統50可被配置成測量晶片20的錯位（在S60中）。在一些示例性實施例中，測量系統50可包括第一平台52、第一光學系統54及第一控制單元56。第一控制單元56可包括可經由匯流排（圖中未示出）連接至彼此的處理器56a、記憶體56b、驅動單元56c、電源56d及輸入/輸出介面56e。處理器56a可為硬體處理器，例如中央處理單元（central processing unit，CPU）、多處理器、分佈式處理系統（distributed processing system）、應用專用積體電路（application specific integrated circuit，ASIC）及/或另一種合適的硬體處理單元。驅動單元56c可包括用於調整平台52的電動機以及用於在處理器56a的控制下操作第一光學系統54的驅動電路。儘管圖中未示出，然而驅動單元56c可包括用於驅動平台52及第一光學系統54的單獨的組件。記憶體56b可為非揮發性記憶體，例如快閃記憶體，但並非僅限於此。電源56d可包括電池並且/或者連接至外部電源。輸入/輸出介面56e可為用於自小鍵盤、鍵盤、觸控螢幕元件、顯示元件、音訊輸入/輸出模組等傳輸及接收資料及/或命令的電路。
當執行儲存在記憶體56b中的指令時，處理器56a可被配置為專用處理器56a以控制測量系統50來執行圖1、圖25至圖34及/或圖35至圖36中闡述的晶片錯位測量步驟S60。
第一平台52可被配置成在其上裝載有基板10。第一平台52亦可被配置成改變基板10的水平位置。第一光學系統54可包括第一物鏡（object lens）53及照相機55。第一物鏡53可用於放大基板10及晶片20的影像。照相機55可用於偵測構成基板10及晶片20的影像的光學資訊。第一控制單元56可控制第一平台52及第一光學系統54。第一控制單元56可被配置成分析所述影像且藉此偵測晶片20相對於基板10的錯位。
圖25是說明圖1所示晶片錯位測量步驟S60的實例的流程圖。
參照圖25，晶片錯位測量步驟（在S60中）可包括：對齊基板10（在S610中）；沿x方向掃描晶片20（在S620中）；獲得絕對垂直偏移量（在S630中）；獲得相對垂直偏移量（在S640中）；計算晶片20的垂直錯位（在S650中）；沿y方向掃描基板10及晶片20（在S660中）；獲得絕對水平偏移量（在S670中）；獲得相對水平偏移量（在S680中）；以及計算晶片20的水平錯位（在S690中）。
圖26是為闡述圖25所示基板對齊步驟S610的實例而提供的平面圖。
參照圖26，第一控制單元56可控制在第一平台52上提供的基板10的對齊（在S610中）。基板10及各晶片20中的每一者可具有矩形形狀或正方形形狀。晶片20可小於基板10。晶片20可設置於基板10中。設置於基板10中的晶片20的數目可為約64，但本發明概念並非僅限於此。在一些示例性實施例中，晶片20可被設置成形成8列及8行。
圖27及圖28是說明圖26所示部分'A'的放大平面圖。
參照圖27，基板10可包括基板對齊標記11，且晶片20中的每一者可包括晶片對齊標記21。
基板對齊標記11可被形成為與空腔16的各個隅角相鄰。舉例而言，基板對齊標記11可包括第一左上對齊標記11a、第一右上對齊標記11b、第一左下對齊標記11c及第一右下對齊標記11d。在第一控制單元56的控制下，基板10可以基板對齊標記11為基準與第一平台52對齊。
晶片對齊標記21可被形成為與晶片20中的每一者的各個隅角相鄰。舉例而言，晶片對齊標記21可包括第二左上對齊標記21a、第二右上對齊標記21b、第二左下對齊標記21c及第二右下對齊標記21d。
在晶片20正常地設置於空腔16中的情形中，晶片對齊標記21可以期望的（及/或另一選擇地預定的）水平及垂直距離與基板對齊標記11間隔開。舉例而言，第二左上對齊標記21a可以第一基準水平距離Da1 及第一基準垂直距離Ha1 或小於第一基準水平距離Da1 及第一基準垂直距離Ha1 的距離與第一左上對齊標記11a間隔開。第二右上對齊標記21b可以第二基準水平距離Da2 及第二基準垂直距離Ha2 或小於第二基準水平距離Da2 及第二基準垂直距離Ha2 的距離與第一右上對齊標記11b間隔開。第二基準垂直距離Ha2 可等於第一基準垂直距離Ha1 。第二左下對齊標記21c可以第三基準水平距離Da3 及第三基準垂直距離Ha3 或小於第三基準水平距離Da3 及第三基準垂直距離Ha3 的距離與第一左下對齊標記11c間隔開。第三基準水平距離Da3 可等於第一基準水平距離Da1 。第二右下對齊標記21d可以第四基準水平距離Da4 及第四基準垂直距離Ha4 或小於第四基準水平距離Da4 及第四基準垂直距離Ha4 的距離與第一右下對齊標記11d間隔開。第四基準水平距離Da4 可等於第二基準水平距離Da2 。第四基準垂直距離Ha4 可等於第三基準垂直距離Ha3 。
在下文中，將更詳細地闡述第一基準水平距離Da1 、第一基準垂直距離Ha1 、第二基準水平距離Da2 及第二基準垂直距離Ha2 。
參照圖28，在晶片20不正常地設置於空腔16中的情形中，晶片對齊標記21可自基準位置20a偏離。晶片20的測量水平距離可不同於基準水平距離。另外，測量垂直距離可不同於基準垂直距離。
在一些示例性實施例中，晶片20可被設置成具有錯位M。錯位M可為向量。錯位M可包括晶片20的左錯位M及右錯位M'。
左錯位M可對應於晶片20的左上角的錯位。左錯位M可包括左垂直錯位My 及左水平錯位Mx 。因此，左錯位M可由左水平錯位Mx 及左垂直錯位My 的座標來表達；例如，M（Mx ，My ）。舉例而言，左垂直錯位My 可被定義為左測量垂直距離H與第一基準垂直距離Ha1 之間的差。左水平錯位Mx 可被定義為左測量水平距離D與第一基準水平距離Da1 之間的差。
右錯位M'可對應於晶片20的右上角的錯位。右錯位M'可包括右垂直錯位My' 及右水平錯位Mx' 。舉例而言，右錯位M'可由右水平錯位Mx' 及右垂直錯位My' 的座標來表達；例如，M'（Mx' ，My' ）。右垂直錯位My' 可被定義為右測量垂直距離H'與第二基準垂直距離Ha2 之間的差。右水平錯位Mx' 可被定義為右測量水平距離D'與第二基準水平距離Da2 之間的差。
圖29是說明圖25所示x方向上的晶片掃描步驟S620的實例的平面圖。
參照圖29，第一平台52及第一光學系統54可執行沿x方向對基板10及晶片20進行掃描的步驟（在S620中）。舉例而言，第一平台52可沿x方向相對於第一光學系統54移動基板10及晶片20。所述x方向可為掃描方向。
圖30是說明藉由圖25所示x方向上的晶片掃描步驟S620獲得的橫向影像60的圖。
參照圖30，可使用圖24所示第一控制單元56來獲得橫向影像60。在一些示例性實施例中，橫向影像60可包括第一橫向影像61至第n橫向影像6n。舉例而言，可使用第一控制單元56來獲得第一橫向影像61至第八橫向影像68。
圖31是說明圖30所示橫向影像60中所含有的晶片20的平面圖。
參照圖30及圖31，橫向影像60中的晶片20可包括橫向基準晶片82及橫向從屬晶片84。橫向基準晶片82可包括用於構成橫向影像60中的第一行的晶片20。橫向從屬晶片84可包括用於構成第二行至第n行的晶片20。橫向影像60中的每一者可具有單個橫向基準晶片82及多個橫向從屬晶片84。舉例而言，橫向基準晶片82的數目是8，且橫向從屬晶片84的數目是56。
參照圖25及圖30，第一控制單元56可獲得橫向影像60中的橫向基準晶片82的絕對垂直偏移量（在S630中）。
在一些示例性實施例中，絕對垂直偏移量可對應於橫向基準晶片82的垂直錯位。絕對垂直偏移量可包括左垂直偏移量Hy1 至Hyn 以及右垂直偏移量Hy1' 至Hyn' 。左垂直偏移量Hy1 至Hyn 中的每一者可表示為橫向基準晶片82中的每一者的左垂直錯位My （例如圖28所示）。右垂直偏移量Hy1' 至Hyn' 中的每一者可表示為橫向基準晶片82中的每一者的右垂直錯位My' （例如圖28所示）。
在一些示例性實施例中，左絕對垂直偏移量Hy1 至Hyn 可被定義為左測量垂直距離H1 至Hn 與第一基準垂直距離Ha1 之間的差。舉例而言，第一橫向影像61中的第一橫向基準晶片82可具有第一左絕對垂直偏移量Hy1 及第一右絕對垂直偏移量Hy1' 。第一左絕對垂直偏移量Hy1 可被定義為第一左測量垂直距離H1 與第一基準垂直距離Ha1 之間的差。第一基準垂直距離Ha1 可介於約1毫米至約0.001毫米的範圍內。第一右絕對垂直偏移量Hy1' 可被定義為第一右測量垂直距離H1' 與第二基準垂直距離Ha2 之間的差。
第二橫向影像62中的橫向基準晶片82可具有第二左絕對垂直偏移量Hy2 及第二右絕對垂直偏移量Hy2' 。第二左絕對垂直偏移量Hy2 可被定義為第二左測量垂直距離H2 與第一基準垂直距離Ha1 之間的差。第二右絕對垂直偏移量Hy2' 可被定義為第二右測量垂直距離H2' 與第二基準垂直距離Ha2 之間的差。
另外，第n橫向影像6n中的橫向基準晶片82可具有第n左絕對垂直偏移量Hn 及第n右絕對垂直偏移量Hn' 。第n左絕對垂直偏移量Hn 可被定義為第n左測量垂直距離Hn 與第一基準垂直距離Ha1 之間的差。第n右絕對垂直偏移量Hn' 可被定義為第n右測量垂直距離Hn' 與第二基準垂直距離Ha2 之間的差。
接下來，第一控制單元56可獲得橫向從屬晶片84相對於橫向基準晶片82的相對垂直偏移量（在S640中）。相對垂直偏移量可為橫向基準晶片82的晶片對齊標記21與橫向從屬晶片84的晶片對齊標記21之間的y方向偏移量。相對垂直偏移量可包括左相對垂直偏移量dy12 至dynn 以及右相對垂直偏移量dy12' 至dynn' 。
可使用橫向基準晶片82的左絕對垂直偏移量Hy1 至Hyn 來作為用於測量橫向從屬晶片84的左相對垂直偏移量dy12 至dynn 的基準。可使用右絕對垂直偏移量Hy1' 至Hyn' 來作為用於測量右相對垂直偏移量dy12' 至dynn' 的基準。橫向基準晶片82的第二左上對齊標記21a的x方向延伸線21ℓ可為橫向從屬晶片84的第二左上對齊標記21a的基準線。橫向基準晶片82的第二右上對齊標記21b的x方向延伸線21ℓ'可為橫向從屬晶片84的第二右上對齊標記21b的基準線。
舉例而言，第一橫向影像61中的橫向從屬晶片84可具有第一左相對垂直偏移量dy12 至第（n-1）左相對垂直偏移量dy1n 。另外，第一橫向影像61中的橫向從屬晶片84可具有第一右相對垂直偏移量dy12' 至第（n-1）右相對垂直偏移量dy1n' 。第n橫向影像6n中的橫向從屬晶片84可具有第一左垂直偏移量dyn2 至第（n-1）左相對垂直偏移量dynn 。第n橫向影像6n中的橫向從屬晶片84可具有第一右相對垂直偏移量dyn2' 至第（n-1）右相對垂直偏移量dynn' 。
接下來，第一控制單元56可獲得晶片20的垂直錯位（在S650中）。在一些示例性實施例中，垂直錯位可包括左垂直錯位My 及右垂直錯位My' 。舉例而言，橫向從屬晶片84的垂直錯位My 可藉由左絕對垂直偏移量Hy1 至Hyn 及右絕對垂直偏移量Hy1' 至 Hyn' 與左相對垂直偏移量dy12 至dynn 及右相對垂直偏移量dy12' 至 dynn' 之和來計算。舉例而言，第一橫向影像61中的第一橫向從屬晶片84的左垂直錯位My 可藉由第一左絕對垂直偏移量Hy1 與第一左相對垂直偏移量dy12 之和來計算。第一橫向影像61中的第一橫向從屬晶片84的右垂直錯位My' 可藉由第一右絕對垂直偏移量Hy1' 與第一右相對垂直偏移量dy12 之和來計算。第n橫向影像6n中的第n橫向從屬晶片84的左垂直錯位My 可藉由第n右絕對垂直偏移量Hyn 與第n左相對垂直偏移量dynn 之和來計算。第n橫向影像6n中的第n橫向從屬晶片84的右垂直錯位My' 可藉由第n右絕對垂直偏移量Hyn' 與第n右相對垂直偏移量dynn' 之和來計算。所計算的垂直錯位My 可被提供至放置器或曝光系統（例如圖37所示的標號100）。
在左絕對垂直偏移量Hy1 至Hyn 以及右絕對垂直偏移量Hy1' 至Hyn' 是零的情形中，橫向從屬晶片84的左垂直錯位My 可分別對應於第一左相對垂直偏移量dy12 -dyn2 至第（n-1）左相對垂直偏移量dy1n -dynn 。橫向從屬晶片84的右垂直錯位My' 可分別對應於第一右相對垂直偏移量dy12' -dyn2' 至第（n-1）右相對垂直偏移量dy1n' -dynn' 。使用相對垂直偏移量可使得容易地獲得橫向從屬晶片84的垂直錯位成為可能。另外，相較於單獨測量基板對齊標記11與晶片對齊標記21之間的高度誤差的方法而言，可更快速地計算垂直錯位。
圖32是說明圖25所示y方向上的晶片掃描步驟S660的實例的平面圖。
參照圖25及圖32，可使用第一平台52及第一光學系統54來執行y方向上的晶片掃描步驟S660，在y方向上的晶片掃描步驟S660中，沿y方向掃描晶片20。舉例而言，第一平台52可被配置成相對於第一光學系統54沿y方向移動基板10及晶片20。所述y方向可為y方向上的晶片掃描步驟S660的掃描方向。
圖33是說明藉由圖32所示y方向上的晶片掃描步驟S660獲得的縱向影像70的圖。
參照圖33，可使用圖24所示第一控制單元56來獲得縱向影像70。縱向影像70可包括第一縱向影像71至第n縱向影像7n。舉例而言，第一控制單元56可獲得第一縱向影像71至第八縱向影像78。
圖34是說明圖33所示縱向影像70中所含有的晶片20的平面圖。
參照圖34，縱向影像70中的晶片20可包括縱向基準晶片92及縱向從屬晶片94。縱向基準晶片92可包括用於構成縱向影像70中的第一列的晶片20。縱向從屬晶片94可為用於構成第二列至第n列的晶片20。縱向影像70中的每一者可具有單個縱向基準晶片92及多個縱向從屬晶片94。舉例而言，縱向基準晶片92的數目是8，且縱向從屬晶片94的數目是56。
參照圖30及圖33，橫向基準晶片82可為第一縱向影像71中的縱向基準晶片92及縱向從屬晶片94。第二橫向影像62至第n橫向影像6n中的橫向從屬晶片84可為第二縱向影像72至第n縱向影像7n中的縱向從屬晶片94。另外，縱向基準晶片92可為第一橫向影像61中的橫向基準晶片82及橫向從屬晶片84。
參照圖25及圖33，可使用第一控制單元56來獲得縱向影像70中的縱向基準晶片92的絕對水平偏移量（在S670中）。
在一些示例性實施例中，絕對水平偏移量中的每一者可為縱向基準晶片92的水平錯位。絕對水平偏移量可包括左絕對水平偏移量Dx1 至Dxn 以及右絕對水平偏移量Dx1' 至Dxn' 。左絕對水平偏移量Dx1 至Dxn 中的每一者可表示為縱向基準晶片92中的每一者的左水平錯位Mx （圖28所示）。右絕對水平偏移量Dx1' 至 Dxn' 中的每一者可表示為縱向基準晶片92中的每一者的右水平錯位Mx' （例如圖28所示）。
在一些示例性實施例中，左絕對水平偏移量Dx1 至Dxn 可被定義為左測量水平距離D1 至Dn 與第一基準水平距離Da1 之間的差。第一基準水平距離Da1 可介於約1毫米至約0.001毫米的範圍內。舉例而言，第一縱向影像71中的第一縱向基準晶片72可具有第一左絕對水平偏移量Dx1 及第一右絕對水平偏移量Dx1' 。舉例而言，第一左絕對水平偏移量Dx1 可被定義為第一左測量水平距離D1 與第一基準水平距離Da1 之間的差。第一右絕對水平偏移量Dx1' 可被定義為第一右測量水平距離D1' 與第二基準水平距離Da2' 之間的差。
第n縱向影像7n中的縱向基準晶片92可具有第n左絕對水平偏移量Dxn 及第n右絕對水平偏移量Dxn' 。第n左絕對水平偏移量Dxn 可被定義為第n左測量水平距離Dn 與第一基準水平距離Da1 之間的差。第n右絕對水平偏移量Dxn' 可被定義為第n右測量水平距離Dn' 與第二基準水平距離Da2 之間的差。
此後，第一控制單元56可獲得縱向從屬晶片94相對於縱向基準晶片92的相對水平偏移量（在S680中）。相對水平偏移量可為縱向基準晶片92與縱向從屬晶片94之間的x方向偏移量。在一些示例性實施例中，相對水平偏移量可包括左相對水平偏移量dx12 至dxnn 以及右相對水平偏移量dx12' 至dxnn' 。
可使用縱向基準晶片92的左絕對水平偏移量Dx1 至Dxn 來作為縱向從屬晶片94的左相對水平偏移量dx12 至dxnn 的基準絕對垂直偏移量。可使用縱向基準晶片92的右絕對水平偏移量Dx1' 至Dxn' 來作為用於測量縱向從屬晶片94的右相對水平偏移量dx12' 至dxnn' 的基準值。縱向基準晶片92的第二左上對齊標記21a的y方向延伸線21m可為縱向從屬晶片94的第二左上對齊標記21a的基準線。縱向基準晶片92的第二右上對齊標記21b的y方向右延伸線21m'可為縱向從屬晶片94的第二右上對齊標記21b的基準線。
舉例而言，第一縱向影像71中的縱向從屬晶片94可具有第一左相對水平偏移量dx12 至第（n-1）左相對水平偏移量dx1n 。第一縱向影像71中的縱向從屬晶片94可具有第一右相對水平偏移量dx12' 至第（n-1）右相對水平偏移量dx1n' 。第n縱向影像9n中的縱向從屬晶片94可具有第一左相對水平偏移量dxn2 至第（n-1）左相對垂直偏移量dxnn 。第n縱向影像9n中的縱向從屬晶片94可具有第一右相對水平偏移量dxn2' 至第（n-1）右相對垂直偏移量dxnn' 。
接下來，第一控制單元56可計算晶片20的水平錯位（在S690中）。在一些示例性實施例中，水平錯位可包括左水平錯位Mx 及水平錯位Mx 。舉例而言，縱向從屬晶片94的左水平錯位Mx 可藉由左絕對水平偏移量Dx1 至Dxn 與左相對水平偏移量dx12 至dx1n 之和來計算。另外，右水平錯位Mx' 可藉由右絕對水平偏移量Dx1' 至Dxn' 與右相對水平偏移量dx12' 至dx1n' 之和來計算。舉例而言，第一縱向影像71中的第一縱向從屬晶片94的左垂直錯位My 可藉由第一左絕對水平偏移量Dx1 與第一左相對水平偏移量dx12 之和來計算。第一縱向影像71中的第一縱向從屬晶片94的右垂直錯位My' 可藉由第一右絕對水平偏移量Dx1' 與第一右相對水平偏移量dx12' 之和來計算。第n縱向影像7n中的第n從屬晶片94的左垂直錯位My 可藉由第n左絕對水平偏移量Dxn 與第n左相對水平偏移量dxnn 之和來計算。第n縱向影像7n中的第n從屬晶片94的右垂直錯位My' 可藉由第n右絕對水平偏移量Dxn' 與第n右相對水平偏移量dxnn'之和來計算。所計算的水平錯位可被提供至放置器或曝光系統（例如圖35所示的標號100）。
舉例而言，在左絕對水平偏移量Dx1 至Dxn 以及右絕對水平偏移量Dx1' 至Dxn' 是零的情形中，縱向從屬晶片94的左水平錯位Mx 可分別對應於第一左相對水平偏移量dx12 -dxn2 至第（n-1）左相對水平偏移量dx1n -dxnn 。另外，縱向從屬晶片94的右水平錯位Mx' 可分別對應於第一右相對水平偏移量dx12' -dxn2' 至第（n-1）右相對水平偏移量dx1n 至dxnn' 。使用相對水平偏移量可使得容易地獲得縱向從屬晶片94的水平錯位成為可能。相較於單獨測量基板對齊標記11與晶片對齊標記21之間的距離誤差的方法而言，可更快速地計算水平錯位。
圖35是說明圖1所示晶片錯位測量步驟S60的實例的流程圖。圖36是說明圖30所示第一橫向影像61及圖33所示第一縱向影像71的圖。
參照圖35，在獲得絕對垂直偏移量（在S632中）之前可預先執行晶片錯位測量步驟S60中的獲得絕對水平偏移量（在S672中）。
以下步驟可以與圖25所示步驟相同的方式執行：對齊基板10（在S610中）；沿x方向掃描晶片20（在S620中）；獲得相對垂直偏移量（在S640中）；沿y方向掃描基板10及晶片20（在S660中）；獲得相對水平偏移量（在S680中）；以及計算晶片20的水平錯位Mx （在S690中）。
參照圖30、圖33、圖35及圖36，圖24所示第一控制單元56可沿x方向掃描晶片20（在S620中），獲得第一橫向影像61中的橫向基準晶片82及橫向從屬晶片84的左絕對水平偏移量Dx1 至Dxn 及右絕對水平偏移量Dx1' 至Dxn' ，且獲得縱向基準晶片92的左絕對水平偏移量Dx1 至Dxn 及右絕對水平偏移量Dx1' 至Dxn' （在S672中）。在一些示例性實施例中，第一橫向影像61中的橫向基準晶片82及橫向從屬晶片84可對應於縱向影像70中的縱向基準晶片92。左絕對水平偏移量Dx1 至Dxn 及右絕對水平偏移量Dx1' 至Dxn' 可藉由與圖33所示方法相同的方法獲得。
接下來，第一控制單元56可獲得橫向影像60中的橫向從屬晶片84的相對垂直偏移量dy（在S640中）。
此後，第一控制單元56可沿y方向掃描晶片20（在S660中），獲得第一縱向影像71中的縱向基準晶片92及縱向從屬晶片94的左絕對垂直偏移量Hy1 至Hyn 及右絕對垂直偏移量Hy1' 至Hyn' ，且獲得橫向基準晶片82的左絕對垂直偏移量Hy1 至Hyn 及右絕對垂直偏移量Hy1' 至Hyn' （在S632中）。在一些示例性實施例中，第一縱向影像71中的縱向基準晶片92及縱向從屬晶片94可對應於橫向影像60中的橫向基準晶片82。左絕對垂直偏移量Hy1 至Hyn 及右絕對垂直偏移量Hy1' 至Hyn' 可藉由與圖30所示方法相同的方法獲得。
第一控制單元56可計算垂直錯位My （在S652中）。相較於單獨測量基板10與晶片20之間的高度差的方法而言，可更快速地獲得垂直錯位My 。
接下來，第一控制單元56可獲得縱向影像70中的縱向從屬晶片94的相對水平偏移量dx （在S680中）。相較於單獨測量基板10與晶片20之間的距離的方法而言，可更快速地獲得相對水平偏移量dx 。
此後，第一控制單元56可計算水平錯位（在S690中）。相較於單獨測量基板10與晶片20之間的距離的方法而言，可更快速地獲得水平錯位。
返回參照圖1及圖8，可在基板10、晶片20及包封層24上形成絕緣層26（在S70中）。絕緣層26可包含光可成像（photo-imageable）介電材料。舉例而言，絕緣層26可包含光可成像介電聚醯亞胺。絕緣層26可具有良好感度。
參照圖1及圖9至圖11，可在絕緣層26中形成第一接觸孔28（在S80中）。第一接觸孔28可藉由對絕緣層26執行光微影製程而形成。
圖37說明可用於利用光來對圖9所示絕緣層26進行曝光的曝光系統100的實例。
參照圖9及圖36，曝光系統100可被配置成對位於基板墊12及元件墊22上的絕緣層26的某些部分提供光101。
舉例而言，曝光系統100可包括第二平台102、光源104、第二光學系統106及第二控制單元108。第二平台102可被配置成使基板10裝載在第二平台102上。光源104可被配置成產生光101。光101可具有約436奈米、365奈米、248奈米或193奈米的波長。第二光學系統106可被配置成將光101的一部分提供至基板10上。第二光學系統106可包括第二物鏡105及標線片（reticle）107。第二物鏡105可將光101提供至基板10上。標線片107可被設置成具有圖案，以使得光101具有相位的空間差異。光101可經由第二物鏡105被投射至基板10上。
第二控制單元108可包括可經由匯流排（圖中未示出）連接至彼此的處理器108a、記憶體108b、驅動單元108c、電源108d及輸入/輸出介面108e。處理器108a可為硬體處理器，例如中央處理單元（CPU）、多處理器、分佈式處理系統、應用專用積體電路（ASIC）及/或合適的硬體處理單元。驅動單元108c可包括用於調整第二平台102的電動機以及用於在處理器108a的控制下操作光源104及第二光學系統106的驅動電路。儘管圖中未示出，然而驅動單元108c可包括用於驅動第二平台102、光源104及第二光學系統106的單獨的組件。記憶體108b可為非揮發性記憶體，例如快閃記憶體，但並非僅限於此。電源108d可包括電池或可連接至外部電源。輸入/輸出介面108e可為用於自小鍵盤、鍵盤、觸控螢幕元件、顯示元件、音訊輸入/輸出模組等傳輸及接收資料及/或命令的電路。
當執行儲存在記憶體108b中的指令時，處理器108a可被配置為專用處理器108a以控制曝光系統100來形成參照圖9至圖10、圖14至圖15及圖21闡述的第一部分26a、第二部分26b、第三部分25a、第四部分25b、第五部分25c及第六部分33。
圖38至圖40分別是說明圖9至圖11所示絕緣層26的平面圖。
參照圖9至圖11以及圖38至圖40，絕緣層26可部分地暴露至光101。
參照圖9、圖27、圖37及圖38，在曝光系統100中，可使用基板對齊標記11來將光101輻照至位於基板10的基板墊12上的絕緣層26上。可使用第二控制單元108來將第二光學系統106與基板對齊標記11對齊。絕緣層26的由光101輻照的某些部分可形成第一部分26a。在第一部分26a中，光可成像介電材料的黏合劑（binder）可被切斷。
參照圖10、圖28、圖37及圖39，在曝光系統100中，可使用錯位M來利用光101對位於晶片20的元件墊22上的絕緣層26進行輻照。可使用第二控制單元108在與錯位M對應的位置處將第二光學系統106與晶片對齊標記21對齊。絕緣層26的由光101輻照的部分可形成第二部分26b。在第二部分26b中，感光介電材料的黏合劑可被切斷。在絕緣層26具有疏水屬性的情形中，第一部分26a及第二部分26b可具有親水屬性。
參照圖11及圖40，可移除絕緣層26的第一部分26a及第二部分26b來暴露出基板墊12及元件墊22。在一些示例性實施例中，可藉由顯影溶液（圖中未示出）來對絕緣層26進行顯影。顯影溶液可含有鹼性水溶液。可藉由顯影溶液來移除第一部分26a及第二部分26b，藉此形成第一接觸孔28。可藉由顯影溶液來溶解掉第一部分26a。第一接觸孔28可被形成為暴露出基板墊12及元件墊22。
參照圖1及圖12至圖19，可在絕緣層26的一部分上以及在基板墊12及元件墊22上形成線30（在S90中）。線30可包括重佈線線（redistribution line）。在一些示例性實施例中，線30可藉由電鍍方法形成。舉例而言，線30可包括晶種金屬層（seed metal layer）29及線金屬層31。線金屬層31可形成於晶種金屬層29上。當形成線金屬層31時，可使用晶種金屬層29作為電流提供層。
更詳言之，如圖12所示，晶種金屬層29可形成於基板墊12、元件墊22及絕緣層26上。在一些示例性實施例中，晶種金屬層29可藉由濺鍍方法或化學氣相沈積方法形成。舉例而言，晶種金屬層29可由鎢、鈦、鉭或鋁形成或者可包含鎢、鈦、鉭或鋁。晶種金屬層29可被形成為具有約1奈米至100奈米的厚度。
此後，如圖13所示，可在基板10上形成光阻劑層25。光阻劑層25可藉由旋轉塗佈方法形成。
圖41至圖43分別是說明圖14至圖16所示光阻劑圖案27的平面圖。
參照圖14至圖16及圖41至圖43，光阻劑圖案27可藉由對光阻劑層25執行雙重曝光製程而形成。
參照圖14、圖27及圖41，可使用曝光系統100來對光阻劑層25提供第一射束23a，且此處，第一射束23a可基於基板對齊標記11來製備且可包括光101。可使用第二控制單元108來將第二光學系統106與基板對齊標記11對齊。光阻劑層25的經曝光部分可具有經切斷的黏合劑。光阻劑層25的經曝光部分可形成第三部分25a。第三部分25a可具有從基板墊12延伸至空腔16中的晶片20的側壁的形狀。
參照圖15、圖28及圖42，可使用曝光系統100來對光阻劑層25提供第二射束23b，且此處，第二射束23b可基於錯位M來製備且可包括光101。可使用第二控制單元108在與錯位M對應的位置處將第二光學系統106與晶片對齊標記21對齊。光阻劑層25的經曝光部分可形成第四部分25b及第五部分25c。第四部分25b中的每一者可具有從晶片20的元件墊22延伸至空腔16中的基板10的側壁的形狀。第五部分25c可為第三部分25a與第四部分25b在上面重疊的部分。第五部分25c中的每一者可具有自空腔16中的晶片20的側壁延伸至基板10的側壁的形狀。
參照圖16及圖43，可移除第三部分25a至第五部分25c，且因此，可由光阻劑層25形成光阻劑圖案27。可利用顯影溶液來執行第三部分25a至第五部分25c的移除。
參照圖17，可在藉由光阻劑圖案27暴露的晶種金屬層29上形成線金屬層31。在一些示例性實施例中，線金屬層31可藉由電鍍方法形成。線金屬層31可包含例如銅。
參照圖18，可移除光阻劑圖案27。舉例而言，可藉由有機溶劑來移除光阻劑圖案27。在一些示例性實施例中，線金屬層31可藉由濺鍍方法或化學氣相沈積方法形成，且在此種情形中，可藉由剝離製程（lift-off process）來移除位於光阻劑圖案27上的線金屬層31。
參照圖19，可移除由線金屬層31暴露的晶種金屬層29的一部分。結果，可完成線30的形成（S90）。可利用濕式蝕刻製程方法來執行晶種金屬層29的移除。舉例而言，可利用含有鹽酸、硫酸、硝酸或乙酸中的至少一者的酸性溶液來對晶種金屬層29的所述一部分進行異向蝕刻。在一些示例性實施例中，可利用乾式蝕刻製程方法來執行晶種金屬層29的移除。
圖44是說明圖19所示的線30的平面圖。
參照圖19及圖44，線30可設置於絕緣層26的一部分、基板墊12及元件墊22上。線30可被設置成將晶片20連接至基板10。舉例而言，線30可將基板墊12連接至元件墊22。在存在晶片20的錯位的情形中，線30中的每一者可包括第一部分線30a及第二部分線30b。第一部分線30a與第二部分線30b可在空腔16上或者在基板10與晶片20之間連接至彼此。第一部分線30a可被形成為自基板10的基板墊12延伸至空腔16中的晶片20的側壁。第二部分線30b可被形成為自晶片20的元件墊22延伸至空腔16中的基板10的側壁。在一些示例性實施例中，第一部分線30a及第二部分線30b可分別具有第一延伸線36及第二延伸線38。第一延伸線36及第二延伸線38可分別沿彼此不同的第一方向與第二方向延伸。第一延伸線36與第二延伸線38可在晶片20上彼此交叉。第一延伸線36與第二延伸線38之間的角度q可與錯位M成比例。
返回參照圖1及圖20，可在線30上及絕緣層26的一部分上形成保護層32（在S100中）。保護層32可由與例如絕緣層26的材料相同的材料形成。保護層32可包含光可成像介電聚醯亞胺。
參照圖1、圖21及圖22，可形成第二接觸孔34（在S110中）。第二接觸孔34可被形成為部分地暴露出線30。
參照圖21，在曝光系統100中，可使用錯位M來利用光101對保護層32進行曝光。作為曝光的結果，可在保護層32中形成第六部分33。第六部分33可具有被切斷的黏合劑。
參照圖22，可移除保護層32的第六部分33來部分地暴露出線30。第六部分33可具有親水屬性。可使用顯影溶液來移除第六部分33，且作為結果，可形成第二接觸孔34。
參照圖1及圖23，可在第二接觸孔34中及線30上形成凸塊40（在S120中）。在一些示例性實施例中，凸塊40可形成於晶片20與基板10之間或者形成於包封層24上。在一些示例性實施例中，凸塊40可形成於晶片20上或基板10上。凸塊40的數目可與基板10的面積成比例。
如上所述，根據本發明概念一些示例性實施例的一種錯位測量方法可包括：掃描基板中的晶片來獲得影像；自所獲得的影像中獲得晶片的絕對偏移量及相對偏移量；以及自所述絕對偏移量及所述相對偏移量來計算所述晶片的錯位。相較於單獨測量晶片錯位的方法而言，此種方法可使得更快速地計算錯位成為可能。所計算的錯位可用於提高曝光製程中的可靠性。
儘管已特別示出並闡述了本發明概念的示例性實施例，然而此項技術中具有通常知識者應理解，在不背離隨附申請專利範圍的精神及範圍的條件下，可在本文中作出形式及細節的各種變化。
10‧‧‧基板
11‧‧‧基板對齊標記
11a‧‧‧第一左上對齊標記
11b‧‧‧第一右上對齊標記
11c‧‧‧第一左下對齊標記
11d‧‧‧第一右下對齊標記
12‧‧‧基板墊
14‧‧‧基板線
16‧‧‧空腔
18‧‧‧膠帶
20‧‧‧晶片
21‧‧‧晶片對齊標記
21a‧‧‧第二左上對齊標記
21b‧‧‧第二右上對齊標記
21c‧‧‧第二左下對齊標記
21d‧‧‧第二右下對齊標記
21ℓ、21ℓ'‧‧‧x方向延伸線
21m‧‧‧y方向延伸線
21m'‧‧‧y方向右延伸線
22‧‧‧元件墊
23a‧‧‧第一射束
23b‧‧‧第二射束
24‧‧‧包封層
25‧‧‧光阻劑層
25a‧‧‧第三部分
25b‧‧‧第四部分
25c‧‧‧第五部分
26‧‧‧絕緣層
26a‧‧‧第一部分
26b‧‧‧第二部分
27‧‧‧光阻劑圖案
28‧‧‧第一接觸孔
29‧‧‧晶種金屬層
30‧‧‧線
30a‧‧‧第一部分線
30b‧‧‧第二部分線
31‧‧‧線金屬層
32‧‧‧保護層
33‧‧‧第六部分
34‧‧‧第二接觸孔
36‧‧‧第一延伸線
38‧‧‧第二延伸線
40‧‧‧凸塊
50‧‧‧測量系統
52‧‧‧第一平台/平台
53‧‧‧第一物鏡
54‧‧‧第一光學系統
55‧‧‧照相機
56‧‧‧第一控制單元
56a、108a‧‧‧處理器/專用處理器
56b、108b‧‧‧記憶體
56c、108c‧‧‧驅動單元
56d、108d‧‧‧電源
56e、108e‧‧‧輸入/輸出介面
60‧‧‧橫向影像
61‧‧‧第一橫向影像
62～6n‧‧‧第二橫向影像～第n橫向影像
70‧‧‧縱向影像
71‧‧‧第一縱向影像
72～7n‧‧‧第二縱向影像～第n縱向影像
82‧‧‧橫向基準晶片/第一橫向基準晶片
84‧‧‧橫向從屬晶片/第一橫向從屬晶片/第n橫向從屬晶片
92‧‧‧縱向基準晶片/第一縱向基準晶片
94‧‧‧縱向從屬晶片/第一縱向從屬晶片/第n縱向從屬晶片
100‧‧‧曝光系統
101‧‧‧光
102‧‧‧第二平台
104‧‧‧光源
105‧‧‧第二物鏡
106‧‧‧第二光學系統
107‧‧‧標線片
108‧‧‧第二控制單元
A‧‧‧部分
D‧‧‧左測量水平距離
D'‧‧‧右測量水平距離
D1‧‧‧第一左測量水平距離/左測量水平距離
D1'‧‧‧第一右測量水平距離
D2～Dn‧‧‧左測量水平距離/第二左測量水平距離～第n左測量水平距離
D2'～Dn'‧‧‧第二右測量水平距離～第n右測量水平距離
Da1‧‧‧第一基準水平距離
Da2‧‧‧第二基準水平距離
Da3‧‧‧第三基準水平距離
Da4‧‧‧第四基準水平距離
Dx1‧‧‧左絕對水平偏移量/第一左絕對水平偏移量
Dx1'‧‧‧右絕對水平偏移量/第一右絕對水平偏移量
Dx2‧‧‧左絕對水平偏移量/第二左絕對水平偏移量
Dx2'‧‧‧右絕對水平偏移量/第二右絕對水平偏移量
Dx3‧‧‧左絕對水平偏移量/第三左絕對水平偏移量
Dx3'‧‧‧右絕對水平偏移量/第三右絕對水平偏移量
Dx4～Dxn‧‧‧左絕對水平偏移量/第四左絕對水平偏移量～第n左絕對水平偏移量
Dx4'～Dxn'‧‧‧右絕對水平偏移量/第四右絕對水平偏移量～第n右絕對水平偏移量
dx12、dx22～dxn2‧‧‧第一左相對水平偏移量/左相對水平偏移量
dx12'、dx22'～dxn2'‧‧‧第一右相對水平偏移量/右相對水平偏移量
dx13、dx23～dxn3‧‧‧第二左相對水平偏移量/左相對水平偏移量
dx13'、dx23'～dxn3'‧‧‧第二右相對水平偏移量/右相對水平偏移量
dx14、dx24～dxn4‧‧‧第三左相對水平偏移量/左相對水平偏移量
dx14'、dx24'～dxn4'‧‧‧第三右相對水平偏移量/右相對水平偏移量
dx15～dx1n、dx25～dx2n、dxn5～dxnn‧‧‧第四左相對水平偏移量～第（n-1）左相對水平偏移量/左相對水平偏移量
dx15'～dx1n'、dx25'～dx2n'、dxn5'～dxnn'‧‧‧第四右相對水平偏移量～第（n-1）右相對水平偏移量/右相對水平偏移量
dy12、dy22～dyn2‧‧‧第一左相對垂直偏移量/左相對垂直偏移量
dy12'、dy22'～dyn2'‧‧‧第一右相對垂直偏移量/右相對垂直偏移量
dy13、dy23～dyn3‧‧‧第二左相對垂直偏移量/左相對垂直偏移量
dy13'、dy23'～dyn3'‧‧‧第二右相對垂直偏移量/右相對垂直偏移量
dy14、dy24～dyn4‧‧‧第三左相對垂直偏移量/左相對垂直偏移量
dy14'、dy24'～dyn4'‧‧‧第三右相對垂直偏移量/右相對垂直偏移量
dy15～dy1n、dy25～dy2n、dyn5～dynn‧‧‧第四左相對垂直偏移量～第（n-1）左相對垂直偏移量/左相對垂直偏移量
dy15'～dy1n'、dy25'～dy2n'、dyn5'～dynn'‧‧‧第四右相對垂直偏移量～第（n-1）右相對垂直偏移量/右相對垂直偏移量
H‧‧‧左測量垂直距離
H'‧‧‧右測量垂直距離
H1‧‧‧左測量垂直距離/第一左測量垂直距離
H1'‧‧‧右測量垂直距離/第一右測量垂直距離
H2～Hn‧‧‧左測量垂直距離/第二左測量垂直距離～第n左測量垂直距離
H2'～Hn'‧‧‧第二右測量垂直距離～第n右測量垂直距離
Ha1‧‧‧第一基準垂直距離
Ha2‧‧‧第二基準垂直距離
Ha3‧‧‧第三基準垂直距離
Ha4‧‧‧第四基準垂直距離
Hy1‧‧‧左垂直偏移量/左絕對垂直偏移量/第一左絕對垂直偏移量
Hy1'‧‧‧右垂直偏移量/右絕對垂直偏移量/第一右絕對垂直偏移量
Hy2‧‧‧左垂直偏移量/左絕對垂直偏移量/第二左絕對垂直偏移量
Hy2'‧‧‧右垂直偏移量/右絕對垂直偏移量/第二右絕對垂直偏移量
Hy3‧‧‧左垂直偏移量/左絕對垂直偏移量/第三左絕對垂直偏移量
Hy3'‧‧‧右垂直偏移量/右絕對垂直偏移量/第三右絕對垂直偏移量
Hy4～Hyn‧‧‧左垂直偏移量/左絕對垂直偏移量/第四左絕對垂直偏移量～第n左絕對垂直偏移量
Hy4'～Hyn'‧‧‧右垂直偏移量/右絕對垂直偏移量/第四右絕對垂直偏移量～第n右絕對垂直偏移量
M‧‧‧錯位/左錯位
M'‧‧‧右錯位
My‧‧‧左垂直錯位/垂直錯位
My'‧‧‧右垂直錯位
Mx‧‧‧左水平錯位/水平錯位
Mx'‧‧‧右水平錯位
S10、S20、S30、S40、S50、S60、S70、S80、S90、S100、S110、S120、S610、S620、S630、S632、S640、S650、S652、S660、S670、S672、S680、S690‧‧‧步驟
X、Y‧‧‧方向
q‧‧‧角度
圖1是說明根據本發明概念一些示例性實施例的製造封裝的方法的流程圖。 圖2至圖23是說明使用圖1所示方法製造封裝的過程的剖視圖。 圖24是說明被配置成執行圖1所示晶片錯位測量步驟的測量系統的實例的圖。 圖25是說明圖1所示晶片錯位測量步驟的實例的流程圖。 圖26是為闡述圖25所示基板對齊步驟而提供的平面圖。 圖27及圖28是說明圖26所示部分'A'的放大平面圖。 圖29是說明圖25所示x方向上的晶片掃描步驟的實例的平面圖。 圖30是說明藉由圖25所示x方向上的晶片掃描步驟獲得的橫向影像的圖。 圖31是說明圖30所示橫向影像中所含有的晶片的平面圖。 圖32是說明圖25所示y方向上的晶片掃描步驟的實例的平面圖。 圖33是說明藉由圖32所示y方向上的晶片掃描步驟獲得的縱向影像的圖。 圖34是說明圖33所示縱向影像中所含有的晶片的平面圖。 圖35是說明圖1所示晶片錯位測量步驟的實例的流程圖。 圖36是說明圖30所示第一橫向影像及圖33所示第一縱向影像的圖。 圖37是說明用於對圖9所示絕緣層提供光的曝光系統的剖視圖。 圖38至圖40是說明圖9至圖11所示絕緣層的平面圖。 圖41至圖43是說明圖14至圖16所示光阻劑圖案的平面圖。 圖44是說明圖19所示的線的平面圖。

Claims (25)

  1. 一種測量基板中的晶片的錯位的方法，包括： 藉由掃描所述基板及所述晶片來獲得影像，所述晶片在所述基板中沿第一方向及第二方向排列，所述晶片包括沿所述第一方向或所述第二方向排列的第一晶片至第n晶片； 獲得所述影像中基準晶片相對於所述基板的絕對偏移量，所述基準晶片對應於所述影像中的所述晶片中的第k個晶片，且k是大於或等於1且小於或等於n的整數； 獲得所述影像中從屬晶片相對於所述基準晶片的相對偏移量，所述從屬晶片對應於所述晶片中不為所述基準晶片的晶片；以及 基於所述絕對偏移量及所述相對偏移量來計算所述晶片的所述錯位。
  2. 如申請專利範圍第1項所述的測量基板中的晶片的錯位的方法，其中 獲得所述影像包括沿所述第一方向掃描所述晶片以獲得橫向影像並沿所述第二方向掃描所述晶片以獲得縱向影像， 所述橫向影像中的所述基準晶片是橫向基準晶片，所述橫向基準晶片被排列成沿所述第二方向形成基準行， 所述橫向影像中的所述從屬晶片是橫向從屬晶片，所述橫向從屬晶片被排列成形成除所述基準行之外的行， 所述縱向影像中的所述基準晶片是縱向基準晶片，所述縱向基準晶片被排列成沿所述第一方向形成基準列，且 所述縱向影像中的所述從屬晶片是縱向從屬晶片，所述縱向從屬晶片被排列成形成除所述基準列之外的列。
  3. 如申請專利範圍第2項所述的測量基板中的晶片的錯位的方法，其中獲得所述絕對偏移量包括： 獲得所述橫向影像中所述橫向基準晶片相對於所述基板的絕對垂直偏移量；以及 獲得所述縱向影像中所述縱向基準晶片相對於所述基板的絕對水平偏移量。
  4. 如申請專利範圍第3項所述的測量基板中的晶片的錯位的方法，其中獲得所述相對偏移量包括： 獲得所述橫向影像中所述橫向從屬晶片相對於所述橫向基準晶片的相對垂直偏移量，以及 獲得所述縱向影像中所述縱向從屬晶片相對於所述縱向基準晶片的相對水平偏移量。
  5. 如申請專利範圍第4項所述的測量基板中的晶片的錯位的方法，其中計算所述晶片的所述錯位包括計算所述晶片沿所述第二方向的垂直錯位及計算所述晶片沿所述第一方向的水平錯位。
  6. 如申請專利範圍第5項所述的測量基板中的晶片的錯位的方法，其中計算所述垂直錯位包括基於所述絕對垂直偏移量與所述相對垂直偏移量之和來計算所述垂直錯位。
  7. 如申請專利範圍第5項所述的測量基板中的晶片的錯位的方法，其中計算所述水平錯位包括基於所述絕對水平偏移量與所述相對水平偏移量之和來計算所述水平錯位。
  8. 如申請專利範圍第3項所述的測量基板中的晶片的錯位的方法，其中獲得所述絕對垂直偏移量包括基於所述橫向基準晶片相對於所述基板的所測量垂直距離與基準垂直距離之間的差來獲得所述絕對垂直偏移量。
  9. 如申請專利範圍第3項所述的測量基板中的晶片的錯位的方法，其中獲得所述絕對水平偏移量包括基於所述縱向基準晶片相對於所述基板的所測量水平距離與基準水平距離之間的差來獲得所述絕對水平偏移量。
  10. 如申請專利範圍第2項所述的測量基板中的晶片的錯位的方法，其中 所述第二方向的所述基準行對應於所述縱向影像中的第一縱向影像，且 所述第一方向的所述基準列對應於所述橫向影像中的第一橫向影像。
  11. 一種製造封裝的方法，包括： 在基板中形成空腔； 對所述基板應用膠帶； 在所述空腔中且在所述膠帶上提供晶片，所述晶片在所述基板中沿第一方向及第二方向排列，所述晶片包括沿所述第一方向或所述第二方向排列的第一晶片至第n晶片； 在所述基板、所述晶片及所述膠帶上形成包封層； 移除所述膠帶；以及 測量所述晶片相對於所述基板的錯位，測量所述晶片的所述錯位包括： 藉由掃描所述基板及設置於所述基板中的晶片來獲得影像； 獲得所述影像中基準晶片相對於所述基板的絕對偏移量，所述基準晶片對應於所述影像中的所述晶片中的第k個晶片，且k是大於或等於1且小於或等於n的整數； 獲得所述影像中從屬晶片相對於所述基準晶片的相對偏移量，所述從屬晶片對應於所述晶片中不為所述基準晶片的晶片；以及 基於所述絕對偏移量及所述相對偏移量來計算所述晶片的所述錯位。
  12. 如申請專利範圍第11項所述的製造封裝的方法，更包括： 在所述基板及所述晶片上形成絕緣層；以及 在所述絕緣層中形成第一接觸孔，其中 形成所述第一接觸孔包括基於所述晶片的所述錯位對位於所述晶片的元件墊上的所述絕緣層的一部分提供光。
  13. 如申請專利範圍第12項所述的製造封裝的方法，其中形成所述第一接觸孔更包括基於所述基板的基板對齊標記對位於所述基板的基板墊上的所述絕緣層的一部分提供光。
  14. 如申請專利範圍第13項所述的製造封裝的方法，更包括： 在所述絕緣層上形成用以將所述基板連接至所述晶片的線， 其中形成所述線包括： 在所述基板上形成晶種金屬層； 藉由基於所述晶片的所述錯位執行光微影製程而在所述晶種金屬層上形成光阻劑圖案；以及 在所述光阻劑圖案之間的所述晶種金屬層上形成金屬線層。
  15. 如申請專利範圍第14項所述的製造封裝的方法，其中形成所述光阻劑圖案包括： 在所述絕緣層上形成光阻劑層； 基於所述基板對齊標記對自所述基板的基板墊至所述空腔中所述晶片的側壁的所述光阻劑層的一部分提供光；以及 基於所述晶片的所述錯位對自所述晶片的所述元件墊至所述空腔中所述基板的側壁的所述光阻劑層的一部分提供光。
  16. 一種封裝，包括： 基板，包括空腔； 晶片，位於所述空腔中； 包封層，在所述空腔中位於所述晶片與所述基板之間；以及 線，位於所述包封層上並將所述晶片連接至所述基板， 所述線中的每一者包括第一部分線及第二部分線， 所述第一部分線沿第一方向自所述基板延伸至與所述包封層相鄰的所述晶片的側壁， 所述第二部分線連接至所述包封層上的所述第一部分線， 所述第二部分線沿第二方向自所述晶片延伸至與所述包封層相鄰的所述基板的側壁，且 所述第二方向不同於所述第一方向。
  17. 如申請專利範圍第16項所述的封裝，其中 所述第一部分線包括位於所述晶片上的第一延伸線， 所述第二部分線包括位於所述晶片上的第二延伸線，且 所述第一延伸線與所述第二延伸線彼此交叉。
  18. 如申請專利範圍第17項所述的封裝，其中所述第一延伸線與所述第二延伸線之間的角度與所述晶片相對於所述基板的錯位成比例。
  19. 如申請專利範圍第16項所述的封裝，其中 所述基板包括連接至所述第一部分線的基板墊，且 所述晶片包括連接至所述第二部分線的元件墊。
  20. 如申請專利範圍第19項所述的封裝，更包括： 絕緣層，位於所述線與所述包封層之間，其中 所述絕緣層界定接觸孔，且 所述第一部分線及所述第二部分線經由所述接觸孔連接至所述基板墊及所述元件墊。
  21. 一種測量基板中的晶片的錯位的方法，包括： 獲得所述基板上的所述晶片的影像，所述晶片在所述基板中以成列及成行的方式彼此間隔開，所述晶片包括晶片對齊標記，所述基板包括與所述晶片對齊標記對應的基板對齊標記； 獲得所述影像中橫向基準晶片相對於所述基板的絕對垂直偏移量，所述橫向基準晶片對應於所述晶片的所述列中的每一列中的被選擇晶片，所述絕對垂直偏移量是基於垂直距離基準值以及所述橫向基準晶片的所述晶片對齊標記與和所述橫向基準晶片的所述晶片對齊標記相鄰的所述基板對齊標記之間的距離； 獲得所述影像中第一從屬基準晶片相對於所述橫向基準晶片的相對垂直偏移量，所述第一從屬晶片對應於所述晶片的所述列中的每一列中的未被選擇晶片，所述相對垂直偏移量是基於所述橫向基準晶片的所述晶片對齊標記與和所述橫向基準晶片的所述晶片對齊標記相鄰的所述第一從屬晶片的所述晶片對齊標記之間的距離； 獲得所述影像中縱向基準晶片相對於所述基板的絕對水平偏移量，所述縱向基準晶片對應於所述晶片的所述行中的每一行中的被選擇晶片，所述絕對水平偏移量是基於水平距離基準值以及所述縱向基準晶片的所述晶片對齊標記與和所述縱向基準晶片的所述晶片對齊標記相鄰的所述基板對齊標記之間的距離； 獲得所述影像中第二從屬基準晶片相對於所述縱向基準晶片的相對水平偏移量，所述第二從屬晶片對應於所述晶片的所述行中的每一行中的未被選擇晶片，所述水平垂直偏移量是基於所述絕對水平偏移量以及所述縱向基準晶片的所述晶片對齊標記與和所述縱向基準晶片的所述晶片對齊標記相鄰的所述第二從屬晶片的所述晶片對齊標記之間的距離；以及 基於所述絕對垂直偏移量、所述絕對水平偏移量、所述相對垂直偏移量及所述相對水平偏移量來計算所述晶片的所述錯位。
  22. 如申請專利範圍第21項所述的測量基板中的晶片的錯位的方法，其中 獲得所述絕對垂直偏移量是在獲得所述絕對水平垂直偏移量之前執行， 所述橫向基準晶片全部位於所述晶片的所述行中的被選擇的一個行中， 所述第一從屬基準晶片來自於所述晶片的未被選擇的行， 所述縱向基準晶片全部位於所述晶片的所述列中的被選擇的一個列中，且 所述第二從屬基準晶片來自於所述晶片的未被選擇的列。
  23. 如申請專利範圍第21項所述的測量基板中的晶片的錯位的方法，其中 獲得所述相對垂直偏移量是在獲得所述絕對垂直偏移量之前執行， 所述橫向基準晶片全部位於所述晶片的所述行中的被選擇的一個行中， 所述第一從屬基準晶片來自於所述晶片的未被選擇的行， 所述縱向基準晶片全部位於所述晶片的所述列中的被選擇的一個列中，且 所述第二從屬基準晶片來自於所述晶片的未被選擇的列。
  24. 如申請專利範圍第21項所述的測量基板中的晶片的錯位的方法，其中 獲得所述橫向基準晶片的所述絕對垂直偏移量包括基於所述垂直距離基準值與垂直距離之間的差來確定所述絕對垂直偏移量，所述垂直距離是所述橫向基準晶片的所述晶片對齊標記與和所述橫向基準晶片的所述晶片對齊標記相鄰的所述基板對齊標記之間的垂直距離，且 獲得所述縱向基準晶片的所述絕對水平偏移量包括基於所述水平距離基準值與水平距離之間的差來確定所述絕對水平偏移量，所述水平距離是所述縱向基準晶片的所述晶片對齊標記與和所述縱向基準晶片的所述晶片對齊標記相鄰的所述基板對齊標記之間的水平距離。
  25. 一種製造封裝的方法，包括： 在基板中形成晶片，所述晶片在所述基板中以成列及成行的方式彼此間隔開，所述晶片包括晶片對齊標記，所述基板包括與所述晶片對齊標記對應的基板對齊標記； 在所述基板中的所述晶片上形成包封層； 使用如申請專利範圍第21項所述的測量基板中的晶片的錯位的方法測量所述基板中的所述晶片的錯位； 在所述基板及所述晶片上形成絕緣層；以及 在所述絕緣層中形成第一接觸孔，其中 形成所述第一接觸孔包括基於所述基板中的所述晶片的所述錯位對位於所述晶片上的所述絕緣層的一部分提供光。
TW106118000A 2016-07-20 2017-06-01 測量晶片錯位的方法、使用上述方法製造扇出式面板等級封裝的方法以及由上述方法製造的扇出式面板等級封裝 TWI718306B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
??10-2016-0092142 2016-07-20
KR10-2016-0092142 2016-07-20
KR1020160092142A KR102595309B1 (ko) 2016-07-20 2016-07-20 칩들의 정렬오차 검출 방법, 그를 이용한 팬 아웃 패널 레벨 패키지의 제조 방법 및 팬 아웃 패널 레벨 패키지

Publications (2)

Publication Number Publication Date
TW201812944A true TW201812944A (zh) 2018-04-01
TWI718306B TWI718306B (zh) 2021-02-11

Family

ID=60988134

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106118000A TWI718306B (zh) 2016-07-20 2017-06-01 測量晶片錯位的方法、使用上述方法製造扇出式面板等級封裝的方法以及由上述方法製造的扇出式面板等級封裝

Country Status (4)

Country Link
US (1) US10720365B2 (zh)
KR (1) KR102595309B1 (zh)
CN (1) CN107644821B (zh)
TW (1) TWI718306B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI720747B (zh) * 2019-12-17 2021-03-01 亞智科技股份有限公司 整平結構及其扇出型面板級封裝設備

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10211071B2 (en) * 2016-01-29 2019-02-19 Nxp B.V. IC packaging method and a packaged IC device
US11626448B2 (en) * 2019-03-29 2023-04-11 Lumileds Llc Fan-out light-emitting diode (LED) device substrate with embedded backplane, lighting system and method of manufacture
CN110571156B (zh) * 2019-08-01 2021-05-04 广东芯华微电子技术有限公司 一种板级扇出型封装精细线路制作方法
CN110690125A (zh) * 2019-09-10 2020-01-14 广东芯华微电子技术有限公司 一种foplp晶圆整体封装方法
KR20220014553A (ko) 2020-07-29 2022-02-07 에스케이하이닉스 주식회사 다이 위치 검사부들을 포함하는 반도체 패키지
US11804416B2 (en) * 2020-09-08 2023-10-31 UTAC Headquarters Pte. Ltd. Semiconductor device and method of forming protective layer around cavity of semiconductor die
CN113161227B (zh) * 2021-02-05 2021-12-24 广东工业大学 基于无掩模光刻的扇出封装系统、方法及重布线方法
CN117198897A (zh) * 2022-06-01 2023-12-08 矽磐微电子(重庆)有限公司 半导体结构的板级封装方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4342090A (en) * 1980-06-27 1982-07-27 International Business Machines Corp. Batch chip placement system
US4699515A (en) * 1984-02-28 1987-10-13 Nippon Kogaku K. K. Process of transfer of mask pattern onto substrate and apparatus for alignment therebetween
JPH05152794A (ja) 1991-11-29 1993-06-18 Sharp Corp Ｉｃチツプ実装装置
US20010049589A1 (en) * 1993-01-21 2001-12-06 Nikon Corporation Alignment method and apparatus therefor
US6312859B1 (en) * 1996-06-20 2001-11-06 Nikon Corporation Projection exposure method with corrections for image displacement
JPH10284812A (ja) 1997-04-08 1998-10-23 Mitsubishi Electric Corp 半導体デバイス
US6061119A (en) * 1997-04-14 2000-05-09 Nikon Corporation Method of measuring image-forming error of projection optical system, method of manufacturing exposure apparatus, and method of manufacturing semiconductor device
KR100269221B1 (ko) 1997-11-12 2000-10-16 이중구 집적회로칩의 정렬방법
JP2002110746A (ja) 2000-09-29 2002-04-12 Nippon Avionics Co Ltd 表面実装構造のｉｃとプリント配線板の位置合わせ方法
EP1630862B1 (en) * 2003-05-30 2016-01-13 Ebara Corporation Sample inspection device and method, and device manufacturing method using the sample inspection device and method
US7030772B1 (en) 2004-04-07 2006-04-18 Advanced Micro Devices, Inc. Inspection for alignment between IC die and package substrate
JP5007127B2 (ja) * 2004-12-28 2012-08-22 光正 小柳 自己組織化機能を用いた集積回路装置の製造方法及び製造装置
JP4768731B2 (ja) 2005-04-28 2011-09-07 東レエンジニアリング株式会社 フリップチップ実装ずれ検査方法および実装装置
US7759167B2 (en) 2005-11-23 2010-07-20 Imec Method for embedding dies
KR100771306B1 (ko) 2006-07-25 2007-10-29 삼성전기주식회사 칩 내장형 인쇄회로기판의 제조방법
JP5182143B2 (ja) * 2009-02-19 2013-04-10 ソニー株式会社 半導体装置の製造方法
KR20110029791A (ko) * 2009-09-16 2011-03-23 삼성전기주식회사 전자소자 정렬도 측정방법 및 전자소자 정렬도 측정장치
KR20110067847A (ko) * 2009-12-15 2011-06-22 세크론 주식회사 다이 본딩 방법 및 다이 본딩 장치
KR102513427B1 (ko) * 2016-04-26 2023-03-24 삼성전자주식회사 팬 아웃 패널 레벨 패키지 및 그의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI720747B (zh) * 2019-12-17 2021-03-01 亞智科技股份有限公司 整平結構及其扇出型面板級封裝設備

Also Published As

Publication number Publication date
TWI718306B (zh) 2021-02-11
KR20180010378A (ko) 2018-01-31
US20180025949A1 (en) 2018-01-25
US10720365B2 (en) 2020-07-21
CN107644821A (zh) 2018-01-30
CN107644821B (zh) 2023-06-06
KR102595309B1 (ko) 2023-10-31

Similar Documents

Publication Publication Date Title
TWI718306B (zh) 測量晶片錯位的方法、使用上述方法製造扇出式面板等級封裝的方法以及由上述方法製造的扇出式面板等級封裝
US7666559B2 (en) Structure and method for determining an overlay accuracy
US8007968B2 (en) Substrate processing method, program, computer-readable storage medium and substrate processing system
TWI485802B (zh) 子欄位增強的全域對準
US10712674B2 (en) Method of determining an overlay error, manufacturing method and system for manufacturing of a multilayer semiconductor device, and semiconductor device manufactured thereby
KR100561759B1 (ko) 디스토션계측방법 및 노광장치
US7288848B2 (en) Overlay mark for measuring and correcting alignment errors
JP5792431B2 (ja) 半導体装置の製造方法
US9892980B2 (en) Fan-out panel level package and method of fabricating the same
US11183482B2 (en) Shift control method in manufacture of semiconductor device
JP2009098467A (ja) 露光装置
KR101116544B1 (ko) 반도체 디바이스 제조 방법 및 노광 방법
US7136520B2 (en) Method of checking alignment accuracy of patterns on stacked semiconductor layers
JP4525067B2 (ja) 位置ずれ検出用マーク
JPH11132716A (ja) フォトリソグラフィ工程における重ね合わせ精度測定方法、及びフォトリソグラフィ工程における重ね合わせ精度測定マーク
JP2021149000A (ja) 露光方法、露光装置、及び半導体装置の製造方法
JP4519874B2 (ja) プロセスモニター方法、プロセス制御方法、及びプロセスモニターマークの形成方法
JP2005286064A (ja) 荷電粒子ビーム露光装置、荷電粒子ビーム露光装置の基準用基板、荷電粒子ビーム露光装置の補正方法、及び電子装置の製造方法
JP2001093818A (ja) 露光方法及びレチクル
JP4634929B2 (ja) フォトマスク、ショット重ね合わせ精度測定方法、及び半導体装置の製造方法
KR100614796B1 (ko) 기판 정렬 방법
EP4391042A1 (en) Exposure apparatus and exposure method
KR100866747B1 (ko) 반도체 소자의 오버레이 버니어 및 그 형성 방법
US9570402B2 (en) Alignment key of semiconductor device and method of fabricating the same
JP3814982B2 (ja) 重ね合わせ精度測定方法及び測定機