JP4519874B2 - プロセスモニター方法、プロセス制御方法、及びプロセスモニターマークの形成方法 - Google Patents
プロセスモニター方法、プロセス制御方法、及びプロセスモニターマークの形成方法 Download PDFInfo
- Publication number
- JP4519874B2 JP4519874B2 JP2007075480A JP2007075480A JP4519874B2 JP 4519874 B2 JP4519874 B2 JP 4519874B2 JP 2007075480 A JP2007075480 A JP 2007075480A JP 2007075480 A JP2007075480 A JP 2007075480A JP 4519874 B2 JP4519874 B2 JP 4519874B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- line
- space
- center
- space pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
本発明の第1の実施形態に関わるプロセスモニター方法を図1乃至図8を用いて説明する。以下では、半導体回路が形成されない領域上に形成されたレジストパターンであるプロセスモニターマークを利用したプロセスモニター方法の例を説明する。
ΔE2−ΔE1=(X4−X2)+(X1−X3)
=(W2−W4)/2+(W1−W3)/2 (1)
と、スリミングによるラインパターンの寸法変化量(W2−W4)及び(W1−W3)を用いて表現できる。この場合は、レジストのスリミングによって中心間距離が増大するケースである。
ΔE4−ΔE3=−(X6−X8)−(X7−X5)
=−(W6−W8)/2−(W5−W7)/2 (2)
と、スリミングによるラインパターンの寸法変化量(W6−W8)及び(W5−W7)を用いて表現できる。この場合は、レジストのスリミングによって中心間距離が減少するケースである。
本発明の第2の実施形態に関わるプロセスモニター方法を図面を用いて説明する。以下では、側壁転写プロセスにおいて、半導体回路の形成領域とは異なる箇所に形成されたプロセスモニターマークを利用したプロセスモニター方法の例を説明する。
ΔE6−ΔE5=−(X11−X9)−(X10−X12)
=−(W9+W10)/2 (3)
と、側壁転写プロセスによって形成された側壁パターンのライン幅であるW9及びW10を用いて表現できる。この場合は、側壁パターンへの転写によって中心間距離が減少するケースである。
ΔE8−ΔE7=(X13−X15)+(X16−X14)
=(W11+W12)/2 (4)
と、側壁転写プロセスによって形成された側壁パターンのライン幅であるW11及びW12を用いて表現できる。この場合は、側壁パターンへの転写によって中心間距離が増大するケースである。
15…ダミーパターン材料、20…下地材料、30…側壁材料、
30−1…側壁材料(トップ)、30−2…側壁材料(ボトム)、100…半導体チップ、A0、C0…スペースパターン、B0、D0…残しパターン、
A1、A2、B1、B2、C1、C2、D1、D2…ラインアンドスペースパターン、
X1〜X16…中心位置、W1〜W12…ライン幅、
A1´、A2´、B1´、B2´、C1´、C2´、D1´、D2´…ダミーパターン、A1´´、A2´´、B1´´、B2´´、C1´´、C2´´、D1´´、D2´´…側壁パターン。
Claims (5)
- 半導体回路に形成される配線のピッチの2倍のピッチのラインアンドスペースパターンを第1のスペースパターン或いは第1の残しパターンを挟んで対に備えたレジストパターンであるプロセスモニターマークを形成するとともに、前記第1のスペースパターンを挟んで対に備えられた前記ラインアンドスペースパターン領域の外側に第2の残しパターンを形成する、或いは前記第1の残しパターンを挟んで対に備えられた前記ラインアンドスペースパターン領域の外側に第2のスペースパターンを形成する工程と、
対に備えられた前記ラインアンドスペースパターン領域の中心間距離を測定する工程と、
前記ラインアンドスペースパターン領域のラインパターンを細らせるとともに、前記第1の残しパターン或いは第2の残しパターンを細らせるスリミング工程と、
前記スリミング工程の後に対に備えられた前記ラインアンドスペースパターン領域の中心間距離を測定する工程と、
前記スリミング工程前後の前記ラインアンドスペースパターン領域の中心間距離の変化量に基づいて前記ラインパターンのスリミングによる寸法変化量を算出する工程と
を含むことを特徴とするプロセスモニター方法。 - 半導体回路に形成される配線のピッチの2倍のピッチのラインアンドスペースパターンを第1のスペースパターン或いは第1の残しパターンを挟んで対に備えたダミーパターンであるプロセスモニターマークを形成するとともに、前記第1のスペースパターンを挟んで対に備えられた前記ラインアンドスペースパターン領域の外側に第2の残しパターンを形成する、或いは前記第1の残しパターンを挟んで対に備えられた前記ラインアンドスペースパターン領域の外側に第2のスペースパターンを形成する工程と、
前記ダミーパターンの対に備えられた前記ラインアンドスペースパターン領域の第1の中心間距離を測定する工程と、
前記ダミーパターンの側壁に側壁パターンを形成するとともに、前記第1の残しパターン或いは第2の残しパターンの側壁に側壁パターンを形成する工程と、
前記側壁パターンの形成後に前記ダミーパターンを除去する工程と、
前記ダミーパターンを除去した後に前記側壁パターンの対に形成されているラインアンドスペースパターン領域の第2の中心間距離を測定する工程と、
前記第1の中心間距離と前記第2の中心間距離との変化量に基づいて前記側壁パターンのライン幅を算出する工程と
を含むことを特徴とするプロセスモニター方法。 - 請求項1記載のプロセスモニター方法によって算出した前記ラインパターンのスリミングによる寸法変化量に基づいて所望の寸法変化量となるようにスリミングを制御する
ことを特徴とするプロセス制御方法。 - 請求項2記載のプロセスモニター方法によって算出した前記側壁パターンのライン幅に基づいて所望のライン幅となるように側壁パターンの形成を制御する
ことを特徴とするプロセス制御方法。 - 半導体回路に形成される配線のピッチの2倍のピッチのラインアンドスペースパターンを、前記半導体回路が形成されない領域上に第1のスペースパターン或いは第1の残しパターンを挟んで対に配置するとともに、前記第1のスペースパターンを挟んで対に配置された前記ラインアンドスペースパターン領域の外側に第2の残しパターンを配置する、或いは前記第1の残しパターンを挟んで対に配置された前記ラインアンドスペースパターン領域の外側に第2のスペースパターンを配置する
ことを特徴とするプロセスモニターマークの形成方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007075480A JP4519874B2 (ja) | 2007-03-22 | 2007-03-22 | プロセスモニター方法、プロセス制御方法、及びプロセスモニターマークの形成方法 |
US12/037,757 US8072601B2 (en) | 2007-02-28 | 2008-02-26 | Pattern monitor mark and monitoring method suitable for micropattern |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007075480A JP4519874B2 (ja) | 2007-03-22 | 2007-03-22 | プロセスモニター方法、プロセス制御方法、及びプロセスモニターマークの形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008235715A JP2008235715A (ja) | 2008-10-02 |
JP4519874B2 true JP4519874B2 (ja) | 2010-08-04 |
Family
ID=39908132
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007075480A Expired - Fee Related JP4519874B2 (ja) | 2007-02-28 | 2007-03-22 | プロセスモニター方法、プロセス制御方法、及びプロセスモニターマークの形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4519874B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL2004545A (en) * | 2009-06-09 | 2010-12-13 | Asml Netherlands Bv | Lithographic method and arrangement |
JP5696079B2 (ja) | 2012-03-22 | 2015-04-08 | 株式会社東芝 | マスクおよび半導体装置の製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003142385A (ja) * | 2001-11-06 | 2003-05-16 | Toshiba Corp | 露光装置の検査方法、焦点位置を補正する露光方法、および半導体装置の製造方法 |
JP2004030579A (ja) * | 2002-03-12 | 2004-01-29 | Toshiba Corp | デザインルールおよびプロセスパラメータの少なくとも一方を決定する方法、この決定方法を用いた半導体集積回路装置の製造方法、並びに、デザインルールおよびプロセスパラメータの少なくとも一方を決定するシステム |
JP2004354906A (ja) * | 2003-05-30 | 2004-12-16 | Toshiba Corp | レジスト感度の評価方法及びレジストの製造方法 |
JP2006303022A (ja) * | 2005-04-18 | 2006-11-02 | Toshiba Corp | 半導体装置の製造方法 |
-
2007
- 2007-03-22 JP JP2007075480A patent/JP4519874B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003142385A (ja) * | 2001-11-06 | 2003-05-16 | Toshiba Corp | 露光装置の検査方法、焦点位置を補正する露光方法、および半導体装置の製造方法 |
JP2004030579A (ja) * | 2002-03-12 | 2004-01-29 | Toshiba Corp | デザインルールおよびプロセスパラメータの少なくとも一方を決定する方法、この決定方法を用いた半導体集積回路装置の製造方法、並びに、デザインルールおよびプロセスパラメータの少なくとも一方を決定するシステム |
JP2004354906A (ja) * | 2003-05-30 | 2004-12-16 | Toshiba Corp | レジスト感度の評価方法及びレジストの製造方法 |
JP2006303022A (ja) * | 2005-04-18 | 2006-11-02 | Toshiba Corp | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2008235715A (ja) | 2008-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8072601B2 (en) | Pattern monitor mark and monitoring method suitable for micropattern | |
US7720632B2 (en) | Dimension measuring apparatus and dimension measuring method for semiconductor device | |
US9007571B2 (en) | Measurement method of overlay mark | |
JP5880243B2 (ja) | 半導体装置とその製造方法 | |
TW201812944A (zh) | 測量晶片錯位的方法、使用上述方法製造扇出式面板等級封裝的方法以及由上述方法製造的扇出式面板等級封裝 | |
JP4511582B2 (ja) | マスクパターンの補正方法、フォトマスク、および半導体装置の製造方法 | |
CN104409444B (zh) | 鳍层光刻对准标记的制备方法 | |
TWI509657B (zh) | 重疊游標尺遮罩圖案、其形成方法、含有重疊游標尺圖案之半導體裝置、及其形成方法 | |
JP4519874B2 (ja) | プロセスモニター方法、プロセス制御方法、及びプロセスモニターマークの形成方法 | |
JP2015095631A (ja) | 半導体装置 | |
US8234602B2 (en) | Semiconductor-device manufacturing method | |
CN112949236A (zh) | 刻蚀偏差的计算方法以及计算系统 | |
US7927764B2 (en) | Exposure mask and method of manufacturing a semiconductor device | |
US20160260643A1 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP4634929B2 (ja) | フォトマスク、ショット重ね合わせ精度測定方法、及び半導体装置の製造方法 | |
JP2001093818A (ja) | 露光方法及びレチクル | |
JP4788258B2 (ja) | 荷電粒子用転写マスク及びその製造方法並びに荷電粒子用転写マスクを用いた転写方法 | |
US20230092256A1 (en) | Mark, template, and semicondctor device manufacturing method | |
JP4013727B2 (ja) | バーニアパターン及びそれを用いたマスク合わせ方法、パターン測長方法 | |
KR100481542B1 (ko) | 반도체 소자의 오버레이 마크 및 오버레이 측정방법 | |
JP2016152283A (ja) | 半導体装置の製造方法 | |
KR20070071657A (ko) | 반도체 소자의 오버레이 버니어 형성 방법 | |
TW202144905A (zh) | 半導體製程用游標尺及使用其進行的微影製程檢測方法 | |
CN116045766A (zh) | 半导体量测结构及其量测方法 | |
CN111508825A (zh) | 一种器件偏移监测方法、半导体器件及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090318 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091005 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100420 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100519 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140528 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |