JP2008235715A - プロセスモニター方法、プロセス制御方法、及びプロセスモニターマークの形成方法 - Google Patents

プロセスモニター方法、プロセス制御方法、及びプロセスモニターマークの形成方法 Download PDF

Info

Publication number
JP2008235715A
JP2008235715A JP2007075480A JP2007075480A JP2008235715A JP 2008235715 A JP2008235715 A JP 2008235715A JP 2007075480 A JP2007075480 A JP 2007075480A JP 2007075480 A JP2007075480 A JP 2007075480A JP 2008235715 A JP2008235715 A JP 2008235715A
Authority
JP
Japan
Prior art keywords
pattern
line
center
slimming
space
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007075480A
Other languages
English (en)
Other versions
JP4519874B2 (ja
Inventor
Kazutaka Ishiyuki
一貴 石行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007075480A priority Critical patent/JP4519874B2/ja
Priority to US12/037,757 priority patent/US8072601B2/en
Publication of JP2008235715A publication Critical patent/JP2008235715A/ja
Application granted granted Critical
Publication of JP4519874B2 publication Critical patent/JP4519874B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】側壁転写プロセスにおけるプロセス変動を高精度にモニターできるプロセスモニターマークを用いたプロセスモニター方法を提供すること。
【解決手段】プロセスモニター方法は、半導体回路に形成される配線のピッチの2倍のピッチのラインアンドスペースパターンA1,A2をスペースパターンA0或いは残しパターンを挟んで対に備えたレジストパターンであるプロセスモニターマークを、半導体回路の形成領域とは異なる箇所に形成し、対に備えられたラインアンドスペースパターンA1,A2の中心間距離を測定し、ラインアンドスペースパターンのラインパターンを細らせるスリミングを行い、スリミングの後に対に備えられたラインアンドスペースパターンA1,A2の中心間距離を測定し、スリミング前後のラインアンドスペースパターンA1,A2の中心間距離の変化量に基づいてラインパターンのスリミングによる寸法変化量を算出する。
【選択図】 図7

Description

本発明は、半導体製造工程におけるプロセスモニター方法、プロセスモニターを利用したプロセス制御方法、及びプロセスモニターマークの形成方法に関するものである。
ハーフピッチ(HP)30nm以降の世代のパターン転写技術として、倍ピッチ露光による側壁転写プロセスが検討されている(例えば、特許文献1参照。)。
側壁転写プロセスでは、露光後や加工後の寸法誤差、側壁膜厚の誤差が配線のピッチずれを引き起こし、合わせずれ誤差となる。そのため、側壁転写プロセスでは露光装置のアライメント誤差による合わせずれだけでは無く、寸法誤差起因によるパターンの転写ずれ(ピッチずれ)誤差を高精度に測定して管理し、さらにその測定結果に基づいてプロセスを制御する必要がある。
特開2006−303022号公報
本発明は、側壁転写プロセスにおけるプロセス変動を高精度にモニターできるプロセスモニターマークの形成方法、該マークを用いたプロセスモニター方法、及び該方法を利用したプロセス制御方法を提供する。
この発明の第1の態様に係るプロセスモニター方法は、半導体回路に形成される配線のピッチの2倍のピッチのラインアンドスペースパターンをスペースパターン或いは残しパターンを挟んで対に備えたレジストパターンであるプロセスモニターマークを形成する工程と、対に備えられた前記ラインアンドスペースパターン領域の中心間距離を測定する工程と、前記ラインアンドスペースパターン領域のラインパターンを細らせるスリミング工程と、前記スリミング工程の後に対に備えられた前記ラインアンドスペースパターン領域の中心間距離を測定する工程と、前記スリミング工程前後の前記ラインアンドスペースパターン領域の中心間距離の変化量に基づいて前記ラインパターンのスリミングによる寸法変化量を算出する工程とを含む。
この発明の第2の態様に係るプロセスモニター方法は、半導体回路に形成される配線のピッチの2倍のピッチのラインアンドスペースパターンをスペースパターン或いは残しパターンを挟んで対に備えたダミーパターンであるプロセスモニターマークを形成する工程と、前記ダミーパターンの対に備えられた前記ラインアンドスペースパターン領域の第1の中心間距離を測定する工程と、前記ダミーパターンの側壁に側壁パターンを形成する工程と、前記側壁パターンの形成後に前記ダミーパターンを除去する工程と、前記ダミーパターンを除去した後に前記側壁パターンの対に形成されているラインアンドスペースパターン領域の第2の中心間距離を測定する工程と、前記第1の中心間距離と前記第2の中心間距離との変化量に基づいて前記側壁パターンのライン幅を算出する工程とを含む。
この発明の第3の態様に係るプロセス制御方法は、この発明の第1の態様に係るプロセスモニター方法によって算出した前記ラインパターンのスリミングによる寸法変化量に基づいて所望の寸法変化量となるようにスリミングを制御する。
この発明の第4の態様に係るプロセス制御方法は、この発明の第2の態様に係るプロセスモニター方法によって算出した前記側壁パターンのライン幅に基づいて所望のライン幅となるように側壁パターンの形成を制御する。
この発明の第5の態様に係るプロセスモニターマークの形成方法は、半導体回路に形成される配線のピッチの2倍のピッチのラインアンドスペースパターンを、前記半導体回路が形成されない領域上にスペースパターン或いは残しパターンを挟んで対に配置する。
本発明によれば、側壁転写プロセスにおけるプロセス変動を高精度にモニターできるプロセスモニターマークの形成方法、該マークを用いたプロセスモニター方法、及び該方法を利用したプロセス制御方法を提供できる。
以下、図面を参照して本発明の実施形態について詳細に説明する。図面において、対応する部分には対応する符号を付し、同一又は類似の部分には同一又は類似の符号で示している。
(第1の実施形態)
本発明の第1の実施形態に関わるプロセスモニター方法を図1乃至図8を用いて説明する。以下では、半導体回路が形成されない領域上に形成されたレジストパターンであるプロセスモニターマークを利用したプロセスモニター方法の例を説明する。
図1に示すように、半導体チップ100上の露光フィールド内には半導体回路1が形成される領域があり、本実施形態においては、半導体回路1の形成領域とは異なる箇所にレジストパターンであるプロセスモニターマーク10を形成する。
プロセスモニターマーク10は、例えば、BSG(ボロンドープ酸化膜)、TEOS(珪酸エチル)等の酸化膜系の絶縁膜、或いはアモルファスシリコン等の下地材の上に形成したレジスト膜を露光及び現像して形成する。これらの下地材は、例えば、この後の第2の実施形態において詳細に説明する側壁転写プロセスにおけるダミーパターンが形成されるダミーパターン材料(マスク材)である。半導体回路1は最終的に半導体回路が形成される領域を示しており、本実施形態においてはまだ半導体回路は形成されていない。
プロセスモニターマーク10は、例えば、図2に示すような平面形状をしており、4つのプロセスモニターマークA、B、C、Dから構成されている。
プロセスモニターマークA及びCは同様なマークである。図3は、プロセスモニターマークAの図2の点線に沿った断面図である。プロセスモニターマークCもプロセスモニターマークAと同じ構成のレジストパターンである。例えば、プロセスモニターマークAは、図3に示すように、半導体回路1に形成されることになる配線のピッチの2倍のピッチのラインアンドスペースパターン領域A1とラインアンドスペースパターン領域A2の対がスペースパターン領域A0(白部)を挟んで配置されたレジストパターンである。
スペースパターン領域A0の幅は、この後説明するように、光学式の合わせずれ検査装置によって、ラインアンドスペースパターン領域A1とラインアンドスペースパターン領域A2とを分離したものとして計測可能な程度の幅以上あればよく、例えば、5〜6μm程度であることが望ましい。
プロセスモニターマークB及びDは同様なマークである。図4は、プロセスモニターマークBの図2の点線に沿った断面図である。プロセスモニターマークDもプロセスモニターマークBと同じ構成のレジストパターンである。例えば、プロセスモニターマークBは、図4に示すように、半導体回路1に形成されることになる配線のピッチの2倍のピッチのラインアンドスペースパターン領域B1とラインアンドスペースパターン領域B2の対が残しパターン領域B0(黒部)を挟んで配置されたレジストパターンである。
残しパターン領域B0の幅は、この後説明するように、光学式の合わせずれ検査装置によって、ラインアンドスペースパターン領域B1とラインアンドスペースパターン領域B2とを分離したものとして計測可能な程度の幅以上あればよく、例えば、5〜6μm程度であることが望ましい。
次に、プロセスモニターマークA、B、C、D、それぞれが対で備えているラインアンドスペースパターン領域の中心間距離を測定する。
具体的には、例えば、プロセスモニターマークAの場合は、図5に示すように、ラインアンドスペースパターン領域A1の中心位置X1及びラインアンドスペースパターン領域A2の中心位置X2を計測する。ここで、中心位置の座標であるX1及びX2は、図面右側を+方向にとった場合の値とし、以下においても同様である。
光学式の合わせずれ検査装置を用いるとラインアンドスペースパターン領域A1及びA2はパターン周期が光学式合せずれ検査装置の分解能以下のため、パターン自体は識別できないが、パターンの開口率に応じた光強度分布が得られるので、スペースパターン領域A0を介してそれぞれの領域A1及びA2はマークとしては識別可能である。従って、それぞれの中心位置X1及びX2を計測することができ、X1とX2の差である中心間距離ΔE1=X2−X1を測定することができる。
プロセスモニターマークCの場合もこれと同様にして、ラインアンドスペースパターン領域C1及びC2の中心間距離を測定することができる。
また、プロセスモニターマークBの場合も、図6に示すように、ラインアンドスペースパターン領域B1の中心位置X5及びラインアンドスペースパターン領域B2の中心位置X6を計測する。
光学式の合わせずれ検査装置を用いるとラインアンドスペースパターン領域B1及びB2はパターン周期が光学式合せずれ検査装置の分解能以下のため、パターン自体は識別できないが、パターンの開口率に応じた光強度分布が得られるので、残しパターン領域B0を介してそれぞれの領域B1及びB2はマークとして識別可能である。従って、それぞれの中心位置X5及びX6を計測することができ、X5とX6の差である中心間距離ΔE3=X6−X5を測定することができる。
プロセスモニターマークDの場合もこれと同様にして、ラインアンドスペースパターンD1及びD2の中心間距離を測定することができる。
次に、通常のスリミング技術を用いて、ラインアンドスペースパターン領域A1、A2、B1、B2、C1、C2、D1、D2を含んだ、半導体チップ100上の全てのレジストパターンのライン幅が細くなるようなスリミングを実行する。
具体的には、図5に示されたラインアンドスペースパターン領域A1及びA2のライン幅W1及びW2は、図7に示されるように、スリミングによって細くなりそれぞれW3及びW4となる。ラインアンドスペースパターン領域C1及びC2も同様である。また、図6に示されたラインアンドスペースパターン領域B1及びB2のライン幅W5及びW6は、図8に示されるように、それぞれW7及びW8となって細くなる。ラインアンドスペースパターン領域D1及びD2も同様である。
このスリミング工程では、所望のプロセス条件により、半導体回路1で配線パターンを形成するためのレジストのラインパターンがスリミングされるのと同時にラインアンドスペースパターン領域A1、A2、B1、B2、C1、C2、D1、D2のラインパターンもスリミングされる。従って、ラインアンドスペースパターン領域A1、A2、B1、B2、C1、C2、D1、D2は半導体回路1に形成する配線パターンのためのレジストラインパターンに対するプロセスモニターマークとして機能する。
そして、スリミング工程の後に再び、ラインアンドスペースパターン領域A1及びA2の中心間距離、ラインアンドスペースパターン領域C1及びC2の中心間距離、ラインアンドスペースパターン領域B1及びB2の中心間距離、及びラインアンドスペースパターン領域D1及びD2の中心間距離をそれぞれ測定する。
具体的には、プロセスモニターマークAの場合は、図7に示すようにラインアンドスペースパターン領域A1及びA2それぞれのスリミングによって移動した中心位置X3及びX4を再び光学式の合わせずれ検査装置を用いて計測し、中心間距離ΔE2=X4−X3を測定する。
スリミングによって移動した中心位置X3及びX4とスリミング前の中心位置X1及びX2との差は、図5及び図7を比べればわかるように、X1−X3=(W1−W3)/2、X4−X2=(W2−W4)/2で表せる。従って、中心間距離の変動量(ΔE2−ΔE1)は、
ΔE2−ΔE1=(X4−X2)+(X1−X3)
=(W2−W4)/2+(W1−W3)/2 (1)
と、スリミングによるラインパターンの寸法変化量(W2−W4)及び(W1−W3)を用いて表現できる。この場合は、レジストのスリミングによって中心間距離が増大するケースである。
寸法変化量(W2−W4)及び(W1−W3)は一般には同じ値となるはずであるが、測定誤差或いはスリミングの誤差により多少異なった値になったとしても式(1)からわかるように、中心間距離の変動量が寸法変化量の平均値として測定されることになる。従って、上記誤差が生じたとしても、中心間距離の変動量を測定することによりスリミングによるラインパターンの寸法変化量を精度良く算出することが可能となる。
ウエハを連続的に処理して行く場合は、ここで算出されたラインパターンの寸法変化量を所望していた寸法変化量と比較することにより、この後処理するウエハに対しては所望の寸法変化量となるようにスリミング量を制御することが可能となる。あるいは、この後処理するウエハに対しては所望の寸法変化量に近づくようにプロセス条件を変更し、この制御をウエハ毎に繰り返して行くことにより、最終的に所望の寸法変化量でスリミングが実行できるようにしてもよい。
また、プロセスモニターマークCの場合も、上記と同様にしてスリミングによるラインパターンの寸法変化量を算出することができるので、プロセスモニターマークAを用いて得られた寸法変化量と平均して更に精度を高めて寸法変化量を算出することも可能である。この結果を用いて更に精度の高いスリミング量の制御の実行が可能となることはいうまでもない。
プロセスモニターマークBの場合は、図8に示すようにラインアンドスペースパターン領域B1及びB2それぞれのスリミングによって移動した中心位置X7及びX8を再び光学式の合わせずれ検査装置を用いて計測し、中心間距離ΔE4=X8−X7を測定する。
スリミングによって移動した中心位置X7及びX8とスリミング前の中心位置X5及びX6との差は、図6及び図8を比べればわかるように、X7−X5=(W5−W7)/2、X6−X8=(W6−W8)/2で表せる。従って、中心間距離の変動量(ΔE4−ΔE3)は、
ΔE4−ΔE3=−(X6−X8)−(X7−X5)
=−(W6−W8)/2−(W5−W7)/2 (2)
と、スリミングによるラインパターンの寸法変化量(W6−W8)及び(W5−W7)を用いて表現できる。この場合は、レジストのスリミングによって中心間距離が減少するケースである。
寸法変化量(W6−W8)及び(W5−W7)は一般には同じ値となるはずであるが、測定誤差或いはスリミングの誤差により多少異なった値になったとしても式(2)からわかるように、中心間距離の変動量が寸法変化量の平均値として測定されることになる。従って、上記誤差が生じたとしても、中心間距離の変動量を測定することによりスリミングによるラインパターンの寸法変化量を精度良く算出することが可能となる。
ウエハを連続的に処理して行く場合は、ここで算出されたラインパターンの寸法変化量を所望していた寸法変化量と比較することにより、この後処理するウエハに対しては所望の寸法変化量となるようにスリミング量を制御することが可能となる。あるいは、この後処理するウエハに対しては所望の寸法変化量に近づくようにプロセス条件を変更し、この制御をウエハ毎に繰り返して行くことにより、最終的に所望の寸法変化量でスリミングが実行できるようにしてもよい。
また、プロセスモニターマークDの場合も、上記と同様にしてスリミングによるラインパターンの寸法変化量を算出することができるので、プロセスモニターマークBを用いて得られた寸法変化量と平均して更に精度を高めて寸法変化量を算出することも可能である。この結果を用いて更に精度の高いスリミング量の制御の実行が可能となることはいうまでもない。
さらに、上記のようにしてプロセスモニターマークA、B、C、Dを用いて得られたスリミングによる寸法変化量の推定値それぞれを適宜組み合わせて平均化して、より精度の高いスリミング量の制御を行ってもよい。
例えば、レジストのスリミング量に異方性がある場合などは、図2の横方向については、プロセスモニターマークA及びBを用いて得られた寸法変化量を平均してスリミング量を測定し、図2の縦方向については、プロセスモニターマークC及びDを用いて得られた寸法変化量を平均してスリミング量を測定し、方向によって異なるスリミング量の制御を高精度に実行することも可能である。
なお、本実施形態におけるラインアンドスペースパターンの中心位置及び中心間距離の測定は光学式の合わせずれ検査装置を用いることで迅速に測定できるが、これに限られるものではなく、走査型電子顕微鏡を用いてもかまわない。
以上説明したように、本実施形態のプロセスモニター方法においては、ラインアンドスペース領域のレジストパターンのスリミングによる中心位置の変化を計測することにより、スリミング量を高精度に測定することができるので、その測定結果に基づいてスリミング量の高精度なプロセス制御が可能となる。
(第2の実施形態)
本発明の第2の実施形態に関わるプロセスモニター方法を図面を用いて説明する。以下では、側壁転写プロセスにおいて、半導体回路の形成領域とは異なる箇所に形成されたプロセスモニターマークを利用したプロセスモニター方法の例を説明する。
まず、図1のプロセスモニターマークA及びBのレジストパターンをスリミングによって細くした第1の実施形態で形成した図7及び図8のレジストパターンをマスクとして、下地のダミーパターン材料15をエッチングにより加工する。
ダミーパターン材料15は、例えば、BSG、TEOS、アモルファスシリコン等である。このエッチングにより、それぞれ、図9(a)に示すダミーパターンのラインアンドスペースパターン領域A1´及びA2´、そして図10(a)に示すダミーパターンのラインアンドスペースパターン領域B1´及びB2´が形成される。
ダミーパターン領域A1´及びA2´並びにB1´及びB2´は、レジストパターンのラインアンドスペースパターン領域A1及びA2並びにB1及びB2に比べるとライン幅が細くなってはいるものの、これらと同様、半導体回路1に形成されることになる配線のピッチの2倍のピッチのラインアンドスペースパターンとなっている。
なお、ここでダミーパターンの下地材料20は、例えば、配線或いは電極材料等である。
同様にして、上記エッチングにおいて、プロセスモニターマークC並びにDのレジストパターンをスリミングで細くしたパターンをマスクにして、ダミーパターンのラインアンドスペースパターン領域C1´及びC2´並びにD1´及びD2´も同時に形成される(図示せず)。
そして、図9(a)に示すように、ダミーパターンのラインアンドスペースパターン領域A1´の中心位置X9及びラインアンドスペースパターン領域A2´の中心位置X10を計測する。
光学式の合わせずれ検査装置を用いるとラインアンドスペースパターン領域A1´及びA2´はパターン周期が光学式合せずれ検査装置の分解能以下のため、パターン自体は識別できないが、パターン開口率に応じた光強度分布が得られるので、マークとしては識別可能である。またそれぞれのラインアンドスペースパターン領域A1´及びA2´が分離識別可能となる5〜6μm程度は離れているので、中心位置X9及びX10を計測することができる。その結果、X9とX10の差である中心間距離ΔE5=X10−X9を測定することができる。ラインアンドスペースのダミーパターンC1´及びC2´(図示せず)の場合もこれと同様にして、それらの中心間距離を測定することができる。
さらに、図10(a)に示すように、ラインアンドスペースパターン領域B1´の中心位置X13及びラインアンドスペースパターン領域B2´の中心位置X14を計測する。
この場合も上述と同様にそれぞれが分離識別可能となる5〜6μm程度は離れているので、光学式合わせずれ検査装置を用いてラインアンドスペースパターン領域B1´及びB2´の中心位置X13及びX14を計測することができる。その結果、X13とX14の差である中心間距離ΔE7=X14−X13を測定することができる。ラインアンドスペースのダミーパターンD1´及びD2´(図示せず)の場合もこれと同様にして、それらの中心間距離を測定することができる。
次に、図9(a)の下地材料20の上に形成されたダミーパターン領域A1´及びA2´、図10(a)の下地材料20の上に形成されたダミーパターン領域B1´及びB2´、及び図示せぬダミーパターン領域C1´及びC2´並びにD1´及びD2´の上全面に、CVD等によりコンフォーマルに側壁材料30を形成する。
側壁材料30は、例えば、TEOS、シリコン窒化膜、アモルファスシリコン等である。このときのダミーパターン上の側壁材料30の様子をダミーパターン領域A1´の場合を例にとって示すと、図11のようになっている。なお、ダミーパターン材料15と側壁材料30の組み合わせとしては、以下の表1に示すようなものが考えられる。
Figure 2008235715
その後、ダミーパターン領域A1´、A2´、B1´、B2´、C1´、C2´、D1´、D2´の上に形成された側壁材料30、即ち図11で示すところの側壁材料(トップ)30−1及び、ダミーパターンの下地材料20の上に形成された側壁材料30、即ち図11で示すところの側壁材料(ボトム)30−2を、RIE(反応性イオンエッチング)により除去する。これにより、図9(b)並びに図10(b)に示すように、ダミーパターンA1´及びA2´並びにB1´及びB2´の側壁にのみ側壁材料30を残存させる。同時に、ダミーパターンC1´、C2´、D1´、D2´の側壁にも、同様に側壁材料30が残存する(図示せず)。
そして最後に、例えば、フッ酸(HF)系のウエット(Wet)エッチング液等を用いて、ウエットエッチングによりダミーパターン領域A1´、A2´、B1´、B2´、C1´、C2´、D1´、D2´を全て取り除く。これにより、図9(b)は図9(c)のように、図10(b)は図10(c)のように、側壁パターン領域A1´´及びA2´´並びにB1´´及びB2´´が形成されることになる。同時に、ダミーパターン領域C1´、C2´、D1´、D2´の場合も、同様に、側壁パターン領域C1´´、C2´´、D1´´、D2´´が形成される(図示せず)。
以上が、倍ピッチ露光により形成したダミーパターン領域A1´、A2´、B1´、B2´、C1´、C2´、D1´、D2´からの側壁転写プロセスによる側壁パターン領域A1´´、A2´´、B1´´、B2´´、C1´´、C2´´、D1´´、D2´´の形成手順である。
このとき、これと同時に、図1の半導体回路1においても同じ側壁転写プロセスが実行される。従って、ダミーパターン領域A1´、A2´、B1´、B2´、C1´、C2´、D1´、D2´及び側壁パターン領域A1´´、A2´´、B1´´、B2´´、C1´´、C2´´、D1´´、D2´´が半導体回路1に形成する配線パターンに対するプロセスモニターマークとして機能する。
この後、ラインアンドスペースパターン領域A1´´及びA2´´の中心間距離、ラインアンドスペースパターン領域C1´´及びC2´´の中心間距離、ラインアンドスペースパターン領域B1´´及びB2´´の中心間距離、及びラインアンドスペースパターン領域D1´´及びD2´´の中心間距離をそれぞれ測定する。
ラインアンドスペースパターン領域A1´´及びA2´´の場合は、図9(c)に示すように側壁転写プロセスによって移動した中心位置X11及びX12を再び光学式の合わせずれ検査装置を用いて計測し、中心間距離ΔE6=X12−X11を測定する。
側壁転写プロセスによって移動した中心位置X11及びX12とダミーパターン領域A1´及びA2´の中心位置X9及びX10との差は、図9(a)と図9(c)を比べればわかるように、X11−X9=W9/2、X10−X12=W10/2で表せる。ここで、W9及びW10はそれぞれ側壁パターンA1´´及びA2´´のライン幅である。従って、中心間距離の変動量(ΔE6−ΔE5)は、
ΔE6−ΔE5=−(X11−X9)−(X10−X12)
=−(W9+W10)/2 (3)
と、側壁転写プロセスによって形成された側壁パターンのライン幅であるW9及びW10を用いて表現できる。この場合は、側壁パターンへの転写によって中心間距離が減少するケースである。
側壁パターン領域A1´´及びA2´´のライン幅W9及びW10は一般には同じ値となるはずであるが、測定誤差或いはプロセスの誤差により多少異なった値にとなったとしても式(3)からわかるように、中心間距離の変動量がライン幅の平均値として測定されることになる。従って、上記誤差が生じたとしても、中心間距離の変動量を測定することにより側壁転写プロセスによって形成された側壁パターン領域A1´´及びA2´´のライン幅を精度良く算出することが可能となる。
ウエハを連続的に処理して行く場合は、ここで算出された側壁パターンのライン幅を所望していたライン幅と比較することにより、この後処理するウエハに対しては所望のライン幅となるように側壁パターンの製造プロセス(側壁材料の形成及びRIE等)を制御することが可能となる。あるいは、この後処理するウエハに対しては所望のライン幅に近づくように上記プロセスの条件を変更し、この制御をウエハ毎に繰り返して行くことにより、最終的に所望のライン幅の側壁パターンが形成できるようにしてもよい。
また、側壁パターン領域C1´´及びC2´´の場合も、上記と同様にしてライン幅を算出することができるので、側壁パターン領域A1´´及びA2´´から得られたライン幅と平均して更に精度を高めてライン幅を算出することも可能である。この結果を用いて更に精度の高い側壁パターンのライン幅の制御が可能となることはいうまでもない。
ラインアンドスペースパターン領域B1´´及びB2´´の場合は、図10(c)に示すように側壁転写プロセスによって移動した中心位置X15及びX16を再び光学式の合わせずれ検査装置を用いて計測し、中心間距離ΔE8=X16−X15を測定する。
側壁転写プロセスによって移動した中心位置X15及びX16とダミーパターン領域B1´及びB2´の中心位置X13及びX14との差は、図10(a)と図10(c)を比べればわかるように、X13−X15=W11/2、X16−X14=W12/2で表せる。ここで、W11及びW12はそれぞれ側壁パターンB1´´及びB2´´のライン幅である。従って、中心間距離の変動量(ΔE8−ΔE7)は、
ΔE8−ΔE7=(X13−X15)+(X16−X14)
=(W11+W12)/2 (4)
と、側壁転写プロセスによって形成された側壁パターンのライン幅であるW11及びW12を用いて表現できる。この場合は、側壁パターンへの転写によって中心間距離が増大するケースである。
側壁パターン領域B1´´及びB2´´のライン幅W11及びW12は一般には同じ値となるはずであるが、測定誤差或いはプロセスの誤差により多少異なった値になったとしても式(4)からわかるように、中心間距離の変動量がライン幅の平均値として測定されることになる。従って、上記誤差が生じたとしても、中心間距離の変動量を測定することにより側壁転写プロセスによって形成された側壁パターン領域B1´´及びB2´´のライン幅を精度良く算出することが可能となる。
ウエハを連続的に処理して行く場合は、ここで算出された側壁パターンのライン幅を所望していたライン幅と比較することにより、この後処理するウエハに対しては所望のライン幅となるように側壁パターンの製造プロセス(側壁材料の形成及びRIE等)を制御することが可能となる。あるいは、この後処理するウエハに対しては所望のライン幅に近づくように上記プロセスの条件を変更し、この制御をウエハ毎に繰り返して行くことにより、最終的に所望のライン幅の側壁パターンが形成できるようにしてもよい。
また、側壁パターン領域D1´´及びD2´´の場合も、上記と同様にしてライン幅を算出することができるので、側壁パターン領域B1´´及びB2´´から得られたライン幅と平均して更に精度を高めてライン幅を算出することも可能である。この結果を用いて更に精度の高い側壁パターンのライン幅の制御が可能となることはいうまでもない。
さらに、上記のようにしてダミーパターン領域A1´、A2´、B1´、B2´、C1´、C2´、D1´、D2´及び側壁パターン領域A1´´、A2´´、B1´´、B2´´、C1´´、C2´´、D1´´、D2´´を用いて得られた側壁パターンのライン幅の推定値それぞれを適宜組み合わせて平均化して、より精度の高いスリミング量の制御を行ってもよい。
なお、本実施形態におけるダミーパターン及び側壁パターンの中心位置及び中心間距離の測定は光学式の合わせずれ検査装置を用いることで迅速に測定が可能になるが、走査型電子顕微鏡を用いてもかまわない。
以上説明したように、本実施形態のプロセスモニター方法においては、ダミーパターンと側壁パターンの中心位置の変化を計測することにより、側壁パターンのライン幅を高精度に測定することができるので、その測定結果に基づいて側壁パターンのライン幅の高精度なプロセス制御が可能となる。
第1及び第2の実施形態に示されるように、半導体回路に形成されることになる配線のピッチの2倍のピッチのラインアンドスペースパターンの対を有するプロセスモニターマークを用いることにより、側壁転写を用いたプロセスにおいて生ずるプロセス変動(スリミング、加工変換差、側壁膜厚等)を高精度にモニターすることが可能となる。さらにこの測定結果をプロセス制御にも適用できる。
なお、本願発明は上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出されうる。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出されうる。更に、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
本発明の第1の実施形態に係るプロセスモニターマークの半導体チップ上の位置を示す平面図。 第1の実施形態に係るプロセスモニターマークの構成を示す平面図。 プロセスモニターマークAの図2の点線に沿った断面図。 プロセスモニターマークBの図2の点線に沿った断面図。 プロセスモニターマークAにおけるラインアンドスペースパターンA1及びA2の中心間距離ΔE1の測定を示す断面図。 プロセスモニターマークBにおけるラインアンドスペースパターンB1及びB2の中心間距離ΔE3の測定を示す断面図。 スリミング後のプロセスモニターマークA、及びラインアンドスペースパターンA1及びA2の中心間距離ΔE2の測定を示す断面図。 スリミング後のプロセスモニターマークB、及びラインアンドスペースパターンB1及びB2の中心間距離ΔE4の測定を示す断面図。 (a)図は、ダミーパターンA1´及びA2´の断面図、(b)図は、ダミーパターンA1´及びA2´の側壁に側壁パターンを形成したときの断面図、(c)図は、側壁パターンA1´´及びA2´´の断面図。 (a)図は、ダミーパターンB1´及びB2´の断面図、(b)図は、ダミーパターンB1´及びB2´の側壁に側壁パターンを形成したときの断面図、(c)図は、側壁パターンB1´´及びB2´´の断面図。 ダミーパターンA1´の上にコンフォーマルに側壁材料を形成したときの様子を示す断面図。
符号の説明
1…半導体回路、10、A、B、C、D…プロセスモニターマーク、
15…ダミーパターン材料、20…下地材料、30…側壁材料、
30−1…側壁材料(トップ)、30−2…側壁材料(ボトム)、100…半導体チップ、A0、C0…スペースパターン、B0、D0…残しパターン、
A1、A2、B1、B2、C1、C2、D1、D2…ラインアンドスペースパターン、
X1〜X16…中心位置、W1〜W12…ライン幅、
A1´、A2´、B1´、B2´、C1´、C2´、D1´、D2´…ダミーパターン、A1´´、A2´´、B1´´、B2´´、C1´´、C2´´、D1´´、D2´´…側壁パターン。

Claims (5)

  1. 半導体回路に形成される配線のピッチの2倍のピッチのラインアンドスペースパターンをスペースパターン或いは残しパターンを挟んで対に備えたレジストパターンであるプロセスモニターマークを形成する工程と、
    対に備えられた前記ラインアンドスペースパターン領域の中心間距離を測定する工程と、
    前記ラインアンドスペースパターン領域のラインパターンを細らせるスリミング工程と、
    前記スリミング工程の後に対に備えられた前記ラインアンドスペースパターン領域の中心間距離を測定する工程と、
    前記スリミング工程前後の前記ラインアンドスペースパターン領域の中心間距離の変化量に基づいて前記ラインパターンのスリミングによる寸法変化量を算出する工程と
    を含むことを特徴とするプロセスモニター方法。
  2. 半導体回路に形成される配線のピッチの2倍のピッチのラインアンドスペースパターンをスペースパターン或いは残しパターンを挟んで対に備えたダミーパターンであるプロセスモニターマークを形成する工程と、
    前記ダミーパターンの対に備えられた前記ラインアンドスペースパターン領域の第1の中心間距離を測定する工程と、
    前記ダミーパターンの側壁に側壁パターンを形成する工程と、
    前記側壁パターンの形成後に前記ダミーパターンを除去する工程と、
    前記ダミーパターンを除去した後に前記側壁パターンの対に形成されているラインアンドスペースパターン領域の第2の中心間距離を測定する工程と、
    前記第1の中心間距離と前記第2の中心間距離との変化量に基づいて前記側壁パターンのライン幅を算出する工程と
    を含むことを特徴とするプロセスモニター方法。
  3. 請求項1記載のプロセスモニター方法によって算出した前記ラインパターンのスリミングによる寸法変化量に基づいて所望の寸法変化量となるようにスリミングを制御する
    ことを特徴とするプロセス制御方法。
  4. 請求項2記載のプロセスモニター方法によって算出した前記側壁パターンのライン幅に基づいて所望のライン幅となるように側壁パターンの形成を制御する
    ことを特徴とするプロセス制御方法。
  5. 半導体回路に形成される配線のピッチの2倍のピッチのラインアンドスペースパターンを、前記半導体回路が形成されない領域上にスペースパターン或いは残しパターンを挟んで対に配置する
    ことを特徴とするプロセスモニターマークの形成方法。
JP2007075480A 2007-02-28 2007-03-22 プロセスモニター方法、プロセス制御方法、及びプロセスモニターマークの形成方法 Expired - Fee Related JP4519874B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007075480A JP4519874B2 (ja) 2007-03-22 2007-03-22 プロセスモニター方法、プロセス制御方法、及びプロセスモニターマークの形成方法
US12/037,757 US8072601B2 (en) 2007-02-28 2008-02-26 Pattern monitor mark and monitoring method suitable for micropattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007075480A JP4519874B2 (ja) 2007-03-22 2007-03-22 プロセスモニター方法、プロセス制御方法、及びプロセスモニターマークの形成方法

Publications (2)

Publication Number Publication Date
JP2008235715A true JP2008235715A (ja) 2008-10-02
JP4519874B2 JP4519874B2 (ja) 2010-08-04

Family

ID=39908132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007075480A Expired - Fee Related JP4519874B2 (ja) 2007-02-28 2007-03-22 プロセスモニター方法、プロセス制御方法、及びプロセスモニターマークの形成方法

Country Status (1)

Country Link
JP (1) JP4519874B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010287890A (ja) * 2009-06-09 2010-12-24 Asml Netherlands Bv リソグラフィ方法及びリソグラフィ装置
JP2013195912A (ja) * 2012-03-22 2013-09-30 Toshiba Corp マスクおよび半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142385A (ja) * 2001-11-06 2003-05-16 Toshiba Corp 露光装置の検査方法、焦点位置を補正する露光方法、および半導体装置の製造方法
JP2004030579A (ja) * 2002-03-12 2004-01-29 Toshiba Corp デザインルールおよびプロセスパラメータの少なくとも一方を決定する方法、この決定方法を用いた半導体集積回路装置の製造方法、並びに、デザインルールおよびプロセスパラメータの少なくとも一方を決定するシステム
JP2004354906A (ja) * 2003-05-30 2004-12-16 Toshiba Corp レジスト感度の評価方法及びレジストの製造方法
JP2006303022A (ja) * 2005-04-18 2006-11-02 Toshiba Corp 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142385A (ja) * 2001-11-06 2003-05-16 Toshiba Corp 露光装置の検査方法、焦点位置を補正する露光方法、および半導体装置の製造方法
JP2004030579A (ja) * 2002-03-12 2004-01-29 Toshiba Corp デザインルールおよびプロセスパラメータの少なくとも一方を決定する方法、この決定方法を用いた半導体集積回路装置の製造方法、並びに、デザインルールおよびプロセスパラメータの少なくとも一方を決定するシステム
JP2004354906A (ja) * 2003-05-30 2004-12-16 Toshiba Corp レジスト感度の評価方法及びレジストの製造方法
JP2006303022A (ja) * 2005-04-18 2006-11-02 Toshiba Corp 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010287890A (ja) * 2009-06-09 2010-12-24 Asml Netherlands Bv リソグラフィ方法及びリソグラフィ装置
JP2013195912A (ja) * 2012-03-22 2013-09-30 Toshiba Corp マスクおよび半導体装置の製造方法
US8790851B2 (en) 2012-03-22 2014-07-29 Kabushiki Kaisha Toshiba Mask and method for fabricating semiconductor device

Also Published As

Publication number Publication date
JP4519874B2 (ja) 2010-08-04

Similar Documents

Publication Publication Date Title
US8072601B2 (en) Pattern monitor mark and monitoring method suitable for micropattern
US7720632B2 (en) Dimension measuring apparatus and dimension measuring method for semiconductor device
US9007571B2 (en) Measurement method of overlay mark
JP4511582B2 (ja) マスクパターンの補正方法、フォトマスク、および半導体装置の製造方法
JP2010278041A (ja) インプリント用テンプレートの形成方法およびこのテンプレートを用いたインプリント方法
CN103365072A (zh) 用于生成掩模图案的方法
JP4519874B2 (ja) プロセスモニター方法、プロセス制御方法、及びプロセスモニターマークの形成方法
JP2015095631A (ja) 半導体装置
US8234602B2 (en) Semiconductor-device manufacturing method
CN112949236A (zh) 刻蚀偏差的计算方法以及计算系统
JP5356089B2 (ja) エッチング近接効果補正モデルの作成方法、エッチング近接効果補正モデル、マスクパターンの補正方法、フォトマスク、半導体装置の製造方法、および半導体装置
US20160260643A1 (en) Semiconductor device and manufacturing method of semiconductor device
JP4634929B2 (ja) フォトマスク、ショット重ね合わせ精度測定方法、及び半導体装置の製造方法
JP4788258B2 (ja) 荷電粒子用転写マスク及びその製造方法並びに荷電粒子用転写マスクを用いた転写方法
JP2014216490A (ja) パターン座標補正方法およびパターン座標補正装置
US20210255537A1 (en) Method of manufacturing phase-shifting photomask
US20230092256A1 (en) Mark, template, and semicondctor device manufacturing method
JP4013727B2 (ja) バーニアパターン及びそれを用いたマスク合わせ方法、パターン測長方法
KR100677035B1 (ko) 미세 패턴의 임계 치수 및 측벽 경사 각도 측정 방법
JP2016152283A (ja) 半導体装置の製造方法
KR100687398B1 (ko) 반도체 장치의 오버레이 측정 방법
JP2005072213A (ja) 荷電粒子線露光方法
TW202144905A (zh) 半導體製程用游標尺及使用其進行的微影製程檢測方法
KR20070071657A (ko) 반도체 소자의 오버레이 버니어 형성 방법
JP2005235896A (ja) フォーカス確認方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090804

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100420

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100519

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140528

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees