JP2005235896A - フォーカス確認方法 - Google Patents

フォーカス確認方法 Download PDF

Info

Publication number
JP2005235896A
JP2005235896A JP2004041098A JP2004041098A JP2005235896A JP 2005235896 A JP2005235896 A JP 2005235896A JP 2004041098 A JP2004041098 A JP 2004041098A JP 2004041098 A JP2004041098 A JP 2004041098A JP 2005235896 A JP2005235896 A JP 2005235896A
Authority
JP
Japan
Prior art keywords
focus
pattern
focus confirmation
dimension
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004041098A
Other languages
English (en)
Inventor
Kenichi Sugawara
健一 菅原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004041098A priority Critical patent/JP2005235896A/ja
Publication of JP2005235896A publication Critical patent/JP2005235896A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】フォーカス管理用パターンと半導体装置の回路パターンの形状が異なることから、フォーカス特性が乖離し、最も重要な回路パターンのフォーカス安定性に欠ける問題点を有していた。
【解決手段】ウエハ上に形成した、段差低部領域1と段差高部領域2の段差量Dを測定する。次に、ウエハ上にフォーカス確認用パターン3を形成する。次に段差低部領域1上に形成されたフォーカス確認パターン3の寸法L1と、段差高部領域2上に形成されたフォーカス確認パターン3の寸法L2を寸法測定装置によって測定する。
次に前記段差量Dと前記寸法L1及びL2の関係から、予めフォーカス確認用パターンの焦点位置とパターン寸法の関係を測定し算出した焦点寸法理論曲線11と比較することにより、最適フォーカス位置を求める。
【選択図】図1

Description

本発明は、半導体装置の製造に際して、露光装置におけるフォーカス条件を設定するのに適したフォーカス確認方法に関する。
近年、半導体のデザインルールは微細化され、従来問題の無かった露光時のフォーカスずれも致命的な欠陥発生の原因となってきている。例えば、フォーカス位置が0.15μmシフトすると20nm以上の寸法変動が発生しデザインルールが0.2μmの回路パターンでは10%の寸法変動に相当し、デバイス性能に致命的な影響を与える原因となっている。
以下図面を参照しながら、上記した従来のフォーカス確認方法の一例について説明する。図5は従来のフォーカス確認方法の一例を示す概略図で、フォーカスずれに応じてパターン寸法の変わるフォーカス確認パターンを有するマスク102を用いてウエハ104上にパターンを転写し、パターン転写時にフォーカス測定装置105による位置情報を取得し、ウエハ104上に形成されたフォーカス確認パターン106を寸法測定装置により計測し、取得された位置情報と寸法の関係からフォーカス位置ずれ量及び位置ずれ方向を求めている(例えば、特許文献1参照。)。
特開2001−351853号公報
しかしながら上記のような構成では、フォーカス管理用パターンと半導体装置の回路パターンの形状が異なることから、フォーカス特性が乖離し、最も重要な回路パターンのフォーカス安定性に欠ける問題点を有していた。
本発明は上記問題点に鑑み、ウエハ表面の回路パターンに最適なフォーカス値を精度良く測定し歩留まり向上、品質向上および生産性向上を実現することができるフォーカス確認方法を提供するものである。
上記問題点を解決するために本発明のフォーカス確認方法は、半導体基板上に高低差をもつ段差を形成し、最適化を行うパターンと同等のパターンを、前記の段差の段差高部と段差低部にフォーカス管理マークを形成し、各パターンの寸法を計測し、段差の高低差を計測し、あらかじめ計測したフォーカス位置と寸法の関係から最適フォーカス位置を算出することによりフォーカス位置を求める。
以上のように本発明は、最適化を行うパターンと同等のパターンをフォーカス管理に用いることで、半導体製造における歩留まり向上、品質向上および生産性向上を実現することができる。
次に以下本発明の一実施の形態のフォーカス確認方法について説明する。
まず、本発明のフォーカス確認方法について、第一の実施の形態について図面を参照しながら説明する。
図1は本発明の実施の形態におけるフォーカス確認パターンの要部の平面図を示すものである。1は下地パターン上に堆積させたプラズマTEOS等で構成された基板凹部で段差低部領域である。2は下地パターン上に堆積させたプラズマTEOS等で構成された基板凸部で段差高部領域である。3はフォーカス確認パターンである。4a、4b、4cはアルミ等をエッチングして形成された下地パターンである。
図2は本発明の実施の形態におけるフォーカス確認パターンの要部の断面図を示すものである。段差Dは段差低部領域1と段差高部領域2の高低差によって形成される。5はプラズマTEOS等で構成される層間膜である。
図3はCMPのパターンピッチと研磨量の特性である。
図4はフォーカス確認用パターンの焦点位置とパターン寸法の関係を測定し算出した焦点寸法理論曲線である。
まず、段差測定装置(走査型プローブ顕微鏡)によりウエハ上に形成した、段差低部領域1と段差高部領域2の段差量Dを測定する。段差低部領域1と段差高部領域2の形成方法の概要の一例として酸化膜で構成される基板低部最上層膜上に、アルミ積層膜を堆積後、積層膜の一部をエッチングにより除去し形成する。4a、4b、4c間は所望の間隔に形成する。その後、プラズマTEOS等の酸化膜を堆積後、CMPにて研磨する。CMPはその研磨特性から、4a、4b、4cのパターンピッチと研磨量には図3の関係があり、所望の段差Dを形成することが出来る。本実施の形態では前記段差低部領域1と段差高部領域2の段差量Dを100nmに調整した。
次に、ウエハ上にフォーカス確認用パターン3を形成する。フォーカス確認用パターンは投影露光後280nmに形成されるように拡大マスク(レチクル)上に形成している。フォーカス確認用パターン3の形成方法の概要の一例として、上記段差を形成したウエハ上にポジ型レジストを厚さ510nmにスピンコートし、その上にさらに上層反射防止膜を厚さ43nmにスピンコートする。その後、上記マスクを用いて露光波長248nmで縮小投影露光を行いパターンの転写を実施する。次に、ウエハを100℃90秒でポストエクスポージャーベーク(PEB)した後、2.38%濃度のアルカリ現像液にて60秒現像を行い、フォーカス確認用パターンを形成する。
次に段差低部領域1上に形成されたフォーカス確認パターン3の寸法L1と、段差高部領域2上に形成されたフォーカス確認パターン3の寸法L2を寸法測定装置(電子顕微鏡)によって測定する。
次に前記段差量Dと前記寸法L1及びL2の関係から、予めフォーカス確認用パターンの焦点位置とパターン寸法の関係を測定し算出した焦点寸法理論曲線11と比較することにより、ウエハ基準面の焦点位置を算出する。ウエハ基準面の焦点位置の算出方法の一例としては、寸法L1と焦点寸法理論曲線11を比較することによりデフォーカスの絶対値|F1|が求まる。また、段差高部のフォーカス値は|F1|より段差量Dだけ負のデフォーカス値となるのでF2およびF2’となる。このデフォーカス値F2およびF2’での理論曲線の寸法L0およびL0’と、寸法L2とを比較した結果、寸法L0と同等であることからデフォーカス値の符号を判断できた。そして先に求めたデフォーカス絶対値の値と組み合わせて、符号を含めたフォーカス位置ずれ量を求めることができる。
次に、前述のウエハ基準面の焦点位置と、フォーカス位置ずれ量から、露光時のフォーカス位置の補正を行い、次ロットのウエハ露光を実施したところ、最適のフォーカス位置で露光する事ができた。
以上のように本実施の形態によれば、半導体装置に高低差をもつ段差を形成し、その段差部にフォーカス確認パターンを転写して、段差量とパターン寸法を計測することによりフォーカス状態からのずれ量およびずれた方向を高精度かつ簡便に検出することができ露光精度の向上、歩留り向上を実現することが可能となる。
また、本実施の形態の段差、およびフォーカス確認パターンを露光区画のセンターと4隅に形成することによりレベリングの管理にも適用することができる。
なお、本実施の形態ではフォーカス確認パターンにラインアンドスペースパターンを使用したが、単独のラインパターンまたはスペースパターンを使用しても良い。また、フォーカス確認パターンは段差間で独立していても良い。
本発明にかかるフォーカス確認方法は、最適化を行うパターンと同等のパターンをフォーカス管理に用いる手段を有し、半導体装置の製造に際して、露光装置におけるフォーカス条件を設定するのに適したフォーカス確認方法に関する方法として有用である。
本発明のフォーカス確認パターンの要部の平面図 本発明のフォーカス確認パターンの要部の断面図 CMPのパターンピッチと研磨量の特性を示した図 フォーカス確認用パターンの焦点位置とパターン寸法の関係を示した図 フォーカスモニタ方法の従来例を説明する図
符号の説明
1 段差低部領域
2 段差高部領域
3 フォーカス確認パターン
11 焦点寸法理論曲線
104 ウエハ
106 フォーカス確認パターン

Claims (5)

  1. 半導体基板上に2段以上の段差を形成する工程と、各段差上にフォーカス確認パターンを形成する工程と、前記段差上に形成された前記フォーカス確認パターンの寸法を計測する工程と、半導体基板上に形成された前記段差の段差量を計測する工程と、計測された各段差におけるパターン寸法と段差量に基づいてフォーカス位置を求める工程を含むことを特徴とするフォーカス確認方法。
  2. 予め前記フォーカス確認パターンを複数のフォーカス設定値で半導体基板上に形成し、基板上のパターン寸法とフォーカス位置との関係を求めておき、この関係に基づいて、前記計測されたパターン寸法に対するフォーカス位置を求めることを特徴とする請求項1記載のフォーカス確認方法。
  3. フォーカス確認パターンを露光区画内に2カ所以上配置することを特徴とする請求項1記載のフォーカス確認方法。
  4. 前記フォーカス確認パターンは少なくとも1つのラインパターンまたはスペースパターンからなることを特徴とする請求項1記載のフォーカス確認方法。
  5. 前記フォーカス確認パターンは段差毎に分離している事を特徴とする請求項1記載のフォーカス確認方法。
JP2004041098A 2004-02-18 2004-02-18 フォーカス確認方法 Pending JP2005235896A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004041098A JP2005235896A (ja) 2004-02-18 2004-02-18 フォーカス確認方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004041098A JP2005235896A (ja) 2004-02-18 2004-02-18 フォーカス確認方法

Publications (1)

Publication Number Publication Date
JP2005235896A true JP2005235896A (ja) 2005-09-02

Family

ID=35018551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004041098A Pending JP2005235896A (ja) 2004-02-18 2004-02-18 フォーカス確認方法

Country Status (1)

Country Link
JP (1) JP2005235896A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006005003A (ja) * 2004-06-15 2006-01-05 Fujitsu Ltd 露光計測方法及び装置、並びに半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006005003A (ja) * 2004-06-15 2006-01-05 Fujitsu Ltd 露光計測方法及び装置、並びに半導体装置の製造方法
JP4588368B2 (ja) * 2004-06-15 2010-12-01 富士通セミコンダクター株式会社 露光計測方法及び装置、並びに半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP3850746B2 (ja) フォトマスク、フォーカスモニター方法、露光量モニター方法及び半導体装置の製造方法
US8143731B2 (en) Integrated alignment and overlay mark
US7592104B2 (en) Mask blank substrate, mask blank, exposure mask, mask blank substrate manufacturing method, and semiconductor manufacturing method
US7160654B2 (en) Method of the adjustable matching map system in lithography
US20130001753A1 (en) Template substrate and method for manufacturing same
US20230266658A1 (en) Reflective structure, reflective mask blank, reflective mask and method of manufacturing semiconductor device
US20070035039A1 (en) Overlay marker for use in fabricating a semiconductor device and related method of measuring overlay accuracy
US7582395B2 (en) Overlay mark
JP2004361432A (ja) 露光マスク基板製造方法、露光マスク製造方法、及び半導体装置製造方法
US7147977B2 (en) Method for fabricating semiconductor device and method for fabricating semiconductor substrate used in the semiconductor device
JP2006332177A (ja) 半導体ウエハ、その製造方法及びマスク
JP5011774B2 (ja) 転写マスクブランク及び転写マスク並びにパターン露光方法
JP2005235896A (ja) フォーカス確認方法
KR20090099871A (ko) 반도체 소자의 정렬키 및 그 형성 방법
JP4519874B2 (ja) プロセスモニター方法、プロセス制御方法、及びプロセスモニターマークの形成方法
JP3828063B2 (ja) 半導体装置の製造方法
KR100872984B1 (ko) 반도체 소자의 미세 패턴 임계치수 측정방법 및 측정용 sem
KR100687398B1 (ko) 반도체 장치의 오버레이 측정 방법
JP2022138502A (ja) 重ね合わせマーク、位置ずれ検出方法及び装置、半導体装置の製造方法
KR20070093186A (ko) 오버레이 계측방법
JP2003177505A (ja) 露光パターンの形成方法
JP2002025899A (ja) アライメントマークおよびアライメント方法
JP2006128398A (ja) ステンシルマスク及び露光方法
KR20090036013A (ko) 노광 마스크, 그의 형성 방법 및 그를 이용한 반도체 소자형성 방법
KR20000018993A (ko) 반도체 리소그래피 공정의 오버레이 측정키 장치및 측정 방법