JP2022138502A - 重ね合わせマーク、位置ずれ検出方法及び装置、半導体装置の製造方法 - Google Patents

重ね合わせマーク、位置ずれ検出方法及び装置、半導体装置の製造方法 Download PDF

Info

Publication number
JP2022138502A
JP2022138502A JP2021038418A JP2021038418A JP2022138502A JP 2022138502 A JP2022138502 A JP 2022138502A JP 2021038418 A JP2021038418 A JP 2021038418A JP 2021038418 A JP2021038418 A JP 2021038418A JP 2022138502 A JP2022138502 A JP 2022138502A
Authority
JP
Japan
Prior art keywords
stepped portion
depth information
steps
mark
center
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021038418A
Other languages
English (en)
Inventor
奨 川田原
Sho Kawadahara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2021038418A priority Critical patent/JP2022138502A/ja
Priority to TW110123349A priority patent/TWI802919B/zh
Priority to CN202110869330.4A priority patent/CN115084094A/zh
Priority to US17/405,413 priority patent/US11646239B2/en
Publication of JP2022138502A publication Critical patent/JP2022138502A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B9/00—Measuring instruments characterised by the use of optical techniques
    • G01B9/02—Interferometers
    • G01B9/02015—Interferometers characterised by the beam path configuration
    • G01B9/02017—Interferometers characterised by the beam path configuration with multiple interactions between the target object and light beams, e.g. beam reflections occurring from different locations
    • G01B9/02019—Interferometers characterised by the beam path configuration with multiple interactions between the target object and light beams, e.g. beam reflections occurring from different locations contacting different points on same face of object
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70681—Metrology strategies
    • G03F7/70683—Mark designs
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70775—Position control, e.g. interferometers or encoders for determining the stage position
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

Figure 2022138502000001
【課題】プロセスによる影響を受け難く精度良く検出が可能な重ね合わせマークを提供する。
【解決手段】実施形態による重ね合わせマークは、基板又はその上に形成された層の表面から第１の方向に段階的に降下する複数の第１の段を含む第１の段差部と、前記表面から前記第１の方向と異なる第２の方向に段階的に降下し、前記複数の第１の段の数と同数の複数の第２の段を含み、前記第１の段差部に対して離間し、かつ回転対称に配置される第２の段差部とを備える。
【選択図】図１

Description

本発明の実施形態は、重ね合わせマーク、位置ずれ検出方法及び装置、半導体装置の製造方法に関する。
例えば半導体メモリなどの半導体装置では、高密度集積化のため、３次元構造が採用されている。このため、シリコンウエハなどの半導体基板の上には、幾つもの層が重ね合わされ、上下に隣接する２つの層の間で精度良く位置合わせを行うことが重要となっている。高精度の位置合わせのために重ね合わせマークが用いられるが、一つの層を形成する間に行われる複数のプロセスにより重ね合わせマークそのものが影響を受け、重ね合わせマークを精度良く検出することが難しくなる場合もある。
特開２０１７－２１５５５６号公報
一つの実施形態は、プロセスによる影響を受け難く、精度良く検出が可能な重ね合わせマークを提供する。
一つの実施形態による重ね合わせマークは、第１の段差部と第２の段差部とを備える。第1の段差部は、基板又はその上に形成された層の表面から第１の方向に段階的に降下する複数の第１の段を含む。第２の段差部は、前記表面から前記第１の方向と異なる第２の方向に段階的に降下し、前記複数の第１の段の数と同数の複数の第２の段を含み、前記第１の段差部に対して離間し、かつ回転対称に配置される。
図１は、本実施形態による重ね合わせマークを説明するための模式図である。 図２は、本実施形態による半導体装置の製造方法を説明するフローチャートである。 図３は、本実施形態による半導体装置の製造方法で行われるステップの原理を説明するための模式図である。 図４は、本実施形態による半導体装置の製造方法で行われるステップの原理を説明するための模式図である。 図５は、本実施形態による半導体装置の製造方法で行われるステップの原理を説明するための模式図である。 図６は、比較例の重ね合わせマークを説明するための模式図である。 図７は、本実施形態による重ね合わせマークの効果を説明する模式図である。 図８は、本実施形態による重ね合わせマークの形成方法を模式的に示す断面図である。 図９は、本実施形態による重ね合わせマークの形成方法を模式的に示す断面図である。 図１０は、第２の実施形態による位置合わせ装置を示す模式図である。 図１１は、第1の実施形態による実施形態による重ね合わせマークの変形例を示す上面図である。
以下、添付の図面を参照しながら、本発明の限定的でない例示の実施形態について説明する。添付の全図面中、同一または対応する部材または部品については、同一または対応する参照符号を付し、重複する説明を省略する。また、図面は、部材もしくは部品間、または、種々の層の厚さの間の相対比を示すことを目的とせず、したがって、具体的な厚さや寸法は、以下の限定的でない実施形態に照らし、当業者により決定されてよい。
（第１の実施形態）
初めに、図１から図５までを参照しながら、第1の実施形態による重ね合わせマーク及びこれを用いた、半導体装置の製造方法について説明する。図１は、本実施形態による重ね合わせマークを説明するための模式図であり、図２は、本実施形態による半導体装置の製造方法を説明するフローチャートである。図３から図５までは、この製造方法で行われるステップの原理を説明するための模式図である。
図１（ａ）は、ショット領域を概略的に示す上面図である。図示のとおり、ショット領域ＳＲは、例えば６つの半導体チップ領域ＴＲを含むことができる。また、図示の例では、ショット領域ＳＲの周囲、例えばスクライブライン（カーフ領域とも言う）には、８つのオーバーレイマークＯＭ（以下、単にマークＯＭと言う）が配置されている。これらのマークＯＭは、半導体基板上に形成される半導体装置のレイヤーの間の位置ずれを検出するために設けられる。
本実施形態において、マークＯＭは、図１（ｂ）及び図１（ｃ）に示すように、基板Ｓの表層にｘ軸方向に延び、ｙ軸方向に互いに離間して配置される２列の段差マーク（段差部）ＭＳ１，ＭＳ２を有している。段差マークＭＳ１は、図１（ｃ）に示すように、基板Ｓの表面から図中のｘ軸の＋方向に沿って段階的に降下する８つの段Ｓ１～Ｓ８を有している。一方、段差マークＭＳ２は、基板Ｓの表面からｘ軸の－方向に沿って段階的に降下する８つの段Ｓ１～Ｓ８を有している。すなわち、段差マークＭＳ１，ＭＳ２の段Ｓ１～Ｓ８は、ｘ軸に沿って互いに反対向きに降下している。また、段差マークＭＳ１，ＭＳ２はｙ軸方向に離間している。したがって、段差マークＭＳ１，ＭＳ２は、領域ＲＭＡ内の任意の点を中心として互いに回転対称（詳細には点対称）に配置されることとなる。なお、図１（ｂ）では、便宜上、段Ｓ１～Ｓ８のうち深い段ほど濃いグレーで示している。
また、段差マークＭＳ１，ＭＳ２における各段Ｓ１～Ｓ８の幅（ｘ軸方向の長さ）は、製造する半導体装置にもよるが、例えば１～２μｍであってよく、高さ（ｙ軸方向の長さ）は、例えば５０ｎｍ程度であってよい。マークＯＭは、一辺の長さが例えば２５～３５μｍの矩形形状を有してよい。
また、本実施形態では、段差マークＭＳ１，ＭＳ２の間には領域ＲＭＡが設けられ、ここにはレジストマークＲＭが形成されて良い。レジストマークＲＭは、領域ＲＭＡにフォトレジストで形成されてよく、それぞれｙ軸方向に延び、ｘ軸に並んだ複数のストライプＳｔを有することができる。レジストマークＲＭは、基板Ｓ上にこれから形成されるレイヤーのためのフォトレジストマスクとともに形成され、段差マークＭＳ１，ＭＳ２は、そのレイヤーの下層のレイヤーを形成する際に形成されている。すなわち、レジストマークＲＭは、下層のレイヤーが形成されるときにはなく、その一層上のレイヤーを形成する際に形成される。
次に、図２から図５までを参照しながら、本実施形態によるマークＯＭを用いた半導体装置の製造方法について説明する。図２は、本実施形態による製造方法を説明するフローチャートである。図３は、この製造方法で行われる、マークＯＭに対するレーザ光の走査を説明する模式図であり、図４は、レーザ光の走査で得られた信号及びその処理について説明する模式図であり、図５は、この製造方法で行われる位置ずれ判定を説明する模式図である。以下の説明では、まず、マークＯＭが形成された後に下層のレイヤーが形成され、最表面に酸化シリコン膜ＳＯが露出しているものとする。すなわち、マークＯＭの段差マークＭＳ１，ＭＳ２は酸化シリコン膜ＳＯにより埋め込まれている。
まず、ステップＳ１１において、下層のレイヤーが形成された基板Ｓの上にフォトレジスト膜が形成され、フォトレジスト膜がパターン化されて、これから形成されるレイヤーのためのエッチングマスク（不図示）が形成される。エッチングマスクは、フォトマスク（レチクル）を用いてフォトレジスト膜を露光することにより形成されてよい。または、ナノインプリントテンプレートを用いてフォトレジスト膜をパターニングすることにより、エッチングマスクが形成されてもよい。エッチングマスクが形成される際には、マークＯＭのレジストマーク領域ＲＭＡにレジストマークＲＭもまた形成される。なお、フォトレジスト膜が形成される前に、その下地層として反射防止膜等が形成された場合には、エッチングマスク及びレジストマークＲＭが形成された後に、反射防止膜等が除去されることが望ましい。
次に、マークＯＭの段差マークＭＳ１，ＭＳ２の深度情報が取得される。具体的には、ステップＳ１２において、図３（ａ）に示すように、まず、マークＯＭの段差マークＭＳ１に対してレーザ光が走査される。具体的には、図示のように、センサＣＳＲの出射部ＥＭＴから段差マークＭＳ１に向けてレーザ光ＩＬが出射され、レーザ光ＩＬが照射された点からの反射光ＲＬが受光部ＲＣＶにより受光される。センサＣＳＲが段差マークＭＳ１に沿って移動していくと、段Ｓ１から段Ｓ８までがレーザ光ＩＬにより順次照射され、それぞれの段Ｓ１～Ｓ８からの反射光ＲＬが検出される。
ここで、段Ｓ１～Ｓ８が深くなるに従って、レーザ光ＩＬ及び反射光ＲＬの酸化シリコン膜ＳＯによる吸収量が増大するため、反射光ＲＬの強度が小さくなる。したがって、図３（ｂ）に示すように、レーザ光ＩＬの照射位置と反射光ＲＬの受光強度との関係を表すグラフにおいて、反射光ＲＬの受光強度は、横軸に対して（センサＣＳＲの移動距離に従って）段階的に減少していく。このような段階的な減少は、マークＯＭの段差マークＭＳ１の各段Ｓ１～Ｓ８の深度を反映しており、したがって、段差マークＭＳ１の深度情報が取得される。次いで、段差マークＭＳ２に対してレーザ光が走査され、同様に段差マークＭＳ２の深度情報が取得される。
次に、ステップＳ１３において、ステップＳ１２で取得された深度情報に基づき、段差マークＭＳ１の段Ｓ１～Ｓ８の位置が検出される。すなわち、図４（ａ）に示すように、ｘ軸に対して反射光ＲＬの強度を微分すると、微分値が急激に変化し、極大値ＬＭＶが現れる。これらの極大値ＬＭＶの位置が段Ｓ１～Ｓ８それぞれの縁に対応している。これにより、図４（ｂ）に示すように、段Ｓ１～Ｓ８の縁のそれぞれの位置Ｐ１～Ｐ８が検出される。このような検出（ステップＳ１３）は、段差マークＭＳ２についても行われ、段差マークＭＳ２の段Ｓ１～Ｓ８の縁の位置が検出される。
次いで、ステップＳ１４において、ステップＳ１３で検出された段差マークＭＳ１の各段Ｓ１～Ｓ８の縁の位置Ｐ１～Ｐ８に基づき、段差マークＭＳ１，ＭＳ２の回転中心が求められる。具体的には、図５（ａ）に示すように、例えば段差マークＭＳ１における段差マークＭＳ２に対向する辺と段Ｓ１の縁の位置Ｐ１との交点ＣＰと、段差マークＭＳ２おける段差マークＭＳ１に対向する辺と段Ｓ１の縁の位置Ｐ１との同様の交点とを線分Ｌ１で結ぶ。これが段差マークＭＳ１，ＭＳ２の残りの段についても行われ、これらの線分が交わる点Ｃ１が求められる。この点は、段差マークＭＳ１と段差マークＭＳ２の回転中心（以下、回転中心Ｃ１という場合がある）に相当する。
なお、回転中心は、図４（ａ）に示す曲線ＣＶＬに基づいて求めてもよい。具体的には、段差マークＭＳ１とＭＳ２のそれぞれについて曲線ＣＶＬを任意の点で座標系（ｘ軸、ｙ軸）ごと１８０°回転させたときに、両者の曲線ＣＶＬが重なる場合、その点が回転中心として求まる。また、曲線ＣＶＬの代わりに、（階段状の）反射光強度曲線（例えば図３（ｂ）、図４（ａ）、図４（ｂ）参照）を用いてもよい。
続けて、ステップＳ１５においてレジストマークＲＭの重心Ｃ２が求められる。次に、ステップＳ１６にて、段差マークＭＳ１，ＭＳ２の回転中心Ｃ１とレジストマークＲＭの重心との差異（ずれ）が求められる。続けて、ステップＳ１７において、その差異が基準の範囲内に収まるかが判断される。基準範囲内に収まっていると判断された場合（ステップＳ１７：Ｙｅｓ）、ステップＳ１１にて形成されていたエッチングマスクを用いたエッチングが行われる。一方、差異が基準の範囲に収まっていないと判断された場合（ステップＳ１７：Ｎｏ）、レジストマスクが剥離され、ステップＳ１１において再びエッチングマスクが形成される。この後、上述のステップＳ１２以降のステップが、ステップＳ１７にて差異が基準の範囲内に収まると判断されるまで繰り返される。差異が基準の範囲内に収まると判断されると（ステップＳ１７：Ｙｅｓ）、そのエッチングマスクを用いたエッチングが行われ、本実施形態による半導体装置の製造方法が終了する。なお、この製造方法は、半導体装置におけるレイヤー間の位置ずれ検出方法を含んでいる。すなわち、上述のステップＳ１１からＳ１７までは位置ずれ検出方法として実施され得る。
次に、比較例を参照しながら、本実施形態によるマークＯＭ及びこれを用いた半導体装置の製造方法の効果について説明する。図６は、比較例によるオーバーレイマークＯＭＣ（マークＯＭＣと言う）を模式的に示す断面図である。図示のとおり、比較例によるマークＯＭＣでは、実施形態によるマークＯＭとは異なり、ほぼ同じ深さを有する４つの凹部が周期的に形成されている。作製される半導体装置によっては、例えば下地層としての基板ＳにマークＯＭＣが形成された後、その下地層の上に例えば酸化シリコンを含む薄膜ＳＯが堆積される場合がある。このとき、例えば、図６（ａ）に示すように、パーティクルＰＣＬが堆積中に薄膜ＳＯに付着してしまい、薄膜ＳＯ中に取り込まれることが起こり得る。この場合、薄膜ＳＯの堆積が進行していくのに伴って、その形状が反映されて薄膜ＳＯの表面に例えば凸状の欠陥ＢＭＰが生じることがある。そのような欠陥ＢＭＰは、後続の例えばフォトリソグラフィ工程などのプロセスに悪影響を与えるおそれがある。そのため、薄膜ＳＯの堆積後に、図６（ｂ）に示すように、化学機械平坦化（ＣＭＰ）法を用いて薄膜ＳＯの表面を平坦化することにより、除去される場合がある。
ここで、比較例のマークＯＭＣの場合、平坦化による研磨量が偶発的に大きくなったときには、マークＯＭＣの上端部の角が削られてしまうことがある。具体的には、ＣＭＰ装置のパッドの移動方向に対向する角部が特に削られ易く、図６（ｃ）に示すように、角部に傾斜面ＳＥが生じる場合がある。マークＯＭＣは、上方から例えば撮像素子で撮像することにより検出されるため、傾斜面ＳＥが生じると、図６（ｄ）に示すようにマークＯＭＣの各凹部の境界が曖昧になってしまうおそれがある。このため、マークＯＭＣを精度良く検出することが難しくなる可能性がある。
これに対し、本実施形態によるマークＯＭは段差マークＭＳ１，ＭＳ２を有し、これらは下地層に形成され、互いに逆向きに段階的に降下する各段Ｓ１～Ｓ８を有している。この場合、仮に、図７（ａ）に示すように薄膜ＳＯの平坦化が行われ、図７（ｂ）に示すように、上端部が削られて傾斜面ＳＥが生じたとしても、これよりも深い部分に位置する段Ｓ１～Ｓ８が削られることは殆どない。すなわち、各段Ｓ１～Ｓ８の縁に傾斜面は生じることは殆どない。そして、センサＣＳＲにより、各段Ｓ１～Ｓ８がレーザ光で走査されて、段差マークＭＳ１，ＭＳ２の各段Ｓ１～Ｓ８の縁の位置が検出される。このため、平坦化の影響を受けることなく、精度良くマークＯＭを検出することが可能となる。したがって、段差マークＭＳ１，ＭＳ２の回転中心Ｃ１を精度よく検出することが可能となり、この重心と、レジストマークＲＭの重心Ｃ２とが基準の範囲内に収まるかどうかの判断も精度よく行われる。よって、レイヤー間で顕著な位置ずれが生じたままエッチングが行われる可能性が低減され、その結果として、レイヤー間の位置ずれが低減される。以上より、本実施形態によるマークＯＭ及びこれを用いた半導体装置の製造方法の効果が理解される。
次に、図８及び図９を参照しながら、段差マークＭＳ１（ＭＳ２）の形成方法について説明する。図８及び図９は、段差マークＭＳ１の形成方法の各工程を説明する模式的な断面図である。ここでは、下地層としての基板Ｓに段差マークＭＳ１を形成する場合を例にとる。まず、図８（ａ）に示すように、基板Ｓの上にレジスト膜ＲＦが形成され、このレジスト膜ＲＦに対してテンプレートＴＰが押し付けられている。テンプレートＴＰは、段差マークＭＳ１の各段Ｓ１～Ｓ８に対応した８つの段を有している。レジスト膜ＲＦに押し付けられたテンプレートＴＰを通して当該レジスト膜ＲＦに対して紫外光を照射すると、レジスト膜ＲＦが硬化する。この後、図８（ｂ）に示すように、テンプレートＴＰをレジスト膜ＲＦから剥離すると、パターン化され階段状のパターンを有したレジスト膜ＲＦが得られる。この後、パターン化されたレジスト膜ＲＦの最も低い段において、基板Ｓの表面に所定の残膜厚（ＲＬＴ）で残るレジストが除去され、基板Ｓの表面が露出する。
続けて、図８（ｃ）に示すように、パターン化されたレジスト膜ＲＦをマスクとして用い、基板Ｓに対して、例えばプラズマを利用したエッチングが行われる。このエッチングにおいては、レジスト膜ＲＦの最も低い段（の踏板面）において露出した基板Ｓの表面からエッチングされていく。エッチングが進むにつれて、レジスト膜ＲＦが次第に薄くなっていくため、図９（ａ）に示すように、レジスト膜ＲＦの２番目、３番目、・・・に低い段において基板Ｓの表面が順次露出していき、露出した表面が順次エッチングされていく。レジスト膜ＲＦのうちの最も高い段において基板Ｓの表面が露出し、その露出面からエッチング始まった後、所定の時間が経過した時にエッチングが終了する。レジスト膜ＲＦの各段が順次消失することにより基板Ｓの表面は局所的に露出され、露出した表面からエッチングされていくため、露出していた時間が長い部分ほど、深くエッチングされる。このため、図９（ｂ）に示すように、基板Ｓに階段状の段が形成され、これにより段差マークＭＳ１が得られる。ここで、テンプレートＴＰは、段差マークＭＳ２に対応した８つの段を有することができ、これにより、段差マークＭＳ１とともに段差マークＭＳ２も得られる。
（第２の実施形態）
次に、図１０を参照しながら、第２の実施形態による位置ずれ検出装置について説明する。図１０（ａ）は、本実施形態による位置ずれ検出装置１０を模式的に示す上面図であり、図１０（ｂ）は、位置ずれ検出装置１０を模式的に示す側面図である。図１０（ａ）及び図１０（ｂ）に示すように、位置ずれ検出装置１０は、半導体ウエハなどの基板が収容される容器ＦＯＵＰ１～ＦＯＵＰ４（Ｆｒｏｎｔ Ｏｐｅｎｉｎｇ Ｕｎｉｆｉｅｄ Ｐｏｄ）が載置されるテーブル１０Ｔを有し、テーブル１０Ｔに載置された容器ＦＯＵＰ１～ＦＯＵＰ４は、位置ずれ検出装置１０の本体部１０Ｍに対して気密に接続される。本体部１０Ｍ内には、搬送ロボット１０Ｒ、支持ステージ１０Ｓ、駆動部１０Ｄ、及びセンサＣＳＲが設けられている。
搬送ロボット１０Ｒは、例えば先端にピックが設けられたアーム１０Ａを有する。搬送ロボット１０Ｒは、このアーム１０Ａを用いて、容器ＦＯＵＰ１～ＦＯＵＰ４のいずれかから半導体ウエハなどの基板を取り出し、その基板を支持ステージ１０Ｓへ受け渡す。また、搬送ロボット１０Ｒは、支持ステージ１０Ｓから基板を受け取り、その基板をもとの容器に搬入する。支持ステージ１０Ｓは、その表面上に基板を静電的に支持する静電チャックなどの保持機構を有することができ、これにより基板は支持ステージ１０Ｓの表面上に確実に固定される。また、支持ステージ１０Ｓは、表面から出没する支持ピン（不図示）を有することができる。これにより、搬送ロボット１０Ｒのアーム１０Ａと支持ステージ１０Ｓとの間で基板の受け渡しが可能となる。駆動部１０Ｄは支持ステージ１０Ｓを上下方向及び水平方向に駆動する。駆動部１０Ｄ、例えばエンコーダを含むことができ、これにより、支持ステージ１０Ｓひいては支持ステージ１０Ｓに支持される基板を高精度かつ高速に移動させることが可能となる。したがって、上述の段差マークＭＳ１，ＭＳ２の深度情報を精度よく確実に取得することが可能となる。
制御部１０Ｃは、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などを含むコンピュータとして実現され得る。また、制御部１０Ｃは、特定用途向け集積回路（ＡＳＩＣ）、プログラマブルゲートアレイ（ＰＧＡ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）を始めとするハードウェアにより実現されてもよい。制御部１０Ｃは、所定の処理プログラムに従って、搬送ロボット１０Ｒ、駆動部１０Ｄ、及びセンサＣＳＲなどを制御する。具体的には、処理プログラムは、上述の半導体装置の製造方法又は位置ずれ検出方法を位置ずれ検出装置１０に実施させる命令群を含む。すなわち、制御部１０Ｃは、処理プログラムに基づいて位置ずれ検出装置１０の各部を制御することにより、半導体装置の製造方法又は位置ずれ検出方法を実施するように構成されている。なお、処理プログラムや、これに関連する各種のデータは、例えばハード・ディスク・ドライブ（ＨＤＤ）や半導体メモリ、サーバなどの非一時的なコンピュータ可読記憶媒体から有線又は無線で制御部１０Ｃにダウンロードされ得る。
以上のように構成された位置ずれ検出装置１０によれば、上述の半導体装置の製造方法又は位置ずれ検出方法が好適に実施され得、したがって、これらの方法により発揮される効果は位置ずれ検出装置１０によって発揮され得る。
（変形例）
以下、上述の実施形態によるマークＯＭの変形例について説明する。図１１（ａ）は、変形例１によるオーバーレイマークを示す上面図である。図示のとおり、オーバーレイマークＯＭ１（単にマークＯＭ１と言う）は、いわゆるアドヴァンスト・イメージング・計測（ＡＩＭ）マークに相当する。図１１（ａ）に示すマークＯＭ１は、４つの角部に段差マークＭＳ１（ＭＳ２）を有している。図示のとおり、隣接する段差マークＭＳ１とＭＳ２は互いに４回対称の関係にあり、対角線上に位置する２つの段差マークＭＳ１（ＭＳ２）は互いに点対称の関係にある。したがって、各段差マークＭＳ１又はＭＳ２（段Ｓ１～Ｓ８）についての深度情報を取得し、これに基づいて各段Ｓ１～Ｓ８の縁の位置情報を取得し、回転中心を求めることができる。各段Ｓ１～Ｓ８は段階的に降下しているため、例えばＣＭＰなどによる平坦化の影響を受け難い。したがって、変形例によるマークＯＭ１によっても、実施形態によるマークＯＭにより発揮される効果が発揮される。なお、段差マークＭＳ１，ＭＳ２の内側には、レジストマークＲＭが形成されるべき領域が確保されている。ここには、４つのレジストマークＲＭが回転対称に配置される。
図１１（ｂ）は、変形例２によるオーバーレイマークを示す上面図である。図示のとおり、オーバーレイマークＯＭ２（単にマークＯＭ２と言う）は、いわゆるバーインバー（ＢＩＢ）マークに相当する。マークＯＭ２においては、矢印ＳＤＸに沿って段階的に降下する段Ｓ１，Ｓ２，Ｓ３，Ｓ４が配置されて一つの段差マークが形成され、矢印ＳＤＹに沿って段階的に降下する段Ｓ１，Ｓ２，Ｓ３，Ｓ４が配置されて他の段差マークが形成されている。段Ｓ１～Ｓ４が互いに交差する方向（ＳＤＸ方向とＳＤＹ方向）に沿って配置されているため、２つの段差マークが回転対称に配置されることとなる。矢印ＳＤＸに沿って例えばレーザ光（ＩＬ）を走査することにより、段Ｓ１～Ｓ４の深度情報が取得される。また、矢印ＳＤＹに沿って例えばレーザ光（ＩＬ）を走査することにより、段Ｓ１～Ｓ４の深度情報が取得される。そして、それぞれの深度情報に基づき２つの段差マークの回転中心を求めることが可能となる。具体的には、例えば両者の反射光強度曲線を任意の点を中心に座標系ごと９０°回転させ、両曲線が重なった場合に、その点を回転中心とすることができる。マークＯＭ２においても各段Ｓ１～Ｓ４が段階的に降下しているため、例えばＣＭＰなどによる平坦化の影響を受け難い。したがって、変形例によるマークＯＭ２によっても、実施形態によるマークＯＭにより発揮される効果が発揮される。
（その他の変形例）
基板Ｓに形成されたマークＯＭを例にとって説明したが、マークＯＭは、半導体装置の製造工程のいずれかのステップにおいて、そのステップ時に露出した、例えば酸化シリコン層や窒化シリコン層などの絶縁層、又は金属や多結晶シリコン層などの導電層に形成されてもよい。
また、ショット領域の周囲（スクライブライン）にマークＯＭが形成される場合を例示したが、マークＯＭは、ショット領域内の半導体チップ領域の内部に形成されてもよい。これによれば、半導体チップ領域内の例えばビアやメモリピラーなどの素子要素に関し、レイヤー間での微細な位置ずれを検出することが可能となる。
さらに、段差マークＭＳ１，ＭＳ２はそれぞれ８つの段Ｓ１～Ｓ８までを有していたが、段の数は８つに限らず、マークＯＭが形成されるべき位置や、その位置に形成可能なマークＯＭの大きさ、使用するセンサＣＳＲの分解能などに応じて適宜決定されてよい。
また、上述の実施形態においては、センサＣＳＲにより検出された反射光ＲＬの強度に基づいて深度情報が得られたが、センサＣＳＲの代わりに、飛行時間（ＴＯＦ）型のセンサが利用されてもよい。これによれば、レーザ光の出射後、各段Ｓ１～Ｓ８で反射して戻ってくるまでの時間を距離に換算することにより、反射光ＲＬの強度に依らずに、深度情報を取得することが可能となる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
ＯＭ，ＯＭ１，ＯＭ２…オーバーレイマーク、ＳＲ…ショット領域、ＴＲ…半導体チップ領域、ＭＳ１，ＭＳ２…段差マーク（段差部）、Ｓ１～Ｓ８…段、ＲＭ…レジストマーク、ＲＭＡ…領域、Ｓｔ…ストライプ、ＣＳＲ…センサ、ＥＭＴ…出射部、ＲＣＶ…受光部、ＩＬ…レーザ光、ＲＬ…反射光、Ｐ１～Ｐ８…位置、ＣＰ…交点、Ｃ１…回転中心、Ｃ２…重心、ＳＯ…薄膜、ＳＥ…傾斜面、ＲＦ…レジスト膜、ＴＰ…テンプレート、Ｓ…基板、１０…位置ずれ検出装置、１０Ａ…アーム、１０Ｍ…本体部、１０Ｒ…搬送ロボット、１０Ｓ…支持ステージ、１０Ｄ…駆動部、ＦＯＵＰ１～ＦＯＵＰ４…容器。

Claims (9)

  1. 基板又はその上に形成された層の表面から第１の方向に段階的に降下する複数の第１の段を含む第１の段差部と、
    前記表面から前記第１の方向と異なる第２の方向に段階的に降下し、前記複数の第１の段の数と同数の複数の第２の段を含み、前記第１の段差部に対して離間し、かつ回転対称に配置される第２の段差部と
    を備える、重ね合わせマーク。
  2. 前記第１の方向と前記第２の方向が互いに逆向きであり、
    前記第１の段差部と前記第２の段差部とが、前記第１の方向及び前記第２の方向と交差する方向に離間する、請求項１に記載の重ね合わせマーク。
  3. 前記交差する方向に離間した前記第１の段差部と前記第２の段差部との間に、レジストで形成されるパターンが配置されるべき領域を更に備える、請求項１又は２に記載の重ね合わせマーク。
  4. 基板又はその上に形成された層に、その表面から第１の方向に段階的に降下する複数の第１の段を含む第１の段差部と、前記表面から前記第１の方向と異なる第２の方向に段階的に降下し、前記複数の第１の段の数と同数の複数の第２の段を含み、前記第１の段差部に対して離間し、かつ回転対称に配置される第２の段差部と、前記交差する方向に離間した前記第１の段差部と前記第２の段差部との間に、レジストで形成されるパターンが配置されるべき領域とを含む重ね合わせマークを形成し、
    前記領域に前記パターンを形成し、
    前記複数の第１の段の第１の深度情報を取得し、
    前記複数の第２の段の第２の深度情報を取得し、
    前記第１の深度情報と前記第２の深度情報に基づき、前記第１の段差部と前記第２の段差部の回転中心を求め、
    前記領域に配置された前記パターンの重心を求め、
    前記回転中心と前記重心とのずれを検出する、位置ずれ検出方法。
  5. 前記第１の深度情報が、前記第１の段差部にレーザ光を照射することにより取得され、
    前記第２の深度情報が、前記第２の段差部にレーザ光を照射することにより取得される、請求項４に記載の位置ずれ検出方法。
  6. 前記第１の深度情報に基づいて前記複数の第１の段の各段の第１の位置情報を取得し、
    前記第２の深度情報に基づいて前記複数の第２の段の各段の第２の位置情報を取得し、
    前記第１の位置情報と前記第２の位置情報に基づき、前記第１の段差部と前記第２の段差部の回転中心が求められる、請求項５に記載の位置ずれ検出方法。
  7. 前記第１の深度情報及び前記第２の深度情報は、前記レーザ光が照射された点の位置と、その点からの反射光の受光強度との関係で表され、
    前記第１の位置情報と前記第２の位置情報は、前記関係に基づいて求められる、請求項６に記載の位置ずれ検出方法。
  8. 位置ずれ検査を行う対象である基板を保持する基板保持部と、
    前記基板保持部を少なくとも２次元的に移動する駆動部と、
    前記基板保持部に保持される前記基板に対してレーザ光を出射する出射部、及び前記レーザ光の反射光を受光する受光部を含むセンサと、
    少なくとも前記駆動部と前記センサとを制御する制御部であって、
    前記基板又はその上に形成された層の表面から第１の方向に段階的に降下する複数の第１の段を含む第１の段差部と、前記表面から前記第１の方向と異なる第２の方向に段階的に降下し、前記複数の第１の段の数と同数の複数の第２の段を含み、前記第１の段差部に対して離間し、かつ回転対称に配置される第２の段差部と、前記交差する方向に離間した前記第１の段差部と前記第２の段差部との間に、レジストで形成されるパターンが配置されるべき領域とを含む重ね合わせマークと、前記領域に形成される前記パターンとについて、
    前記複数の第１の段の第１の深度情報を取得し、
    前記複数の第２の段の第２の深度情報を取得し、
    前記第１の深度情報と前記第２の深度情報に基づき、前記第１の段差部と前記第２の段差部の回転中心を求め、
    前記領域に配置された前記パターンの重心を求め、
    前記回転中心と前記重心とのずれを検出するように構成された当該制御部と
    を備える、位置ずれ検出装置。
  9. 基板又はその上に形成された層に、その表面から第１の方向に段階的に降下する複数の第１の段を含む第１の段差部と、前記表面から前記第１の方向と異なる第２の方向に段階的に降下し、前記複数の第１の段の数と同数の複数の第２の段を含み、前記第１の段差部に対して離間し、かつ回転対称に配置される第２の段差部と、前記交差する方向に離間した前記第１の段差部と前記第２の段差部との間に、レジストで形成されるパターンが配置されるべき領域とを含む重ね合わせマークを形成し、
    前記表面上にエッチングマスクを形成するとともに、前記パターンを前記領域に形成し、
    前記複数の第１の段の第１の深度情報を取得し、
    前記複数の第２の段の第２の深度情報を取得し、
    前記第１の深度情報と前記第２の深度情報に基づき、前記第１の段差部と前記第２の段差部の回転中心を求め、
    前記領域に配置された前記パターンの重心を求め、
    前記回転中心と前記重心とのずれを検出し、
    前記ずれが基準の範囲内かどうかを判断し、
    前記基準の範囲内と判断された場合に、前記エッチングマスクを用いてエッチングを行い、
    前記基準の範囲内でないと判断された場合に、前記エッチングマスクと前記パターンを形成し直す、半導体装置の製造方法。
JP2021038418A 2021-03-10 2021-03-10 重ね合わせマーク、位置ずれ検出方法及び装置、半導体装置の製造方法 Pending JP2022138502A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021038418A JP2022138502A (ja) 2021-03-10 2021-03-10 重ね合わせマーク、位置ずれ検出方法及び装置、半導体装置の製造方法
TW110123349A TWI802919B (zh) 2021-03-10 2021-06-25 重合標記，位置偏移測出方法及裝置，半導體裝置的製造方法
CN202110869330.4A CN115084094A (zh) 2021-03-10 2021-07-30 重叠标记、位置偏差检测方法及装置、半导体装置的制造方法
US17/405,413 US11646239B2 (en) 2021-03-10 2021-08-18 Registration mark, positional deviation detection method and device, and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021038418A JP2022138502A (ja) 2021-03-10 2021-03-10 重ね合わせマーク、位置ずれ検出方法及び装置、半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2022138502A true JP2022138502A (ja) 2022-09-26

Family

ID=83194033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021038418A Pending JP2022138502A (ja) 2021-03-10 2021-03-10 重ね合わせマーク、位置ずれ検出方法及び装置、半導体装置の製造方法

Country Status (4)

Country Link
US (1) US11646239B2 (ja)
JP (1) JP2022138502A (ja)
CN (1) CN115084094A (ja)
TW (1) TWI802919B (ja)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4327292A (en) * 1980-05-13 1982-04-27 Hughes Aircraft Company Alignment process using serial detection of repetitively patterned alignment marks
US5627624A (en) * 1994-10-31 1997-05-06 Lsi Logic Corporation Integrated circuit test reticle and alignment mark optimization method
JP3991241B2 (ja) 1997-04-07 2007-10-17 株式会社ニコン 面位置調整装置及びその方法並びに露光装置及びその方法
US6974653B2 (en) * 2002-04-19 2005-12-13 Nikon Precision Inc. Methods for critical dimension and focus mapping using critical dimension test marks
US6815308B2 (en) * 2002-08-15 2004-11-09 Micron Technology, Inc. Use of a dual-tone resist to form photomasks including alignment mark protection, intermediate semiconductor device structures and bulk semiconductor device substrates
KR100787941B1 (ko) * 2006-07-13 2007-12-24 삼성전자주식회사 중첩 마크를 갖는 포토 마스크 및 반도체 장치의 제조 방법
TWI302341B (en) * 2006-08-04 2008-10-21 Nanya Technology Corp Improved overlay mark
US7432605B2 (en) * 2006-09-21 2008-10-07 Macronix International Co., Ltd. Overlay mark, method for forming the same and application thereof
NL2014941A (en) 2014-07-16 2016-04-12 Asml Netherlands Bv Lithographic apparatus, device manufacturing method and associated data processing apparatus and computer program product.
JP6394220B2 (ja) * 2014-09-17 2018-09-26 東京エレクトロン株式会社 アライメント装置及び基板処理装置
CN105511235B (zh) * 2016-02-15 2017-08-08 京东方科技集团股份有限公司 套刻键标、形成套刻键标的方法和测量套刻精度的方法
JP6207671B1 (ja) * 2016-06-01 2017-10-04 キヤノン株式会社 パターン形成装置、基板配置方法及び物品の製造方法
JP2017215556A (ja) 2016-06-02 2017-12-07 株式会社ニコン マーク検出装置、露光装置、デバイス製造方法、及びマーク検出方法

Also Published As

Publication number Publication date
CN115084094A (zh) 2022-09-20
TW202236584A (zh) 2022-09-16
TWI802919B (zh) 2023-05-21
US20220293478A1 (en) 2022-09-15
US11646239B2 (en) 2023-05-09

Similar Documents

Publication Publication Date Title
JP4594280B2 (ja) 偏向リソグラフィーのためのアライメントマークおよびその検出方法
JP4422774B2 (ja) マーカ構造、位置合わせ方法、超小型電子デバイス用の基板、およびリソグラフィ投影機器
JP2004006527A (ja) 位置検出装置及び位置検出方法、露光装置、デバイス製造方法並びに基板
JP2001044094A (ja) 重ね合わせ用マーク、重ね合わせ精度測定方法およびアライメント方法、並びに半導体装置
JP2015213186A (ja) テンプレート用基板
KR102563536B1 (ko) 이물 검사 장치, 처리 장치, 및 물품 제조 방법
TWI715770B (zh) 偏移值之決定方法、圖案之形成方法、微型裝置和微型元件之製造方法及記憶媒體
US11966170B2 (en) Lithographic overlay correction and lithographic process
JP5346759B2 (ja) 基板位置決め方法
US11784077B2 (en) Wafer overlay marks, overlay measurement systems, and related methods
JP2007049074A (ja) 合わせ誤差計測マークおよびこれを用いた半導体装置の製造方法
US7245351B2 (en) Alignment mark for coarse alignment and fine alignment of a semiconductor wafer in an exposure tool
TWI556063B (zh) 描繪裝置及製造物品的方法
JP2008147674A (ja) マークを備える基板
JP2022138502A (ja) 重ね合わせマーク、位置ずれ検出方法及び装置、半導体装置の製造方法
JP2005101313A (ja) 微細パターン形成装置
JP2006253471A (ja) 重ね合わせマーク
JP5044095B2 (ja) 半導体装置の製造方法
TWI820371B (zh) 用於微影裝置製造程序之檢測工具及度量衡方法
JP4040668B2 (ja) 位置検出装置及び方法、露光装置並びにデバイス製造方法
JP7072713B2 (ja) 基板位置決め装置および方法
JP2000306822A (ja) 半導体装置の製造方法
JP2002025888A (ja) アライメントマークおよびその形成方法、並びに半導体装置の製造方法
JP2003158067A (ja) 半導体装置の製造方法および露光装置
JP2009026962A (ja) 露光装置、情報処理装置及びデバイス製造方法