JP2008147674A - マークを備える基板 - Google Patents

Abstract

【課題】不透明層で覆われた層におけるアライメントマークを使用可能とする方法を提供する。
【解決手段】基板は第１のマーク及び第２のマークを備える。第１のマークは、第１の材料で形成された少なくとも１つのマーク部と第２の材料で形成された少なくとも１つの区域とを備える。第１の材料と第２の材料とは、所定の基板処理工程がなされることにより少なくとも１つのマーク部と少なくとも１つの区域との間に基板表面に実質的に垂直な方向の段差が形成され得るように該基板処理工程について異なる材料特性を有する。第２のマークには、該基板処理工程により第２の段差が設けられ得る。第２の段差の高さは第１の段差の高さとは実質的に異なる。
【選択図】図１

Description

本発明は、マークを備える基板に関する。

リソグラフィ装置は、所望のパターンを基板に転写する機械である。通常は基板の目標部分にパターンが転写される。リソグラフィ装置は例えば集積回路（ＩＣ）の製造に用いられる。この場合、マスクまたはレチクルと称されるパターニングデバイスを使用して、ＩＣの各層に形成されるべき回路パターンが生成される。このパターンは、基板（例えばシリコンウエーハ）の（例えばダイの一部、あるいは、１つまたは複数のダイからなる）目標部分に転写される。パターンの転写は通常、基板に設けられている放射感応材料（レジスト）層への像形成により行われる。一般に１枚の基板には、連続的にパターンが与えられるべき目標部分が隣接してネットワーク状に含まれている。公知のリソグラフィ装置には、いわゆるステッパ及びスキャナが含まれる。ステッパでは、パターン全体を目標部分に一度に露光することで各目標部分が照射を受ける。スキャナでは、放射ビームに対して所与の方向（いわゆる「走査」方向）にパターンを走査するとともにこの方向に平行または逆平行に基板を同期させて走査することにより各目標部分が照射を受ける。

基板に複数のパターン層を生成する工程においては、下の層に形成されたマークが別の層で覆われて、このマークをアライメントに使えなくなってしまう場合がある。また、使用されるアライメントツールにとって不透明な層でマークが覆われる場合もある。

よって、不透明層で覆われた層におけるマークを使用可能とする手法が提供されることが望ましい。

一実施形態によれば、基板表面に設けられ、第１の材料で形成された少なくとも１つのマーク部と第２の材料で形成された少なくとも１つの区域とを備える第１のパターンを備え、所定の基板処理工程がなされることにより前記少なくとも１つのマーク部と前記少なくとも１つの区域との間に基板表面に実質的に垂直な方向の段差が形成され得るように該基板処理工程について第１の材料と第２の材料とが異なる材料特性を有する第１のマークを備える基板が提供される。この基板は、少なくとも１つの第２のマーク部と該第２のマーク部に隣接して形成された少なくとも１つの第２の区域とを備え、前記基板処理工程がなされることにより前記少なくとも１つの第２のマーク部と前記少なくとも１つの第２の区域との間に基板表面に実質的に垂直な方向の第２の段差が形成され得るよう構成されている第２のマークをさらに備える。第２の段差の高さは第１の段差の高さとは実質的に異なる。基板処理工程は化学機械研磨処理であってもよい。

他の態様によれば、基板に形成され、第１のマーク及び第２のマークを備える１組のマークが提供される。第１のマークは、第１の材料で形成された少なくとも１つのマーク部と第２の材料で形成された少なくとも１つの区域とを備える第１のパターンを備え、所定の基板処理工程がなされることにより前記少なくとも１つのマーク部と前記少なくとも１つの区域との間に基板表面に実質的に垂直な方向の段差が形成され得るように該基板処理工程について第１の材料と第２の材料とが異なる材料特性を有する。第２のマークは、少なくとも１つの第２のマーク部と該第２のマーク部に隣接して形成された少なくとも１つの第２の区域とを備え、前記基板処理工程がなされることにより前記少なくとも１つの第２のマーク部と前記少なくとも１つの第２の区域との間に基板表面に実質的に垂直な方向の第２の段差が形成され得るよう構成される。第２の段差の高さは第１の段差の高さとは実質的に異なる。基板処理工程は化学機械研磨処理であってもよい。

更なる実施形態によれば、上述の１組のマークを形成するためのパターニングデバイスが提供される。

更なる実施形態によれば、パターニングデバイスからのパターンを基板に投影するリソグラフィ投影装置が提供される。パターニングデバイスは、上記の第１のマーク及び第２のマークに対応するパターンを備える。

更なる実施形態によれば、上記の装置を使用するデバイス製造方法が提供される。

更なる実施形態によれば、パターン付与された放射ビームを基板に投影することを含むデバイス製造方法が提供される。パターニングデバイスは、上記の第１のマーク及び第２のマークに対応するパターンを備える。

更なる実施形態によれば、パターニングデバイスからのパターンを基板に転写することを含むデバイス製造方法が提供される。パターニングデバイスは、上記の第１のマーク及び第２のマークに対応するパターンを備える。

更なる実施形態によれば、上記の方法により製造されたデバイスが提供される。

更なる実施形態によれば、基板に設けられたマーク位置の測定方法が提供される。この方法は、
・上記の第１のマーク及び第２のマークを備える基板を準備し、
・アライメントセンサを設け、
・アライメントセンサを第１のマークに対し用いて少なくとも第１の測定を実行することを含み、
・第１の測定が成功したか否かを判定し、
・成功しなかった場合にはアライメントセンサを第２のマークに対し用いて第２の測定を実行することをさらに含む。

図１は本発明の一実施形態に係るリソグラフィ装置を模式的に示す図である。この装置は、
・放射ビームＢ（例えばＵＶ放射またはＥＵＶ放射）を調整する照明系（イルミネータ）ＩＬと、
・パターニングデバイス（例えばマスク）ＭＡを支持し、所定パラメータに従ってパターニングデバイスを正確に位置決めする第１ポジショナＰＭに接続される支持構造（例えばマスクテーブル）ＭＴと、
・基板（例えば、レジストが塗布されたウエーハ）Ｗを保持し、所定パラメータに従って基板を正確に位置決めする第２ポジショナＰＷに接続される基板テーブル（例えばウエーハテーブル）ＷＴと、
・パターニングデバイスＭＡにより放射ビームＢに付与されたパターンを基板Ｗの（例えば１つまたは複数のダイからなる）目標部分Ｃに投影する投影系（屈折投影レンズ系）ＰＳと、を備える。

照明系は、屈折光学素子、反射光学素子、磁気的光学素子、電磁気的光学素子、静電的光学素子、あるいは他の種類の光学素子などの各種の光学素子、またはこれらの組合せを含み得るものであり、放射ビームの向きや形状、あるいは他の特性を制御するためのものである。

支持構造は、パターニングデバイスを支持する。つまりパターニングデバイスの重量を支える。支持構造は、パターニングデバイスの向き、リソグラフィ装置のデザイン、及びパターニングデバイスが真空環境で保持されるか否か等の他の条件に依存する方式でパターニングデバイスを保持する。支持構造は、機械的保持、真空保持、静電保持、または他の保持技術によりパターニングデバイスを保持してもよい。支持構造は、フレームまたはテーブルであってもよい。フレームまたはテーブルは、固定されていてもよいし、必要に応じて移動するものであってもよい。支持構造は、例えば投影系に対して所望の位置にパターニングデバイスを配置することを保証してもよい。本明細書において「レチクル」または「マスク」という用語は、より一般的な用語である「パターニングデバイス」と同義であるとみなされたい。

本明細書において「パターニングデバイス」なる用語は、例えば基板の目標部分にパターンを生成するために放射ビーム断面にパターンを与えるのに用い得るいかなるデバイスをも示すよう広く解釈されるべきである。放射ビームに付与されるパターンは、パターンが位相シフトフィーチャあるいはいわゆるアシストフィーチャを例えば含む場合には基板の目標部分に所望されるパターンと厳密に一致していなくてもよい。一般には、放射ビームに付与されるパターンは、集積回路などの目標部分に生成されるべきデバイスの個々の機能層に対応する。

パターニングデバイスは透過型であってもよいし反射型であってもよい。パターニングデバイスには例えばマスクやプログラマブルミラーアレイ、プログラマブルＬＣＤパネルが含まれる。マスクはリソグラフィにおいて周知である。マスクには例えばバイナリマスクやハーフトーン型位相シフトマスク、レベンソン型位相シフトマスク、更にはさまざまなハイブリッド型マスクが含まれる。プログラマブルミラーアレイの一例においては、微小ミラーがマトリックス状に配列されている。各ミラーは個別的に傾斜可能であり、入射放射ビームがそれぞれ異なる方向に反射される。傾斜ミラーによって、マトリックス状ミラーで反射された放射ビームにパターンが与えられることになる。

本明細書において「投影系」という用語は、屈折光学系、反射光学系、反射屈折光学系、磁気的光学系、電磁気的光学系、静電的光学系、またはこれらの組合せを含み得るものであり、使用される露光光あるいは液浸露光用液体や真空の利用などの他の要因に関して適切とされるいかなる投影系をも包含するよう広く解釈されるべきである。以下では「投影レンズ」という用語は、より一般的な用語である投影系という用語と同義に用いられ得る。

図示されるように本装置は透過型（例えば透過型マスクが使用される）である。これに代えて、反射型（例えば上述のプログラマブルミラーアレイまたは反射型マスクを用いる）の装置を用いてもよい。

リソグラフィ装置は２つ以上（２つの場合にはデュアルステージと呼ばれる）の基板テーブルを備えてもよい。この場合２つ以上のマスクテーブルを備えてもよい。このような多重ステージ型の装置においては、追加されたテーブルは並行して使用されるか、あるいは１以上のテーブルで露光が行われている間に１以上の他のテーブルで準備工程が実行されるようにしてもよい。

リソグラフィ装置は、基板の少なくとも一部が液体で覆われるものであってもよい。この液体は比較的高い屈折率を有する例えば水などの液体であり、投影系と基板との間の空隙を満たす。液浸露光用の液体は、例えばマスクと投影系との間などのリソグラフィ装置の他の空間に適用されるものであってもよい。液浸技術は投影系の開口数を増大させる技術として周知である。本明細書では「液浸」という用語は、基板等の構造体が液体に完全に浸されているということを意味するのではなく、露光の際に投影系と基板との間に液体が存在するということを意味するに過ぎない。

図１に示されるようにイルミネータＩＬは放射源ＳＯから放射ビームを受ける。例えば光源がエキシマレーザである場合には、光源とリソグラフィ装置とは別体であってもよい。この場合、光源はリソグラフィ装置の一部を構成しているとはみなされなく、放射ビームは光源ＳＯからイルミネータＩＬへとビーム搬送系ＢＤを介して受け渡される。ビーム搬送系ＢＤは例えば適当な方向変更用ミラー及び／またはビームエキスパンダを含んで構成される。あるいは光源が水銀ランプである場合には、光源はリソグラフィ装置に一体に構成されていてもよい。光源ＳＯとイルミネータＩＬとは、またビーム搬送系ＢＤが必要とされる場合にはこれも合わせて、放射系または放射システムと総称される。

イルミネータＩＬは放射ビームの角強度分布を調整するためのアジャスタＡＤを備えてもよい。一般にはアジャスタＡＤにより、イルミネータの瞳面における照度分布の少なくとも半径方向外径及び／または内径の値（通常それぞれ「シグマ−アウタ（σ−ｏｕｔｅｒ）」、「シグマ−インナ（σ−ｉｎｎｅｒ）」と呼ばれる）が調整される。加えてイルミネータＩＬは、インテグレータＩＮ及びコンデンサＣＯなどの他の要素を備えてもよい。イルミネータはビーム断面における所望の均一性及び照度分布を得るべく放射ビームを調整するために用いられる。

放射ビームＢは、支持構造（例えばマスクテーブルＭＴ）に保持されるパターニングデバイスＰＤ（例えばマスクＭＡ）に入射して、当該パターニングデバイスにより変調される。マスクＭＡを通った放射ビームは、ビームを基板Ｗの目標部分Ｃに合焦させる投影系ＰＳを通過する。第２ポジショナＰＷと位置センサＩＦ（例えば、干渉計、リニアエンコーダ、静電容量センサなど）により基板テーブルＷＴは正確に移動され、例えば放射ビームＢの経路に異なる複数の目標部分Ｃをそれぞれ位置決めするように移動される。同様に、第１ポジショナＰＭ及び（図１には明示されない）別の位置センサにより、放射ビームＢに対しマスクＭＡが正確に位置決めされる。この位置決めは例えばマスクライブラリからのマスクの機械的取付後または走査中に行われる。一般に、マスクテーブルＭＴの移動は、ロングストロークモジュール（粗い位置決め用）及びショートストロークモジュール（精細な位置決め用）により実現される。これらは第１ポジショナＰＭの一部を構成する。同様に基板テーブルＷＴの移動は、第２ポジショナＰＷの一部を構成するロングストロークモジュール及びショートストロークモジュールにより実現される。ステッパでは（スキャナとは異なり）、マスクテーブルＭＴはショートストロークモジュールにのみ接続されているか、または固定されていてもよい。マスクＭＡと基板ＷとはマスクアライメントマークＭ１、Ｍ２及び基板アライメントマークＰ１、Ｐ２を用いて位置合わせされてもよい。図示される基板アライメントマークは専用の目標部分を専有しているが、基板アライメントマークは目標部分間の領域（この領域はスクライブラインとして知られている）に配置されていてもよい。同様に、マスクＭＡに複数のダイがある場合にはマスクアライメントマークはダイ間に配置されてもよい。

図示の装置は以下のモードの少なくとも１つで使用することができる。

１．ステップモードにおいては、放射ビームに付与されたパターンの全体が１回の照射で目標部分Ｃに投影される間、マスクテーブルＭＴ及び基板テーブルＷＴは実質的に静止状態とされる（すなわち１回の静的な露光）。そして基板テーブルＷＴがＸ方向及び／またはＹ方向に移動されて、異なる目標部分Ｃが露光される。ステップモードでは露光フィールドの最大サイズによって、１回の静的露光で結像される目標部分Ｃの寸法が制限されることになる。

２．スキャンモードにおいては、放射ビームに付与されたパターンが目標部分Ｃに投影される間、マスクテーブルＭＴ及び基板テーブルＷＴは同期して走査される（すなわち１回の動的な露光）。マスクテーブルＭＴに対する基板テーブルＷＴの速度及び方向は、投影系ＰＳの拡大（縮小）特性及び像反転特性により定められる。スキャンモードでは露光フィールドの最大サイズが１回の動的露光での目標部分の（非走査方向の）幅を制限し、走査移動距離が目標部分の（走査方向の）長さを決定する。

３．別のモードにおいては、マスクテーブルＭＴがプログラム可能パターニングデバイスを保持して実質的に静止状態とされ、放射ビームに付与されたパターンが目標部分Ｃに投影される間、基板テーブルＷＴが移動または走査される。このモードではパルス放射源が通常用いられ、プログラム可能パターニングデバイスは、基板テーブルＷＴの毎回の移動後、または走査中の連続放射パルス間に必要に応じて更新される。この動作モードは、上述のプログラマブルミラーアレイ等のプログラム可能パターニングデバイスを利用するマスクレスリソグラフィに容易に適用することができる。

上記で記載したモードを組み合わせて動作させてもよいし、モードに変更を加えて動作させてもよく、さらに全く別のモードで使用してもよい。

成膜及び基板Ｗ上の成膜層の目標領域Ｃへのパターン投影、及び露光後ベークや化学機械研磨（ＣＭＰ）等の露光後の処理工程を繰り返すことにより、異なる特性を有する多数の異なる層が基板Ｗに生成される。これらの異なる層は全体で１つの製品を構成する。例えば複数のトランジスタを有するメモリが構成される。１つの製品における異なる複数層は相互に作用するので、すべての層が相互に位置合わせされなければならない。

最適なアライメントを達成すべく、基板Ｗに（アライメント）マークが生成される。これは例えば最初の露光の際に生成される。このマークは、次の露光において投影系ＰＳに対し基板Ｗを位置決めするのに使用されてもよい。マークは、目標部分Ｃの端部に沿ういわゆるスクライブラインに形成されてもよい。マークは例えば、１つのパターンを構成する多数のマークラインＭＬを含む。

アライメントシステムを使用してマーク位置を正確に測定することにより、投影系ＰＳに対して基板Ｗが正確に位置決めされる。必要があれば、投影系ＰＳに対する基板Ｗの相対位置が調整される。アライメントセンサの一例は次の段落で述べる。

［アライメントセンサ］
典型的なアライメントセンサはアライメントマークの位置を測定する。アライメントに際してアライメントマークにはアライメント用の放射ビームが照射される。アライメント放射ビームはアライメントマークによりいくつかの回折次数例えば＋１次、−１次、＋２次、−２次に回折される。光学素子を使用して、対応する１組の回折次数（例えば＋１次と−１次）ごとにアライメントマークの像が基準プレート上に形成される。基準プレートは、測定対象となる対応回折次数の各組に適する基準格子を備える。基準格子の背後には、別個の検出器が、基準格子を通過した像の放射照度を測定するよう設けられている。基準プレートに対してアライメントマークを移動することにより、１つまたは複数の像の最大照度位置が検出される。この位置から位置合わせすべき位置が与えられる。

性能を向上させるために、複数の像の照度が測定されてもよいし、アライメント放射ビームが多数の色（波長）を含んでもよい。

他の適当なアライメントセンサも使用可能であるものと理解されたい。

図２は多数の目標部分Ｃを備える基板Ｗを模式的に示す図であり、そのうち１つの目標部分Ｃについてより詳細に示している。目標部分Ｃは、製品領域ＰＡすなわち最終製品の機能を担う領域と、ｘ方向の第１スクライブラインＳＬｘと、ｙ方向の第２スクライブラインＳＬｙと、を備える。ここで、ｘ方向及びｙ方向は互いに実質的に垂直であり、かつ基板Ｗ表面に実質的に平行な方向である。第１及び第２スクライブラインＳＬｘ、ＳＬｙはともにそれぞれｘ方向及びｙ方向についてのアライメント用のマークを備える。

製品領域ＰＡは例えば、メモリ製品を構成する複数のトランジスタを生成するのに使用されてもよい。このときの製造工程では、最初の露光で基板に投影されるパターンは、トレンチを形成するためのものである。このトレンチにより、形成されるべき複数のトランジスタが互いに分離される。この最初の露光においてスクライブラインＳＬｘ、ＳＬｙにはマークが形成される。

図３は、スクライブラインの部分断面図を示し、マークの一部を模式的に示す図である。図３には状態Ａとして酸化シリコンＳｉＯ_２で形成されたマークラインＭＬが窒化シリコンＳｉＮに埋め込まれている様子が示されている。図３は例えば、第１スクライブラインＳＬｘのｘ方向における断面を示し、スクライブラインＳＬｘに形成されたマークの一部を示す。図３の状態Ａは、例えばアライメント用格子などの周期的なマークの１つの周期を示す。この周期構造は例えばマークラインＭＬとその隣接区域によって形成される。一般化すれば、マークは複数のマーク部及びマーク部に隣接する区域により形成されてもよい。マーク部は例えばマークラインＭＬである。

図３の状態Ａに先立って化学機械研磨処理（ＣＭＰ処理、ＣＭＰ１）すなわち酸化膜ＣＭＰ処理がなされている。ＣＭＰ処理により図３の状態Ａが得られている。ＣＭＰ処理におけるプロセス変動により、Ｓｉ基板Ｗに対するＳｉＯ_２の高さは固定されない。ＣＭＰ処理の通常のプロセス変動により、以下で更に詳しく述べるように高さ分布が生じる。図３の状態Ｄは、図３の状態Ａと同様の状態を模式的に示す図である。状態ＤはＳｉ基板に対してＳｉＯ_２が状態Ａとは異なる高さを有する。

状態Ａ及び状態Ｄから開始される更なる基板処理を経て、状態Ｂ及び状態Ｅが得られる。窒化物層の除去（ウェットエッチング）によりＳｉＯ_２もある程度除去される。イオン注入工程において更にＳｉＯ_２は除去される。基板洗浄工程（フッ化水素）においてもＳｉＯ_２はいくらか除去される。ゲートスタック成膜の前には断面が図３の状態Ｂ及び状態Ｅに示されるようになり得る。状態Ｂ及び状態Ｅの間の段差高さの違いは、状態Ａ及び状態Ｄに既に形成されている。

更に処理が行われて、製品領域にトランジスタのゲートを形成するためのゲート層ＧＬが成膜される。ところが、ゲート層ＧＬは通常、スクライブラインＳＬｘ、ＳＬｙを含む基板Ｗの全表面を被覆する。付加されたゲート層ＧＬが図３の状態Ｃに模式的に示されている。あるアプリケーションではゲート層ＧＬは（例えば金属を含む）不透明層であり、アライメントセンサはアライメント放射ビームでマークラインＭＬを直接「見る」ことはもはやできない。

ここで不透明という用語はアライメントセンサで使用される放射ビームに対して層が透明ではないことを示す。金属が使用された場合にはゲートスタック層は反射率が高い。この場合、凹凸（トポグラフィ）がなければ回折（ひいてはアライメント）が不可能な状況となってしまう。

ゲート層の露光は重要な露光である。上述のようにいくつかの処理（イオン注入処理等）が途中でなされる場合がある。しかし、マークが状態Ｂに示されるように高いコントラストを有していれば、ゲート層等の不透明層で被覆されたとしても問題はないと考えられる。ゲート層は絶縁層を含んでもよい。通常例えば、酸化シリコン薄膜、酸化ハフニウム薄膜、ポリシリコン層、タングステン層、窒化シリコン層などを含む。他のゲートスタックも使用可能である。メタルゲートでもよい。

本実施形態の他の活用例は、いわゆる不透明層が例えばハードマスクの形成に使用される場合である。この場合の不透明層の光学特性は、（メタルゲートと同様に）形成された層をアライメント用の放射が透過できないようになっていることがある。よって、アライメントに使用しうるトポグラフィを形成するのに本実施形態を適用して不透明層による問題を解決することが可能である。

図３の状態Ｂ及び状態Ｃに示されるように、マークラインＭＬは平坦ではなく基層のシリコン層Ｓｉの上に隆起している。第１の段差Δｚ１が形成され、この段差はゲート層ＧＬにおいても存在する。段差Δｚ１は図３の状態Ｂ及び状態Ｃに示されている。このトポグラフィはアライメントセンサによるアライメント測定に用いることができる。トポグラフィによってアライメント放射ビームが複数の次数に回折されるからである。よって、マークが不透明層に覆われているにもかかわらず、アライメントビームを用いるアライメントにこのマークを使用可能である。

ＣＭＰ処理の結果は表面での位置により異なり得ることが知られている。例えば、ＣＭＰ処理の結果は、基板Ｗの中心部に比べて基板Ｗの端部では異なり得る。これは、基板の各部位に対するＣＭＰパッドの動きに違いがあるからである。

しかし、基板上の領域によってＣＭＰ処理の結果が異なることについては他にも理由がある。例えば、パターン密度の違いや、エンドポイント検出（研磨処理の完了検出）、ＣＭＰツール（またはＣＭＰツール内部のＣＭＰヘッド）の違い、研磨スラリ、研磨パッド（ハードパッドかソフトパッドか）、基板への研磨力などの要因がある。これらの要因により、図３に示されるように状態Ａとなる代わりに状態Ｄとなる場合がある。

上述のＣＭＰ処理のプロセス変動により、基板の目標部分Ｃによって段差高さΔｚｉ（ｉ＝１，２，３，．．．）が異なる。段差高さΔｚｉは平均値Δｚ_ｍｅａｎの周囲に分散する。これを模式的に示すのが図４であり、１枚の基板Ｗの複数の目標部分Ｃの段差高さΔｚに生じ得る分布を示している。この分布によれば、段差高さΔｚｉがゼロまたは負の値にさえなるものもありうることに留意されたい。

図３の状態Ｄには、第２のＣＭＰ処理（ＣＭＰ２）の結果が示されている。第２のＣＭＰ処理は、状態Ａで説明したＣＭＰ処理と同一の処理であるが、基板Ｗの異なる部位になされた処理である。図３の状態Ｄに示されるように、第２のＣＭＰ処理により周囲と平坦なマークラインＭＬが得られる。つまりマークラインＭＬは基層のシリコン層Ｓｉから突出しておらず、図３の状態Ｅに示されるように第２の段差Δｚ２の高さはゼロに実質的に等しい。更に不透明層であるゲート層ＧＬが付加されたときにはマークラインＭＬはアライメントに使用できない。アライメントセンサのアライメントビームでは直接見えないし、トポグラフィもないからである。すなわちゲート層ＧＬは図３の状態Ｆに示されるように実質的に平坦である。

ＣＭＰ処理のプロセス変動により一部のアライメントマークのコントラストがゼロまたはゼロに近くなり、マークが不適格となるか、さらに悪い場合には基板Ｗが不適格となる。コントラストの平均値は他の種類のマークを選択することによって変えられるが、問題は必ずしもなくならない。新たなマークを用いても他の部位でコントラストがまったくないかほとんどなくなるからである。マークの種類を変更すれば、ある１つの部位では問題が解決されうるが、他の部位に問題を引き起こすことになりかねない。また、ＣＭＰ処理は基板ごとに不均一性を示しうる。

マーク「不可視」問題を解決するために、アライメントマーク修復処理を追加してアライメントマークを修復するという手もある。しかし、リソグラフィ処理及び他の処理が付加的に必要となるからスループットは低減しコストは上昇してしまう。

上述の問題はまずトレンチ及びマークが形成されそれらのトレンチ及びマークが不透明層で被覆される複数のトランジスタの形成を例として説明したが、他の状況においてもこの問題は発生しうる。実際、この問題は、形成されたマークが不透明層で覆われるあらゆる状況で生じうる。

［実施例］
本発明の一実施形態によれば、第１のマークＭ１及び第２のマークＭ２が形成される。第１のマークＭ１及び第２のマークＭ２は一組の相補マークＭ１、Ｍ２を構成する。第１のマークＭ１と第２のマークＭ２とは、マーク特性の少なくとも１つにオフセットを有するように異なっている。一組の相補マークＭ１、Ｍ２は、ｘ方向及びｙ方向の両方に設けられてもよい。以下の実施例では、１つの方向についてのみ説明する。

図５は、第１のマークＭ１及び第２のマークＭ２の段差高さΔｚに生じ得る分布を模式的に示している。図示されるように、第１のマークＭ１の段差高さΔｚは平均値Δｚ_{ｍｅａｎ，１}の周囲に分布している。図５に模式的に示される段差高さΔｚの分布は複数の目標部分Ｃに関するものである。図５には第２のマークＭ２の段差高さΔｚの分布も模式的に示されている。図示されるように、第２のマークＭ２の段差高さΔｚも平均値Δｚ_{ｍｅａｎ，２}の周囲に分布している。図５に示されるように、第１のマークＭ１の平均値Δｚ_{ｍｅａｎ，１}と第２のマークＭ２の平均値Δｚ_{ｍｅａｎ，２}とは実質的に異なる。すなわちΔｚ_{ｍｅａｎ，１}≠Δｚ_{ｍｅａｎ，２}である。

一組の相補マークＭ１、Ｍ２を設けることにより、第１のマークＭ１及び第２のマークの少なくとも一方の段差高さΔｚを実質的にゼロとは異ならせることが保証される。相補マークＭ１、Ｍ２の段差高さΔｚ（位相深さ）により検出の実行が保証されうる。段差高さの違いは、マークの設計、及び／または先行層でのマークへの処理工程の違いに基づく。以下で更に実施例を説明する。

マークの段差高さ分布は１枚の基板にも生じ得るし、多数の基板においても生じ得る。よって、アライメントマークＡとアライメントマークＢとを組み合わせて１枚の基板に分散配置してもよいし、複数の基板に対し適用してもよい。上述の説明では１枚の基板内に生じ得るＣＭＰ処理のプロセス変動について説明したが、本コンセプトを基板ごとのプロセス変動に適用することもできる。例えば、基板１にはマークＡ、基板２にはマークＢ、基板３にはマークＢ、基板４にはマークＡを用いるというようにしてもよい。

アライメントセンサによる測定は原則として例えば第１のマークに対して実行される。第１のマークＭ１の段差高さが実質的にゼロであり不透明層形成後にアライメント測定が実行され得ないことが検出された場合には、アライメントセンサは第２のマークＭ２に切り替えて第２のマークＭ２でアライメント測定を開始する。第１のマークＭ１の段差高さが実質的にゼロに等しい場合には、第２のマークＭ２の段差高さは実質的にゼロに等しくない。このような第１のマークから第２のマークへの切替は図５において矢印Ａ_１２により模式的に示されている。

アライメントセンサは、今度は第２のマークＭ２の段差高さが実質的にゼロであり不透明層形成後にアライメント測定が実行され得ないことが検出されるまでは、第２のマークＭ２に対して測定の実行を継続する。アライメントセンサは、第１のマークＭ１の段差高さが実質的にゼロに等しくない場合には、第１のマークＭ１に切り替えて第１のマークＭ１でアライメント測定を開始してもよい。第２のマークから第１のマークへの切替は図５において矢印Ａ_２１により模式的に示されている。

上述のように、第１のマークＭ１と第２のマークＭ２とを使用する自動切り替え方法が提供される。この方法により、常にいずれかのアライメントマークを使用してアライメント測定をすることが保証され、正確なアライメント測定が実行される。

ところで、変形例として、第１のマークＭ１及び第２のマークＭ２の両方の測定を実行し、測定結果を記憶して、後からいずれの測定結果を使用するかを決定するようにしてもよい。更なる変形例も実施可能であると理解されたい。

一対の相補マークＭ１、Ｍ２を形成する方法はさまざまであり、以下ではそのうちのいくつかについて説明する。

［マークのレイアウト１］
第１のマークＭ１と第２のマークＭ２とのオフセットの違いはマークのレイアウト自体に起因するものであってもよい。例えば、パターン密度の違いにより生成されるものであってもよい。この場合、ＣＭＰ処理と相俟って、第１のマークＭ１と第２のマークＭ２との間に段差が生じる。パターンのＣＭＰ処理耐性は、そのパターンにおける材料の相対量に関連する。

図３を参照して説明した一例においては、マークは、ＳｉＮ層に埋め込まれたＳｉＯ_２のマークラインＭＬを備える。このマークは典型的には５０％がＳｉＯ_２であり５０％がＳｉＮである。この割合を変えることにより、以下に説明するように段差高さΔｚが影響を受ける。

図６に模式的に示される状態Ａは、ＳｉＯ_２を含むマークラインＭＬとその周囲を部分的に取り巻くＳｉＮとを上面図で示している。ここで、ＳｉＯ_２は全面積の２５％を占めている。マークラインＭＬは例えば第１のマークＭ１の一部である。ＣＭＰ処理を実行しゲート層ＧＬを形成した結果、図６の状態Ｂに示されるように、段差高さΔｚ３が生じる。

図６に模式的に示される状態Ｃは、ＳｉＯ_２を含むマークラインＭＬとその周囲を部分的に取り巻くＳｉＮとを上面図で示している。ここで、ＳｉＯ_２は全面積の７５％を占めている。マークラインＭＬは例えば第２のマークＭ２の一部である。ＣＭＰ処理を実行しゲート層ＧＬを形成した結果、図６の状態Ｄに示されるように、段差高さΔｚ４が生じる。図において明らかなように、Δｚ３＞Δｚ４である。

この実施形態においては、ＣＭＰ処理への耐性が材料によって異なることを利用している。すなわち、ＣＭＰ処理により層が除去される速さは材料とその材料の量（相対面積）に依存する。材料の量というのはつまりライン幅である。ＣＭＰ処理は酸化シリコン層の除去が必要である場合に行われる。本実施例では窒化物層が相対的に高いＣＭＰ耐性を有し、酸化シリコン層が相対的に低いＣＭＰ耐性を有する。

よって、図６の状態Ａ及び状態ＢにおいてはＳｉＯ_２含有割合が２５％であるから、比較的ＣＭＰ耐性が高くなる。酸化シリコン層はＣＭＰ処理により比較的容易に除去される（低耐性）。酸化膜ＣＭＰは余分なＳｉＯ_２を除去するために行われる。ＳｉＮ層は、当業者に理解されるように、ＣＭＰストップ層として使用される。ＣＭＰ処理は余分なＳｉＯ_２を除去するのに必要とされるにすぎないから、比較的高い段差Δｚ３が残される。

状態Ｃ及び状態ＤにおいてはＳｉＯ_２含有割合が７５％であるから、比較的ＣＭＰ耐性が低くなる。マーク領域はより多くのＳｉＯ_２を含んでいるから、酸化物除去速度はより速くなる。いずれの状態においても研磨処理によりＳｉＮもいくらか除去される。しかし、状態Ａのほうが状態Ｃよりも除去量が少なくなる。その結果、Δｚ３＞Δｚ４となる。状態ＣのＳｉＮ層はＣＭＰ処理による除去が相対的に困難であり（高耐性）、比較的低い段差Δｚ４が残される。

実際のところ、図６の状態Ｅに模式的に示されるように、段差の高さは負の値（Δｚ５）となることもある。段差高さが負となるのは（図６の状態Ａ及び状態Ｃに先行する）ＣＭＰ処理の結果ではなく、窒化物の剥離やイオン注入等の更なる処理の結果であると理解される。

なお、第１のマークＭ１が２５％のＳｉＯ_２及び７５％のＳｉＮの割合であり、第２のマークＭ２が７５％のＳｉＯ_２及び２５％のＳｉＮの割合であるのは一例にすぎない。段差Δｚ３と段差Δｚ４との高さの違いを大きくするために他の割合が選択されてもよい。ＳｉＯ_２／ＳｉＮの比をより大きくすれば段差高さを大きくすることができるが、回折効率は低下してしまう。

使用される異種材料の割合を第１のマークＭ１と第２のマークとで変えることにより相補マークＭ１、Ｍ２が生成され、ＣＭＰ処理後に異なる段差高さが得られる。第１のマークＭ１と第２のマークＭ２とで例えば同一の２種の材料が使用されている場合には、相補マークＭ１、Ｍ２は類似のパターンを有していてもよい。この場合、第１のマークＭ１で第２の材料が使用されている領域は、第２のマークＭ２では第１の材料が使用されるようにしてもよい。逆も同様である。このようにすれば、第１のマークＭ１と第２のマークとで同様の回折次数が生成される。なお、これとは異なり、相補マークＭ１、Ｍ２はそれぞれ異なる回折次数を生成するように形成されていてもよい。

ところで、第１のマークＭ１及び第２のマークＭ２のライン幅を増加または減少させることにより、アライメントビームにより生成される回折次数の品質が低下する。つまり、回折次数の光強度が低下する。回折次数の光強度はデューティサイクルが５０％であるときが最もよい。

しかし、ゲート層ＧＬの成膜によりデューティサイクルが増加され得る。例えば図６の状態Ｂにおいては、ゲート層ＧＬの厚みにより、状態Ａに示されるように転写されたデューティサイクルに対してデューティサイクルがシフトする。ゲート層ＧＬの厚みによりデューティサイクルが増大される。

図６においては、アライメントマークは２５％の転写デューティサイクルを有する（状態Ａ）。ゲートスタック成膜後にはデューティサイクルは５０％にシフトする（状態Ｂ）。

同じことが状態Ｃ（７５％の転写デューティサイクル）のマークにも起こる。段差高さが負の場合（状態Ｅ）、ゲート層ＧＬの成膜後にデューティサイクルは５０％にシフトする。

［処理］
更なる実施形態によれば、一組の相補マークＭ１、Ｍ２は、基板Ｗへのプロセス中に第２のマークＭ２とは異なる処理を第１のマークＭ１に施すことにより形成されてもよい。その結果、２つのマークの材料は化学機械研磨処理に対して異なる材料特性を取得し、基板表面に実質的に垂直な方向における段差が一方のマークと他方のマークとで異なるようになる。

例えば、第１のマークＭ１には処理を施さずに第２のマークＭ２に処理を施してもよい。この処理は例えばリンまたはボロンの注入であってもよい。これにより、第２のマークに比べて第１のマークの段差高さを異ならせることができる。もちろん、この目的は、第１のマークＭ１と第２のマークＭ２との高さの違いを大きくすることにある。

この実施例においては、第２のマークＭ２（つまりＳｉＯ_２が多く含まれているマーク）にイオン注入がなされる。この処理はＳｉＯ_２に損傷を与えるため、次のウェットエッチング処理においてＳｉＯ_２の除去速度が速くなる（このウェットエッチングはイオン注入に必要であったＳｉＯ_２犠牲層を除去するための処理である）。よって、Ｍ１とＭ２の段差高さの違いが大きくなる。このイオン注入は他の実施形態にも付加してもよい。なおイオン注入は単なる一例であり、酸化膜ＣＭＰ処理とゲート層成膜（またはゲートスタック成膜）との間になされるいかなるプロセス及びリソグラフィ工程は、第１及び第２のマークＭ１、Ｍ２のトポグラフィの違いを増大させる候補として考慮される。

［マークのレイアウト２］
当業者に知られているように、ＣＭＰ処理技術は確実に進歩している。このため、ＳｉＯ_２が２５％のときの段差高さΔｚ３とＳｉＯ_２が７５％のときの段差高さΔｚ４との差は小さくなりつつある。ＣＭＰ処理が材料の耐性により影響されにくくなってきているからである。実際のところ、ＳｉＯ_２が２５％のときの段差高さΔｚ３とＳｉＯ_２が７５％のときの段差高さΔｚ４との差は実質的にゼロにもなりうる。そうすると、第１のマークＭ１または第２のマークＭ２を不透明層の成膜後にアライメントに使用することが不可能となってしまう。

先進型トレンチの酸化膜ＣＭＰ及びタングステン（または金属）含有のゲートスタック層を用いる場合には、（上述のような）アライメントマークのデューティサイクルを修正するという手法でゲート層にトポグラフィを形成することは失敗することがある。酸化膜ＣＭＰの結果得られるトポグラフィは、ロバストなアライメントマークを形成するには小さすぎる場合がある。

極端なデューティサイクルを選択することによりこれを解決できる場合がある。例えば、第１のマークＭ１は１５％のＳｉＯ_２及び８５％のＳｉＮとし、第２のマークＭ２は８５％のＳｉＯ_２及び１５％のＳｉＮとする。しかし、上述のように、これらの割合はそれぞれ副作用なく更に増大または減少させることはできない。１００％及び０％に近い割合を選択することにより、第１及び第２のマークのライン幅は減少し、回折されたアライメントビームの光強度も小さくなる。その結果、アライメントの質も低下する。

極端なデューティサイクル（１０％未満または９０％より大きい）を採用することは、アライメントマーク内部でのトポグラフィに違いをつけるのに役立ちうる。しかし、マークをアライメントに使用するには回折効率が小さすぎるようになってしまう場合がある。

上述のように、他の手法のいずれもうまくいかない場合には、マークの修復を実行してもよい。ゲート層成膜の前に、ゲート層の露出の際に充分なトポグラフィを形成するようにトレンチの酸化物を再度エッチングする。しかし、この場合には、追加のリソグラフィ工程及びエッチング工程が必要となり、コストが増加してしまう。

この実施形態によれば、当初のマークレイアウトを保ちつつトポグラフィが拡大される。アライメント測定の品質を下げることなくＳｉＯ_２及びＳｉＮの割合を増加または減少させることができるマークレイアウトが提案されている。

図７Ａは第１のマークＭ１のマークラインＭＬを示し、図７Ｂは第２のマークＭ２のマークラインＭＬを示す。第１及び第２のマークＭ１、Ｍ２は、１組の相補マークをなす。図７Ａ及び図７Ｂに示されるように、マークラインＭＬをスライス（つまり薄切りに）することによりＳｉＯ_２の含有率は更に低くなっている。

ここで、「スライスする」とは、第１及び第２の材料でそれぞれ形成された第１及び第２の領域において第１の方向に領域分割することをいう。第１及び第２の領域は互いに隣接して交互に配置されている。スライスするという用語の代わりに、１次元サブセグメント化という用語も適宜用いる。

第１のマークＭ１のＳｉＯ_２含有率はおよそ１２．８６％であり、第２のマークＭ２のＳｉＯ_２含有率はおよそ８７．１４％である。ところが、スライスをした結果、当初のマークレイアウト、すなわちマークラインの輪郭が、ゲート層（またはゲートスタック）の成膜後つまり基板露光前のアライメント実行必要時まで保持される。

図７Ｃ及び図７Ｄには、アライメント測定の品質を下げることなくＳｉＯ_２及びＳｉＮの割合を更に増加または減少させることができる実施例が示されている。図７Ｃは第１のマークＭ１のマークラインＭＬを示し、図７Ｄは第２のマークＭ２のマークラインＭＬを示す。第１及び第２のマークＭ１、Ｍ２は、１組の相補マークをなす。図７Ｃ及び図７Ｄに示されるように、マークラインＭＬをダイシングする（つまりサイコロ状に切る）ことによりＳｉＯ_２の含有率は更に低くなっている。第１のマークＭ１のＳｉＯ_２含有率はおよそ８．７５％であり、第２のマークＭ２のＳｉＯ_２含有率はおよそ９１．２５％である。ところが、ダイシングをした結果、当初のマークレイアウト、すなわちマークラインの輪郭が、ゲート層（またはゲートスタック）の成膜後つまり基板露光前のアライメント実行必要時まで保持される。

ここで、ダイシングとは、第１及び第２の領域で領域をスライスすることである。すなわち、第１及び第２の方向において第１の材料の領域を分割し、第１の材料の分割された領域が第２の材料である第２の領域に包囲されているということである。ダイシングという用語の代わりに、２次元サブセグメント化という用語も適宜用いてもよい。

相補マークＭ１、Ｍ２のＳｉＯ_２含有量を更に減少／増加させることにより、ＣＭＰ処理後の第１及び第２のマーク間の段差高さΔｚの違いが更に大きくなる。これにより、第１のマークＭ１及び第２のマークの少なくとも一方に対し実行される測定品質が保証される。

図８を参照して、マークラインＭＬのスライス及びダイシングの効果を説明する。

図８には、マークの部分断面図が状態Ａとして模式的に示されている。図８の状態Ａには例えばアライメント格子などの周期的なマークの１つの周期が示されている。この１つの周期は上述のように１つのマークラインＭＬと１つの区域とからなる。図８の状態Ａに示されているのは、マーク部（酸化シリコン）と区域（窒化シリコン）との間の移行部分のＣＭＰ処理後の状態である。マークラインＭＬはまだスライスもダイシングもされていない。図８の状態Ｂは、更に処理が施され不透明ゲート層ＧＬが付加された状態を模式的に示す。既述の実施例ではゲート層ＧＬは単一の層として示されていたが、本実施形態ではゲート層ＧＬは複数の層を備える。例えば、第１のポリシリコン層、タングステン層ＴＵ、及び窒化シリコン層ＳｉＮを含む。この場合、段差高さΔｚ６は比較的小さくなり、ロバストなアライメント信号を生成するには小さすぎる場合がある。

図８の状態Ｃ及び状態Ｄは、マークラインＭＬのスライス（またはダイシング）の効果を模式的に示している。上述のように、設計上のアライメントマークによる元々の占有空間がより小さい空間へと分割されている。

状態Ｃは、マークラインＭＬが２つの部位にスライスされ、それらの部位の間がＳｉＮで満たされている状態を示す。状態Ａに比べてＳｉＯ_２の総量が低減されているので、ＣＭＰ処理の耐性が増加されている。これにより、状態Ｃにおいて既に存在している段差が、より高い段差高さΔｚ７として残される。各スライスの輪郭に沿ってポリシリコン層が成膜される。次いで、スライスを埋めるようにタングステン層ＴＵが成膜される。最後に窒化シリコン層ＳｉＮが成膜されてゲート層ＧＬが完成する。

本実施形態においては、ポリシリコン層及びタングステン層ＴＵはＳｉＯ_２の２つのスライス部位間を完全に満たすのに充分な厚みを有する。この場合、当初のマークレイアウト（スライスまたはダイシングされていないマークレイアウト）が保持される。しかし、マークレイアウトが保持されるにもかかわらず、第１のマークＭ１の窒化物含有率が増加または第２のマークＭ２の酸化シリコン含有率が増加されるので、ＣＭＰ処理後の段差高さが増加または減少する。このようにして、一組の相補マークＭ１、Ｍ２が実質的に異なる段差高さを有するように形成される。

上述の実施例では、上述のアライメントセンサの信号強度が低くなるという問題を引き起こすことなく２つの相補マークＭ１、Ｍ２間の段差高さの違いを更に大きくすることができる。スライス及びダイスの間隔は典型的には１００ｎｍよりも小さくされる。このようなマーク設計は６５ｎｍ、４５ｎｍ及びそれ以上の結像ノードにおいて実現性を有する。

提案されたマークにおけるサブセグメント化により将来の製品デザイン仕様にも対応することができる。転写された一方のマークのパターン密度は９０％の水準まで増加し、相補マークのパターン密度は１０％を下回る水準となりうる。これは、トレンチの酸化膜ＣＭＰ処理に非常に高い感度を保証する。

処理後つまり不透明層形成後において、マークは標準的な非分割型マークのように見えるにもかかわらず、トポグラフィは拡大される。

上述により、ＦＥＯＬ（フロントエンドオブライン）内のアライメントマークにおける酸化物及び窒化物の含有割合を修正する方法も提供される。その結果、下層のマークを保持しつつ、極端なパターン密度（１０％未満または９０％より大きい）が設計され得る。よって、相補マークデザインの違いによるＣＭＰ効果（トポグラフィの相違）を最大化しうる。

上述の思想はＳｉＯ_２及びＳｉＮからなるマークに関して提案されているが、ＣＭＰが適用される他の処理層にスライスやダイシングを用いてもよい。

［マークの切替］
第１及び第２のマークＭ１、Ｍ２間の切替は、例えば回折効率、グリッド残渣、次数ごとのオフセット量などに基づいていてもよい。これらについては以下の段落で説明する。

回折効率、または各回折次数の信号強度は、良好なマーク（図３の状態Ｃ）と状態が悪いマーク（図３の状態Ｆ）とを識別するのに使用されてもよい。

次数ごとのオフセット量または色ごとのオフセット量もまた第１及び第２のマークＭ１、Ｍ２の切替に使用されてもよい。アライメントに２つの色が使用されてもよく、双方がともにアライメント位置を与える。図３の状態Ｃのように輪郭がはっきりしているマークでは、これらの位置は同じになる。この場合、色ごとの違いがゼロになる。（図３の状態Ｆのような）トポグラフィがないマークでは、アライメントセンサはノイズを拾う。この場合、アライメント位置の色ごとの違いは大きくなる（かつノイズが大きくなる）と予想される。よって、これをマークの選択に用いることができる。

同様に、同じマークから来る２つの回折次数により得られるアライメント位置を考慮してもよい。１次の回折次数に基づいて定まるアライメント位置が２次の回折次数に基づいて定まるアライメント位置とは実質的に異なる場合には、測定に使用されたマークの品質が低いため測定は不成功であったと結論づけることができる。よって、これもマークの選択に用いることができる。

アライメントマークをスキャンすることにより、位置が取得される。すべてのアライメントマークのデータを統合することにより、座標系（または基準グリッド）が構築されうる。このモデル化されたグリッドに対する測定アライメントマークの偏差はグリッド残渣と呼ばれる。グリッド残渣を最小化するマークを用いるようにすれば、これもマークの選択に用いることができる。

［フローチャート］
上述の一対の相補マークはアライメント等に使用することができる。測定は第１及び第２のマークの一方について実行されてもよい。（段差高さΔｚがほぼゼロであるために）アライメントが不成功である場合に、相補マークの他方に対し第２の測定が実行されてもよい。

上述の方法は、コンピュータＣＡによりすべて実行されてもよい。コンピュータＣＡはコンピュータプログラムの実行及び／または算術的操作の実行のためのプロセッサＰＲと、メモリＭＥ等のコンピュータ読み取り可能媒体とを備える。これは図９に模式的に示されている。図９にはメモリＭＥと通信可能に構成されたプロセッサＰＲを備えるリソグラフィ装置の一部が示されている。メモリＭＥは命令及びデータを記憶するいかなる形式のメモリでもよく、例えばテープユニット１３でも、ハードディスク１４でも、リードオンリーメモリ（ＲＯＭ）１５でも、電気的に消去可能かつプログラム可能なリードオンリーメモリ（ＥＥＰＲＯＭ）１６でも、ランダムアクセスメモリ（ＲＡＭ）１７であってもよい。

図９には上述のアライメントセンサも示されている。アライメントセンサは、アライメントマークの位置を測定するように配置されている。アライメントセンサは、アライメントビーム源ＡＳとアライメントセンサ素子ＡＳＥとを備える。アライメントセンサ素子ＡＳＥは、基準プレートと、基準プレート上のアライメントマークの対応回折次数（例えば＋１次と−１次）の像を形成するのに使用される光学素子とを備える。

プロセッサＰＲは、メモリＭＥ等のコンピュータ読み取り可能媒体に記憶されているプログラムの行を読み取って実行するように構成されていてもよい。このプログラムは、上述の方法を実行する機能をプロセッサＰＲに与える。これらの方法を実行可能とするために、プロセッサＰＲは、基板テーブルＷＴの位置を制御し、上述のアライメントセンサからの情報を受信するように構成されていてもよい。プロセッサＰＲは、説明された実施例の１つまたは複数を実行するために特に構成されていてもよい。あるいは、リソグラフィ装置全体を制御するとともに既述の実施例の１つまたは複数を実行する機能を追加的に与えられた中央プロセッサであってもよい。

さらに、メモリユニット、入力装置、読み取り装置等の当業者に公知の装置がさらに設けられていてもよい。また、それらの１つまたは複数が必要であればプロセッサＰＲから物理的に遠隔に配置されていてもよい。プロセッサＰＲは１つの箱として示されているが、複数の処理ユニットを備えていてもよい。複数の処理ユニットは、当業者に知られるように、並列に機能してもよいし１つの主プロセッサＰＲにより制御されていてもよい。また、互いに離れて配置されていてもよい。

図９に示される接続はすべて物理的な接続として示されているが、これらの接続のうち１つまたは複数はワイヤレスであってもよい。ユニットが「接続されている」というのは、何らかの方法で互いに通信するように構成されていることを示すにすぎない。コンピュータシステムはいかなる信号処理システムであってもよい。アナログでもよいしデジタルでもよい。本明細書で説明した機能を実行する適宜のソフトウェアテクノロジであってもよい。

図１０に示されるように、コンピュータＣＡは以下の動作を実行するように構成されていてもよい。

第１の動作１０１において、アライメント処理が開始される。次の動作１０２において、コンピュータＣＡは、アライメントセンサすなわちアライメントビーム源ＡＳ及びアライメントセンサ素子ＡＳＥをアライメント動作を実行するよう制御してもよい。アライメント動作は例えば、目標部分Ｃの関連する一対の相補マークＭ１、Ｍ２のうち第１のマークＭ１に関して行う。次に、動作１０３において、コンピュータＣＡは、動作１０２で実行されたアライメント動作のアライメント結果をアライメントセンサＡＳＥから受信してもよい。

動作１０４においては、コンピュータＣＡは、動作１０２におけるアライメント動作が成功したか否かをアライメント結果に基づいてチェックする。例えば第１のアライメントマークＭ１が不透明層に覆われてトポグラフィ形状が存在しない等の理由により動作１０２のアライメント動作が成功しなかった場合には、コンピュータＣＡは動作１０５に進む。動作１０５においては、動作１０３及び１０４に引き続いて、相補マークＭ１、Ｍ２のうち第２のマークＭ２に対して実行されるべき新たなアライメント動作１０２を可能とするよう基板Ｗが再度位置決めされる。この再位置決めは、基板Ｗを正確に位置決めする第２ポジショナＰＷを制御することにより実行される。

動作１０４の失敗（アライメント不成功）が初回の場合には、第２のアライメントマークＭ２に対してアライメントが実行されたときに２回目で成功することが予想される（アライメント成功）。

動作１０４においてコンピュータＣＡによりアライメントの成功が（第１または第２のアライメントマークＭ１、Ｍ２に実行されたアライメント測定結果に基づいて）認識された後に、コンピュータＣＡは動作１０６を継続してもよい。動作１０６においては、そのアライメントマークＭ１、Ｍ２に関連する目標部分Ｃが投影系ＰＳを使用して露光される。

この後、コンピュータＣＡは、次の目標部分Ｃに新たなアライメント動作を実行するように、基板Ｗを正確に位置決めする第２ポジショナＰＷを制御してもよい。

一実施例においては、相補マークＭ１、Ｍ２の第１及び第２のマークＭ１、Ｍ２を含む基板のすべてのマークが測定されてもよい。すべての測定が実行されてメモリに記憶されてから、測定に成功したマークがどれであり、成功していないマークがどれであるかを決定してもよい。相補マークＭ１、Ｍ２の各組に対して、測定結果が最良となるように例えば回折効率、グリッド残渣、次数ごとのオフセット量等に基づいてもよい。上述のフローチャートは適宜変更してもよい。

［補足事項］
上述の実施形態では、ＣＭＰ処理に対し異なる耐性を有するＳｉＯ_２及びＳｉＮのマークが説明されているが、ＣＭＰ処理に対し異なる耐性を有する適切な材料をいかに組み合わせてもよい。一般化すれば、マークは第１の材料と第２の材料とにより形成される。ここで、第１の材料はＣＭＰ処理に対し第１の耐性を有し、第２の材料はＣＭＰ処理に対し第２の耐性を有する。第１の材料と第２の材料とのＣＭＰ耐性の違いは、基板Ｗへの処理工程において第２のマークＭ２とは異なる処理を第１のマークＭ１に施すことによって得られるものであってもよい。上述のように例えば、第１のマークＭ１に処理を行わずに第２のマークＭ２にリンまたはホウ素を注入してもよい。アライメントマークと露出層とが定まるまでになされるリソグラフィ処理または他の処理のうちいかなる処理であってもよい。また、複数の処理がなされてもよい。一対の相補マークＭ１、Ｍ２の第１及び第２のマーク間の段差高さの違いが増される効果がある限りは、上述の各実施例で説明した特定のマークデザインと特定の処理とが組み合わされてもよい。

上述の実施形態では化学機械研磨処理に主として注目しているが、各実施形態は、高さに差を与えうる他の基板処理工程に適用されてもよい。この場合、例えば、第２のマークＭ２に処理を施す一方第１のマークは処理をしない（または異なる処理をする）ようにしてもよい。第２のマークＭ２にイオン注入をした場合には、そのあとのウエットエッチングで高さに違いが生じる。上述のように、すべての基板処理工程、例えば酸化膜ＣＭＰ処理とゲート層成膜（またはゲートスタック成膜）との間の更なる処理工程及びリソグラフィ工程は、第１のマークＭ１と第２のマークＭ２との間のトポグラフィの違いを拡大する候補として考慮されるべきである。

基板処理工程の他の例はゲートの酸化シリコンエッチング工程である。この工程は、１枚の基板に２種類のトランジスタを設けるときに利用されうる。これらのトランジスタは、ゲートの絶縁（例えばゲートの酸化物）厚さの違いにより区別され得る。この違いを形成するために、酸化物層が厚さｔ_１を有するよう成長させ、この酸化物の一部をリソ及びエッチングにより除去する。このリソ及びエッチングにより開放された領域に新たな酸化物を（今度は厚さｔ_２に）成長させる。最終工程はゲート層成膜である。最初に酸化物ｔ１を除去したリソ及びエッチングは、第１のマークＭ１には作用させるとともに第２のマークＭ２には作用させない（またはその逆でもよい）。Ｍ１とＭ２との段差高さの違いは酸化物のエッチングにより形成される。

上述の実施形態において、「マークライン」なる用語が使用されているが、あるマークのパターンは、マークライン以外の他のマーク形状に形成されていてもよい。一般化すれば、マークは複数のマーク部により形成されていてもよく、例えばマークラインであってもよいし他の適当な幾何形状であってもよい。

上述の実施形態により、１組の相補マークに基づいてアライメントする場合に、コストのかかるマーク修復工程を回避しうることがわかる。マークのデザインとマークへの処理とが互いに補い合って、単一のマークデザインでのアライメントがうまくいかない状況においてロバストなアライメントが提供される。

なお、この思想はアライメントマークには限られず、メトロロジターゲットにも適用可能である。単一のアライメントマークのコントラストがゼロになりうる処理層とは別に、スタートアップ（新たなチップデザインで、プロセスのチューニングがされてなくプロセス変動が大きい場合）やプロセスが緩やかに時間変化する場合（例えばＣＭＰツールが経時的にドリフトする場合がある）に適用してもよい。ユーザは第１のマークＭ１から始めて、一定時間経過後に相補的な第２のマークＭ２に切り替えてもよい。

ここでは特にＩＣの製造における露光装置の使用を例として説明しているが、ここで記述されたシステムは他の用途にも適用可能である。例えば集積光学システムや磁区メモリ用ガイダンスおよび検出パターン、フラットパネルディスプレイ、液晶ディスプレイ（ＬＣＤ）、薄膜磁気ヘッドなどの製造に用いることが可能である。当業者であればこれらの他の適用に際して、本明細書における「ウエハ」あるいは「ダイ」という用語がそれぞれ「基板」あるいは「目標部分」という、より一般的な用語と同義であるとみなされると理解することができるであろう。基板は露光前または露光後において例えばトラック（典型的にはレジスト層を基板に塗布し、露光後のレジストを現像する装置）、メトロロジツール、及び／またはインスペクションツールにより処理されてもよい。適用可能であれば、本明細書の開示はこれらの処理装置及び他の基板処理装置に適用されてもよい。また、基板は、例えば多層ＩＣを生成すべく複数回処理されてもよい。よって、本明細書において基板という用語は、多数の処理済みの層を既に含む基板を意味してもよい。

ここでは特に光学的なリソグラフィを本発明に係る実施形態に適用したものを例として説明しているが、本発明は他の分野にも適用可能である。

本明細書において「放射」及び「ビーム」という用語は、（例えば約３６５ｎｍ、３５５ｎｍ、２４８ｎｍ、１９３ｎｍ、１５７ｎｍ、または１２６ｎｍの波長を有する）紫外（ＵＶ）放射、及び（例えば５〜２０ｎｍの範囲の波長を有する）極紫外（ＥＵＶ）放射、更にイオンビームや電子ビームなどの粒子ビームを含むあらゆる種類の電磁放射を含む。

「レンズ」という用語は、文脈が許す限り、１つまたは各種の光学素子の組み合わせを指し示すものであってもよい。ここでの光学素子は、例えば屈折光学素子、反射光学素子、磁気的光学素子、電磁気的光学素子、及び静電的光学素子を含むものであってもよい。

上述の本発明に係る実施形態以外の形式で本発明を実施することも可能である。本発明は例えば、上述の方法が記述された機械で読み取り可能な１以上の一連の指示を含むコンピュータプログラムの形式をとってもよい。あるいは、本発明は、このようなコンピュータプログラムが記録された（半導体メモリや磁気・光ディスクなどの）データ記録媒体の形式をとってもよい。

実施形態に関する説明は例示であり、発明を制限するものではない。請求項の範囲から逸脱することなく本発明を変形することができるということは、当業者にとって明らかであろう。

リソグラフィ装置を模式的に示す図である。 基板を模式的に示す図である。 プロセス中に異なる複数の状態となる基板断面の一部を模式的に示す図である。 段差高さ分布を模式的に示す図である。 段差高さ分布を模式的に示す図である。 プロセス中に異なる複数の状態となる基板断面の一部を模式的に示す図である。 一実施形態に係るマークを模式的に示す図である。 一実施形態に係るマークを模式的に示す図である。 一実施形態に係るマークを模式的に示す図である。 一実施形態に係るマークを模式的に示す図である。 マークの断面の一部を模式的に示す図である。 一実施形態に係るリソグラフィ装置を模式的に示す図である。 一実施形態に係るフローチャートを示す図である。

符号の説明

Ｂ 放射ビーム、 Ｃ 目標部分、 ＩＬ 照明系、 ＰＤ パターニングデバイス、 ＰＳ 投影系、 ＳＯ 放射源、 Ｗ 基板、 ＷＴ 基板テーブル。

Claims (33)

1. 基板表面に設けられ、第１の材料で形成された少なくとも１つのマーク部と第２の材料で形成された少なくとも１つの区域とを備える第１のパターンを備え、所定の基板処理工程がなされることにより前記少なくとも１つのマーク部と前記少なくとも１つの区域との間に基板表面に実質的に垂直な方向の段差が形成され得るように該基板処理工程について第１の材料と第２の材料とが異なる材料特性を有する第１のマークと、
   少なくとも１つの第２のマーク部と該第２のマーク部に隣接して形成された少なくとも１つの第２の区域とを備え、前記基板処理工程がなされることにより前記少なくとも１つの第２のマーク部と前記少なくとも１つの第２の区域との間に基板表面に実質的に垂直な方向の第２の段差が形成され得るよう構成されている第２のマークと、を備え、
   前記第２の段差の高さが第１の段差の高さとは実質的に異なることを特徴とする基板。
2. 複数の目標部分を備え、前記第１及び第２のマークがともに共通の目標部分に関連することを特徴とする請求項１に記載の基板。
3. 前記第２のマークは、前記少なくとも１つの第２のマーク部を形成する前記第１の材料と前記少なくとも１つの第２の区域を形成する前記第２の材料とにより形成される第２のパターンを備え、該第２のパターンは前記第１のパターンとは異なることを特徴とする請求項１に記載の基板。
4. 前記少なくとも１つの第２のマーク部は第３の材料で形成され、該第３の材料は化学機械研磨処理について前記第１の材料と比べて異なる材料特性を有することを特徴とする請求項１に記載の基板。
5. 前記少なくとも１つの第２の区域は第４の材料で形成され、該第４の材料は化学機械研磨処理について前記第２の材料と比べて異なる材料特性を有することを特徴とする請求項４に記載の基板。
6. 前記第３及び第４の材料の少なくとも一方は前記第２のマークに所定の処理を施すことにより生成されることを特徴とする請求項５に記載の基板。
7. 前記第３の材料は前記第２のマークに所定の処理を施すことにより生成されることを特徴とする請求項４に記載の基板。
8. 前記所定の処理は、リンの注入、ホウ素の注入、またはイオンの注入のいずれかであることを特徴とする請求項７に記載の基板。
9. 前記第１の材料は酸化シリコンであることを特徴とする請求項１に記載の基板。
10. 前記第２の材料は窒化シリコンであることを特徴とする請求項１に記載の基板。
11. 前記第１のマークの少なくとも１つのマーク部と、前記第２のマークの少なくとも１つのマーク部とのうち少なくとも一方は、より微細な構造に分割されていることを特徴とする請求項１に記載の基板。
12. 微細構造がスライス状構造であることを特徴とする請求項１１に記載の基板。
13. 微細構造がさいころ状構造であることを特徴とする請求項１１に記載の基板。
14. 前記少なくとも１つの区域は前記少なくとも１つのマーク部に隣接し、前記少なくとも１つの第２の区域は前記少なくとも１つの第２のマーク部に隣接することを特徴とする請求項１に記載の基板。
15. 基板に形成され、第１のマーク及び第２のマークを備えるマーク構造であって、
    前記第１のマークは、第１の材料で形成された少なくとも１つのマーク部と第２の材料で形成された少なくとも１つの区域とを備える第１のパターンを備え、所定の基板処理工程がなされることにより前記少なくとも１つのマーク部と前記少なくとも１つの区域との間に基板表面に実質的に垂直な方向の段差が形成され得るように該基板処理工程について第１の材料と第２の材料とが異なる材料特性を有し、
    前記第２のマークは、少なくとも１つの第２のマーク部と該第２のマーク部に隣接して形成された少なくとも１つの第２の区域とを備え、前記基板処理工程がなされることにより前記少なくとも１つの第２のマーク部と前記少なくとも１つの第２の区域との間に基板表面に実質的に垂直な方向の第２の段差が形成され得るよう構成され、
    前記第２の段差の高さが第１の段差の高さとは実質的に異なることを特徴とするマーク構造。
16. 前記第２のマークは第２のパターンを備え、該第２のパターンは前記第１のパターンとは異なることを特徴とする請求項１５に記載のマーク構造。
17. 請求項１５に記載のマーク構造を生成するよう構成されているパターニングデバイス。
18. パターニングデバイスからのパターンを基板に投影するリソグラフィ投影装置であって、該パターニングデバイスが請求項１に記載の前記第１のマーク及び前記第２のマークに対応するパターンを備えることを特徴とするリソグラフィ投影装置。
19. パターニングデバイスからのパターンを基板に転写するリソグラフィ装置であって、該パターニングデバイスが請求項１に記載の前記第１のマーク及び前記第２のマークに対応するパターンを備えることを特徴とするリソグラフィ装置。
20. 請求項１９に記載の装置を使用して製造されたデバイス。
21. パターン付与された放射ビームを基板に投影することを含むデバイス製造方法であって、パターニングデバイスが請求項１に記載の前記第１のマーク及び前記第２のマークに対応するパターンを備えることを特徴とする方法。
22. パターニングデバイスからのパターンを基板に転写することを含むデバイス製造方法であって、該パターニングデバイスが請求項１に記載の前記第１のマーク及び前記第２のマークに対応するパターンを備えることを特徴とする方法。
23. 請求項２２に記載の方法で製造されたデバイス。
24. アライメントセンサ及び第１のマークを使用して少なくとも第１の測定を実行し、
    前記第１の測定が成功したか否かを判定し、
    前記第１の測定が成功しなかった場合には、前記アライメントセンサ及び第２のマークを使用して第２の測定を実行することを含む基板位置測定方法であって、
    前記第１のマークは、第１の材料で形成された少なくとも１つのマーク部と第２の材料で形成された少なくとも１つの区域とを備える第１のパターンを備え、所定の基板処理工程の結果として前記少なくとも１つのマーク部と前記少なくとも１つの区域との間に基板表面に実質的に垂直な方向の段差が存在するように該基板処理工程について第１の材料と第２の材料とが異なる材料特性を有し、
    前記第２のマークは、少なくとも１つの第２のマーク部と該第２のマーク部に隣接して形成された少なくとも１つの第２の区域とを備え、前記基板処理工程の結果として前記少なくとも１つの第２のマーク部と前記少なくとも１つの第２の区域との間に基板表面に実質的に垂直な方向の第２の段差が存在するよう構成され、
    前記第２の段差の高さが第１の段差の高さとは実質的に異なることを特徴とする方法。
25. 前記第１の測定が成功したか否かの判定は、回折効率、グリッド残渣、または次数ごとのオフセット量のいずれかに基づいて実行されることを特徴とする請求項２４に記載の方法。
26. 前記第２の測定は、前記第１の測定が成功したか否かの判定よりも前に実行されることを特徴とする請求項２４に記載の方法。
27. 前記第２の測定は、前記第１の測定が成功しなかったと判定された後に実行されることを特徴とする請求項２４に記載の方法。
28. コンピュータ読み取り可能媒体にエンコードされているコンピュータプログラムであって、該コンピュータプログラムはアライメントセンサの制御方法を実行するための命令がエンコードされており、該方法は、
    アライメントセンサ及び第１のマークを使用して少なくとも第１の測定を実行し、
    前記第１の測定が成功したか否かを判定し、
    前記第１の測定が成功しなかった場合には、前記アライメントセンサ及び第２のマークを使用して第２の測定を実行することを含み、
    前記第１のマークは、第１の材料で形成された少なくとも１つのマーク部と第２の材料で形成された少なくとも１つの区域とを備える第１のパターンを備え、所定の基板処理工程の結果として前記少なくとも１つのマーク部と前記少なくとも１つの区域との間に基板表面に実質的に垂直な方向の段差が存在するように該基板処理工程について第１の材料と第２の材料とが異なる材料特性を有し、
    前記第２のマークは、少なくとも１つの第２のマーク部と該第２のマーク部に隣接して形成された少なくとも１つの第２の区域とを備え、前記基板処理工程の結果として前記少なくとも１つの第２のマーク部と前記少なくとも１つの第２の区域との間に基板表面に実質的に垂直な方向の第２の段差が存在するよう構成され、
    前記第２の段差の高さが第１の段差の高さとは実質的に異なることを特徴とするコンピュータプログラム。
29. 少なくとも１つの基板処理システムと、
    請求項２８に記載のコンピュータプログラムに従って前記基板処理システムの動作を制御する制御プロセッサと、を備えることを特徴とするリソグラフィ装置。
30. 前記基板処理工程は化学機械研磨処理を含むことを特徴とする請求項１に記載の基板。
31. 前記基板処理工程は化学機械研磨処理を含むことを特徴とする請求項１５に記載のマーク構造。
32. 前記基板処理工程は化学機械研磨処理を含むことを特徴とする請求項２４に記載の方法。
33. 前記基板処理工程は化学機械研磨処理を含むことを特徴とする請求項２８に記載のコンピュータプログラム。