JP2003158067A - 半導体装置の製造方法および露光装置 - Google Patents

半導体装置の製造方法および露光装置

Info

Publication number
JP2003158067A
JP2003158067A JP2001357908A JP2001357908A JP2003158067A JP 2003158067 A JP2003158067 A JP 2003158067A JP 2001357908 A JP2001357908 A JP 2001357908A JP 2001357908 A JP2001357908 A JP 2001357908A JP 2003158067 A JP2003158067 A JP 2003158067A
Authority
JP
Japan
Prior art keywords
blade
wafer
square
pattern
exposure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001357908A
Other languages
English (en)
Inventor
Toshihiro Nagai
利広 永井
Koji Yamamoto
康治 山本
Shoji Nemoto
章次 根本
Shuichi Yanatori
秀一 梁取
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001357908A priority Critical patent/JP2003158067A/ja
Publication of JP2003158067A publication Critical patent/JP2003158067A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 製品取得数の減少を抑えつつ不完全なパター
ンの形成を防止する。 【解決手段】 ステッパのマスキングブレード装置40
は平面視がL字形状の一対の第一ブレード43および第
二ブレード44と、両ブレード43、44とは独立して
移動される第三ブレード47とを備えている。ウエハ1
のエッジ部2にかかる場所を露光する際には、第一ブレ
ード43、第二ブレード44および第三ブレード47が
XY方向に適宜に移動されて、透光窓45がレチクル5
0のワンショットパターン52の正方形の一部を切り欠
いた多角形に設定され、もって、チップ部53がウエハ
のエッジ部にかからない変形露光像62が形成される。 【効果】 ウエハのエッジにかかるチップ部の形成を避
けることで、不完全なチップ部の剥離等の発生を防止で
きる。形成されないチップ部の個数を最小限度に抑える
ことで、製品の取得数の減少を最小限度に抑制できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、半導体素子を含む集積回路が形成さ
れる半導体ウエハ(以下、ウエハという。)にホトマス
クに形成された原画である半導体素子を含む集積回路パ
ターン(以下、回路パターンという。)を転写する露光
技術に関する。
【0002】
【従来の技術】半導体装置の製造方法はウエハに互いに
関連する複数種類の回路パターンを順次重ね合わせ露光
することにより製造する方法であり、ホトマスクに描画
された原画である回路パターンをウエハのレジスト膜に
繰り返し投影露光する露光工程を備えている。一般に、
半導体装置の製造方法の露光工程には、回路パターンが
拡大して描画された拡大ホトマスク(以下、レチクルと
いう。)の原画である回路パターンを縮小してウエハの
上に投影して露光するステップを繰り返すステップ・ア
ンド・リピート方式による縮小投影露光装置(以下、ス
テッパという。)が、広く使用されている。
【0003】最近のステッパの広画角化に伴って、ステ
ッパにおいては一個の半導体装置(以下、製品とい
う。)の素になるチップの回路パターン(以下、チップ
部という。)を複数ずつ、一回の縮小投影(以下、ワン
ショットという。)によって一括して露光することが実
施されている。
【0004】一方、ステッパが使用される縮小投影露光
工程においては縮小された回路パターンであるチップ部
がウエハの上に繰り返し投影露光されるため、ウエハ一
枚当たりの製品の取得数はワンショットの繰り返し回数
に依存する。このため、ウエハの露光面内のチップ部の
レイアウトによっては、ウエハのエッジ部にかかった状
態でワンショットパターンが投影露光されている。
【0005】なお、露光装置を述べてある例としては、
株式会社工業調査会1998年11月25日発行の「電
子材料1998年11月号別冊」P76〜P81、があ
る。
【0006】
【発明が解決しようとする課題】しかしながら、ウエハ
のエッジ部にかかったチップ部は必然的に良品とはなら
ない。しかも、ウエハのエッジ部にかかったチップ部の
レジスト膜や薄膜等は不完全に形成されているため、剥
離等を引起し易く、ウエハの有効チップ領域を汚染する
異物を発生する源となる可能性がある。
【0007】そこで、ウエハのエッジ部にはチップ部を
投影露光しないことが考えられるが、ウエハのエッジ部
にチップ部を投影露光しない方法如何によっては、ウエ
ハ一枚当たりの製品取得数が大幅に減少してしまう。
【0008】本発明の目的は、製品取得数の減少を抑制
しつつ不完全な回路パターンの形成を防止することがで
きる半導体装置の製造技術を提供することにある。
【0009】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0010】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。
【0011】すなわち、ホトマスクに描画された原画が
半導体ウエハのレジスト膜に繰り返し投影露光される露
光工程を備えている半導体装置の製造方法において、前
記ホトマスクの原画の前記半導体ウエハへの投影範囲が
透光窓によって正方形、長方形、正方形または長方形の
一部が切り欠かれた形状に画成されることを特徴とす
る。
【0012】前記した手段によれば、ホトマスクの原画
の投影範囲が半導体ウエハのエッジ部にかかる場所にお
いては透光窓を正方形または長方形の一部が切り欠かれ
た形状に形成することにより、不完全なパターンが形成
されるのを回避することができるため、不完全なパター
ンの剥離現象が発生するのを防止することができる。し
かも、切り欠く部分の形状を適宜に設定することによ
り、半導体ウエハのエッジ部においてパターンが形成さ
れない範囲を最小限度に抑制することができるため、製
品の取得数の減少を最小限度に抑制することができる。
【0013】
【発明の実施の形態】以下、本発明の一実施の形態を図
面に即して説明する。
【0014】本実施の形態に係る半導体装置の製造方法
は、レチクルに描画された回路パターンをウエハに被着
されたレジスト膜にステップ・アンド・リピート方式で
露光させる縮小投影露光工程を備えており、この縮小投
影露光工程はステッパが使用されて実施される。まず、
縮小投影露光工程の実施に使用されるステッパ10を図
1について説明する。
【0015】図1に示されているように、ステッパ10
は拡大した回路パターンの原画が描画されたホトマスク
であるレチクル50を保持するレチクルステージ14を
備えている。ステッパ10が使用される縮小投影露光工
程においては、レチクル50の拡大した回路パターンで
ある原画がステッパ10の縮小投影レンズ15を介して
ウエハ1に被着されたレジスト膜に縮小投影露光され
る。縮小投影レンズ15はウエハ側はテレセントリック
系になるように構成されている。ウエハ1はカセット1
6からローディングテーブル17の上に自動搬送され、
プリアライメント装置18によって粗位置決めが行われ
た後に、移送アーム11によってXYステージ12上の
チャック13に真空吸着される。ちなみに、露光を施さ
れたチャック13の上のウエハ1は移送アーム11によ
ってアンローディングテーブル25の上に移送される。
アンローディングテーブル25の上に移送されたウエハ
1はアンローディングテーブル25に構成されたエアー
ベアリング機構等によって回収用カセット26に順次収
容される。
【0016】レチクル50はレチクルアライメント光学
系20によって縮小投影レンズ15の中心にその中心が
一致するように位置決めされる。このステッパ10にお
いては、レチクル50とウエハ1との位置決めのため
に、スルーザレンズ方式の位置検出X系21および位置
検出Y系22が装備されている。両検出系21、22に
は照明光学装置およびハーフミラー24が設置されてお
り、照明光学装置はレジストが感光しない波長の光をハ
ーフミラー24を透過してアライメントマークに照射す
るように構成されている。ハーフミラー24は照明光学
装置の照明光を透過するとともに、アライメントマーク
からの正反射像を位置検出X系21および位置検出Y系
22に反射するように構成されている。位置検出X系2
1および位置検出Y系22は、アライメントマークから
の正反射像をスリットを走査して光電子増倍管で検出す
るとともに、レチクル50の窓パターンを検出するよう
に構成されている。
【0017】XYステージ12の外側にはレーザ光31
によってウエハ1の位置を測定するレーザ干渉測長計3
0が設置されており、レーザ干渉測長計30から発光さ
れたレーザ光31は分光器32で二系統に分けられるよ
うになっている。一方のレーザ光31はXYステージ1
2に取り付けられたX軸用ミラー33に照射される。こ
の照射光はX軸用ミラー33で反射されてレーザ干渉測
長計30に戻り、XYステージ12のX座標が検出され
る。他方のレーザ光31は第一のミラー34と第二のミ
ラー35とを介してXYステージ12に取り付けられた
Y軸用ミラー36にそれぞれ照射される。Y軸用ミラー
36に照射されて反射したレーザ光31は両ミラー3
4、35および分光器32を通ってレーザ干渉測長計3
0に至る。これにより、XYステージ12のY座標が検
出されることになる。レーザ干渉測長計30の測長に基
づいて、XYステージ12はX軸用モータ37によって
X軸方向に高精度に移動制御されるとともに、Y軸用モ
ータ38によってY軸方向に高精度に移動制御されるよ
うに構成されている。
【0018】図1に示されているように、レチクル50
を保持するレチクルステージ14の近傍にはマスキング
ブレード装置40が設置されている。図2に示されてい
るように、マスキングブレード装置40は一対のメイン
マスキングブレードとしてのいずれも平面視がL字形の
平板形状にそれぞれ形成された第一マスキングブレード
(以下、第一ブレードという。)43および第二マスキ
ングブレード(以下、第二ブレードという。)44を備
えており、第一ブレード43および第二ブレード44は
第一アクチュエータ41および第二アクチュエータ42
によって水平面内においてXY方向にそれぞれ移動され
るようになっている。第一ブレード43および第二ブレ
ード44は水平面内でXY方向に適宜に移動されて正方
形または長方形の透光窓45を構成することにより、露
光ショットに合わせて露光領域の大きさを制限するよう
になっている。
【0019】本実施の形態に係るマスキングブレード装
置40は平面視が正方形の平板形状に形成されたサブマ
スキングブレード(以下、第三ブレードという。)47
を備えており、第三ブレード47は第三アクチュエータ
46によって水平面内においてXY方向に第一ブレード
43および第二ブレード44に対して独立して移動され
るようになっている。第三ブレード47は水平面内でX
Y方向に適宜に移動されて透光窓45の一部を遮蔽する
ことにより、透光窓45の正方形または長方形の一部を
切り欠いてなる所望の多角形に変更するようになってい
る。
【0020】次に、縮小投影露光工程を図3に示された
レチクルが使用されて実施される場合について説明す
る。
【0021】本実施の形態に係る縮小投影露光工程はD
RAMのパターンを転写するものとして構成されてお
り、図3に示されたレチクル50が使用される。図3に
示されているように、レチクル50は石英ガラス等の透
明材料が使用されて正方形の平板形状に形成された本体
51を備えており、本体51の一主面には転写すべきD
RAMの回路パターン(図示せず)が、本体51の一主
面に被着されたクロム被膜等の非透光膜がリソグラフィ
ー処理およびエッチング処理によって選択的にパターニ
ングされることにより形成されている。すなわち、本体
51の一主面には一回のショット(投影露光)によって
転写すべき転写パターン(以下、ワンショットパターン
という。)52が形成されており、ワンショットパター
ン52には六個のチップ部53a〜53fがスクライブ
ライン54によって画成されている。六個のチップ部5
3a〜53fはスクライブライン54によって長方形に
画成されており、六個のチップ部53a〜53fが組み
合わされてなるワンショットパターン52は略正方形
(以下、正方形とする。)に形成されている。六個のチ
ップ部53a〜53fにはDRAMのチップを製造する
ための同一の回路パターンが繰り返してそれぞれ形成さ
れている。
【0022】図1に示されているように、縮小投影露光
工程がステッパ10によって実施されるに際して、レチ
クルステージ14にはレチクル50が光軸を一致されて
位置決めされた状態に装着される。そして、マスキング
ブレード装置40においては第一ブレード43および第
二ブレード44が第一アクチュエータ41および第二ア
クチュエータ42によって水平面内でXY方向に移動さ
れることにより、透光窓45の形状(正方形)がレチク
ル50のワンショットパターン52の形状(正方形)に
対応するように調整される。
【0023】他方、縮小投影露光工程の前処理工程で下
層パターンおよびウエハ側マーク(例えば、基準マー
ク)の上にレジスト膜が被着されたウエハ1は、ステッ
パ10のプリアライメント装置18によってウエハ1内
の二点のアライメントマークを用いられて、XY方向お
よび回転方向の粗位置合わせ(プリアライメント)を実
施される。この際、このステッパ10の場合には、XY
ステージ12の上に回転機構がないため、プリアライメ
ント装置18の上に回転誤差が最小になるように位置決
めされる。プリアライメントされたウエハ1は移送アー
ム11によってチャック13の上に移送される。
【0024】チャック13の上に搬送吸着されたウエハ
1はウエハ1内の複数のアライメントマークを用いられ
てファインアライメントを実行される。すなわち、レチ
クルアライメント光学系20やレーザ干渉測長計30お
よびXYステージ12のX軸用モータ37、Y軸用モー
タ38が使用された複数のアライメントマークに対する
位置計測結果から、ウエハ1における回転やXY方向の
オフセット、XY方向の伸縮等の成分に対する統計処理
によってウエハの伸縮誤差、回転誤差、倍率誤差等の各
種の誤差が算出され、これらの誤差に対する補正値が算
出される。
【0025】その後、図4に示されているように、レチ
クル50のワンショットパターン52を縮小した露光像
60がウエハ1の予め指定され複数箇所に、ステップ・
アンド・リピート方式の移動によって次々に露光されて
行く。
【0026】この際、ウエハ1のエッジ部2にかからな
い大多数の露光像(以下、正規の露光像という。)61
は、レチクル50のワンショットパターン52を縮小し
た正方形に形成される。すなわち、正規の露光像61が
形成されるに際しては、図2で参照されるように、マス
キングブレード装置40において第三ブレード47が第
三アクチュエータ46によって透光窓45にかからない
場所に設置されることにより、透光窓45の形状がレチ
クル50のワンショットパターン52に対応した正方形
に設定される。このようにして透光窓45がレチクル5
0のワンショットパターン52に対応した正方形に形成
されると、この透光窓45を透過する露光の形状が正方
形に設定されるため、レチクル50のワンショットパタ
ーン52を縮小した正方形の正規の露光像61がウエハ
1の上に形成されることになる。
【0027】これに対して、ウエハ1のエッジ部2にか
かる場所に露光される複数個の露光像(以下、変形露光
像という。)62は、正規の露光像61の正方形の図4
に斜線で示された部分を切り欠いてなる多角形に形成さ
れる。すなわち、マスキングブレード装置40におい
て、第一ブレード43、第二ブレード44および第三ブ
レード47が第一アクチュエータ41、第二アクチュエ
ータ42および第三アクチュエータ46によって水平面
内でXY方向にそれぞれ適宜に移動されることにより、
透光窓45の形状がレチクル50のワンショットパター
ン52の正方形の一部を切り欠いた多角形に設定され
る。透光窓45がレチクル50のワンショットパターン
52に対応した正方形の一部を切り欠いた多角形に形成
されると、この透光窓45を透過する露光の形状が多角
形に設定されるため、レチクル50のワンショットパタ
ーン52を縮小した正方形の正規の露光像61の一部を
切り欠いた多角形の変形露光像62がウエハ1の上にお
けるエッジ部2にかかる部分に形成されることになる。
【0028】例えば、図4における下から二段目で左端
の変形露光像62aが露光される場合には、図5(a)
に示されているように、第二ブレード44および第三ブ
レード47が移動される。すなわち、ワンショットパタ
ーン52の六個のチップ部53のうち左端の上下二段の
チップ部53a、53dを遮蔽するように、第二ブレー
ド44がチップ部53の一個の分だけ右方向に移動され
る。同時に、ワンショットパターン52の六個のチップ
部53のうち中央の下段のチップ部53eを遮蔽するよ
うに、第三ブレード47が右方向および紙面上方に移動
される。
【0029】また、図4における下から一段目で左端の
変形露光像62bが露光される場合には、図5(b)に
示されているように、第三ブレード47が移動される。
すなわち、ワンショットパターン52の六つのチップ部
53のうち下段の左二列のチップ部53d、53eを遮
蔽するように、第三ブレード47が右方向および紙面上
方に移動される。
【0030】本実施の形態においては、ウエハ1のエッ
ジ部2にかかる場所に露光される変形露光像62がレチ
クル50のワンショットパターン52を縮小した正方形
の一部を切り欠いた多角形に形成されていることによ
り、ウエハ1のエッジ部2にかかるチップ部は形成され
ないため、ウエハ1のエッジ部2にはチップ部53が不
完全に形成されることがない。このため、不完全なチッ
プ部53がレジスト膜の剥離等を引き起こす不良の発生
は未然に回避されることになる。
【0031】ところで、第三ブレード47が設置されて
いない場合においては、図6に示されているように、剥
離を起こす不完全なチップ部の形成を防止する目的でウ
エハ1のエッジ部2にかかる場所に露光される変形露光
像62’は、正規の露光像61の正方形よりも小さい正
方形または長方形にしか設定することができない。
【0032】例えば、図6における下から二段目で左端
の変形露光像62’aが露光される場合には、図7
(a)に示されているように、ワンショットパターン5
2の六個のチップ部53a〜53fのうち左二列上下二
段の四個のチップ部53a、53b、53d、53eを
遮蔽するように、第一ブレード43がチップ部53の二
個の分だけ右方向に移動される。
【0033】また、図6における下から一段目で左端の
変形露光像62’bが露光される場合には、図7(b)
に示されているように、ワンショットパターン52の六
個のチップ部53のうち下段の三個のチップ部53d、
53e、53fを遮蔽するように、第二ブレード44が
紙面上方に移動される。
【0034】このようにウエハ1のエッジ部2にかかる
場所に露光される変形露光像62’が正方形または長方
形にしか設定することができない場合には、図6と本実
施の形態の場合の図4との対比から明らかな通り、図8
に斜線で示されたチップ部53の個数(図示例では八
個)の分だけ、ウエハ一枚当たりのチップ(製品)の取
得数が本実施の形態の場合に比べて減少してしまう。換
言すれば、本実施の形態の場合には、ウエハ一枚当たり
のチップ(製品)の取得数を増加することができる。な
お、図示例では、製品取得数の増加は八個であるが、実
際の生産においては数百〜数千個単位の増加となる。
【0035】前記実施の形態によれば、次の効果が得ら
れる。
【0036】1) マスキングブレード装置のワンショッ
トパターンの透光窓をウエハのエッジ部にかかる場所に
おいては正方形の一部が切り欠かれた多角形に形成する
ことにより、ウエハのエッジ部にかかるチップ部の形成
を回避することができるため、不完全なパターンが形成
されるのを回避することができ、その結果、不完全なパ
ターンの剥離等の現象が発生するのを未然に防止するこ
とができる。
【0037】2) ウエハのエッジ部にかかった部分にお
ける不完全なパターンの剥離現象の発生を未然に防止す
ることにより、ウエハのエッジ部に形成されるチップ部
がウエハの有効チップ領域を汚染する異物を発生する源
となるのを回避することができるため、縮小投影露光工
程ひいては半導体装置の品質や信頼性および製造歩留り
を高めることができる。
【0038】3) 透光窓の切り欠く部分の形状を一対の
メインマスクブレードと独立して移動するサブブレード
によって適宜に設定することにより、ウエハのエッジ部
においてパターンが形成されない範囲を最小限度に抑制
することができるため、製品の取得数の減少を最小限度
に抑制することができる。
【0039】4) 製品の取得数の減少を最小限度に抑制
することにより、前記2)とあいまって半導体装置の製造
方法のスループットを高めることができる。
【0040】以上本発明者によってなされた発明を実施
の形態に基づき具体的に説明したが、本発明は前記実施
の形態に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
【0041】例えば、サブマスキングブレードは図9
(a)および(b)に示されているように構成してもよ
い。
【0042】図9(a)に示された実施の形態において
は、サブマスキングブレード47Aは四枚が、透光窓4
5の四隅にそれぞれ配設されている。本実施の形態によ
れば、透光窓45の形状をあらゆる種類の多角形に形成
することができるため、不完全なパターンの発生個数を
より一層低減することができるとともに、不完全なパタ
ーンの外縁をウエハのエッジ部に倣わせることにより、
剥離等の発生をより一層確実に防止することができる。
【0043】図9(b)に示された実施の形態において
は、サブマスキングブレード47Bは一辺に弯曲部を備
えている。本実施の形態によれば、透光窓45の一部の
形状を弯曲させることができるため、不完全なパターン
の外縁をウエハのエッジ部の円弧形状に倣わせることに
より、剥離等の発生をより一層確実に防止することがで
きる。
【0044】前記実施の形態においては、ステップ・ア
ンド・リピート方式の縮小投影露光装置に適用した場合
について説明したが、本発明は、ステップ・アンド・ス
キャン方式の縮小投影露光装置にも適用することができ
る。
【0045】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
【0046】ホトマスクの原画の投影範囲が半導体ウエ
ハのエッジ部にかかる場所においては透光窓を正方形ま
たは長方形の一部が切り欠かれた形状に形成することに
より、不完全なパターンが形成されるのを回避すること
ができるため、不完全なパターンの剥離等の現象が発生
するのを防止することができる。しかも、切り欠く部分
の形状を適宜に設定することにより、半導体ウエハのエ
ッジ部においてパターンが形成されない範囲を最小限度
に抑制することができるため、製品の取得数の減少を最
小限度に抑制することができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態である半導体装置の製造
方法における縮小投影露光工程に使用されるステッパを
示す斜視図である。
【図2】そのマスキングブレード装置を示す平面図であ
る。
【図3】縮小投影露光工程に使用されるレチクルを示す
平面図である。
【図4】本実施の形態に係る露光工程の作用を説明する
ための露光後のウエハを示す平面図である。
【図5】そのマスキングブレード装置の作用を説明する
ための各平面図であり、(a)は図4の62aの部分の
場合を、(b)は同じく62bの部分の場合をそれぞれ
示している。
【図6】比較例に係る露光工程の作用を説明するための
露光後のウエハを示す平面図である。
【図7】そのマスキングブレード装置の作用を説明する
ための各平面図であり、(a)は図6の62’aの部分
の場合を、(b)は同じく62’bの部分の場合をそれ
ぞれ示している。
【図8】本実施の形態に係る露光工程の露光後のウエハ
を示す平面図である。
【図9】(a)は本発明の他の実施の形態に係るサブマ
スキングブレードを示す平面図であり、(b)は本発明
の別の他の実施の形態に係るサブマスキングブレードを
示す平面図である。
【符号の説明】
1…ウエハ、2…エッジ部、10…ステッパ(縮小投影
露光装置)、11…移送アーム、12…XYステージ、
13…チャック、14…レチクルステージ、15…縮小
投影レンズ、16…カセット、17…ローディングテー
ブル、18…プリアライメント装置、20…レチクルア
ライメント光学系、21…位置検出X系、22…位置検
出Y系、24…ハーフミラー、25…アンローディング
テーブル、26…回収用カセット、30…レーザ干渉測
長計、31…レーザ光、32…分光器、33…X軸用ミ
ラー、34、35…ミラー、36…Y軸用ミラー、37
…X軸用モータ、38…Y軸用モータ、40…マスキン
グブレード装置、41…第一アクチュエータ、42…第
二アクチュエータ、43…第一ブレード(メインマスキ
ングブレード)、44…第二ブレード(メインマスキン
グブレード)、45…透光窓、46…第三アクチュエー
タ、47、47A、47B…第三ブレード(サブマスキ
ングブレード)、50…レチクル(拡大ホトマスク)、
51…本体、52…ワンショットパターン(一回のショ
ット分の転写パターン)、53、53a〜53f…チッ
プ部、54…スクライブライン、60…露光像、61…
正規の露光像、62…変形露光像。
フロントページの続き (72)発明者 根本 章次 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体グループ内 (72)発明者 梁取 秀一 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体グループ内 Fターム(参考) 5F046 BA04 CB05 CB23 DA07

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 ホトマスクに描画された原画が半導体ウ
    エハのレジスト膜に繰り返し投影露光される露光工程を
    備えている半導体装置の製造方法において、前記ホトマ
    スクの原画の前記半導体ウエハへの投影範囲が透光窓に
    よって正方形、長方形、正方形または長方形の一部が切
    り欠かれた形状に画成されることを特徴とする半導体装
    置の製造方法。
  2. 【請求項2】 ホトマスクに描画された原画を半導体ウ
    エハのレジスト膜に繰り返し露光する露光装置におい
    て、前記ホトマスクの原画の前記半導体ウエハへの投影
    範囲を画成する透光窓が、正方形、長方形、正方形また
    は長方形の一部が切り欠かれた形状に複数枚のマスキン
    グブレードによって設定されるように構成されているこ
    とを特徴とする露光装置。
  3. 【請求項3】 互いに腹合せに配置された一対のL字形
    状のメインマスキングブレードと、この両メインマスキ
    ングブレードに対して移動するサブマスキングブレード
    とを備えていることを特徴とする請求項2に記載の露光
    装置。
  4. 【請求項4】 前記サブマスキングブレードが複数枚設
    けられていることを特徴とする請求項3に記載の露光装
    置。
  5. 【請求項5】 前記サブマスキングブレードが一部に弯
    曲部を備えていることを特徴とする請求項3または4に
    記載の露光装置。
JP2001357908A 2001-11-22 2001-11-22 半導体装置の製造方法および露光装置 Pending JP2003158067A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001357908A JP2003158067A (ja) 2001-11-22 2001-11-22 半導体装置の製造方法および露光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001357908A JP2003158067A (ja) 2001-11-22 2001-11-22 半導体装置の製造方法および露光装置

Publications (1)

Publication Number Publication Date
JP2003158067A true JP2003158067A (ja) 2003-05-30

Family

ID=19169179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001357908A Pending JP2003158067A (ja) 2001-11-22 2001-11-22 半導体装置の製造方法および露光装置

Country Status (1)

Country Link
JP (1) JP2003158067A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005286062A (ja) * 2004-03-29 2005-10-13 Canon Inc 加工装置
JP2011233781A (ja) * 2010-04-28 2011-11-17 Canon Inc リソグラフィ装置及び物品の製造方法
CN102466978A (zh) * 2010-11-11 2012-05-23 无锡华润上华半导体有限公司 光刻曝光机及光刻曝光方法
JP2013004817A (ja) * 2011-06-17 2013-01-07 Canon Inc 露光装置及びデバイスの製造方法
JP2013069986A (ja) * 2011-09-26 2013-04-18 Canon Inc 露光装置及びデバイス製造方法
CN106950801A (zh) * 2017-04-16 2017-07-14 合肥芯碁微电子装备有限公司 一种无掩膜激光直写光刻设备的快速边缘曝光方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005286062A (ja) * 2004-03-29 2005-10-13 Canon Inc 加工装置
JP4481698B2 (ja) * 2004-03-29 2010-06-16 キヤノン株式会社 加工装置
US7815425B2 (en) 2004-03-29 2010-10-19 Canon Kabushiki Kaisha Processing apparatus
JP2011233781A (ja) * 2010-04-28 2011-11-17 Canon Inc リソグラフィ装置及び物品の製造方法
CN102466978A (zh) * 2010-11-11 2012-05-23 无锡华润上华半导体有限公司 光刻曝光机及光刻曝光方法
JP2013004817A (ja) * 2011-06-17 2013-01-07 Canon Inc 露光装置及びデバイスの製造方法
JP2013069986A (ja) * 2011-09-26 2013-04-18 Canon Inc 露光装置及びデバイス製造方法
CN106950801A (zh) * 2017-04-16 2017-07-14 合肥芯碁微电子装备有限公司 一种无掩膜激光直写光刻设备的快速边缘曝光方法

Similar Documents

Publication Publication Date Title
EP1039511A1 (en) Projection exposure method and projection aligner
US7339662B2 (en) Exposure apparatus and a device manufacturing method using the same
JP4399391B2 (ja) リソグラフィック装置、物品サポート部材及び方法
JP4299262B2 (ja) リソグラフィ装置、デバイス製造方法
TW200305928A (en) Exposure apparatus and method
US11640118B2 (en) Method of pattern alignment for field stitching
JP2006186367A (ja) 接合基板を形成するシステム及び方法並びに接合基板製品
TWI707208B (zh) 微影裝置及使用該微影裝置而在基板上曝光一曝光區之方法
US20080233661A1 (en) Methods and Systems For Lithography Alignment
JPH1154404A (ja) アライメント方法
US7852458B2 (en) Exposure apparatus
JP2003158067A (ja) 半導体装置の製造方法および露光装置
JP2000306822A (ja) 半導体装置の製造方法
US7190436B2 (en) Illumination apparatus and exposure apparatus
US11221562B2 (en) Reticle and method of detecting intactness of reticle stage using the same
Mayer et al. A new step-by-step aligner for very large scale integration (VLSI) production
CN114690587A (zh) 微影方法、微影制程与微影系统
WO2002047132A1 (fr) Dispositif et procede d'exposition par projection de rayons x et dispositif a semi-conducteurs
US9996009B2 (en) Extreme ultraviolet (EUV) exposure system and method of manufacturing semiconductor device using the same
JP2002237446A (ja) 半導体装置の製造方法
US6896999B2 (en) Method of exposing a semiconductor wafer in an exposer
JP3554243B2 (ja) 投影露光装置及びデバイス製造方法
JP5499081B2 (ja) ダイサイズの最適化方法、パターン設計方法及びコンピュータプログラム製品
JP2009252818A (ja) 反射型マスクおよびその検査方法ならびに半導体装置の製造方法
JP2000114141A (ja) 半導体装置の製造方法およびそれに用いる半導体製造装置