JP2009252818A - 反射型マスクおよびその検査方法ならびに半導体装置の製造方法 - Google Patents

反射型マスクおよびその検査方法ならびに半導体装置の製造方法 Download PDF

Info

Publication number
JP2009252818A
JP2009252818A JP2008095881A JP2008095881A JP2009252818A JP 2009252818 A JP2009252818 A JP 2009252818A JP 2008095881 A JP2008095881 A JP 2008095881A JP 2008095881 A JP2008095881 A JP 2008095881A JP 2009252818 A JP2009252818 A JP 2009252818A
Authority
JP
Japan
Prior art keywords
mask
exposure
pattern
inspection
reflective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008095881A
Other languages
English (en)
Other versions
JP5111205B2 (ja
Inventor
Toshihiko Tanaka
稔彦 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2008095881A priority Critical patent/JP5111205B2/ja
Publication of JP2009252818A publication Critical patent/JP2009252818A/ja
Application granted granted Critical
Publication of JP5111205B2 publication Critical patent/JP5111205B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】露光光をマスクに対して斜め入射してスキャン露光を行う方式において、レイアウト上でのパターン比較によるマスク検査を実施できる反射型マスクおよびその検査方法を提供する。
【解決手段】反射型マスクは、マスク表面に対して斜め入射する露光光を所定の露光エリアで照射し、マスク表面で反射した光をウエハへ投影してスキャン露光を行うものであって、同一のマスクパターンを含む複数の矩形状のチップ領域11a〜11fがスキャン方向12に沿って配置される。露光エリア21の中心線からの距離(アジマス角θ)に応じて形状補正を施した場合、2個のチップ領域11a,11bは、形状補正後のマスクパターンが互いに同一となり、レイアウト上で同一パターン同士を比較してマスクパターンの欠陥検査を行うダイツーダイ検査が実施できる。
【選択図】図1

Description

本発明は、例えば、EUV(極端紫外: Extreme Ultra Violet)リソグラフィなどに好適であり、特に、露光光がマスク表面に対して斜め入射する方式、いわゆるオフテレセン露光に適した反射型マスクおよびその検査方法ならびに半導体装置の製造方法に関する。
半導体集積回路等の半導体装置の製造過程において、微細パターンを基板上に転写する方法としてリソグラフィ技術が用いられている。このリソグラフィ技術には主に投影露光装置が用いられ、該投影露光装置に装着したフォトマスクを透過した露光光を基板上のレジストに照射することによりパターン転写が行われる。
近年、デバイスの高集積化や、デバイス動作速度の高速化が要求されており、これらの要求に応えるためにパターンの微細化が進められている。この微細化要求に答えるため、露光波長の短波長化などにより、投影像の解像度を向上する努力がなされており、最近では従来の紫外線より1桁以上波長の短い波長13.5nmのEUV(Extremely Ultra Violet Light)光を用いた露光法も検討されている。また、レンズ収差、画角などからの要求もあって、EUV露光法を含めた最先端の露光方式としては、ステッパ方式に代わって円弧状の露光領域を走査して露光を行うスキャナ方式が主流として用いられている。
EUVリソグラフィでは、オフテレセン(off-telecentric)光学系と呼ばれる光学系による露光が行われる。こうしたオフテレセン露光は、マスクやウエハへの露光が面に対して垂直ではなく、面法線に対してやや傾いた光線で行う方式であり、中心軸外しの光学系の構成で採用される。
図3は、典型的なEUV露光装置の一例を示す概略構成図である。このEUV露光装置は、露光光101を供給するEUV光源100と、反射光学系102と、多層膜反射マスク103を搭載するためのマスクステージ103aと、光学系を収納する光学系ボックス104と、反射投影光学系105と、ウエハ106を搭載するためのウエハステージ106aなどで構成される。
EUV光源100から光学系ボックス104に供給された露光光101は、反射光学系102で向きを変えられ、多層膜反射マスク103に照射される。多層膜反射マスク103は、合成石英やLTEMと呼ばれる低熱膨張材料上に、例えば、Mo/Siのような多層膜からなるEUV反射膜が形成され、その上にTaBNのような材料による吸収体パターンが形成されたものである。
多層膜反射マスク103に照射されたEUV光は、複数の多層膜ミラーからなる反射投影光学系105を介してウエハ106に照射される。このEUV露光により反射マスク103上のパターンは、ウエハ106上に結像される。反射光学系102、多層膜反射マスク103、反射投影光学系105を含む露光光学系は、光学系ボックス104に囲まれており、その中は周囲に比べとくに高い真空度となるように真空排気されている。これは光学系をコンタミ(汚染)から保護している。そして、この光学系ボックス104のウエハ側には、ウエハ106への露光光が通過する開口が設けられる。
光学系の構成は、反射ミラーによるケラレを防止するために中心軸はずしの光学系を採用しており、これは、全てが反射光学系で構成した場合に可能な限り広い露光フィールドを得るための工夫である。このため露光光101は、マスク103の面法線に対する入射角αが5°〜6°程度となるように斜め入射している。さらに、反射投影光学系105を出射した露光光112は、ウエハ106の面法線に対してやや傾いた入射角で入射して結像する。
EUV露光方式としてはスキャン露光が用いられる。EUV光源100から供給された露光光101は反射光学系102で反射して、反射マスク103に対して斜めに入射する。反射マスク103を反射した露光光は、吸収体パターンの形状に応じて空間変調され、続いて反射投影光学系105を経由してウエハ106に結像される。この状態で、マスクステージ103aおよびウエハステージ106aの同期スキャンを行うことにより、露光マスク103の露光パターンをウエハ106に投影することができる。
図4に示すように、スキャン露光は、マスク露光エリアに相当するチップショットエリア10をスキャン方向12に沿って連続的に走査することにより、ウエハ106上に全面塗布されたレジストを露光する。チップショットエリア10は、ステッパ露光におけるショットサイズに相当するもので、1つのチップショットエリア10が単一のチップ領域に対応していたり、あるいは複数のチップ領域を含むこともある。
スキャン露光の場合、チップショットエリア10は、ステッパ露光のような1ショットで露光されるのではなく、図5に示すように、スキャン方向12に関して対称な細長い円弧状の露光エリア21を連続的に相対移動させながら反射マスク103を照射する。一方、ウエハ106では、反射投影光学系105を介して結像された円弧状の露光エリアを連続的に相対移動させながら露光を行う。
このとき、前述のように中心軸外し投影光学系構成であるオフテレセン光学系では、露光光がマスク表面に対して斜め入射しているため、露光エリア内の場所によって転写パターンの形状歪や位置ずれが変化するという問題がある。
図5に示すように、円弧エリア21の範囲内において、例えば、スキャン方向12に垂直な同一軸上にある3つの離れた位置22a,22bおよび22cに注目する。位置22bは、露光エリア21の対称中心にあり、位置22a,22cは、位置22bから左右に所定距離だけ離れている。これらの位置22a〜22cに同一の吸収体パターンをそれぞれ配置してスキャン露光を行った場合、ウエハへ転写されるパターンは、符号23a〜23cで示すような形状変形が起こる。位置22での吸収体パターンに対応した形状23bを基準として、中心から離れるにつれて形状23a,23cのように変形が大きくなる。このような変形が起こると様々な問題が発生する。その一例を図6に示す。
図6は、リソグラフィ処理によって形成されたウエハ上の回路パターンを示しており、符号201は一般にポリと呼ばれるゲートおよびゲート配線、符号202は拡散層(アクティブ層)、符号203はコンタクト(導通層)を示す。図6(a)は、ゲートおよびゲート配線201が所望のパターン形状を有する場合を示し、図6(b)は、変形したゲートおよびゲート配線201’を示す。
パターンの一部が斜めに欠けることにより、領域210において、ゲート配線201’とコンタクト203の一部に踏みはずしが起こり、コンタクト抵抗の増加や接触不良、あるいはゲート下部へのプロセス的ダメージなどの問題が発生する。また、領域211において、ゲート配線201’の端部が削れて縮むことにより、拡散層202とのオーバーハングが少なくなって、トランジスタ特性が劣化するという問題が発生する。
図7(a)は、露光エリアの中心からの距離と変形量との関係を示すグラフであり、縦軸は位置シフト量(nm)、横軸はアジマス角θ(°)である。図7(b)は、アジマス角θの定義を示す説明図である。図7(b)において、マスク103の表面をXY面、その法線方向をZ方向として、露光光101がマスク表面に対して入射角αで斜め入射し、Y軸を対称中心線とする円弧状の露光エリア21が形成されている。このとき、原点Oおよび露光エリア内の位置を通る直線とX軸のなす角をアジマス角θとして定義できる。
図7(a)のグラフを見ると、アジマス角θ=90°が露光エリア21の中心位置に対応し、このときX位置シフトは0nm、Y位置シフトは約−4nmとなる。これに対してアジマス角θ=60°の位置では、X位置シフトは約2.7nm、Y位置シフトは約−3nmとなる。アジマス角θ=120°の位置では、X位置シフトは約−2.6nm、Y位置シフトは約−3nmとなる。このように露光光の斜め入射により、Y方向の位置シフト量はあまり変動しないが、X方向の位置シフト量は直線的に大きく変化することが判る。
この変形の問題を解決するために、パターンの配置位置ごとにマスクパターンを変形させて補正する方法が提案されている(非特許文献1)。この方法では、図8に示すように、同一のマスクパターンであってもマスク上の位置22a,22b,22cに応じて角部形状を僅かに補正して、例えば、マスクパターン24a,24b,24cのように予め変形を施しておく。このような形状補正により、ウエハでの転写パターンは、図9の符号25a,25b,25cに示すように、いずれも同一の転写パターンが得られるようになり、斜め入射に起因した形状変形を防止することができる。
A. M. Goethals et al., "EUV lithography program at IMEC", Proc. of SPIE, Vol. 6517 ,(2007), pp. 651707-1 - 12
こうした従来の手法は、同一のマスクパターンであっても、露光エリア内の位置に応じて形状変形防止用の補正が施されているため、マスクパターン形状が局部的に異なっている。そのため、レイアウト上で同一パターン同士を比較してマスクパターンの欠陥検査を行う、いわゆるダイツーダイ(die to die)検査が困難になる。従って、ダイツーダイ検査の代替手段として、レイアウト上の実パターンと設計データとを比較する、いわゆるダイツーデータ(die to data)検査が必要となる。
ダイツーデータ検査は、データボリュームが膨大で、データ転送やデータ比較処理などの処理時間もダイツーダイ検査に比べ桁違いに増大するため、マスク検査時間、TAT(ターンアラウンドタイム)、マスク検査システムコストの点で実施が困難である。また、ダイツーダイ検査では、光学系の収差やレジストの影響などの誤差要因が両方の比較パターンに反映されているため、差分による高感度の検査が可能になる。一方、ダイツーデータ検査は、レイアウトパターンデータを用いてシミュレーションされたパターン像と、撮像により得られたパターン像との比較になるため、各種誤差要因との分離が難しく、検査感度を高めにくいという問題がある。
これらの問題により、ダイツーデータ検査ではマスク検査TATや検査感度の点で不適であり、歩留まり低下を起こしやすい。また、露光光のアジマス角に応じた形状補正を施さなければ、転写パターンの形状変形や位置ずれが生じ、同様に歩留まり低下の問題が発生する。特に、マスク検査TATの問題は、少量多品種で製品サイクルの短いロジックデバイス、SoC(System On Chip)では重要な問題である。
本発明の目的は、露光光をマスクに対して斜め入射してスキャン露光を行う方式において、レイアウト上でのパターン比較によるマスク検査を実施できる反射型マスクおよびその検査方法を提供することである。
また本発明の目的は、こうした反射型マスクを用いた半導体装置の製造方法を提供することである。
本発明の一実施例によれば、露光光をマスクに対して斜め入射してスキャン露光を行うための反射型マスクにおいて、同一のマスクパターンを含む少なくとも2つのチップ領域が、スキャン方向に沿ってマスク上に配置されている。
本発明の他の実施例によれば、露光光をマスクに対して斜め入射してスキャン露光を行うための反射型マスクにおいて、同一のマスクパターンを含む少なくとも2つの第1チップ領域および、第1チップ領域とは異なる同一のマスクパターンを含む少なくとも2つの第2チップ領域が、スキャン方向に沿ってマスク上に配置されている。
マスクパターンは、斜め入射に起因した誤差を軽減するために、露光エリアの中心線からの距離に応じて形状補正が施されていることが好ましい。
また、本発明の他の実施例によれば、反射型マスクの検査方法は、スキャン方向に沿って配置された、同一のマスクパターンを含むチップ領域同士を比較することによってマスク検査を行う工程を含む。
この実施例によれば、同一のマスクパターンを含むチップ領域がスキャン方向に沿って複数存在するようになるため、レイアウト上でのパターン比較によるマスク検査、いわゆるダイツーダイ検査を実施することが可能になる。そのため、マスク検査TATの改善や検査感度の向上が図られ、製品歩留まりを向上させることができる。
以下、図面を参照して本発明の実施の形態について説明する。図中、同一または相当する部分には同一の符号を付してその説明を簡略化ないし省略することがある。
実施の形態1.
図1は、本発明に係る反射型マスクのチップレイアウトの一例を示す平面図である。反射型マスクのマスク露光エリア10の中に、同一のレイアウトパターンを含む複数(図1の例では6個)の矩形状のチップ領域11a〜11fが配置されている。そのうち2個のチップ領域11a,11bは、矩形の長手方向がスキャン方向12に対して平行な向きで、それぞれスキャン方向12に沿って並ぶように配置されている。一方、4個のチップ領域11c〜11fは、矩形の長手方向がスキャン方向12に対して垂直な向きで、それぞれスキャン方向12に沿って並ぶように配置されている。このようにチップ領域を配置することにより、マスク欠陥検査の対象となるマスクパターンがスキャン方向12に沿って並ぶようになる。
ここで、図8で説明したように、露光光の斜め入射に起因した誤差を軽減する目的で露光エリア21の中心線からの距離(アジマス角θ)に応じて形状補正を施した場合、2個のチップ領域11a,11bは、露光エリア21の中心線からの距離(アジマス角θ)が同じであるため、形状補正後のマスクパターンは互いに同一となる。一方、4個のチップ領域11c〜11fについても、露光エリア21の中心線からの距離(アジマス角θ)が同じであるため、形状補正後のマスクパターンは互いに同一となる。
そこで、レイアウト上で同一パターン同士を比較してマスクパターンの欠陥検査を行う、いわゆるダイツーダイ検査を行う場合、2個のチップ領域11a,11bは形状補正後のマスクパターンが同一であることから、両者間でパターン比較を実施することができる。また、4個のチップ領域11c〜11fは形状補正後のマスクパターンが同一であることから、そのうち任意の2つのチップ領域を選択して、パターン比較を実施することができる。
図2は、本発明に係る反射型マスクのチップレイアウトの他の例を示す平面図である。反射型マスクのマスク露光エリア10の中に、同一のレイアウトパターンを含む複数(図2の例では6個)の矩形状のチップ領域11a〜11fが配置されている。6個のチップ領域11a〜11fは、矩形の長手方向がスキャン方向12に対して平行な向きで、それぞれスキャン方向12に沿って並ぶようにマトリクス状に配置されている。各チップ領域11a〜11fの内部で同じ場所13a〜13fには、レイアウト設計上は同じマスクパターンが形成されている。
ここで、図8で説明したように、露光光の斜め入射に起因した誤差を軽減する目的で露光エリア21の中心線からの距離(アジマス角θ)に応じて形状補正を施した場合、場所13a〜13fでのマスクパターンが異なることになる。しかし、場所13a,13dでのマスクパターンは、露光エリア21の中心線からの距離(アジマス角θ)が同じであるため、形状補正後のマスクパターンは互いに同一となる。同様に、場所13b,13eでのマスクパターンは、露光エリア21の中心線からの距離(アジマス角θ)が同じであるため、形状補正後のマスクパターンは互いに同一となる。場所13c,13fでのマスクパターンは、露光エリア21の中心線からの距離(アジマス角θ)が同じであるため、形状補正後のマスクパターンは互いに同一となる。
そこで、レイアウト上で同一パターン同士を比較してマスクパターンの欠陥検査を行う、いわゆるダイツーダイ検査を行う場合、従来は、パターン間隔が狭く、比較検査が容易な場所13a−13bの比較または場所13b−13cの比較を行っていた。しかしながら、露光エリア21の中心線からの距離(アジマス角θ)に応じた形状補正を施すと、マスクパターンが異なってしまうため、ダイツーダイ検査は困難または不可能である。
本発明では、同一のマスクパターンを含むチップ領域がスキャン方向12に沿って配置されるため、形状補正を施した後であっても、場所13a−13dの比較、場所13b−13eの比較、または場所13c−13fの比較を実施することができる。
なお、同一のレイアウトパターンを含む複数のチップ領域を配置を設計する場合、図1のチップ配置または図2のチップ配置を採用するかは、チップの大きさとマスク露光エリアの大きさを考慮して、その配置効率を基準に決定すればよい。すなわち、マスク露光エリアに納められるチップ数、あるいは同じチップ数を収めるためのマスク露光エリアの大きさを考慮して決めればよい。
こうして得られた反射型マスクは、図3のEUV露光装置のマスクステージ103a上に載置される。続いて、マスク表面に対して斜め入射する露光光101を、対称な細長い円弧状の露光エリア21で照射し、マスク表面で反射した光を半導体ウエハへ投影してスキャン露光を行う。こうしたEUVリソグラフィを繰り返し適用することにより、集積回路などの半導体装置を製造することができる。
このように本実施形態では、同一のマスクパターンを含むチップ領域がスキャン方向に沿って複数存在するようになるため、レイアウト上でのパターン比較によるマスク検査、いわゆるダイツーダイ検査を実施することが可能になる。そのため、マスク検査TATの改善や検査感度の向上が図られ、製品歩留まりを向上させることができる。
実施の形態2.
図10は、複数種類のチップ領域を混載した従来の反射型マスクのチップレイアウト例を示す平面図である。図11は、複数種類のチップ領域を混載した本発明に係る反射型マスクのチップレイアウト例を示す平面図である。
まず図10において、反射型マスクのマスク露光エリア10の中に、同一のレイアウトパターンを含む複数(図10の例では3個)の矩形状の第1チップ領域31a〜31cが配置されている。さらに、第1チップ領域31a〜31cとは異なる同一のマスクパターンを含む複数(図10の例では7個)の矩形状の第2チップ領域32a〜32gが配置されている。
3個の第1チップ領域31a〜31cは、矩形の長手方向がスキャン方向12に対して平行な向きで、それぞれスキャン方向12と直交するラインに沿って並ぶように配置されている。また、7個の第2チップ領域32a〜32gのうち5個の第2チップ領域32a〜32eは、矩形の長手方向がスキャン方向12に対して平行な向きで、それぞれスキャン方向12と直交するラインに沿って並ぶように配置されている。残り2個の第2チップ領域32f,32gは、矩形の長手方向がスキャン方向12に対して垂直な向きで、それぞれスキャン方向12と直交するラインに沿って並ぶように配置されている。このようにチップ領域を配置することにより、マスク露光エリア10内に比較的高い密度でチップ配置が可能になる。
しかしながら、図8で説明したように、露光光の斜め入射に起因した誤差を軽減する目的で露光エリア21の中心線からの距離(アジマス角θ)に応じて形状補正を施した場合、同じ種類のチップ領域のうち同一のマスクパターンを含むチップ領域がスキャン方向12に沿って存在していないため、ダイツーダイ検査は困難または不可能である。その代替手段として、ダイツーデータ検査を実施した場合、マスク検査時間がダイツーダイ検査より桁違いに長くなるとともに、検査感度も低下し、致命欠陥を見逃す可能性がある。
これに対して図11では、反射型マスクのマスク露光エリア10の中に、同一のレイアウトパターンを含む複数(図11の例では3個)の矩形状の第1チップ領域31A〜31Cが配置されている。さらに、第1チップ領域31A〜31Cとは異なる同一のマスクパターンを含む複数(図11の例では6個)の矩形状の第2チップ領域32A〜31Fが配置されている。
3個の第1チップ領域31A〜31Cは、矩形の長手方向がスキャン方向12に対して垂直な向きで、それぞれスキャン方向12に沿って並ぶように配置されている。また、6個の第2チップ領域32A〜32Fのうち2個の第2チップ領域32A,32Bは、矩形の長手方向がスキャン方向12に対して平行な向きで、それぞれスキャン方向12に沿って並ぶように配置されている。残り4個の第2チップ領域32C〜32Fは、矩形の長手方向がスキャン方向12に対して垂直な向きで、マトリクス状に配置されている。
ここで、図8で説明したように、露光光の斜め入射に起因した誤差を軽減する目的で露光エリア21の中心線からの距離(アジマス角θ)に応じて形状補正を施した場合、3個の第1チップ領域31A〜31Cは、露光エリア21の中心線からの距離(アジマス角θ)が同じであるため、形状補正後のマスクパターンは互いに同一となる。2個の第2チップ領域32A,32Bも、露光エリア21の中心線からの距離(アジマス角θ)が同じであるため、形状補正後のマスクパターンは互いに同一となる。また、4個の第2チップ領域32C〜32Fのうち2個のチップ領域32C,32Dは、露光エリア21の中心線からの距離(アジマス角θ)が同じであるため、形状補正後のマスクパターンは互いに同一となる。残り2個のチップ領域32E,32Fも、露光エリア21の中心線からの距離(アジマス角θ)が同じであるため、形状補正後のマスクパターンは互いに同一となる。
そこで、レイアウト上で同一パターン同士を比較してマスクパターンの欠陥検査を行う、いわゆるダイツーダイ検査を行う場合、3個の第1チップ領域31A〜31Cは、形状補正後のマスクパターンが同一であることから、両者間でパターン比較を実施することができる。また、2個の第2チップ領域32A,32Bも形状補正後のマスクパターンが同一であることから、両者間でパターン比較を実施することができる。2個のチップ領域32C,32Dも形状補正後のマスクパターンが同一であることから、両者間でパターン比較を実施することができる。2個のチップ領域32E,32Fも形状補正後のマスクパターンが同一であることから、両者間でパターン比較を実施することができる。
なお、図10のレイアウトと図11のレイアウトを対比すると、マスク露光エリア10内に配置できる第2チップ領域の数が1つ減少している。この対策として、マスク露光エリア10をマスク露光エリア41に縮小することにより、露光ショット数を増やし、1枚のウエハから取得できるチップ数は従来と同レベルに維持できる。
このように複数種類のチップ領域を混載したデバイスは、典型的には、SoC(ロジック)である。SoCは、多品種少量生産で製品寿命が短くしかも需要に合わせて短いTATで開発、供給する必要があるため、マスク欠陥検査のTATは極めて重要で、露光ショット内のチップパッキング密度より優先事項であることが多い。
こうして得られた反射型マスクは、図3のEUV露光装置のマスクステージ103a上に載置される。続いて、マスク表面に対して斜め入射する露光光101を、対称な細長い円弧状の露光エリア21で照射し、マスク表面で反射した光を半導体ウエハへ投影してスキャン露光を行う。こうしたEUVリソグラフィを繰り返し適用することにより、集積回路などの半導体装置を製造することができる。
このように本実施形態では、複数種類のチップ領域を混載したデバイスであっても、同一のマスクパターンを含むチップ領域がスキャン方向に沿って複数存在するようになるため、レイアウト上でのパターン比較によるマスク検査、いわゆるダイツーダイ検査を実施することが可能になる。そのため、マスク検査TATの改善や検査感度の向上が図られ、製品歩留まりを向上させることができる。
本発明は、微細かつ高精度なパターンを含む半導体装置を高い生産効率で製造できる点で、産業上極めて有用である。
本発明に係る反射型マスクのチップレイアウトの一例を示す平面図である。 本発明に係る反射型マスクのチップレイアウトの他の例を示す平面図である。 典型的なEUV露光装置の一例を示す概略構成図である。 ウエハでのスキャン露光の様子を示す平面図である。 反射マスクでのスキャン露光の様子を示す平面図である。 リソグラフィ処理によって形成されたウエハ上の回路パターン例を示す平面図である。 図7(a)は、露光エリアの中心からの距離と変形量との関係を示すグラフであり、図7(b)は、アジマス角θの定義を示す説明図である。 マスクパターンの形状補正の一例を説明する平面図である。 形状補正によるウエハでの転写パターン例を示す平面図である。 複数種類のチップ領域を混載した従来の反射型マスクのチップレイアウト例を示す平面図である。 複数種類のチップ領域を混載した本発明に係る反射型マスクのチップレイアウト例を示す平面図である。
符号の説明
10 チップショットエリア、 11a〜11f チップ領域、
13a〜13f 場所、 21 露光エリア、 22a〜22c 位置、
23a〜23c 転写パターン、 24a〜24c マスクパターン、
25a〜25c 転写パターン、
31a〜31c,31A〜31C 第1チップ領域、
32a〜32g,32A〜32F 第2チップ領域、 41 マスク露光エリア、
100 EUV光源、 101 露光光、 102 反射光学系、
103 反射マスク、 104 光学系ボックス、 105 反射投影光学系、
106 ウエハ、 112 露光光、
201 拡散層、 202 ゲート配線、 203 コンタクト。

Claims (6)

  1. マスク表面に対して斜め入射する露光光を所定の露光エリアで照射し、マスク表面で反射した光をウエハへ投影してスキャン露光を行うための反射型マスクであって、
    同一のマスクパターンを含む少なくとも2つのチップ領域が、スキャン方向に沿ってマスク上に配置されていることを特徴とする反射型マスク。
  2. マスク表面に対して斜め入射する露光光を所定の露光エリアで照射し、マスク表面で反射した光をウエハへ投影してスキャン露光を行うための反射型マスクであって、
    同一のマスクパターンを含む少なくとも2つの第1チップ領域および、第1チップ領域とは異なる同一のマスクパターンを含む少なくとも2つの第2チップ領域が、スキャン方向に沿ってマスク上に配置されていることを特徴とする反射型マスク。
  3. マスクパターンは、斜め入射に起因した誤差を軽減するために、露光エリアの中心線からの距離に応じて形状補正が施されていることを特徴とする請求項1または2記載の反射型マスク。
  4. 露光光は、EUV光を含むことを特徴とする請求項1〜3のいずれかに記載の反射型マスク。
  5. 請求項1〜4のいずれかに記載の反射型マスクの検査方法であって、
    スキャン方向に沿って配置された、同一のマスクパターンを含むチップ領域同士を比較することによってマスク検査を行う工程を含むことを特徴とする反射型マスクの検査方法。
  6. 請求項1〜4のいずれかに記載の反射型マスクを反射型露光装置に載置して、マスクパターンを半導体基板に投影してスキャン露光を行う工程を含むことを特徴とする半導体装置の製造方法。
JP2008095881A 2008-04-02 2008-04-02 反射型マスクおよびその検査方法ならびに半導体装置の製造方法 Expired - Fee Related JP5111205B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008095881A JP5111205B2 (ja) 2008-04-02 2008-04-02 反射型マスクおよびその検査方法ならびに半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008095881A JP5111205B2 (ja) 2008-04-02 2008-04-02 反射型マスクおよびその検査方法ならびに半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009252818A true JP2009252818A (ja) 2009-10-29
JP5111205B2 JP5111205B2 (ja) 2013-01-09

Family

ID=41313277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008095881A Expired - Fee Related JP5111205B2 (ja) 2008-04-02 2008-04-02 反射型マスクおよびその検査方法ならびに半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5111205B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013520690A (ja) * 2010-02-22 2013-06-06 カール・ツァイス・エスエムティー・ゲーエムベーハー マスク検査装置の照明系及び投影対物系
JP2017506358A (ja) * 2014-02-24 2017-03-02 エーエスエムエル ネザーランズ ビー.ブイ. リソグラフィ装置および方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004031851A (ja) * 2002-06-28 2004-01-29 Sony Corp 露光方法、マスク製造方法および半導体装置の製造方法
JP2004134743A (ja) * 2002-06-06 2004-04-30 Asml Netherlands Bv リソグラフ装置およびデバイス製造方法
JP2004138948A (ja) * 2002-10-21 2004-05-13 Lasertec Corp フォトマスクの欠陥検査装置
JP2007287907A (ja) * 2006-04-17 2007-11-01 Sony Corp マスクパターン補正方法、露光用マスクおよびマスク製造方法
JP2007298856A (ja) * 2006-05-02 2007-11-15 Sii Nanotechnology Inc 半導体マスク修正装置及び半導体マスク修正方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134743A (ja) * 2002-06-06 2004-04-30 Asml Netherlands Bv リソグラフ装置およびデバイス製造方法
JP2004031851A (ja) * 2002-06-28 2004-01-29 Sony Corp 露光方法、マスク製造方法および半導体装置の製造方法
JP2004138948A (ja) * 2002-10-21 2004-05-13 Lasertec Corp フォトマスクの欠陥検査装置
JP2007287907A (ja) * 2006-04-17 2007-11-01 Sony Corp マスクパターン補正方法、露光用マスクおよびマスク製造方法
JP2007298856A (ja) * 2006-05-02 2007-11-15 Sii Nanotechnology Inc 半導体マスク修正装置及び半導体マスク修正方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013520690A (ja) * 2010-02-22 2013-06-06 カール・ツァイス・エスエムティー・ゲーエムベーハー マスク検査装置の照明系及び投影対物系
KR101417556B1 (ko) 2010-02-22 2014-07-09 칼 짜이스 에스엠티 게엠베하 마스크 검사 장치의 조명 시스템 및 투영 오브젝티브
US10114293B2 (en) 2010-02-22 2018-10-30 Carl Zeiss Smt Gmbh Illumination system and projection objective of a mask inspection apparatus
JP2017506358A (ja) * 2014-02-24 2017-03-02 エーエスエムエル ネザーランズ ビー.ブイ. リソグラフィ装置および方法

Also Published As

Publication number Publication date
JP5111205B2 (ja) 2013-01-09

Similar Documents

Publication Publication Date Title
JP5507387B2 (ja) リソグラフィ装置およびデバイス製造方法
JP6347849B2 (ja) センサシステム、基板ハンドリングシステムおよびリソグラフィ装置
US9360778B2 (en) System and method for lithography patterning
KR20090095509A (ko) 정렬 마크 제공 방법, 디바이스 제조 방법 및 리소그래피 장치
JP5312501B2 (ja) アライメントマーク、基板、パターニングデバイスの組、およびデバイス製造方法
WO1999034255A1 (fr) Procede et appareil de fabrication de photomasque et procede de fabrication de l'appareil
US9552963B2 (en) Charged particle beam writing apparatus and method therefor
JP2009152563A (ja) リソグラフィ投影装置の焦点を測定する方法
US11640118B2 (en) Method of pattern alignment for field stitching
JP2006186367A (ja) 接合基板を形成するシステム及び方法並びに接合基板製品
JP2002122980A (ja) 半導体集積回路装置の製造方法およびフォトマスクの製造方法
US8377613B2 (en) Reflective photomask and method of fabricating the same
JP2004170948A (ja) パターン転写用マスク、マスク作製方法及び露光方法
JP5111205B2 (ja) 反射型マスクおよびその検査方法ならびに半導体装置の製造方法
JP2024016068A (ja) Euvマスクのパターン検査装置及びeuvマスクのパターン検査方法
TWI448823B (zh) 微影裝置、微影裝置與處理模組之組合,以及元件製造方法
JP4332146B2 (ja) リソグラフィ装置及びデバイス製造方法
JP3913701B2 (ja) デバイス製造法、その方法により製造されるデバイスおよびコンピュータ・プログラム
TW573235B (en) X-ray projection exposure apparatus, X-ray projection exposure method, and semiconductor device
JPH0743312A (ja) 表面状態検査装置及び該装置を備える露光装置
KR20230005374A (ko) 리소그래피 장치의 일부를 세정하기 위한 세정 툴 및 방법
TW202138912A (zh) 用於調整遮罩的佈局圖案的方法
TWI530986B (zh) 3d堆疊式集成電路之微影製程方法及系統
KR20080018684A (ko) 반도체 제조설비 및 그를 이용한 웨이퍼 정렬방법
JP2003158067A (ja) 半導体装置の製造方法および露光装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100513

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121009

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees