TW201811127A - 電子零件檢查用之多層配線基板 - Google Patents

電子零件檢查用之多層配線基板 Download PDF

Info

Publication number
TW201811127A
TW201811127A TW106118997A TW106118997A TW201811127A TW 201811127 A TW201811127 A TW 201811127A TW 106118997 A TW106118997 A TW 106118997A TW 106118997 A TW106118997 A TW 106118997A TW 201811127 A TW201811127 A TW 201811127A
Authority
TW
Taiwan
Prior art keywords
substrate
multilayer wiring
resin
inspection
wiring board
Prior art date
Application number
TW106118997A
Other languages
English (en)
Other versions
TWI658754B (zh
Inventor
兼松潤一朗
鈴木健司
Original Assignee
日本特殊陶業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本特殊陶業股份有限公司 filed Critical 日本特殊陶業股份有限公司
Publication of TW201811127A publication Critical patent/TW201811127A/zh
Application granted granted Critical
Publication of TWI658754B publication Critical patent/TWI658754B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09154—Bevelled, chamferred or tapered edge
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the PCB or at the walls of large holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

藉由提高樹脂配線部與陶瓷配線基板之密接性，提供一種可靠性優異之電子零件檢查用之多層配線基板。
本發明之多層配線基板10，係具備：陶瓷配線基板20，其具有基板主面21及基板背面22；基板側導體層32,33，其形成於基板主面21上；及樹脂配線部40，其於基板主面21上以覆蓋基板側導體層32,33之方式層積。於樹脂配線部40之表面49上形成有電子零件檢查用之檢查墊50,51。此外，於多層配線基板10之側面13露出基板側導體層33之端面。樹脂配線部40之背面的外周緣，係接觸於基板側導體層33之表面，樹脂配線部40之端面及基板側導體層33的端面，係位於較陶瓷配線基板20之端面23靠近基板中央部之處。

Description

電子零件檢查用之多層配線基板
本發明係關於一種電子零件檢查用之多層配線基板，其具備：陶瓷配線基板，其具有基板主面及基板背面；及樹脂配線部，其層積於基板主面上。
作為電腦之微處理器等而使用的半導體積體電路元件(IC晶片)，近年來越來越高速化、高功能化，伴隨此而具有端子數增加且端子間間距也變窄的傾向。一般而言，於IC晶片之底面呈陣列狀密集配置有多個端子。因此，當檢查IC晶片等電子零件時，需要專用(電子零件檢查用)的多層配線基板。
再者，作為電子零件檢查用之多層配線基板，一種在陶瓷配線基板之上層側層積樹脂配線部之多層配線基板已被實用化，該陶瓷配線基板係層積複數層陶瓷絕緣層而成，且該樹脂配線部係層積複數層樹脂絕緣層而成(例如，參照專利文獻1)。此多層配線基板，係藉由於將複數層樹脂絕緣層配置在陶瓷配線基板上的狀態下進行加熱加壓，使由各樹脂絕緣層構成之樹脂配線部壓接於陶瓷配線基板上而被製造。
[先前技術文獻] [專利文獻]
專利文獻1：日本特開2015-2226號公報(圖1等)
於專利文獻1記載之多層配線基板中，樹脂配線部(最下層之樹脂絕緣層)之背面的外周部分，係直接接觸於陶瓷配線基板之陶瓷絕緣層。然而，由於樹脂絕緣層與陶瓷絕緣層之密接性較低，因此會有於樹脂配線部與陶瓷配線基板之間產生脫層(delamination)之虞慮。其結果，存在有被製造之多層配線基板變成不良品，且多層配線基板之可靠性降低之問題。
本發明係鑑於上述問題而完成，其目的在於提供一種電子零件檢查用之多層配線基板，其藉由提高樹脂配線部與陶瓷配線基板之密接性，而使可靠性變得優異。
作為用以解決上述問題之手段(手段1)，具有一種電子零件檢查用之多層配線基板，係具備：陶瓷配線基板，其具有基板主面及基板背面，且具有層積複數層陶瓷絕緣層之構造；基板側導體層，其形成於上述基板主面上；及樹脂配線部，其於上述基板主面上以覆蓋上述基板側導體層之方式層積，且具有層積複數層樹脂絕緣層之構造；且於上述樹脂配線部之表面上形成有電子零件檢查用之複數個檢查墊；該電子零件檢查用之多 層配線基板之特徵在於：於上述多層配線基板之側面露出上述基板側導體層之端面；上述樹脂配線部之背面的外周緣係接觸於上述基板側導體層之表面；上述樹脂配線部之端面及上述基板側導體層的端面，係位於較上述陶瓷配線基板之端面靠近基板中央部之處。
藉此，根據手段1記載之發明，於多層配線基板之側面露出基板側導體層之端面，樹脂配線部之背面的外周緣，係接觸於基板側導體層之表面。因此，樹脂配線部(最下層之樹脂絕緣層)之背面之外周部分，係被構成為不直接接觸於陶瓷配線基板之陶瓷絕緣層，而是經由基板側導體層與陶瓷絕緣層接觸。在該情況下，由於可確保樹脂絕緣層與基板側導體層之密接性，並且可確保基板側導體層與陶瓷絕緣層之密接性，因而不易在樹脂配線部與陶瓷配線基板之間產生脫層。因此，可使樹脂配線部與陶瓷配線基板確實地密接，因而可獲得可靠性優異之電子零件檢查用之多層配線基板。
另外，電子零件檢查用之多層配線基板，於電子零件之檢查時藉由夾具所保持(參照圖1)。然而，由於夾具之保持面密接於多層配線基板之側面，因此，若基板側導體層之端面露出於多層配線基板之側面，則有可能產生因電流自基板側導體層朝夾具流動而引起之不良(短路等)。因此，於手段1記載之發明中，使基板側導體層之端面位於較陶瓷配線基板的端面靠近基板中央部之位置。若依此方式，由於基板側導體層之端面係與夾具的保持面分離，因此即使基板側導體層之端面露出於 多層配線基板之側面，仍可防止基板側導體層與夾具的電性連接。因此，可防止因電流自基板側導體層朝夾具流動而引起之不良。再者，「基板側導體層之端面露出」之狀態，係指自側面觀察多層配線基板時，可容易看見外周側導體層之端面之狀態。
上述多層配線基板，其具備：陶瓷配線基板；基板側導體層，其形成於陶瓷配線基板之基板主面上；及樹脂配線部，其於基板主面上被以覆蓋基板側導體層之方式層積。陶瓷配線基板，具有層積複數層陶瓷絕緣層之構造，樹脂配線部具有層積複數層樹脂絕緣層之構造。在此，作為陶瓷絕緣層，可適宜使用氧化鋁、氮化鋁、氮化硼、碳化矽、氮化矽等之高溫燒成陶瓷之燒結體。此外，也可使用如於硼矽酸系玻璃或硼矽酸鉛系玻璃添加了氧化鋁等之無機陶瓷填料的玻璃陶瓷之類的低溫燒成陶瓷的燒結體，作為陶瓷絕緣層。並且，根據用途，也可使用鈦酸鋇、鈦酸鉛、鈦酸鍶等之介電質陶瓷的燒結體，作為陶瓷絕緣層。
作為基板側導體層，雖無特別限制，但於藉由同時燒成法形成基板側導體層及陶瓷絕緣層之情況，導體中之金屬粉末必須為較陶瓷絕緣層之燒成溫度高的高熔點。例如，於陶瓷絕緣層係由所謂高溫燒成陶瓷(例如氧化鋁等)構成之情況下，作為導體中之金屬粉末，可選擇鎳(Ni)、鎢(W)、鉬(Mo)、錳(Mn)等及其等之合金。於陶瓷絕緣層由低溫燒成陶瓷(例如玻璃陶瓷等)構成之情況下，作為導體中之金屬粉末，可選擇銅(Cu)或銀 (Ag)等及其等之合金。
作為樹脂絕緣層，通常可使用聚醯亞胺系之樹脂材料，但也可使用聚醯亞胺系之樹脂以外的樹脂而形成，可考慮絕緣性、耐熱性、耐濕性等而適宜地選擇。此外，作為樹脂絕緣層，也可使用樹脂與玻璃纖維(玻璃織布或玻璃不織布)或聚醯胺纖維等有機纖維之複合材料、或者使熱硬化性樹脂浸漬於連續多孔質PTFE等三維網眼狀氟系樹脂基材而成之樹脂-樹脂複合材料等。
此外，樹脂配線部可於複數個樹脂絕緣層之間具有配線層。若依此方式構成，由於可在樹脂配線部形成電路，因此可圖多層配線基板之高功能化。再者，配線層主要由銅構成，且可藉由減去法(subtractive)、半加成法(semi-additive)、或完全加成法(full-additive)等公知手法形成。具體地說，例如可使用銅箔之蝕刻、無電解銅鍍敷或電解銅鍍敷等手法。再者，也可於藉由濺鍍或CVD等手法形成薄膜之後進行蝕刻而形成配線層、或藉由導電性糊料等之印刷而形成配線層。
此外，較佳為於樹脂配線部之表面與多層配線基板之側面的邊界部分形成有倒角部，且於倒角部之表面露出基板側導體層之端面、及樹脂配線部的端面整體。若依此方式構成，於電子零件之檢查時，由於倒角部之表面係與保持多層配線基板的夾具之保持面分離，因此即使基板側導體層之端面露出於倒角部之表面，仍可防止基板側導體層與夾具之電性連接。因此，可防止因電流自基板側導體層朝夾具流動而引起之不良(短路 等)。
再者，露出於多層配線基板之側面的基板側導體層，也可與檢查墊電性連接。亦即，基板側導體層係以不是未與檢查墊電性連接之虛擬導體較佳。假定基板側導體層為虛擬導體，則「產生因電流自基板側導體層朝夾具流動而引起之不良(短路等)」之本發明的問題本身，有可能不會產生。
並且，較佳為，倒角部也可形成於基板主面與陶瓷配線基板之端面的邊界部分，且於倒角部之表面露出陶瓷配線基板的端面的一部分。若依此方式構成，即使對陶瓷配線基板施加有應力，也可藉由設置倒角部來緩和朝基板主面與陶瓷配線基板之端面的邊界部分之應力集中。其結果，可避免上述邊界部分的陶瓷產生缺口之問題，因此可提高電子零件檢查用之多層配線基板的可靠性。
而且，較佳為，倒角部之表面與基板側導體層的端面，係形成為大致齊平。若依此方式構成，可更確實地避免基板側導體層之端面與夾具的保持面之接觸，因而可更確實地防止因電流自基板側導體層朝夾具流動而引起之不良。再者，「倒角部之表面與基板側導體層的端面大致齊平」之狀態，係指基板側導體層之自倒角部之表面的突出量為-5μm以上且5μm以下的狀態。再者，基板側導體層之端面也可位於較倒角部之表面靠近基板外周部之位置，或者也可位於較倒角部之表面靠近基板中央部之位置。
此外，較佳為，樹脂配線部係於複數層樹脂絕緣層之間具有配線層，且配線層之端面不露出於倒角部之表面。若依此方式構成，可防止樹脂配線部之配線層違反本意而與其他的配線層或基板側導體層產生短路。
再者，倒角部之表面，也可形成為平面狀，或者也可形成為朝多層配線基板之外側凸出的曲面狀。然而，倒角部形成為平面狀之情況，係較倒角部形成為曲面狀的情況，可更高精度且容易地形成倒角部。另一方面，於倒角部之表面形成為曲面狀之情況，由於在倒角部之表面不存在「角」，因此可更確實地緩和朝樹脂配線部之表面與多層配線基板的端面之邊界部分的應力集中。此外，於基板主面與陶瓷配線基板之端面的邊界部分形成有曲面狀之倒角部之情況下，可更確實地避免上述邊界部分之陶瓷出現缺口之問題，因此可更進一步提高電子零件檢查用之多層配線基板的可靠性。
10、110、120、130‧‧‧多層配線基板
11‧‧‧多層配線基板之主面
12‧‧‧多層配線基板之背面
13‧‧‧多層配線基板之側面
20、114‧‧‧陶瓷配線基板
21、117‧‧‧基板主面
22‧‧‧基板背面
23、115‧‧‧陶瓷配線基板的端面
24、25、26‧‧‧陶瓷絕緣層
27‧‧‧導體層
28‧‧‧貫通孔
29‧‧‧通路導體
30‧‧‧中央部側端子
31‧‧‧外周部側端子
32‧‧‧作為基板側導體層之 中央部側導體層
33、113‧‧‧作為基板側導體層之 外周部側導體層
34‧‧‧基板側導體層的端面
40、111、132‧‧‧樹脂配線部
41、42、43、44、45‧‧‧樹脂絕緣層
46‧‧‧配線層
49、133‧‧‧樹脂配線部之表面
50、51‧‧‧檢查墊
52、112‧‧‧樹脂配線部的端面
53‧‧‧配線層的端面
54‧‧‧樹脂配線部之背面
61、121、131‧‧‧倒角部
101‧‧‧IC晶片
102‧‧‧基板支撐台
103‧‧‧夾具
104‧‧‧探針頭
105‧‧‧探針
106‧‧‧面連接端子
圖1為本實施形態之多層配線基板的概略剖視圖。
圖2為顯示多層配線基板之要部剖視圖。
圖3為顯示附有銅箔之樹脂薄膜的說明圖。
圖4為顯示形成通路導體之步驟的說明圖。
圖5為顯示構成樹脂配線部之樹脂絕緣層的說明圖。
圖6為顯示生坯薄片之說明圖。
圖7為顯示形成未燒成之通路導體、導體層、中央部側端子及外周部側端子的步驟之說明圖。
圖8為顯示陶瓷層積體之說明圖。
圖9為顯示形成中央部側導體層及外周部側導體層之步驟的說明圖。
圖10為顯示倒角部形成前之多層配線基板的說明圖。
圖11為顯示其他之實施形態的多層配線基板之概略剖視圖。
圖12為顯示其他之實施形態的多層配線基板之概略剖視圖。
圖13為顯示其他之實施形態的多層配線基板之概略剖視圖。
以下，根據圖式對將本發明具體化為多層配線基板之一實施形態詳細地進行說明。
如圖1所示，本實施形態之多層配線基板10，係使用於IC晶片101之電性檢查的配線基板，該IC晶片101為電子零件。多層配線基板10具備：陶瓷配線基板20，其具有基板主面21及基板背面22；及樹脂配線部40，其層積於基板主面21上。多層配線基板10，係縱橫之長度為100mm左右、且厚度為5mm左右的基板，於使用時將多層配線基板10之主面11(圖1中上面)朝向屬檢查對象之IC晶片101而配置。
陶瓷配線基板20，具有交互地層積3層陶瓷絕緣層24,25,26與導體層27之構造。陶瓷絕緣層24~26，例如為由氧化鋁(Al2O3)等陶瓷構成之燒結體，導體層27例如為鎢、鉬或其等合金等之金屬化層(metallized layer) 。此外，於各陶瓷絕緣層24~26形成有貫通於厚度方向之貫通孔28，且於貫通孔28內形成有連接於導體層27之通路導體29。各貫通孔28係構成為截面圓形形狀，且其等之內徑為60μm左右。各通路導體29也構成為截面圓形形狀，且其等之外徑為60μm左右。通路導體29係與導體層27同樣，由鎢、鉬或其等合金等之金屬化層構成。各導體層27及各通路導體29，具有使基板主面21及基板背面22之間導通的功能。再者，各導體層27之端面係以不露出於多層配線基板10之側面13的方式構成。
如圖1所示，於陶瓷配線基板20之基板背面22上(多層配線基板10之背面12上)，形成有複數個中央部側端子30及複數個外周部側端子31。各中央部側端子30係配置於基板背面22之中央部側，各外周部側端子31係配置於基板背面22之外周部側。此外，於陶瓷配線基板20之基板主面21上形成有為基板側導體層之複數層中央部側導體層32、及同樣為基板側導體層之複數層外周部側導體層33。各中央部側導體層32係配置於基板主面21之中央部側，各外周部側導體層33係配置於基板主面21之外周部側。
此外，樹脂配線部40係於基板主面21上以覆蓋中央部側導體層32及外周部側導體層33之方式被層積。樹脂配線部40具有交互地將5層樹脂絕緣層41,42,43,44,45與配線層46層積而成之構造。亦即，樹脂配線部40係於各樹脂絕緣層41~45之間具有配線層46。此外，於各樹脂絕緣層41~45形成有貫通於厚度方向之 通路孔47，且於通路孔47內形成有連接於配線層46之通路導體48。
如圖1所示，各樹脂絕緣層41~45，例如為由聚醯亞胺系樹脂構成之絕緣層。於本實施形態中，各樹脂絕緣層41~45係由聚醯亞胺系之熱塑性樹脂構成，且厚度為25μm左右。此外，配線層46例如為由銅構成之導體層，且其厚度為5μm左右。樹脂配線部40之通路孔47及通路導體48係構成為截面圓形形狀，通路孔47之內徑及通路導體48之外徑為50μm左右。
並且，於多層配線基板10之主面11上(樹脂配線部40之表面49上)的中央部，呈陣列狀形成有IC晶片檢查用之複數個檢查墊50。此外，於主面11上之外周部也形成有複數個檢查墊51。各檢查墊50,51係構成為截面圓形形狀，且其直徑被設定為例如100μm左右。
如圖1、圖2所示，多層配線基板10，係於樹脂配線部40之表面49(即、多層配線基板10之主面11)與多層配線基板10的側面13之邊界部分具有倒角部61。倒角部61之表面係構成多層配線基板10之側面13的一部分，且形成為平面狀。以樹脂配線部40之表面49為基準的倒角部61之倒角深度C1為0.25mm，以多層配線基板10之側面13為基準的倒角部61之倒角深度C2，係與倒角深度C1同樣，為0.25mm。藉此，以樹脂配線部40之表面49為基準的倒角部61之倒角角度θ1成為45°。
再者，於倒角部61之表面，露出有樹脂配線部40之端面52整體。並且，於倒角部61之表面，露出有 外周部側導體層33之端面34，另一方面各配線層46之端面53並未露出。外周部側導體層33之端面34係與倒角部61之表面大致齊平。此外，樹脂配線部40之背面54的外周緣，係與外周部側導體層33之表面接觸。
如圖1、圖2所示，倒角部61還被形成於陶瓷配線基板20之基板主面21與端面23的邊界部分。藉此，於倒角部61之表面，會露出陶瓷配線基板20之端面23的一部分。以基板主面21為基準之倒角部61之倒角深度C3為0.1mm。此外，陶瓷配線基板20之端面23中構成倒角部61的區域，係與樹脂配線部40之端面52及外周部側導體層33之端面34大致齊平。並且，樹脂配線部40之端面52及外周部側導體層33之端面34，係位於較陶瓷配線基板20之端面23還靠近基板中央部之處。
如圖1所示，配置於陶瓷配線基板20之基板主面21的中央部、且不露出於多層配線基板10之側面13的中央部側導體層32，係經由配線層46及通路導體48而與檢查墊50電性連接。此外，中央部側導體層32，係經由導體層27及通路導體29而與中央部側端子30電性連接。本實施形態之中央部側導體層32，係構成接地用或電源用之導體。
另一方面，配置於基板主面21之外周部且露出於多層配線基板10之側面13的外周部側導體層33，係經由配線層46及通路導體48而與檢查墊51電性連接。此外，外周部側導體層33，係經由導體層27及通路導體29而與外周部側端子31電性連接。本實施形態之外周部側 導體層33，不是虛擬(dummy)導體，其構成了接地用或電源用的導體。
再者，如圖1所示，於IC晶片101之檢查時，首先，將多層配線基板10夾入基板支撐台102與夾具103之間。其次，使被保持於探針頭104之複數個探針105的基端部，接觸於多層配線基板10之檢查墊50,51。並且，經由多層配線基板10將各探針105與測試機(省略圖示)電性連接，並使各探針105之前端部抵接於IC晶片101之面連接端子106。然後，於此狀態下自測試機供給電源，輸入及/或輸出試驗所需要的各種信號。其結果，可判斷IC晶片101是否正常。
其次，對本實施形態之多層配線基板10的製造方法進行說明。
首先，如圖3所示，準備附有銅箔之樹脂薄膜74且切斷為既定尺寸，該附有銅箔之樹脂薄膜74，係於會成為樹脂絕緣層41~45之樹脂絕緣材71的一側之主面72(圖3中為上面)形成有會成為配線層46之銅箔73。再者，樹脂絕緣材71係由聚醯亞胺系之熱塑性樹脂構成。並且，於樹脂絕緣材71之主面72側貼附有厚度為5μm的銅箔73。
其次，藉由雷射加工，形成貫通附有銅箔之樹脂薄膜74之樹脂絕緣材71及銅箔73的通路孔47。然後，使用糊料印刷充填裝置(省略圖示)，朝通路孔47內充填以銅粉末為主成分之導電性糊料(銅糊)，形成通路導體48(參照圖4)。然後，以150℃加熱1小時。
然後，於形成在樹脂絕緣材71之主面72的銅箔73上貼附感光性乾式薄膜。並且，於乾式薄膜上配置預先形成有檢查墊50,51之配線圖案的曝光用遮罩。接著，經由曝光用遮罩進行了乾式薄膜的曝光之後，進行顯影，形成用以蝕刻銅箔73之蝕刻阻劑之圖案。此外，於樹脂絕緣材71之主面75(圖4中為下面)側，也貼附感光性之乾式薄膜，且藉由上述曝光及顯影形成覆蓋主面75整體之蝕刻阻劑。
然後，於銅箔73上藉由蝕刻除去自蝕刻阻劑之阻劑圖案露出的部分，形成檢查墊50,51。然後，藉由接觸於剝離液，除去殘留在檢查墊50,51上的蝕刻阻劑，並除去主面75側之蝕刻阻劑。其結果，如圖5所示，形成有具有檢查墊50,51及通路導體48之樹脂絕緣層41。此外，藉由同樣進行上述步驟，形成具有配線層46及通路導體48之樹脂絕緣層42~45。
此外，形成陶瓷配線基板20。具體而言，使用以氧化鋁粉末為主成分之陶瓷材料，形成複數片生坯薄片(green sheet)81(參照圖6)。然後，對各生坯薄片81進行雷射加工，於既定之位置形成複數個貫通孔28。再者，也可藉由衝孔(punching)加工、鑽孔加工等形成貫通孔28。
然後，使用先前週知之糊料印刷裝置(省略圖示)，將導電性糊料(例如鎢糊)充填於各生坯薄片81之貫通孔28，形成未燒成之通路導體29。又，使用糊料印刷裝置印刷導電性糊料，形成未燒成之導體層27、中央部 側端子30及外周部側端子31(參照圖7)。再者，導電性糊料之充填及印刷的順序也可相反。
然後，於導電性糊料之乾燥後，藉由堆疊配置複數片生坯薄片81，且朝生坯薄片層積方向施加按壓力，將各生坯薄片81壓接而一體化，形成陶瓷層積體82(參照圖8)。接著，將陶瓷層積體82脫脂，進一步以既定溫度進行既定時間燒成。其結果，生坯薄片81之氧化鋁及糊料中的鎢同時燒結，而形成陶瓷配線基板20。
然後，對陶瓷配線基板20之基板主面21進行表面研磨。接著，進行鈦及銅之濺鍍而於基板主面21形成薄膜之後，藉由進行曝光及顯影，於基板主面21之中央部形成中央部側導體層32，並於基板主面21之外周部形成外周部側導體層33(參照圖9)。
然後，於將樹脂絕緣層41~45重疊配置在陶瓷配線基板20之基板主面21上(參照圖5)的狀態下，一面加熱成350℃左右的溫度一面以75kgf/cm2左右的壓力進行加壓。藉由進行此加熱加壓，樹脂絕緣層41~45之樹脂絕緣材71軟化而作用為黏著層，將各樹脂絕緣層41~45一次性地壓合於陶瓷配線基板20上。於此時刻，形成將陶瓷配線基板20與樹脂配線部40一體化之多層配線基板10(參照圖10)。
接著，藉由研磨機，於樹脂配線部40之表面49與多層配線基板10的側面13之邊界部分形成倒角部61。其結果，可製造形成有倒角部61之多層配線基板10。再者，也可藉由將V字刃或U字刃按壓於多層配線基板10 ，而形成倒角部61。此外，也可藉由雷射修整，除去樹脂配線部40之外周部的樹脂材料及陶瓷配線基板20之外周部的陶瓷材料，而形成倒角部61。
藉此，根據本實施形態，可獲得以下之功效。
(1)於本實施形態之IC晶片檢查用之多層配線基板10中，在多層配線基板10之側面13露出外周部側導體層33之端面34，且樹脂配線部40之背面54之外周緣係與外周部側導體層33的表面接觸。因此，樹脂配線部40之背面54的外周部分，係被構成為不會與陶瓷配線基板20之陶瓷絕緣層24直接接觸，而是經由外周部側導體層33與陶瓷絕緣層24接觸。該情況下，可確保樹脂配線部40之樹脂絕緣層45與外周部側導體層33的密接性，並可確保外周部側導體層33與陶瓷絕緣層24之密接性，因此，不易於樹脂配線部40與陶瓷配線基板20之間產生脫層。因此，可使樹脂配線部40與陶瓷配線基板20確實地密接，因而可獲得可靠性優異之多層配線基板10。
(2)本實施形態之多層配線基板10，係於IC晶片101之檢查時藉由夾具103所保持。然而，由於夾具103之保持面係與多層配線基板10之側面13密接，因此，若外周部側導體層33之端面34露出於多層配線基板10之側面13，則有可能產生因電流自外周部側導體層33朝夾具103流動而引起之不良(短路等)。
因此，本實施形態中，於樹脂配線部40之表面49與多層配線基板10之側面13的邊界部分形成倒角部61，且使外周部側導體層33之端面34露出於倒角部61之 表面。若依此方式構成，由於倒角部61之表面係與夾具103的保持面分離，因此即使外周部側導體層33之端面34露出於倒角部61之表面，仍可防止外周部側導體層33與夾具103的電性連接。此外，本實施形態中，將外周部側導體層33之端面34形成為與倒角部61之表面大致齊平。若依此方式構成，可更確實地避免端面34與夾具103之保持面的接觸，因而可更確實地避免外周部側導體層33與夾具103之電性連接。因此，可確實地防止因電流自外周部側導體層33朝夾具103流動而引起之不良。
(3)本實施形態中，係於將5片樹脂絕緣層41~45重疊配置在陶瓷配線基板20之基板主面21上的狀態下進行加熱加壓，將樹脂絕緣層41~45一次性地壓合於基板主面21。於該情況下，與使各樹脂絕緣層41~45 1片1片地壓合於基板主面21之情況比較，可簡化製造技術，且可以短時間製造多層配線基板10。
再者，也可依以下方式變更本實施形態。
‧上述實施形態之倒角部61，除了形成於樹脂配線部40之表面49與多層配線基板10之側面13的邊界部分外，還被形成於陶瓷配線基板20之基板主面21與陶瓷配線基板20之端面30的邊界部分。然而，倒角部也可僅形成於樹脂配線部40之表面49與多層配線基板10之側面13的邊界部分。此外，如圖11之多層配線基板110所示，也可將樹脂配線部111之端面112及外周部側導體層113(基板側導體層)的端面，配置於較陶瓷配線基板114之端面115靠近基板中央部之處，且僅於陶瓷配線基板 114之基板主面117與陶瓷配線基板114的端面115之邊界部分形成倒角部116。再者，倒角部116也可不一定要形成。
‧上述實施形態之倒角部61之表面係形成為平面狀。然而，如圖12之多層配線基板120所示，倒角部121之表面，也可形成為朝多層配線基板120之外側變凸的曲面狀。此外，於倒角部之表面形成為平面狀之情況，倒角部也可為連接倒角角度不同之複數個倒角部者。例如，如圖13之多層配線基板130所示，倒角部131也可為連接第1倒角部134及第2倒角部135者，該第1倒角部134係以樹脂配線部132之表面133為基準且倒角角度為45°者，該第2倒角部135係以表面133為基準且倒角角度為75°者。
‧上述實施形態中，藉由在將5片樹脂絕緣層41~45重疊配置於陶瓷配線基板20之基板主面21上的狀態下進行加熱加壓，將樹脂絕緣層41~45一次性壓合於基板主面21。然而，也可使各樹脂絕緣層41~45各一片地壓合於基板主面21上。該情況下，雖然多層配線基板10之工期變長，但可確實地防止層積時之樹脂絕緣層41~45之位置偏移。
其次，除了申請專利範圍記載之技術思想外，以下列舉能藉由前述實施形態掌握之技術思想。
(1)於上述手段1中，一種電子零件檢查用之多層配線基板，其特徵在於：上述基板側導體層包含配置於上述基板主面之中央部的中央部側導體層、及配置 於上述基板主面之外周部的外周部側導體層，上述外周部側導體層係構成了接地用或電源用之導體。
(2)於技術思想(1)中，一種電子零件檢查用之多層配線基板，其特徵在於：上述外周部側導體層不是虛擬導體。
(3)一種電子零件檢查用之多層配線基板，其特徵在於：於上述手段1中，上述陶瓷配線基板具有層積了上述複數層陶瓷絕緣層及複數層導體層而成之構造，上述複數層導體層的端面未露出於上述多層配線基板之側面。
(4)一種電子零件檢查用之多層配線基板，其特徵在於：於上述手段1中，上述樹脂絕緣層係由聚醯亞胺系樹脂構成之絕緣層。
(5)一種電子零件檢查用之多層配線基板，其特徵在於：於上述手段1中，上述多層配線基板係於被夾具夾持之狀態下使用。
10‧‧‧多層配線基板
11‧‧‧多層配線基板之主面
12‧‧‧多層配線基板之背面
13‧‧‧多層配線基板之側面
20‧‧‧陶瓷配線基板
21‧‧‧基板主面
22‧‧‧基板背面
23‧‧‧陶瓷配線基板的端面
24、25、26‧‧‧陶瓷絕緣層
27‧‧‧導體層
28‧‧‧貫通孔
29‧‧‧通路導體
30‧‧‧中央部側端子
31‧‧‧外周部側端子
32‧‧‧作為基板側導體層之中央部側導體層
33‧‧‧作為基板側導體層之外周部側導體層
40‧‧‧樹脂配線部
41、42、43、44、45‧‧‧樹脂絕緣層
46‧‧‧配線層
47‧‧‧通路孔
48‧‧‧通路導體
49‧‧‧樹脂配線部之表面
50、51‧‧‧檢查墊
61‧‧‧倒角部
101‧‧‧IC晶片
102‧‧‧基板支撐台
103‧‧‧夾具
104‧‧‧探針頭
105‧‧‧探針
106‧‧‧面連接端子

Claims (12)

  1. 一種電子零件檢查用之多層配線基板，係具備：陶瓷配線基板，其具有基板主面及基板背面，且具有層積有複數層陶瓷絕緣層之構造；基板側導體層，其形成於上述基板主面上；及樹脂配線部，其於上述基板主面上以覆蓋上述基板側導體層之方式層積，且具有層積有複數層樹脂絕緣層之構造；於上述樹脂配線部之表面上形成有電子零件檢查用之複數個檢查墊，該電子零件檢查用之多層配線基板之特徵在於：上述基板側導體層之端面係於上述多層配線基板之側面露出；上述樹脂配線部之背面的外周緣，係與上述基板側導體層之表面接觸；上述樹脂配線部之端面及上述基板側導體層的端面，係位於比上述陶瓷配線基板之端面還靠近基板中央部之處。
  2. 如請求項1之電子零件檢查用之多層配線基板，其中於上述樹脂配線部之表面與上述多層配線基板之側面的邊界部分形成有倒角部，且上述基板側導體層之端面、及上述樹脂配線部的端面整體係於上述倒角部之表面露出。
  3. 如請求項2之電子零件檢查用之多層配線基板，其中上述倒角部也被形成於上述基板主面與上述陶瓷配線基板之端面的邊界部分，且上述陶瓷配線基板的端面之一部分係於上述倒角部之表面露出。
  4. 如請求項2之電子零件檢查用之多層配線基板，其中上 述倒角部之表面與上述基板側導體層的端面，係形成為大致齊平。
  5. 如請求項3之電子零件檢查用之多層配線基板，其中上述倒角部之表面與上述基板側導體層的端面，係形成為大致齊平。
  6. 如請求項2至5中任一項之電子零件檢查用之多層配線基板，其中上述樹脂配線部係於上述複數層樹脂絕緣層之間具有配線層，且上述配線層的端面未露出於上述倒角部之表面。
  7. 如請求項2至5中任一項之電子零件檢查用之多層配線基板，其中上述倒角部之表面係形成為平面狀。
  8. 如請求項6之電子零件檢查用之多層配線基板，其中上述倒角部之表面係形成為平面狀。
  9. 如請求項2至5中任一項之電子零件檢查用之多層配線基板，其中上述倒角部之表面，係形成為朝上述多層配線基板之外側變凸的曲面狀。
  10. 如請求項6之電子零件檢查用之多層配線基板，其中上述倒角部之表面係形成為朝上述多層配線基板之外側變凸的曲面狀。
  11. 如請求項1之電子零件檢查用之多層配線基板，其中露出於上述多層配線基板之側面的上述基板側導體層，係與上述檢查墊電性連接。
  12. 如請求項2至5中任一項之電子零件檢查用之多層配線基板，其中露出於上述多層配線基板之側面的上述基板側導體層，係與上述檢查墊電性連接。
TW106118997A 2016-06-17 2017-06-08 電子零件檢查用之多層配線基板 TWI658754B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-120359 2016-06-17
JP2016120359A JP6699969B2 (ja) 2016-06-17 2016-06-17 電子部品検査用の多層配線基板

Publications (2)

Publication Number Publication Date
TW201811127A true TW201811127A (zh) 2018-03-16
TWI658754B TWI658754B (zh) 2019-05-01

Family

ID=60664065

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106118997A TWI658754B (zh) 2016-06-17 2017-06-08 電子零件檢查用之多層配線基板

Country Status (6)

Country Link
US (1) US10690716B2 (zh)
EP (1) EP3474644B1 (zh)
JP (1) JP6699969B2 (zh)
KR (1) KR102060951B1 (zh)
TW (1) TWI658754B (zh)
WO (1) WO2017217138A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6950747B2 (ja) * 2017-11-16 2021-10-13 株式会社村田製作所 樹脂多層基板、電子部品およびその実装構造
WO2019098011A1 (ja) * 2017-11-16 2019-05-23 株式会社村田製作所 樹脂多層基板、電子部品およびその実装構造
JP7008510B2 (ja) * 2018-01-10 2022-01-25 日本特殊陶業株式会社 複合配線基板の製造方法
CN113439331A (zh) * 2019-01-16 2021-09-24 凸版印刷株式会社 封装用基板及其制造方法
CN111599687B (zh) * 2019-02-21 2022-11-15 奥特斯科技(重庆)有限公司 具有高刚度的超薄部件承载件及其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2996510B2 (ja) * 1990-11-30 2000-01-11 株式会社日立製作所 電子回路基板
JP2823783B2 (ja) * 1993-08-31 1998-11-11 京セラ株式会社 配線基板
JP4023285B2 (ja) 2002-10-24 2007-12-19 ソニー株式会社 光・電気配線混載ハイブリッド回路基板及びその製造方法並びに光・電気配線混載ハイブリッド回路モジュール及びその製造方法
JP5019909B2 (ja) * 2007-02-28 2012-09-05 株式会社日本マイクロニクス 多層配線基板の検査方法
JP2008275409A (ja) * 2007-04-27 2008-11-13 Alps Electric Co Ltd プローブカード
JP2014049701A (ja) 2012-09-03 2014-03-17 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP6250309B2 (ja) * 2013-06-14 2017-12-20 日本特殊陶業株式会社 多層配線基板の製造方法
JP6324669B2 (ja) 2013-06-14 2018-05-16 日本特殊陶業株式会社 多層配線基板及びその製造方法
KR20150070810A (ko) 2013-12-17 2015-06-25 삼성전기주식회사 캐패시터 내장 기판 및 그 제조 방법
WO2015108051A1 (ja) * 2014-01-17 2015-07-23 株式会社村田製作所 積層配線基板およびこれを備える検査装置
WO2016024534A1 (ja) * 2014-08-11 2016-02-18 株式会社村田製作所 プローブカードおよびこのプローブカードが備える積層配線基板
JP2016086109A (ja) * 2014-10-28 2016-05-19 株式会社リコー プリント配線基板、プリント配線基板の製造方法およびプリント配線基板の検査方法

Also Published As

Publication number Publication date
WO2017217138A1 (ja) 2017-12-21
EP3474644A4 (en) 2020-02-12
KR20180132137A (ko) 2018-12-11
JP2017224773A (ja) 2017-12-21
EP3474644A1 (en) 2019-04-24
US20190162778A1 (en) 2019-05-30
KR102060951B1 (ko) 2019-12-31
EP3474644B1 (en) 2021-08-25
US10690716B2 (en) 2020-06-23
JP6699969B2 (ja) 2020-05-27
TWI658754B (zh) 2019-05-01

Similar Documents

Publication Publication Date Title
TWI658754B (zh) 電子零件檢查用之多層配線基板
US20090051041A1 (en) Multilayer wiring substrate and method for manufacturing the same, and substrate for use in ic inspection device and method for manufacturing the same
KR100728754B1 (ko) 범프를 이용한 인쇄회로기판 및 그 제조방법
JP2007129124A (ja) 多層プリント配線基板及びその製造方法
JP5744210B2 (ja) 薄膜配線基板およびプローブカード用基板
KR20040023776A (ko) 전자 디바이스 검사용 콘택트시트 및 그 제조방법
TW201813475A (zh) 多層線路板的製造方法
TWI777958B (zh) 多層線路板的製造方法
JP6099902B2 (ja) 配線基板の製造方法
JP6324669B2 (ja) 多層配線基板及びその製造方法
JP6058321B2 (ja) 配線基板の製造方法
JP5848901B2 (ja) 配線基板
TWI477214B (zh) 具有內埋元件的電路板及其製作方法
JP4841234B2 (ja) ビアアレイキャパシタ内蔵配線基板の製造方法
JP2008098202A (ja) 多層配線基板、多層配線基板構造体
JP6322066B2 (ja) 配線基板の製造方法
JP2015002262A (ja) 多層配線基板の製造方法
JP2014049701A (ja) 配線基板及びその製造方法
JP6301595B2 (ja) 配線基板、多層配線基板の製造方法
JP6139856B2 (ja) 配線基板及びその製造方法
JP2015037165A (ja) 配線基板およびその製造方法
JP2014116485A (ja) 多層配線基板の製造方法
JP2007053393A (ja) 多層基板およびその製造方法
KR20110034427A (ko) 단층인쇄회로기판 및 그 제조방법
JP2014090003A (ja) 多層配線基板の製造方法