KR20110034427A - 단층인쇄회로기판 및 그 제조방법 - Google Patents

단층인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR20110034427A
KR20110034427A KR1020090091946A KR20090091946A KR20110034427A KR 20110034427 A KR20110034427 A KR 20110034427A KR 1020090091946 A KR1020090091946 A KR 1020090091946A KR 20090091946 A KR20090091946 A KR 20090091946A KR 20110034427 A KR20110034427 A KR 20110034427A
Authority
KR
South Korea
Prior art keywords
layer
circuit board
printed circuit
circuit pattern
plating
Prior art date
Application number
KR1020090091946A
Other languages
English (en)
Other versions
KR101073066B1 (ko
Inventor
이광태
최대영
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020090091946A priority Critical patent/KR101073066B1/ko
Publication of KR20110034427A publication Critical patent/KR20110034427A/ko
Application granted granted Critical
Publication of KR101073066B1 publication Critical patent/KR101073066B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 단층 인쇄회로기판의 제조공정 및 구조에 관한 것으로, 그 제조공정은 분리형캐리어의 양면에 도금범프를 형성하는 1단계와 분리형 캐리어를 절단하여 단위 내층군을 형성하는 2단계, 상기 단위 내층군의 적어도 1면에 표면보호처리를 수행하는 3단계를 포함하여 이루어지는 것을 특징으로 한다.
본 발명에 따르면, 일면에 매립형 회로패턴이 형성되며, 이면에는 회로패턴과 연결되는 범프구조의 도금범프가 구비된 단층 인쇄회로기판을 동시에 2개를 제작하여 생산성을 향상시킬 수 있는 제조공정을 제공할 수 있는 효과가 있다.
분리형캐리어, 단층인쇄회로기판, 도금범프

Description

단층인쇄회로기판 및 그 제조방법{Printed circuit board with single-layer using bump structure and Manufacturing method of the same}
본 발명은 인쇄회로기판의 제조방법 및 이에 의해 제조되는 인쇄회로기판의 구조에 관한 것이다.
인쇄회로기판(PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같은 전도성 재료로 회로라인 패턴을 인쇄형성시킨 것으로, 전자부품을 탑재하기 직전의 기판(Board)을 말한다. 즉 여러 종류의 많은 전자부품을 평판 위에 밀집 탑재하기 위해, 각 부품의 장착위치를 확정하고, 부품을 연결하는 회로라인(line pattern)을 평판 표면에 인쇄하여 고정한 회로기판을 의미한다. 이러한 인쇄회로기판은 일반적으로 단층 PCB와 PCB를 다층으로 형성한 빌드업 기판(Build-up Board), 즉 다층 PCB기판이 있다.
종래의 단층 PCB를 제조하는 방법을 도 1a 및 도 1b를 참조하여 설명하면 다음과 같다.
도시된 도면은 회로를 절연기판의 양면에 형성하는 단층 양면 인쇄회로기판의 제조공정의 공정도 및 개념도이다.
구체적으로는, S 1단계에서처럼, 절연층(12)의 양면에 동박(11)을 적층한 CCL(10) (Copper Clad Laminate)을 기반으로 하여 양면의 동박에 전기적인 신호를 연결하기 위해 드릴로 홀(H)을 가공한다(S 2단계).
다음으로, S 3단계에서 가공된 홀(H)와 CCL의 표면을 무전해 동도금과 전해 동도금을 이용하여 양면의 동박을 서로 전기적으로 연결시키는 도금층(20)을 형성시킨다.
이후에, 회로를 형성하기 위한 UV 감광성 Dry film 을 도포하고 UV를 조사하여 선택적으로 회로(30)를 형성시킨 후(S 4단계), 이후에 절연을 위한 PSR (Photoimagable Solder resist)(40)을 도포한 후 최종 부품이 실장 되는 표면에 금도금(50) 등의 표면처리를 하여 제품을 완성하게 된다(S 5~S 6단계).
그러나 상술한 공정에서의 비아 홀의 가공은 미세 레이저 드릴을 이용하여 가공하게 되는데, 이 경우 각의 층에 비아 홀을 별개로 형성을 해야 하는바, 대면적 인쇄회로기판이 되는 경우에는 비아 홀 형성의 작업시간이 매우 오래 소요되는 문제가 발생한다. 아울러 홀 및 전체 표면에 도금을 수행하는 방식은 균일한 도금층을 형성이 어려우며, 높은 전기저항으로 인해 노이즈를 많이 포함하게 되는바, 고 신뢰성을 요하는 제품군에서는 이러한 제조방식이 적용되기 어려운 단점이 발생한다. 특히 홀가공 및 도금 공정 등의 오랜 작업시간의 소요로 인한 생산성이 떨어지는 문제도 아울러 발생하게 된다.
본 발명은 상술한 문제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은 일면에 매립형 회로패턴이 형성되며, 이면에는 회로패턴과 연결되는 범프구조의 도금범프가 구비된 단층 인쇄회로기판을 동시에 2개를 제작하여 생산성을 향상시킬 수 있는 제조공정을 제공하는 데 있다.
상술한 과제를 해결하기 위한 본 발명의 구성은, 인쇄회로기판의 제조방법에 있어서 분리형캐리어의 양면에 도금범프를 형성하는 1단계; 분리형 캐리어를 절단하여 단위 내층군을 형성하는 2단계; 상기 단위 내층군의 적어도 1면에 표면보호처리를 수행하는 3단계; 를 포함하는 것을 특징으로 한다.
특히, 상기 1단계는, 상기 분리형 캐리어는 분리형 필름을 사이에 두고, 절연층의 양면에 동박이 적층된 구조인 것을 적용함이 바람직하다.
또한, 구체적으로 상기 1단계는, a1) 상기 분리형캐리어 상에 회로패턴을 형성하는 단계; a2) 상기 회로패턴의 적어도 하나 이상의 상부에 도금범프를 형성하는 단계; 를 포함하여 이루어지는 것을 특징으로 한다. 아울러 상기 a1) 및 a2)단계의 회로패턴 및 도금 범프의 형성은 감광물질을 도포하여 패터닝한 후, 도금방식으로 형성될 수 있다.
또한, 본 발명에 따른 상기 제조방법은 상기 1단계 이후에, 상기 도금범프 상에 절연물질층을 형성하는 단계; 를 더 포함할 수 있다. 이 경우 상기 절연물질 층의 형성은 절연물질층의 상부에 보호필름을 형성하고 열 압착을 통해 형성할 수 있다.
또한, 본 발명에 따른 제조방법의 상기 2단계는, 상기 분리형캐리어의 양 말단을 분리형필름의 일부분을 포함하여 절단하여 분리하는 단계로 형성할 수 있다.
또한, 본 발명에 따른 제조방법에 있어서의 상기 3단계는, 분리된 단위내층군에 형성된 일부 회로패턴의 상면과 도금범프가 형성된 면에 패턴화된 보호층을 형성하는 것으로 구현될 수 있다. 이 경우 상기 3단계는, 상기 패턴화된 보호층을 PSR(Photo Solder Resist)층을 패터닝하여 형성할 수 있다.
상기 보호층을 형성하는 상기 3단계는, PSR(Photo Solder Resist)층을 패터닝하는 방법 이외에도, 분리된 단위내층군에 형성된 회로패턴의 일부 영역을 선택적으로 흑화(Black Oxide) 처리하여 보호처리를 수행하는 단계로 형성할 수도 있다. 이러한 흑화처리로 보호층을 형성하는 경우에는, 상기 흑화처리가 되지 않는 일부 회로패턴의 상면은 금도금 표면처리가 수행될 수 있다.
상술한 본 발명에 따른 제조공정에 의한 단층 인쇄회로기판은 다음과 같은 구성으로 구현될 수 있다.
구체적으로 본 발명에 따른 인쇄회로기판은, 절연물질로 형성되는 베이스층; 상기 베이스층의 상면에 매립형으로 형성되는 적어도 1 이상의 회로패턴; 상기 회로패턴과 연결되어 상기 베이스층의 이면을 관통하는 구조로 형성되는 도금범프; 상기 베이스층의 회로패턴의 일 영역 및 비어범프의 노출영역 이외의 부분에 선택 적으로 형성되는 보호층; 을 포함하여 구성될 수 있다.
이 경우 상기 보호층은 PSR(Photo Solder Resist)의 패턴화된 층으로 형성시키거나, 또는 상기 회로패턴의 일부 영역을 선택적으로 흑화(Black Oxide) 처리하여 형성될 수 있다.
아울러 상기 인쇄회로기판의 상기 베이스층의 일면에 노출되는 상기 도금범프 면 또는 상기 보호층이 형성되지 않는 회로패턴 면은 금도금이 형성되는 것이 바람직하다.
또한, 상기 도금범프는 단면의 형상이 직사각형 또는 정사각형인 것을 특징으로 한다.
본 발명에 따르면, 일면에 매립형 회로패턴이 형성되며, 이면에는 회로패턴과 연결되는 범프구조의 도금범프가 구비된 단층 인쇄회로기판을 동시에 2개를 제작하여 생산성을 향상시킬 수 있는 제조공정을 제공할 수 있는 효과가 있다.
또한, 양면의 인쇄회로기판 제조시 필요한 드릴공정과 양면의 회로를 연결하기 위한 동도금 공정을 생략할 수 있어 제조비용을 절감할 수 있는 장점도 있다.
이하에서는 첨부한 도면을 참조하여 본 발명에 따른 구성 및 작용을 구체적으로 설명한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성요소는 동일한 참조부여를 부여하고, 이에 대한 중복설명은 생략하기로 한다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상 기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 발명은 단면의 회로배선을 갖는 단층 인쇄회로기판을 제조함에 있어서, 분리형 캐리어를 이용한 제조공정을 이용하여 저비용으로 동시에 2배의 생산성을 구현할 수 있으며, 솔더볼패드를 형성하지 않고, 도금범프를 솔더볼패드로 활용할 수 있도록 하는 구조의 인쇄회로기판을 제공하는 것을 요지로 한다.
도 2a 및 도 2b는 본 발명에 따른 단층 인쇄회로기판의 제조공정에 대한 공정도 및 개념도를 도시한 것이다.
본 발명은 분리형캐리어의 양면에 도금범프를 형성하는 1단계와 분리형 캐리어를 절단하여 단위 내층군을 형성하는 2단계, 그리고 상기 단위 내층군의 적어도 1면에 표면보호처리를 수행하는 3단계를 포함하여 이루어진다.
구체적으로는 상기 1단계는 다음과 같은 공정으로 구현될 수 있다.
우선, P 1단계로 절연층(113)의 양면에 분리형 필름(112)을 매개로 접착되는 동박(111)이 적층되는 분리형캐리어(110)를 형성한다. 상기 분리형 캐리어는 추후에 박판 제품의 공정성을 용이하게 하기 위한 역할을 함과 동시에 추후 양면을 동시에 제품을 제작할 수 있도록 하여 공정의 생산성을 향상시킬 수 있는 효과를 구현할 수 있다. 특히 상기 분리형 필름(112)의 길이는 상기 절연층 및 동박의 길이보다 짧도록 형성함이 바람직하다. 이는 추후 분리형 필름이 없는 부분을 제거하여 손쉽게 제품의 분리가 가능하도록 하기 위함이다.
다음으로, P 2단계로, 상기 분리형캐리어의 양면에 동시공정으로 감광성패이 스트를 도포하고, 이에 따른 회로패턴을 형성한 후, 도금 또는 충진 등의 공정을 통해 회로패턴(120)을 형성한다.
이후, P 3단계로 상기 회로패턴이 형성된 상부 면에 감광성 필름을 형성하고 이를 패터닝하여 도금범프가 형성될 패턴 공간을 형성한다. 이후, 상기 도금범프가 형성될 패턴공간에 전해 또는 무전해 도금을 통해 도금범프(140)을 형성한다. 도금범프는 일반적으로 Cu를 이용하여 형성할 수 있다. 상기 도금범프의 단면의 형상은 일반적으로 정사각형 또는 직사각형이 되는 구조로 형성한다. 다만, 더욱 바람직하게는 도금범프의 단면의 형상을 고려할 때, 회로패턴(120)과 접하는 부분의 길이가 접하지 않는 도금범프의 단면보다 넓게 형성되도록 함이 바람직하다. 즉 테이퍼진 형상으로 도금범프를 형성하는 것이 바람직하다.
이는 기존의 레이져 드릴을 이용하는 경우 홀이 뚫리는 구조이거나 회로패턴 쪽의 도금 범프 단면이 좁게 형성된다(역테이퍼형). 이는 레이져의 광 투과하는 양이 표면 보다 안쪽이 약하기 때문이다.
하지만 본 발명에서는 상기 도금 범프를 형성한 후 회로패턴 쪽보다 먼쪽의 단면이 좁게 형성이 가능하며, 이는 감광물질을 사용하여 도금범프를 형성하기 때문이다. 이러한 구조의 도금범프는 도금 범프 상에 절연 물질을 형성할 때 가압을 통해(S 7단계 참조) 절연층을 형성하게 되므로, 도금 범프의 위쪽이 좁아야 도금범프에 절연층을 형성하기가 용이하게 된다.
다음에는 상기 회로패턴(120) 및 도금범프(140)가 형성된 구조의 상하면에 절연층(150)과 쿠션필름(151)(예를 들면 동박)을 적층 하여 가압하여 절연층을 형 성시킨다(S 7단계).
상기 2단계는 다음과 같은 공정으로 진행될 수 있다.
이후, P 8단계 및 P 9단계에서, 상기 쿠션필름을 제거하고, 분리형 캐리어의 양측 말단부분을 절단하여 2개의 인쇄회로기판(이하, '단위 내층군'이라 한다.)을 형성한다. 상기 단위내층군(A, B)은 2개가 동시에 공정이 진행될 수 있다. 단위내층군으로 분리한 후에는 분리형캐리어의 상하부분의 동박층(111)을 제거하는 공정이 수행될 수 있다.
그리고 이어지는 3단계에서는 상술한 단위내층군의 상하면에 표면처리를 통해 회로 및 도금 범프를 보호하는 처리를 수행한다.
상기 표면처리는 상술한 분리된 단위내층군에 형성된 일부 회로패턴의 상면과 도금범프가 형성된 면에 패턴화된 보호층을 형성하는 공정으로 수행될 수 있으며, 상기 보호층은 PSR 잉크를 도포하여 회로패턴을 절연시키고 보호할 수 있도록 형성할 수 있다.
또는 상기 표면처리의 다른 실시예로서는 별도의 PSR 잉크를 도포하는 공정이 아니라, 분리된 단위내층군에 형성된 회로패턴의 일부 영역을 선택적으로 흑화(Black Oxide) 처리하여 보호처리를 수행할 수 있다.
도 3a 및 도 3b는 상술한 제조공정에 의해 제조되는 단층 인쇄회로기판의 적용례를 예시한 것이다.
도 3a에 도시된 것처럼, 본 발명에 따른 인쇄회로기판은 절연물질로 형성되는 베이스층(150)과 상기 베이스층의 상면에 매립형으로 형성되는 적어도 1 이상의 회로패턴(120)을 구비하며, 아울러 상기 회로패턴과 연결되어 상기 베이스층의 이면을 관통하는 구조로 형성되는 도금범프(140)를 구비함이 바람직하다.
특히 상기 도금범프의 회로패턴과 연결되지 않는 면은 상기 베이스층의 표면에 노출되는 구조로 형성된다. 아울러, 본 발명에 따른 인쇄회로기판은 상기 베이스층의 회로패턴의 일영역 및 비아범프의 노출영역 이외의 부분에 선택적으로 형성되는 보호층(160)이 형성될 수 있다. 상기 보호층은 PSR로 형성될 수 있음은 상술한 바와 같다. 또한, 상기 베이스층의 일면에 노출되는 상기 도금범프면 또는 상기 보호층이 형성되지 않는 회로패턴 면은 금도금(170, 171)층이 형성될 수 있다.
도 3b는 본 발명에 따른 인쇄회로기판의 다른 구조를 예시한 것이다.
구체적으로, 도 3a에서의 베이스층(150)과 도금범프(140), 회로패턴(120)의 연결구조는 동일하다. 다만, 보호층을 별도의 물질층으로 형성하는 것이 아니라, 상기 회로패턴 면의 일부 영역 또는 선택되는 영역에 흑화처리(Black Oxide)를 통해 형성하는 점에서 상이한 구조를 구비한다. 물론 이 구조에서도 흑화처리가 되지 않는 회로패턴 면과 도금 점프면은 금 도금이 수행되어 금도금층(170, 171)을 구비할 수 있다.
이상과 같은 본 발명에 따른 인쇄회로기판의 구조에서는 회로패턴을 산화방지 및 절연효과를 구현하는 보호층을 구비시켜 회로의 신뢰성을 높이고, 나아가 도금범프를 베이스층 외표면에 노출시켜 이를 추후 솔더범프로 이용할 수 있도록 하여 제조비용 및 공정시간을 단축할 수 있게 되며, 2개의 단위내층군을 동시공정으로 진행하여 생산성을 2배로 높일 수 있는 장점이 구현된다.
도 3c를 참조하여, 본 발명에 따른 다른 실시예를 설명한다.
도시된 구조는 도 3a의 인쇄회로기판과 동일한 구조를 구비하되, 도금범프에 변형을 가한 변형 실시예이다.
구체적으로는 도금범프(120)는 정사각형 또는 직사각형 형상을 가질 수 있으며, 이와는 다른 실시예로 상기 도금범프의 단면의 형상을 고려할때, 상기 회로패턴(120)과 접하는 부분의 길이(T1)가 접하지 않는 도금범프의 단면의 길이(T2)보다 넓게 형성되는 테이퍼형(사다리꼴형)으로 구성함이 바람직하다. 즉 테이퍼진 형상으로 도금범프를 형성하는 것이 바람직하다.
이는 상기 도금 범프를 형성할 때, 감광물질을 사용하여 패턴을 형성함으로써, 도금범프가 회로패턴 쪽보다 먼쪽의 단면이 좁게 형성이 가능하다. 이러한 구조의 도금범프는 도금 범프 상에 절연 물질을 형성할 때 가압을 통해 절연층을 형성하게 되므로, 도금 범프의 위쪽이 좁아야 도금범프에 절연층을 형성하기가 용이하게 됨은 위 제조공정에서 상술한 바와 같다. 도 3b의 구조에서도 상기 도금범프는 회로패턴에 접하는 면의 단면의 폭이, 접하지 않는 단면부분의 폭보다 넓은 테이퍼 형상을 구비하도록 할 수 있음은 물론이다.
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 기술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
도 1a 및 도 1b는 종래기술에 따른 인쇄회로기판의 제조공정의 순서도 및 개념도이다.
도 2a 및 도 2b는 본 발명에 따른 인쇄회로기판의 제조공정의 순서도 및 개념도이다.
도 3a 및 도 3b는 본 발명에 따른 제조공정을 적용한 단층 인쇄회로기판의 적용례를 도시한 것이다.

Claims (16)

  1. 분리형캐리어의 양면에 도금범프를 형성하는 1단계;
    분리형 캐리어를 절단하여 단위 내층군을 형성하는 2단계;
    상기 단위 내층군의 적어도 1면에 표면보호처리를 수행하는 3단계;
    를 포함하는 단층 인쇄회로기판의 제조방법.
  2. 청구항 1에 있어서,
    상기 1단계는,
    상기 분리형 캐리어는 분리형필름을 사이에 두고, 절연층의 양면에 동박이 적층된 구조인 것을 특징으로 하는 단층 인쇄회로기판의 제조방법.
  3. 청구항 2에 있어서,
    상기 1단계는,
    a1) 상기 분리형캐리어 상에 회로패턴을 형성하는 단계;
    a2) 상기 회로패턴의 적어도 하나 이상의 상부에 도금범프를 형성하는 단계;
    를 포함하여 이루어지는 것을 특징으로 하는 단층 인쇄회로기판의 제조방법.
  4. 청구항 3에 있어서,
    상기 a1) 및 a2)단계의 회로패턴 및 도금 범프의 형성은 감광물질을 도포하여 패터닝한 후, 도금방식으로 형성되는 것을 특징으로 하는 단층 인쇄회로기판의 제조방법.
  5. 청구항 4에 있어서,
    상기 1단계 이후에, 상기 도금범프 상에 절연물질층을 형성하는 단계; 를 더 포함하는 것을 특징으로 하는 단층 인쇄회로기판의 제조방법.
  6. 청구항 5에 있어서,
    상기 절연물질층의 형성은 절연물질층의 상부에 보호필름을 형성하고 열 압착을 통해 형성하는 단계인 것을 특징으로 하는 단층 인쇄회로기판의 제조방법.
  7. 청구항 1에 있어서,
    상기 2단계는,
    상기 분리형캐리어의 양 말단을 분리형필름의 일부분을 포함하여 절단하여 분리하는 단계인 것을 특징으로 하는 단층 인쇄회로기판의 제조방법.
  8. 청구항 1 내지 7중 어느 한 항에 있어서,
    상기 3단계는, 분리된 단위내층군에 형성된 일부 회로패턴의 상면과 도금범프가 형성된 면에 패턴화된 보호층을 형성하는 것을 특징으로 하는 단층 인쇄회로기판의 제조방법.
  9. 청구항 8에 있어서,
    상기 3단계는, 상기 패턴화된 보호층을 PSR(Photo Solder Resist)층을 패터닝하여 형성하는 단계인 것을 특징으로 하는 단층 인쇄회로기판의 제조방법.
  10. 청구항 1 내지 7중 어느 한 항에 있어서,
    상기 3단계는, 분리된 단위내층군에 형성된 회로패턴의 일부 영역을 선택적으로 흑화(Black Oxide) 처리하여 보호처리를 수행하는 단계인 것을 특징으로 하는 단층 인쇄회로기판의 제조방법.
  11. 청구항 10에 있어서,
    상기 흑화처리가 되지 않는 일부 회로패턴의 상면은 금도금 표면처리가 수행되는 것을 특징으로 하는 단층 인쇄회로기판의 제조방법.
  12. 절연물질로 형성되는 베이스층;
    상기 베이스층의 상면에 매립형으로 형성되는 적어도 1 이상의 회로패턴;
    상기 회로패턴과 연결되어 상기 베이스층의 이면을 관통하는 구조로 형성되는 도금범프;
    상기 베이스층의 회로패턴의 일영역 및 비어범프의 노출영역 이외의 부분에 선택적으로 형성되는 보호층;
    을 포함하는 것을 특징으로 하는 단층 인쇄회로기판.
  13. 청구항 12에 있어서,
    상기 보호층은 PSR(Photo Solder Resist)의 패턴화된 구조로 형성되거나, 또는 상기 회로패턴의 일부 영역을 선택적으로 흑화(Black Oxide) 처리된 영역을 구비하는 구조로 형성되는 것을 특징으로 하는 단층 인쇄회로기판.
  14. 청구항 12 또는 13에 있어서,
    상기 베이스층의 일면에 노출되는 상기 도금범프 면 또는 상기 보호층이 형성되지 않는 회로패턴 면은 금도금층 더 구비하는 것을 특징으로 하는 단층 인쇄회로기판.
  15. 청구항 14에 있어서,
    상기 도금범프는 단면의 형상이 직사각형 또는 정사각형인 것을 특징으로 하는 단층 인쇄회로기판.
  16. 청구항 14에 있어서, 상기 도금범프는,
    상기 회로패턴에 접하는 도금 범프 단면의 길이(T1)가 회로 패턴과 먼쪽의 도금 범프 단면의 길이(T2)보다 긴 구조인 것을 특징으로 하는 단층 인쇄회로기판.
KR1020090091946A 2009-09-28 2009-09-28 단층인쇄회로기판 및 그 제조방법 KR101073066B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090091946A KR101073066B1 (ko) 2009-09-28 2009-09-28 단층인쇄회로기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090091946A KR101073066B1 (ko) 2009-09-28 2009-09-28 단층인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20110034427A true KR20110034427A (ko) 2011-04-05
KR101073066B1 KR101073066B1 (ko) 2011-10-12

Family

ID=44043030

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090091946A KR101073066B1 (ko) 2009-09-28 2009-09-28 단층인쇄회로기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101073066B1 (ko)

Also Published As

Publication number Publication date
KR101073066B1 (ko) 2011-10-12

Similar Documents

Publication Publication Date Title
KR101049389B1 (ko) 다층 프린트 배선판 및 그 제조 방법
WO2009141927A1 (ja) プリント配線板及びその製造方法
KR20080046275A (ko) 다층 프린트 배선판 및 그 제조 방법
JP4880277B2 (ja) 配線基板の製造方法
TWI492690B (zh) 電路板製作方法
JP3492467B2 (ja) 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JP4497548B2 (ja) 配線基板
WO2014125567A1 (ja) 部品内蔵基板及びその製造方法
JPH0936551A (ja) 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
KR100752017B1 (ko) 인쇄회로기판의 제조방법
JP2005005545A (ja) 半導体装置の製造方法
KR101073066B1 (ko) 단층인쇄회로기판 및 그 제조방법
KR100674305B1 (ko) 인쇄회로기판 및 그 제조방법
JP2008166464A (ja) 配線基板及びその製造方法
KR100771320B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
JP4802402B2 (ja) 高密度多層ビルドアップ配線板及びその製造方法
JP2003229662A (ja) 配線基板の製造方法
KR101313155B1 (ko) 인쇄회로기판의 도금방법 및 이를 이용한 연성 인쇄회로기판의 제조방법
WO2023209902A1 (ja) 部品実装基板
JP6016017B2 (ja) 接着シート付きプリント配線板の製造方法及びそれを用いた貼り合せプリント配線板の製造方法
JP2002314255A (ja) プリント配線基板、及び、プリント配線基板の製造方法
KR101156776B1 (ko) 인쇄회로기판의 제조방법
CN111629513B (zh) 同时具有贯孔及盲孔的多层电路板结构及其制法
KR20110030160A (ko) 인쇄회로기판의 제조방법
JP4385482B2 (ja) フィルムキャリアの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150904

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160905

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170905

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180910

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190916

Year of fee payment: 9