TW201805946A - 非揮發性記憶體裝置及其電阻補償電路 - Google Patents

非揮發性記憶體裝置及其電阻補償電路 Download PDF

Info

Publication number
TW201805946A
TW201805946A TW106124188A TW106124188A TW201805946A TW 201805946 A TW201805946 A TW 201805946A TW 106124188 A TW106124188 A TW 106124188A TW 106124188 A TW106124188 A TW 106124188A TW 201805946 A TW201805946 A TW 201805946A
Authority
TW
Taiwan
Prior art keywords
resistance
circuit
compensation
unit
signal
Prior art date
Application number
TW106124188A
Other languages
English (en)
Other versions
TWI734809B (zh
Inventor
金泰鎬
Original Assignee
愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 愛思開海力士有限公司 filed Critical 愛思開海力士有限公司
Publication of TW201805946A publication Critical patent/TW201805946A/zh
Application granted granted Critical
Publication of TWI734809B publication Critical patent/TWI734809B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

一種非揮發性記憶體裝置可以包括儲存單元陣列，所述儲存單元陣列包括耦接在多個字線和多個位線之間的多個儲存單元。所述非揮發性記憶體裝置可以包括電阻補償電路，所述電阻補償電路被配置為根據要存取的儲存單元的位置來產生補償電阻值。

Description

非揮發性記憶體裝置及其電阻補償電路
各種實施例總體而言可以關於一種半導體裝置，更具體地，關於一種非揮發性記憶體裝置及其電阻補償電路。
半導體儲存裝置包括耦接在多個字線和多個位線之間的多個儲存單元。
當從外部裝置或主機裝置提供位址信號時，半導體儲存裝置透過經由字線解碼器和位線解碼器對位址信號進行解碼來存取對應的儲存單元。
字線和位線可以是，例如，金屬佈線，而且位於遠離字線解碼器和位線解碼器處的儲存單元（遠處單元）可以具有比位於接近字線解碼器和位線解碼器處的儲存單元（近處單元）大的電阻。
即，儲存單元的電阻與字線位址和位線位址密切相關。
使用電流源的寫入電路以及使用電壓源的讀取電路可以被設計為具有大的驅動能力，以防止由於遠處單元和近處單元之間大的電阻差引起的寫入錯誤和讀取錯誤。
然而，隨著寫入電路和讀取電路的驅動能力增加，半導體儲存裝置的功耗增加。
相關申請的交叉引用： 本申請案要求2016年8月8日在韓國智慧財產局提交的第10-2016-0100600號的韓國申請案的優先權，其如所充分地闡述地透過引用全部合併於此。
根據一個實施例，提供一種非揮發性記憶體裝置。所述非揮發性記憶體裝置可以包括儲存單元陣列，所述儲存單元陣列包括耦接在多個字線和多個位線之間的多個儲存單元。所述非揮發性記憶體裝置可以包括電阻補償電路，所述電阻補償電路被配置為根據儲存單元的位置來產生補償電阻值。
根據一個實施例，提供一種非揮發性記憶體裝置。所述非揮發性記憶體裝置可以包括全域字線，所述全域字線從行選擇電路延伸並且具有耦接到儲存單元陣列的短路部分。所述非揮發性記憶體裝置可以包括全域位線，所述全域位線從讀取/寫入電路延伸並且具有耦接到儲存單元陣列的短路部分。所述非揮發性記憶體裝置可以包括電阻補償電路，所述電阻補償電路被配置為電耦接到全域字線的短路部分以及全域位線的短路部分，並且根據儲存單元的位置來產生補償電阻值。
根據一個實施例，提供一種電阻補償電路。所述電阻補償電路可以包括解碼電路，被配置為透過接收位址信號來確定要存取的儲存單元的位置。所述電阻補償電路可以包括控制信號產生電路，被配置為基於所述解碼電路的輸出信號而產生第一控制信號和第二控制信號。所述電阻補償電路可以包括切換電路，被配置為基於第一控制信號而允許透過電阻提供單元來產生補償電阻值。所述電阻補償電路可以包括選擇電路，被配置為基於第二控制信號而將補償電阻值提供給要存取的儲存單元的佈線。
下面將參照附圖來描述各種實施例，所述附圖給出了本發明的各個方面的簡化示意圖。然而，本發明可以以不同的形式來實施，而不應當被解釋為侷限於本文中所闡述的實施例。相反地，提供這些實施例作為示例使得本發明將是徹底和完整的，並且將向本領域技術人員充分地傳達本公開的各個方面和特徵。
將理解的是，雖然在本文中可以使用術語「第一」、「第二」和「第三」等來描述各種元件，但這些元件不受這些術語的限制。這些術語是用來將一個元件與另一元件區分開。因此，在不脫離本發明的精神和範圍的情況下，下面描述的第一元件也可以被稱作第二元件或第三元件。
此外，應當理解，附圖是簡化的圖示，而不一定按比例繪製，它們也不描繪對於理解本發明不必要的細節。因此，可以預期來自附圖的變化包括因例如製造技術和/或公差而導致的變化。因此，例如，所描述的實施例不應被解釋為限於本文所示的特定形狀，而是可以包括例如由於製造導致的形狀上的偏差。此外，在附圖中，為了清楚起見，層和區域的長度和尺寸可以被誇大。附圖中相同的附圖標記表示相同的元件。
還應當理解，當層被稱為在另一層或基底「上」時，其可以直接在另一層或基底上，或者也可以存在中間層。
還要注意，在本說明書中，「連接/耦接」 不僅是指一個組件直接耦接另一個組件，還指透過中間組件間接耦接另一個組件。此外，只要沒有具體提及，單數形式還可以包括複數形式，反之亦然。
在下面的描述中，闡述了大量具體細節以提供對本公開的透徹理解。可以在無這些具體細節中的一些或全部的情況下實施本發明。在其它情況下，未詳細描述公眾知悉的工藝結構和/或工藝，以免不必要地混淆本發明。
還應注意，在某些情況下，對於相關領域的技術人員明顯的是，與一個實施例有關描述的特徵或元件可以單獨使用或者與另一實施例的其它特徵或元件組合使用，除非另外具體說明。
雖然將圖示和描述本發明的一些實施例，但是本領域技術人員將理解的是，在不脫離本發明的原則和精神的情況下，可以在實施例的這些示例中做出改變。
圖1是圖示根據一個實施例的非揮發性記憶體裝置的示例的代表的配置圖。
參考圖1，根據實施例的非揮發性記憶體裝置10可以包括控制器110、儲存單元陣列120、行選擇電路130、列選擇電路140、讀取/寫入（讀取和寫入）電路150以及電阻補償電路160。
控制器110可以控制非揮發性記憶體裝置10的整體操作，以在主機裝置（未示出）和非揮發性記憶體裝置10之間傳送和接收數據。
儲存單元陣列120可以具有非揮發性記憶體單元以陣列形式耦接的結構。構成儲存單元陣列120的儲存單元可以由例如各種類型的儲存單元（諸如快閃記憶體單元、使用硫族化物合金的相變隨機存取儲存（PRAM）單元、使用隧道磁阻（TMR）效應的磁性RAM（MRAM）單元、使用過渡金屬氧化物的電阻式RAM（RERAM）單元、聚合物RAM單元、使用鈣鈦礦的RAM單元以及使用鐵電式電容器的鐵電式RAM（FRAM）單元，但是儲存單元不限於此）之中的任一種來配置。儲存單元陣列120可以用其中根據數據儲存節點的電阻狀態來確定儲存數據的電平的儲存單元來實現。
在一個實施例中，儲存單元陣列120可以具有二維（2D）結構或層疊結構，所述二維（2D）結構為儲存單元佈置在同一平面上，所述層疊結構為至少兩個或更多個陣列層層疊在同一平面上。在另一方面中，儲存單元陣列120可以具有交叉點陣列結構，在交叉點陣列結構中一對儲存單元形成在相對於半導體基底的平面的垂直方向上，使得該對儲存單元共用預設的第一信號線並且串聯耦接在一對第二信號線之間。
在一個實施例中，儲存單元陣列120可以具有包括多個儲存單元對的結構，以及儲存單元對中的每個共用位線而且串聯耦接在下字線和上字線之間。
構成儲存單元陣列120的每個儲存單元可以是在一個儲存單元中儲存1位元數據的單電平單元（SLC）或者在一個儲存單元中儲存2位元數據或更多數據的多電平單元（MLC）。
行選擇電路130和列選擇電路140可以是位址解碼器，並且可以被配置為接收位址信號。行選擇電路130和列選擇電路140可以經由控制器110的控制來解碼在儲存單元陣列120中要存取的儲存單元的行位址和列位址，即要存取的儲存單元的字線位址和位線位址。
讀取/寫入電路150可以被配置為透過控制器110的控制從數據輸入/輸出（輸入和輸出）（I/O）電路塊（未示出）接收數據來將數據寫入儲存單元陣列120中，或者透過控制器110的控制將從儲存單元陣列120的選中儲存單元讀取出的數據提供給數據I/O電路塊。
電阻補償電路160可以被配置為基於位址信號來補償耦接到字線和位線的儲存單元的電阻分量。
儲存單元耦接到的字線和位線可以是，例如，金屬佈線。當考慮到非揮發性記憶體裝置10的物理位置關係時，基於行選擇電路130和讀取/寫入電路150，位於遠處的儲存單元可以具有比位於近處的儲存單元大的電阻。
然而，不可以物理地減小具有高電阻的儲存單元的電阻。因此，電阻補償電路160可以產生與儲存單元到行選擇電路130和讀取/寫入電路150的距離成反比的補償電阻值。電阻補償電路160可以被配置為提供補償電阻值，使得儲存單元具有相同的佈線電阻。
在一個實施例中，基於位於離行選擇電路130和讀取/寫入電路150最遠的儲存單元的電阻值，電阻補償電路160可以基於位址信號根據儲存單元的位置來產生用於補償電阻差的電阻值。
在一個實施例中，電阻補償電路160可以在字線方向和位線方向上將儲存單元陣列120劃分為多個區域。電阻補償電路160可以基於位於離行選擇電路130或讀取/寫入電路150最遠的區域的電阻值來產生針對每個區域的補償電阻值。
將描述儲存單元陣列120在字線方向上被劃分為8個區域的示例。例如，當位於離行選擇電路130最遠的區域的電阻值為「A」時，在儲存單元陣列120中的區域的電阻值按靠近行選擇電路130的順序可以是（1/8）A、（2/8）A、（3/8）A、（4/8）A、（5/8）A、（6/8）A、（7/8）A和（8/8）A。
因此，電阻補償電路160可以根據所述區域來產生補償電阻值（7/8）A、（6/8）A、（5/8）A、（4/8）A、（3/8）A、（2/8）A、（1/8）A、0A，並且將產生的補償電阻值提供給這些區域。
類似地，電阻補償電路160可以在位線方向上將儲存單元陣列120劃分為多個區域，並且將補償電阻值提供給這些區域。
因此，構成儲存單元陣列120的儲存單元可以基本上具有相同的佈線電阻或者可以具有類似的佈線電阻，而不管其位置如何。
在一個實施例中，電阻補償電路160可以被配置為進一步提供在從行選擇電路130延伸的全域字線GWL和儲存單元陣列120之間的字線側的補償電阻值。例如，電阻補償電路160可以被配置為：在輸出埠之中的一個埠L_Port_WL可以耦接到行選擇電路130側的全域字線GWL，而另一個埠H_Port_WL可以耦接到儲存單元陣列120側的全域字線GWL。
電阻補償電路160可以被配置為進一步提供在從讀取/寫入電路150延伸的全域位線GBL和儲存單元陣列120之間的位線側的補償電阻值。例如，電阻補償電路160可以被配置為：在輸出埠之中的一個埠H_Port_BL可以耦接到讀取/寫入電路150側的全域位線GBL，而另一個埠L_Port_BL可以耦接到儲存單元陣列120側的全域位線GBL。
圖2是圖示根據一個實施例的電阻補償電路的示例的代表的配置圖。
參考圖2，根據實施例的電阻補償電路20可以包括解碼電路210、控制信號產生電路220、切換電路230、選擇電路240和電阻提供單元250。
解碼電路210可以回應於位址信號ADD來確定在寫入操作或讀取操作中存取的儲存單元陣列120的位置（區域）。例如，儲存單元陣列120可以在字線方向和位線方向上被劃分為多個區域。
在一個實施例中，解碼電路210可以基於位址信號ADD的較高N位元信號來確定所存取的儲存單元陣列120的區域。用於確定區域的位址信號的較高位元的數量可以根據儲存單元陣列120的劃分區域的數量來確定。
控制信號產生電路220可以被配置為回應於解碼電路210的輸出信號來產生用於確定補償電阻值的多個位元的第一控制信號以及用於將補償電阻值施加到儲存單元陣列120的多個位元的第二控制信號。第一控制信號可以是切換信號，而第二控制信號可以是選擇信號。
電阻提供單元250可以被配置為包括多個佈線。在一個實施例中，電阻提供單元250可以是可以設置在儲存單元陣列120中的多個虛設單元線。
通常，當電阻器使用與字線/位線的材料不同的材料（例如，在矽基底上的用於電阻器的材料和多晶矽層等）來形成時，位線/字線的合成電阻值可以根據工藝偏差和工藝變化來改變。因此，當電阻提供單元250使用經與字線/位線工藝相同的工藝製造的虛設單元線來配置時，電阻補償電路20可以提供與字線/位線的電阻值相同的電阻值。電阻補償電路20佔用的面積可以在沒有額外的被動元件的情況下，使用經字線/位線工藝製造的虛設單元線來最小化。
切換電路230可以耦接在構成電阻提供單元250的多個佈線之間。切換電路230可以被配置為回應於第一控制信號來確定構成電阻提供單元250的多個佈線的串聯關係或並聯關係，並且允許根據連接關係來產生補償電阻值。
選擇電路240可以被配置為回應於第二控制信號來將透過電阻提供單元250和切換電路230產生的補償電阻值施加到字線和位線。在另一方面中，選擇電路240可以被配置為回應於第二控制信號而允許電阻提供單元250設置在字線和位線中。
在一個實施例中，全域字線可以被配置為：全域字線的一部分可以電短路以將補償電阻值施加到字線。全域字線可以被配置為：作為選擇電路240的輸出埠的一個埠L_Port_WL以及另一個埠H_Port_WL可以電耦接到全域字線的短路部分。
在一個實施例中，全域位線可以被配置為：全域位線的一部分可以電短路以將補償電阻值施加到位線。全域位線可以被配置為：作為選擇電路240的輸出埠的一個埠H_Port_BL以及另一個埠L_Port_BL可以電耦接到全域字線的短路部分。
當特定儲存單元被存取時，透過電阻補償電路20確定的補償電阻值可以被反映到對應的儲存單元的字線和位線，因此遠處單元和近處單元可以基本上具有彼此相同的佈線電阻或可以具有彼此相似的佈線電阻。
圖3是圖示根據一個實施例的電阻補償電路的示例的代表的配置圖。
參考圖3，電阻補償電路20-1可以包括解碼電路210-1、控制信號產生電路220-1、切換電路230-1、選擇電路240-1和電阻提供單元250-1。
解碼電路210-1可以包括第一解碼器212和第二解碼器214。
第一解碼器212可以回應於行位址RA來確定在寫入操作或讀取操作中存取的儲存單元陣列120的行方向位置（區域）。第二解碼器214可以回應於列位址CA來確定在寫入操作或讀取操作中存取的儲存單元陣列120的列方向位置（區域）。
儲存單元陣列120可以在字線方向和位線方向上被劃分為多個區域。
控制信號產生電路220-1可以包括第一切換信號產生單元222、第一選擇信號產生單元224、第二切換信號產生單元226和第二選擇信號產生單元228。
第一切換信號產生單元222可以被配置為回應於第一解碼器212的輸出信號而產生用於確定字線的補償電阻值的多個位元的第一切換信號。
第一選擇信號產生單元224可以被配置為回應於第一解碼器212的輸出信號而產生用於將補償電阻值施加到字線的多個位元的第一選擇信號。
第二切換信號產生單元226可以被配置為回應於第二解碼器214的輸出信號而產生用於確定位線的補償電阻值的多個位元的第二切換信號。
第二選擇信號產生單元228可以被配置為回應於第二解碼器214的輸出信號而產生用於將補償電阻值施加到位線的多個位元的第二選擇信號。
切換電路230-1可以被配置為包括第一切換單元232和第二切換單元234。選擇電路240-1可以被配置為包括第一選擇單元242和第二選擇單元244。電阻提供單元250-1可以被配置為包括第一電阻單元252和第二電阻單元254。
第一切換單元232可以耦接在構成第一電阻單元252的多個佈線之間。第一切換單元232可以被配置為回應於第一切換信號來確定構成第一電阻單元252的多個佈線的串聯關係或並聯關係，並且允許根據連接關係產生字線側的補償電阻值。
第二切換單元234可以耦接在構成第二電阻單元254的多個佈線之間。第二切換單元234可以被配置為回應於第二切換信號來確定構成第二電阻單元254的多個佈線的串聯關係或並聯關係，並且允許根據連接關係產生位線側的補償電阻值。
第一選擇單元242可以被配置為回應於第一選擇信號而將透過第一電阻單元252和第一切換單元232產生的字線側的補償電阻值施加到字線。在一個實施例中，第一選擇單元242可以被配置使得全域字線GWL可以經由作為第一選擇單元242的輸出埠的一個埠H_Port_WL和另一個埠L_Port_WL來延伸，以進一步提供在全域字線GWL和儲存單元陣列120之間的字線側的補償電阻值。
第二選擇單元244可以被配置為回應於第二選擇信號而將透過第二電阻單元254和第二切換單元234產生的位線側的補償電阻值施加到位線。在一個實施例中，第二選擇單元244可以被配置為：全域位線GBL可以經由作為第二選擇單元244的輸出埠的一個埠H_Port_BL和另一埠L_Port_BL來延伸，以進一步提供在全域位線GBL和儲存單元陣列120之間的位線側的補償電阻值。
第一電阻單元252和第二電阻單元254中的每個可以包括多個佈線，並且第一電阻單元252和第二電阻單元254的電阻值可以透過第一切換單元232和第二切換單元234而被確定為字線側的補償電阻值和位線側的補償電阻值。補償電阻值還可以透過第一選擇單元242和第二選擇單元244提供給字線和位線，因此儲存單元可以基本上具有相同的佈線電阻或者可以具有類似的佈線電阻，而不管儲存單元的位置如何。
圖4是說明根據一個實施例的根據儲存單元陣列的區域的電阻差的示圖。
圖4中圖示了儲存單元陣列120在字線方向上被劃分為八個區域的示例。
當非揮發性記憶體裝置可以不包括電阻補償電路160和20時，儲存單元的佈線電阻與字線位址成比例地增加，如41所示。
當假設位於離行選擇電路130最遠的儲存單元的佈線電阻為2K時，根據針對區域的字線位址的佈線電阻可以列在下表1中。
[表1]
即，與位於區域8中的儲存單元的佈線電阻相比，位於區域1中的儲存單元的佈線電阻可以必要地補償1.75K。類似地，與位於區域8中的儲存單元的佈線電阻相比，位於區域2中的儲存單元的佈線電阻可以必要地補償1.5K。
例如，根據一個實施例的解碼電路210和210-1可以透過回應於行位址RA和列位址CA來確定要被存取的儲存單元的區域而產生區域確定信號。
控制信號發生電路220和220-1可以回應於區域確定信號而產生由多個位元配置的第一控制信號A1到A8以及由多個位元配置的第二控制信號S1到S6。
由於佈線電阻根據區域來補償，因此在字線方向上劃分的所有區域中的儲存單元可以基本上具有相同的佈線電阻或者可以具有類似的佈線電阻，如42所示。
圖5A是圖示根據一個實施例的切換電路、選擇電路和電阻提供單元的配置的示例的代表的示圖，而圖6是圖示根據一個實施例的控制信號產生電路的輸出信號的示圖。
參考圖5A，構成電阻提供單元250和250-1的第一電阻單元252和第二電阻單元254中的每個可以包括多個佈線2501A、2501B、2501C、2501D和2501E。如上所述，多個佈線2501A到2501E可以是在儲存單元陣列120的製造工藝中同時製造的虛設單元線，但是不限於此。
構成切換電路230和230-1的第一切換單元232和第二切換單元234中的每個可以包括多個切換元件Q1到Q8，所述多個切換元件Q1到Q8被配置為電耦接多個佈線2501A到2501E並且回應於第一控制信號A1到A8來驅動。在一個實施例中，多個切換元件Q1至Q8中的每個可以是MOS電晶體。
在一個實施例中，多個佈線2501A到2501E可以包括在預設位置中的多個輸出埠P1到P5。
第一電阻單元252和第二電阻單元254中的每個的輸出埠P1到P5可以電耦接到構成選擇電路240和240-1的第一選擇單元242和第二選擇單元244中的每個的輸入端子。第一選擇單元242和第二選擇單元244中的每個可以包括多個切換元件M1到M6，其中多個切換元件M1到M6被配置為回應於第二控制信號S1到S6而將多個輸出埠P1到P5之中選中的兩個埠耦接到選擇電路240和240-1的第一埠H_Port和第二埠L_Port。
參考圖6，第一控制信號A1到A8和第二控制信號S1到S6可以回應於根據要存取的儲存單元的位址而產生的區域確定信號來產生。補償電阻值可以透過第一控制信號A1到A8和切換電路230和230-1來確定。補償電阻值可以透過第二控制信號S1到S6和選擇電路240和240-1被施加到字線和位線。
圖5B是圖示根據一個實施例的切換電路和電阻提供單元的配置的示例的代表的示圖。
參考圖5B，構成切換電路230和230-1的第一切換單元232-0和第二切換單元234-0中的每個可以包括多個切換元件T1到T8，所述多個切換元件T1到T8被配置為電耦接多個佈線2501A到2501E並且回應於第一控制信號A1到A8來驅動。在一個實施例中，多個切換元件T1到T8中的每個可以是雙向閾值切換（OTS）元件。
三端OTS元件可以包括第一端子、第二端子和控制端子。在一個實施例中，使用三端OTS元件的多個切換元件T1到T8中的每個的第一端子和第二端子可以耦接在多個佈線2501A到2501E之間，並且其控制端子可以接收第一控制信號A1到A8。
由於OTS元件具有非常小的電阻，因此當切換元件T1到T8中的每個導通時，電阻分佈可以保持為非常小的值。由於OTS元件的截止電流也非常小，因此可以非常精確地實現目標電阻值。
在圖4到圖6所示的儲存單元陣列120的區域劃分、第一控制信號A1到A8和第二控制信號S1到S6的產生、電阻提供單元250和250-1的配置、切換電路230和230-1的配置以及選擇電路240和240-1的配置可以僅僅是示例，並且可以採用基於位址信號根據儲存單元的位置來產生補償電阻值以及提供產生的補償電阻值的任何配置。
圖7A是圖示根據一個實施例的切換電路、選擇電路和電阻提供單元的配置的示例的代表的示圖，而圖8是圖示根據一個實施例的解碼電路和控制信號產生電路的輸出信號的示例的代表的示圖。
參考圖7A，構成電阻提供單元250和250-1的第一電阻單元252-1和第二電阻單元254-1中的每個可以包括多個佈線2503A、2503B、2503C、2503D、2503E、2503F和2503G。如上所述，多個佈線2503A到2503G可以是在儲存單元陣列120的製造工藝中同時製造的虛設單元線。
構成切換電路230和230-1的第一切換單元232-1和第二切換單元234-1中的每個可以包括多個切換元件Q11到Q16，所述多個切換元件Q11到Q16被配置為電耦接多個佈線2503A到2503G並且回應於多個位元的第一控制信號A11到A16來驅動。
在一個實施例中，多個佈線2503A到2503G可以包括在預設位置中的多個輸出埠P11到P15。
第一電阻單元252-1和第二電阻單元254-1中的每個的輸出埠P11到P15可以電耦接到構成選擇電路240和240-1的第一選擇單元242-1和第二選擇單元244-1中的每個的輸入端子。第一選擇單元242-1和第二選擇單元244-1中的每個可以包括多個切換元件M11到M16，其中多個切換元件M11到M16被配置為回應於多個位元的第二控制信號S11到S16而將從多個輸出埠P11到P15之中選中的兩個埠耦接到選擇電路240和240-1的第一埠H_Port和第二埠L_Port。
參考圖8，第一控制信號A11到A16和第二控制信號S11到S16可以回應於根據要存取的儲存單元的位址而產生的區域確定信號來產生。補償電阻值可以透過第一控制信號A11到A16和切換電路230和230-1來確定。補償電阻值可以透過第二控制信號S11到S16和選擇電路240和240-1而被施加到字線和位線。
圖7B是圖示根據一個實施例的切換電路和電阻提供單元的配置的示例的代表的示圖。
參考圖7B，構成切換電路230和230-1的第一切換單元232-2和第二切換單元234-2中的每個可以包括多個切換元件T11到T16，所述多個切換元件T11到T16被配置為電耦接多個佈線2503A到2503G並且回應於第一控制信號A11到A16來驅動。在一個實施例中，多個切換元件T11到T16中的每個可以是雙向閾值切換（OTS）元件。
在一個實施例中，使用三端OTS元件的多個切換元件T11到T16中的每個的第一端子和第二端子可以耦接在多個佈線2503A到2503G之中預定數量的佈線2503A、2503B、2503C和2503D之間，而且控制端子可以接收第一控制信號A11到A16。
圖9是說明根據一個實施例的電阻補償概念的電路圖。
通常，耦接在位線BL和字線WL之間的儲存單元MC的佈線電阻可以被確定為位線電阻器R_BL和字線電阻器R_WL。
在本技術中，還可以設置有位線側的補償電阻器RC_BL和字線側的補償電阻器RC_WL。
位線側的補償電阻器RC_BL和字線側的補償電阻器RC_WL可以是基於位址信號（即，儲存單元MC的位置）在電阻補償電路160和20中產生的電阻器。
在一個實施例中，位線側的補償電阻器RC_BL可以介於圖5A或圖7A所示的作為第二選擇單元244和244-1的輸出埠的第一埠H_Port_BL和第二埠L_Port_BL之間。
在一個實施例中，字線側的補償電阻RC_WL可以介於圖5A或圖7A所示的作為第一選擇單元242和242-1的輸出埠的第一埠H_Port_WL和第二埠L_Port_WL之間。
根據本技術的非揮發性記憶體裝置10可以基本上具有相同的佈線電阻或者可以具有類似的佈線電阻，而不管儲存單元的位置如何。
在一個實施例中，GYSW可以是全域位線切換信號，LYSW可以是局部位線切換信號，GXSW可以是全域字線切換信號，而LXSW可以是局部字線切換信號。
圖10到圖12是圖示根據實施例的儲存單元的配置的示例的代表的示圖。
圖10圖示儲存單元MC-1的示例，憑藉其使儲存節點SN和存取元件D串聯耦接。
儲存節點SN可以使用其電阻值根據施加的電流量而改變的材料來配置。存取元件D可以是，例如，二極體。
圖11圖示儲存單元MC-2的示例，憑藉其使儲存節點SN和存取元件OTS串聯耦接。在一個實施例中，存取元件OTS可以是OTS切換元件。
圖12圖示儲存單元MC-3的示例，憑藉其使儲存節點SN和存取元件TR串聯耦接。在一個實施例中，存取元件TR可以是MOS電晶體，例如，垂直溝道電晶體。
圖13是圖示根據一個實施例的儲存單元陣列的配置的示例的代表的示圖。
在圖13中所示的儲存單元陣列120-1可以具有交叉點陣列結構。
例如，第一儲存單元MC1可以佈置在第一佈線L1和第二佈線L2之間，而第二儲存單元MC2可以佈置在第二佈線L2和第三佈線L3之間。
第二佈線L2可以沿相對於基底（未示出）平面的垂直方向佈置在第一佈線L1的上側。第三佈線L3可以沿相對於基底平面的垂直方向佈置在第二佈線L2的上側。
在交叉點陣列結構中，根據儲存單元到行選擇電路和列選擇電路的距離的電阻差可以被進一步加強。然而，所有儲存單元可以透過採用電阻補償電路160和20而基本上具有相同的佈線電阻或者可以具有類似的佈線電阻，因此可以保證讀取裕度和寫入裕度。
圖14到圖18是圖示根據本技術精神的各種實施例的電子裝置的代表的示例的配置圖。
圖14是圖示根據本技術精神的一個實施例的作為電子裝置的處理器的代表的示例的配置圖。
參考圖14，處理器30可以包括控制器310、算數運算單元320、儲存單元330和高速緩衝儲存單元340。
控制器310可以透過從外部裝置接收諸如命令或數據的信號來控制處理器30的整體操作，諸如解碼命令、對數據執行輸入、輸出或處理等的操作。
算數運算單元320可以根據控制器310中命令的解碼結果來執行若干個算數運算。算數運算單元320可以包括至少一個算術與邏輯單元（ALU），但是不限於此。
儲存單元330可以用作暫存器，並且可以被配置為在處理器30中儲存數據。儲存單元330可以包括數據暫存器、位址暫存器、浮點暫存器和其它各種暫存器。儲存單元330可以儲存位址，在所述位址中儲存有在算數運算單元320中運算的數據、根據運算結果的數據以及要在算數運算單元320中處理的數據。
儲存單元330可以由非揮發性記憶體裝置形成，並且例如，儲存單元330可以包括如圖1和圖2所示的電阻補償電路160和20。因此，電阻補償電路160可以基於要存取的儲存單元的位址信號來補償要存取的儲存單元的佈線電阻。
高速緩衝儲存單元340可以用作臨時儲存空間。
在圖14中所示的處理器30可以是電子裝置的中央處理單元（CPU）、圖形處理單元（GPU）、數位訊號處理器（DSP）、應用處理器（AP）等。
圖15和圖16是圖示根據本技術精神的各種實施例的作為電子裝置的數據處理系統的代表的示例的配置圖。
在圖15中所示的數據處理系統40可以包括處理器410、介面420、主儲存裝置430和輔助儲存裝置440。
數據處理系統40可以執行輸入、處理、輸出、通信、儲存等以執行用於數據處理的一系列操作，並且可以是電子裝置，諸如電腦伺服器、個人便攜式終端機、可攜式電腦、網路平板電腦、無線終端機、移動通信終端機、數位內容播放機、照相機、衛星導航系統、攝影機、磁帶錄音機、遠端資訊處理設備、音訊/視訊（AV）系統或智慧型電視（TV）。
在一個實施例中，數據處理系統40可以是數據儲存裝置。數據處理系統40可以是諸如硬碟、光學驅動器、固態硬碟或數位化多功能光碟（DVD）的碟型裝置或諸如通用序列匯流排（USB）記憶體、安全數位（SD）卡、記憶棒、智慧媒體卡、內部/外部多媒體卡或緊湊型快閃記憶體卡的卡型裝置。
處理器410可以透過介面420在主儲存裝置430和外部裝置之間交換數據，而且處理器410可以執行整體操作，諸如對透過介面420從外部裝置輸入的命令進行解碼，以及對儲存在系統中的數據進行操作或比較。
介面420可以提供在外部裝置和數據處理系統40之間可交換命令和數據的環境。根據數據處理系統40的應用環境，介面420可以是包括輸入裝置（例如，鍵盤、小鍵盤、滑鼠、語音辨識裝置等）和輸出裝置（例如，顯示器、揚聲器等）的人機介面裝置或卡介面裝置或碟介面裝置（例如，集成驅動電路（IDE）、小型電腦系統介面（SCSI）、序列先進技術附件（SATA）、外部SATA（eSATA）、國際個人電腦記憶卡協會（PCMCIA）等）。
主儲存裝置430可以儲存數據處理系統40的操作所需的應用程式、控制信號、數據等，並且可以用作儲存空間，該儲存空間可以傳送和運行來自輔助儲存裝置440的程式或數據。主儲存裝置430可以使用非揮發性記憶體裝置來實現。
輔助儲存裝置440可以是用於儲存程式碼、數據等的空間，並且可以是大容量儲存裝置。例如，輔助儲存裝置440可以使用圖1所示的非揮發性記憶體裝置10來實現。
主儲存裝置430和輔助儲存裝置440可以採用圖1所示的非揮發性記憶體裝置10，並且可以包括電阻補償電路160和20。電阻補償電路160和20可以基於儲存單元的位址信號來補償要被存取的儲存單元的佈線電阻。
圖16中所示的數據處理系統50可以包括記憶體控制器510和非揮發性記憶體裝置520。
記憶體控制器510可以被配置為回應於來自主機的請求而存取非揮發性記憶體裝置520。記憶體控制器510可以包括處理器511、工作記憶體513、主機介面（IF）515和記憶體介面（IF）517。
處理器511可以被配置為控制記憶體控制器510的整體操作。工作記憶體513可以儲存記憶體控制器510的操作所需的應用程式、數據、控制信號等。
主機介面515可以執行用於在主機和記憶體控制器510之間交換數據和控制信號的協定轉換，並且記憶體介面517可以執行用於在記憶體控制器510和非揮發性記憶體裝置520之間交換數據和控制信號的協定轉換。
在一個實施例中，非揮發性記憶體裝置520和/或工作記憶體513可以採用圖1所示的非揮發性記憶體裝置10，而且可以包括電阻補償電路160和20。因此，電阻補償電路160和20可以基於儲存單元的位址信號來補償要存取的儲存單元的佈線電阻。
圖16中所示的數據處理系統50可以用作便攜式電子裝置的碟裝置或內部/外部記憶卡。數據處理系統50可以用作影像處理器和其它應用晶片組。
圖17和圖18是圖示根據本技術精神的各種實施例的電子裝置的代表的其它示例的配置圖。
圖17中所示的電子裝置60可以包括處理器601、記憶體控制器603、非揮發性記憶體裝置605、輸入/輸出（I/O）裝置607和功能模組600。
記憶體控制器603可以根據處理器601的控制來控制非揮發性記憶體裝置605的數據處理操作，例如寫入操作、讀取操作等。
程式設計在非揮發性記憶體裝置605中的數據可以根據處理器601和記憶體控制器603的控制透過I/O裝置607來輸出。例如，I/O裝置607可以包括顯示裝置、揚聲器裝置等。
在一個實施例中，非揮發性記憶體裝置605可以採用圖1所示的非揮發性記憶體裝置10，而且可以包括電阻補償電路160和20。因此，電阻補償電路160和20可以基於儲存單元的位址信號來補償要存取的儲存單元的佈線電阻。
I/O裝置607也可以包括輸入裝置，並且I/O裝置607可以透過輸入裝置來輸入用於控制處理器601的操作的控制信號或者要在處理器601中處理的數據。
在一個實施例中，記憶體控制器603可以用處理器601的一部分來實現或者是獨立於處理器601的晶片組。
功能模組600可以是可以執行根據在圖17中所示的電子裝置60的應用示例而選中的功能的模組，並且在圖17中圖示了作為功能模組600的示例的通信模組609和圖像感測器611。
通信模組609可以提供電子裝置60耦接到有線通信網路或無線通訊網路以交換數據和控制信號的通信環境。
圖像感測器611可以將光學圖像轉換為數位圖像信號，並且將數位圖像信號傳送到處理器601和記憶體控制器603。
當功能模組600包括通信模組609時，圖17的電子裝置60可以是諸如無線通訊終端機的便攜式通信裝置。當功能模組600可以包括圖像感測器611時，電子裝置60可以是數位照相機、數位攝影機或者是數位照相機和數位攝影機中的任意一種附接到其上的電子系統（例如，個人電腦（PC）、膝上型電腦、移動通信終端機等）。
電子裝置60也可以包括通信模組609和圖像感測器611兩者。
在圖18中所示的電子裝置70可以包括卡介面701、記憶體控制器703和非揮發性記憶體裝置705。
圖18是圖示用作記憶卡或智慧卡的電子裝置70的原理圖，而且在圖18所示的電子裝置70可以是PC卡、多媒體卡、嵌入式多媒體卡、安全數位卡和通用序列匯流排（USB）驅動器之中的任意一種。
卡介面701可以根據主機的協定對在主機和記憶體控制器703之間的數據交換執行交互作用。在一個實施例中，卡介面701可以指可以支援在主機中使用的協定的硬體、安裝在可以支援主機中使用的協定的硬體中的軟體或信號傳輸方法。
記憶體控制器703可以控制非揮發性記憶體裝置705和卡介面701之間的數據交換。
非揮發性記憶體裝置705可以採用圖1所示的非揮發性記憶體裝置10，而且可以包括電阻補償電路160和20。因此，電阻補償電路160和20可以基於儲存單元的位址信號來補償要存取的儲存單元的佈線電阻。
本發明的上述實施例是說明性的而不是限制性的。各種替代和等同是可能的。實施例不受本文所述的實施例的限制。實施例也不限於任何特定類型的半導體裝置。鑒於本發明，其它附加、刪減或修改是顯而易見的，並且旨在落入所附請求項的範圍內。
10‧‧‧非揮發性記憶體裝置
110‧‧‧控制器
120‧‧‧儲存單元陣列
120-1‧‧‧儲存單元陣列
130‧‧‧行選擇電路
140‧‧‧列選擇電路
150‧‧‧讀取/寫入電路
160‧‧‧電阻補償電路
20‧‧‧電阻補償電路
20-1‧‧‧電阻補償電路
210‧‧‧解碼電路
210-1‧‧‧解碼電路
212‧‧‧第一解碼器
214‧‧‧第二解碼器
220‧‧‧控制信號產生電路
220-1‧‧‧控制信號產生電路
222‧‧‧第一切換信號產生單元
224‧‧‧第一選擇信號產生單元
226‧‧‧第二切換信號產生單元
228‧‧‧第二選擇信號產生單元
230‧‧‧切換電路
230-1‧‧‧切換電路
232‧‧‧第一切換單元
232-0‧‧‧第一切換單元
232-1‧‧‧第一切換單元
232-2‧‧‧第一切換單元
234‧‧‧第二切換單元
234-0‧‧‧第二切換單元
234-1‧‧‧第二切換單元
234-2‧‧‧第二切換單元
240‧‧‧選擇電路
240-1‧‧‧選擇電路
242‧‧‧第一選擇單元
242-1‧‧‧第一選擇單元
244‧‧‧第二選擇單元
244-1‧‧‧第二選擇單元
250‧‧‧電阻提供單元
250-1‧‧‧電阻提供單元
2501A~2501E‧‧‧佈線
2503A~2503G‧‧‧佈線
252‧‧‧第一電阻單元
252-1‧‧‧第一電阻單元
254‧‧‧第二電阻單元
254-1‧‧‧第二電阻單元
30‧‧‧處理器
310‧‧‧控制器
320‧‧‧算數運算單元
330‧‧‧儲存單元
340‧‧‧高速緩衝儲存單元
40‧‧‧數據處理系統
410‧‧‧處理器
420‧‧‧介面
430‧‧‧主儲存裝置
440‧‧‧輔助儲存裝置
50‧‧‧數據處理系統
510‧‧‧記憶體控制器
511‧‧‧處理器
513‧‧‧工作記憶體
515‧‧‧主機介面
517‧‧‧記憶體介面
520‧‧‧非揮發性記憶體裝置
60‧‧‧電子裝置
600‧‧‧功能模組
601‧‧‧處理器
603‧‧‧記憶體控制器
605‧‧‧非揮發性記憶體裝置
607‧‧‧輸入/輸出（I/O）裝置
609‧‧‧通信模組
611‧‧‧圖像感測器
70‧‧‧電子裝置
701‧‧‧卡介面
703‧‧‧記憶體控制器
705‧‧‧非揮發性記憶體裝置
A1~ A8‧‧‧第一控制信號
A11~ A16‧‧‧第一控制信號
ADD‧‧‧位址信號
BL‧‧‧位線
CA‧‧‧列位址
D‧‧‧存取元件
GBL‧‧‧全域位線
GWL‧‧‧全域字線
GXSW‧‧‧全域字線切換信號
GYSW‧‧‧全域位線切換信號
H_Port‧‧‧第一埠
H_Port_BL‧‧‧埠
H_Port_WL‧‧‧埠
L1‧‧‧第一佈線
L2‧‧‧第二佈線
L3‧‧‧第三佈線
L_Port‧‧‧第二埠
L_Port_BL‧‧‧埠
L_Port_WL‧‧‧埠
LXSW‧‧‧局部字線切換信號
LYSW‧‧‧局部位線切換信號
M1~M6‧‧‧切換元件
M11~ M16‧‧‧切換元件
MC‧‧‧儲存單元
MC_1‧‧‧儲存單元
MC_2‧‧‧儲存單元
OTS‧‧‧存取元件
P1~P5‧‧‧輸出埠
P11~P15‧‧‧輸出埠
Q1~Q8‧‧‧切換元件
Q11~Q16‧‧‧切換元件
R_BL‧‧‧位線電阻器
R_WL‧‧‧字線電阻器
RA‧‧‧行位址
RC_BL‧‧‧位線側的補償電阻器
RC_WL‧‧‧字線側的補償電阻器
S1~S6‧‧‧第二控制信號
S11~S16‧‧‧第二控制信號
SN‧‧‧儲存節點
T1~T8‧‧‧切換元件
T11~T16‧‧‧切換元件
TR‧‧‧存取元件
WL‧‧‧字線
圖1是圖示根據一個實施例的非揮發性記憶體裝置的示例的代表的配置圖。 圖2是圖示根據一個實施例的電阻補償電路的示例的代表的配置圖。 圖3是圖示根據一個實施例的電阻補償電路的示例的代表的配置圖。 圖4是說明根據一個實施例的根據儲存單元陣列的區域的電阻差的示圖。 圖5A是圖示根據一個實施例的切換電路、選擇電路和電阻提供單元的配置的示例的代表的示圖。 圖5B是圖示根據一個實施例的切換電路和電阻提供單元的配置的示例的代表的示圖。 圖6是圖示根據一個實施例的控制信號產生電路的輸出信號的示例的代表的示圖。 圖7A是圖示根據一個實施例的切換電路、選擇電路和電阻提供單元的配置的示例的代表的示圖。 圖7B是圖示根據一個實施例的切換電路和電阻提供單元的配置的示例的代表的示圖。 圖8是圖示根據一個實施例的控制信號產生電路的輸出信號的示例的代表的示圖。 圖9是說明根據一個實施例的電阻補償概念的電路圖。 圖10至圖12是圖示根據一個實施例的儲存單元的配置的示例的代表的示圖。 圖13是圖示根據一個實施例的儲存單元陣列的配置的示例的代表的示圖。 圖14至圖18是圖示根據各種實施例的電子裝置的代表示例的配置圖。
無
10‧‧‧非揮發性記憶體裝置
110‧‧‧控制器
120‧‧‧儲存單元陣列
130‧‧‧行選擇電路
140‧‧‧列選擇電路
150‧‧‧讀取/寫入電路
160‧‧‧電阻補償電路
GBL‧‧‧全域位線
GWL‧‧‧全域字線
H_Port_BL‧‧‧埠
H_Port_WL‧‧‧埠
L_Port_BL‧‧‧埠
L_Port_WL‧‧‧埠

Claims (22)

  1. 一種非揮發性記憶體裝置，包括： 儲存單元陣列，所述儲存單元陣列包括耦接在多個字線和多個位線之間的多個儲存單元；以及 電阻補償電路，被配置為根據要存取的儲存單元的位置來產生補償電阻值，以及將補償電阻值提供給對應的字線和對應的位線。
  2. 如請求項1所述的非揮發性記憶體裝置，還包括： 行選擇電路，被配置為基於行位址信號來選擇所述多個字線之中的至少一個；以及 列選擇電路，被配置為基於列位址信號來選擇所述多個位線之中的至少一個， 其中，所述電阻補償電路被配置為產生與離所述行選擇電路和所述列選擇電路的距離成反比的補償電阻值。
  3. 如請求項2所述的非揮發性記憶體裝置，其中，所述電阻補償電路被配置為產生與離所述行選擇電路的距離成反比的字線側的補償電阻值，以及產生與離所述列選擇電路的距離成反比的位線側的補償電阻值。
  4. 如請求項1所述的非揮發性記憶體裝置，其中，所述儲存單元陣列在字線方向和位線方向上被劃分為多個區域，以及 電阻補償電路被配置為基於根據要存取的儲存單元的位置的區域確定信號來產生補償電阻值。
  5. 如請求項1所述的非揮發性記憶體裝置，其中，所述電阻補償電路被配置為包括電阻提供單元，所述電阻提供單元的電阻值根據要存取的儲存單元的位置而確定。
  6. 如請求項1所述的非揮發性記憶體裝置，其中，所述電阻補償電路被配置為包括多個佈線，所述多個佈線的電阻值根據要存取的儲存單元的位置而確定。
  7. 如請求項1所述的非揮發性記憶體裝置，其中，所述儲存單元陣列包括多個虛設單元線，以及 所述電阻補償電路被配置為根據要存取的儲存單元的位置來改變所述多個虛設單元線的電阻。
  8. 如請求項1所述的非揮發性記憶體裝置，其中，所述儲存單元陣列包括多個虛設單元線，以及 所述電阻補償電路被配置為根據要存取的儲存單元的位置來確定所述多個虛設單元線的電連接關係。
  9. 如請求項1所述的非揮發性記憶體裝置，其中，所述字線是具有電短路部分的全域字線，以及 所述電阻補償電路被配置為電耦接到所述全域字線的短路部分。
  10. 如請求項1所述的非揮發性記憶體裝置，其中，所述位線是具有電短路部分的全域位線，以及 所述電阻補償電路被配置為電耦接到所述全域位線的短路部分。
  11. 如請求項1所述的非揮發性記憶體裝置，其中，所述多個儲存單元中的每個包括： 儲存節點；以及 存取元件，所述存取元件與所述儲存節點串聯耦接， 其中，所述儲存節點用其電阻值能夠根據施加的電流量而改變的材料來配置。
  12. 一種非揮發性記憶體裝置，包括： 全域字線，所述全域字線從行選擇電路延伸並且具有耦接到儲存單元陣列的短路部分； 全域位線，所述全域位線從讀取/寫入電路延伸並且具有耦接到儲存單元陣列的短路部分；以及 電阻補償電路，被配置為電耦接到所述全域字線的短路部分以及所述全域位線的短路部分，並且根據要存取的儲存單元的位置來產生補償電阻值。
  13. 如請求項12所述的非揮發性記憶體裝置，其中，所述電阻補償電路被配置為產生與離所述行選擇電路的距離成反比的字線側的補償電阻值，以及產生與離所述讀取/寫入電路的距離成反比的位線側的補償電阻值。
  14. 如請求項12所述的非揮發性記憶體裝置，其中，所述儲存單元陣列包括多個虛設單元線，以及 所述電阻補償電路被配置為根據要存取的儲存單元的位置、透過改變所述多個虛設單元線的電阻而產生補償電阻值。
  15. 如請求項12所述的非揮發性記憶體裝置，其中，所述儲存單元包括： 儲存節點；以及 存取元件，所述存取元件與所述儲存節點串聯耦接， 其中，所述儲存節點用其電阻值能夠根據施加的電流量而改變的材料來配置。
  16. 一種電阻補償電路，包括： 解碼電路，被配置為透過接收位址信號來確定要存取的儲存單元的位置； 控制信號產生電路，被配置為基於所述解碼電路的輸出信號而產生第一控制信號和第二控制信號； 切換電路，被配置為基於第一控制信號而允許透過電阻提供單元來產生補償電阻值；以及 選擇電路，被配置為基於第二控制信號而將所述補償電阻值提供給要存取的儲存單元的佈線。
  17. 如請求項16所述的電阻補償電路，其中，所述切換電路被配置為產生與離用於選擇儲存單元的字線的行選擇電路的距離成反比的字線側的補償電阻值，以及產生與離用於選擇儲存單元的位線的列選擇電路的距離成反比的位線側的補償電阻值。
  18. 如請求項16所述的電阻補償電路，其中，包括儲存單元的儲存單元陣列在字線方向和位線方向上被劃分為多個區域， 所述解碼電路被配置為根據要存取的儲存單元的位置而產生區域確定信號，以及 所述控制信號產生電路被配置為基於區域確定信號而產生第一控制信號和第二控制信號。
  19. 如請求項16所述的電阻補償電路，其中，所述電阻提供單元被配置為包括多個佈線，所述多個佈線的電阻值根據要存取的儲存單元的位置而確定。
  20. 如請求項16所述的電阻補償電路，其中，包括儲存單元的儲存單元陣列包括多個虛設單元線，以及 所述電阻提供單元被配置為包括所述多個虛設單元線。
  21. 如請求項16所述的電阻補償電路，還包括： 第一解碼器，被配置為基於行位址信號而產生字線側的區域確定信號； 第一切換信號產生單元，被配置為基於所述字線側的區域確定信號而產生第一切換信號； 第一選擇信號產生單元，被配置為基於所述字線側的區域確定信號而產生第一選擇信號； 第一切換單元，被配置為基於第一切換信號透過所述電阻提供單元而產生所述字線側的補償電阻值；以及 第一選擇單元，被配置為基於第一選擇信號將字線側的補償電阻值提供給要存取的儲存單元的字線。
  22. 如請求項16所述的電阻補償電路，還包括： 第二解碼器，被配置為基於列位址信號而產生位線側的區域確定信號； 第二切換信號產生單元，被配置為基於所述位線側的區域確定信號而產生第二切換信號； 第二選擇信號產生單元，被配置為基於所述位線側的區域確定信號而產生第二選擇信號； 第二切換單元，被配置為基於第二切換信號透過所述電阻提供單元而產生所述位線側的補償電阻值；以及 第二選擇單元，被配置為基於第二選擇信號而將位線側的補償電阻值提供給要存取的儲存單元的位線。
TW106124188A 2016-08-08 2017-07-19 非揮發性記憶體裝置及其電阻補償電路 TWI734809B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020160100600A KR102590991B1 (ko) 2016-08-08 2016-08-08 비휘발성 메모리 장치 및 이를 위한 저항 보상 회로
??10-2016-0100600 2016-08-08
KR10-2016-0100600 2016-08-08

Publications (2)

Publication Number Publication Date
TW201805946A true TW201805946A (zh) 2018-02-16
TWI734809B TWI734809B (zh) 2021-08-01

Family

ID=61069398

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106124188A TWI734809B (zh) 2016-08-08 2017-07-19 非揮發性記憶體裝置及其電阻補償電路

Country Status (4)

Country Link
US (1) US10002663B2 (zh)
KR (1) KR102590991B1 (zh)
CN (1) CN107705813B (zh)
TW (1) TWI734809B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10290327B2 (en) * 2017-10-13 2019-05-14 Nantero, Inc. Devices and methods for accessing resistive change elements in resistive change element arrays
KR102487550B1 (ko) * 2018-06-29 2023-01-11 삼성전자주식회사 메모리 장치 및 그 동작 방법
CN110718257A (zh) * 2018-07-11 2020-01-21 西安格易安创集成电路有限公司 一种电压偏置电路及方法
JP2020087493A (ja) 2018-11-26 2020-06-04 キオクシア株式会社 半導体記憶装置
US11205479B2 (en) * 2020-05-13 2021-12-21 Micron Technology, Inc. Passive compensation for electrical distance
US11488663B2 (en) 2020-06-17 2022-11-01 Micron Technology, Inc. Electrical distance-based wave shaping for a memory device
CN116168744A (zh) * 2021-11-24 2023-05-26 浙江驰拓科技有限公司 一种存储芯片的电阻补偿装置、方法及存储芯片
US20230343385A1 (en) * 2022-04-21 2023-10-26 Sandisk Technologies Llc Ir drop compensation for sensing memory
CN117238330B (zh) * 2023-11-14 2024-03-12 杭州广立微电子股份有限公司 一种芯片时序调节装置和芯片

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5562586A (en) * 1978-10-30 1980-05-12 Fujitsu Ltd Semiconductor memory device
US5574695A (en) * 1994-03-04 1996-11-12 Kabushiki Kaisha Toshiba Semiconductor memory device with bit line load circuit for high speed operation
US5869983A (en) * 1997-03-24 1999-02-09 Intel Corporation Method and apparatus for controlling compensated buffers
CN1734674A (zh) * 2005-06-06 2006-02-15 复旦大学 相变存储单元阵列写电流的对称位线补偿方法
WO2008121535A1 (en) * 2007-03-29 2008-10-09 Sandisk Corporation Non-volatile memory and method for compensation for voltage drops along a word line
US7532518B2 (en) * 2007-06-25 2009-05-12 Spansion Llc Compensation method to achieve uniform programming speed of flash memory devices
US7751245B2 (en) * 2007-10-10 2010-07-06 Micron Technology, Inc. Programming sequence in NAND memory
KR20090126102A (ko) * 2008-06-03 2009-12-08 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치
KR20100064715A (ko) * 2008-12-05 2010-06-15 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치
KR20100123149A (ko) * 2009-05-14 2010-11-24 삼성전자주식회사 저항체를 이용한 반도체 메모리 장치
JP2011029535A (ja) * 2009-07-29 2011-02-10 Elpida Memory Inc 半導体装置
US8526237B2 (en) * 2010-06-08 2013-09-03 Sandisk 3D Llc Non-volatile memory having 3D array of read/write elements and read/write circuits and method thereof
US8824212B2 (en) * 2011-05-02 2014-09-02 Macronix International Co., Ltd. Thermally assisted flash memory with segmented word lines
KR20130021739A (ko) 2011-08-23 2013-03-06 삼성전자주식회사 저항성 메모리 장치, 이의 테스트 시스템 및 저항성 메모리 장치의 테스트 방법
KR101986335B1 (ko) * 2012-10-08 2019-06-05 삼성전자주식회사 보상 저항성 소자를 포함하는 저항성 메모리 장치
US8743618B1 (en) * 2012-11-15 2014-06-03 Sandisk Technologies Inc. Bit line resistance compensation
KR102024523B1 (ko) * 2012-12-26 2019-09-24 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
US9202579B2 (en) * 2013-03-14 2015-12-01 Sandisk Technologies Inc. Compensation for temperature dependence of bit line resistance
KR20150099092A (ko) * 2014-02-21 2015-08-31 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
TWI534819B (zh) * 2014-07-31 2016-05-21 常憶科技股份有限公司 於靜態電流測試下檢測全域字元線缺陷
KR102190868B1 (ko) 2014-09-17 2020-12-15 삼성전자주식회사 비트라인 연결 배선 저항 차를 보상하는 반도체 메모리 장치

Also Published As

Publication number Publication date
CN107705813A (zh) 2018-02-16
CN107705813B (zh) 2021-02-23
KR102590991B1 (ko) 2023-10-19
US20180040371A1 (en) 2018-02-08
TWI734809B (zh) 2021-08-01
US10002663B2 (en) 2018-06-19
KR20180017254A (ko) 2018-02-21

Similar Documents

Publication Publication Date Title
TWI734809B (zh) 非揮發性記憶體裝置及其電阻補償電路
US11438016B2 (en) Error detection code generation circuits of semiconductor devices, memory controllers including the same and semiconductor memory devices including the same
US10115440B2 (en) Word line contact regions for three-dimensional non-volatile memory
US9269430B1 (en) Memory device having cross point array structure, memory system, and method of operating memory device
US9881672B2 (en) Resistive memory apparatus and voltage generating circuit therefor
US10719262B2 (en) Data storage apparatus, operating method thereof, and storage system having the same
TWI742145B (zh) 電阻式記憶裝置及其選擇性寫入電路和操作方法
CN107481753B (zh) 存储系统
US20160049197A1 (en) Memory Devices Including a Plurality of Layers and Related Systems
CN104575593A (zh) 阻变存储装置、其操作方法以及具有其的系统
CN103229241B (zh) 数据信号镜射
US10467160B2 (en) Memory channel having more than one DIMM per motherboard DIMM connector
CN112509623B (zh) 包括放电电路的存储器件
KR102079620B1 (ko) 전자 장치
KR20220031200A (ko) 비휘발성 메모리 패키지 및 이를 포함하는 스토리지 장치
US20230393978A1 (en) Half latch level shifting circuit for non-volatile memory architectures
US20230092848A1 (en) Multi-deck non-volatile memory architecture with reduced termination tile area
CN112216325A (zh) 包括与电源电压无关地操作的开关电路的存储设备
TW201818404A (zh) 電阻式記憶體裝置