CN110718257A - 一种电压偏置电路及方法 - Google Patents

Abstract

本发明提供了一种电压偏置电路和方法。所述电压偏置电路连接存储器的位线，所述位线上连接多个存储单元；所述电压偏置电路，用于根据所述存储单元和所述电压偏置电路在所述位线上的位置关系输出相应的偏置电压，以使补偿位线电阻的消耗电压。由于补偿了位线电阻的消耗电压，因此流经各存储单元中存储串上的电流相近。在编程检验时，由于各存储串上的电流相近，因此各存储串的编程次数相近，使得部分Block的编程次数降低，提高了存储器的编程性能。

Description

一种电压偏置电路及方法

技术领域

本发明涉及存储器技术领域，尤其涉及一种电压偏置电路及方法。

背景技术

Nand flash是一种非易失存储器，它通过对存储单元进行读写擦操作来存储数据，具有改写速度快，存储容量大等优点，被广泛使用到电子产品中，随着Nand flash的大量使用，对其性能的要求也在不断提高。存储器的位线(Bit Line，BL)会连接多个存储单元(Block)，存储单元中包含存储串(String)，位线的一端会连接一个SA(Sensitiveamplifier，灵敏放大器相连)为各个Block提供偏置电压。由于存在位线电阻，加载在各个Block上的偏置电压会存在差异，导致在String相同的情况下流经各个Block的电流存在差异。在编程检验(program verify)时，根据String电流判断pass或fail，由于各个Block的电流存在差异，为将各个Block的电流调整至阈值电流的修正次数不同，一些Block需要较多的修正次数即编程次数(program loop)，而编程次数较多则耗时较长，影响存储器的性能。

发明内容

本发明实施例提供一种电压偏置电路及方法，以解决现有技术中由于位线电阻的存在，导致各个Block的编程次数不同，一些Block的编程次数较多、耗时较长，影响存储器性能的问题。

为了解决上述技术问题，本发明实施例提供了一种电压偏置电路，所述电压偏置电路连接存储器的位线，所述位线上连接多个存储单元；

所述电压偏置电路，用于根据所述存储单元和所述电压偏置电路在所述位线上的位置关系输出相应的偏置电压，以补偿位线电阻的消耗电压。

可选地，所述电压偏置电路包括依次连接的偏置子电路和灵敏放大器；所述灵敏放大器连接所述位线；

所述偏置子电路，用于根据所述位置关系输出控制所述灵敏放大器的控制电压；

所述灵敏放大器，用于根据所述控制电压调整输出的所述偏置电压。

可选地，所述偏置子电路包括运算放大器、第一电阻和第二电阻；

所述运算放大器的正相输入端连接第一电源端，所述运算放大器的反相输入端连接一节点，所述运算放大器的输出端连接所述灵敏放大器；

所述第一电阻的两端分别连接所述节点和接地端；

所述第二电阻的两端分别连接所述节点和所述运算放大器的输出端；所述第二电阻，用于根据所述位置关系调节阻值大小，以调节所述运算放大器的输出电压，控制所述灵敏放大器调整所述偏置电压。

可选地，所述灵敏放大器包括晶体管；

所述晶体管的控制极连接所述运算放大器的输出端，所述晶体管的第一极连接第二电源端，所述晶体管的第二极连接所述位线。

可选地，所述存储单元包括存储串；所述存储串的电流根据所述偏置电压和所述存储串的电阻确定。

本发明实施例还提供一种电压偏置方法，应用于如上述电压偏置电路；所述电压偏置电路连接存储器的位线的一端，所述位线上连接多个存储单元；

所述方法包括：

根据所述存储单元和所述电压偏置电路在所述位线上的位置关系输出相应的偏置电压，以补偿位线电阻的消耗电压。

可选地，所述电压偏置电路包括偏置子电路和灵敏放大器；

所述根据所述存储单元和所述电压偏置电路在所述位线上的位置关系输出相应的偏置电压，包括：

所述偏置子电路根据所述位置关系输出控制所述灵敏放大器的控制电压；

所述灵敏放大器根据所述控制电压调整输出的所述偏置电压。

可选地，所述偏置子电路包括运算放大器、第一电阻和第二电阻；

所述偏置子电路根据所述位置关系输出控制所述灵敏放大器的控制电压，包括：

根据所述位置关系调节所述第二电阻的阻值大小，以调节所述运算放大器输出的所述控制电压。

本发明实施例还提供一种存储器，所述存储器包括如上述的电压偏置电路

在本发明实施例中，根据存储单元和电压偏置电路在位线上的位置关系输出相应的偏置电压，补偿位线电阻的消耗电压，使得加在各存储单元上的电压不受位线电阻的影响，各存储单元中存储串上的电流相近。在编程检验时，由于各存储串上的电流相近，因此可以减少部分存储串为达到阈值电流而进行修正的次数，进而减少编程次数，提高存储器的编程性能。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例一的连接关系示意图；

图2是本发明实施例一的一种电压偏置电路的结构示意图之一；

图3是本发明实施例一的一种电压偏置电路的结构示意图之二；

图4是本发明实施例二的一种电压偏置方法的步骤流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例一

图1示出了本发明实施例提供的一种连接关系示意图。所述电压偏置电路10连接存储器的位线20，所述位线20上连接多个存储单元30。

所述电压偏置电路10，用于根据所述存储单元30和所述电压偏置电路10在所述位线20上的位置关系输出相应的偏置电压，以补偿位线电阻的消耗电压。

本实施例中，存储器中有多条位线20，每条位线20上连接有多个存储单元30，每个存储单元30中设置有存储串，电压偏置电路10连接在位线20的一端。例如，存储单元包括存储单元0、存储单元1……存储单元n，n为正整数，其中存储单元0距电压偏置电路10最近，存储单元n距电压偏置电路10最远。

现有技术中采用SA为各存储单元30提供偏置电压，由于位线20存在电阻，当SA提供固定的偏置电压时，位线电阻会消耗部分偏置电压，因此实际加在存储单元0上的电压大于存储单元n上的电压，流经存储单元0的电流大于存储单元n的电流。存储单元0与存储单元n相比，为使电流达到阈值电流而进行修正的次数较多，耗时较长，影响存储器性能。

而本发明实施例中，电压偏置电路10根据存储单元30和电压偏置电路10在位线20上的位置关系输出相应的偏置电压。具体地，根据存储单元30和电压偏置电路10之间的位线电阻，以及阈值电流，确定位线电阻的消耗电压，在电压偏置电路输出偏置电压时，对消耗电压进行补偿。例如，阈值电流为100nA，当选择存储单元0时，存储单元0与电压偏置电路10之间的位线电阻为0，位线电阻的消耗电压为0V，电压偏置电路10输出300mV的偏置电压，实际加在存储单元0上的偏置电压也为300mV。当选择存储单元2时，存储单元2与电压偏置电路10之间的位线电阻为400kΩ，位线电阻的消耗电压为40mV，则电压偏置电路10输出340mV的偏置电压，使得实际加在存储单元2上的偏置电压接近300mV。也就是说，电压偏置电路10根据位置关系调整偏置电压，使得实际加在各存储单元30上的偏置电压接近，流过各存储串的电流不受位线电阻影响。在编程检验时，由于各存储串上的电流相近，因此可以减少部分存储串为达到阈值电流而进行修正的次数，进而减少了编程次数，提高了存储器的编程性能。本发明实施例对消耗电压的补偿方式不作详细限定，可以根据实际情况进行设置。

可选地，参考图2所示的电压偏置电路的结构示意图，所述电压偏置电路10包括依次连接的偏置子电路101和灵敏放大器102；所述灵敏放大器102连接所述位线20；

所述偏置子电路101，用于根据所述位置关系输出控制所述灵敏放大器102的控制电压；

所述灵敏放大器102，用于根据所述控制电压调整输出的所述偏置电压。

本实施例中，偏置子电路101根据位置关系输出控制电压。具体地，存储单元30距离电压偏置电路10越近，即存储单元30和电压偏置电路10之间的位线20越短，位线电阻越小，则输出的控制电压越小；存储单元30距离电压偏置电路10越远，即存储单元30和电压偏置电路10之间的位线20越长，位线电阻越大，则输出的控制电压越大。例如，偏置子电路101根据存储单元0和电压偏置电路10的位置关系输出1V的控制电压，根据存储单元2和电压偏置电路10的位置关系输出1.04V的控制电压。

灵敏放大器102根据控制电压调整输出的偏置电压。具体地，偏置子电路101输出的控制电压与灵敏放大器102输出的偏置电压成正比，控制电压越大，偏置电压越大；控制电压越小，偏置电压越小。例如，当控制电压为3V时，灵敏放大器102输出300mV的偏置电压；当控制电压为3.4V时，灵敏放大器102输出340mV的偏置电压。

可选地，参考图3所示的电压偏置电路的结构示意图，所述偏置子电路101包括运算放大器OP、第一电阻R1和第二电阻R2；

所述运算放大器OP的正相输入端连接第一电源端V1，所述运算放大器OP的反相输入端连接一节点J，所述运算放大器OP的输出端连接所述灵敏放大器102；

所述第一电阻R1的两端分别连接所述节点J和接地端GND；

所述第二电阻R2的两端分别连接所述节点J和所述运算放大器OP的输出端；所述第二电阻R2，用于根据所述位置关系调节阻值大小，以调节所述运算放大器OP的输出电压，控制所述灵敏放大器102调整所述偏置电压。

本实施例中，根据实际需求设置第一电源端V1的电压，运算放大器OP的输出电压为Vout，则Vout经过第一电阻R1和第二电阻R2反馈回运算放大器OP的反相输入端，反馈电压为Vfb＝Vout*R1/(R1+R2)。运算放大器OP工作时，正相输入端的电压与反相输入端的电压相等，即Vfb＝V1，则Vout＝V1*(R1+R2)/R1。第二电阻R2为可调电阻，调节R2的阻值，则可以调节运算放大器OP的输出电压Vout，即调节灵敏放大器102的控制电压。

可选地，参考图3所示的电压偏置电路的结构示意图，所述灵敏放大器102包括晶体管T；

所述晶体管T的控制极连接所述运算放大器OP的输出端，所述晶体管T的第一极连接第二电源端V2，所述晶体管T的第二极连接所述位线20。

本实施例中，晶体管T受运算放大器OP控制，运算放大器OP输出的控制电压越大，晶体管T输出的偏置电压越大；运算放大器OP输出的控制电压越小，晶体管T输出的偏置电压越小。

可选地，所述存储单元30包括存储串；所述存储串的电流根据所述偏置电压和所述存储串的电阻确定。

本实施例中，存储单元30包括存储串，加在存储单元30上的偏置电压为加在存储串上的偏置电压，则存储串的电流为偏置电压减去消耗电压之后的电压与存储串电阻的比值。由于补偿了位线电阻上的消耗电压，因此实际加在各存储串上的偏置电压相近、各存储串的电阻相同，则各存储串的电流相近。

综上所述，本发明实施例中，根据存储单元和电压偏置电路在位线上的位置关系输出相应的偏置电压，补偿了位线电阻的消耗电压，即加在各存储单元上的电压相近，各存储串的电流也相近，不受位线电阻影响。在编程检验时，由于各存储串上的电流相近，因此可以减少部分存储串为达到阈值电流而进行修正的次数，进而减少编程次数，提高存储器的编程性能。

实施例二

图4示出了本发明实施例提供的一种电压偏置方法的步骤流程图。应用于如实施例一所述电压偏置电路10；所述电压偏置电路10连接存储器的位线20的一端，所述位线20上连接多个存储单元30；

所述方法包括：

步骤401，根据所述存储单元30和所述电压偏置电路10在所述位线20上的位置关系输出相应的偏置电压，以补偿位线电阻的消耗电压。

本实施例中，电压偏置电路10根据存储单元30和电压偏置电路10在位线20上的位置关系输出相应的偏置电压。具体地，存储单元30距离电压偏置电路10近，则输出的偏置电压小；存储单元30距离电压偏置电路10远，则输出的偏置电压大。也就是说，电压偏置电路10输出的偏置电压，可以补充位线电阻的消耗电压，使得各存储单元30上的偏置电压相近，不受位线电阻影响。由于实际加在各存储单元的偏置电压相近，因此各存储单元中存储串上的电流也相近。在编程检验时，可以减少部分存储串为达到阈值电流而进行修正的次数，进而减少编程次数，提高存储器的编程性能。

可选地，所述电压偏置电路包括偏置子电路101和灵敏放大器102；根据位置关系输出相应的偏置电压具体可以包括如下步骤：

子步骤一，所述偏置子电路101根据所述位置关系输出控制所述灵敏放大器102的控制电压；

子步骤二，所述灵敏放大器102根据所述控制电压调整输出的所述偏置电压。

本实施例中，存储单元30距离电压偏置电路10近，偏置子电路101输出的控制电压小；存储单元30距离电压偏置电路10远；偏置子电路101输出的控制电压大。当控制电压小时，灵敏放大器102输出的偏置电压小；当控制电压大时，灵敏放大器102输出的偏置电压大。

可选地，所述偏置子电路101包括运算放大器OP、第一电阻R1和第二电阻R2；根据所述位置关系调节所述第二电阻R2的阻值大小，以调节所述运算放大器OP输出的所述控制电压。

本实施例中，存储单元30距离电压偏置电路10近，将第二电阻R2的阻值调小，运算放大器OP输出的控制电压小；存储单元30距离电压偏置电路10远，将第二电阻R2的阻值调大，运算放大器OP输出的控制电压大。

综上所述，本发明实施例中，根据存储单元和电压偏置电路在位线上的位置关系输出相应的偏置电压，由于补偿了位线电阻的消耗电压，实际加在各存储单元的偏置电压相近，因此各存储单元中存储串上的电流也相近。在编程检验时，由于各存储串上的电流相近，因此可以减少部分存储串为达到阈值电流而进行修正的次数，进而减少编程次数，提高存储器的编程性能。

实施例三

本发明实施例提供一种存储器，所述存储器包括如实施例一所述的电压偏置电路10。

本实施例中，电压偏置电路10补偿位线电阻的消耗电压，实际加在存储器中各存储单元30的电压相近，存储串的电流为实际加载的电压与存储串电阻的比值。因为各存储串上实际加载的电压相近、各存储串的电阻相同，所以各存储串的电流相近。在编程检验时，由于各存储串上的电流相近，因此可以减少部分存储串为达到阈值电流而进行修正的次数，进而减少编程次数，提高存储器的编程性能。

综上所述，本发明实施例中，减少了存储器的编程次数，提高了存储器的编程性能。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端(可以是手机，计算机，服务器，空调器，或者网络设备等)执行本发明各个实施例所述的方法。

上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本发明的保护之内。

Claims (9)

1.一种电压偏置电路，其特征在于，所述电压偏置电路连接存储器的位线，所述位线上连接多个存储单元；

所述电压偏置电路，用于根据所述存储单元和所述电压偏置电路在所述位线上的位置关系输出相应的偏置电压，以补偿位线电阻的消耗电压。

2.根据权利要求1所述的电路，其特征在于，所述电压偏置电路包括依次连接的偏置子电路和灵敏放大器；所述灵敏放大器连接所述位线；

所述偏置子电路，用于根据所述位置关系输出控制所述灵敏放大器的控制电压；

所述灵敏放大器，用于根据所述控制电压调整输出的所述偏置电压。

3.根据权利要求2所述的电路，其特征在于，所述偏置子电路包括运算放大器、第一电阻和第二电阻；

所述运算放大器的正相输入端连接第一电源端，所述运算放大器的反相输入端连接一节点，所述运算放大器的输出端连接所述灵敏放大器；

所述第一电阻的两端分别连接所述节点和接地端；

所述第二电阻的两端分别连接所述节点和所述运算放大器的输出端；所述第二电阻，用于根据所述位置关系调节阻值大小，以调节所述运算放大器的输出电压，控制所述灵敏放大器调整所述偏置电压。

4.根据权利要求3所述的电路，其特征在于，所述灵敏放大器包括晶体管；

所述晶体管的控制极连接所述运算放大器的输出端，所述晶体管的第一极连接第二电源端，所述晶体管的第二极连接所述位线。

5.根据权利要求1所述的电路，其特征在于，所述存储单元包括存储串；所述存储串的电流根据所述偏置电压和所述存储串的电阻确定。

6.一种电压偏置方法，其特征在于，应用于如权利要求1-5任一项所述电压偏置电路；所述电压偏置电路连接存储器的位线的一端，所述位线上连接多个存储单元；

所述方法包括：

根据所述存储单元和所述电压偏置电路在所述位线上的位置关系输出相应的偏置电压，以补偿位线电阻的消耗电压。

7.根据权利要求6所述的方法，其特征在于，所述电压偏置电路包括偏置子电路和灵敏放大器；

所述根据所述存储单元和所述电压偏置电路在所述位线上的位置关系输出相应的偏置电压，包括：

所述偏置子电路根据所述位置关系输出控制所述灵敏放大器的控制电压；

所述灵敏放大器根据所述控制电压调整输出的所述偏置电压。

8.根据权利要求7所述的方法，其特征在于，所述偏置子电路包括运算放大器、第一电阻和第二电阻；

所述偏置子电路根据所述位置关系输出控制所述灵敏放大器的控制电压，包括：

根据所述位置关系调节所述第二电阻的阻值大小，以调节所述运算放大器输出的所述控制电压。

9.一种存储器，其特征在于，所述存储器包括如权利要求1-5任一项所述的电压偏置电路。

Images