CN112115670B - 芯片的电源网络布图方法及装置 - Google Patents
芯片的电源网络布图方法及装置 Download PDFInfo
- Publication number
- CN112115670B CN112115670B CN202010898243.7A CN202010898243A CN112115670B CN 112115670 B CN112115670 B CN 112115670B CN 202010898243 A CN202010898243 A CN 202010898243A CN 112115670 B CN112115670 B CN 112115670B
- Authority
- CN
- China
- Prior art keywords
- power supply
- voltage
- chip
- power
- network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 46
- 238000009826 distribution Methods 0.000 claims abstract description 85
- 238000004590 computer program Methods 0.000 claims description 21
- 230000001105 regulatory effect Effects 0.000 claims description 13
- 238000000059 patterning Methods 0.000 claims description 5
- 238000003860 storage Methods 0.000 claims description 5
- 238000013461 design Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 230000004044 response Effects 0.000 description 4
- 238000003491 array Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000000638 solvent extraction Methods 0.000 description 3
- 230000003190 augmentative effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 235000019800 disodium phosphate Nutrition 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/02—System on chip [SoC] design
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Architecture (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本申请适用于集成电路设计及版图领域，提供了芯片的电源网络布图方法及装置，包括：首先根据芯片的尺寸大小将芯片划分为多个电源区域；然后在每个所述电源区域内设置至少一个电源分配电路；其中，各个电源分配电路为各自所在的电源区域内的多个逻辑电路提供供电电压；连接各个电源分配电路的电压输入端以形成电压输入网络；连接各个所述源分配电路的电压输出端以形成电压输出网络；最后连接电压输出网络和控制电路以使控制电路根据电压输出网络的反馈调节供电电压；使得所有电源区域内的多个逻辑电路均由电压输出网络提供供电电压，各个逻辑电路的供电得到较好的均衡，故在超低工作电压下减小逻辑电路的供电电压压降，从而减小了时序偏差。
Description
技术领域
本申请属于集成电路设计及版图技术领域，尤其涉及芯片的电源网络布图方法及装置。
背景技术
传统的芯片由于工作在正常电源电压之下,通常都由外部的低压差线性稳压器(low drop out regulator，LDO)或是直流降压转换器提供电源电压,再由芯片里面的金属层将外部输入的电源电压导入到芯片内部。
在这整个过程之中,由于寄生阻值以及金属层本身的阻值(该阻值有电源线和电源网络构成)不可避免的一定会产生压降,导致电源电压跟实际连接到器件中的逻辑电路的电压之间存在一个电压差,这个电压差在正常电源电压之下,由于还有足够的浮动空间,并不会带来致命性的影响,但是在超低工作电压之下,一个很小的电源电压的变化,就会造成很大的时序偏差。通常来说,这个由于压降造成的现象会导致大约5％左右的电源电压变化,因此,在超低工作电压之下,这5％的电源电压的改变将会导致时序偏差远远的超出可以被收敛的范围,所以小心的评估动态压降必然是在超低工作电压芯片设计中的重要考虑。
故传统的芯片的电源网络布图方法在超低工作电压下压降过大导致时序偏差大幅增加。
发明内容
本申请实施例提供了芯片的电源网络布图方法及装置，可以在超低工作电压下减小压降，从而减小时序偏差。
第一方面，本申请实施例提供了一种芯片的电源网络布图方法，包括：
根据芯片的尺寸大小将所述芯片划分为多个电源区域；
在每个所述电源区域内设置至少一个电源分配电路；其中，各个所述电源分配电路为各自所在的所述电源区域内的多个逻辑电路提供供电电压；
连接各个所述电源分配电路的电压输入端以形成电压输入网络；
连接各个所述电源分配电路的电压输出端以形成电压输出网络；
连接所述电压输出网络和控制电路以使所述控制电路根据所述电压输出网络的反馈调节所述供电电压。
在第一方面的一种可能的实现方式中，电源分配电路为LDO或者开关管。
示例性的，首先连接各个开关管的电压输入端以形成电压输入网络；然后连接各个开关管的电压输出端以形成电压输出网络；最后连接所述电压输出网络和控制电路以使所述控制电路根据所述电压输出网络的反馈调节所述供电电压。
应理解，上述LDO或者开关管仅为一种可选的实施方式，第一方面的一种可能的实现方式中电源分配电路包括直流转换电路、LDO或者开关管。
第二方面，本申请实施例提供了一种芯片的电源网络布图装置，包括：
划分模块，用于根据芯片的尺寸大小将所述芯片划分为多个电源区域；
设置模块，用于在每个所述电源区域内设置至少一个电源分配电路；其中，各个所述电源分配电路为各自所在的所述电源区域内的多个逻辑电路提供供电电压；
第一连接模块，用于连接各个所述电源分配电路的电压输入端以形成电压输入网络；
第二连接模块，用于连接各个所述电源分配电路的电压输出端以形成电压输出网络；
第三连接模块，用于连接所述电压输出网络和控制电路以使所述供电电压反馈至所述控制电路。
第三方面，本申请实施例提供了一种电子设备，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现第一方面中任一项所述的芯片的电源网络布图方法。
第四方面，本申请实施例提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时实现上述第一方面中任一项所述的芯片的电源网络布图方法。
第五方面，本申请实施例提供了一种计算机程序产品，当计算机程序产品在电子设备上运行时，使得电子设备执行上述第一方面中任一项所述的芯片的电源网络布图方法。
可以理解的是，上述第二方面至第五方面的有益效果可以参见上述第一方面中的相关描述，在此不再赘述。
本申请实施例在每个所述电源区域内设置至少一个电源分配电路；其中，各个电源分配电路为各自所在的电源区域内的多个逻辑电路提供供电电压；连接各个电源分配电路的电压输入端以形成电压输入网络；连接各个所述源分配电路的电压输出端以形成电压输出网络；连接电压输出网络和控制电路以使控制电路根据电压输出网络的反馈调节供电电压；使得所有电源区域内的多个逻辑电路均由电压输出网络提供供电电压，各个逻辑电路的供电得到较好的均衡，故在超低工作电压下减小逻辑电路的供电电压压降，从而减小了时序偏差。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本申请一实施例提供的芯片的电源网络布图方法的流程示意图；
图2是本申请另一实施例提供的芯片的电源网络布图方法的流程示意图；
图3是本申请另一实施例提供的芯片的电源网络布图方法的流程示意图；
图4是本申请一个示例对应的电源网络布图；
图5是本申请一个示例对应的控制电路的示例电路原理图；
图6是本申请另一实施例提供的芯片的电源网络布图方法的流程示意图；
图7是本申请另一个示例对应的电源网络布图；
图8是本申请另一个示例对应的控制电路的示例电路原理图；
图9是本申请实施例提供的芯片的电源网络布图装置的一种结构示意图；
图10是本申请实施例提供的芯片的电源网络布图装置的另一种结构示意图；
图11是本申请实施例提供的芯片的电源网络布图装置的另一种结构示意图；
图12是本申请实施例提供的芯片的电源网络布图装置划分模块的一种结构示意图；
图13是本申请实施例提供的电子设备的结构示意图。
具体实施方式
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本申请实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本申请。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本申请的描述。
应当理解，当在本申请说明书和所附权利要求书中使用时，术语“包括”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
还应当理解，在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
如在本申请说明书和所附权利要求书中所使用的那样，术语“如果”可以依据上下文被解释为“当...时”或“一旦”或“响应于确定”或“响应于检测到”。类似地，短语“如果确定”或“如果检测到[所描述条件或事件]”可以依据上下文被解释为意指“一旦确定”或“响应于确定”或“一旦检测到[所描述条件或事件]”或“响应于检测到[所描述条件或事件]”。
另外，在本申请说明书和所附权利要求书的描述中，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
在本申请说明书中描述的参考“一个实施例”或“一些实施例”等意味着在本申请的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此，在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例，而是意味着“一个或多个但不是所有的实施例”，除非是以其他方式另外特别强调。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。
本申请实施例提供的芯片的电源网络布图方法可以应用于手机、平板电脑、可穿戴设备、车载设备、增强现实(augmented reality，AR)/虚拟现实(virtual reality，VR)设备、笔记本电脑、超级移动个人计算机(ultra-mobile personal computer，UMPC)、上网本、个人数字助理(personal digital assistant，PDA)等电子设备上，本申请实施例对电子设备的具体类型不作任何限制。
一个芯片的最大工作频率是需要在电源电压的压降最大时也必须被保证,因此在芯片做完后端的版图设计之后,传统的芯片的电源网络布图方法加入一个芯片上的变化(on-chip variation，OCV)表来把绕线的寄生效应返加回去,这个芯片上的变化表用来模拟因为由温度、压降以及制程所造成的时序偏差，但是即使在最先进的OCV技术之下,还是会由于压降而造成时序偏差大量的增加。
图1示出了本申请提供的芯片的电源网络布图方法的示意性流程图，作为示例而非限定，该方法可以应用于上述电子设备中。芯片的电源网络布图方法包括：
S101：根据芯片的尺寸大小将芯片划分为多个电源区域。
具体实施中，多个电源区域大小相同并呈阵列式排布，且相邻电源区域拼接在一起。
可选的，电源区域可以为矩形、六边形或三角形。
当芯片为矩形时，作为示例而非限定，步骤S101可以包括步骤A1至步骤D1。
A1.对芯片长度除以预设长度的商取整数以获取第一系数n。
B1.对芯片宽度除以预设宽度的商取整数以获取第二系数m。
C1.将芯片划分为长度方向为n个矩形且宽度方向为m个矩形的矩形阵列。
D1.将矩形阵列中的多个矩形设定为多个电源区域。
通过步骤A1至步骤D1将芯片划分为近似于预设尺寸的多个电源区域，提高了后续供电电压均衡的效果。其中，预设尺寸为具有预设长度和预设宽度的矩形。
S102：在每个电源区域内设置至少一个电源分配电路；其中，各个电源分配电路为各自所在的电源区域内的多个逻辑电路提供供电电压。
电源分配电路可以设置在电源区域的任意位置，较佳地，电源分配电路可以设置在电源区域的中心位置。
S103：连接各个电源分配电路的电压输入端以形成电压输入网络。
需要说明的是，电源分配电路可以为第一开关管或者LDO。
通过连接各个电源分配电路的电压输入端以形成电压输入网络，使得各个电源分配电路的输入电压得到均衡，进而使得各个电源分配电路的输出电压均衡，避免了各个逻辑电路的供电电压压降过大而导致的时序偏差。
S104：连接各个电源分配电路的电压输出端以形成电压输出网络。
通过连接各个电源分配电路的电压输出端以形成电压输出网络，从而使各个电源分配电路的输出电压均衡，避免了各个逻辑电路的供电电压压降过大而导致的时序偏差。
S105：连接电压输出网络和控制电路以使控制电路根据电压输出网络的反馈调节供电电压。
通过控制电路根据电压输出网络的反馈调节供电电压，进一步提高了电源分配电路的输出电压(各个逻辑电路的供电电压)的稳定性。
可选的，如图2所示，步骤S102之后还包括步骤S102-2，步骤S105之后还可以包括步骤S106。
S102-2：以每个电源分配电路的电压输出端为起点并以每个电源分配电路所在的电源区域内的多个逻辑电路为终点，建立电源树。
可以以每个电源分配电路为根电源节点，根据多个逻辑电路的布局设置多个叶电源节点，连接根电源节点至多个叶电源节点，最后连接各个叶电源节点至多个逻辑电路。
S106：各个电源分配电路通过电源树将供电电压传输至各个电源分配电路所在的电源区域内的多个逻辑电路。
由于各个电源分配电路的输出电压得到了均衡，仅在小面积的电源区域内设置电源树以传输供电电压，故减小了各个逻辑电路接收的供电电压的压降。
具体实施中，电源分配电路可以有两种情况。
第一种情况下，电源分配电路包括第一开关管，此时，控制电路设置于电源分配电路外部，如图3所示，步骤S105之前还可以包括步骤S105-1，步骤S105之后还可以包括步骤S107和步骤S108。
S105-1：连接各个第一开关管的控制端至控制电路。
S107：通过控制电路根据反馈的供电电压生成第一调节信号，并将第一调节信号发送至各个第一开关管的控制端。
S108：通过各个第一开关管基于第一调节信号将电压输入网络接入的输入直流电转换为供电电压。
其中，在第一种情况下，步骤S103具体为：连接各个第一开关管的电压输入端以形成电压输入网络。步骤S104具体为：连接各个第一开关管的电压输出端以形成电压输出网络。此时，控制电路包括第二比较器。
具体地，如图4所示，电源分配电路包括第一开关管M1；如图5所示，控制电路包括第二比较器U2、第一电阻R1和第二电阻R2。
其中，第二比较器U2的正相输入端与第一参考电压连接，第二比较器U2的反相输入端与第一电阻R1的第一端和第二电阻R2的第一端连接，第二电阻R2的第二端与电源地连接，第二比较器U2的输出端为控制电路的控制信号输出端，第一电阻R1的第二端为控制电路的供电电压输入端。
各个第一开关管M1的控制端为各个电源分配电路的控制信号输入端，各个第一开关管M1的电压输出端为各个电源分配电路的供电电压输出端。
以下结合图4和图5说明电路原理：输入直流电流VIN经各个第一开关管M1并生成供电电压VOUT，第一电阻R1和第二电阻R2对供电电压VOUT进行分压并将分压后的电压输入至第二比较器U2的反相输入端，第二比较器U2将第一电阻R1和第二电阻R2分压后的电压与第一参考电压Vref1比较，并根据比较结果输出第一调节信号至各个第一开关管M1的控制端，各个第一开关管M1根据第一调节信号将电压输入网络接入的输入直流电VIN转换为供电电压VOUT，从而提高了供电电压的稳定性。
第二种情况下，电源分配电路包括LDO，所述控制电路为多个，多个所述控制电路一一对应设置于多个所述电源分配电路(LDO)内部。控制电路包括比较电路和第二开关管，如图6所示，步骤S105之后还可以包括步骤S109、步骤S1010和步骤S1011。
S109：通过比较电路根据反馈的供电电压生成第二调节信号。
S1010：通过第二开关管基于第二调节信号对将电压输入网络接入的输入直流电进行分流。
S1011：通过比较电路根据第二开关管分流的电流调节供电电压。
其中，在第二种情况下，步骤S103具体为：连接各个LDO的电压输入端以形成电压输入网络。步骤S104具体为：连接各个LDO的电压输出端以形成电压输出网络。
具体地，如图7所示，电源分配电路包括LDO，如图8所示，比较电路12包括第一比较器U1、第三电阻R3以及第四电阻R4。
第一比较器U1的正相输入端与第二参考电压Vref2连接，第一比较器U1的反相输入端与第三电阻R3的第一端和第四电阻R4的第一端连接，第四电阻R4的第二端与电源地连接，第三电阻R3的第二端为比较电路12的供电电压输入端和比较电路12的供电电压调节端，第一比较器U1的输出端为比较电路12的第二调节信号输出端。
第二开关管M2的电压输入端接入输入直流电，第二开关管M2的控制端接入第二调节信号，第二开关管M2的电压输出端与比较电路12的供电电压输入端和比较电路12的供电电压调节端连接。
各个LDO的电压输出端为各个电源分配电路的供电电压输出端，各个LDO的电压输入端为各个电源分配电路的输入直流电输入端。
以下结合图7和图8说明电路原理：各个LDO的电压输出端输出供电电压VOUT至第三电阻R3的第二端，供电电压VOUT经第三电阻R3以及第四电阻R4分压后输入至第一比较器U1的反相输入端，第一比较器U1将第三电阻R3以及第四电阻R4分压后的电压与第二参考电压Vref2比较，并根据比较结果输出第二调节信号至第二开关管M2的控制端，以使第二开关管M2基于第二调节信号对将电压输入网络接入的输入直流电VIN进行分流，第三电阻R3以及第四电阻R4根据分流的电流调节供电电压VOUT。
应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
对应于上文实施例的芯片的电源网络布图方法，图7示出了本申请实施例提供的芯片的电源网络布图装置的结构框图，为了便于说明，仅示出了与本申请实施例相关的部分。
参照图9，该芯片的电源网络布图装置30包括划分模块310、设置模块320、第一连接模块330、第二连接模块340和第三连接模块350。
划分模块310，用于根据芯片的尺寸大小将芯片划分为多个电源区域。
设置模块320，用于在每个电源区域内设置至少一个电源分配电路；其中，各个电源分配电路为各自所在的电源区域内的多个逻辑电路提供供电电压。
第一连接模块330，用于连接各个电源分配电路的电压输入端以形成电压输入网络。
第二连接模块340，用于连接各个电源分配电路的电压输出端以形成电压输出网络。
第三连接模块350，用于连接电压输出网络和控制电路以使供电电压反馈至控制电路。
如图10所示，该芯片的电源网络布图装置30还可以包括电源树建立模块360。
电源树建立模块360，用于以每个电源分配电路的电压输出端为起点并以每个电源分配电路所在的电源区域内的多个逻辑电路为终点，建立电源树。
具体实施中，电源分配电路有两种情况。
第一种情况下，电源分配电路包括第一开关管，控制电路包括第一比较器，如图11所示，该芯片的电源网络布图装置30还可以包括第四连接模块370。
第四连接模块370，用于连接各个第一开关管的控制端至控制电路。
第一种情况下，第一连接模块330具体用于：连接各个第一开关管的电压输入端以形成电压输入网络；第二连接模块340具体用于：连接各个第一开关管的电压输出端以形成电压输出网络。
第二种情况下，电源分配电路包括LDO，控制电路为多个，多个控制电路一一对应设置于多个电源分配电路(LDO)内部，控制电路包括比较电路和第二开关管，第一连接模块330具体用于：连接各个LDO的电压输入端以形成电压输入网络；第二连接模块340具体用于：连接各个LDO的电压输出端以形成电压输出网络。
作为示例而非限定，芯片为矩形，如图12所示，划分模块310包括第一系数获取模块311、第二系数获取模块312、矩形阵列划分模块313以及设定模块314。
第一系数获取模块311，用于对芯片长度除以预设长度的商取整数以获取第一系数n。
第二系数获取模块312，用于对芯片宽度除以预设宽度的商取整数以获取第二系数m。
矩形阵列划分模块313，用于将芯片划分为长度方向为n个矩形且宽度方向为m个矩形的矩形阵列。
设定模块314，用于将矩形阵列中的多个矩形设定为多个电源区域。
需要说明的是，上述装置/单元之间的信息交互、执行过程等内容，由于与本申请方法实施例基于同一构思，其具体功能及带来的技术效果，具体可参见方法实施例部分，此处不再赘述。
所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各功能单元、模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能单元、模块完成，即将装置的内部结构划分成不同的功能单元或模块，以完成以上描述的全部或者部分功能。实施例中的各功能单元、模块可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中，上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。另外，各功能单元、模块的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。上述系统中单元、模块的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
本申请实施例还提供了一种电子设备，该电子设备包括：至少一个处理器、存储器以及存储在存储器中并可在至少一个处理器上运行的计算机程序，处理器执行计算机程序时实现上述任意各个方法实施例中的步骤。
本申请实施例还提供了一种计算机可读存储介质，计算机可读存储介质存储有计算机程序，计算机程序被处理器执行时实现可实现上述各个方法实施例中的步骤。
本申请实施例提供了一种计算机程序产品，当计算机程序产品在电子设备上运行时，使得电子设备执行时实现可实现上述各个方法实施例中的步骤。
图13为本申请一实施例提供的芯片的电源网络布图装置/电子设备的结构示意图。如图13所示，该实施例的芯片的电源网络布图装置/电子设备13包括：至少一个处理器130(图13中仅示出一个处理器)、存储器131以及存储在存储器131中并可在至少一个处理器130上运行的计算机程序132，处理器130执行计算机程序132时实现上述任意各个芯片的电源网络布图方法实施例中的步骤。
芯片的电源网络布图装置/电子设备13可以是桌上型计算机、笔记本、掌上电脑及云端服务器等计算设备。该芯片的电源网络布图装置/电子设备可包括，但不仅限于，处理器130、存储器131。本领域技术人员可以理解，图13仅仅是芯片的电源网络布图装置/电子设备13的举例，并不构成对芯片的电源网络布图装置/电子设备13的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件，例如还可以包括输入输出设备、网络接入设备等。
所称处理器130可以是中央处理单元(Central Processing Unit，CPU)，该处理器130还可以是其他通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现成可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
存储器131在一些实施例中可以是芯片的电源网络布图装置/电子设备13的内部存储单元，例如芯片的电源网络布图装置/电子设备13的硬盘或内存。存储器131在另一些实施例中也可以是芯片的电源网络布图装置/电子设备13的外部存储设备，例如芯片的电源网络布图装置/电子设备13上配备的插接式硬盘，智能存储卡(Smart Media Card,SMC)，安全数字(Secure Digital,SD)卡，闪存卡(Flash Card)等。进一步地，存储器131还可以既包括芯片的电源网络布图装置/电子设备13的内部存储单元也包括外部存储设备。存储器131用于存储操作系统、应用程序、引导装载程序(BootLoader)、数据以及其他程序等，例如计算机程序的程序代码等。存储器131还可以用于暂时地存储已经输出或者将要输出的数据。
集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关的硬件来完成，的计算机程序可存储于一计算机可读存储介质中，该计算机程序在被处理器执行时，可实现上述各个方法实施例的步骤。其中，计算机程序包括计算机程序代码，计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。计算机可读介质至少可以包括：能够将计算机程序代码携带到终端设备的任何实体或装置、记录介质、计算机存储器、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、电载波信号、电信信号以及软件分发介质。例如U盘、移动硬盘、磁碟或者光盘等。在某些司法管辖区，根据立法和专利实践，计算机可读介质不可以是电载波信号和电信信号。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
在本申请所提供的实施例中，应该理解到，所揭露的装置/电子设备和方法，可以通过其它的方式实现。例如，以上所描述的装置/电子设备实施例仅仅是示意性的，例如，模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通讯连接可以是通过一些接口，装置或单元的间接耦合或通讯连接，可以是电性，机械或其它的形式。
作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
以上实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。
Claims (10)
1.一种芯片的电源网络布图方法，其特征在于，包括：
根据芯片的尺寸大小将所述芯片划分为多个电源区域；
在每个所述电源区域内设置至少一个电源分配电路；其中，各个所述电源分配电路为各自所在的所述电源区域内的多个逻辑电路提供供电电压；所述电源分配电路包括第一开关管或LDO；
连接各个所述电源分配电路的电压输入端以形成电压输入网络；
连接各个所述电源分配电路的电压输出端以形成电压输出网络；
连接所述电压输出网络和控制电路以使所述控制电路根据所述电压输出网络的反馈调节所述供电电压。
2.如权利要求1所述的芯片的电源网络布图方法，其特征在于，在所述在每个所述电源区域内设置至少一个电源分配电路之后还包括：
以每个所述电源分配电路的电压输出端为起点并以每个所述电源分配电路所在的所述电源区域内的多个所述逻辑电路为终点，建立电源树；
在所述连接所述电压输出网络和控制电路以使所述控制电路根据所述电压输出网络的反馈调节所述供电电压之后还包括：
各个所述电源分配电路通过所述电源树将所述供电电压传输至各个所述电源分配电路所在的所述电源区域内的多个所述逻辑电路。
3.如权利要求1所述的芯片的电源网络布图方法，其特征在于，所述控制电路设置于所述电源分配电路外部，所述电源分配电路包括第一开关管：
所述连接所述电压输出网络和控制电路以使所述供电电压反馈至所述控制电路之前还包括：
连接各个所述第一开关管的控制端至所述控制电路。
4.如权利要求3所述的芯片的电源网络布图方法，其特征在于，所述连接所述电压输出网络和控制电路以使所述供电电压反馈至所述控制电路之后还包括：
通过所述控制电路根据反馈的所述供电电压生成第一调节信号，并将所述第一调节信号发送至各个所述第一开关管的控制端；
通过各个所述第一开关管基于所述第一调节信号将所述电压输入网络接入的输入直流电转换为所述供电电压。
5.如权利要求3所述的芯片的电源网络布图方法，其特征在于，所述控制电路包括比较器。
6.如权利要求1所述的芯片的电源网络布图方法，其特征在于，所述控制电路为多个，多个所述控制电路一一对应设置于多个所述电源分配电路内部，所述控制电路包括比较电路和第二开关管：
所述连接所述电压输出网络和控制电路以使所述供电电压反馈至所述控制电路之后还包括：
通过所述比较电路根据反馈的所述供电电压生成第二调节信号；
通过所述第二开关管基于所述第二调节信号将所述电压输入网络接入的输入直流电进行分流；
通过所述比较电路根据所述第二开关管分流的电流调节所述供电电压。
7.如权利要求1所述的芯片的电源网络布图方法，其特征在于，所述芯片为矩形，所述根据芯片的尺寸大小将所述芯片划分为多个时钟区域包括：
对芯片长度除以预设长度的商取整数以获取第一系数n；
对芯片宽度除以预设宽度的商取整数以获取第二系数m；
将所述芯片划分为长度方向为n个矩形且宽度方向为m个矩形的矩形阵列；
将所述矩形阵列中的多个所述矩形设定为多个所述电源区域。
8.一种芯片的电源网络布图装置，其特征在于，包括：
划分模块，用于根据芯片的尺寸大小将所述芯片划分为多个电源区域；
设置模块，用于在每个所述电源区域内设置至少一个电源分配电路；其中，各个所述电源分配电路为各自所在的所述电源区域内的多个逻辑电路提供供电电压；所述电源分配电路包括第一开关管或LDO；
第一连接模块，用于连接各个所述电源分配电路的电压输入端以形成电压输入网络；
第二连接模块，用于连接各个所述电源分配电路的电压输出端以形成电压输出网络；
第三连接模块，用于连接所述电压输出网络和控制电路以使所述供电电压反馈至所述控制电路。
9.一种电子设备，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如权利要求1至7任一项所述的芯片的电源网络布图方法。
10.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至7任一项所述的芯片的电源网络布图方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010898243.7A CN112115670B (zh) | 2020-08-31 | 2020-08-31 | 芯片的电源网络布图方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010898243.7A CN112115670B (zh) | 2020-08-31 | 2020-08-31 | 芯片的电源网络布图方法及装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112115670A CN112115670A (zh) | 2020-12-22 |
| CN112115670B true CN112115670B (zh) | 2024-06-07 |
Family
ID=73804714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010898243.7A Active CN112115670B (zh) | 2020-08-31 | 2020-08-31 | 芯片的电源网络布图方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112115670B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113177386B (zh) * | 2021-04-27 | 2023-09-22 | 北京百度网讯科技有限公司 | 集成电路和电子设备 |
| TWI782780B (zh) * | 2021-11-05 | 2022-11-01 | 美商矽成積體電路股份有限公司 | 低功率雙資料速率記憶體之電源管理電路及其管理方法 |
| CN117272882B (zh) * | 2023-11-23 | 2024-02-23 | 井芯微电子技术(天津)有限公司 | 均衡电源管脚电压差的芯片设计方法、装置和电子产品 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1249827A (zh) * | 1997-03-06 | 2000-04-05 | 艾利森电话股份有限公司 | 用于消除电压降的影响的电路和方法 |
| CN101315406A (zh) * | 2007-05-30 | 2008-12-03 | 冲电气工业株式会社 | 半导体集成电路 |
| US8120390B1 (en) * | 2009-03-19 | 2012-02-21 | Qualcomm Atheros, Inc. | Configurable low drop out regulator circuit |
| CN102693332A (zh) * | 2011-03-25 | 2012-09-26 | 联发科技股份有限公司 | 电路系统中电力分配网络的设计方法以及相关电路系统 |
| CN105553260A (zh) * | 2016-01-26 | 2016-05-04 | 昆山龙腾光电有限公司 | 一种程控电压调整电路 |
| CN105607719A (zh) * | 2014-11-21 | 2016-05-25 | 鸿富锦精密工业(武汉)有限公司 | 时序控制电路 |
| CN106777437A (zh) * | 2015-11-24 | 2017-05-31 | 龙芯中科技术有限公司 | 时钟系统的构造方法、装置和时钟系统 |
| CN106873696A (zh) * | 2017-03-20 | 2017-06-20 | 东南大学 | 一种自适应快速电源电压调节系统 |
| CN207706058U (zh) * | 2017-11-02 | 2018-08-07 | 辉芒微电子（深圳）有限公司 | 一种恒流控制电路、芯片以及开关电源 |
| CN208904889U (zh) * | 2018-10-22 | 2019-05-24 | 昆山龙腾光电有限公司 | 供电时序控制电路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001189423A (ja) * | 1999-12-28 | 2001-07-10 | Sanyo Electric Co Ltd | 半導体集積回路 |
| US7044571B2 (en) * | 2003-10-28 | 2006-05-16 | Hewlett-Packard Development Company, L.P. | Power supply adjustment |
| US7397228B2 (en) * | 2006-01-12 | 2008-07-08 | International Business Machines Corporation | Programmable on-chip sense line |
-
2020
- 2020-08-31 CN CN202010898243.7A patent/CN112115670B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1249827A (zh) * | 1997-03-06 | 2000-04-05 | 艾利森电话股份有限公司 | 用于消除电压降的影响的电路和方法 |
| CN101315406A (zh) * | 2007-05-30 | 2008-12-03 | 冲电气工业株式会社 | 半导体集成电路 |
| US8120390B1 (en) * | 2009-03-19 | 2012-02-21 | Qualcomm Atheros, Inc. | Configurable low drop out regulator circuit |
| CN102693332A (zh) * | 2011-03-25 | 2012-09-26 | 联发科技股份有限公司 | 电路系统中电力分配网络的设计方法以及相关电路系统 |
| CN105607719A (zh) * | 2014-11-21 | 2016-05-25 | 鸿富锦精密工业(武汉)有限公司 | 时序控制电路 |
| CN106777437A (zh) * | 2015-11-24 | 2017-05-31 | 龙芯中科技术有限公司 | 时钟系统的构造方法、装置和时钟系统 |
| CN105553260A (zh) * | 2016-01-26 | 2016-05-04 | 昆山龙腾光电有限公司 | 一种程控电压调整电路 |
| CN106873696A (zh) * | 2017-03-20 | 2017-06-20 | 东南大学 | 一种自适应快速电源电压调节系统 |
| CN207706058U (zh) * | 2017-11-02 | 2018-08-07 | 辉芒微电子（深圳）有限公司 | 一种恒流控制电路、芯片以及开关电源 |
| CN208904889U (zh) * | 2018-10-22 | 2019-05-24 | 昆山龙腾光电有限公司 | 供电时序控制电路 |
Non-Patent Citations (2)
| Title |
|---|
| AUTOMATIC COMPENSATION OF THE IR DROP IN 3-ELECTRODE SYSTEMS BY USE OF AN ELECTRONIC UNIT;YAMAGISHI;《Journal of electroanalytical chemistry》;129-137 * |
| 大规模SoC的电源网络设计;张玲等;《电子与封装》;第15卷(第8期);21-24 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112115670A (zh) | 2020-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112115670B (zh) | 芯片的电源网络布图方法及装置 | |
| US20190220074A1 (en) | Digital synthesizable low dropout regulator with adaptive gain | |
| EP2648373B1 (en) | Power specification management device, and power system applying the same | |
| US7498783B2 (en) | Extending the continuous mode of operation for a buck converter | |
| CN107833568B (zh) | 一种屏幕亮度调节方法、装置及显示终端 | |
| CN104795993A (zh) | 功率变换器系统及其操作方法 | |
| US8391096B2 (en) | Power supply system for memories | |
| CN113111227B (zh) | 数据处理方法、装置、电子设备及存储介质 | |
| CN103455078B (zh) | 一种限流电路、装置 | |
| US8806236B2 (en) | Power matching system | |
| US20150177804A1 (en) | Method and module for providing instructions for setting a supply voltage | |
| CN115529029A (zh) | 电压比较器电路 | |
| KR20170035081A (ko) | 선형성을 제고한 전압 레귤레이터 | |
| CN108761187B (zh) | 一种基底电流测试方法、系统及终端设备 | |
| CN113155282B (zh) | 采样电路、光检测系统、显示装置和采样方法 | |
| CN210578535U (zh) | 射频控制电路及电子设备 | |
| US7960985B2 (en) | Identification of integrated circuit | |
| CN102981540A (zh) | 电源前馈控制方法及相关装置 | |
| US11454997B2 (en) | Dynamic voltage compensation circuit and method thereof | |
| CN117008680A (zh) | 一种低压差稳压器的过流保护电路和方法 | |
| CN114661131B (zh) | 一种基于Psys的传输功率的装置、方法、设备、系统、介质 | |
| CN111064357B (zh) | 电子装置电路板 | |
| CN110688812B (zh) | 一种基于小规模概率神经网络的电路故障诊断方法及装置 | |
| CN116610200A (zh) | 一种性能调整方法、装置及计算设备 | |
| KR100485075B1 (ko) | 배터리 전압 검출회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |