TW201742069A - 具有個別記憶體單元讀取、程式化、及抹除之快閃記憶體陣列 - Google Patents

具有個別記憶體單元讀取、程式化、及抹除之快閃記憶體陣列 Download PDF

Info

Publication number
TW201742069A
TW201742069A TW106115946A TW106115946A TW201742069A TW 201742069 A TW201742069 A TW 201742069A TW 106115946 A TW106115946 A TW 106115946A TW 106115946 A TW106115946 A TW 106115946A TW 201742069 A TW201742069 A TW 201742069A
Authority
TW
Taiwan
Prior art keywords
memory cells
memory
source
memory cell
gate
Prior art date
Application number
TW106115946A
Other languages
English (en)
Other versions
TWI618090B (zh
Inventor
郭昕婕
法諾德 M. 巴亞特
迪米崔 史楚寇夫
恩漢 杜
曉萬 陳
維平 蒂瓦里
Original Assignee
超捷公司
加州大學董事會
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 超捷公司, 加州大學董事會 filed Critical 超捷公司
Publication of TW201742069A publication Critical patent/TW201742069A/zh
Application granted granted Critical
Publication of TWI618090B publication Critical patent/TWI618090B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/02—Structural aspects of erasable programmable read-only memories
    • G11C2216/04—Nonvolatile memory cell provided with a separate control gate for erasing the cells, i.e. erase gate, independent of the normal read control gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

一種記憶體裝置，其提供個別的記憶體單元之讀取、寫入、及抹除。在配置成列及行的記憶體單元之一陣列中，各記憶體單元行包括：一行位元線；一第一行控制閘線，其用於偶數列的單元；及一第二行控制閘線，其用於奇數列的單元。各記憶體單元列包括一列源極線。在另一實施例中，各記憶體單元行包括一行位元線及一行源極線。各記憶體單元列包括一列控制閘線。在又另一實施例中，各記憶體單元行包括一行位元線及一行抹除閘線。各記憶體單元列包括一列源極線、一列控制閘線、及一列選擇閘線。

Description

具有個別記憶體單元讀取、程式化、及抹除之快閃記憶體陣列 【相關申請案】
本申請案主張於2016年5月17日提出申請之美國專利臨時申請案第62/337,751號以及2016年12月9日提出申請之美國專利申請案第15/374,588號的權利。
本發明係關於非揮發性記憶體陣列。
分離閘非揮發性記憶體單元及此類單元之陣列係眾所周知。例如，美國專利第5,029,130號(「'130專利」)揭示分離閘非揮發性記憶體單元之一陣列，且係為所有目的以引用方式併入本文中。記憶體單元係顯示於圖1中。各記憶體單元10包括形成於一半導體基材12中之源極區14與汲極區16，源極區14與汲極區16之間具有一通道區18。一浮閘20形成於通道區18之一第一部分上方且與該第一部分絕緣(且控制該第一部分的導電性)，及形成於汲極區16的一部分上方。一控制閘22具有一第一部分22a及一第二部分22b，第一部分22a設置於通道區18之一第二部分上方且與該第二部分絕緣 (且控制該第二部分的導電性)，第二部分22b向上延伸至浮閘20上方。浮閘20及控制閘22係藉由一閘極氧化物26與基材12絕緣。
藉由將一高正電壓置於控制閘22上來抹除記憶體單元(其中將電子自浮閘移除)，其導致浮閘20上的電子藉由Fowler-Nordheim穿隧自浮閘20穿隧通過中間絕緣體24至控制閘22。
藉由將一正電壓置於控制閘22上以及將一正電壓置於汲極16上來程式化記憶體單元(其中將電子置於浮閘上)。電子流將自源極14朝汲極16流動。當電子抵達控制閘22與浮閘20之間的間隙時，電子將加速且變熱。由於來自浮閘20的吸引靜電力，該等變熱電子的一些將通過閘極氧化物26注入至浮閘20上。
藉由將正讀取電壓置於汲極16及控制閘22上來讀取記憶體單元(其接通控制閘下方的通道區)。若浮閘20帶正電荷(亦即電子經抹除並正耦合至汲極16)，則浮閘20下方的通道區部分亦經接通，且電流將跨通道區18流動，其係感測為經抹除或「1」狀態。若浮閘20帶負電荷(亦即以電子程式化)，則浮閘20下方的通道區部分係大部分或完全斷開，且電流將不會跨通道區18流動(或將有少許流動)，其係感測為經程式化或「0」狀態。
記憶體陣列的架構係顯示於圖2中。記憶體單元10配置成列及行。在各行中，記憶體單元以鏡像方式端對端地配置，以使其等形成為成對的記憶體單元，各對共享一共用的源極區14(S)，且各組相鄰的記憶體單元對共享一共用的汲極區16(D)。用於任何給定之記憶體單元列的所有源極區14係藉由一源極線14a電氣連接在一起。 用於任何給定之記憶體單元行的所有汲極區16係藉由一位元線16a電氣連接在一起。用於任何給定之記憶體單元列的所有控制閘22係藉由一控制閘線22a電氣連接在一起。因此，雖然記憶體單元可經個別地程式化及讀取，但記憶體單元之抹除係一列一列地執行(各列記憶體單元係藉由施加一高電壓在控制閘線22a上而一起抹除)。若欲抹除一特定的記憶體單元，則必須亦抹除相同列中的所有記憶體單元。
所屬技術領域中具有通常知識者了解源極與汲極可互換，其中浮閘可於源極而非汲極上方部分延伸，如圖3所示。圖4最佳地繪示對應的記憶體單元架構，其包括記憶體單元10、源極線14a、位元線16a、及控制閘線22a。如由圖式明顯可見者，相同列的記憶體單元10共享相同的源極線14a及相同的控制閘線22a，而相同行的所有單元之汲極係電氣連接至相同的位元線16a。該陣列設計係針對數位應用而最佳化，並例如藉由分別施加1.6V及7.6V至經選擇的控制閘線22a及源極線14a並將經選擇的位元線16a接地，來允許經選擇單元之個別程式化。藉由在未經選擇的位元線16a上施加一大於2伏的電壓並將其餘的線接地來避免干擾相同對中之未經選擇的記憶體單元。記憶體單元10無法個別地抹除，因為負責抹除的程序(電子自浮閘20至控制閘22之Fowler-Nordheim穿隧)僅受到汲極電壓(亦即，對在列方向中共享相同源極線14a的兩個相鄰單元而言唯一可係不同的電壓)的微弱影響。
具有多於兩個閘極之分離閘記憶體單元亦為已知。例如，具有源極區14、汲極區16、在通道區18之一第一部分上方的浮 閘20、在通道區18之一第二部分上方的一選擇閘28、在浮閘20上方的一控制閘22、及在源極區14上方的一抹除閘30的記憶體單元係已知，如圖5所示。程式化係藉由變熱的電子自通道區18將其本身注入至浮閘20上來顯示。抹除係藉由自浮閘20至抹除閘30之電子穿隧來顯示。
用於一四閘極記憶體單元陣列的架構可依圖6所示者來組態。在此實施例中，各水平選擇閘線28a將用於彼列記憶體單元的所有選擇閘28電氣連接在一起。各水平控制閘線22a將用於彼列記憶體單元的所有控制閘22電氣連接在一起。各水平源極線14a將用於共享源極區14之兩列記憶體單元的所有源極區14電氣連接在一起。各位元線16a將用於彼行記憶體單元的所有汲極區16電氣連接在一起。各抹除閘線30a將用於共享抹除閘30之兩列記憶體單元的所有抹除閘30電氣連接在一起。正如先前架構，個別的記憶體單元可經獨立地程式化及讀取。然而，無法個別地抹除單元。抹除係藉由將一高正電壓置於抹除閘線30a上來執行，其導致同時抹除共享相同抹除閘線30a的兩列記憶體單元。例示性操作電壓可包括在下方表1中者(在此實施例中，選擇閘線28a可稱為字線WL)：
近來，已發展用於分離閘非揮發性記憶體單元的新式應用，其等需要真單一位元操作(亦即，各記憶體單元可經個別地程式化、讀取、及抹除，而無任何來自相鄰的記憶體單元之程式化狀態的干涉或干擾相鄰記憶體單元的程式化狀態)。因此，需要可經獨立地程式化、讀取、及抹除的分離閘非揮發性記憶體單元的一陣列。
前文提及的問題及需求係藉由一記憶體裝置來解決，該記憶體裝置包括：一半導體材料基材；以及複數個記憶體單元，其等形成於該基材上且配置成列及行的一陣列，其中該等記憶體單元的該等列配置成交替的偶數及奇數列。該等記憶體單元之各者包括：在該基材中隔開的源極區與汲極區，該基材中具有於該等源極區與汲極區之間延伸的一通道區；一浮閘，其設置於該通道區相鄰於該源極區之一第一部分上方且與該第一部分絕緣；及一控制閘，其設置於該通道區相鄰於該汲極區之一第二部分上方且與該第二部分絕緣。該等記憶體單元列之各者包括一源極線，其將用於該記憶體單元列的所有源極區電氣連接在一起。該等記憶體單元行之各者包括一位元線，其將用於該記憶體單元行的所有汲極區電氣連接在一起。該等記憶體單元行之各者包括一第一控制閘線，其將在該等記憶體單元之奇數列中之該等記憶體單元行中之該等記憶體單元的所有控制閘電氣連接在一起。該等記憶體單元行之各者包括一第二控制閘線，其將在該等記憶體單 元之偶數列中之該等記憶體單元行中之該等記憶體單元的所有控制閘電氣連接在一起。
一種抹除上述記憶體裝置之方法，其包括：施加一正電壓至該等第一或第二控制閘線電氣連接至該經選擇記憶體單元之該控制閘的一者，並施加一接地電壓至該等第一及第二控制閘線的所有剩餘者；施加一接地電壓至該等源極線電氣連接至該經選擇記憶體單元之該源極區的一者，並施加一正電壓至該等源極線的所有剩餘者；以及施加一接地電壓至該等位元線的全部。
一種記憶體裝置，其包括：一半導體材料基材；及複數個記憶體單元，其等形成於該基材上且配置成列及行的一陣列。該等記憶體單元之各者包括：在該基材中隔開的源極區與汲極區，該基材中具有於該等源極區與汲極區之間延伸的一通道區；一浮閘，其設置於該通道區相鄰於該源極區之一第一部分上方且與該第一部分絕緣；及一控制閘，其設置於該通道區相鄰於該汲極區之一第二部分上方且與該第二部分絕緣。該等記憶體單元行之各者包括一源極線，其將用於該記憶體單元行的所有源極區電氣連接在一起。該等記憶體單元行之各者包括一位元線，其將用於該記憶體單元行的所有汲極區電氣連接在一起。該等記憶體單元列之各者包括一控制閘線，其將用於該記憶體單元列的所有控制閘電氣連接在一起。
一種抹除上述記憶體裝置之方法，其包括：施加一正電壓至該等控制閘線電氣連接至該經選擇記憶體單元之該控制閘的一者，並施加一接地電壓至該等控制閘線的所有剩餘者；施加一接地電 壓至該等源極線電氣連接至該經選擇記憶體單元之該源極區的一者，並施加一正電壓至該等源極線的所有剩餘者；以及施加一接地電壓至該等位元線的全部。
一種記憶體裝置，其包括：一半導體材料基材；及複數個記憶體單元，其等形成於該基材上且配置成列及行的一陣列。該等記憶體單元之各者包括：在該基材中隔開的源極區與汲極區，該基材中具有於該等源極區與汲極區之間延伸的一通道區；一浮閘，其設置於該通道區相鄰於該源極區之一第一部分上方且與該第一部分絕緣；一控制閘，其設置於該浮閘上方且與該浮閘絕緣；一選擇閘，其設置於該通道區相鄰於該汲極區之一第二部分上方且與該第二部分絕緣；及一抹除閘，其設置於該源極區上方且與該源極區絕緣。該等記憶體單元列之各者包括一源極線，其將用於該記憶體單元列的所有源極區電氣連接在一起。該等記憶體單元行之各者包括一位元線，其將用於該記憶體單元行的所有汲極區電氣連接在一起。該等記憶體單元列之各者包括一控制閘線，其將用於該記憶體單元列的所有控制閘電氣連接在一起。該等記憶體單元列之各者包括一選擇閘線，其將用於該記憶體單元列的所有選擇閘電氣連接在一起。該等記憶體單元行之各者包括一抹除閘線，其將用於該記憶體單元行的所有抹除閘電氣連接在一起。
一種抹除上述記憶體裝置之方法，其包括：施加一接地電壓至該等控制閘線電氣連接至該經選擇記憶體單元之該控制閘的一者，並施加一正電壓至該等控制閘線的所有剩餘者；施加一接地電壓 至該等源極線的全部；施加一接地電壓至該等位元線的全部；施加一接地電壓至該等選擇閘線的全部；以及施加一正電壓至該等抹除閘線電氣連接至該經選擇記憶體單元之該抹除閘的一者，並施加一接地電壓至該等抹除閘線的所有剩餘者。
本發明的其他目的與特徵將藉由檢視說明書、申請專利範圍、及隨附圖式而變得顯而易見。
10‧‧‧記憶體單元
12‧‧‧半導體基材
14‧‧‧源極區
14a‧‧‧水平源極線
14b‧‧‧垂直源極線
16‧‧‧汲極區
16a‧‧‧位元線
18‧‧‧通道區
20‧‧‧浮閘
22‧‧‧控制閘
22a‧‧‧第一部分/水平控制閘線
22b‧‧‧第二部分/垂直控制閘線
22c‧‧‧垂直控制閘線/第二控制閘線
24‧‧‧中間絕緣體
26‧‧‧閘極氧化物
28‧‧‧選擇閘
28.a‧‧‧選擇閘線
30‧‧‧抹除閘
30a‧‧‧水平抹除閘線
30b‧‧‧垂直抹除閘線
D‧‧‧汲極區
S‧‧‧源極區
圖1係一習知的2閘非揮發性記憶體單元的側視截面圖。
圖2係圖1之2閘非揮發性記憶體單元之一習知架構的示意圖。
圖3係一對習知的2閘非揮發性記憶體單元的側視截面圖。
圖4係圖3之2閘非揮發性記憶體單元之一習知架構的示意圖。
圖5係一習知的4閘非揮發性記憶體單元的側視截面圖。
圖6係圖5之4閘非揮發性記憶體單元之一習知架構的示意圖。
圖7係本發明之2閘非揮發性記憶體單元架構的示意圖。
圖8係本發明之2閘非揮發性記憶體單元架構之一替代實施例的示意圖。
圖9係本發明之4閘非揮發性記憶體單元架構的示意圖。
本發明涉及用於分離閘非揮發性記憶體單元之陣列的新式架構組態，其等提供單一記憶體單元之唯一的(隨機順序)程式化、讀取、及抹除(亦即真單一位元操作)。
對圖1及圖3之二閘單元而言，提供真單一位元操作之記憶體單元陣列架構係顯示於圖7。圖7之2閘單一位元操作架構與上文相關於圖2及圖4所討論之習知的2閘架構之間的主要差異在於已經以垂直控制閘線22b及22c(亦即每行記憶體單元使用二控制閘線)取代水平控制閘線22a(每列記憶體單元使用一控制閘線)。具體而言，各行記憶體單元包括兩控制閘線：一第一控制閘線22b，其將奇數列記憶體單元(亦即在奇數列1、3、5等中的彼等記憶體單元)之所有控制閘22電氣連接在一起；及一第二控制閘線22c，其將偶數列記憶體單元(亦即在偶數列2、4、6等中的彼等記憶體單元)之所有控制閘22電氣連接在一起。藉由以此方式重定向控制閘線，陣列中的任何記憶體單元可經個別程式化、抹除、及讀取，卻不會不利地影響相鄰記憶體單元的記憶體狀態。用以抹除、程式化、或讀取任何給定的目標記憶體單元之例示性(非限制性)操作電壓係顯示於下方表2：
數值(非限制性)實例係顯示於下方表3：
在抹除期間，僅經選擇的單元將具有一高電壓在其控制閘22上結合其源極區14處於接地，以使電子將穿隧離開浮閘20。相同行中具有施加至其等之控制閘22的一高電壓之任何未經選擇的單元亦將具有施加至其等之源極區14之一抑制電壓，該抑制電壓足夠高以抑制任何電子穿隧離開浮閘(亦即電子將在兩相對方向中遇見正電壓)。
圖8之2閘單一位元操作架構與上文相關於圖2及圖4所討論之習知的2閘架構之間的主要差異在於已經以垂直源極線14b (每行使用一源極線)取代水平源極線14a(每列使用一源極線)。具體而言，各行記憶體單元包括一源極線14b，其將用於該行中所有記憶體單元10的所有源極區14電氣連接在一起。藉由以此方式重定向源極線，陣列中的任何記憶體單元可經個別程式化、抹除、及讀取，卻不會不利地影響相鄰記憶體單元的記憶體狀態。表2之操作值同等地施加至此實施例。
圖9繪示用於圖6之記憶體單元的一4閘單一位元操作架構。圖9之4閘單一位元操作架構與上文相關於圖6所討論之習知的4閘架構之間的主要差異在於已經以垂直抹除閘線30b取代水平抹除閘線30a(每對記憶體單元對使用一抹除閘線)。具體而言，各行記憶體單元包括一抹除閘線30b，其將用於該記憶體單元行的所有抹除閘30電氣連接在一起。藉由以此方式重定向抹除閘線，陣列中的任何記憶體單元可經個別程式化、抹除、及讀取。用以抹除、程式化、或讀取任何給定的目標記憶體單元之例示性操作電壓係顯示於下方表4：
數值(非限制性)實例係顯示於下方表5：
須了解本發明並未受限於上文所述以及本文所說明之(一或多個)實施例，且涵括落在任一項申請專利範圍之範疇內的任一變體或全部變體。例如，本文中對本發明的引述並非意欲用以限制任何申請專利範圍或申請專利範圍用語之範疇，而僅是用以對可由一或多項請求項所涵蓋的一或多種技術特徵作出引述。上文描述之材料、程序及數值實例僅為例示性，且不應視為對申請專利範圍之限制。最後，單一材料層可形成為多個具有同樣或類似材料之層，且反之亦然。
應注意的是，如本文中所使用，「在…上方(over)」及「在…上(on)」之用語皆含括性地包括了「直接在…之上(directly on)」(無居中的材料、元件或間隔設置於其間)及「間接在…之上(indirectly on)」(有居中的材料、元件或間隔設置於其間)的含意。同樣地，「相鄰的(adjacent)」一詞包括了「直接相鄰的」(無居中的 材料、元件或間隔設置於其間)及「間接相鄰的」(有居中的材料、元件或間隔設置於其間)的含意，「安裝於(mounted to)」一詞則包括了「直接安裝於(directly mounted to)」(無居中的材料、元件或間隔設置於其間)及「間接安裝於(indirectly mounted to)」(有居中的材料、元件或間隔設置於其間)的含意，以及「電耦接(electrically coupled)」一詞則包括了「直接電耦接(directly electrically coupled to)」(無居中的材料或元件於其間將各元件電性相連接)及「間接電耦接(indirectly electrically coupled to)」(有居中的材料或元件於其間將各元件電性相連接)的含意。例如，「在一基材上方」形成一元件可包括直接在基材上形成元件而其間無居中的材料/元件存在，以及間接在基材上形成元件而其間有一或多個居中的材料/元件存在。
10‧‧‧記憶體單元
14a‧‧‧水平源極線
16a‧‧‧位元線
22b‧‧‧第二部分/垂直控制閘線
22c‧‧‧垂直控制閘線/第二控制閘線

Claims (21)

  1. 一種記憶體裝置，其包含：一半導體材料基材；複數個記憶體單元，其等形成於該基材上且配置成列及行的一陣列，其中該等記憶體單元的該等列配置成交替的偶數及奇數列；該等記憶體單元之各者包括：在該基材中隔開的源極區與汲極區，該基材中具有於該等源極區與汲極區之間延伸的一通道區，一浮閘，其設置於該通道區相鄰於該源極區之一第一部分上方且與該第一部分絕緣，以及一控制閘，其設置於該通道區相鄰於該汲極區之一第二部分上方且與該第二部分絕緣；該等記憶體單元列之各者包括一源極線，其將用於該記憶體單元列的所有源極區電氣連接在一起；該等記憶體單元行之各者包括一位元線，其將用於該記憶體單元行的所有汲極區電氣連接在一起；該等記憶體單元行之各者包括一第一控制閘線，其將在該等記憶體單元之奇數列中之該等記憶體單元行中之該等記憶體單元的所有控制閘電氣連接在一起；且該等記憶體單元行之各者包括一第二控制閘線，其將在該等記憶體單元之偶數列中之該等記憶體單元行中之該等記憶體單元的所有控制閘電氣連接在一起。
  2. 如請求項1之記憶體裝置，其中對於該等記憶體單元之各者，該浮閘於該源極區的一部分上方延伸且與該部分絕緣。
  3. 如請求項1之記憶體裝置，其中：該等記憶體單元配置成成對的記憶體單元；且該等成對的記憶體單元之各者共享該等源極區的一者及該等源極線的一者。
  4. 如請求項1之記憶體裝置，其中對於該等記憶體單元之各者，該控制閘包含一第一部分及一第二部分，該第一部分側向相鄰於該浮閘，該第二部分向上延伸至該浮閘上方。
  5. 一種記憶體裝置，其包含：一半導體材料基材；複數個記憶體單元，其等形成於該基材上且配置成列及行的一陣列；該等記憶體單元之各者包括：在該基材中隔開的源極區與汲極區，該基材中具有於該等源極區與汲極區之間延伸的一通道區，一浮閘，其設置於該通道區相鄰於該源極區之一第一部分上方且與該第一部分絕緣，以及一控制閘，其設置於該通道區相鄰於該汲極區之一第二部分上方且與該第二部分絕緣；該等記憶體單元行之各者包括一源極線，其將用於該記憶體單元行的所有源極區電氣連接在一起； 該等記憶體單元行之各者包括一位元線，其將用於該記憶體單元行的所有汲極區電氣連接在一起；且該等記憶體單元列之各者包括一控制閘線，其將用於該記憶體單元列的所有控制閘電氣連接在一起。
  6. 如請求項5之記憶體裝置，其中對於該等記憶體單元之各者，該浮閘於該源極區的一部分上方延伸且與該部分絕緣。
  7. 如請求項5之記憶體裝置，其中：該等記憶體單元配置成成對的記憶體單元；且該等成對的記憶體單元之各者共享該等源極區的一者及該等源極線的一者。
  8. 如請求項5之記憶體裝置，其中對於該等記憶體單元之各者，該控制閘包含一第一部分及一第二部分，該第一部分側向相鄰於該浮閘，該第二部分向上延伸至該浮閘上方。
  9. 一種記憶體裝置，其包含：一半導體材料基材；複數個記憶體單元，其等形成於該基材上且配置成列及行的一陣列；該等記憶體單元之各者包括：在該基材中隔開的源極區與汲極區，該基材中具有於該等源極區與汲極區之間延伸的一通道區，一浮閘，其設置於該通道區相鄰於該源極區之一第一部分上方且與該第一部分絕緣， 一控制閘，其設置於該浮閘上方且與其絕緣，一選擇閘，其設置於該通道區相鄰於該汲極區之一第二部分上方且與該第二部分絕緣，以及一抹除閘，其設置於該源極區上方且與其絕緣；該等記憶體單元列之各者包括一源極線，其將用於該記憶體單元列的所有源極區電氣連接在一起；該等記憶體單元行之各者包括一位元線，其將用於該記憶體單元行的所有汲極區電氣連接在一起；該等記憶體單元列之各者包括一控制閘線，其將用於該記憶體單元列的所有控制閘電氣連接在一起；該等記憶體單元列之各者包括一選擇閘線，其將用於該記憶體單元列的所有選擇閘電氣連接在一起；且該等記憶體單元行之各者包括一抹除閘線，其將用於該記憶體單元行的所有抹除閘電氣連接在一起。
  10. 如請求項9之記憶體裝置，其中對於該等記憶體單元之各者，該浮閘於該源極區的一部分上方延伸且與該部分絕緣。
  11. 如請求項9之記憶體裝置，其中：該等記憶體單元配置成成對的記憶體單元；且該等成對的記憶體單元之各者共享該等源極區的一者及該等源極線的一者。
  12. 如請求項11之記憶體裝置，其中該等成對的記憶體單元之各者共享該等抹除閘的一者及該等抹除閘線的一者。
  13. 一種抹除一記憶體裝置之一經選擇記憶體單元的方法，其中該記憶體裝置包含：一半導體材料基材；複數個記憶體單元，其等形成於該基材上且配置成列及行的一陣列，其中該等記憶體單元的該等列係配置成交替的偶數及奇數列，且其中該複數個記憶體單元的一者係一經選擇記憶體單元；該等記憶體單元之各者包括：在該基材中隔開的源極區與汲極區，該基材中具有於該等源極區與汲極區之間延伸的一通道區，一浮閘，其設置於該通道區相鄰於該源極區之一第一部分上方且與該第一部分絕緣，以及一控制閘，其設置於該通道區相鄰於該汲極區之一第二部分上方且與該第二部分絕緣；該等記憶體單元列之各者包括一源極線，其將用於該記憶體單元列的所有源極區電氣連接在一起；該等記憶體單元行之各者包括一位元線，其將用於該記憶體單元行的所有汲極區電氣連接在一起；該等記憶體單元行之各者包括一第一控制閘線，其將在該等記憶體單元之奇數列中之該等記憶體單元行中之該等記憶體單元的所有控制閘電氣連接在一起；且 該等記憶體單元行之各者包括一第二控制閘線，其將在該等記憶體單元之偶數列中之該等記憶體單元行中之該等記憶體單元的所有控制閘電氣連接在一起；該方法包含：施加一正電壓至該等第一或第二控制閘線電氣連接至該經選擇記憶體單元之該控制閘的一者，並施加一接地電壓至該等第一及第二控制閘線的所有剩餘者；施加一接地電壓至該等源極線電氣連接至該經選擇記憶體單元之該源極區的一者，並施加一正電壓至該等源極線的所有剩餘者；以及施加一接地電壓至該等位元線的全部。
  14. 如請求項13之方法，其中施加至該等第一或第二控制閘線之該一者的該正電壓係大於施加至該等源極線之該等剩餘者的該正電壓。
  15. 如請求項13之方法，其中施加至該等第一或第二控制閘線之該一者的該正電壓係施加至該等源極線之該等剩餘者的該正電壓的至少兩倍。
  16. 一種抹除一記憶體裝置之一經選擇記憶體單元的方法，其中該記憶體裝置包含：一半導體材料基材；複數個記憶體單元，其等形成於該基材上且配置成列及行的一陣列，其中該複數個記憶體單元的一者係一經選擇記憶體單元； 該等記憶體單元之各者包括：在該基材中隔開的源極區與汲極區，該基材中具有於該等源極區與汲極區之間延伸的一通道區，一浮閘，其設置於該通道區相鄰於該源極區之一第一部分上方且與該第一部分絕緣，以及一控制閘，其設置於該通道區相鄰於該汲極區之一第二部分上方且與該第二部分絕緣；該等記憶體單元行之各者包括一源極線，其將用於該記憶體單元行的所有源極區電氣連接在一起；該等記憶體單元行之各者包括一位元線，其將用於該記憶體單元行的所有汲極區電氣連接在一起；且該等記憶體單元列之各者包括一控制閘線，其將用於該記憶體單元列的所有控制閘電氣連接在一起；該方法包含：施加一正電壓至該等控制閘線電氣連接至該經選擇記憶體單元之該控制閘的一者，並施加一接地電壓至該等控制閘線的所有剩餘者；施加一接地電壓至該等源極線電氣連接至該經選擇記憶體單元之該源極區的一者，並施加一正電壓至該等源極線的所有剩餘者；以及施加一接地電壓至該等位元線的全部。
  17. 如請求項16之方法，其中施加至該一個控制閘線的該正電壓係大於施加至該等源極線之該等剩餘者的該正電壓。
  18. 如請求項16之方法，其中施加至該一個控制閘線的該正電壓係施加至該等源極線之該等剩餘者的該正電壓的至少兩倍。
  19. 一種抹除一記憶體裝置之一經選擇記憶體單元的方法，其中該記憶體裝置包含：一半導體材料基材；複數個記憶體單元，其等形成於該基材上且配置成列及行的一陣列，其中該複數個記憶體單元的一者係一經選擇記憶體單元；該等記憶體單元之各者包括：在該基材中隔開的源極區與汲極區，該基材中具有於該等源極區與汲極區之間延伸的一通道區，一浮閘，其設置於該通道區相鄰於該源極區之一第一部分上方且與該第一部分絕緣，一控制閘，其設置於該浮閘上方且與其絕緣，一選擇閘，其設置於該通道區相鄰於該汲極區之一第二部分上方且與該第二部分絕緣，以及一抹除閘，其設置於該源極區上方且與其絕緣；該等記憶體單元列之各者包括一源極線，其將用於該記憶體單元列的所有源極區電氣連接在一起； 該等記憶體單元行之各者包括一位元線，其將用於該記憶體單元行的所有汲極區電氣連接在一起；該等記憶體單元列之各者包括一控制閘線，其將用於該記憶體單元列的所有控制閘電氣連接在一起；該等記憶體單元列之各者包括一選擇閘線，其將用於該記憶體單元列的所有選擇閘電氣連接在一起；且該等記憶體單元行之各者包括一抹除閘線，其將用於該記憶體單元行的所有抹除閘電氣連接在一起；該方法包含：施加一接地電壓至該等控制閘線電氣連接至該經選擇記憶體單元之該控制閘的一者，並施加一正電壓至該等控制閘線的所有剩餘者；施加一接地電壓至該等源極線的全部；施加一接地電壓至該等位元線的全部；施加一接地電壓至該等選擇閘線的全部；以及施加一正電壓至該等抹除閘線電氣連接至該經選擇記憶體單元之該抹除閘的一者，並施加一接地電壓至該等抹除閘線的所有剩餘者。
  20. 如請求項19之方法，其中施加至該等抹除閘線之該一者的該正電壓係大於施加至該等控制閘線之該等剩餘者的該正電壓。
  21. 如請求項19之方法，其中施加至該等抹除閘線之該一者的該正電壓係施加至該等控制閘線之該等剩餘者的該正電壓的至少兩倍。
TW106115946A 2016-05-17 2017-05-15 具有個別記憶體單元讀取、程式化、及抹除之快閃記憶體陣列 TWI618090B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201662337751P 2016-05-17 2016-05-17
US62/337,751 2016-05-17
US15/374,588 US10269440B2 (en) 2016-05-17 2016-12-09 Flash memory array with individual memory cell read, program and erase
US15/374,588 2016-12-09
??PCT/US17/29024 2017-04-23
PCT/US2017/029024 WO2017200710A1 (en) 2016-05-17 2017-04-23 Flash memory array with individual memory cell read, program and erase

Publications (2)

Publication Number Publication Date
TW201742069A true TW201742069A (zh) 2017-12-01
TWI618090B TWI618090B (zh) 2018-03-11

Family

ID=60325500

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106115946A TWI618090B (zh) 2016-05-17 2017-05-15 具有個別記憶體單元讀取、程式化、及抹除之快閃記憶體陣列

Country Status (7)

Country Link
US (3) US10269440B2 (zh)
EP (2) EP3459080B1 (zh)
JP (1) JP6980699B2 (zh)
KR (1) KR102189195B1 (zh)
CN (1) CN109643564B (zh)
TW (1) TWI618090B (zh)
WO (1) WO2017200710A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI736845B (zh) * 2018-03-14 2021-08-21 美商超捷公司 用於程式化深度學習人工類神經網路中的類比神經記憶體之方法及設備

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190002708A (ko) * 2016-05-17 2019-01-08 실리콘 스토리지 테크놀로지 인크 개별 메모리 셀 판독, 프로그래밍, 및 소거를 갖는 3-게이트 플래시 메모리 셀들의 어레이
US10269440B2 (en) 2016-05-17 2019-04-23 Silicon Storage Technology, Inc. Flash memory array with individual memory cell read, program and erase
WO2017200883A1 (en) 2016-05-17 2017-11-23 Silicon Storage Technology, Inc. Deep learning neural network classifier using non-volatile memory array
US10580492B2 (en) 2017-09-15 2020-03-03 Silicon Storage Technology, Inc. System and method for implementing configurable convoluted neural networks with flash memories
US10748630B2 (en) 2017-11-29 2020-08-18 Silicon Storage Technology, Inc. High precision and highly efficient tuning mechanisms and algorithms for analog neuromorphic memory in artificial neural networks
US11087207B2 (en) 2018-03-14 2021-08-10 Silicon Storage Technology, Inc. Decoders for analog neural memory in deep learning artificial neural network
US10803943B2 (en) 2017-11-29 2020-10-13 Silicon Storage Technology, Inc. Neural network classifier using array of four-gate non-volatile memory cells
US10699779B2 (en) 2017-11-29 2020-06-30 Silicon Storage Technology, Inc. Neural network classifier using array of two-gate non-volatile memory cells
CN110739312B (zh) * 2018-07-19 2021-05-14 合肥晶合集成电路股份有限公司 分栅式非易失性存储器及其制备方法
US10755783B2 (en) * 2018-08-27 2020-08-25 Silicon Storage Technology Temperature and leakage compensation for memory cells in an analog neural memory system used in a deep learning neural network
US11409352B2 (en) 2019-01-18 2022-08-09 Silicon Storage Technology, Inc. Power management for an analog neural memory in a deep learning artificial neural network
US11023559B2 (en) 2019-01-25 2021-06-01 Microsemi Soc Corp. Apparatus and method for combining analog neural net with FPGA routing in a monolithic integrated circuit
US10720217B1 (en) 2019-01-29 2020-07-21 Silicon Storage Technology, Inc. Memory device and method for varying program state separation based upon frequency of use
US11423979B2 (en) 2019-04-29 2022-08-23 Silicon Storage Technology, Inc. Decoding system and physical layout for analog neural memory in deep learning artificial neural network
US11315636B2 (en) * 2019-10-14 2022-04-26 Silicon Storage Technology, Inc. Four gate, split-gate flash memory array with byte erase operation
CN112201291B (zh) * 2020-09-11 2021-08-17 中天弘宇集成电路有限责任公司 Nor闪存电路及数据写入方法

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3171836D1 (en) * 1980-12-08 1985-09-19 Toshiba Kk Semiconductor memory device
US5029130A (en) 1990-01-22 1991-07-02 Silicon Storage Technology, Inc. Single transistor non-valatile electrically alterable semiconductor memory device
US5187683A (en) * 1990-08-31 1993-02-16 Texas Instruments Incorporated Method for programming EEPROM memory arrays
US5146602A (en) 1990-12-26 1992-09-08 Intel Corporation Method of increasing the accuracy of an analog neural network and the like
JPH0521812A (ja) * 1991-07-16 1993-01-29 Toshiba Corp 不揮発性半導体メモリ
US5138576A (en) 1991-11-06 1992-08-11 Altera Corporation Method and apparatus for erasing an array of electrically erasable EPROM cells
JP3489845B2 (ja) * 1992-03-26 2004-01-26 株式会社ルネサステクノロジ フラッシュメモリ、及びデータプロセッサ
DE69319162T2 (de) 1992-03-26 1999-03-25 Hitachi Ltd Flash-Speicher
US5264734A (en) 1992-05-19 1993-11-23 Intel Corporation Difference calculating neural network utilizing switched capacitors
US5256911A (en) 1992-06-10 1993-10-26 Intel Corporation Neural network with multiplexed snyaptic processing
JP2835272B2 (ja) 1993-12-21 1998-12-14 株式会社東芝 半導体記憶装置
KR0151623B1 (ko) 1994-12-07 1998-10-01 문정환 이이피롬 셀 및 그 제조방법
US5966332A (en) * 1995-11-29 1999-10-12 Sanyo Electric Co., Ltd. Floating gate memory cell array allowing cell-by-cell erasure
US6005809A (en) * 1998-06-19 1999-12-21 Taiwan Semiconductor Manufacturing Company, Ltd. Program and erase method for a split gate flash EEPROM
US6563733B2 (en) 2001-05-24 2003-05-13 Winbond Electronics Corporation Memory array architectures based on a triple-polysilicon source-side injection non-volatile memory cell
JP2003059279A (ja) * 2001-08-23 2003-02-28 Matsushita Electric Ind Co Ltd 半導体記憶装置
US6747310B2 (en) 2002-10-07 2004-06-08 Actrans System Inc. Flash memory cells with separated self-aligned select and erase gates, and process of fabrication
US6822910B2 (en) 2002-12-29 2004-11-23 Macronix International Co., Ltd. Non-volatile memory and operating method thereof
KR100558004B1 (ko) * 2003-10-22 2006-03-06 삼성전자주식회사 게이트 전극과 반도체 기판 사이에 전하저장층을 갖는비휘발성 메모리 소자의 프로그램 방법
TWI220560B (en) 2003-10-27 2004-08-21 Powerchip Semiconductor Corp NAND flash memory cell architecture, NAND flash memory cell array, manufacturing method and operating method of the same
JP4335659B2 (ja) 2003-12-19 2009-09-30 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
US7072215B2 (en) * 2004-02-24 2006-07-04 Taiwan Semiconductor Manufacturing Company Array structure of two-transistor cells with merged floating gates for byte erase and re-write if disturbed algorithm
US7315056B2 (en) 2004-06-07 2008-01-01 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with program/erase and select gates
TWI270199B (en) 2005-01-31 2007-01-01 Powerchip Semiconductor Corp Non-volatile memory and manufacturing method and operating method thereof
US7304890B2 (en) 2005-12-13 2007-12-04 Atmel Corporation Double byte select high voltage line for EEPROM memory block
JP5149539B2 (ja) * 2007-05-21 2013-02-20 ルネサスエレクトロニクス株式会社 半導体装置
US20090039410A1 (en) 2007-08-06 2009-02-12 Xian Liu Split Gate Non-Volatile Flash Memory Cell Having A Floating Gate, Control Gate, Select Gate And An Erase Gate With An Overhang Over The Floating Gate, Array And Method Of Manufacturing
US8320191B2 (en) * 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device
JP2010267341A (ja) 2009-05-15 2010-11-25 Renesas Electronics Corp 半導体装置
US8909576B2 (en) 2011-09-16 2014-12-09 International Business Machines Corporation Neuromorphic event-driven neural computing architecture in a scalable neural network
US9275748B2 (en) 2013-03-14 2016-03-01 Silicon Storage Technology, Inc. Low leakage, low threshold voltage, split-gate flash cell operation
US20150021389A1 (en) * 2013-07-22 2015-01-22 Amtech Systems, Inc Vehicle tolling system with occupancy detection
US10055434B2 (en) 2013-10-16 2018-08-21 University Of Tennessee Research Foundation Method and apparatus for providing random selection and long-term potentiation and depression in an artificial network
US20150213898A1 (en) * 2014-01-27 2015-07-30 Silicon Storage Technololgy, Inc. Byte Erasable Non-volatile Memory Architecture And Method Of Erasing Same
SG11201607150TA (en) * 2014-02-28 2016-09-29 Agency Science Tech & Res Testing apparatuses, hierarchical priority encoders, methods for controlling a testing apparatus, and methods for controlling a hierarchical priority encoder
CN105609131A (zh) * 2014-07-22 2016-05-25 硅存储技术公司 抑制擦除分裂栅闪存存储器单元扇区的部分的系统和方法
US9286982B2 (en) 2014-08-08 2016-03-15 Silicon Storage Technology, Inc. Flash memory system with EEPROM functionality
US10312248B2 (en) 2014-11-12 2019-06-04 Silicon Storage Technology, Inc. Virtual ground non-volatile memory array
KR20190002708A (ko) 2016-05-17 2019-01-08 실리콘 스토리지 테크놀로지 인크 개별 메모리 셀 판독, 프로그래밍, 및 소거를 갖는 3-게이트 플래시 메모리 셀들의 어레이
WO2017200883A1 (en) 2016-05-17 2017-11-23 Silicon Storage Technology, Inc. Deep learning neural network classifier using non-volatile memory array
US10269440B2 (en) 2016-05-17 2019-04-23 Silicon Storage Technology, Inc. Flash memory array with individual memory cell read, program and erase

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI736845B (zh) * 2018-03-14 2021-08-21 美商超捷公司 用於程式化深度學習人工類神經網路中的類比神經記憶體之方法及設備

Also Published As

Publication number Publication date
US20170337980A1 (en) 2017-11-23
JP6980699B2 (ja) 2021-12-15
KR20190003781A (ko) 2019-01-09
CN109643564B (zh) 2023-04-07
EP4235674A2 (en) 2023-08-30
KR102189195B1 (ko) 2020-12-10
TWI618090B (zh) 2018-03-11
US10269440B2 (en) 2019-04-23
JP2019517140A (ja) 2019-06-20
US20190172543A1 (en) 2019-06-06
US10388389B2 (en) 2019-08-20
WO2017200710A1 (en) 2017-11-23
US20180268912A1 (en) 2018-09-20
EP3459080A1 (en) 2019-03-27
CN109643564A (zh) 2019-04-16
US10249375B2 (en) 2019-04-02
EP3459080B1 (en) 2023-07-26
EP3459080A4 (en) 2020-04-08
EP4235674A3 (en) 2023-09-27

Similar Documents

Publication Publication Date Title
TW201742069A (zh) 具有個別記憶體單元讀取、程式化、及抹除之快閃記憶體陣列
TWI640009B (zh) 具有個別記憶體單元讀取、程式化、及抹除之三閘快閃記憶體陣列
TWI545574B (zh) 位元組可抹除式非揮發性記憶體架構及其抹除方法
TWI545575B (zh) 低洩漏、低臨界電壓、分裂閘極快閃胞元操作技術
TWI759900B (zh) 具有位元組抹除操作之四閘極分離式閘極快閃記憶體陣列
JP7116844B2 (ja) 消去ゲートを有する分割ゲートフラッシュメモリセルのプログラミング方法
TWI683314B (zh) 具有位元組抹除操作之分離閘快閃記憶體陣列
CN109328385B (zh) 采用单独存储器单元读取、编程和擦除的存储器单元阵列