JP7116844B2 - 消去ゲートを有する分割ゲートフラッシュメモリセルのプログラミング方法 - Google Patents

消去ゲートを有する分割ゲートフラッシュメモリセルのプログラミング方法 Download PDF

Info

Publication number
JP7116844B2
JP7116844B2 JP2021510104A JP2021510104A JP7116844B2 JP 7116844 B2 JP7116844 B2 JP 7116844B2 JP 2021510104 A JP2021510104 A JP 2021510104A JP 2021510104 A JP2021510104 A JP 2021510104A JP 7116844 B2 JP7116844 B2 JP 7116844B2
Authority
JP
Japan
Prior art keywords
gate
erase
voltage
region
channel region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021510104A
Other languages
English (en)
Other versions
JP2021535531A (ja
Inventor
カチェフ、ユリ
コトフ、アレキサンダー
ドー、ナン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Storage Technology Inc
Original Assignee
Silicon Storage Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Storage Technology Inc filed Critical Silicon Storage Technology Inc
Publication of JP2021535531A publication Critical patent/JP2021535531A/ja
Application granted granted Critical
Publication of JP7116844B2 publication Critical patent/JP7116844B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/02—Structural aspects of erasable programmable read-only memories
    • G11C2216/04—Nonvolatile memory cell provided with a separate control gate for erasing the cells, i.e. erase gate, independent of the normal read control gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Description

（関連出願）
本出願は、２０１８年８月２３日出願の米国仮特許出願第６２／７２２，１０７号及び２０１８年１２月４日出願の米国特許出願第１６／２０９，５１５号の利益を主張するものである。
（発明の分野）
本発明は、不揮発性メモリアレイに関する。
分割ゲート不揮発性メモリセル、及びかかるセルのアレイは周知である。例えば、米国特許第５，０２９，１３０号（「’１３０号特許」）は、分割ゲート不揮発性メモリセルのアレイを開示し、あらゆる目的のために参照により本明細書に組み込まれる。メモリセルを図１に示す。各メモリセル１０は、半導体基板１２に形成されたソース領域及びドレイン領域１４／１６を含み、それらの間にチャネル領域１８を有する。浮遊ゲート２０は、チャネル領域１８の第１の部分の上方に形成され、チャネル領域１８の第１の部分から絶縁され（かつチャネル領域１８の第１の部分の伝導率を制御し）、かつドレイン領域１６の一部分の上方に形成される。制御ゲート２２は、チャネル領域１８の第２の部分の上方に配設され、チャネル領域１８の第２の部分から絶縁される（かつチャネル領域１８の第２の部分の伝導率を制御する）第１の部分２２ａと、浮遊ゲート２０の上方に延在する第２の部分２２ｂと、を有する。浮遊ゲート２０及び制御ゲート２２は、ゲート酸化物２６によって基板１２から絶縁される。メモリセルは、２つの異なるゲート（浮遊ゲート２０及び制御ゲート２２）が同じチャネル領域１８の２つの異なる部分の伝導率を別々に制御するため、分割ゲートと呼ばれる。したがって、チャネル領域１８は、その部分の両方が浮遊ゲート２０及び制御ゲート２２によってオンにされる場合にのみ、ソース領域１４とドレイン領域１６との間で電流を伝導することができる。
メモリセルは、制御ゲート２２に高い正電圧をかけることによって消去され（ここで電子は、浮遊ゲートから除去される）、それにより、浮遊ゲート２０の電子を、ファウラーノルドハイムトンネリングの周知の技術によって浮遊ゲート２０から制御ゲート２２まで中間絶縁体２４を通ってトンネリングさせる。１つの導電性ゲートから別の導電性ゲートへの介在絶縁体を通る電子のトンネリングは、周知であり、更には記載されていない。
メモリセルは、制御ゲート２２に正電圧をかけ、かつドレイン１６に正電圧をかけることによってプログラムされる（ここで電子は、浮遊ゲート２０に加えられる）。制御ゲート２２の下のチャネル領域１８の一部分は、制御ゲート２２の正電圧によってオンにされる（導電性にされる）。浮遊ゲート２０の下のチャネル領域１８の一部分は、浮遊ゲート２０に容量結合されている制御ゲート２２及びドレイン領域１６の正電圧によってオンにされる（導電性にされる）。制御ゲート２２の下のチャネル領域１８の一部分において、ソース１４からドレイン１６に向かって、電子電流が流れる。電子は、制御ゲート２２と浮遊ゲート２０との間の間隙に達すると、加速し加熱されることになる。加熱された電子のうちのいくつかは、浮遊ゲート２０からの静電引力に起因して、ゲート酸化物２６を通って、浮遊ゲート２０に注入される。このプログラミング技術は、熱電子注入として周知であり、特に分割ゲートメモリセルに、一般的に使用される。
メモリセル１０は、ドレイン領域１６及び制御ゲート２２に正の読み出し電圧をかけることによって読み出される（制御ゲート２２の下のチャネル領域１８の一部分をオンにする）。浮遊ゲート２０が正に帯電する（すなわち、電子を消去する）場合、次に浮遊ゲート２０の下のチャネル領域の部分は、（正電圧の浮遊ゲート２０への容量結合のため）同様にオンになり、電流は、チャネル領域１８を流れ、これは、消去された状態又は「１」の状態として検知される。浮遊ゲート２０が負に帯電する（すなわち、電子でプログラムされる）場合、次に浮遊ゲート２０の下のチャネル領域の一部分は、（正電圧の容量結合が、浮遊ゲート２０の負電荷に打ち勝つことができないため）ほとんど又は完全にオフになり、電流は、チャネル領域１８を流れず（又はわずかに流れる）、これは、プログラムされた状態又は「０」の状態として検知される。当業者には、ソース及びドレインという用語に互換性があり得ることが理解され、ここで浮遊ゲート２０は、図２に示されるように、ドレイン１６の代わりにソース１４の上方に部分的に延在し得る。
３つ以上のゲートを有する分割ゲートメモリセルもまた既知である。例えば、参照により本明細書に組み込まれる米国特許第８，７１１，６３６号（「’６３６特許」）は、浮遊ゲートへのより良好な容量結合のために、ソース領域の上方に配設され、ソース領域から絶縁される追加の結合ゲートを有する分割ゲートメモリセルを開示している。例えば、ソース領域１４の上方に配設された結合ゲート２４を有する分割ゲートメモリセルを示す図３を参照されたい。
４つのゲートを有する分割ゲートメモリセルは、参照により本明細書に組み込まれる、米国特許第６，７４７，３１０号及び同第７，８６８，３７５号に開示されている。例えば、図４に示されるように、４つのゲートメモリセル１０は、ソース領域１４、ドレイン領域１６、チャネル領域１８の第１の部分の上方にある浮遊ゲート２０、チャネル領域１８の第２の部分の上方にある選択ゲート２８（ワード線ゲートとも呼ばれる）、浮遊ゲート２０の上方にある制御ゲート２２、及びソース領域１４の上方にある消去ゲート３０を有する。消去は、消去ゲート３０に高い正電圧をかけることにより、浮遊ゲート２０から消去ゲート３０への電子トンネリングによって、図４に示される。プログラミングは、熱電子注入によって、浮遊ゲート２０にそれ自体を注入するチャネル領域１８からの加熱された電子によって、図４に示される。メモリセルをプログラムするために使用することができる例示的な電圧及び電流を以下の表１に示す。
Figure 0007116844000001
熱電子注入プログラミングに関する１つの問題は、各メモリセルが実装するために著しい量の電流を必要とすることである。しかしながら、プログラミングは、しばしばバイト単位であり、これは、メモリデバイスが、複数のメモリセルの並行プログラミングに必要な電圧及び電流を提供するのに足るだけの十分大きい電圧源及び電流源を含む必要があることを意味する。１つ以上の内蔵電荷ポンプを使用するマスプログラミングは、熱電子注入の高いプログラミング電流要件のため、困難である。プログラミングにおける一部の並列化は、外部電圧源（単数又は複数）を使用して達成することができる。しかしながら、マスプログラミングは、ソース線の電圧降下などの他の要因に加えて、必要とされる高い電流を考慮すると、ほとんどの用途に対して単純には効果的ではない。熱電子注入プログラミングに関する別の問題は、ドレイン領域１６からソース領域１４まで移動する電子のうちのいくつかのみが浮遊ゲート２０に注入されることになることを考慮すると、完了するために比較的長い時間を要することである。残りの電子は、浮遊ゲート２０に注入されることなく、ソース領域１４への移動を完了する。したがって、その点でのその効率は、比較的低い。
４つのゲートを有する分割ゲートメモリセルをプログラミングする、より効率的な技術が必要とされている。
上記の問題及び必要性は、半導体基板、メモリセル、及び制御回路を含むメモリデバイスによって対処される。メモリセルは、基板に形成されたソース領域及びドレイン領域であって、ソース領域とドレイン領域との間に基板のチャネル領域が延在している、ソース領域及びドレイン領域と、チャネル領域の第１の部分の上方に配設され、チャネル領域の第１の部分から絶縁される、チャネル領域の第１の部分の伝導率を制御するための浮遊ゲートと、チャネル領域の第２の部分の上方に配設され、チャネル領域の第２の部分から絶縁される、チャネル領域の第２の部分の伝導率を制御するための選択ゲートと、浮遊ゲートの上方に配設され、浮遊ゲートから絶縁される、制御ゲートと、ソース領域の上方に配設され、ソース領域から絶縁され、かつ浮遊ゲートに隣接して配設され、浮遊ゲートから絶縁される、消去ゲートと、を含む。本制御回路は、電子を消去ゲートから浮遊ゲートにトンネリングさせるために、負電圧を消去ゲートに印加することによってプログラム動作を実行し、電子を浮遊ゲートから消去ゲートにトンネリングさせるために、正電圧を消去ゲートに印加することによって消去動作を実行する、ように構成される。
メモリセルを有するメモリデバイスを動作させる方法であって、メモリセルは、半導体基板に形成されたソース領域及びドレイン領域であって、ソース領域とドレイン領域との間に基板のチャネル領域が延在している、ソース領域及びドレイン領域と、チャネル領域の第１の部分の上方に配設され、チャネル領域の第１の部分から絶縁される、チャネル領域の第１の部分の伝導率を制御するための浮遊ゲートと、チャネル領域の第２の部分の上方に配設され、チャネル領域の第２の部分から絶縁される、チャネル領域の第２の部分の伝導率を制御するための選択ゲートと、浮遊ゲートの上方に配設され、浮遊ゲートから絶縁される、制御ゲートと、ソース領域の上方に配設され、ソース領域から絶縁され、かつ浮遊ゲートに隣接して配設され、浮遊ゲートから絶縁される、消去ゲートと、を含む、方法。本方法は、電子を消去ゲートから浮遊ゲートにトンネリングさせるために、負電圧を消去ゲートに印加することによって、プログラム動作を実行するステップと、電子を浮遊ゲートから消去ゲートにトンネリングするために、正電圧を消去ゲートに印加することによって、消去動作を実行するステップと、を含む。
本発明の他の目的及び特徴は、明細書、請求項、添付図面を精読することによって明らかになるであろう。
従来の２ゲートメモリセルの第１の実施形態の断面図である。 従来の２ゲートメモリセルの第２の実施形態の断面図である。 従来の３ゲートメモリセルの断面図である。 従来の４ゲートメモリセルの断面図である。 消去ゲートプログラミングを利用する４ゲートメモリセルの断面図である。 本発明の例示的なメモリデバイスのアーキテクチャを示す平面図である。
本発明は、４つのゲートを有する分割ゲートメモリセルをプログラミングするための新しい技術を伴う。具体的には、メモリセル３２は、図５に示され、半導体基板３４に形成されたソース領域３６及びドレイン領域３８を含み、ソース領域３６とドレイン領域３８との間に、基板３４のチャネル領域４０が延在している。浮遊ゲート４２は、チャネル領域４０の第１の部分の上方に配設され、チャネル領域４０の第１の部分から絶縁される。選択ゲート４４（ワード線ゲートとも呼ばれる）は、チャネル領域４０の第２の部分の上方に配設され、チャネル領域４０の第２の部分から絶縁される。制御ゲート４６は、浮遊ゲート４２の上方に配設され、浮遊ゲート４２から絶縁される。消去ゲート４８は、ソース領域３６の上方に配設され、ソース領域３６から絶縁され、かつ浮遊ゲート４２に隣接して配設され、浮遊ゲート４２から絶縁される。メモリセル３２は、２つの異なるゲート（浮遊ゲート４２及び選択ゲート４４）が、同じチャネル領域４０の２つの異なる部分の伝導率を別々に制御するため、分割ゲートメモリセルである。メモリセルは、好ましくは、対で形成され、図５に示すように、２つの隣接するメモリセルは、同じ消去ゲート４８及びソース領域３６を共有する。２つの隣接するメモリセル対は、同じドレイン領域３８を共有することができる。
以下の表２は、浮遊ゲート４２を電子でプログラムするために印加される電圧を示す。
Figure 0007116844000002
 消去ゲート４８に十分な大きさの負電圧を印加し、残りの素子（選択ゲート４４、ドレイン領域３８、ソース領域３６、及び制御ゲート４６）に、ゼロ電圧（すなわち、接地）が印加されることにより、図５に図示されているように、電子は、消去ゲート４８から浮遊ゲート４２にトンネリングする。
消去ゲート４８を使用する浮遊ゲート４２のプログラミングは、消去ゲート４８の負電圧によって生成された電流中の電子の実質上全てが浮遊ゲート４２に到達するため、非常に効率的である。したがって、この消去ゲートプログラミング技術を使用して分割ゲートメモリセルをプログラムするために必要とされる電流は、熱電子注入技術を使用して必要とされるよりはるかに低い。これにより、さもなければ必要とされるより大きく、かつより強力な電圧源及び電流源を必要とせずに、より多くの分割ゲートメモリセルを同時にプログラムすることが可能になり、したがって、メモリデバイスのコスト及びサイズが低減される。このプログラミング技術はまた、分割ゲートメモリセルをプログラミングする先行技術の熱電子注入プログラミング技術より速い。分割ゲートメモリセル３２の浮遊ゲート４２のディーププログラミングが所望される用途（すなわち、浮遊ゲート４２に比較的多数の電子を加えること）にも理想的である。
メモリセル３２は、上述のように、すなわち、消去ゲート４８に、正の１０～１２ボルトなど十分に高い正電圧を印加し、浮遊ゲート４２の電子を、介在絶縁体を通って消去ゲート４８にトンネリングさせて、消去される。好ましくは、消去動作中に、選択ゲート４４、ドレイン領域３８、ソース領域３６、及び制御ゲート４６にゼロ電圧は印加される。代替的に、消去動作中に制御ゲート４６に負電圧も印加される場合、消去ゲート４８でより低い正電圧を使用して、かかる消去トンネリングを誘起することができる。例えば、消去ゲート４８に正の６～８ボルトの電圧、及び制御ゲート４６に－６～－８ボルトの負電圧を使用して、浮遊ゲート４２を消去することができる。
以下の表３は、代替実施形態において、浮遊ゲート４２を電子でプログラムするために印加される電圧を示す。具体的には、消去ゲート４８に負電圧を印加するのと同時に、制御ゲート４６に正電圧が印加される。
Figure 0007116844000003
 制御ゲート４６の正電圧は、浮遊ゲート４２に結合し、それにより、消去ゲート４８の電子をより良好に求引して、浮遊ゲート４２にトンネリングする。制御ゲート４６に正電圧を印加することにより、消去ゲート４８の負電圧の大きさを低減することができ、それにより、デバイスによって使用される負電圧源のサイズ及びコストを更に低減することができる。
メモリセル３２を有する例示的なメモリデバイスのアーキテクチャを図６に示す。メモリデバイスは、不揮発性メモリセル３２のアレイ６０を含み、それは、２つの分離した平面（平面Ａ ６２ａ及び平面Ｂ ６２ｂ）に隔離され得る。メモリセル３２は、好ましくは、半導体基板３４に複数の行及び列で配置され、単一のチップに形成される。不揮発性メモリセルのアレイには、アドレスデコーダ（例えば、ＸＤＥＣ６４（ワード線を駆動する行デコーダ）、ＳＬＤＲＶ６６（ソース線を駆動するためのソース線ドライバ）、ＹＭＵＸ６８（ビット線を駆動する列デコーダ）、ＨＶＤＥＣ７０（高電圧デコーダ）、及びビット線コントローラ（ＢＬＩＮＨＣＴＬ７２）が隣接し、これらを使用して、選択されたメモリセルの読み出し動作、プログラム動作、及び消去動作中にアドレスがデコードされ、様々な電圧が様々なメモリセルゲート及び領域に供給される。コントローラ７６（制御回路を含む）は、様々なデバイス素子を制御して、対象のメモリセル３２で各動作（プログラム、消去、読み出し）を実装する（すなわち、上述の消去ゲートの負電圧を使用して浮遊ゲート４２をプログラムするために使用される電圧を含む、電圧及び電流を直接又は間接的に提供して、メモリセル３２を動作させる）。電荷ポンプＣＨＲＧＰＭＰ７４は、コントローラ７６の制御下において、メモリセルの読み出し、プログラム、及び消去に使用される様々な電圧を提供する。
本発明は、本明細書に例示した上述の実施形態（単数又は複数）に限定されるものではなく、任意の請求項の範囲内のあらゆる全ての変形例も包含することが理解されよう。例えば、本明細書における本発明への言及は、いかなる特許請求の範囲又は特許請求の範囲の用語も限定することを意図するものではなく、代わりに特許請求の範囲の１つ以上によって網羅され得る１つ以上の特徴に言及するにすぎない。上述の材料、プロセス、及び数値の例は、単に例示的なものであり、特許請求の範囲を限定するものとみなされるべきではない。更に、特許請求の範囲及び本明細書から明らかであるように、全ての方法ステップが例示された、又は特許請求された正確な順序で実行される必要はなく、むしろ、本発明のメモリデバイスの適切な形成が可能になる任意の順序で実行される。最後に、単一層の材料をそのような又は同様の材料の複数層として形成することができ、逆もまた同様である。
本明細書で使用される、用語「の上方に（over）」及び「に（on）」は共に、「に直接」（中間材料、要素、又は間隙がそれらの間に配設されていない）及び「の上に間接的に」（中間材料、要素、又は間隙がそれらの間に配設される）を包括的に含むことに留意されるべきである。同様に、用語「隣接した」は、「直接隣接した」（中間材料、要素、又は間隙がそれらの間に配設されていない）、及び「間接的に隣接した」（中間材料、要素、又は間隙がそれらの間に配設される）を含み、「取り付けられた」は、「直接取り付けられた」（中間材料、要素、又は間隙がそれらの間に配設されていない）、及び「間接的に取り付けられた」（中間材料、要素、又は間隙がそれらの間に配設される）を含み、「電気的に結合された」は、「直接電気的に結合された」（中間材料又は要素がそれらの間で要素を一緒に電気的に接続しない）、及び「間接的に電気的に結合された」（中間材料又は要素がそれらの間で要素を一緒に電気的に接続する）を含む。例えば、「基板の上方に」要素を形成することは、中間材料／要素が介在せずに基板に直接その要素を形成することと、１つ以上の中間材料／要素が介在して基板の上に間接的にその要素を形成することと、を含み得る。

Claims (18)

  1. メモリデバイスであって、
    半導体基板と、
    メモリセルであって、
    前記基板に形成されたソース領域及びドレイン領域であって、前記ソース領域と前記ドレイン領域との間に前記基板のチャネル領域が延在している、ソース領域及びドレイン領域と、
    前記チャネル領域の第１の部分の上方に配設され、前記チャネル領域の第１の部分から絶縁される、前記チャネル領域の前記第１の部分の伝導率を制御するための浮遊ゲートと、
    前記チャネル領域の第２の部分の上方に配設され、前記チャネル領域の第２の部分から絶縁される、前記チャネル領域の第２の部分の伝導率を制御するための選択ゲートと、
    前記浮遊ゲートの上方に配設され、前記浮遊ゲートから絶縁される、制御ゲートと、
    前記ソース領域の上方に配設され、前記ソース領域から絶縁され、かつ前記浮遊ゲートに隣接して配設され、前記浮遊ゲートから絶縁される、消去ゲートと、を含む、メモリセルと、
    制御回路であって、
    電子を前記消去ゲートから前記浮遊ゲートにトンネリングさせるために、負電圧を前記消去ゲートに印加することによって、プログラム動作を実行し、
    電子を前記浮遊ゲートから前記消去ゲートにトンネリングさせるために、正電圧を前記消去ゲートに印加することによって、消去動作を実行するように構成される、制御回路と、を備える、メモリデバイス。
  2. 前記制御回路は、前記負電圧が前記消去ゲートに印加される間に、前記制御ゲートにゼロ電圧を印加するように更に構成される、請求項１に記載のメモリデバイス。
  3. 前記制御回路は、前記負電圧が前記消去ゲートに印加される間に、前記選択ゲート、前記ソース領域、及び前記ドレイン領域の各々にゼロ電圧を印加するように更に構成される、請求項２に記載のメモリデバイス。
  4. 前記制御回路は、前記負電圧が前記消去ゲートに印加される間に、前記制御ゲートに正電圧を印加するように更に構成される、請求項１に記載のメモリデバイス。
  5. 前記制御回路は、前記負電圧が前記消去ゲートに印加される間に、前記選択ゲート、前記ソース領域、及び前記ドレイン領域の各々にゼロ電圧を印加するように更に構成される、請求項４に記載のメモリデバイス。
  6. 前記制御回路は、前記正電圧が前記消去ゲートに印加される間に、前記制御ゲートにゼロ電圧を印加するように更に構成される、請求項１に記載のメモリデバイス。
  7. 前記制御回路は、前記正電圧が前記消去ゲートに印加される間に、前記選択ゲート、前記ソース領域、及び前記ドレイン領域の各々にゼロ電圧を印加するように更に構成される、請求項６に記載のメモリデバイス。
  8. 前記制御回路は、前記正電圧が前記消去ゲートに印加される間に、前記制御ゲートに負電圧を印加するように更に構成される、請求項１に記載のメモリデバイス。
  9. 前記制御回路は、前記正電圧が前記消去ゲートに印加される間に、前記選択ゲート、前記ソース領域、及び前記ドレイン領域の各々にゼロ電圧を印加するように更に構成される、請求項８に記載のメモリデバイス。
  10. メモリセルを備えるメモリデバイスを動作させる方法であって、前記メモリセルは、
    半導体基板に形成されたソース領域及びドレイン領域であって、前記ソース領域と前記ドレイン領域との間に前記基板のチャネル領域が延在している、ソース領域及びドレイン領域と、
    前記チャネル領域の第１の部分の上方に配設され、前記チャネル領域の第１の部分から絶縁される、前記チャネル領域の前記第１の部分の伝導率を制御するための浮遊ゲートと、
    前記チャネル領域の第２の部分の上方に配設され、前記チャネル領域の第２の部分から絶縁される、前記チャネル領域の第２の部分の伝導率を制御するための選択ゲートと、
    前記浮遊ゲートの上方に配設され、前記浮遊ゲートから絶縁される、制御ゲートと、
    前記ソース領域の上方に配設され、前記ソース領域から絶縁され、かつ前記浮遊ゲートに隣接して配設され、前記浮遊ゲートから絶縁される、消去ゲートと、を有し、
    前記方法は、
    電子を前記消去ゲートから前記浮遊ゲートにトンネリングさせるために、負電圧を前記消去ゲートに印加することによって、プログラム動作を実行するステップと、
    電子を前記浮遊ゲートから前記消去ゲートにトンネリングさせるために、正電圧を前記消去ゲートに印加することによって、消去動作を実行するステップと、を含む、方法。
  11. 前記負電圧が前記消去ゲートに印加される間に、前記制御ゲートにゼロ電圧を印加するステップを更に含む、請求項１０に記載の方法。
  12. 前記負電圧が前記消去ゲートに印加される間に、前記選択ゲート、前記ソース領域、及び前記ドレイン領域の各々にゼロ電圧を印加するステップを更に含む、請求項１１に記載の方法。
  13. 前記負電圧が前記消去ゲートに印加される間に、前記制御ゲートに正電圧を印加するステップを更に含む、請求項１０に記載の方法。
  14. 前記負電圧が前記消去ゲートに印加される間に、前記選択ゲート、前記ソース領域、及び前記ドレイン領域の各々にゼロ電圧を印加するステップを更に含む、請求項１３に記載の方法。
  15. 前記正電圧が前記消去ゲートに印加される間に、前記制御ゲートにゼロ電圧を印加するステップを更に含む、請求項１０に記載の方法。
  16. 前記正電圧が前記消去ゲートに印加される間に、前記選択ゲート、前記ソース領域、及び前記ドレイン領域の各々にゼロ電圧を印加するステップを更に含む、請求項１５に記載の方法。
  17. 前記正電圧が前記消去ゲートに印加される間に、前記制御ゲートに負電圧を印加するステップを更に含む、請求項１０に記載の方法。
  18. 前記正電圧が前記消去ゲートに印加される間に、前記選択ゲート、前記ソース領域、及び前記ドレイン領域の各々にゼロ電圧を印加するステップを更に含む、請求項１７に記載の方法。
JP2021510104A 2018-08-23 2019-07-09 消去ゲートを有する分割ゲートフラッシュメモリセルのプログラミング方法 Active JP7116844B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862722107P 2018-08-23 2018-08-23
US62/722,107 2018-08-23
US16/209,515 US10714489B2 (en) 2018-08-23 2018-12-04 Method of programming a split-gate flash memory cell with erase gate
US16/209,515 2018-12-04
PCT/US2019/041080 WO2020040894A1 (en) 2018-08-23 2019-07-09 Method of programming a split-gate flash memory cell with erase gate

Publications (2)

Publication Number Publication Date
JP2021535531A JP2021535531A (ja) 2021-12-16
JP7116844B2 true JP7116844B2 (ja) 2022-08-10

Family

ID=69583741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021510104A Active JP7116844B2 (ja) 2018-08-23 2019-07-09 消去ゲートを有する分割ゲートフラッシュメモリセルのプログラミング方法

Country Status (7)

Country Link
US (1) US10714489B2 (ja)
EP (1) EP3841581B1 (ja)
JP (1) JP7116844B2 (ja)
KR (1) KR102290104B1 (ja)
CN (1) CN112585680B (ja)
TW (1) TWI757625B (ja)
WO (1) WO2020040894A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114335186A (zh) 2020-09-30 2022-04-12 硅存储技术股份有限公司 具有设置在字线栅上方的擦除栅的分裂栅非易失性存储器单元及其制备方法
US11545220B2 (en) * 2020-12-29 2023-01-03 Micron Technology, Inc. Split-gate memory cells
CN114743976A (zh) * 2022-05-10 2022-07-12 北京知存科技有限公司 半导体器件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003309193A (ja) 2002-04-18 2003-10-31 Hitachi Ltd 半導体集積回路装置及び半導体集積回路装置の製造方法
JP2009301703A (ja) 2009-09-24 2009-12-24 Renesas Technology Corp 半導体装置
US20170110194A1 (en) 2015-10-19 2017-04-20 Silicon Storage Technology, Inc. Power Driven Optimization For Flash Memory
JP2017522686A (ja) 2014-07-22 2017-08-10 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． スプリットゲートフラッシュメモリセルのセクタの一部分の消去を禁止するシステム及び方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5029130A (en) 1990-01-22 1991-07-02 Silicon Storage Technology, Inc. Single transistor non-valatile electrically alterable semiconductor memory device
US5386132A (en) 1992-11-02 1995-01-31 Wong; Chun C. D. Multimedia storage system with highly compact memory device
KR100232235B1 (ko) 1996-11-15 1999-12-01 김영환 비휘발성 메모리 장치
US6747310B2 (en) * 2002-10-07 2004-06-08 Actrans System Inc. Flash memory cells with separated self-aligned select and erase gates, and process of fabrication
US7315056B2 (en) 2004-06-07 2008-01-01 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with program/erase and select gates
US20090039410A1 (en) * 2007-08-06 2009-02-12 Xian Liu Split Gate Non-Volatile Flash Memory Cell Having A Floating Gate, Control Gate, Select Gate And An Erase Gate With An Overhang Over The Floating Gate, Array And Method Of Manufacturing
US8711636B2 (en) 2011-05-13 2014-04-29 Silicon Storage Technology, Inc. Method of operating a split gate flash memory cell with coupling gate
US8576648B2 (en) 2011-11-09 2013-11-05 Silicon Storage Technology, Inc. Method of testing data retention of a non-volatile memory cell having a floating gate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003309193A (ja) 2002-04-18 2003-10-31 Hitachi Ltd 半導体集積回路装置及び半導体集積回路装置の製造方法
JP2009301703A (ja) 2009-09-24 2009-12-24 Renesas Technology Corp 半導体装置
JP2017522686A (ja) 2014-07-22 2017-08-10 シリコン ストーリッジ テクノロージー インコーポレイテッドＳｉｌｉｃｏｎ Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． スプリットゲートフラッシュメモリセルのセクタの一部分の消去を禁止するシステム及び方法
US20170110194A1 (en) 2015-10-19 2017-04-20 Silicon Storage Technology, Inc. Power Driven Optimization For Flash Memory

Also Published As

Publication number Publication date
US20200066738A1 (en) 2020-02-27
EP3841581A1 (en) 2021-06-30
JP2021535531A (ja) 2021-12-16
KR20210019575A (ko) 2021-02-22
TWI757625B (zh) 2022-03-11
CN112585680A (zh) 2021-03-30
EP3841581B1 (en) 2022-06-15
TW202025160A (zh) 2020-07-01
CN112585680B (zh) 2021-12-14
KR102290104B1 (ko) 2021-08-17
WO2020040894A1 (en) 2020-02-27
US10714489B2 (en) 2020-07-14

Similar Documents

Publication Publication Date Title
JP6716022B2 (ja) 個々のメモリセルが読み出し、プログラミング、及び消去される３ゲートフラッシュメモリセルアレイ
JP6980699B2 (ja) 個々のメモリセル読み出し、プログラム及び消去を備えたフラッシュメモリアレイ
TWI545574B (zh) 位元組可抹除式非揮發性記憶體架構及其抹除方法
JP7116844B2 (ja) 消去ゲートを有する分割ゲートフラッシュメモリセルのプログラミング方法
TWI759900B (zh) 具有位元組抹除操作之四閘極分離式閘極快閃記憶體陣列
KR102431098B1 (ko) 바이트 소거 동작을 갖는 분리형 게이트 플래시 메모리 어레이
CN109328385B (zh) 采用单独存储器单元读取、编程和擦除的存储器单元阵列

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220608

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20220608

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220712

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220729

R150 Certificate of patent or registration of utility model

Ref document number: 7116844

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150