TW201732211A - 用於校正使用於形成熱施體的退火爐的方法 - Google Patents

用於校正使用於形成熱施體的退火爐的方法 Download PDF

Info

Publication number
TW201732211A
TW201732211A TW105141309A TW105141309A TW201732211A TW 201732211 A TW201732211 A TW 201732211A TW 105141309 A TW105141309 A TW 105141309A TW 105141309 A TW105141309 A TW 105141309A TW 201732211 A TW201732211 A TW 201732211A
Authority
TW
Taiwan
Prior art keywords
temperature
annealing
furnace
ingot
time
Prior art date
Application number
TW105141309A
Other languages
English (en)
Inventor
塞巴斯丁 杜博
約帝 弗曼
Original Assignee
原子能與替代能源公署
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 原子能與替代能源公署 filed Critical 原子能與替代能源公署
Publication of TW201732211A publication Critical patent/TW201732211A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1864—Annealing
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F27—FURNACES; KILNS; OVENS; RETORTS
    • F27D—DETAILS OR ACCESSORIES OF FURNACES, KILNS, OVENS, OR RETORTS, IN SO FAR AS THEY ARE OF KINDS OCCURRING IN MORE THAN ONE KIND OF FURNACE
    • F27D19/00—Arrangements of controlling devices
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F27—FURNACES; KILNS; OVENS; RETORTS
    • F27B—FURNACES, KILNS, OVENS, OR RETORTS IN GENERAL; OPEN SINTERING OR LIKE APPARATUS
    • F27B17/00—Furnaces of a kind not covered by any preceding group
    • F27B17/0016—Chamber type furnaces
    • F27B17/0025—Especially adapted for treating semiconductor wafers
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F27—FURNACES; KILNS; OVENS; RETORTS
    • F27D—DETAILS OR ACCESSORIES OF FURNACES, KILNS, OVENS, OR RETORTS, IN SO FAR AS THEY ARE OF KINDS OCCURRING IN MORE THAN ONE KIND OF FURNACE
    • F27D11/00—Arrangement of elements for electric heating in or on furnaces
    • F27D11/02—Ohmic resistance heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F27—FURNACES; KILNS; OVENS; RETORTS
    • F27D—DETAILS OR ACCESSORIES OF FURNACES, KILNS, OVENS, OR RETORTS, IN SO FAR AS THEY ARE OF KINDS OCCURRING IN MORE THAN ONE KIND OF FURNACE
    • F27D19/00—Arrangements of controlling devices
    • F27D2019/0003—Monitoring the temperature or a characteristic of the charge and using it as a controlling value

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thermal Sciences (AREA)
  • Electromagnetism (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本發明係關於一種用於校正爐的方法，使得半導體材料的試料能夠經受第一熱施體形成退火，第一退火依次包含爐的溫度的上升(P1)、設定溫度(TC)下的第一穩定時期(P2)以及爐的溫度的下降(P3)，此校正方法包含以下步驟：a)提供由半導體材料構成的校正片；b)判定校正片的間隙氧濃度；c)使校正片在爐中進行第二熱施體形成退火，第二退火包括與第一退火的溫度上升和下降相同的爐溫，以及設定時間的在設定溫度(TC)下的第二穩定時期；d)在第二退火期間判定在校正片中形成的熱施體的濃度；以及e)從間隙氧濃度、校正片的熱施體濃度以及設定時間判定在設定溫度(TC)下的等效退火時間，等效退火時間至少對應於爐的溫度的上升和下降。

Description

用於校正使用於形成熱施體的退火爐的方法
本發明係關於一種從半導體材料製成的晶錠製造晶圓的方法，尤其係相關於一種用於校正使用於形成熱施體於半導體材料試料中的退火爐的方法，該試料例如是晶錠的一段或晶錠切割出的錠磚。
製造高效光伏電池所使用的矽晶圓一般得自藉由柴可拉斯基(Czochralski(Cz))拉晶方法所得的單晶矽製成的晶錠(ingot)。這些晶圓較佳係透過將電子施體磷原子引入矽中的n型摻雜的形式。尤其是由於硼氧複合物的不存在減少矽中電荷載體的壽命，用磷(P)的n型摻雜係優於用硼(B)的p型摻雜。
當矽在熔融狀態時，藉由向矽熔體中添加磷粉或高度摻雜磷的矽晶圓，在晶錠拉引之前將磷摻入矽中。這種摻雜技術會有包含矽的污染之缺點。事實上，加入熔體的磷粉或矽晶圓內含金屬及碳。這些雜質與磷同時摻入矽，這種情形首先在熔體的階段，然後在晶錠的階段導致矽的污染。更且，鑑於磷的偏析係數低(0.35 左右)，磷濃度的顯著變化，且如此電阻率的顯著變化出現在晶錠的高度上。然而，光伏電池的性能取決於電阻率。自晶錠所得的光伏電池則將不具有相同的性能，且特別是不具有相同的光伏轉換效率。如此，晶錠的一部分可能不可用，這表示著晶圓供應商的財務損失。
為了避免這些缺點，已經開發了涉及熱施體的另一種摻雜技術。它係敘述於【F.Jay et al.,“High Quality Thermal Donor Doped Czochralski Silicon Ingot for Industrial Heterojunction Solar Cells”,EU PVSEC Proceedings 2015,pp.316-321】文件。當受到350℃及550℃之間的溫度加熱時，熱施體是由矽中所含的間隙氧(即氧原子佔據晶格中的間隙位置)產生的附聚物。每一個熱施體產生兩個自由電子，這產生矽的電阻率變化。
摻雜技術致使能得到實際上相同電阻率及僅內含很少雜質的晶圓。首先，單晶矽製成的晶錠係利用柴可拉斯基方法晶化。用於製備熔體的矽是本質的，且沒有自發地將摻雜劑引入熔體中。在這些狀態中，晶錠的電阻率僅取決於熱施體濃度。在晶錠的整個高度上量測到在晶化期間所形成的間隙氧濃度及熱施體的初始濃度。可在晶錠的每一個高度計算被產生以達到目標電阻率的額外熱施體的濃度。這些額外熱施體係在450℃下的退火期間形成。對於晶錠的每一高度，知道間隙氧濃度，計算得到額外熱施體所需的退火時間。晶錠則切割成段。因為在相同段計算的退火時間係實質相同，每一段係對應於一退火時間。最後，切割成晶圓前，將每個錠 段以相對應的時間在450℃下退火。
此晶圓製造方法的最重要步驟係不同晶錠段在450℃下退火。事實上，因錠段會破裂，所以當錠段被引入退火爐，然後從退火爐取出時必須避免溫度的突變。因而，在錠段已引入退火爐後建議逐漸增加溫度，並在錠段從退火爐退出之前一樣逐漸減少溫度。問題是很難知道熱施體形成的確切時間。事實上，熱施體亦係在爐的加熱階段(從350℃至450℃)以及冷卻階段(從450℃至350℃)期間形成。在退火期間形成的額外熱施體的量則不同於由目標電阻率計算而來的量，因而目標電阻率終究未達到。
如此，有需要提供一種校正爐的方法，使能當半導體材料的試料在此爐中受到一第一退火時以精確的方式控制熱施體的形成，此第一退火依次包含爐溫度的上升、設定溫度的上升後的穩定時期以及爐溫度的下降。
依據本發明，藉由提供以下的步驟來滿足此需要：a)提供由半導體材料構成的校正片；b)判定校正片的間隙氧濃度；c)使校正片在爐中經受第二熱施體形成退火，第二退火包含相同於第一退火的爐溫度的上升及下降以及一設定時間的設定溫度下的上升後的第二穩定時期；d)判定第二退火期間於校正片中所形成的熱施體濃度 ；以及e)從間隙氧濃度、校正片的熱施體濃度以及設定時間，判定在至少對應於該爐溫度的上升及下降的設定溫度下的等效退火時間。
換言之，此校正方法能判定至少部分對應爐的加熱及冷卻階段之例如450℃的設定溫度下的退火時間。特別是在上述製造晶圓的方法的領域之內，此資訊的認知是寶貴的。事實上，當爐係構造成來進行錠段的退火時，如此能考慮到爐的加熱及冷卻階段期間所形成的熱施體。藉由退火形成額外熱施體的量則較接近由目標電阻率所計算的量。如此校正方法致使能藉由熱施體而更精確調整電阻率。
第二退火的溫度上升及下降之間的第二溫度穩定時期保留更多時間讓校正片達到設定溫度。如此，校正片的溫度上升及下降對應於第一退火期間試料所經歷的溫度上升及下降(第一退火包含設定溫度下的第一溫度穩定時期)。
第二溫度穩定時期更使得可以在判定等效退火時間方面考慮試料溫度及設定溫度之間的差異，並以此來考慮傳遞到試料上的爐溫度不穩定性的潛在現象。
有利地，校正片具有相同於試料的幾何和尺寸。因為校正片及試料會精確地經受相同的溫度上升及下降，校正精確度因此獲得改進。
設定時間有利地在30秒和2小時之間。
在一較佳實施例中，對於具有不同設定時間 值的複數個校正片執行步驟a)-e)，產生複數個等效時間值，且校正方法更包含一步驟：判定設定時間值，超過該設定時間值，等效時間係與設定時間無關。
校正片係切自依據柴可拉斯基方法晶化的半導體材料晶錠較為有利，且較佳地，切自最後晶化的晶錠的一部分。
校正片的間隙氧濃度則可藉由量測至少一個來自切割晶錠的切屑(scrap)上的間隙氧濃度判定，在晶錠中該切屑係相鄰於該校正片。
熱施體濃度可從電阻率或自由電荷載體濃度的第一量測且該熱施體濃度可從電阻率或自由電荷載體濃度的第二量測來判定，該第一量測在晶錠中相鄰於校正片的第一晶圓上的第二退火之前進行，該第二量測係在取自校正片的第二晶圓上的第二退火之後進行。
較佳地，半導體材料晶錠係得自本質半導體材料的熔體。
40‧‧‧校正片
41‧‧‧切屑
410‧‧‧內面
42‧‧‧晶圓片
50‧‧‧超出階段
80‧‧‧校正片
81、81’‧‧‧晶圓
810、820、830‧‧‧校正片部分
83‧‧‧晶圓
本發明的其它特徵及優點將由以下的敘述顯現，以下的敘述參考所附圖式用來作為說明之用，但並非用來限制本發明，其中：第1圖顯示熱施體形成退火期間的一爐的溫度曲線以及置放於爐中的半導體試料的溫度曲線；第2圖顯示退火期間的試料的另一溫度曲線，相等於第1圖所顯示的溫度曲線； 第3圖顯示依據本發明的校正方法的步驟；第4圖顯示獲得用於進行依據本發明的校正方法的校正片的方式；第5圖及第6圖分別顯示退火期間的試料及爐的溫度的超出(相較於設定溫度)以及在本發明的方法中以什麼樣的方式來完全考慮此超出；第7圖顯示隨著晶錠的固化分數變化而改變之Cz型矽晶錠晶化期間所形成的熱施體濃度；第8A圖顯示量測電阻率或自由電荷載體濃度的步驟，該步驟係在校正片的熱施體形成退火之前；以及第8B圖顯示量測電阻率或自由電荷載體濃度的步驟，該步驟係在校正片的熱施體形成退火之後。
為了更詳細說明起見，在所有圖式中，相同或相似元件係以相同元件符號標示。
第1圖顯示爐內溫度TF的例示曲線以及當半導體材料製成的試料經受爐中熱施體形成退火時此試料內溫度TS的例示曲線。試料可以是錠段或晶錠切割出的錠磚。錠磚具有基本上為長方體的形狀和能夠獲得正方形或擬似正方形的晶圓，該等晶圓則將用來製造光伏電池。而圓柱狀的錠段係適用於微電子工業，其中晶圓係圓形的。
試料的退火包含爐溫度TF從室溫Tamb(例如25℃)上升至設定溫度TC的加熱階段P1。在第1圖的例子中，設定溫度TC等於450℃。加熱階段P1隨後是設定溫度 TC下一設定時間tc的穩定時期P2。設定時間tc係在爐的編程期間指定的退火時間，在該退火時間中爐視為是在設定溫度TC(450℃)。此退火時間從例如透過熱電偶測量的爐的溫度TF達到450℃的時刻開始計時。當退火時間停止時，爐溫度TF開始下降。事實上，溫度穩定時期P2之後係冷卻階段P3，在該冷卻階段P3中溫度TF從450℃下降至室溫Tamb。
如在第1圖中可看出，配置在爐中的試料的溫度TS不是一直等於爐內的溫度TF，特別是在加熱階段P1及冷卻階段P3期間，由於試料的熱慣性，試料的溫度曲線較爐溫度曲線延遲。該延遲在第1圖中用時間“td”表示，在該td期間，爐內的溫度TF等於450℃，但試料的溫度TS小於450℃。
當試料的溫度TS係在Tmin=350℃和Tmax=550℃之間時熱施體形成於試料中。假設在第1圖的示例中試料的溫度TS不超過450℃，熱施體此處在350℃至450℃的溫度範圍內唯一地形成。退火期間所產生的熱施體量可以以溫度曲線TS之下及方程式T(t)==Tmin=350℃的直線之上的面積S表示。一般而言，面積S愈大，產生的熱施體量愈大(熱施體量隨著溫度及退火時間增加)。
然後，應注意的是這些熱施體係形成於爐的加熱階段P1及冷卻階段P3期間的部分。時間tDT，換言之熱施體形成的實際時間係大於設定時間tc，在tDT期間試料的溫度TS係在350℃和450℃之間。因而，差異存在於設定時間tc(爐編程期間由操作者指定)期間所形成的熱 施體量和藉由整體退火所形成的熱施體量之間。
更且，在延遲時間td(穩定時期P2)期間，因為試料的溫度TS還未到達設定溫度TC，所以熱施體形成的動能(kinetic)未如預期。此延遲因此有助於產生設定時間tc和整體退火之間熱施體量的差異。然而，這種助益相較於階段P1及P3的助益大致上是小的。
如此，當爐係藉由固定450℃下的穩定時期P2的設定時間tc設置時，應考慮的是熱施體的形成亦會在加熱階段P1及冷卻階段P3的期間發生且應考慮的是試料的溫度TS可能不同於部分的穩定時期P2期間的設定溫度TC。這使得能更精確地控制退火期間所形成的熱施體量。
因為試料溫度的確切曲線TS(t)未知，加熱階段P1及冷卻階段P3期間的熱施體形成的動能係難以建立。如此不能簡單地判定熱施體的哪個部分在階段P1及P3期間形成。
以下所述的校正方法使得可能克服這些困難。該方法作了假設：試料在退火期間的溫度恆定並等於450℃，然後(唯一地)判定450℃下的退火時間，該退火時間以下稱為teq，一方面等於溫度上升和下降的階段，另一方面等於穩定時期P2期間的溫度TS和TC之間的(潛在)差異。
第2圖顯示在此一假設中的截面溫度的曲線TS’(t)。此曲線等於第1圖所顯示的在350℃和450℃之間變化及時間tDT的溫度曲線TS(t)。在上文中用於指定時間teq或第2圖的輪廓的術語“等效”表示所形成的熱施體的 量是相同的。
溫度曲線TS’(t)具有鈍齒狀(crenelated)形狀，瞬間的溫度上升及下降且450℃下的穩定時期的總時間ttot等於設定時間tc和等效時間teq的總和：ttot=tc+teq (1)
如上所述，等效時間teq考慮爐的溫度的上升及下降的階段期間的熱施體形成以及設定時間tc期間的潛在溫度差異。等效時間teq隨所使用的爐、加熱及冷卻條件、截面的幾何及尺寸變化而變化。在某些情形下，特別是當延遲時間td顯著時，等效時間teq可採取一負值。換言之，退火期間所形成的熱施體的“真實”量係少於設定時間tc的450℃(唯一地)下的退火的熱施體的量。
依據介紹中所述的獲得晶圓的方法，450℃下的總退火時間ttot例如是從“目標”熱施體濃度(本身自目標電阻值推斷)以及試料中的間隙氧濃度所計算的時間。
知道450℃下的等效退火時間teq使得可能判定(使用上述關係式(1))設定時間tc的確切值以編程而達到“目標”熱施體濃度。
第2圖顯示容許判定等效時間teq的校正退火爐的方法的步驟S1至S5。
在步驟S1，提供有與試料相同的半導體材料所構成的校正片，以便熱施體形成的動能能夠相同。試料及校正片例如由矽晶製成。通稱為“Cz”矽之藉由柴可拉斯基方法所獲得的單晶矽較佳係來自坩堝中的定向凝固法的多晶矽，因為它具有較高的間隙氧濃度。熱施體 則可大量產生，這改進了校正精確性。
如此，在校正方法的一實施例中，校正片係切自晶化自矽熔體的Cz矽的晶錠。較佳地，使用來形成矽熔體的矽的載荷未摻雜，也就是說由本質的矽所製成且無摻雜劑加到熔體。因此，熔體的矽在拉製錠的時刻是本質(intrinsic)的。如此，材料電阻率將不受熱施體唯一影響，這改進了校正精確性。
對於透過柴可拉斯基方法獲得的半導體材料以外的半導體材料，半導體材料的間隙氧濃度係有利地大於1017cm-3。因為碳係限制熱施體形成的元素，它在此半導體材料的濃度係有利地少於1017cm-3。
步驟S2包括判定校正片的間隙氧濃度[Oi]。間隙氧濃度[Oi]濃度可藉由通常稱為“Whole-rod FTIR”的紅外線光譜技術以非破壞性方式直接在校正片上量測，此技術得自傅立葉變換紅外光譜(FTIR)，在於用紅外光束掃描校正片。由校正片吸收紅外光束使得可能判定校正片中的間隙氧濃度。
另外地，當已自一晶錠切出校正片，間隙氧濃度[Oi]可藉由相鄰於校正片的晶錠的一部分上的FTIR量測。這使得可以保護校正片免於測量濃度[Oi]所需的處理，特別是免於表面拋光。然後可以引導假設在相鄰部分上測量的間隙氧濃度等於校正片的間隙氧濃度[Oi]。
例如，當校正片係晶段，濃度[Oi]可在兩個晶圓或位在校正片的任一側上的薄片中之一上或這晶圓的僅一片上藉由FTIR量測。較佳地，晶圓(或晶圓片)具 有大於或等於100μm的厚度且它的表面在進行FTIR之前被拋光。
第4圖顯示校正片係切自晶錠的錠磚40的情形。有利地在來自晶錠的切割的切屑41中之任一者量測校正片的間隙氧濃度[Oi]，且較佳係於對應於切割面的內面410量測校正片的間隙氧濃度[Oi]。可再次使用FTIR技術(在內面的拋光之後)。
第4圖亦顯示位於緊接於校正片的側面的上方、下方及其上的晶錠中的晶圓片42。如上所述，間隙氧濃度[Oi]亦可量測於這些晶圓片42中之任一個上。氧濃度因此可被量測於一些晶圓片42上，例如分別位於校正片之上及之下的兩個晶圓片，且校正片的濃度[Oi]則係假定等於量測於晶圓片42上的氧濃度平均值。
紅外光譜(FTIR,Whole-rod FTIR)外的技術可用來量測校正片的間隙氧濃度[Oi]。尤其是可使用敘述於專利公報FR2964459的技術。技術可被應用於一矽晶圓(如在專利公報FR2964459中所述)、一晶圓片42、切自晶錠或者校正片40的切屑41。
在第3圖的步驟S3，校正片係經受包含相同於試料的退火的溫度上升及下降(第1圖)的溫度上升及下降的熱施體形成退火。爐的加熱及冷卻條件因此在試料的退火及校正片的退火之間係相同的。校正片的退火期間的爐的溫度達到此處設定在450℃的設定溫度TC，然後再度下降至室溫。
如同試料的退火，校正片的退火步驟S3更包 含溫度上和和下降之間的設定溫度TC下的穩定時期。穩定時期的設定時間以下稱為tc’。退火階段S3期間的穩定時期使校正方法可考慮試料的溫度及設定時間tc’期間的設定溫度TC之間的所有潛在差異，該等差異包含對應於試料及爐的溫度曲線之間的延遲之間td的差異，因為校正片如此更容易到達設定溫度TC。此穩定時期尤其使得能夠考慮調節穩定時期開始時的爐溫度的問題。(450℃下的退火的)時間teq就所形成的熱施體的量而論等效於溫度上升和下降的階段以及在時間tc’(包括延遲td)期間的溫度的電位差的促成。
步驟S3的穩定時期的設定時間tc’不必等於試料的退火的設定時間tc。事實上，此穩定時間的目的僅係將退火S3期間的校正片的溫度靠近試料的溫度TS，以便盡可能改善等效時間teq的判定。
較佳地，校正片具有與試料相同的幾何及相同的尺寸。校正片及試料將如此以相同的方式響應於爐溫度的上升及下降(在兩個片之間的熱慣性係相同)。這使得可以大量改進校正精確性。
然後，在S4中，校正片的退火S3期間所形成的熱施體濃度[DT]被判定。退火S3期間所形成的熱施體可加至起初出現在校正片中的熱施體以及晶錠冷卻期間已產生的熱施體。校正片如此可進行初步退火以破壞這些最初熱施體，例如在650℃下進行30分鐘。
濃度[DT]較佳係得自電阻率或自由電荷載體濃度的兩個值，該兩個值分別在熱施體形成退火S3之前 和之後量測。事實上，熱施體的外觀導致自由電荷載體濃度及如此電阻率的變化。“自由電荷載體”係被認為在指在半導體材料中自由循環的電荷載體(即電子或電洞)且該等電荷載體負責材料的電導性。它們的濃度取決於半導體材料(p型或n型)的最初摻雜程度，該半導體材料已經藉由濃度[DT]中的熱施體(“電子施體”缺陷)的形成而得到加強或補償。
電阻率-或自由電荷載體濃度-的第一量測係因此在退火S3之前進行且電阻率-或自由電荷載體濃度-的第二量測係在退火S3之後進行。電阻率可藉由四點方法、范德堡(Van der Pauw)方法、藉由電感耦合或衍生自傅立葉電流量測。自由電荷載體濃度可藉由霍爾(Hall)效應、藉由光致發光，藉由分析由自由電荷載體引起的紅外輻射的吸收(稱為FCA(自由載體吸收)分析)，或從C-V測量推導。
在步驟S4的實施例中，第一和第二量測在校正片(40)的表面的相同區域進行。在一變化實施例中，第一量測係在相鄰於晶錠中的校正片的晶圓上進行，例如位於緊鄰校正片之上或之下(或兩者且然後計算平均值)的晶圓，以及第二量測係在取自校正片的表面或取自校正片的內部的晶圓進行。然後該晶圓可用來量測電阻率並判定氧濃度[Oi](步驟S2)。
當在校正片的外部進行電阻率量測時，也就是說相鄰於晶錠的一部分上進行時，可以外推所測量的電阻率值以判定校正片的電阻率。校正片的外部的自由 電荷載體濃度的量測亦相同。
熱施體濃度[DT]可使用電荷載體的電阻率和遷移率的通常關係從電阻率(或自由電荷載體濃度)的量測值計算。然而較佳地，如在專利公報FR2964459所示。修正遷移率關係以便考慮熱施體的影響。
最後，在步驟S5，TC=450℃下的退火的總時間ttot係從分別在步驟S2及S4判定的間隙氧濃度[Oi]以及校正片的熱施體濃度[DT]判定，該退火就熱施體的激活而論等效於步驟S3(爐的溫度的上升及下降、溫度的不穩定階段、450℃下的穩定時期)所進行的退火。
時間ttot可使用取自【Wijaranakula C.A.et al.,“Formation kinetics of oxygen thermal donors in silicon”,Appl.Phys.Lett.59(13),pp.1608,1991】文章的關係計算。文章描述藉由450℃下退火的熱施體形成的動能。
依據上述的文章，熱施體濃度[DT]、間隙氧[Oi]的最初濃度以及450℃下的退火時間t係由下面的關係式連結：
Do：450℃下間隙氧的擴散係數(Do=3.5×10-19cm2/s)。
藉由以步驟S2及S4分別量測的值替換上面關係式(2)的項[DT]及[Oi]，得到等於所需的總時間ttot的t值。
為了計算總時間ttot，因為等於450℃的設定 溫度TC係較佳選為進行晶錠試料的退火，上述關係式(2)係有利的，以便調整晶錠試料的電阻率。450℃的溫度事實上係在該450℃熱施體形成的動能係最好控制的。更且，450℃建構熱施體形成率和所得的最大濃度之間良好的妥協。
可選擇地，時間ttot可利用其它數學式或算術判定，對於不同氧濃度[Oi]，給予熱施體濃度[DT]作為450℃下退火時間t的函數。
對於不同於450℃的設定溫度，由於【Londos C.A.et al.,“Effect of oxygen concentration on the kinetics of thermal donor formation in silicon at temperatures between 350 and 500℃”,Appl.Phys.Lett.62(13),pp.1525,1993】文章的教示，數學式或算術係可特別適應。此文章亦描述矽中熱施體的動能，但是退火溫度在350℃和500℃之間。
450℃下的等效退火時間teq則係藉由從總時間ttot(參見關係式(1))減去設定時間tc’，而從總時間ttot及設定時間tc’判定。可選擇地，等效時間teq的判定可從氧濃度[Oi]、熱施體濃度[DT]以及設定時間tc’在單一計算步驟進行。
校正方法的步驟S1至S5未必要依照相關於第3圖所敘述的次序進行。特別地，量測氧濃度[Oi]的步驟S2可在校正片的退火S3之後完成，而不是在之前。事實上，熱施體形成退火實際上對間隙氧濃度不具影響。在校正片已經受步驟S3之後，氧濃度[Oi]因此可量測於取 自校正片內部的晶圓上。步驟S2亦能在判定藉由退火S3形成的熱施體濃度的步驟S4之後進行。
雖然不是很經常，但試料溫度和設定溫度TC之間的差異可出現在試料退火的設定時間tc結束時。為了能考慮這些晚期的差異，退火S3的設定時間tc’必須至少與這些溫度差所涉及的階段的時間一樣長。
退火S3的設定時間tc’可隨校正片的形狀和尺寸(尤其是若它們係不同於試料的形狀和尺寸)、半導體材料的間隙氧濃度以及用於進行退火的爐的變化而改變。例如，當已知爐的溫度較穩定時，可選擇短時間tc’。那麼，校正方法在執行時間上增加。
除非另有說明，否則選擇用於校正的設定時間tc’將有利地選擇於30秒和2小時之間。此時間範圍於足夠長使得校正片的體積中的溫度(在設定溫度)係穩定的時間和使得在校正片的穩定時期所得的熱施體量相對於溫度上升及下降的階段期間所得的熱施體量不佔優勢的短時間之間建構一良好的妥協。穩定時期期間所得的熱施體量對溫度上升及下降的階段期間所得的熱施體量的比率係有利地少於10。
在某些退火爐及/或對於某些試料尺寸，由於爐溫度調節的問題，試料的溫度TS在穩定時期P2期間的相當長時間期間可能不穩定。
例如，在穩定時期P2開始時、溫度上升階段P1之後不久，試料溫度TS可超出設定溫度TC。校正方法使得可以至少部分考慮這種超出(如在設定時間tc’期間 溫度與設定溫度TC的任何差異)，且如果退火S3的設定時間tc’大於或等於超出時間，以完全方式考慮這種超出。然而，因為超出的時間係未知，可能無法保證選擇的設定時間tc’將整體考慮超出。
為了克服此問題，校正方法(亦即，步驟S1至S5)可利用複數個校正片進行數次，較佳在4和10次之間。使用的校正片在每一方面(材料、形狀以及尺寸)相同係有利地。不同的設定時間tc’值被選擇用於校正片的退火S3。除了設定時間外，對於所有校正片，退火S3係相同的。
作為一例，第5圖顯示爐溫度TF及試料溫度TS超出設定溫度TC的超出階段50於穩定時期P2的水平。標示為tc1’至tc6’的設定時間的六個不同值係選擇於30秒和2小時之間。值tc1’至tc6’係選擇以包覆一寬時間範圍，使得它們其中至少一個大於超出時間。
之後可獲得有關於不同校正片且相關聯於對應設定時間tc1’至tc6’的複數個等效時間teq1-teq6值。然後，在一最終步驟期間，判定最小設定時間，超過該最小設定時間，等效時間teq係固定的。最小設定時間的判定可以在將隨著對應的設定時間值的變化所獲得的等效時間值轉移到圖表上之後執行。
第6圖對應於第5圖的示例的圖表teq(tc’)。在圖表中可從tc’=tc4’看出等效時間teq與設定時間tc’無關。事實上，如在第5圖可看出，“tc4’”是覆蓋整個超出的設定時間值中的最小值。
如此，最小設定時間的判定保證在穩定時期開始時的溫度的超出(並且以更一般的方式，設定溫度Tc和試料的溫度之間的任何差異)係全面考慮。針對每一爐及/或每一大小的試料，可判定最小設定時間。
應注意的是較佳利用大尺寸的校正片判定最小設定時間，因為這樣的片會放大溫度的不穩定性的問題。而後，該最小設定時間能被使用於較小尺寸的片。
如上面所述，校正片可從晶化自本質矽熔體的Cz矽的晶錠獲得。第7圖係於此晶錠的晶化期間形成的最初熱施體濃度[DTi]隨著晶錠的固化分數fs(表示為晶錠的總長度的%)變化的圖表。
從圖表可推導的是晶錠的最初熱施體濃度[DTi]急遽減少，且然後維持於一低水平。從大約25%的固化分數fs，所有的濃度值[DTi]係小於或等於3×1014cm-3。
這個低濃度[DTi]的範圍被認為是晶錠最後固化的部分，被稱為“晶錠腳(ingot foot)”。因為晶錠腳係與融熔的矽熱接觸的時間少於晶錠頭，晶錠腳內含較晶錠頭為少的最初熱施體，晶錠頭亦即晶錠首先固化的部分。
當校正片得自Cz矽的晶錠時，校正片係有利地切自晶錠根端(butt)(fs 25%)。然後，可假設最初熱施體濃度[DTi]相較於退火S3期間所形成的熱施體的濃度[DT]是可忽略的。這使得可以藉由在判定熱施體濃度[DT]的步驟S4使用單一值的電阻率或自由電荷載體濃度簡化校正方法。事實上，自由電荷載體濃度則係假設等 於兩倍的熱施體濃度[DT]。
現就第8A圖及第8B圖敘述校正方法的一例示實施例。此示例有關於Cz矽的正方形截面等於156×156mm2且100mm高度的磚狀試料。期望的是使該試料在空氣下進行熱施體形成退火，退火包含450℃下的穩定時期。使用的退火爐係利用金屬電阻加熱。為了避免破裂的風險，供應以下冷卻程序：-在450℃下的穩定時期及爐門保持關閉30分鐘之後關閉供應至金屬電阻的電源；-在爐門打開之後，晶磚留在爐中兩個小時；然後-晶磚從爐中移開並留在室溫下。
校正片80(第8A圖)係從得自電子級的本質矽負載的Cz矽錠提取。晶錠的直徑係9英吋。校正片80係鋸切自位於大於50%的分數fs之最後固化的錠部分。校正片80具有相同於試料(156mm×156mm×100mm)的形狀及尺寸。
兩個晶圓81和81’亦係切自晶錠，分別位於校正片80的上方及下方。這些晶圓具有主方形表面(156×156mm2)及大約500μm的厚度。
由於專利公報FR2964459中所述的技術，間隙氧濃度[Oi]係量測(步驟S2)於每一晶圓81,81’的主表面中之一的中心。濃度[Oi]在上晶圓81上等於8.32×1017cm-3且在下晶圓81’上等於8.38×1017cm-3。電阻率亦係量測於晶圓81和81’的中心。該電阻率在上晶圓81上等於38Ω.cm且在下晶圓81’上等於40Ω.cm。假設是校 正片80中的濃度[Oi]及電阻率的值係等於在兩個晶圓81和81’上所量測的值的平均。
校正片80以450℃下的穩定時期於相同的爐中經受退火等於30分鐘的設定時間(步驟S3)。使用相同的冷卻程序。
退火結束時，校正片被鋸切成三個部分810,820及830(第8B圖)。取自校正片80的中心的部分係一正方形、厚度等於大約500μm的晶圓820，退火之後的電阻率係量測於晶圓820的主表面中之一的中心。
退火期間形成於校正片80的熱施體濃度[DT]係計算自晶圓83上的退火前的平均電阻率值以及退火後所量測的電阻率值。在此示例中該熱施體濃度[DT]等於9.05×1013cm-3。
最後，等於爐的加熱和冷卻階段以及試料的溫度與450℃相比的任何差異的450℃下的退火時間teq係知道熱施體濃度[DT]以及間隙氧濃度[Oi]，使用關係式(2)計算在此示例中該退火時間teq係等於12分鐘。
對本發明所屬技術領域中具有通常知識者而言，校正方法的許多變形及修改將變得顯而易見。尤其是，在第一電阻率(或自由電荷載體濃度)量測之前，校正方法可包含一步驟：校正片經受於在大於或等於600℃下的退火。此600℃或以上的退火消除晶錠晶化期間所形成的熱施體。最初電阻率值(退火S3之前)則較高，這使得可以改善退火S3過程中所形成的熱施體濃度的計算。大於或等於600℃下的退火亦可在校正方法結束時進行 以破壞退火S3期間所形成的熱施體。有利地，隨後是電阻率(或自由電荷載體濃度)測量，目的是提高計算的精確度。
最後，儘管已經描述了關於由矽製成之試料和校正片的校正方法，但校正方法能應用至其它半導體材料，例如鍺或矽-鍺合金。鍺係潛在的候選物，因為氧基熱施體亦能藉由鍺的退火來形成。

Claims (9)

  1. 一種用於校正爐的方法，該爐使得半導體材料的試料能夠經受第一熱施體形成退火，該第一退火依次包含該爐的溫度的上升(P1)、設定溫度(TC)下的第一穩定時期(P2)以及該爐的溫度的下降(P3)，該方法包含以下步驟：a)提供(S1)由該半導體材料構成的校正片(40,80)；b)判定(S2)該校正片的間隙氧濃度；c)使(S3)該校正片在該爐中進行第二熱施體形成退火，該第二退火包括該爐的溫度的上升和下降，以及設定時間(tc’)之在設定溫度(TC)下的第二穩定時期，該第二退火之該爐的溫度的上升和下降係與該第一退火之該爐的溫度的上升和下降相同；d)在該第二退火期間判定(S4)在該校正片中形成的熱施體的濃度；以及e)從該間隙氧濃度、該校正片的熱施體濃度以及設定時間(tc’)判定(S5)在該設定溫度(TC)下的等效退火時間(teq)，該等效退火時間(teq)至少對應於該爐溫度的上升和下降。
  2. 如請求項1之方法，其中該校正片(40,80)具有相同於該試料的幾何及尺寸之幾何及尺寸。
  3. 如請求項2之方法，其中該設定時間(tc’)係包含於30秒及2小時之間。
  4. 如請求項1或2之方法，其中步驟a)至e)係進行於複數個具有不同設定時間(tc’)值的校正片，產生複數個等效時 間(teq)值，並更包含判定該設定時間值的步驟，在該設定時間值之上該等效時間(teq)與該設定時間(tc’)無關。
  5. 如請求項1至4中任一項之方法，其中該校正片(40,80)係切自依據柴可拉斯基(Czochralski(Cz))方法所晶化的半導體材料晶錠。
  6. 如請求項5之方法，其中該校正片(40)的該間隙氧濃度係藉由量測得自該晶錠的切割的至少一個切屑(41)上的該間隙氧濃度判定，在該晶錠中該切屑(41)係相鄰於該校正片(40)。
  7. 如請求項5或6之方法，其中該熱施體濃度係從該電阻率或該自由電荷載體濃度的一第一量測且從該電阻率或該自由電荷載體濃度的一第二量測來判定，該第一量測係在該晶錠中相鄰於該校正片(80)的一第一晶圓(81,81’)上的該第二退火(S3)之前進行，該第二量測係於取自該校正片(80)的一第二晶圓(820)上的該第二退火(S3)之後進行。
  8. 如請求項5至7中任一項之方法，其中該半導體材料晶錠係得自本質半導體材料的熔體。
  9. 如請求項8之方法，其中該校正片(40,80)係切割自該最後晶化的晶錠的一部分。
TW105141309A 2015-12-21 2016-12-14 用於校正使用於形成熱施體的退火爐的方法 TW201732211A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1562979A FR3045831B1 (fr) 2015-12-21 2015-12-21 Procede d'etalonnage d'un four de recuit utilise pour former des donneurs thermiques

Publications (1)

Publication Number Publication Date
TW201732211A true TW201732211A (zh) 2017-09-16

Family

ID=55346099

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105141309A TW201732211A (zh) 2015-12-21 2016-12-14 用於校正使用於形成熱施體的退火爐的方法

Country Status (7)

Country Link
US (1) US10240871B2 (zh)
EP (1) EP3184673B1 (zh)
JP (1) JP2017141142A (zh)
KR (1) KR20170074192A (zh)
CN (1) CN106894093A (zh)
FR (1) FR3045831B1 (zh)
TW (1) TW201732211A (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7080017B2 (ja) * 2017-04-25 2022-06-03 株式会社Sumco ｎ型シリコン単結晶のインゴット、シリコンウェーハ、およびエピタキシャルシリコンウェーハ
JP6669133B2 (ja) * 2017-06-23 2020-03-18 株式会社Sumco シリコンウェーハのサーマルドナー生成挙動予測方法、シリコンウェーハの評価方法およびシリコンウェーハの製造方法
US10793969B2 (en) * 2018-06-27 2020-10-06 Globalwafers Co., Ltd. Sample rod growth and resistivity measurement during single crystal silicon ingot production
US10781532B2 (en) * 2018-06-27 2020-09-22 Globalwafers Co., Ltd. Methods for determining the resistivity of a polycrystalline silicon melt
EP3623801B1 (en) * 2018-09-14 2022-11-02 Commissariat à l'Energie Atomique et aux Energies Alternatives Method for determining the thermal donor concentration of a semiconductor sample
CN113281304B (zh) * 2021-04-01 2023-11-21 上海新昇半导体科技有限公司 一种退火炉降温速率校准的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1493179B1 (en) * 2002-04-10 2007-12-12 MEMC Electronic Materials, Inc. Silicon wafer and process for controlling denuded zone depth in an ideal oxygen precipitating silicon wafer
FR2858462B1 (fr) * 2003-07-29 2005-12-09 Soitec Silicon On Insulator Procede d'obtention d'une couche mince de qualite accrue par co-implantation et recuit thermique
JP5276863B2 (ja) * 2008-03-21 2013-08-28 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ
FR2964459B1 (fr) 2010-09-02 2012-09-28 Commissariat Energie Atomique Procede de cartographie de la concentration en oxygene
FR2997096B1 (fr) * 2012-10-23 2014-11-28 Commissariat Energie Atomique Procede de formation d'un lingot en silicium de resistivite uniforme
FR3009380B1 (fr) * 2013-08-02 2015-07-31 Commissariat Energie Atomique Procede de localisation d'une plaquette dans son lingot

Also Published As

Publication number Publication date
JP2017141142A (ja) 2017-08-17
US10240871B2 (en) 2019-03-26
EP3184673B1 (fr) 2019-01-23
FR3045831A1 (fr) 2017-06-23
US20170176105A1 (en) 2017-06-22
CN106894093A (zh) 2017-06-27
KR20170074192A (ko) 2017-06-29
EP3184673A1 (fr) 2017-06-28
FR3045831B1 (fr) 2018-01-26

Similar Documents

Publication Publication Date Title
TW201732211A (zh) 用於校正使用於形成熱施體的退火爐的方法
JP6419811B2 (ja) インゴットにおけるウェハの位置を決定する方法
JP6682269B2 (ja) 一様な抵抗を有するドーピングされたシリコンインゴットを形成する方法
Schindler et al. Solar cell efficiency losses due to impurities from the crucible in multicrystalline silicon
JP5772553B2 (ja) シリコン単結晶の評価方法およびシリコン単結晶の製造方法
JP6553286B2 (ja) 単結晶成長方法
JP5120337B2 (ja) シリコン単結晶の製造方法、シリコン単結晶の温度推定方法
US9809901B2 (en) Method for manufacturing silicon single crystal
TW201715611A (zh) 矽晶圓之良否判斷方法、使用該方法之矽晶圓製造方法以及矽 晶圓
TWI746494B (zh) 調整製造中之半導體錠之電阻的方法
TW201938851A (zh) 矽融液的對流圖案推測方法、矽單結晶的氧濃度推測方法、矽單結晶的製造方法及矽單結晶的拉引裝置
US11359305B2 (en) Method for validating the thermal history of a semiconductor ingot
WO2019123706A1 (ja) 金属汚染評価方法
JP5817542B2 (ja) シリコン基板の製造方法
JP2013129580A (ja) 多結晶シリコンインゴットの製造方法
Boulfrad et al. Enhanced performance in the deteriorated area of multicrystalline silicon wafers by internal gettering
JP4715528B2 (ja) 電子デバイス用半絶縁性ＧａＡｓウェハ及びその製造方法
Ryningen et al. The effect of crucible coating and the temperature field on minority carrier lifetime in directionally solidified multicrystalline silicon ingots
CN104136664B (zh) 固相原料的热处理方法、其装置以及锭块、加工物及太阳能电池的制造方法
Mukaiyama et al. Evaluation of numerical simulation of constitutional supercooling during heavily Boron-Doped silicon crystal growth using Cz method