JP2017141142A - 熱ドナーの形成に使用するアニール炉を較正する方法 - Google Patents

熱ドナーの形成に使用するアニール炉を較正する方法 Download PDF

Info

Publication number
JP2017141142A
JP2017141142A JP2016240061A JP2016240061A JP2017141142A JP 2017141142 A JP2017141142 A JP 2017141142A JP 2016240061 A JP2016240061 A JP 2016240061A JP 2016240061 A JP2016240061 A JP 2016240061A JP 2017141142 A JP2017141142 A JP 2017141142A
Authority
JP
Japan
Prior art keywords
calibration
temperature
furnace
ingot
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2016240061A
Other languages
English (en)
Inventor
セバスチャン・デュボワ
Dubois Sebastien
ジョルディ・ベイルマン
Veirman Jordi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of JP2017141142A publication Critical patent/JP2017141142A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02Heat treatment
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F27FURNACES; KILNS; OVENS; RETORTS
    • F27DDETAILS OR ACCESSORIES OF FURNACES, KILNS, OVENS, OR RETORTS, IN SO FAR AS THEY ARE OF KINDS OCCURRING IN MORE THAN ONE KIND OF FURNACE
    • F27D19/00Arrangements of controlling devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1864Annealing
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F27FURNACES; KILNS; OVENS; RETORTS
    • F27BFURNACES, KILNS, OVENS, OR RETORTS IN GENERAL; OPEN SINTERING OR LIKE APPARATUS
    • F27B17/00Furnaces of a kind not covered by any preceding group
    • F27B17/0016Chamber type furnaces
    • F27B17/0025Especially adapted for treating semiconductor wafers
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F27FURNACES; KILNS; OVENS; RETORTS
    • F27DDETAILS OR ACCESSORIES OF FURNACES, KILNS, OVENS, OR RETORTS, IN SO FAR AS THEY ARE OF KINDS OCCURRING IN MORE THAN ONE KIND OF FURNACE
    • F27D11/00Arrangement of elements for electric heating in or on furnaces
    • F27D11/02Ohmic resistance heating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F27FURNACES; KILNS; OVENS; RETORTS
    • F27DDETAILS OR ACCESSORIES OF FURNACES, KILNS, OVENS, OR RETORTS, IN SO FAR AS THEY ARE OF KINDS OCCURRING IN MORE THAN ONE KIND OF FURNACE
    • F27D19/00Arrangements of controlling devices
    • F27D2019/0003Monitoring the temperature or a characteristic of the charge and using it as a controlling value

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thermal Sciences (AREA)
  • Electromagnetism (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】第1のアニールに半導体材料の試料が炉に供される時、熱ドナーの形成を正確に制御できる、炉の較正方法の提供。【解決手段】下記のa〜eのステップを含む、較正方法。a)半導体材料からなる較正小片を用意するステップ、b)較正小片の格子間酸素濃度を決定するステップ、c)較正小片を炉中で第2の熱ドナー形成アニールに供するステップであって、第2のアニールが、第1のアニールと同一である炉の温度の上昇および下降、ならびに設定温度TCにおける設定時間の第2のプラトーを含むステップ、d)第2のアニール中に較正小片に形成される熱ドナー濃度を決定するステップ、ならびにe)少なくとも炉の温度の前記上昇および下降に対応する、設定温度TCにおける等価アニール時間を、較正小片の格子間酸素濃度、較正小片の熱ドナー濃度および設定時間から決定するステップ【選択図】図1

Description

本発明は、半導体材料で作られたインゴットからのウエーハの製造に関する。より具体的には、本発明は、インゴットの切片またはインゴットから切り出したれんが状塊のような半導体材料の試料において、熱ドナーを作り出すのに使用するアニール炉を較正する方法に関する。
高効率光電池の製造に使用されるシリコンウエーハは、一般に、チョクラルスキー(Cz)引上げ法により得られる単結晶シリコンで作られたインゴットに由来する。これらのウエーハは、電子供与体であるリン原子をシリコンに導入することにより、優先的にn−型にドープされる。特に、シリコン中の電荷キャリアの寿命を減少させるホウ素−酸素錯体が存在しないので、リン(P)によるn−型ドーピングの方が、ホウ素(B)によるp−型ドーピングよりも好ましい。
シリコンが溶融状態の時は、リンの粉末またはリンを多くドープされたシリコンウエーハをシリコン融液に添加することにより、インゴットを引上げる前にリンがシリコンに組み入れられる。このドーピング技法は、シリコンの汚染を含む欠点がある。実際に、融液に添加されるリン粉末またはシリコンウエーハは、金属および炭素をも含有している。これらの不純物はリンと同時にシリコンに組み入れられ、これが最初は融液レベルで、次いでインゴットレベルでシリコンの汚染につながる。さらに、リンの偏析係数が低い(約0.35)ことを考えると、インゴットの高さにわたって、リン濃度、ひいては電気抵抗率に著しい変動が現れる。さらに光電池の性能は電気抵抗率に依存している。そうすると、インゴットから得られる光電池は、同じ性能、特に同じ光起電性変換効率を有しない。したがって、インゴットの一部は使用できない危険があり、このことはウエーハ供給者にとっては経済的損失を意味する。
これらの欠点を避けるために、熱ドナーを伴う別のドーピング技法が開発されてきた。
それは、論文「High Quality Thermal Donor Doped Czochralski Silicon Ingot for Industrial Heterojunction Solar Cells」、F.Jay他、EU PVSEC Proceedings 2015年、316−321頁に記載されている。熱ドナーは、シリコンが350℃から550℃の間に含まれる温度に供される時に、シリコンに含有される格子間酸素(すなわち、結晶格子における間隙部位に占める酸素原子)から作り出される集塊である。各熱ドナーは2個の自由電子を発生させ、これがシリコンの電気抵抗率に変動を産み出す。
このドーピング技法により、ウエーハは実質的に同一の抵抗が可能になり、得られるごくわずかな不純物を含有するだけにできる。最初に、単結晶シリコンで作られたインゴットは、チョクラルスキー法によりシリコン融液から結晶化する。融液を調製するのに使用するシリコンは真性であり、ドーパントが融液に随意的に導入されることはない。これらの条件下で、インゴットの抵抗は熱ドナーの濃度のみに依存する。次に、結晶化中に形成される、格子間酸素の濃度および熱ドナーの初期濃度を、インゴットの高さにわたって測定する。次に、目標の抵抗に到達するために作り出される追加の熱ドナーの濃度を、インゴットの各高さにわたり計算することができる。これらの追加の熱ドナーは450℃におけるアニール中に形成される。インゴットの各高さに対して、格子間酸素濃度を知って、追加の熱ドナーを得るために必要なアニール時間が計算される。次にインゴットは切片に切断される。同じ切片では計算したアニール時間が実質上同一なので、各切片はアニール時間に対応する。最後に、ウエーハに切断する前に、インゴットの各切片は450℃にて対応する時間アニールに供される。
このウエーハ製造方法の最も肝要なステップは、異なるインゴット切片の450℃におけるアニールである。実際に、切片は破損する恐れがあるので、切片をアニール炉に導入し、次に炉から取り出す時、突然の温度変動を避ける必要がある。したがって、切片を炉に導入した後は温度を連続的に上げ、切片を炉から出す前に全く同様に温度を連続的に下げることが賢明である。そうすると、熱ドナーを形成する正確な時間を知ることが難しいことが問題である。実際に、熱ドナーは、炉の加熱段階(350℃から450℃まで)および冷却段階(450℃から350℃まで)中にも形成される。アニール中に形成される追加の熱ドナーの量は、そうすると目標の抵抗から計算されたものと異なり、最終的に目標の抵抗に到達しない。
「High Quality Thermal Donor Doped Czochralski Silicon Ingot for Industrial Heterojunction Solar Cells」、F.Jay他、EU PVSEC Proceedings 2015年、316−321頁
(発明の要旨)
したがって、第1のアニールに半導体材料の試料が炉に供される時、熱ドナーの形成を正確に制御できる、炉の較正方法を提供する必要性が存在する。第1のアニールは、炉の温度の上昇、設定温度における第1のプラトー、炉の温度の下降を連続的に含む。
本発明によれば、この必要性は以下のステップを提供することにより満たされる傾向にある:
a)半導体材料からなる較正小片を用意するステップ、
b)較正小片の格子間酸素濃度を決定するステップ、
c)較正小片を炉中で第2の熱ドナー形成アニールに供するステップであって、
第2のアニールが、第1のアニールと同一である炉の温度の上昇および下降、ならびに設定温度における設定時間の第2のプラトーを含むステップ、
d)第2のアニール中に較正小片に形成される熱ドナー濃度を決定するステップ、ならびに、
e)少なくとも炉の温度の前記上昇および下降に対応する、設定温度における等価アニール時間を、較正小片の格子間酸素濃度、較正小片の熱ドナー濃度および設定時間から決定するステップ。
換言すれば、この較正方法によって、例えば450℃の設定温度におけるアニール時間を決定することが可能になり、較正方法は、炉の加熱および冷却段階に少なくとも一部対応する。特にこれまで記載したウエーハの製造方法の範囲内で、こうした情報の知識は貴重である。実際に、インゴットの切片のアニールを実施するように炉が設定される時、炉の加熱および冷却段階中に形成される熱ドナーを考慮することはしたがって可能である。アニールによって形成される追加の熱ドナーの量は、そうすると、目標とする抵抗から計算される量に近くなる。したがってこの較正方法により、熱ドナーによって電気抵抗率をより正確に調節することが可能になる。
第2のアニールの温度の上昇および下降の間の第2の温度プラトーにより、較正小片が設定温度に到達する時間がより多く残される。したがって、較正小片の温度の上昇および下降は、試料が第1のアニール(第1のアニールは、設定温度における第1のプラトーを含む)中に受けるものに対応する。
この第2のプラトーはさらに、等価なアニール時間を決定する際に、試料温度と設定温度との差、および、このように炉の温度が不安定になる潜在的な現象、この現象は試料にも伝わる、を考慮に入れることを可能にする。
較正小片は試料と同一の形状および寸法を有することが有利である。したがって、較正小片および試料が正確に同じ温度の上昇および下降を受けるので、較正精度は向上する。
設定時間は、30秒から2時間の間に含まれることが有利である。
優先的な実施形態では、ステップa)−e)が、結果的に複数の等価時間値となる、異なる設定時間値を有する複数の較正小片に対して実施され、較正方法は、等価時間が設定時間に依存しない設定時間値を超える設定時間値を決定するステップをさらに含む。
較正小片は、チョクラルスキー法により結晶化した半導体材料のインゴットから切り出すのが有利で、最後に結晶化したインゴットの一部から切り出すのが好ましい。
次に、較正小片の格子間酸素濃度は、インゴットの切り出しに由来する少なくとも1つの切れ端について、格子間酸素濃度を測定することにより決定することができる。この切れ端は、インゴット中で較正小片に隣接しているものである。
熱ドナー濃度は、第2のアニールの前にインゴット中で較正小片に隣接する第1のウエーハに対して実施される電気抵抗率または自由電荷キャリア濃度の第1の測定、および第2のアニールの後に較正小片から採取された第2のウエーハに対して実施される電気抵抗率または自由電荷キャリア濃度の第2の測定から、決定することができる。
半導体材料のインゴットは、真性半導体材料の融液から得ることが好ましい。
本発明の他の特徴および利点は、添付図面を参照し、表示目的であって決して限定するものではない、以下に与えられる記載から明らかになる。
熱ドナー形成アニール中の、炉および炉中に置かれた半導体試料の温度プロファイルである。 アニール中の試料の、図1で示されたものと等価な別の温度プロファイルである。 本発明による較正方法のステップの図である。 本発明による較正方法を実施するために、較正小片を得る方法を説明する図である。 アニール中の(設定温度と比較して)試料および炉の温度の超過を示す図である。 本発明の較正方法において、図5の超過をどんな方法で全て考慮に入れることができるかを示す図である。 Cz型シリコンインゴットの結晶化中に形成される熱ドナー濃度を、インゴットの固化率に応じて説明する図である。 較正小片の熱ドナー形成アニールに先行する、電気抵抗率または自由電荷キャリア濃度測定のステップを示す図である。 較正小片の熱ドナー形成アニールに続く、電気抵抗率または自由電荷キャリア濃度測定のステップを示す図である。
より明確にするために、同一または類似の要素は、全ての図において同一の参照記号を付けた。
図1は、試料が炉において熱ドナー形成アニールに供された時、炉内部の温度Tおよび半導体材料で作られた試料内部の温度Tの例示的な曲線である。試料はインゴットから切り出されたインゴットの切片、またはれんが状塊であってもよい。れんが状塊は実質上矩形平行六面体の形状を有し、四角または疑似四角のウエーハを得ることが可能であり、ウエーハは次に光電池の製造に役立つ。円柱形状のインゴット切片は、むしろウエーハが円形状であるマイクロエレクトロニクス産業向きである。
試料のアニールは、周囲温度Tamb(例えば25℃)から設定温度Tまで進む、炉の温度Tが上昇する加熱段階P1を含む。図1の例では、設定温度Tは450℃に等しい。加熱段階P1の後に、設定温度Tで設定時間tのプラトーP2が続く。設定時間tは、炉のプログラミング中に指定されるアニール時間であり、この間炉は設定温度T(450℃)にあると見なされる。このアニール時間は、例えば熱電対により測定する炉の温度Tが450℃に到達した瞬間から計る。これが終了すると、炉の温度Tは下降し始める。実際に、温度プラトーP2の後に冷却段階P3が続き、ここで温度Tは450℃から周囲温度Tambに進む。
図1に見ることができるように、炉に配置された試料温度Tは、必ずしも炉内部の温度Tと等しくはない。特に加熱段階P1および冷却段階P3の間に、試料の熱慣性により、試料の温度曲線は炉の温度曲線に比較して遅れる。この遅れは図1において時間「t」により記号で表され、この間炉の温度Tは450℃に等しいが、試料温度Tは450℃未満である。
試料温度TがTmin=350℃からTmax=550℃の間に含まれる時、熱ドナーが試料中に形成される。図1の例において試料温度Tが450℃を超えないことを前提として、温度350℃−450℃の範囲において熱ドナーはここで一意的に形成される。アニール中に作り出される熱ドナーの量は、温度曲線Tの下で式T(t)=Tmin=350℃の直線の上に位置する面積Sにより示すことができる。一般的に言えば、面積Sが大きいほど、熱ドナーの量は多く作り出される(温度およびアニール時間とともに増加する。)。
そうすると、これらの熱ドナーの一部が炉の加熱段階P1および冷却段階P3中に形成されることに気付く。試料温度Tが350℃から450℃の間に含まれる時間tDT、換言すれば熱ドナー形成の実質的な時間は、設定時間tよりも大きい。この結果、(炉のプログラミング中にオペレータが指定する。)設定時間t中に形成される熱ドナーの量と、全体としてのアニールにより形成される熱ドナーの量との間に差が存在する。
さらに、(プラトーP2での)遅れtの間、試料温度Tはまだ設定温度Tに到達していないので、熱ドナー形成の速度は予想したものではない。したがってこの遅れは、設定時間tと全体としてのアニールとの間の、熱ドナーの量の差を作り出すことに寄与する。それでもこの寄与は、段階P1およびP3の寄与に比べると一般に小さい。
したがって、プラトーP2の設定時間tを450℃で固定することにより、炉を構成する時、炉の加熱段階P1および冷却段階P3中にも熱ドナーの形成が起こり、プラトーP2の一部の間で、試料温度Tが設定温度Tと異なる可能性があることを考慮に入れるべきである。こうすることによって、アニール中に形成される熱ドナーの量をより正確に制御することが可能になる。
試料温度の正確なプロファイルT(t)がわからないので、加熱段階P1および冷却段階P3中の熱ドナー形成の速度を確立することは困難である。したがって、段階P1およびP3中に、どの部分の熱ドナーが形成されたかを単純に決定することはできない。
以降で記載する較正方法により、これらの困難を回避することが可能になる。それは、アニール中の試料温度は一定であって450℃と仮定し、次に(一意的に)450℃でのアニール時間、以降teqと記す、を決定する。teqは、一方で温度の上昇および下降段階と等価であり、他方でプラトーP2中のTとTとの間の(潜在的)温度差と等価である。
図2は、こうした仮定における、切片温度のプロファイルT’(t)を示す。このプロファイルは、図1で示した、350℃から450℃の間で変化し、時間がtDTである温度プロファイルT(t)と等価である。時間teqまたは図2のプロファイルを示すために上で使用した用語「等価な」とは、形成された熱ドナーの量が同じであることを意味する。
温度プロファイルT’(t)は、瞬間的な温度の上昇および下降、ならびに450℃において、設定時間tおよび等価時間teqの和に等しい総時間ttotのプラトーを備えた凹凸形状を有する。
tot=t+teq (1)
等価時間teqは、これまで指摘したように、炉の温度における上昇および下降段階中の熱ドナー形成、ならびに設定時間t中の潜在的な温度差を考慮に入れている。それは、使用する炉、加熱および冷却条件、ならびに切片の形状および寸法に応じて変わる。ある稀な場合、特に遅れ時間tが顕著である場合、等価時間teqは負の値を取り得る。換言すれば、アニール中に形成される熱ドナーの「実際の」量は、(一意的に)450℃における設定時間tに対するアニールのものより少ない。
450℃におけるアニールの総時間ttotは、例えば、導入部において記載したウエーハを得る方法にしたがって、試料中の「目標の」熱ドナー濃度(それ自体は目標の抵抗値から推定される。)、および格子間酸素濃度から計算した時間である。
そうすると、450℃における等価アニール時間teqを知ることにより、「目標の」熱ドナー濃度に到達するためにプログラムすべき正確な設定時間tの値を、(上記(1)の関係を使用して)決定することが可能になる。
図3は、等価時間teqを決定することを可能にする、アニール炉を較正するための方法のステップS1からS5を示す。
ステップS1において、熱ドナー形成の速度が同じであり得るために、試料と同じ半導体材料からなる較正小片を用意する。試料および較正小片は例えば結晶シリコンで作られている。「Cz」シリコンとして知られる、チョクラルスキー法により得られる単結晶シリコンは、より高い格子間酸素濃度を有するので、るつぼ中における方向性凝固法からの多結晶シリコンよりも好ましい。そうすると熱ドナーを大量に作り出すことができ、較正精度を向上させる。
したがって、較正方法の実施形態において、シリコン融液から結晶化したCzシリコンのインゴットから較正小片が切り出される。好ましくは、シリコン融液を形成するために使用するシリコン投入材料(load)はドープされていない、つまり真性シリコンで作られており、ドーパントは融液に添加されていない。したがって融液のシリコンは、インゴットの引上げの時点では真性である。したがって、材料の抵抗は熱ドナーにより一意的に影響を受け、これによって較正精度が向上する。
チョクラルスキー法で得られるもの以外の半導体材料に対して、半導体材料の格子間酸素濃度は1017cm−3超が有利である。炭素は熱ドナーの形成を制限する元素であるので、この半導体材料中の炭素濃度は1017cm−3未満が有利である。
ステップS2は較正小片の格子間酸素濃度[Oi]を決定することにある。格子間酸素濃度[Oi]は、非破壊的に、通常「ホールロッド(Whole−rod)FTIR」として知られる赤外分光法の技法により、較正試料に対して直接測定することができる。フーリエ変換赤外分光法(FTIR)に由来するこの技法は、較正試料を赤外線ビームで走査することにある。較正小片による赤外線ビームの吸収により、較正小片中の平均格子間酸素濃度を決定することが可能になる。
あるいは、インゴットから較正小片が切り出された時に、較正小片に隣接するインゴットの一部に対してFTIRにより格子間酸素濃度[Oi]を測定してもよい。こうすることによって、濃度[Oi]の測定に必要な手で触れること、特に表面研磨から、較正試料を守ることが可能になる。そうすると、隣接部分で測定した格子間酸素濃度が、較正小片の格子間酸素濃度[Oi]と等しいという仮説をすることにつなげることができる。
例えば、較正小片がインゴットの切片である場合、濃度[Oi]は、較正小片のいずれかの側に位置する2つのウエーハもしくはスライスの1つに対して、またはこのウエーハだけの小片に対して、FTIRを測定することができる。ウエーハ(またはウエーハの小片)は100μm以上の厚みを有し、その表面がFTIRの測定を実施する前に研磨されていることが好ましい。
図4は、較正小片がインゴットから切り出されたれんが状塊40の場合を示す。次に較正小片の格子間酸素濃度[Oi]は、インゴットの切り出しに由来する切れ端41のいずれか、好ましくは、切り出し平面に対応する内面410に対して測定することが有利である。再度、(内面を研磨した後)FTIR技法を使用することができる。
図4はまた、インゴットにおいて較正小片のすぐ上、下および横に位置するウエーハの小片42をも示している。これまで指摘したように、格子間酸素濃度[Oi]は、これらのウエーハの小片42のいずれに対して測定してもよい。したがって酸素濃度はウエーハのいくつかの小片42、例えば較正小片の上および下にそれぞれ位置する2つに対して測定してもよく、そうすると、較正小片の濃度[Oi]は、小片42に対して測定した酸素濃度の平均値に等しいと想定される。
較正小片の格子間酸素濃度[Oi]を測定するのに、赤外分光法(FTIR、ホール−ロッドFTIR)以外の技法を使用することができる。特に、特許FR2964459に記載されている技法を使用することができる。この技法を、(特許FR2964459に記載されているように)シリコンウエーハ、ウエーハの小片42、インゴットの切り出しからの切れ端41またはそうではなく較正小片40に適用することができる。
図3のステップS3において、試料のアニール(図1を参照)と同一な温度上昇および下降を含む、熱ドナー形成アニールに較正小片が供される。したがって炉の加熱および冷却条件は、試料のアニールと較正小片のアニールとの間で同じである。較正小片のアニール中に、炉の温度は設定温度T、ここでは450℃に設定、に到達し、次に再度周囲温度まで減少する。
較正小片のアニールS3は、試料のアニールと同様に、温度の上昇と下降の間に設定温度Tにおけるプラトーをさらに含む。以降は、このプラトーの設定時間をt’と記する。したがってより容易に較正小片が設定温度Tに到達できるので、アニールS3中のプラトーにより、試料と炉の温度曲線間の遅れtへの対応を含めて、設定時間t’中の試料温度と設定温度Tとの全ての潜在的な差を、較正方法が考慮に入れることが可能になる。このプラトーにより、特にプラトー開始時の炉の温度の調節問題を考慮に入れることが可能になる。そうすると(450℃におけるアニールの)時間teqは、形成される熱ドナーの観点から、温度の上昇および下降段階の寄与、ならびに(遅れtを含む)時間t’中の潜在的な温度差に等価である。
ステップS3におけるプラトーの設定時間t’は、試料のアニール設定時間tと必ずしも等しくはない。実際にこのプラトーの目的は、できる限り等価時間teqの決定を精緻にするために、アニールS3中に較正小片の温度を試料温度Tにより近く持ってくることだけである。
較正小片は、試料と同じ形状および同じ寸法を有することが好ましい。したがって較正小片および試料は、炉の温度の上昇および下降に同じように応答する(2つの小片間で熱慣性は同じである。)。これによって、較正精度を顕著に改善することが可能になる。
次にS4において、較正小片のアニールS3中に形成された熱ドナー濃度[DT]を決定する。インゴットの冷却中に発生した、較正小片に初期から存在する熱ドナーに、アニールS3中に形成された熱ドナーを加えることができる。したがって、こうした初期熱ドナーを消滅させるために、例えば650℃で30分、較正小片を予備アニールに供してもよい。
濃度[DT]は、電気抵抗率または自由電荷キャリア濃度の値から得ることが好ましく、それぞれ熱ドナー形成アニールS3の前および後に測定する。実際に熱ドナーの出現により、自由電荷キャリア濃度およびしたがって電気抵抗率の変動がもたらされる。「自由電荷キャリア」は、半導体材料を自由に循環する電荷キャリア(すなわち、電子または正孔)を意味すると解釈され、材料の電気伝導性の原因である。それらの濃度は、半導体材料(p−タイプまたはn−タイプ)の初期ドーピングレベルに依存し、濃度[DT]における熱ドナー(「電子ドナー」欠陥)の形成により強められまたは補償されてきた。
抵抗または自由電荷キャリア濃度の第1回測定は、したがってアニールS3の前に実施され、抵抗または自由電荷キャリア濃度の第2回測定は、アニールS3の後に実施される。電気抵抗率は、4点法、ファンデルポー法、誘導結合により測定することができ、またはフーコー電流の測定から導き出すことができる。自由電荷キャリア濃度は、ホール効果、フォトルミネッセンス、自由電荷キャリアにより引き起こされる赤外線放射吸収の分析(FCA(自由キャリア吸収:Free Carrier Absorption)分析として知られる)により測定することができ、またはC−V測定から推定することができる。
ステップS4の実施形態において、第1および第2回の測定は、較正小片(40)表面の同じ領域で実施される。別の実施形態では、第1回測定はインゴットにおける較正小片に隣接するウエーハ、例えば較正小片のすぐ上またはすぐ下(または両方で、次に平均を計算する)に対して実施され、第2回測定は較正小片の表面または較正小片の内部から取られたウエーハに対して実施される。そうすると同じウエーハが、抵抗測定および酸素濃度[Oi]決定(ステップS2)に役立つことができる。
抵抗測定を較正小片の外側、つまりインゴットに隣接する部分に対して実施される時は、較正小片の抵抗を決定するために、測定した抵抗値を外挿してもよい。較正小片の外側での自由電荷キャリア濃度の測定に対しても同じである。
熱ドナー濃度[DT]は、抵抗と電荷キャリアの移動度との通常の関係を使用して、電気抵抗率(または自由電荷キャリア濃度)値の測定から計算することができる。それでも、特許FR2964459で指摘のように、熱ドナーの影響を考慮に入れるために、移動度の関係を修正することが好ましい。
最後にステップS5において、熱ドナーの活性化の観点からステップS3で実施されるアニール(炉の温度の上昇と下降、温度が不安定な段階、450℃におけるプラトー)と等価なT=450℃における総時間ttotが、ステップS2およびS4においてそれぞれ決定される較正小片の格子間酸素濃度[Oi]および熱ドナー濃度[DT]から決定される。
時間ttotは、論文「Formation kinetics of oxygen thermal donors in silicon」、Wijaranakula C.A.他、Appl.Phys.Lett.59(13)、1608頁、1991年から取得される関係を使用して計算することができる。この論文は、450℃でアニールすることによる熱ドナー形成の速度を記載している。
前述の論文によれば、熱ドナー濃度[DT]、初期の格子間酸素濃度[Oi]および450℃におけるアニール時間tは、以下の関係により結びつけられる。
Figure 2017141142
[式中、Doは450℃における格子間酸素の拡散係数(Do=3.5×10−19cm/s)]
上記関係(2)の項[DT]および[Oi]を、ステップS2およびS4で測定した値でそれぞれ置換することにより、所望の総時間ttotに等しい時間の値tが得られる。
総時間ttotを計算するのに、上記関係(2)が好都合である。その理由は、インゴット試料の抵抗を調節するために、インゴット試料のアニールを実施する450℃に等しい設定温度Tが優先的に選択されるためである。実際に450℃という温度は、熱ドナー形成の速度が最もよく制御される温度である。さらに、それは熱ドナー形成速度と得られる最大濃度との間の良好な妥協を構成する。
あるいは、異なる酸素濃度[Oi]の値に対して450℃におけるアニール時間tの関数として熱ドナー濃度[DT]を与える、他の数学的表現または計算方式を用いて総時間ttotを決定してもよい。
450℃と異なる設定温度に対して、特に論文「Effect of oxygen concentration on the kinetics of thermal donor formation in silicon at temperatures between 350 and 500℃」、Londos C.A.他、Appl.Phys.Lett.62(13)、1525頁、1993年の教えのおかげで、数学的表現および計算方式を採用してもよい。この論文はシリコン中での熱ドナー形成の速度も記載しているが、350℃から500℃の間に含まれるアニール温度に対してである。
次に、総時間ttotから設定時間t’を引くことにより(関係(1)参照)、総時間ttotおよび設定時間t’から450℃における等価アニール時間teqが決定される。あるいは、酸素濃度[Oi]、熱ドナー濃度[DT]および設定時間t’から、単一の計算ステップで等価時間teqの決定を実施してもよい。
較正方法のステップS1−S5は、必ずしも図3に関して記載してきた順番通りに実施する必要はない。特に、酸素濃度[Oi]の測定であるステップS2は、較正小片のアニールS3の前ではなく、後で遂行してもよい。実際に、熱ドナー形成アニールは実質的に格子間酸素濃度に影響を及ぼさない。したがって酸素濃度[Oi]は、較正小片がアニールS3を受けた後に、較正小片の内側から採取したウエーハに対して測定してもよい。ステップS2はまた、アニールS3により形成された熱ドナーの濃度を決定するステップS4の後に実施することもできる。
あまり頻繁ではないが、試料のアニールの設定時間tの終わりに、試料温度と設定温度Tの差が存在する可能性はある。こうした遅い差を考慮に入れることができるようにするために、アニールS3の設定時間t’は、こうした温度差が心配される段階の時間と少なくとも同等に長い必要がある。
アニールS3の設定時間t’は、較正小片の形状および寸法(特にそれらが試料と異なる場合)、半導体材料の格子間酸素濃度、ならびにアニールを実施するのに使用する炉に応じて変化し得る。例えば、炉の温度がどちらかといえば安定とわかっている場合は、短時間のt’を選択することができる。そうすると較正方法は実施時間が増える。
他で指摘しない限り、較正のために選択される設定時間t’は、30秒から2時間の
間で選択することが有利である。この時間範囲では、較正小片の体積中の温度が(設定温度に)安定化するのに十分長い時間と、較正小片がプラトー中に得る熱ドナーの量が温度の上昇および下降段階中に得るものに対して優勢ではないような短い時間との間に、良好な妥協が構成される。プラトー中に得る熱ドナーの量と、温度の上昇および下降段階中に得る熱ドナーの量との比は、10未満であることが有利である。
あるアニール炉において、および/またはある試料寸法に対して、炉の温度制御の問題のために、プラトーP2中の相当な時間で試料温度Tが不安定な可能性がある。
例えば、温度上昇段階P1の直後でプラトーP2のスタート時に、試料温度Tが設定温度Tを超える可能性がある。較正方法により、こうした超過(設定時間t’中の設定温度Tとの任意の温度差など)を少なくとも一部、アニールS3の設定時間t’が超過時間以上に長い場合は完全に、考慮に入れることが可能になる。しかし、超過時間はわからないので、選択された設定時間t’が全体として超過時間を考慮していると保証はできない。
これを克服するために、複数の較正小片で較正方法(すなわちステップS1からS5)を数回、好ましくは4から10回実施してもよい。使用する較正小片は、あらゆる面(材料、形状および寸法)で同一であることが有利である。較正小片のアニールS3に対して、異なる設定時間t’の値が選択される。設定時間を別にして、アニールS3は全ての較正小片に対して同じである。
例として図5は、プラトーP2のレベルに関して、炉の温度Tおよび試料温度Tが設定温度Tを超える超過段階50を示す。tc1’からtc6’と記する設定時間の6つの異なる値が、30秒から2時間の間で選択される。値tc1’からtc6’は広い時間範囲にわたるように選択され、少なくともそれらの1つは超過時間より長い。
異なる較正小片および対応する設定時間tc1’からtc6’に関連して、複数の等価時間teq1−teq6が次に得られる。次に最後のステップ中に、それを超えると等価時間teqが一定となる最小設定時間を決定する。最小設定時間の決定は、対応する設定時間値に応じて得られる等価時間値をグラフ上に移した後に、実施することができる。
図6は、図5の例に対応するグラフteq(t’)である。このグラフにおいて、t’=tc4’からは等価時間teqが設定時間t’に依存しないことがわかる。実際に、図5からわかるように、「tc4’」は全体として超過を覆う設定時間の中で最も小さい。
したがって、最小設定時間を決定することにより、プラトーの最初における温度の超過(より一般的には、設定温度Tと試料温度との間の任意の差)を全体として考慮に入れることが保証される。各炉および/または試料の各寸法に対して、最小設定時間を決定することができる。
温度の不安定性の問題はこうした小片で拡大されるので、最小設定時間を大きな寸法の較正小片で決定することが好ましいことに気付かされる。そうすれば同じ最小設定時間を、より小さな寸法の小片に対して使用できるであろう。
以前に指摘したように、較正小片は、真性シリコン融液から結晶化したCzシリコンのインゴットから得ることができる。図7は、こうしたインゴットの結晶化中に形成された初期熱ドナー濃度[DT]を、インゴットの固化率f(インゴットの全長さの%で表現)の関数として示すグラフである。
グラフから、インゴットの初期熱ドナー濃度[DT]は急速に減少し、次に低いレベルで維持することを推論することができる。約25%の固化率fからは、全ての濃度値[DT]は3×1014cm−3以下である。
低濃度[DT]のこのゾーンは、「インゴット底部」として知られる最後に固化したインゴットの部分と考えられる。インゴット底部は、インゴット頭部すなわち最初に固化したインゴットの部分より、少ない初期熱ドナーを含有する。なぜなら、インゴット底部はインゴット頭部よりも短い時間、溶融シリコンと熱的に接触するからである。
Czシリコンのインゴットから較正小片を得る時、較正小片はインゴットの基部(f≧25%)から切り出すことが有利である。そうすると、初期熱ドナー濃度[DT]は、アニールS3中に形成される熱ドナーの濃度[DT]に比べて無視できると想定することができる。こうすると、熱ドナー濃度[DT]を決定するステップS4において、抵抗または自由電荷キャリア濃度の単一の値を使用して、較正方法を単純化することが可能になる。そうすると、実際に自由電荷キャリア濃度は、熱ドナー濃度[DT]の2倍に等しいと想定される。
ここで図8Aおよび8Bに関連して、較正方法の例示的実施形態を記載する。この例は、156×156mmおよび高さ100mmに等しい四角の切片である、Czシリコンのれんが状塊試料に関する。この試料を空気中での熱ドナー形成アニールに供することが望まれ、アニールは450℃でのプラトーを含む。使用するアニール炉は金属抵抗によって加熱される。破損する危険を避けるために、以下の冷却手順を適用する:
・450℃におけるプラトーの後、金属抵抗への電力供給を止め、30分間炉の扉を閉めておき、
・炉の扉を開けた後、れんが状塊を2時間炉中に残し、続いて
・れんが状塊を炉から取り出し、周囲温度にて放置する。
較正小片80(図8A)は、電子グレードの真性シリコン投入材料から得られるCzシリコンインゴットから採取される。インゴットの直径は9インチである。較正小片80は、50%超の率fに位置する最後に固化したインゴット部分において、のこぎりで切られる。較正小片80は、試料(156mm×156mm×100mm)と同じ形状および同じ寸法を有する。
2つのウエーハ81および81’も、それぞれ較正小片80の上および下でインゴットから切り出される。これらのウエーハは主要表面(156×156mm)および約500μmの厚みを有する。
各ウエーハ81、81’の主要面の一方の中央において、格子間酸素濃度[Oi]が、特許FR2964459に記載の技法のために測定される(ステップS2)。濃度[Oi]は、上のウエーハ81で8.32x1017cm−3、下のウエーハ81’で8.38x1017cm−3に等しい。ウエーハ81および81’の中央において、電気抵抗率も測定される。上のウエーハ81で38Ω・cm、下のウエーハ81’で40Ω・cmに等しい。較正小片80における濃度[Oi]および抵抗の値は、2つのウエーハ81および81’で測定した値の平均に等しいという仮説がされる。
次に、較正小片80は、450℃において30分に等しい設定時間の温度プラトーを備えたアニール(ステップS3)を、同じ炉で受ける。同じ冷却手順が使用される。
アニールの終わりに、較正小片は3つの部分810、820および830(図8B)にのこぎりで切られる。較正小片80の中央から採取した部分は、約500μmに等しい厚みの四角形状のウエーハ820である。このウエーハ820の主要面の1つの中央において、アニール後の抵抗が測定される。
アニール中に較正小片80に形成された熱ドナー濃度[DT]が、アニール前の平均抵抗値およびアニール後にウエーハ83で測定した抵抗値から計算される。この例では、9.05x1013cm−3に等しい。
最後に、熱ドナー濃度[DT]および格子間酸素濃度[Oi]を知ることにより、炉の加熱および冷却段階、ならびに450℃に比べた試料の任意の温度差に等価な、450℃におけるアニール時間teqが、関係(2)を使用して計算される。この例では12分に等しい。
数的変動および較正方法の修正は、当業者には明らかになる。特に、較正方法は、最初の抵抗(または自由電荷キャリア濃度)測定の前に、較正小片を600℃以上の温度においてアニールに供するステップを含んでもよい。この600℃以上でのアニールは、インゴット結晶化中に形成された熱ドナーを除去する。そうすると、(アニールS3前の)初期抵抗値はより高くなり、アニールS3の過程で形成された熱ドナー濃度の計算を精緻にすることが可能になる。アニールS3中に形成された熱ドナーを破壊するために、較正方法の最後に、600℃以上の温度におけるアニールも実施してもよい。計算精度を向上する狙いで、続いて抵抗(または自由電荷キャリア濃度)を測定することは有利である。
最後に、シリコンで作られた試料および較正小片に関して較正方法を記載してきたが、他の半導体材料、例えばゲルマニウムまたはシリコン−ゲルマニウム合金に適用することができるであろう。ゲルマニウムのアニールによって酸素系熱ドナーも形成することができるので、ゲルマニウムは可能性のある候補である。
40 れんが状塊
40 較正小片
41 切れ端
42 ウエーハの小片
410 内面
80 較正小片
81 ウエーハ
81’ ウエーハ
810 部分
820 部分
830 部分

Claims (9)

  1. 炉の温度の上昇(P1)、設定温度(T)における第1のプラトー(P2)および炉の温度の下降(P3)を連続的に含む第1の熱ドナー形成アニールに、半導体材料の試料を供することを可能にする炉の較正方法であって、
    a)半導体材料からなる較正小片(40、80)を用意するステップ(S1)、
    b)較正小片の格子間酸素濃度を決定するステップ(S2)、
    c)較正小片を炉中で第2の熱ドナー形成アニールに供するステップ(S3)であって、第2のアニールが、第1のアニールと同一である炉の温度の上昇および下降、ならびに設定温度(T)における設定時間(t’)の第2のプラトーを含むステップ、
    d)第2のアニール中に較正小片に形成される熱ドナー濃度を決定するステップ(S4)、ならびに
    e)少なくとも炉の温度の前記上昇および下降に対応する、設定温度(T)における等価アニール時間(teq)を、較正小片の格子間酸素濃度、較正小片の熱ドナー濃度および設定時間(t’)から決定するステップ(S5)
    を含む方法。
  2. 較正小片(40、80)が試料と同一の形状および寸法を有する、請求項1に記載の方法。
  3. 設定時間(t’)が30秒から2時間の間に含まれる、請求項2に記載の方法。
  4. ステップa)−e)が、結果的に複数の等価時間(teq)値となる、異なる設定時間(t’)値を有する複数の較正小片に対して実施され、等価時間(teq)が設定時間(t’)に依存しない設定時間値を超える設定時間値を決定するステップをさらに含む、請求項1または2に記載の方法。
  5. 較正小片(40、80)が、チョクラルスキー法により結晶化された半導体材料のインゴットから切り出される、請求項1から4のいずれかに記載の方法。
  6. 較正小片(40)の格子間酸素濃度が、インゴットの切断に由来する少なくとも1つの切れ端(41)に対する格子間酸素濃度を測定することにより決定され、前記切れ端(41)がインゴット中で較正小片(40)に隣接する、請求項5に記載の方法。
  7. 熱ドナー濃度が、第2のアニール(S3)の前にインゴット中で較正小片(80)に隣接する第1のウエーハ(81、81’)に対して実施される電気抵抗率または自由電荷キャリア濃度の第1の測定、および第2のアニール(S3)の後に較正小片(80)から採取される第2のウエーハ(820)に対して実施される電気抵抗率または自由電荷キャリア濃度の第2の測定から決定される、請求項5または6に記載の方法。
  8. 半導体材料のインゴットが真性半導体材料の融液から得られる、請求項5から7のいずれかに記載の方法。
  9. 較正小片(40、80)が最後に結晶化したインゴットの一部から切り出される、請求項8に記載の方法。
JP2016240061A 2015-12-21 2016-12-12 熱ドナーの形成に使用するアニール炉を較正する方法 Withdrawn JP2017141142A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1562979 2015-12-21
FR1562979A FR3045831B1 (fr) 2015-12-21 2015-12-21 Procede d'etalonnage d'un four de recuit utilise pour former des donneurs thermiques

Publications (1)

Publication Number Publication Date
JP2017141142A true JP2017141142A (ja) 2017-08-17

Family

ID=55346099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016240061A Withdrawn JP2017141142A (ja) 2015-12-21 2016-12-12 熱ドナーの形成に使用するアニール炉を較正する方法

Country Status (7)

Country Link
US (1) US10240871B2 (ja)
EP (1) EP3184673B1 (ja)
JP (1) JP2017141142A (ja)
KR (1) KR20170074192A (ja)
CN (1) CN106894093A (ja)
FR (1) FR3045831B1 (ja)
TW (1) TW201732211A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7080017B2 (ja) * 2017-04-25 2022-06-03 株式会社Sumco n型シリコン単結晶のインゴット、シリコンウェーハ、およびエピタキシャルシリコンウェーハ
JP6669133B2 (ja) * 2017-06-23 2020-03-18 株式会社Sumco シリコンウェーハのサーマルドナー生成挙動予測方法、シリコンウェーハの評価方法およびシリコンウェーハの製造方法
US10781532B2 (en) * 2018-06-27 2020-09-22 Globalwafers Co., Ltd. Methods for determining the resistivity of a polycrystalline silicon melt
US10793969B2 (en) * 2018-06-27 2020-10-06 Globalwafers Co., Ltd. Sample rod growth and resistivity measurement during single crystal silicon ingot production
EP3623801B1 (en) 2018-09-14 2022-11-02 Commissariat à l'Energie Atomique et aux Energies Alternatives Method for determining the thermal donor concentration of a semiconductor sample
CN113281304B (zh) * 2021-04-01 2023-11-21 上海新昇半导体科技有限公司 一种退火炉降温速率校准的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100745309B1 (ko) * 2002-04-10 2007-08-01 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 이상적인 산소 침전 실리콘 웨이퍼에서 디누드 구역깊이를 조절하기 위한 방법
FR2858462B1 (fr) * 2003-07-29 2005-12-09 Soitec Silicon On Insulator Procede d'obtention d'une couche mince de qualite accrue par co-implantation et recuit thermique
JP5276863B2 (ja) * 2008-03-21 2013-08-28 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ
FR2964459B1 (fr) * 2010-09-02 2012-09-28 Commissariat Energie Atomique Procede de cartographie de la concentration en oxygene
FR2997096B1 (fr) * 2012-10-23 2014-11-28 Commissariat Energie Atomique Procede de formation d'un lingot en silicium de resistivite uniforme
FR3009380B1 (fr) * 2013-08-02 2015-07-31 Commissariat Energie Atomique Procede de localisation d'une plaquette dans son lingot

Also Published As

Publication number Publication date
TW201732211A (zh) 2017-09-16
KR20170074192A (ko) 2017-06-29
CN106894093A (zh) 2017-06-27
US10240871B2 (en) 2019-03-26
EP3184673A1 (fr) 2017-06-28
US20170176105A1 (en) 2017-06-22
FR3045831A1 (fr) 2017-06-23
FR3045831B1 (fr) 2018-01-26
EP3184673B1 (fr) 2019-01-23

Similar Documents

Publication Publication Date Title
JP2017141142A (ja) 熱ドナーの形成に使用するアニール炉を較正する方法
Yang et al. Development of high‐performance multicrystalline silicon for photovoltaic industry
JP6419811B2 (ja) インゴットにおけるウェハの位置を決定する方法
JP6682269B2 (ja) 一様な抵抗を有するドーピングされたシリコンインゴットを形成する方法
US9303332B2 (en) Silicon single crystal substrate and method of manufacturing the same
KR0127998B1 (ko) 실리콘결정중의 수소농도 측정방법
KR20160090288A (ko) 실리콘 단결정의 제조방법
TWI746494B (zh) 調整製造中之半導體錠之電阻的方法
Yuan et al. Nitrogen impurity in crystalline silicon
JP5135467B1 (ja) 多結晶シリコンインゴットの製造方法
Boulfrad et al. Enhanced performance in the deteriorated area of multicrystalline silicon wafers by internal gettering
JP2023075200A (ja) 単結晶シリコンインゴットの製造中の不純物の蓄積を決定するための複数のサンプルロッドの成長
Yu et al. Crystal growth of indium-doped Czochralski silicon for photovoltaic application
KR20200098612A (ko) 반도체 잉곳의 열 이력을 검증하는 방법
CN105470129B (zh) 一种消除氧热施主对少子扩散长度影响的方法
Forster et al. Compensation engineering for uniform n-type silicon ingots
Sabanskis et al. Modelling of thermal field and point defect dynamics during silicon single crystal growth using CZ technique
Stoddard et al. NeoGrowth silicon: a new high purity, low‐oxygen crystal growth technique for photovoltaic substrates
JP2011522437A (ja) 半導体材料の処理方法及び処理された半導体材料
JP4715528B2 (ja) 電子デバイス用半絶縁性GaAsウェハ及びその製造方法
TWI460318B (zh) Method for heat treatment of solid-phase raw material and device and method for manufacturing ingot, processing material and solar cell
JP6881560B1 (ja) シリコン単結晶の製造方法、シリコン単結晶
WO2013014209A1 (en) Method and device for fabricating a layer in semiconductor material
Mukaiyama et al. Evaluation of numerical simulation of constitutional supercooling during heavily Boron-Doped silicon crystal growth using Cz method
Radchenko Modeling of Resistivity Profiles in Multicrystalline Silicon

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191112

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20200907