KR20170074192A - 열 공여체를 형성하도록 사용된 어닐링 노의 교정 방법 - Google Patents
열 공여체를 형성하도록 사용된 어닐링 노의 교정 방법 Download PDFInfo
- Publication number
- KR20170074192A KR20170074192A KR1020160173735A KR20160173735A KR20170074192A KR 20170074192 A KR20170074192 A KR 20170074192A KR 1020160173735 A KR1020160173735 A KR 1020160173735A KR 20160173735 A KR20160173735 A KR 20160173735A KR 20170074192 A KR20170074192 A KR 20170074192A
- Authority
- KR
- South Korea
- Prior art keywords
- calibration
- temperature
- furnace
- thermal donor
- annealing
- Prior art date
Links
- 238000000137 annealing Methods 0.000 title claims abstract description 106
- 238000000034 method Methods 0.000 title claims abstract description 69
- 239000012634 fragment Substances 0.000 claims abstract description 88
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 44
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 43
- 239000001301 oxygen Substances 0.000 claims abstract description 43
- 239000000463 material Substances 0.000 claims abstract description 36
- 239000004065 semiconductor Substances 0.000 claims abstract description 34
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 17
- 239000003381 stabilizer Substances 0.000 claims abstract description 11
- 239000002800 charge carrier Substances 0.000 claims description 22
- 238000005259 measurement Methods 0.000 claims description 19
- 230000008569 process Effects 0.000 claims description 12
- 239000000155 melt Substances 0.000 claims description 7
- 230000007423 decrease Effects 0.000 abstract description 3
- 235000012431 wafers Nutrition 0.000 description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 37
- 229910052710 silicon Inorganic materials 0.000 description 37
- 239000010703 silicon Substances 0.000 description 37
- 238000001816 cooling Methods 0.000 description 14
- 238000010438 heat treatment Methods 0.000 description 12
- 238000005033 Fourier transform infrared spectroscopy Methods 0.000 description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 8
- 229910052698 phosphorus Inorganic materials 0.000 description 7
- 239000011574 phosphorus Substances 0.000 description 7
- 239000011449 brick Substances 0.000 description 6
- 230000033001 locomotion Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000010521 absorption reaction Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000005355 Hall effect Effects 0.000 description 1
- 238000004566 IR spectroscopy Methods 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LBZRRXXISSKCHV-UHFFFAOYSA-N [B].[O] Chemical class [B].[O] LBZRRXXISSKCHV-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000002484 cyclic voltammetry Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 238000005424 photoluminescence Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 238000012306 spectroscopic technique Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Images
Classifications
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F27—FURNACES; KILNS; OVENS; RETORTS
- F27D—DETAILS OR ACCESSORIES OF FURNACES, KILNS, OVENS, OR RETORTS, IN SO FAR AS THEY ARE OF KINDS OCCURRING IN MORE THAN ONE KIND OF FURNACE
- F27D19/00—Arrangements of controlling devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
- H01L31/1864—Annealing
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
- C30B33/02—Heat treatment
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F27—FURNACES; KILNS; OVENS; RETORTS
- F27B—FURNACES, KILNS, OVENS, OR RETORTS IN GENERAL; OPEN SINTERING OR LIKE APPARATUS
- F27B17/00—Furnaces of a kind not covered by any preceding group
- F27B17/0016—Chamber type furnaces
- F27B17/0025—Especially adapted for treating semiconductor wafers
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F27—FURNACES; KILNS; OVENS; RETORTS
- F27D—DETAILS OR ACCESSORIES OF FURNACES, KILNS, OVENS, OR RETORTS, IN SO FAR AS THEY ARE OF KINDS OCCURRING IN MORE THAN ONE KIND OF FURNACE
- F27D11/00—Arrangement of elements for electric heating in or on furnaces
- F27D11/02—Ohmic resistance heating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F27—FURNACES; KILNS; OVENS; RETORTS
- F27D—DETAILS OR ACCESSORIES OF FURNACES, KILNS, OVENS, OR RETORTS, IN SO FAR AS THEY ARE OF KINDS OCCURRING IN MORE THAN ONE KIND OF FURNACE
- F27D19/00—Arrangements of controlling devices
- F27D2019/0003—Monitoring the temperature or a characteristic of the charge and using it as a controlling value
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Mechanical Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Thermal Sciences (AREA)
- Electromagnetism (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
본 발명은 반도체 재료의 샘플이 제1 열 공여체 형성 어닐링 처리될 수 있게 하는 노를 교정하는 방법에 관한 것이며, 상기 제1 어닐링은 연속적으로 노의 온도의 상승(P1), 설정 온도(TC)에서의 제1 안정기(P2) 및 노의 온도의 강하(P3)를 포함한다. 이러한 교정 방법은:
a) 상기 반도체 재료로 이루어진 교정 단편부를 제공하는 단계;
b) 상기 교정 단편부의 격자간 산소 농도를 결정하는 단계;
c) 상기 교정 단편부가 상기 노에서 제2 열 공여체 형성 어닐링처리되는 단계;
d) 제2 어닐링 동안에 상기 교정 단편부에 형성된 열 공여체의 농도를 결정하는 단계;
e) 격자간 산소 농도, 상기 교정 단편부의 상기 열 공여체 농도 및 설정 시간으로부터, 상기 노의 상기 온도 상승 및 강하에 적어도 대응하는, 설정 온도(TC)에서 등가 어닐링 시간을 결정하는 단계;를 포함하고, 상기 제2 어닐링은 설정 시간 동안의 설정 온도(TC)에서 제2 안정기 및 제1 어닐링의 온도 상승 및 강하와 동일한 상기 노의 온도 상승 및 강하를 포함한다.
a) 상기 반도체 재료로 이루어진 교정 단편부를 제공하는 단계;
b) 상기 교정 단편부의 격자간 산소 농도를 결정하는 단계;
c) 상기 교정 단편부가 상기 노에서 제2 열 공여체 형성 어닐링처리되는 단계;
d) 제2 어닐링 동안에 상기 교정 단편부에 형성된 열 공여체의 농도를 결정하는 단계;
e) 격자간 산소 농도, 상기 교정 단편부의 상기 열 공여체 농도 및 설정 시간으로부터, 상기 노의 상기 온도 상승 및 강하에 적어도 대응하는, 설정 온도(TC)에서 등가 어닐링 시간을 결정하는 단계;를 포함하고, 상기 제2 어닐링은 설정 시간 동안의 설정 온도(TC)에서 제2 안정기 및 제1 어닐링의 온도 상승 및 강하와 동일한 상기 노의 온도 상승 및 강하를 포함한다.
Description
본 발명은 반도체 재료로 만들어진 잉곳으로부터 웨이퍼를 제조하는 것에 관한 것이다. 더욱 상세하게는, 본 발명은 잉곳으로부터 절단된 벽돌이나 잉곳의 한 섹션과 같은, 반도체 재료의 샘플에 열 공여체(thermal donor)를 만들도록 사용된 어닐링 노를 교정하는 방법에 관한 것이다.
고 효율 태양 전지의 제조에 사용되는 실리콘 웨이퍼는 일반적으로 초크랄스키(Cz, Czochralski) 풀링(pulling) 방법으로써 얻어진 단결정 실리콘으로 만들어진 잉곳으로부터 유도된다. 이들 웨이퍼는 우선적으로 전자 공여체(electron donor) 인 원자를 실리콘에 유도함으로써 n-타입 도프된다. 인(P)에 의한 n-타입 도핑은 특히, 실리콘에서의 전하 캐리어의 수명을 감소시키는 보론-산소 복합체의 부재에 기인하여, 보론(B)으로 도핑되는 P-타입보다 선호된다.
인으로써 상당히 도프된 실리콘 웨이퍼나 또는 인 파우더를 실리콘 용융물(melt)에 부가함으로써, 실리콘이 용융된 상태일 때, 인은 잉곳을 풀링하기 전에 상기 실리콘에 포함된다. 이러한 도핑 기술은 실리콘의 오염과 같은 결함을 갖는다. 실제로, 용융물에 부가된 인 파우더나 또는 실리콘 웨이퍼는 또한 금속 및 탄소를 포함한다. 이들 불순물은 인처럼 동시에 실리콘에 포함되는데, 이는 첫째로 용융물의 레벨에서, 이후 잉곳의 레벨에서, 실리콘의 오염을 야기한다. 더욱이, 인의 분리 계수(segregation coefficient)가 작다면(대략 0.35), 인 농도와 이에 따른 전기 저항률에서의 상당한 변화가 잉곳의 높이 내내 나타난다. 이제 태양 전지의 성능은 전기 저항률에 따라 결정된다. 잉곳으로부터 얻어진 태양 전지는 이후 동일한 성능과, 그리고 특히 동일한 광전 변환 효율을 가지지 않을 것이다. 따라서, 잉곳의 위험한 한 부분이 사용불가하며, 이는 웨이퍼 공급자에게 재정적 손실을 입히게 된다.
이들 결함을 피하기 위하여, 열 공여체를 포함한 다른 한 도핑 기술이 개발되고 있다. 논문["High Quality Thermal Donor Doped Czochralski Silicon Ingot for Industrial Heterojunction Solar Cells", F. Jay et al., EU PVSEC Proceedings 2015, pp. 316-321]에 기재되어 있다. 열 공여체는 350 ℃와 550 ℃ 사이의 온도의 영향을 받을 때, 실리콘에 함유된 격자간(interstitial) 산소(즉 산소 원자가 결정체 격자에서 격자간 위치를 점유함)로부터 만들어진 응집체이다. 각각의 열 공여체는 실리콘의 전기 저항률의 변화를 만들어내는 2개의 자유 전자를 발생시킨다.
이러한 도핑 기술은 실제로 동일한 저항률과 단지 매우 적은 불순물 만을 함유한 웨이퍼가 얻어질 수 있게 한다. 첫째로, 단결정 실리콘으로 만들어진 잉곳이 초크랄스키 방법에 의해, 실리콘 용융물로부터 결정화된다. 용융물 준비에 사용된 실리콘은 고유의 것이고(intrinsic) 그리고 도판트가 용융물로 자발적으로 안내되지 않게 된다. 이들 조건에 있어서, 잉곳의 저항률 만이 열 공여체 농도에 따라 결정된다. 결정화 동안에 형성된 열 공여체의 초기 농도 및 격자간 산소 농도가 이후 잉곳의 높이 내내 측정된다. 목표 저항률에 도달하도록 만들어진, 부가적인 열 공여체의 농도가 이후 잉곳의 각각의 높이에 대해 계산될 수 있다. 이들 부가적인 열 공여체가 450 ℃에서 어닐링 동안에 형성된다. 잉곳의 각각의 높이에 대해, 부가적인 열 공여체를 얻는데 필요한 어닐링 시간이 격자간 산소 농도를 알기 위해, 계산된다. 잉곳은 이후 섹션으로 절단된다. 계산된 어닐링 시간이 동일한 섹션에서 실질적으로 동일하기 때문에, 각각의 섹션은 어닐링 시간에 대응한다. 최종적으로, 잉곳의 각각의 섹션은 웨이퍼로 절단되기 전에, 대응하는 시간 동안에 450 ℃에서 어닐링 처리된다.
이러한 웨이퍼 제조 방법의 가장 최상의(critical) 단계는 상이한 잉곳 섹션의 450 ℃에서의 어닐링이다. 섹션이 어닐링 노로 안내되고, 이후 상기 섹션이 파단될 수 있기 때문에, 상기 노로부터 꺼내질 때, 급격한 온도 변화가 피해질 필요가 있다. 결론적으로, 섹션이 노로 안내된 이후에 온도를 점진적으로 상승시키고, 상기 섹션이 상기 노로부터 추출되기 전에 점진적으로 온도를 강하시키는 것이 바람직하다. 문제점은 이후 열 공여체의 정확한 형성 시간을 알기 어렵다는 것이다. 실제로, 열 공여체는 또한 노의 가열 위상(350 ℃ 내지 450 ℃)과 냉각 위상(450 ℃ 내지 350 ℃) 동안에 형성된다. 어닐링 동안에 형성된 부가적인 열 공여체의 품질은 이후 목표 저항률로부터 산출된 품질과 상이하고 목표 저항률은 종국에는 도달되지 못한다.
따라서, 반도체 재료의 샘플이 이러한 노에서 제1 어닐링 처리될 때, 열 공여체의 형성을 정밀한 방식으로 제어할 수 있게 하는, 노를 교정하는 방법이 제공될 필요성이 존재하며, 상기 제1 어닐링은 노의 온도의 상승, 설정 온도에서의 제1 안정기(plateau) 및 노의 온도의 강하를 연속적으로 포함한다.
본 발명에 따라, 이러한 필요성은 아래 기재된 바와 같은 단계를 제공함으로써 만족되는 경향이 있다:
a) 반도체 재료로 이루어진 교정 단편부(piece)를 제공하는 단계;
b) 상기 교정 단편부의 격자간 산소 농도를 결정하는 단계;
c) 상기 교정 단편부가 상기 노에서 제2 열 공여체 형성 어닐링 처리되는 단계;
d) 제2 어닐링 동안에 상기 교정 단편부에 형성된 열 공여체의 농도를 결정하는 단계; 및
e) 상기 격자간 산소 농도, 상기 교정 단편부의 상기 열 공여체 농도 및 상기 설정 시간으로부터, 상기 노의 상기 온도 상승 및 강하에 적어도 대응하는, 상기 설정 온도에서 등가(equivalent) 어닐링 시간을 결정하는 단계;를 포함하고,
상기 제2 어닐링은 설정 시간 동안 설정 온도에서의 제2 안정기와 제1 어닐링의 온도 상승 및 강하와 동일한 상기 노의 온도 상승 및 강하를 포함한다.
달리 말하자면, 이러한 교정 방법은 노의 가열 위상 및 냉각 위상에 적어도 부분적으로 대응하는 예를 들면, 450 ℃의 설정 온도에서 어닐링 시간을 결정할 수 있게 한다. 이러한 정보의 지식은 특히, 상기 기재된 웨이퍼 제조 방법의 범주 내에서 귀중하다. 실제로, 노가 잉곳의 섹션의 어닐링을 실행하도록 구성될 때, 노의 가열 위상 및 냉각 위상 동안에 형성된 열 공여체가 이에 따라 고려될 수 있다. 어닐링에 의해 형성된 부가적인 열 공여체의 품질은 이후 목표 저항률로부터 계산된 품질과 가깝게 된다. 따라서 교정 방법은 열 공여체에 의한 전기 저항률의 조정이 더욱 정밀하게 행해지게 할 수 있다.
제2 어닐링의 온도 상승과 온도 강하 사이의 제2 온도 안정기가 설정 온도에 도달하는 교정 단편부에 더 많은 시간 유지된다(leave). 따라서, 교정 단편부의 온도 상승 및 강하는 샘플이 제1 어닐링 동안에 겪게 되는(상기 제1 어닐링은 설정 온도에서 제1 안정기를 포함함) 온도 상승 및 강하에 대응한다.
이러한 제2 안정기는 더욱이 등가 어닐링 시간을 결정하는 설정 온도와 샘플의 온도 차이, 그리고 이에 따라 상기 샘플 상을 통과하는 노의 온도의 불안정성의 포텐셜 현상을 고려할 수 있게 한다.
유리하게도, 교정 단편부는 샘플의 기하학적 구조 및 치수와 동일한 기하학적 구조 및 치수를 갖는다. 교정 단편부 및 샘플이 정확하게 동일한 온도 상승 및 강하를 겪기 때문에, 교정 정밀도는 이에 따라 향상된다.
설정 시간은 유리하게도 30 초와 2 시간 사이로 이루어진다.
바람직한 실시예에 있어서, 단계 a) - 단계 e)는 상이한 설정 시간 값을 갖는 복수의 교정 단편부에 대해 실행되어, 복수의 등가 시간 값을 초래하고, 그리고 교정 방법은 설정 시간 값을 결정하는 단계를 더 포함하며, 상기 설정 시간 값을 넘어 등가 시간이 설정 시간과 독립적이다.
교정 단편부는 유리하게도 초크랄스키 방법에 따라 결정화된 반도체 재료 잉곳, 바람직하게는, 최종 결정화된 잉곳의 한 부분으로부터 절단된다.
교정 단편부의 격자간 산소 농도는 이후 잉곳의 절단부로부터 발생(stem)하는 적어도 하나의 스크랩에서 격자간 산소 농도를 측정함으로써 결정될 수 있으며, 상기 스크랩은 상기 잉곳에서 교정 단편부에 인접한다.
열 공여체 농도는 잉곳의 교정 단편부에 인접한 제1 웨이퍼에서의 제2 어닐링 이전에 실행된, 전기 저항률이나 또는 자유 전하 캐리어 농도의 제1 측정과, 상기 교정 단편부로부터 취해진 제2 웨이퍼에서의 제2 어닐링 이후에 실행된, 전기 저항률이나 또는 자유 전하 캐리어 농도의 제2 측정으로부터 결정될 수 있다.
바람직하게는, 반도체 재료 잉곳은 고유의 반도체 재료의 용융물로부터 얻어진다.
본 발명의 다른 특징과 장점은 첨부한 도면을 참조하여, 단지 설명을 위해 아래 기재된 바와 같은 상세한 설명으로부터 명확하게 이해될 것이며, 상기 상세한 설명만으로 본 발명이 한정되지 않는다.
도 1은 열 공여체 형성 어닐링 동안에, 노에 배치된 반도체 샘플의 온도 프로파일과 노의 온도 프로파일을 나타낸 도면이고;
도 2는 도 1에 나타내어진 온도 프로파일과 등가인, 어닐링 동안의 샘플의 다른 한 온도 프로파일을 나타낸 도면이고;
도 3은 본 발명에 따른 교정 방법의 단계를 나타낸 도면이고;
도 4는 본 발명에 따른 교정 방법을 실행하기 위해 교정 단편부를 얻는 방식을 나타낸 도면이고;
도 5 및 도 6은 (설정 온도에 비해) 어닐링 동안에 노의 온도와 샘플의 온도의 초과를 각각 나타낸 도면이며, 이러한 방식으로, 이러한 온도의 초과가 본 발명의 교정 방법에서 전반적으로 고려될 수 있고;
도 7은 잉곳의 응고된 분율의 함수로서, Cz 타입 실리콘 잉곳의 결정화 동안에 형성된 열 공여체의 농도를 나타낸 도면이고;
도 8a는 교정 단편부의 열 공여체 형성 어닐링이 앞선, 전기 저항률 또는 자유 전하 캐리어 농도를 측정하는 단계를 나타낸 도면이고; 그리고
도 8b는 교정 단편부의 열 공여체 형성 어닐링이 뒤따르는, 전기 저항률 또는 자유 전하 캐리어 농도를 측정하는 단계를 나타낸 도면이다.
도 2는 도 1에 나타내어진 온도 프로파일과 등가인, 어닐링 동안의 샘플의 다른 한 온도 프로파일을 나타낸 도면이고;
도 3은 본 발명에 따른 교정 방법의 단계를 나타낸 도면이고;
도 4는 본 발명에 따른 교정 방법을 실행하기 위해 교정 단편부를 얻는 방식을 나타낸 도면이고;
도 5 및 도 6은 (설정 온도에 비해) 어닐링 동안에 노의 온도와 샘플의 온도의 초과를 각각 나타낸 도면이며, 이러한 방식으로, 이러한 온도의 초과가 본 발명의 교정 방법에서 전반적으로 고려될 수 있고;
도 7은 잉곳의 응고된 분율의 함수로서, Cz 타입 실리콘 잉곳의 결정화 동안에 형성된 열 공여체의 농도를 나타낸 도면이고;
도 8a는 교정 단편부의 열 공여체 형성 어닐링이 앞선, 전기 저항률 또는 자유 전하 캐리어 농도를 측정하는 단계를 나타낸 도면이고; 그리고
도 8b는 교정 단편부의 열 공여체 형성 어닐링이 뒤따르는, 전기 저항률 또는 자유 전하 캐리어 농도를 측정하는 단계를 나타낸 도면이다.
더욱 명확하게 하기 위하여, 모든 도면에서 동일하거나 비슷한 구성요소는 동일한 부재 번호로써 지시되어 있다.
도 1은 샘플이 노에서 열 공여체 형성 어닐링을 겪게 될 때, 반도체 재료로 만들어진 이러한 샘플 내의 온도(TS)와 노 내의 온도(TF)의 예시적인 곡선이다. 샘플은 잉곳의 한 섹션일 수 있거나 잉곳으로부터 절단된 벽돌일 수 있다. 벽돌은 직사각형 평행육면체의 형상을 실질적으로 가지며, 정사각형 또는 의사 정사각형(pseudo square) 웨이퍼가 얻어질 수 있게 하여, 이후 태양 전지의 제조에 사용될 것이다. 원통형 형상의 잉곳의 섹션은 더 정확히 말하면 웨이퍼가 원형 형상을 갖는 마이크로일렉트로닉 산업에 의도된다.
샘플의 어닐링은 노의 온도(TF)가 주위 온도(Tamb)(예를 들면 25 ℃) 내지 설정 온도(TC)로 상승하는 가열 위상(P1)을 포함한다. 도 1의 예에 있어서, 설정 온도(TC)는 450 ℃와 동일하다. 가열 위상(P1)에 이어 설정 시간(tc) 동안에 설정 온도(TC)에서 안정기(P2)가 뒤따른다. 설정 시간(tc)은 노의 프로그래밍 동안 특정된 어닐링 시간이고, 이러한 노의 프로그래밍 동안에, 노가 설정 온도(TC)(450 ℃)인 것으로 여겨진다. 이러한 어닐링 시간은 예를 들면, 써모커플에 의해 측정된 노의 온도(TF)가 450 ℃에 도달할 때의 순간으로부터의 시간이다. 노가 정지될 때, 노의 온도(TF)가 강하하기 시작한다. 실제로, 온도 안정기(P2)에 이어, 온도(TF)가 450 ℃ 내지 주위 온도(Tamb)에 속하는 냉각 위상(P3)이 뒤따른다.
도 1로부터 알 수 있는 바와 같이, 노에 배치된 샘플의 온도(TS)가 노 내의 온도(TF)와 항상 동일하지 않다. 특히 가열 위상(P1) 및 냉각 위상(P3) 동안에, 샘플의 온도 곡선이 샘플의 열적 관성에 기인하여, 노의 온도 곡선에 비해 딜레이된다. 이러한 딜레이는 노의 온도(TF)가 450 ℃와 동일한 반면에, 샘플의 온도(TS)는 450 ℃보다 낮은 시간 "td"으로써 도 1에서 기호화되어 있다.
열 공여체는, 온도(TS)가 Tmin = 350 ℃와 Tmax = 550 ℃ 사이로 이루어질 때, 샘플에 형성된다. 샘플의 온도(TS)가 도 1의 예에서 450 ℃를 초과하지 않는다는 것을 고려하면, 열 공여체는 이 경우 350 ℃ - 450 ℃의 온도 범위에서 독특하게 형성된다. 어닐링 동안에 만들어진 열 공여체의 품질은 식 T(t) = Tmin = 350 ℃의 직선의 위 그리고 온도(TS) 곡선의 아래에 위치된 영역(S)에 의해 나타내어질 수 있다. 일반적으로 말하자면, 영역(S)이 크면 클수록, 생성된 열 공여체의 품질은 더욱 향상된다(온도 및 어닐링 시간으로 증가함).
이후 이들 열 공여체의 부분이 노의 가열 위상(P1) 및 냉각 위상(P3) 동안에 형성된다는 것을 알 수 있을 것이다. 샘플의 온도(TS)가 350 ℃와 450 ℃ 사이로 이루어지는 동안의 시간(tDT), 달리 말하자면 열 공여체의 실제 형성 시간이 설정 시간(tc) 보다 더 크다. 결론적으로, 설정 시간(tc) 동안에 형성된 열 공여체의 품질(노의 프로그래밍 동안에 조작에 의해 특정됨) 어닐링에 의해 형성된 열 공여체의 품질 사이에 차이점이 전반적으로 존재한다.
더욱이, 딜레이(td)(안정기(P2)) 동안에, 열 공여체 형성 운동(kinetic)은, 샘플의 온도(TS)가 설정 온도(TC)에 아직 도달하지 않았기 때문에, 예상되지 않는다. 따라서, 이러한 딜레이는 전체로서 어닐링과 설정 시간(tc) 사이의 열 공여체의 양의 차이점을 만드는데 기여한다. 그럼에도 불구하고, 이러한 기여는 위상(P1 및 P3)에 비해 일반적으로 작다.
따라서, 노가 450 ℃에서 안정기(P2)의 설정 시간(tc)에 설정되어 구성될 때, 열 공여체의 형성이 또한 노의 가열 위상(P1) 및 냉각 위상(P3) 동안에 발생할 것이고, 샘플의 온도(TS)가 안정기(P2)의 부분 동안에 설정 온도(TC)와 상이할 수 있다고 고려될 수 있다. 이는 어닐링 동안에 형성된 열 공여체의 품질을 더욱 정밀하게 제어할 수 있게 한다.
가열 위상(P1) 및 냉각 위상(P3) 동안의 열 공여체 형성 운동은, 샘플 온도의 정확한 프로파일(TS(t))이 알려지지 않았기 때문에, 설정하기 어렵다. 따라서, 열 공여체의 상기 부분이 위상(P1 및 P3) 동안에 형성된다는 것이 간단하게 결정될 수 없다.
이후 기재된 교정 방법은 이들 어려움을 피하기 어렵게 할 수 있다. 어닐링 동안의 샘플의 온도가 일정하고 450 ℃와 동일하며, 이후, 한편으로 온도 상승 및 강하 위상에 그리고 다른 한편으로 안정기(P2) 동안의 온도(TS 및 TC) 사이의 (포텐셜) 차이에 등가인, 450 ℃(독특하게)에서의 어닐링 시간(이후, teq로 지시됨)을 결정한다는 가설이 만들어진다.
도 2는 이러한 가설에서의 섹션 온도의 프로파일(TS'(t))을 나타내고 있다. 이러한 프로파일은, 도 1에 나타내어진, 시간(tDT)의 그리고 350 ℃와 450 ℃ 사이로 변하는 온도 프로파일(TS(t))과 등가이다. 도 2의 프로파일이나 시간(teq)을 지정하도록 본 명세서에서 상기 사용된 "등가"라는 용어는 형성된 열 공여체의 품질이 동일하다는 것을 의미한다.
온도 프로파일(TS'(t))은 순간 온도 상승 및 강하 그리고 설정 시간(tc) 및 등가 시간(teq)의 합과 동일한 총 시간(ttot)의 450 ℃에서의 안정기를 갖는, 총안(crenelated) 형상을 갖는다:
등가 시간(teq)은 상기 언급된 바와 같이, 설정 시간(tc) 동안의 포텐셜 온도 차이와, 노의 온도 상승 위상 및 강하 위상 동안의 열 공여체 형성을 고려한다. 사용된 노, 가열 조건 및 냉각 조건, 섹션의 치수 및 기하학적 구조의 함수로서 변한다. 특정 드문 경우로서, 특히 딜레이 시간(td)이 상당할 때, 등가 시간(teq)은 음의 값을 취할 수 있다. 달리 말하자면, 어닐링 동안에 형성된 열 공여체의 "실제" 품질은 설정 시간(tc) 동안의 450 ℃(독특하게)에서의 어닐링한 품질보다 떨어진다.
450 ℃에서의 총 어닐링 시간(ttot)은 예를 들면, 도입부에 기재된 웨이퍼를 얻기 위한 방법에 따라, 샘플에서의 격자간 산소 농도와, "목표" 열 공여체 농도(목표 저항률 값으로부터 추론된 것)로부터 계산된 시간이다.
450 ℃에서의 등가 어닐링 시간(teq)의 지식은 이후 "목표" 열 공여체 농도에 도달하도록 프로그램되는 (상기 식 (1)을 사용) 설정 시간(tc)의 정확한 값을 결정할 수 있게 한다.
도 2는 등가 시간(teq)이 결정될 수 있게 하는 어닐링 노를 교정하는 방법의 단계 S1 내지 단계 S5를 나타낸다.
단계 S1에서, 열 공여체 형성 운동이 동일할 수 있도록, 샘플과 동일한 반도체 재료로 이루어진 교정 단편부가 제공된다. 샘플 및 교정 단편부가 예를 들면, 결정체(crystalline) 실리콘으로 만들어진다. "Cz" 실리콘으로 알려진, 초크랄스키 방법에 의해 얻어진 단결정 실리콘이 보다 고 격자간 산소 농도를 갖기 때문에, 도가니에서의 방향성 응고 방법으로부터 다결정 실리콘 보다 선호된다. 열 공여체는 이후 우수한 품질로 만들어질 수 있고, 이는 교정 정밀도를 향상시킨다.
따라서, 교정 방법의 실시예에 있어서, 교정 단편부는 실리콘 용융물로부터 결정화된 Cz 실리콘의 잉곳으로부터 절단된다. 바람직하게는, 실리콘 용융물을 형성하는데 사용된 실리콘의 적재부(load)가 도프되지 않는데, 이러한 사항은 고유의 실리콘으로 만들어지고, 그리고 도판트가 용융물에 부가되지 않는다는 것이다. 따라서, 용융물의 실리콘이 잉곳의 풀링 순간에 고유의 것이다. 따라서, 재료의 저항률은 열 공여체에 의해 독특하게 영향을 받을 것이며, 이는 교정 정밀도를 향상시킨다.
초크랄스키 방법에 의해 얻어진 반도체 재료와 상이한 반도체 재료에 대해, 반도체 재료의 격자간 산소 농도가 유리하게도 1017 cm-3보다 크다. 탄소가 열 공여체의 형성을 제한하는 원소이기 때문에, 이러한 반도체 재료에서의 농도는 유리하게도 1017 cm-3보다 작다.
단계(S2)는 교정 단편부의 격자간 산소 농도[Oi]를 결정하는 단계를 포함한다. 격자간 산소 농도[Oi]가 "Whole-rod FTIR"로 통상적으로 알려진 적외선 분광법 기술에 의해, 비파손 방식으로, 교정 단편부에서 직접적으로 측정될 수 있다. 푸리에 변환 적외선 분광법(FTIR, Fourier transform infrared spectroscopy)으로부터 유도된 이러한 기술은 적외선 빔으로써 교정 단편부를 스캐닝하는 단계로 이루어진다. 교정 단편부에 의한 적외선 빔의 흡수가 교정 단편부에서의 평균 격자간 산소 농도를 결정하게 할 수 있다.
대안적으로, 교정 단편부가 잉곳으로부터 절단되어질 때, 격자간 산소 농도[Oi]가 교정 단편부에 인접한 잉곳의 부분에서 FTIR에 의해 측정될 수 있다. 이는 특히 표면 폴리싱으로부터 농도[Oi]의 측정에 필요한 조정으로부터 교정 단편부를 보호할 수 있게 한다. 이러한 사항은 이후 인접한 부분에서 측정된 격자간 산소 농도가 교정 단편부의 격자간 산소 농도[Oi]와 동일하다는 가설을 만들도록 유도될 수 있다.
예를 들면, 교정 단편부가 잉곳의 섹션일 때, 농도[Oi]가 교정 단편부의 어느 한 측에, 또는 이러한 웨이퍼의 단지 단편부에 위치된, 조각들 또는 2개의 웨이퍼 중 어느 한 웨이퍼에서의 FTIR에 의해 측정될 수 있다. 바람직하게는, 웨이퍼(또는 웨이퍼의 단편부)는 100 ㎛이거나 이보다 더 큰 두께를 가지며, 그 표면은 FTIR 측정을 실행하기 이전에 폴리싱된다.
도 4는 교정 단편부가 잉곳으로부터 절단된 벽돌(40)인 경우를 나타낸다. 교정 단편부의 격자간 산소 농도[Oi]가 이후 유리하게도 잉곳의 절단부로부터 발생하는 스크랩(41)의 어느 한 곳에서 그리고 바람직하게는, 절단 평면에 대응하는 내부 면(410)에서 측정된다. 한번 더, FTIR 기술이 사용될 수 있다(내측 면의 폴리싱 이후에).
도 4는 또한 교정 단편부의 바로 위, 아래 및 양 측의 잉곳에 위치된 웨이퍼(42)의 단편부를 나타낸 도면이다. 상기 기재된 바와 같이, 격자간 산소 농도[Oi]는 또한 웨이퍼(42)의 이들 단편부 중 어느 한 단편부에서 측정될 수 있다. 따라서, 산소 농도는 교정 단편부의 위나 또는 아래에 각각 위치된 웨이퍼(42)의 수 개의, 예를 들면, 2개의 단편부에서 측정될 수 있고, 그리고 상기 교정 단편부의 농도[Oi]가 이후 단편부(42)에서 측정된 산소 농도의 평균 값과 동일하다고 추정된다.
적외선 분광법(FTIR, Whole-rod FTIR) 이외의 기술이 교정 단편부의 격자간 산소 농도[Oi]를 측정하도록 사용될 수 있다. 특히, 특허문헌 FR 2964459에 기재된 기술이 사용될 수 있다. 이러한 기술은 (특허문헌 FR 2964459에 기재된 바와 같은) 실리콘 웨이퍼, 웨이퍼(42)의 단편부, 잉곳의 절단부로부터의 스크랩(41) 또는 교정 단편부(40) 대신에 적용될 수 있다.
도 3의 단계(S3)에서, 교정 단편부는 샘플의 어닐링의 온도 상승 및 강하와 동일한 온도 상승 및 강하를 포함한 열 공여체 형성 어닐링 처리된다(도 1 참조). 노의 가열 조건 및 냉각 조건은 이에 따라 교정 단편부의 어닐링과 샘플의 어닐링 사이에서 동일하다. 교정 단편부의 어닐링 동안의 노의 온도는 본 발명에서 450 ℃로 설정된 설정 온도(TC)에 도달하고, 이후 주위 온도로 다시 감소한다.
교정 단편부의 어닐링(S3)은 샘플의 어닐링처럼, 온도 상승 및 강하 사이의 설정 온도(TC)에서 안정기를 더 포함한다. 이러한 안정기의 설정 시간은 이후 tc'로 지시된다. 어닐링(S3) 동안의 안정기에 의해, 교정 단편부가 이에 따라 설정 온도(TC)에 더욱 용이하게 도달할 수 있기 때문에, 샘플의 온도 곡선과 노의 온도 곡선 사이의 딜레이(td)에 대응하는 포텐셜 차이를 포함하는, 설정 시간(tc') 동안의 샘플의 온도와 설정 온도(TC) 사이의 모든 포텐셜 차이를 고려할 수 있게 한다. 이러한 안정기는 특히 상기 안정기의 시작 시의 노 온도의 조정 문제점을 고려할 수 있게 한다. (450 ℃에서의 어닐링의) 시간(teq)은 형성된 열 공여체의 품질과 관련하여, 온도 상승 위상 및 강하 위상, 그리고 시간(tc')(딜레이(td)를 포함) 동안의 온도 포텐셜 차이의 기여와 등가이다.
단계(S3)에서의 안정기의 설정 시간(tc')은 샘플의 어닐링의 설정 시간(tc)과 반드시 동일할 필요가 없다. 실제로, 이러한 안정기의 목적은 단지 어닐링(S3) 동안에, 교정 단편부의 온도를 샘플의 온도(TS)에 더욱 가깝게 하여, 등가 시간(teq)의 결정을 가능한 많이 정제하는 것이다.
바람직하게는, 교정 단편부는 샘플과 동일한 치수 및 기하학적 구조를 갖는다. 교정 단편부 및 샘플은 따라서 같은 방법으로 노의 온도 상승 및 강하에 응답할 것이다(열적 관성이 2개의 단편부 사이에서 같음). 이는 교정 정밀도를 상당히 향상시킬 수 있게 한다.
이후, S4에서, 교정 단편부의 어닐링(S3) 동안에 형성된 열 공여체 농도[DT]가 결정된다. 어닐링(S3) 동안에 형성된 열 공여체는 잉곳의 냉각 동안에 생성되어지고 교정 단편부에 초기에 존재하는 열 공여체에 부가될 수 있다. 교정 단편부는 따라서 예를 들면, 30 분 동안 650 ℃에서, 이들 초기 열 공여체를 파손하는 예비 어닐링 처리를 받게 될 수 있다.
농도[DT]는 바람직하게는 열 공여체 형성 어닐링(S3) 이전에 그리고 이후에 각각 측정된, 전기 저항률이나 자유 전하 캐리어 농도의 2개의 값으로부터 얻어진다. 실제로, 열 공여체의 외관은 자유 전하 캐리어 농도의 변화와, 이에 따라 전기 저항률의 변화를 유도한다. "자유 전하 캐리어"가 재료의 전기 전도성을 초래하고 반도체 재료에서 자유롭게 순환하는 전하 캐리어(즉, 전자 또는 정공)를 의미하도록 취해진다. 이들의 농도는 반도체 재료(p-타입 또는 n-타입)의 초기 도핑 레벨에 따라 결정되고, 이는 농도[DT]에서의 열 공여체의 형성("전자 공여체" 결함)에 의해 가속되거나 보상된다.
이에 따라 저항률의 제1 측정(또는 자유 전하 캐리어 농도)은 어닐링(S3) 이전에 실행되고, 그리고 저항률의 제2 측정(또는 자유 전하 캐리어 농도)은 어닐링(S3) 이후에 실행된다. 전기 저항률은 4점 방법, 면 저항 측정(Van der Pauw) 방법, 유도 결합에 의해 측정될 수 있거나, 또는 푸코 전류의 측정으로부터 유도될 수 있다. 자유 전하 캐리어 농도는 홀 효과에 의해, 광루미네선스(photoluminescence)에 의해, 자유 전하 캐리어(FCA( Free 캐리어 흡수) 분석으로 알려짐)에 야기되거나, 또는 C-V 측정으로부터 추론된 적외선의 흡수 분석에 의해 측정될 수 있다.
제1 측정 및 제2 측정은 단계(S4)의 실시예에 있어서, 교정 단편부(40)의 표면의 동일한 구역에서 실행된다. 대안적인 실시예에 있어서, 제1 측정이 잉곳에서의 교정 단편부에 인접한, 예를 들면, 상기 교정 단편부의 바로 위나 또는 바로 아래에 위치된(또는 이들 위아래 모두 그리고 평균 값이 이후 계산됨) 웨이퍼에서 실행되고, 그리고 제2 측정은 상기 교정 단편부의 표면으로부터 취해지거나 또는 상기 교정 단편부 내측으로부터 취해진 웨이퍼에서 실행된다. 동일한 웨이퍼가 이후 저항률 측정과 산소 농도[Oi]의 결정을 위해 사용될 수 있다(단계(S2)).
저항률 측정이 교정 단편부 외측에서, 즉 잉곳에 인접한 부분에서 실행될 때, 측정된 저항률 값이 상기 교정 단편부의 저항률을 결정하도록 추론될 수 있다. 교정 단편부 외측의 자유 전하 캐리어 농도의 측정에 대해 동일하게 적용된다.
열 공여체 농도[DT]는 전하 캐리어의 이동성과 저항률의 통상적인 관계를 사용하여, 전기 저항률(또는 자유 전하 캐리어 농도)의 측정된 값으로부터 계산될 수 있다. 그럼에도 불구하고, 특허문헌 FR 2964459에 기재된 바와 같이, 열 공여체의 영향을 고려하기 위하여 이동성 관계를 변경하는 것이 바람직하다.
최종적으로, 단계(S5)에서, 단계(S3)에서 실행된 어닐링에 대한 열 공여체의 기동에 의해 등가인(노의 온도 상승 및 강하, 온도의 불안정성 위상, 450 ℃에서의 안정기), TC = 450 ℃에서의 어닐링의 총 시간(ttot)은 단계(S2 및 S4)에서 각각 결정된, 교정 단편부의 격자간 산소 농도[Oi] 및 열 공여체 농도[DT]로부터 결정된다.
시간(ttot)은 논문["Formation kinetics of oxygen thermal donors in silicon", Wijaranakula C.A. et al., Appl. Phys. Lett. 59 (13), pp. 1608, 1991]에 기재된 식을 사용하여 계산될 수 있다. 이러한 논문은 450 ℃에서 어닐링에 의한 실리콘에서의 열 공여체 형성의 운동을 기재하고 있다.
상기 언급된 논문에 따라, 450 ℃에서의 어닐링 시간(t), 격자간 산소의 초기 농도[Oi] 및 열 공여체 농도[DT]는 아래 기재된 바와 같은 식으로써 관련되고:
Do은 450 ℃에서의 격자간 산소의 확산 계수이다(Do = 3.5x10-19 cm2/s).
단계(S2 및 S4)에서 각각 측정된 값으로써 상기 식 (2)의 [DT] 및 [Oi]를 대체하여, 요구되는 총 시간(ttot)과 동일한 t의 값이 얻어진다.
총 시간(ttot)을 계산하기 위하여, 상기 식 (2)는, 450 ℃와 동일한 설정 온도(TC)가 잉곳 샘플의 저항률을 조정하기 위해, 상기 잉곳 샘플의 어닐링을 실행하도록 우선적으로 선택되기 때문에, 선호된다. 450 ℃의 온도는 실제로 열 공여체 형성 운동이 최상으로 제어되는 온도이다. 더욱이, 얻어진 최대 농도와 열 공여체의 형성 율 사이의 우수한 절충을 이룬다.
대안적으로, 시간(ttot)은 산소 농도[Oi]의 상이한 값에 대해, 450 ℃에서 어닐링 시간(t)의 함수처럼 열 공여체 농도[DT]를 제공하는, 다른 수학적 표현이나 계산(abacuses)에 의해 결정될 수 있다.
450 ℃와 상이한 설정 온도에 대해, 수학적 표현과 계산이 논문["Effect of oxygen concentration on the kinetics of thermal donor formation in silicon at temperatures between 350 and 500 ℃", Londos C.A. et al., Appl. Phys. Lett. 62 (13), pp. 1525, 1993]에서의 개시에 의해 특히 적용될 수 있다. 이러한 논문은 또한 350 ℃와 500 ℃ 사이의 어닐링 온도에 대해, 실리콘에서의 열 공여체 형성의 운동을 기재하고 있다.
450 ℃에서의 등가 어닐링 시간(teq)은 이후 총 시간(ttot)에서 설정 시간(tc')을 뺌으로써, 총 시간(ttot) 및 설정 시간(tc')으로부터 결정된다(식 (1) 참조). 대안적으로, 등가 시간(teq)의 결정은 하나의 계산 단계에서, 산소 농도[Oi], 열 공여체 농도[DT] 및 설정 시간(tc')으로부터 실행될 수 있다.
교정 방법의 단계(S1 - S5)는 도 3과 관련하여 기재되어 있는 순서로 실행될 필요는 없다. 특히, 산소 농도[Oi]의 측정 단계(S2)가 교정 단편부의 어닐링(S3) 이전보다는 이후에 달성될 수 있다. 실제로, 열 공여체 형성 어닐링이 실제로 격자간 산소 농도에 영향을 미치지 않는다. 따라서 산소 농도[Oi]는 교정 단편부가 어닐링(S3) 처리된 이후에, 상기 교정 단편부의 내측으로부터 취해진 웨이퍼에서 측정될 수 있다. 단계(S2)는 또한 어닐링(S3)에 의해 형성된 열 공여체의 농도를 결정하는 단계(S4) 이후에 실행될 수 있다.
이들이 매우 자주가 아닐지라도, 샘플 온도와 설정 온도(TC) 사이의 차이가 샘플의 어닐링의 설정 시간(tc)의 끝에 존재할 수 있다. 이들 후(late) 차이점을 고려할 수 있도록, 어닐링(S3)의 설정 시간(tc')은 적어도 이들 온도 차이와 관련된 위상의 시간 만큼 반드시 길다.
어닐링(S3)의 설정 시간(tc')이 어닐링을 실행하도록 사용된 노, 반도체 재료의 격자간 산소 농도, 그리고 교정 단편부의 치수 및 형상(특히 이들이 샘플에서와 상이하다면)의 함수로서 변할 수 있다. 예를 들면, 짧은 시간(tc')은, 노가 심지어 온도에서 안정적이라고 알려졌을 때, 선택될 수 있다. 교정 방법은 이후 실행 시간에서 얻어진다.
따로 특별히 언급하지 않았다면, 교정을 위해 선택된 설정 시간(tc')은 30 초와 2 시간 사이에서 선택되는게 유리할 것이다. 이러한 시간 범위는, 교정 단편부의 볼륨에서의 온도가 (설정 온도에서) 안정적이도록 충분히 긴 시간과, 교정 단편부의 안정기 동안에 얻어진 열 공여체의 품질이 온도 상승 위상 및 강하 위상 동안에 얻어진 품질과 관련하여 우수하지 않도록 짧은 시간 사이에 우수한 절충을 이룬다. 온도 상승 및 강하 위상 동안에 얻어진 열 공여체의 품질에 대한 안정기 동안에 얻어진 열 공여체의 품질 사이의 비가 유리하게도 10 보다 더 작다.
특정 어닐링 노에서 및/또는 샘플의 특정 치수에 대해, 샘플의 온도(TS)가 노 온도의 조정의 문제점에 기인하여, 안정기(P2) 동안 상당한 시간 동안에 안정적이지 않을 수 있다.
예를 들면, 샘플 온도(TS)는 온도 상승 위상(P1) 이후에 바로, 안정기(P2)의 개시시 설정 온도(TC)를 초과할 수 있다. 교정 방법은 어닐링(S3)의 설정 시간(tc')이 초과 시간과 동일하거나 이보다 더 큰 경우에 완전한 방식으로 그리고 (설정 시간(tc') 동안 설정 온도(TC)와의 임의의 온도와 같은) 이러한 초과를 적어도 부분적으로 고려할 수 있게 한다. 그러나, 초과 시간이 알려지지 않았기 때문에, 선택된 설정 시간(tc')이 전체로서 초과를 고려할 것이고 그리고 보장되지 않을 수 있다.
이를 극복하기 위하여, 교정 방법(즉 단계 S1 내지 단계 S5)은 복수의 교정 단편부로써 수 시간, 바람직하게는 4 시간과 10 시간 사이에서 실행될 수 있다. 사용된 교정 단편부가 유리하게도 모든 특징(재료, 형상 및 치수)에 있어 동일하다. 상이한 설정 시간(tc') 값은 교정 단편부의 어닐링(S3)에 대해 선택된다. 설정 시간을 제외하고는, 어닐링(S3)은 모든 교정 단편부에 대해 동일하다.
일례로서, 도 5는 안정기(P2)의 레벨에서, 노 온도(TF) 및 샘플 온도(TS)가 설정 온도(TC)를 초과하는 초과 위상(50)을 나타낸다. tc1' 내지 tc6'로 지시된 설정 시간의 6개의 상이한 값이 30 초와 2 시간 사이에서 선택된다. 값(tc1' 내지 tc6')이 폭넓은 시간 범위를 커버하도록 선택되어, 이들 중 적어도 하나가 초과 시간보다 더 크다.
상이한 교정 단편부 및 대응하는 설정 시간(tc1' 내지 tc6')과 관련된, 복수의 등가 시간(teq1-teq6) 값이 이후 얻어진다. 이후, 최종 단계 동안에, 최소 설정 시간(이 최소 시간을 넘어 등가 시간(teq)이 일정함)이 결정된다. 최소 설정 시간의 결정은 대응하는 설정 시간 값의 함수로서 얻어진 등가 시간 값을 그래프에 전달한 이후에 실행될 수 있다.
도 6은 도 5의 예에 대응하는 그래프(teq(tc'))이다. 등가 시간(teq)이 tc' = tc4'로부터, 설정 시간(tc')과 독립적이라는 것이 이러한 그래프에 나타나 있다. 실제로, 도 5로부터 알 수 있는 바와 같이, "tc4'"는 전체로서 초과를 커버하는 설정 시간 값의 최소치이다.
따라서, 최소 설정 시간의 결정은 안정기의 개시시의 온도의 초과(그리고 보다 일반적인 방식으로, 설정 온도(Tc)와 샘플의 온도 사이의 어느 한 차이)가 전반적으로 고려된다는 것을 보장한다. 최소 설정 시간은 각각의 노 및/또는 샘플의 각각의 크기에 대해 결정될 수 있다.
온도 불안전성의 문제점이 이러한 단편부에 의해 증폭되기 때문에, 큰 치수의 교정 단편부에 의해 최소 설정 시간을 결정하는 것이 바람직하다고 여겨질 것이다. 동일한 최소 설정 시간이 이후 보다 작은 크기의 단편부에 대해 사용될 수 있다.
상기 언급된 바와 같이, 교정 단편부는 고유의 실리콘 용융물로부터 결정화된 Cz 실리콘의 잉곳으로부터 얻어질 수 있다. 도 7은 잉곳의 응고된 분율(fs)(잉곳의 총 길이의 %로 표현됨)의 함수로서, 이러한 잉곳의 결정화 동안에 형성된, 초기 열 공여체 농도[DTi]를 나타낸 그래프이다.
이는 잉곳의 초기 열 공여체 농도[DTi]가 급격하게 감소하고, 그리고 이후에 저 레벨로 유지되는 그래프로부터 추론될 수 있다. 대략 25 %의 응고된 분율(fs)로부터, 모든 농도 값[DTi]이 3x1014 cm-3이거나 이보다 더 작다.
저 농도[DTi]의 이러한 구역이 "잉곳 풋(ingot foot)"으로 알려진 최종 응고된 잉곳의 부분으로 여겨진다. 잉곳 풋이 잉곳 헤드 보다 더 짧은 시간 동안에 용융된 실리콘과 열 접촉하기 때문에, 상기 잉곳 풋은 상기 잉곳 헤드, 즉 먼저 응고된 잉곳의 부분 보다 적은 초기 열 공여체를 수용한다.
교정 단편부가 Cz 실리콘의 잉곳으로부터 얻어질 때, 상기 교정 단편부는 유리하게도 잉곳 밑동(butt)(fs ≥ 25 %)으로부터 절단된다. 이후 초기 열 공여체 농도[DTi]가 어닐링(S3) 동안에 형성된 열 공여체의 농도[DT]에 비해 무시가능하다고 추정될 수 있다. 이는 열 공여체 농도[DT]를 결정하는 단계(S4)에서, 자유 전하 캐리어 농도 또는 저항률의 하나의 값을 사용함으로서, 교정 방법을 간략화하게 할 수 있다. 실제로, 자유 전하 캐리어 농도는 이후 열 공여체 농도[DT]의 2배와 동일하다고 추정된다.
교정 방법의 예시적인 실시예가 도 8a 및 도 8b과 관련하여 현재 기재되어 있다. 이러한 예는 156 x 156 ㎟의 정사각형 섹션 및 100 mm 높이의 Cz 실리콘의 벽돌 형상의 샘플과 관련된다. 이러한 샘플이 대기압하에서 열 공여체 형성 어닐링 처리되도록 요구되며, 상기 어닐링은 450 ℃에서 안정기를 포함한다. 사용된 어닐링 노는 금속 저항에 의해 가열된다. 파손 위험을 피하기 위하여, 아래 기재된 냉각 절차가 적용된다:
- 금속 저항에 대한 전기 파워 서플라이가 450 ℃에서 안정기 이후에 터언 오프되고, 노의 도어가 30 분 동안 폐쇄 유지됨;
- 상기 노의 도어를 개방한 이후에, 벽돌은 2 시간 동안에 상기 노 내에 남아있게 되고; 이후
- 상기 벽돌은 상기 노로부터 제거되고 주위 온도에 놓여짐.
교정 단편부(80)(도 8a)는 전자 급(electronic grade)의 고유의 실리콘 적재부로부터 얻어진 Cz 실리콘 잉곳으로부터 추출된다. 잉곳의 직경은 9 인치이다. 교정 단편부(80)는 50 %보다 더 큰 분율(fs)에 위치된 최종 응고된 잉곳에서 절단된다(sawn). 교정 단편부(80)는 샘플과 동일한 치수(156 mm x 156 mm x 100 mm) 및 동일한 형상을 갖는다.
2개의 웨이퍼(81 및 81')는 또한 교정 단편부(80) 위쪽 및 아래쪽 각각에서 잉곳으로부터 절단된다. 이들 웨이퍼는 메인 정사각형 표면(156 x 156 ㎟)과 500 ㎛의 두께를 갖는다.
격자간 산소 농도[Oi]는 특허문헌 FR 2964459에 기재된 기술 때문에, 각각의 웨이퍼(81, 81')의 주요 면 중 한 면의 중심에서 측정된다(단계(S2)). 농도[Oi]는 상측 웨이퍼(81)에서 8.32x1017 cm-3이고, 그리고 하측 웨이퍼(81')에서 8.38x1017 cm-3다. 전기 저항률은 또한 웨이퍼(81 및 81')의 중심에서 측정된다. 상측 웨이퍼(81)에서 38 Ω.cm이고 하측 웨이퍼(81')에서 40 Ω.cm이다. 가설은 교정 단편부(80)에서의 저항률 및 농도[Oi]의 값이 2개의 웨이퍼(81 및 81')에서 측정된 값의 평균과 동일하다고 만들어졌다.
이후, 교정 단편부(80)는 30 분의 설정 시간 동안에 450 ℃에서 온도 안정기를 갖는, 동일한 노에서 어닐링 처리된다(단계(S3)). 동일한 냉각 절차가 사용된다.
어닐링이 끝날 때, 교정 단편부가 3개의 부분(810, 820 및 830)으로 절단된다(도 8b). 교정 단편부(80)의 중심으로부터 취해진 부분은 대략 500 ㎛ 두께의 정사각형 형상의 웨이퍼(820)이다. 어닐링 이후의 저항률은 이러한 웨이퍼(820)의 주요 면 중 한 면의 중심에서 측정된다.
어닐링 동안에 교정 단편부(80)에 형성된 열 공여체 농도[DT]는 웨이퍼(83)에서의 어닐링 이후에 측정된 저항률 값과, 어닐링 이전의 평균 저항률 값으로부터 계산된다. 이러한 예에서 9.05 x 1013 cm-3이다.
최종적으로, 450 ℃에 비해 샘플의 온도의 임의의 차이 뿐만 아니라 노의 가열 위상 및 냉각 위상에 등가인 450 ℃에서의 어닐링 시간(teq)은 열 공여체 농도[DT] 및 격자간 산소 농도[Oi]를 구하는, 식 (2)를 사용하여 산출된다. 이러한 예에서 12 분이다.
교정 방법의 여러 변형 및 수정이 당업자에 명확할 것이다. 특히, 교정 방법은 제1 저항률(또는 자유 전하 캐리어 농도) 측정 이전에, 교정 단편부가 600 ℃ 이상의 온도에서 어닐링 처리되는 단계를 포함할 수 있다. 600 ℃ 이상의 온도에서 이러한 어닐링은 잉곳의 결정화 동안에 형성된 열 공여체를 제거한다. 초기 저항률 값(어닐링(S3) 이전)은 이후 더 크며, 이는 어닐링(S3) 공정 동안에 형성된 열 공여체의 농도의 계산을 정제할 수 있게 한다. 600 ℃ 이상의 온도에서의 어닐링은 또한 교정 방법 종료 시 실행될 수 있어, 어닐링(S3) 동안에 형성된 열 공여체를 파손한다. 유리하게도 계산 정확도를 향상시키는 목적의 저항률(또는 자유 전하 캐리어 농도) 측정이 뒤따르게 된다.
최종적으로, 교정 방법이 실리콘으로 만들어진 교정 단편부 및 샘플과 관련하여 기재되어 있을지라도, 예를 들면, 게르마늄이나 실리콘-게르마늄 합금과 같은 여러 반도체 재료에 적용될 수 있다. 게르마늄은, 산소-기반의 열 공여체가 또한 게르마늄에서 어닐링에 의해 형성될 수 있기 때문에, 포텐셜 유발자(candidate)이다.
Claims (9)
- 반도체 재료의 샘플이 제1 열 공여체 형성 어닐링 처리될 수 있게 하는 노를 교정하는 방법으로서,
상기 제1 어닐링은 노의 온도의 상승(P1), 설정 온도(TC)에서의 제1 안정기(P2) 및 노의 온도의 강하(P3)를 연속적으로 포함하고,
상기 노를 교정하는 방법은:
a) 상기 반도체 재료로 이루어진 교정 단편부(40, 80)를 제공하는 단계(S1);
b) 상기 교정 단편부의 격자간 산소 농도를 결정하는 단계(S2);
c) 상기 교정 단편부를 상기 노에서 제2 열 공여체 형성 어닐링 처리하는 단계(S3);
d) 제2 어닐링 동안에 상기 교정 단편부에 형성된 열 공여체의 농도를 결정하는 단계(S4); 및
e) 상기 격자간 산소 농도, 상기 교정 단편부의 상기 열 공여체 농도 및 설정 시간(tc')으로부터, 상기 노의 상기 온도 상승 및 강하에 적어도 대응하는, 설정 온도(TC)에서 등가 어닐링 시간(teq)을 결정하는 단계(S5);를 포함하고,
상기 제2 어닐링은 상기 설정 시간(tc') 동안에 상기 설정 온도(TC)에서 제2 안정기 및 상기 제1 어닐링의 온도 상승 및 강하와 동일한 상기 노의 온도 상승 및 강하를 포함하는, 반도체 재료의 샘플이 제1 열 공여체 형성 어닐링 처리될 수 있게 하는 노를 교정하는 방법. - 청구항 1에 있어서,
상기 교정 단편부(40, 80)는 상기 샘플의 기하학적 구조 및 치수와 동일한 기하학적 구조 및 치수를 갖는, 반도체 재료의 샘플이 제1 열 공여체 형성 어닐링 처리될 수 있게 하는 노를 교정하는 방법. - 청구항 2에 있어서,
상기 설정 시간(tc')은 30 초와 2 시간 사이로 이루어지는, 반도체 재료의 샘플이 제1 열 공여체 형성 어닐링 처리될 수 있게 하는 노를 교정하는 방법. - 청구항 1 또는 2에 있어서,
단계 a) - 단계 e)는 상이한 설정 시간(tc') 값을 갖는 복수의 교정 단편부에 대해 실행되어, 복수의 등가 시간(teq) 값을 초래하고, 그리고 상기 설정 시간 값을 결정하는 단계를 더 포함하며, 상기 설정 시간 값을 넘어서는 상기 등가 시간(teq)이 상기 설정 시간(tc')과 독립적인, 반도체 재료의 샘플이 제1 열 공여체 형성 어닐링 처리될 수 있게 하는 노를 교정하는 방법. - 청구항 1 내지 4 중 어느 한 항에 있어서,
상기 교정 단편부(40, 80)는 초크랄스키 방법에 따라 결정화된 반도체 재료 잉곳으로부터 절단되는, 반도체 재료의 샘플이 제1 열 공여체 형성 어닐링 처리될 수 있게 하는 노를 교정하는 방법. - 청구항 5에 있어서,
상기 교정 단편부(40)의 상기 격자간 산소 농도는 상기 잉곳의 절단부로부터 발생하는 적어도 하나의 스크랩(41)에 격자간 산소 농도를 측정함으로써 결정되고, 상기 스크랩(41)은 상기 잉곳에서 상기 교정 단편부(40)에 인접하는, 반도체 재료의 샘플이 제1 열 공여체 형성 어닐링 처리될 수 있게 하는 노를 교정하는 방법. - 청구항 5 또는 6에 있어서,
상기 열 공여체 농도는, 상기 잉곳에서의 상기 교정 단편부(80)에 인접한 제1 웨이퍼(81, 81')에서 상기 제2 어닐링(S3) 이전에 실행된, 전기 저항률이나 또는 자유 전하 캐리어 농도의 제1 측정으로부터, 그리고 상기 교정 단편부(80)로부터 취해진 제2 웨이퍼(820)에서 상기 제2 어닐링(S3) 이후에 실행된, 전기 저항률이나 또는 자유 전하 캐리어 농도의 제2 측정으로부터 결정되는, 상기 반도체 재료의 샘플이 제1 열 공여체 형성 어닐링 처리될 수 있게 하는 노를 교정하는 방법. - 청구항 5 내지 7 중 어느 한 항에 있어서,
상기 반도체 재료 잉곳은 고유의 반도체 재료의 용융물로부터 얻어지는, 반도체 재료의 샘플이 제1 열 공여체 형성 어닐링 처리될 수 있게 하는 노를 교정하는 방법. - 청구항 8에 있어서,
상기 교정 단편부(40, 80)는 최종 결정화된 잉곳의 한 부분으로부터 절단되는, 반도체 재료의 샘플이 제1 열 공여체 형성 어닐링 처리될 수 있게 하는 노를 교정하는 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1562979 | 2015-12-21 | ||
| FR1562979A FR3045831B1 (fr) | 2015-12-21 | 2015-12-21 | Procede d'etalonnage d'un four de recuit utilise pour former des donneurs thermiques |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20170074192A true KR20170074192A (ko) | 2017-06-29 |
Family
ID=55346099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160173735A KR20170074192A (ko) | 2015-12-21 | 2016-12-19 | 열 공여체를 형성하도록 사용된 어닐링 노의 교정 방법 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US10240871B2 (ko) |
| EP (1) | EP3184673B1 (ko) |
| JP (1) | JP2017141142A (ko) |
| KR (1) | KR20170074192A (ko) |
| CN (1) | CN106894093A (ko) |
| FR (1) | FR3045831B1 (ko) |
| TW (1) | TW201732211A (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7080017B2 (ja) * | 2017-04-25 | 2022-06-03 | 株式会社Sumco | ｎ型シリコン単結晶のインゴット、シリコンウェーハ、およびエピタキシャルシリコンウェーハ |
| JP6669133B2 (ja) * | 2017-06-23 | 2020-03-18 | 株式会社Sumco | シリコンウェーハのサーマルドナー生成挙動予測方法、シリコンウェーハの評価方法およびシリコンウェーハの製造方法 |
| US10793969B2 (en) * | 2018-06-27 | 2020-10-06 | Globalwafers Co., Ltd. | Sample rod growth and resistivity measurement during single crystal silicon ingot production |
| US10781532B2 (en) * | 2018-06-27 | 2020-09-22 | Globalwafers Co., Ltd. | Methods for determining the resistivity of a polycrystalline silicon melt |
| EP3623801B1 (en) | 2018-09-14 | 2022-11-02 | Commissariat à l'Energie Atomique et aux Energies Alternatives | Method for determining the thermal donor concentration of a semiconductor sample |
| CN113281304B (zh) * | 2021-04-01 | 2023-11-21 | 上海新昇半导体科技有限公司 | 一种退火炉降温速率校准的方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE60224099T2 (de) * | 2002-04-10 | 2008-04-03 | Memc Electronic Materials, Inc. | Silizium wafer und verfahren zur steuerung der tiefe einer defektfreien zone von einem silizium wafer mit idealem sauerstoffniederschlagverhalten |
| FR2858462B1 (fr) * | 2003-07-29 | 2005-12-09 | Soitec Silicon On Insulator | Procede d'obtention d'une couche mince de qualite accrue par co-implantation et recuit thermique |
| JP5276863B2 (ja) * | 2008-03-21 | 2013-08-28 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハ |
| FR2964459B1 (fr) | 2010-09-02 | 2012-09-28 | Commissariat Energie Atomique | Procede de cartographie de la concentration en oxygene |
| FR2997096B1 (fr) * | 2012-10-23 | 2014-11-28 | Commissariat Energie Atomique | Procede de formation d'un lingot en silicium de resistivite uniforme |
| FR3009380B1 (fr) * | 2013-08-02 | 2015-07-31 | Commissariat Energie Atomique | Procede de localisation d'une plaquette dans son lingot |
-
2015
- 2015-12-21 FR FR1562979A patent/FR3045831B1/fr not_active Expired - Fee Related
-
2016
- 2016-12-12 JP JP2016240061A patent/JP2017141142A/ja not_active Withdrawn
- 2016-12-14 TW TW105141309A patent/TW201732211A/zh unknown
- 2016-12-15 EP EP16204250.1A patent/EP3184673B1/fr not_active Not-in-force
- 2016-12-19 KR KR1020160173735A patent/KR20170074192A/ko unknown
- 2016-12-20 US US15/385,241 patent/US10240871B2/en not_active Expired - Fee Related
- 2016-12-20 CN CN201611180760.0A patent/CN106894093A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN106894093A (zh) | 2017-06-27 |
| FR3045831B1 (fr) | 2018-01-26 |
| US20170176105A1 (en) | 2017-06-22 |
| US10240871B2 (en) | 2019-03-26 |
| JP2017141142A (ja) | 2017-08-17 |
| EP3184673A1 (fr) | 2017-06-28 |
| EP3184673B1 (fr) | 2019-01-23 |
| TW201732211A (zh) | 2017-09-16 |
| FR3045831A1 (fr) | 2017-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20170074192A (ko) | 열 공여체를 형성하도록 사용된 어닐링 노의 교정 방법 | |
| KR102337604B1 (ko) | 동일한 잉곳에 웨이퍼를 위치시키는 방법 | |
| JP6682269B2 (ja) | 一様な抵抗を有するドーピングされたシリコンインゴットを形成する方法 | |
| KR20120013413A (ko) | 고순도화한 금속급 실리콘 공급원료에 대한 품질 제어 공정 | |
| JP6553286B2 (ja) | 単結晶成長方法 | |
| US9809901B2 (en) | Method for manufacturing silicon single crystal | |
| KR20140099266A (ko) | 실리콘 단결정의 평가방법 및 실리콘 단결정의 제조방법 | |
| CN105247115A (zh) | 单晶硅制造方法 | |
| JP2003505324A (ja) | エピタキシャルウエハ基板用に強化されたｎ型シリコン材料及びその製造方法 | |
| Yuan et al. | Nitrogen impurity in crystalline silicon | |
| CN108495956B (zh) | 一种用于调整半导体晶锭在其制造期间的电阻率的方法 | |
| KR20160142306A (ko) | 붕소 도핑된 n-타입 실리콘 타겟 | |
| TWI468563B (zh) | Polycrystalline silicon ingot and its manufacturing method and use thereof | |
| Yu et al. | Crystal growth of indium-doped Czochralski silicon for photovoltaic application | |
| JP5849878B2 (ja) | シリコン単結晶育成方法 | |
| Boulfrad et al. | Enhanced performance in the deteriorated area of multicrystalline silicon wafers by internal gettering | |
| JP4715528B2 (ja) | 電子デバイス用半絶縁性ＧａＡｓウェハ及びその製造方法 | |
| KR101679157B1 (ko) | SiC 단결정의 제조 방법 | |
| KR20180016580A (ko) | 에피택셜 실리콘 웨이퍼 | |
| TWI460318B (zh) | Method for heat treatment of solid-phase raw material and device and method for manufacturing ingot, processing material and solar cell | |
| Wang | Quality evaluation of resistivity-controlled silicon crystals | |
| Richter et al. | Development and investigation of long-term stable quartz glass crucibles for the Czochralski crystallization of silicon |