TW201719908A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW201719908A
TW201719908A TW106101018A TW106101018A TW201719908A TW 201719908 A TW201719908 A TW 201719908A TW 106101018 A TW106101018 A TW 106101018A TW 106101018 A TW106101018 A TW 106101018A TW 201719908 A TW201719908 A TW 201719908A
Authority
TW
Taiwan
Prior art keywords
film
layer
transistor
oxide semiconductor
electrode
Prior art date
Application number
TW106101018A
Other languages
English (en)
Other versions
TWI677101B (zh
Inventor
山崎舜平
辻隆博
落合輝明
楠紘慈
宮入秀和
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201719908A publication Critical patent/TW201719908A/zh
Application granted granted Critical
Publication of TWI677101B publication Critical patent/TWI677101B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本發明之目的係提供高度可靠的電晶體及包括該電晶體的半導體裝置。提供一種半導體裝置，包括閘極電極；在該閘極電極上方的閘極絕緣膜；在該閘極絕緣膜上方的氧化物半導體膜；以及在該氧化物半導體膜上方的源極電極及汲極電極，其中當大於或等於臨界電壓的電壓施加至該閘極電極時，從在該源極電極及該閘極電極之間流動的電流(導通狀態電流)之溫度相依性得到的該氧化物半導體膜之活化能大於或等於0meV且少於或等於25meV。

Description

半導體裝置
本發明相關於電晶體，諸如薄膜電晶體(在下文中也稱為TFT)，以及包括該電晶體的半導體裝置。
在此說明書中，半導體裝置係指可藉由使用半導體特徵運作的所有類型的裝置，且電光裝置、半導體電路、以及電子裝置全部係半導體裝置。
近年，使用在具有絕緣表面的基材上方形成之半導體薄膜(具有約數奈米至數百奈米的厚度)形成薄膜電晶體(TFT)的技術已吸引關注。薄膜電晶體施用在廣泛範圍的電子裝置上，諸如IC或電光裝置，並特別推動使用為影像顯示裝置中之切換元件的薄膜電晶體之快速發展。不同的金屬氧化物用於不同應用。氧化銦係已為人所熟知的材料，並使用為液晶顯示器等所必需之光透射電極材料。
部分金屬氧化物具有半導體特徵。具有半導體特徵之此種金屬氧化物的範例包括氧化鎢、氧化錫、氧化銦、及氧化鋅等。其中的通道形成區域係使用具有半導體特徵之 此種金屬氧化物形成的薄膜電晶體已為人所知(例如，參閱專利文件1及2)。
[參考文件]
[專利文件1]
日本已公告專利申請案案號第2007-123861號
日本已公告專利申請案案號第2007-096055號
使用為半導體裝置的電晶體必需具有有利的電晶體特徵，諸如導通狀態電流、截止狀態電流、以及電子遷移率。藉由使用具有有利特徵的電晶體，半導體裝置可用較高速度驅動。此外，藉由防止電晶體的退化或變異以改善可靠性，可提供高度可靠的半導體裝置。
半導體裝置，諸如顯示面板，的操作溫度範圍，通常高於或等於0℃並少於或等於40℃。另外，高於或等於-30℃且低於或等於105℃之耐熱性對車用顯示面板等係必要的。因此，載置在此種半導體裝置上的電晶體必需在廣泛溫度範圍中具有穩定的操作特徵。
因此，本發明實施例之目的係提供高度可靠的電晶體以及包括該電晶體之半導體裝置。此外，本發明實施例之目的係提供在廣泛溫度範圍中穩定地操作的電晶體以及包括該電晶體之半導體裝置。
根據本發明實施例的半導體裝置包括氧化物半導體 膜。該氧化物半導體膜係藉由移除雜質而高度純化，特別係水及氫，使得可實現本質(i-型)或實質本質氧化物半導體膜。
具體地說，根據本發明實施例的半導體裝置包括閘極電極；在該閘極電極上方的閘極絕緣膜；在該閘極絕緣膜上方的氧化物半導體膜；以及在該氧化物半導體膜上方的源極電極及汲極電極，其中當大於或等於臨界電壓的電壓施加至該閘極電極時，從在該源極電極及該閘極電極之間流動的電流(導通狀態電流)之溫度相依性得到的該氧化物半導體膜之活化能大於或等於0meV且少於或等於25meV。
另外，根據本發明實施例的半導體裝置包括閘極電極；閘極絕緣膜，在該閘極電極上方；氧化物半導體膜，在該閘極絕緣膜上方；源極電極及汲極電極，在該氧化物半導體膜上方；以及絕緣膜，在該源極電極及該汲極電極上方，與該氧化物半導體膜的一部分接觸，其中當大於或等於臨界電壓的電壓施加至該閘極電極時，從在該源極電極及該閘極電極之間流動的電流(導通狀態電流)之溫度相依性得到的該氧化物半導體膜之活化能大於或等於0meV且少於或等於25meV。
在上述之根據本發明實施例的半導體裝置中，閘極絕緣膜的膜厚度大於或等於10nm並少於或等於500nm。
在上述之根據本發明實施例的半導體裝置中，氧化物半導體膜的膜厚度大於或等於10nm並少於或等於 300nm。
在上述之根據本發明實施例的半導體裝置中，源極電極及汲極電極包括鈦、鎂、釔、鋁、鎢、或鉬。
藉由實作本發明之實施例，可製造高度可靠的半導體裝置。另外，可製造具有低功率消耗的半導體裝置。此外，可製造具有低溫度相依性可在廣泛溫度範圍中操作的半導體裝置。
100‧‧‧基材
101、GE1‧‧‧閘極電極
102、GI‧‧‧閘極絕緣膜
103、104、108、OS‧‧‧氧化物半導體膜
105‧‧‧導電膜
106、S‧‧‧源極電極
107、D‧‧‧汲極電極
109‧‧‧絕緣膜
110、160、170、180、581、4010、4011、4509、4510‧‧‧電晶體
113‧‧‧通道保護層
585、4020、4021、4032、4033、4544、7032、7042、7055‧‧‧絕緣層
587、4517‧‧‧第一電極層
588、4513‧‧‧第二電極層
589‧‧‧球形粒子
590a‧‧‧黑色區域
590b‧‧‧白色區域
594‧‧‧空洞
595、4507‧‧‧填充劑
1000‧‧‧行動電話
1001、2701、2703、9401、9411、9601、9701、9881、9891、9901‧‧‧外殼
1002、2705、2707、9412、9603、9607、9703、9882、9883、9903‧‧‧顯示部
1003、2723、9402、9413、9609、9885‧‧‧操作鍵
1004‧‧‧外部連接埠
1005、2725、9405‧‧‧揚聲器
1006、9404、9889‧‧‧微音器
2600‧‧‧TFT基材
2601‧‧‧相對基材
2602、4005、4505‧‧‧密封劑
2603、4002、4502‧‧‧像素部
2604‧‧‧顯示元件
2605‧‧‧著色層
2606、2607‧‧‧偏振板
2608‧‧‧佈線電路部
2609‧‧‧可撓佈線板
2610‧‧‧冷陰極管
2611‧‧‧反射板
2612‧‧‧電路基材
2613‧‧‧散射板
2631‧‧‧海報
2632‧‧‧廣告
2700‧‧‧電子書閱讀器
2711‧‧‧轉軸
2721‧‧‧電源開關
4001、4501‧‧‧第一基材
4003、4503a、4503b‧‧‧訊號線驅動器電路
4004、4504a、4504b‧‧‧掃描線驅動器電路
4006、4506‧‧‧第二基材
4008‧‧‧液晶層
4013‧‧‧液晶元件
4015、4515‧‧‧連接終端電極
4016、4516‧‧‧終端電極
4018、4518a、4518b‧‧‧FPC
4019、4519‧‧‧各向異性導電膜
4030‧‧‧像素電極層
4031‧‧‧相對電極層
4035‧‧‧圓柱形間隔器
4042、4043、4539、4540‧‧‧導電層
4511、6404、7002、7012、7022‧‧‧發光元件
4512‧‧‧電致發光層
4520‧‧‧分隔
6400‧‧‧像素
6401‧‧‧切換電晶體
6402、7001、7011、7021‧‧‧驅動器電晶體
6403‧‧‧電容器
6405‧‧‧訊號線
6406‧‧‧掃描線
6407‧‧‧電源供應線
6408‧‧‧共同電極
7003、7013、7023‧‧‧第一電極
7004、7014、7024‧‧‧EL層
7005、7015、7025‧‧‧第二電極
7016‧‧‧屏蔽膜
7017、7027‧‧‧光透射導電膜
7009、7019、7029‧‧‧分隔壁
7030、7040‧‧‧閘絕緣層
7031、7041、7051‧‧‧氧化物絕緣層
7033、7043‧‧‧彩色濾波器層
7034、7044‧‧‧被覆層
7035、7045、7052‧‧‧保護絕緣層
7053‧‧‧平坦化絕緣層
9400‧‧‧通訊裝置
9403‧‧‧外部輸入終端
9406‧‧‧發光部
9410‧‧‧顯示裝置
9600‧‧‧電視機
9605‧‧‧腳架
9610‧‧‧遙控器
9700‧‧‧數位相框
9884‧‧‧揚聲器部
9886‧‧‧儲存媒體插入部
9887‧‧‧連接終端
9888‧‧‧感測器
9890‧‧‧LED燈
9893‧‧‧接合部
9900‧‧‧吃角子老虎機
EC‧‧‧傳導帶
EF、Ef‧‧‧費米能階
Eg‧‧‧能帶隙
Ei‧‧‧本質費米能階
Ioff‧‧‧截止狀態電流
Ion‧‧‧導通狀態電流
L‧‧‧通道長度
q‧‧‧電荷
VD、VG‧‧‧電壓
Vd‧‧‧汲極電壓
Vg‧‧‧閘極電壓
Vth‧‧‧臨界電壓
W‧‧‧通道寬度
ΦM‧‧‧工作函數
χ‧‧‧電子親和力
圖1A及1B係分別描繪本發明實施例之半導體裝置的橫剖面圖及頂視圖。
圖2A至2E係描繪本發明之實施例的半導體裝置之製程的橫剖面圖。
圖3A至3C各者係描繪本發明實施例之半導體裝置的橫剖面圖。
圖4顯示包括氧化物半導體之電晶體的Vg-Id特徵(溫度特徵)。
圖5A至5C顯示包括氧化物半導體膜的電晶體及包括非晶矽之電晶體的阿瑞尼斯圖。
圖6係顯示包括氧化物半導體膜之電晶體及包括非晶矽的電晶體之活化能的圖。
圖7係包括氧化物半導體之反堆疊式電晶體的縱向剖面圖。
圖8係沿著圖7之線A-A'取得之橫剖面的能帶圖(示 意圖)。
圖9A描繪將正電壓(VG>0)施加至閘極(GE1)的狀態且圖9B描繪將負電壓(VG<0)施加至閘極(GE1)的狀態。
圖10描繪金屬的真空度及工作函數(ΦM)之間的關係及氧化物半導體的真空度及電子親和力(χ)之間的關係。
圖11A1、11A2、以及11B係描繪本發明之實施例的平面圖及橫剖面圖。
圖12係描繪本發明之實施例的橫剖面圖。
圖13係描繪本發明之實施例的橫剖面圖。
圖14描繪半導體裝置之像素的等效電路。
圖15A至15C各者係描繪本發明之實施例的橫剖面圖。
圖16A以及16B係描繪本發明之一實施例的平面圖及橫剖面圖。
圖17A及17B描繪電子紙之使用模式的範例。
圖18係電子書閱讀器之一範例的外部視圖。
圖19A及19B分別係描繪電視裝置及數位相框之範例的外部視圖。
圖20A及20B係描繪遊戲機之範例的外部視圖。
圖21A及21B係描繪行動電話之範例的外部視圖。
圖22A及22B係顯示包括氧化物半導體膜之電晶體及包括非晶矽的電晶體之溫度相依性的圖。
圖23A及23B係顯示包括氧化物半導體膜之電晶體及包括非晶矽的電晶體之溫度相依性的圖。
在下文中，將參考該等隨附圖式詳細描述本發明之實施例。然而，本發明並未受限於以下描述，且熟悉本發明之人士可輕易地理解模式及細節可無須脫離本發明之範圍及精神而不同地修改。因此，不應將本發明理解為受下文之實施例模式的描述限制。
(實施例1)
在此實施例中，將具有通道蝕刻結構的底閘極電晶體採用為範圍，並將描述根據本發明之一實施例的電晶體之結構。
圖1A描繪電晶體110的橫剖面圖且圖1B描繪於圖1A描繪之電晶體110的頂視圖。須注意沿著圖1B中的虛線A1-A2取得的橫剖面圖對應於圖1A。
電晶體110包括形成在具有絕緣表面之基材100上方的閘極電極101、在閘極電極101上方的閘極絕緣膜102、以閘極絕緣膜102在其間的方式與閘極電極101重疊的氧化物半導體膜108、以及形成在氧化物半導體膜108上方的一對源極電極106及汲極電極107。另外，電晶體110可能將形成在氧化物半導體膜108上方的絕緣膜109包括為其組件。描繪於圖1A及1B的電晶體110具有蝕刻源極電極106及汲極電極107之間的氧化物半導體膜108之部分的通道蝕刻結構。可能將作為基膜使用的絕緣膜設置在閘極電極101及基材100之間。
在描繪於圖1A及1B的電晶體110中，氧化物半導體膜係藉由充分地自其移除雜質，諸如氫或水，而純化並將氧供應至其的氧化物半導體膜為佳。已純化之氧化物半導體膜具有足夠低的載體濃度(例如，少於1×1012/cm3，少於1×1011/cm3為佳，該值儘可能地接近零)。具有優秀截止狀態電流特徵的電晶體110可使用此種i-型或實質i-型氧化物半導體得到。另外，可得到其中之從導通狀態電流的溫度相依性得到之活化能足夠低(例如大於或等於0meV且少於或等於25meV，大於或等於0meV且少於或等於20meV為佳)且導通狀態電流的溫度相依性極低之電晶體110。
將描述電晶體的特徵如何受藉由儘可能地移除包含在氧化物半導體膜中的雜質，諸如氫、或水等，而如此實施例成為本質(i-型)的高純度氧化物半導體膜所影響。
<包括氧化物半導體之電晶體的導電機制>
將參考圖7、圖8、圖9A及9B、以及圖10描述包括氧化物半導體之電晶體的導電機制。須注意以下描述係針對簡化而基於理想狀況的假設，且不必然反映現實狀況。此外，下列描述僅係說明。
圖7係將氧化物半導體使用於其中之反堆疊式薄膜電晶體的縱向剖面圖。以閘極絕緣膜(GI)於其間的方式將氧化物半導體膜(OS)設置在閘極電極(GE1)上方，並將源極電極(S)及汲極電極(D)設置在氧化物半導體膜上方。另 外，將絕緣層設置成覆蓋源極電極(S)及汲極電極(D)。
圖8係沿著圖7之線A-A'取得之橫剖面的能帶圖(示意圖)。在圖8中，黑色圓圈(˙)及白色圓圈(o)分別代表電子及電洞，且分別具有電荷(-q，+q)。以正電壓(VD>0)施加至汲極電極，虛線顯示無電壓施加至閘極電極(VG=0)之情形，且實線顯示將正電壓施加至閘極電極(VG>0)的情形。在無電壓施加至閘極電極的情形中，因為高電位障壁，載體(電子)未從電極注入至氧化物半導體側，使得電流不流動，其意謂著截止狀態。另一方面，當將正電壓施加至閘極電極時，電位障壁降低，且因此電流流動，此意謂著導通狀態。
圖9A及9B係沿著圖7之線B-B'取得之橫剖面的能帶圖(示意圖)。圖9A描繪將正電壓(VG>0)施加至閘極電極(GE1)的狀態及載體(電子)在源極電極及汲極電極之間流動的導通狀態。於圖9B中描繪將負電壓(VG<0)施加至閘極電極(GE1)的狀態，亦即，截止狀態(少數載體不流動的狀態)。
圖10顯示金屬的真空度及工作函數(ΦM)之間的關係及氧化物半導體的真空度及電子親和力(χ)之間的關係。
習知氧化物半導體通常為n-型，且在該情形中將費米能階(EF)放置成更接近傳導帶(EC)且遠離位於能帶隙中間的本質費米能階(Ei)。須注意已知氧化物半導體中的氫係施體且係導致氧化物半導體為n-型半導體的因子。
相反地，根據本發明的氧化物半導體係藉由從氧化物 半導體移除係n-型半導體之因子的氫，並將該氧化物半導體高度純化，使得包含儘可能低之不係該氧化物半導體的主成份之雜質而得到的本質(i-型)或實質本質氧化物半導體。換言之，不僅藉由加入雜質，也藉由儘可能地移除雜質，諸如氫或水，得到已純化i-型(本質)半導體或接近其之半導體。此致能費米能階(EF)在與本質費米能階比(Ei)相同的能階。
據說氧化物半導體的能帶隙(Eg)為3.15eV且其之電子親和力(χ)為4.3V。用於形成源極電極及汲極電極之鈦(Ti)的工作函數實質等於氧化物半導體之電子親和力(χ)。在該情形中，針對電子的肖特基能障未於金屬及氧化物半導體之間的介面形成。
在此情形中，如圖9A所示，電子沿著氧化物半導體在能量上穩定之在閘極絕緣膜及高度純化氧化物半導體間的介面之最低部分移動。
在圖9B中，當將負電位施加至閘極電極(GE1)時，係少數載體的電洞實質為零；因此，電流儘可能地接近零。
例如，即使在薄膜電晶體具有1×104μm的通道寬度(W)及3μm之通道長度(L)時，可得到少於或等於10-13A的截止狀態電流及0.1V/dec之次臨界擺動(S值)(閘極絕緣膜的厚度：100nm)。
如上文所述，將該氧化物半導體膜高度純化，使得包含儘可能低之除了該氧化物半導體之主成份以外的雜質，諸如水或氫，因此該薄膜電晶體的操作可係有利的。
<相較於其他半導體材料之在製程中的優點>
須注意將碳化矽(例如，4H-SiC)提供為可與氧化物半導體比較的半導體材料。氧化物半導體及4H-SiC具有部分共同點。一範例係載體密度。依據費米-狄拉克分佈，將氧化物半導體中的少數載體密度估算為約10-7/cm3。此少數載體密度值與4H-SiC之值相似地極小，6.7×10-11/cm3。當比較氧化物半導體的少數載體密度與矽之本質載體密度(約1.4×1010/cm3)時，易於理解氧化物半導體的少數載體密度顯著地低。
此外，該氧化物半導體的能帶隙為3.0eV至3.5eV且4H-SiC的能帶隙為3.26eV，其意謂著氧化物半導體及碳化矽二者均係寬能帶隙半導體。
相反地，有主要不同在氧化物半導體及碳化矽之間，亦即，製程溫度。因為碳化矽通常必須受1500℃至2000℃的熱處理，難以形成碳化矽與使用非碳化矽之半導體材料形成的半導體元件之堆疊。此係因為半導體基材、及半導體元件等為此種高溫所損壞。另一方面，氧化物半導體可使用300℃至500℃的熱處理形成(以等於或低於玻璃轉移溫度的溫度，最大約700℃)；因此，半導體元件可在積體電路使用其他半導體材料形成之後使用氧化物半導體形成。
氧化物半導體具有超過碳化矽之可使用低耐熱基材的優點，諸如玻璃基材。此外，因為高溫熱處理係不必要的，相較於碳化矽，氧化物半導體也具有可充份地降低能 量成本的優點。
另外，在碳化矽中，晶體缺陷及小量雜質的無目的混合變成產生載體的因子。因此，理論上，在碳化矽中得到與本發明之氧化物半導體等同的低載體密度；然而實際上，針對上文指出之原因，難以得到低於1012/cm3的載體密度。上文也可說是氮化鎵及氧化物半導體之間的比較。
通常將氧化物半導體視為係n-型半導體；然而，根據本文所揭示之本發明的一實施例，i-型半導體可藉由移除雜質實現，特別係水及氫。從此觀點，與藉由加入雜質而使其成為i-型矽之矽的情形不同，本揭示發明之一實施例包括新奇的技術構想。
以此種方式，不係僅藉由簡單地將具有寬能帶隙的氧化物半導體用於電晶體，也藉由降低係施體的雜質，諸如氫，並因此將載體密度設定至少於1×1012/cm3，少於1.45×1010/cm3為佳，可將在實際操作溫度熱激發的載體移除，使得電晶體可僅藉由從源極側注入的載體操作。因此，可得到具有1×10-13A或以下之截止狀態電流的電晶體。
<截止狀態電流的溫度相依性>
其次，估算在此實施例中製造的電晶體之截止狀態電流的溫度特徵。溫度特徵在考慮使用該電晶體之終端產品的環境阻力、或效能維護等時係重要的。待理解較小的改變量係較佳的，其增加產品設計的自由度。
首先，於下文描述製造用於量測之電晶體的方法。在此實施例中，將每個具有10μm的通道長度L及50μm之通道寬度W的20000個電晶體並聯連接，以形成具有L/W=10μm/1000000μm(1m)之通道蝕刻結構的底閘極電晶體。
首先，使用GRTA設備將三次熱處理以650℃在玻璃基材上實施六分鐘。其次，藉由CVD法將具有100nm的厚度之氮化矽層形成為玻璃基材上方的基膜，並將具有150nm之厚度的氮氧化矽層形成在氮化矽層上方。隨後，藉由濺鍍法將作為閘極電極之具有100nm的厚度之鎢層形成在氮氧化矽層上方，然後，選擇性地蝕刻該鎢層以形成閘極電極。
然後，藉由CVD法將具有100nm之厚度的氮氧化矽層形成為在閘極電極上方的閘極絕緣膜。
然後，藉由使用In-Ga-Zn-O-基氧化物半導體膜形成目標(以In2O3：Ga2O3：ZnO=1：1：1的莫耳比率)的濺鍍法將具有30nm之厚度的氧化物半導體膜形成在閘絕緣層上方。此處，藉由選擇性地蝕刻該氧化物半導體膜形成島形氧化物半導體層。
其次，使用GRTA設備將第一熱處理在氮大氣中以650℃在氧化物半導體膜上實施6分鐘。
其次，藉由濺鍍法在氧化物半導體膜上方將100nm厚的鈦層、200nm厚之鋁層、以及100nm厚的鈦層堆疊為用於形成源極電極及汲極電極的導電膜。選擇性地蝕刻該 導電膜以形成源極電極及汲極電極。須注意將每個具有10μm的通道長度L及50μm之通道寬度W的20000個電晶體(寬度：100，長度：200)並聯連接，以得到具有L/W=10μm/1000000μm(1m)的電晶體。
然後，在氮大氣中熱處理1小時之後，藉由濺鍍法將具有300nm的厚度之氧化矽層形成為與氧化物半導體膜接觸的絕緣膜。然後將具有1.5μm之厚度的丙烯酸樹脂膜形成為平坦化膜。此時，選擇性地蝕刻該氧化矽層及平坦化膜，使得開口形成在源極電極層或汲極電極層上方。之後，將作為電性連接至源極電極層或汲極電極層之透明導電層的氧化銦錫(ITO)層形成至110nm之厚度，並在氮大氣中以250℃實施1小時的熱處理。
經由上述處理，製造底閘極電晶體。
針對該等溫度特徵的量測，Vg-Id特徵係在藉由使用恆溫室將設有電晶體的基材保持在-30℃、0℃、25℃、40℃、60℃、80℃、100℃、及120℃的個別恆溫；將汲極電壓設定至6V；並將閘極電壓從-20V改變至+20V之條件下得到。
圖4顯示在上述各溫度量測及插於該圖中的Vg-Id特徵。由該圖中之箭號所指示的最右側曲線係在-30℃得到的曲線；最左側的曲線係在120℃得到的曲線；且在其他溫度得到的曲線位於彼等之間。除了閘極電壓約為20V的情形外，截止狀態電流(Ioff)在所有溫度均為1×10-12A或以下，其接近該量測裝置的解析度，且難以觀察到其之溫 度相依性。換言之，即使在-30℃的低溫或120℃的高溫下，將截止狀態電流保持成少於或等於1×10-12A，並假設通道寬度W為1m，可看出截止狀態電流顯著地小。
將半導體參數分析儀(由安捷倫科技製造的Agilent 4156C，(100fA))使用為量測裝置。
包括高度純化氧化物半導體(已純化OS)的電晶體顯示截止狀態電流幾乎無溫度相依性。因為藉由純化氧化物半導體而使導電類型變成極端接近本質型且使費米能階位於禁帶中間，已純化氧化物半導體不顯示其之溫度相依性。此也由該氧化物半導體具有3eV或以上的能量間隙並包括非常少之熱激發載子所導致。此外，源極區域及汲極區域係在退化狀態中，其也係顯示無溫度相依性的因子。該電晶體主要使用從退化源極區域注入至氧化物半導體的載體操作，且上述特徵(截止電流的無溫度相依性)可藉由載體密度對溫度的無關性解釋。
(導通電流中的活化能)
然後，估算從其製造方法係在此實施例中描述之電晶體的導通狀態電流(Ion)之溫度相依性得到的活化能。已知該活化能係從阿瑞尼斯圖計算。
在此實施例中，量測電晶體在汲極電壓(Vd)為常數(具體地說，10V)且閘極電壓(Vg)為大於或等於臨界電壓(Vth)(具體地說，Vg=Vth+10V)時的導通狀態電流(Ion)之溫度相依性，並從阿瑞尼斯圖之近似線的斜率計算活化 能。該量測的溫度範圍為-30℃至120℃。
須注意有關聯在活化能及電晶體的溫度相依性之間。當阿瑞尼斯圖的斜率平緩時，電晶體之導通狀態電流中的低活化能與低障壁高度具有相同意義，該障壁高度禁止載體導通。亦即，電晶體之導通狀態電流中的低活化能指示載體易於熱穿越該障壁，且電晶體之導通狀態電流的溫度相依性低。例如，當導通狀態電流中的活化能大於或等於0meV並少於或等於25meV時，大於或等於0meV且少於或等於20meV為佳，禁止載體導通之障壁高度足夠低，且載體易於熱穿越該障壁；因此，得到導通狀態電流之溫度相依性極低的電晶體，其係較佳的。
在下文中，將此實施例的二種薄膜電晶體(在下文中稱為TFT-1及TFT-2)及作為比較範例之將非晶矽(a-Si)使用為主動層的薄膜電晶體(比較TFT-3)之描述提供為範例。
製造用於該估算之TFT的方法描述如下。
(TFT-1)
將具有通道長度(L)為3μm且通道寬度(W)為24μm之通道蝕刻結構的底閘極電晶體製造為TFT-1。
首先，使用GRTA設備將三次熱處理以650℃在玻璃基材上實施六分鐘。其次，藉由CVD法將具有100nm的厚度之氮化矽層形成為玻璃基材上方的基膜，並將具有150nm之厚度的氮氧化矽層形成在氮化矽層上方。隨後， 藉由濺鍍法將作為閘極電極之具有100nm的厚度之鎢層形成在氮氧化矽層上方，然後，選擇性地蝕刻該鎢層以形成閘極電極。
然後，藉由CVD法將具有100nm之厚度的氮氧化矽層形成為在閘極電極上方的閘極絕緣膜。
然後，藉由使用In-Ga-Zn-O-基氧化物半導體目標(以In2O3：Ga2O3：ZnO=1：1：1的莫耳比率)的濺鍍法將具有30nm之厚度的氧化物半導體膜形成在閘極絕緣膜上方。此處，藉由選擇性地蝕刻該氧化物半導體膜形成島形氧化物半導體膜。
其次，藉由GRTA設備將第一熱處理在氮大氣中以650℃在氧化物半導體膜上實施6分鐘。
其次，藉由濺鍍法在氧化物半導體膜上方將100nm厚的鈦層、200nm厚之鋁層、以及100nm厚的鈦層堆疊為用於形成源極電極及汲極電極的導電膜。選擇性地蝕刻該導電膜以形成源極電極及汲極電極，使得薄膜電晶體之通道長度L及通道寬度W分別為3μm及24μm。
然後，在氮大氣中熱處理1小時之後，藉由濺鍍法將具有300nm的厚度之氧化矽層形成為與氧化物半導體膜接觸的絕緣膜。然後將具有1.5μm之厚度的丙烯酸樹脂膜形成為平坦化膜。此時，選擇性地蝕刻該氧化矽層及平坦化膜，使得開口形成在源極電極或汲極電極上方。之後，將作為電性連接至源極電極或汲極電極之透明導電層的ITO層形成至110nm之厚度，並在氮大氣中以250℃實施 1小時的熱處理。
經由上述製程，製造底閘極TFT-1。
(TFT-2)
將具有通道長度(L)為3μm且通道寬度(W)為50μm之通道蝕刻結構的底閘極電晶體製造為TFT-2。
藉由CVD法將具有100nm的厚度之氮化矽層形成為玻璃基材上方的基膜，並將具有150nm之厚度的氮氧化矽層形成在氮化矽層上方。隨後，藉由濺鍍法將作為閘極電極之具有100nm的厚度之鎢層形成在氮氧化矽層上方，然後，選擇性地蝕刻該鎢層以形成閘極電極。
然後，藉由CVD法將具有200nm之厚度的氮氧化矽層形成為在閘極電極上方的閘極絕緣膜。
然後，藉由使用In-Ga-Zn-O-基氧化物半導體目標(以In2O3：Ga2O3：ZnO=1：1：1的莫耳比率)的濺鍍法將具有30nm之厚度的氧化物半導體膜形成在閘極絕緣膜上方。此處，藉由選擇性地蝕刻該氧化物半導體膜形成島形氧化物半導體膜。
其次，藉由GRTA設備將第一熱處理在氮大氣中以650℃在氧化物半導體膜上實施6分鐘。
其次，藉由濺鍍法將100nm厚的鈦層、200nm厚之鋁層、以及100nm厚的鈦層堆疊在氧化物半導體膜上方，作為用於形成在氧化物半導體膜上方之源極電極及汲極電極的導電膜。選擇性地蝕刻該導電膜以形成源極電極及汲 極電極，使得薄膜電晶體之通道長度L及通道寬度W分別為3μm及50μm。
然後，藉由濺鍍法將具有300nm厚度之氧化矽層形成為與氧化物半導體膜接觸的絕緣膜。然後，將作為平坦化膜的丙烯酸樹脂膜形成至具有1.5μm的厚度，並在氮大氣中以250℃實施1小時的熱處理。最後，將作為電性連接至源極電極或汲極電極之透明導電層的ITO層形成至具有110nm之厚度。
經由上述製程，製造底閘極TFT-2。
(比較TFT-3)
將具有通道長度(L)為3.7μm且通道寬度(W)為22μm之通道蝕刻結構的底閘極電晶體製造為比較TFT-3。
藉由CVD法將具有200nm之厚度的氮氧化矽層形成為在玻璃基材上方的基膜。隨後，藉由濺鍍法將50nm厚的鈦層、380nm厚之鋁層、以及120nm厚的鈦層堆疊在氮氧化矽層上方，作為閘極電極，然後選擇性地蝕刻該堆疊導電膜以形成閘極電極。
其次，藉由CVD法將具有200nm的厚度的氮氧化矽層形成在閘極電極上方，作為閘極絕緣膜，然後，形成藉由205nm厚的非晶矽層及加入磷之50nm厚的非晶矽之堆疊層形成的半導體層(在下文中也稱為a-Si半導體層)。將該a-Si半導體層選擇性地蝕刻以形成島形a-Si半導體層。
其次，藉由濺鍍法在a-Si半導體層上方將50nm厚的鈦層、200nm厚之鋁層、以及50nm厚的鈦層堆疊為用於形成源極電極層及汲極電極層的導電膜。將導電膜選擇性地蝕刻以形成源極電極及汲極電極，使得製造具有3.7μm的通道長度L及22μm之通道長度W的薄膜電晶體。
隨後，藉由濺鍍法將作為保護膜的氮化矽膜形成至300nm的厚度。
經由上述製程，得到底閘極比較TFT-3。
圖5A至5C顯示TFT-1、TFT-2、以及比較TFT-3的阿瑞尼斯圖。圖5A顯示比較TFT-3的阿瑞尼斯圖、圖5B顯示TFT-1的阿瑞尼斯圖、且圖5C顯示TFT-2的阿瑞尼斯圖。在圖5A至5C中，垂直軸指示當汲極電壓(Vd)為10V且閘極電壓(Vg)為臨界電壓(Vth)+10V時，在源極及汲極之間的電流(TFT的導通狀態電流(Ion))，且水平軸代表已量測絕對溫度的倒數。
從圖5A至5C所示之阿瑞尼斯圖的線性近似方程式之斜率得到各TFT的活化能。圖6顯示在各TFT之Ion中的的活化能。
從圖6，當比較TFT-3在Ion中的活化能為78.5meV時，本發明之實施例的TFT-2之活化能為16.1meV，且本發明之實施例的TFT-1之活化能為6.15meV；亦即，可顯著地減少TFT-1及TFT-2的活化能。如上文所述，低活化能顯示電晶體之導通狀態電流的溫度相依性低；因此，可理解此實施例的電晶體係其導通狀態電流難以隨溫度改變 而改變的極穩定電晶體。
(製造電晶體的方法)
其次，將描繪於圖1A及1B中的底閘極電晶體使用為範例，且將參考圖2A至2E描述半導體裝置的更詳細結構及其製造方法。
如圖2A所示，將閘極電極101形成在基材100上方。可將下列各者使用為基材100：藉由融合法或漂浮法製造的無鹼玻璃基材，諸如鋇硼矽酸玻璃基材、鋁硼矽酸玻璃基材、或鋁矽酸鹽玻璃基材；陶瓷基材；或可耐此製程之處理溫度的耐熱塑膠基材等。或者，也可能施用具有設有絕緣層之表面的金屬基材，諸如不銹鋼合金。
可能將作為基膜使用的絕緣膜形成在基材100及閘極電極101之間。例如，可將氧化矽膜、氮氧化矽膜、氮化矽膜、氮化氧化矽膜、氮化鋁膜、或氮化氧化鋁膜之單層或複數層此等膜的堆疊層使用為基膜。特別係將具有高障壁性質的絕緣膜，例如，氮化矽膜、氮化氧化矽膜、氮化鋁膜、或氮化氧化鋁膜，使用為基膜，使得可防止大氣中的雜質，諸如濕氣或氫，或包括在基材100中的雜質，諸如鹼金屬或重金屬，進入氧化物半導體膜、閘極絕緣膜、或在氧化物半導體膜及其他絕緣膜之間的介面及其附近。
在此說明書中，氮氧化物係指包含比氮更多之氧的物質，且氮化氧化物意指包含比氧更多之氮的物質。
閘極電極101可使用金屬材料，諸如鉬、鈦、鉻、 鉭、鎢、釹、或鈧；將任何此等金屬材料包含為其主成份的合金材料；或包含任何此等金屬的氮化物，形成為具有單層結構或使用一或多層絕緣膜的堆疊層結構。須注意若鋁或銅可承受於稍後處理中實施之熱處理的溫度，也可將鋁或銅使用為此種金屬材料。鋁或銅與耐火金屬材料組合使用為佳，以避免耐熱性及腐蝕性的問題。可將鉬、鈦、鉻、鉭、鎢、釹、或鈧等使用為耐火金屬材料。
例如，將下列結構作為閘極電極101的雙層結構為佳：將鉬膜堆疊在鋁膜上方的雙層結構、將鉬膜堆疊在銅膜上方的雙層結構，將氮化鈦膜或氮化鉭膜堆疊在銅膜上方的雙層結構、以及堆疊氮化鈦膜及鉬膜的雙層結構。將下列結構作為閘極電極101的三層結構為佳：包含鋁膜、鋁及矽的合金膜、以及鋁及鈦之合金膜的堆疊結構、或鋁及釹之合金膜在中層且鎢膜、氮化鎢膜、氮化鈦膜、及鈦膜之任何一者在頂層及底層。
將閘極電極101形成至10nm至400nm的厚度，100nm至200nm為佳。在此實施例中，在用於閘極電極之具有100nm厚度的導電膜藉由使用鎢目標的濺鍍法形成之後，藉由蝕刻將該導電膜處理(型樣化)成具有期望形狀，使得閘極電極101形成。
其次，將閘極絕緣膜102形成在閘極電極101上方。
閘極絕緣膜102可藉由電漿CVD法、或濺鍍法等形成，且藉由使用高密度電漿之沈積處理形成為佳。使用高密度電漿，可減少閘極絕緣膜102的電漿損傷。因此，可 減少閘極絕緣膜102中的懸鍵並可減少缺陷；因此，與稍後形成之氧化物半導體的介面可係高度適合的。閘極絕緣膜102包括儘可能少之雜質為佳，諸如濕氣、氫、或氧。
可使用諸如氧化矽膜、氮化矽膜、氮氧化矽膜、氮化氧化矽膜之任何材料，將閘極絕緣膜102形成為具有單層或堆疊層結構。例如，包括氮氧化矽膜的閘極絕緣膜102可使用矽烷及作為沈積氣體的單氧化氮形成。閘極絕緣膜102的厚度大於或等於10nm並少於或等於500nm，大於或等於100nm並少於或等於500nm為佳。在堆疊層結構的情形中，例如，將具有大於或等於50nm且少於或等於200nm之厚度的第一閘極絕緣膜及具有大於或等於5nm且少於或等於300nm之厚度的第二閘極絕緣膜以此次序堆疊。
另外，閘極絕緣膜102可藉由將氧化物膜，諸如氧化矽膜或氮氧化矽膜，及氮化物膜，諸如氮化矽膜或氮化氧化矽膜，以此次序從基材100側堆疊而形成。此外，閘極絕緣膜102可藉由將氮化矽膜或氮化氧化矽膜、氧化矽膜或氮氧化矽膜、以及氮化矽膜或氮化氧化矽膜以此次序從基材100側堆疊而形成。
在此實施例中，藉由作為高密度電漿之使用2.45GHz的微波之電漿CVD將100nm厚的氮氧化矽膜形成為閘極絕緣膜102。在此說明書中，微波係指在300MHz至300GHz之範圍中的波。
其次，將氧化物半導體膜形成在閘極絕緣膜102上 方。該氧化物半導體膜係藉由使用氧化物半導體目標之濺鍍法形成。此外，氧化物半導體膜可在稀有氣體(例如，氬)大氣、氧大氣、或包括稀有氣體(例如，氬)及氧之大氣中形成。
須注意在藉由濺鍍法形成該氧化物半導體膜之前，藉由導入氬氣體並產生電漿的反濺鍍將附於閘極絕緣膜102之表面的灰塵移除為佳。反濺鍍係指未應用電壓至目標側，而在氬大氣中將RF電源使用為應用至基材側的電壓，以在該基材附近產生電漿，修改表面的方法。須注意，可能使用氮大氣或氦大氣等取代氬大氣。或者，可能使用加入氧、或氧化氮等的氬大氣。或者，可能使用加入氯、或四氟化碳等的氬大氣。
可將四成份金屬氧化物，諸如In-Sn-Ga-Zn-O膜；三成份金屬氧化物，諸如In-Ga-Zn-O膜、In-Sn-Zn-O膜、In-Al-Zn-O膜、Sn-Ga-Zn-O膜、Al-Ga-Zn-O膜、或Sn-Al-Zn-O膜；或二成份金屬氧化物，諸如In-Zn-O膜、Sn-Zn-O膜、Al-Zn-O膜、Zn-Mg-O膜、Sn-Mg-O膜、In-Mg-O膜、In-O膜、Sn-O膜、或Zn-O膜，使用為該氧化物半導體膜。此外，上述氧化物半導體膜可能包含SiO2。須注意在此說明書中，例如，In-Sn-Ga-Zn-O膜意指包括銦(In)、錫(Sn)、鎵(Ga)、以及鋅(Zn)之氧化物膜，且在計量比例上無特別限制。
可將以InMO3(ZnO)m(m>0)表示的薄膜使用為該氧化物半導體。此處，M代表選自Ga、Al、Mn、以及Co之 一或多種金屬元素。例如，M可係Ga、Ga及Al、Ga及Mn、或Ga及Co等。
將氧化物半導體膜的厚度設定為10nm至300nm，20nm至100nm為佳。在此實施例中，將使用包括銦(In)、鎵(Ga)、以及鋅(Zn)之氧化物半導體目標(例如，莫耳比率為In2O3：Ga2O3：ZnO=1：1：1或1：1：2)的濺鍍法得到之具有30nm的厚度之In-Ga-Zn-O氧化物半導體膜使用為該氧化物半導體膜。在此實施例中，使用DC濺鍍法、氬流動率為30sccm、氧流動率為15sccm、且基材溫度為室溫。
閘極絕緣膜102及氧化物半導體膜可能連續地形成而無須曝露於空氣中。該無須曝露於空氣中的連續形成致能閘極絕緣膜102及氧化物半導體膜之間的介面不受大氣成份或漂浮在空氣中之雜質，諸如濕氣或烴，的污染而形成。因此，可減少電晶體之特徵中的變異。
其次，如圖2A所描繪的，藉由蝕刻等將該氧化物半導體膜處理(型樣化)為期望形狀，因此在島形氧化物半導體膜103與閘極電極101重疊處將島形氧化物半導體膜103形成在閘極絕緣膜102上方。
其次，氧化物半導體膜103在惰性氣體(諸如，氦、氖、或氬)大氣中受第一熱處理。當第一熱處理在氧化物半導體膜103上實施時，形成消除其中之濕氣(包括羥基)或氫的氧化物半導體膜104(圖2B)。具體地說，熱處理係在惰性氣體(諸如氮、氦、氖、或氬)大氣中以高於或等於 450℃且低於或等於750℃的溫度(或低於或等於玻璃基材之應變點的溫度)實施1分鐘至10分鐘。須注意可能針對此處理實施藉由快速熱退火(RTA)法的熱處理。因為使用RTA法可在短時間內實施脫氫或脫水，第一熱處理甚至可用在玻璃基材的應變點之上的溫度實施。可將使用已加熱氣體之氣體快速熱退火(GRTA)法，或使用射線之射線照射快速熱退火(LRTA)法提供為該RTA法。須注意熱處理不必在島形氧化物半導體膜103形成之後實施，且該熱處理可能在島形氧化物半導體膜103形成之前在氧化物半導體膜上實施。該熱處理也可能在氧化物半導體膜103形成之後實施複數次。
包含在氧化物半導體膜103中的水(包括羥基)、或氫等可藉由第一熱處理移除。因此，雜質減少，且可形成i-型或實質i-型氧化物半導體膜104。
在此實施例中，熱處理係在基材溫度到達設定溫度的狀態中在氮大氣中以650℃實施六分鐘。例如，在使用電爐實施熱處理的情形中，將該溫度上昇特徵設定為高於或等於0.1℃/分鐘且低於或等於20℃/分鐘為佳，並將溫度下降特徵設定為高於或等於0.1℃分鐘且低於或等於15℃/分鐘為佳。
須注意在該熱處理中，不將水、或氫等包含在氮或稀有氣體，諸如氦、氖、或氬，中為佳。或者，導入用於該熱處理之設備中的氮或稀有氣體，諸如氦、氖、或氬，具有6N(99.9999%)或以上的純度為佳，7N(99.99999%)或以 上的純度較佳(亦即，將雜質濃度設定為1ppm或以下，設定為0.1ppm或以下較佳)。
或者，該熱處理可能在大氣壓力下之露點為-60℃或以下且濕氣含量小的空氣中實施，取代惰性氣體大氣，諸如氮大氣，或稀有氣體大氣。
已在惰性氣體大氣中受熱處理的島形氧化物半導體膜104係在非晶態中為佳，但可能係部分結晶的。
其次，如圖2C所描繪的，將使用為源極電極及汲極電極的導電膜105以單層或堆疊層的形式形成在島形氧化物半導體膜104上方。導電膜105可藉由PVD法，諸如濺鍍法，或CVD法，諸如電漿CVD法，形成。導電膜105可使用選自鈦、鎂、釔、鋁、鎢、以及鉬的元素、或將任何上述元素包括為成份的合金等形成。另外，可能使用氧化銦、氧化銦-氧化錫合金、氧化銦-氧化鋅合金、氧化鋅、氧化鋅鋁、氮氧化鋅鋁、或氧化鋅鎵等的光透射氧化物導電膜。藉由使用光透射氧化物導電膜，可增加像素的孔徑比。
須注意導電膜105的厚度可能係100nm至500nm。在此實施例中，將藉由濺鍍法形成之100nm厚的鈦膜、藉由濺鍍法形成之200nm厚的鋁膜、以及藉由濺鍍法形成之100nm厚的鈦膜以此次序堆疊在氧化物半導體膜104上方，因此形成具有三層之堆疊層結構的導電膜105。
其次，如圖2D所描繪的，藉由蝕刻等將導電膜105處理(型樣化)為期望形狀，使得源極電極106及汲極電極 107形成。
為防止島形氧化物半導體膜104在導電膜105蝕刻時受移除，視情況調整導電膜105及氧化物半導體膜104的材料及蝕刻條件。取決於材料及蝕刻條件，在用於形成源極電極106及汲極電極107的型樣化中，部分地蝕刻島形氧化物半導體膜104的曝露部分，使得在部分情形中形成具有溝槽(凹部)的島形氧化物半導體膜108。
在源極電極106及汲極電極107形成之後，將絕緣膜109形成為覆蓋源極電極106、汲極電極107、以及氧化物半導體膜108(圖2E)。絕緣膜109包括儘可能少的雜質為佳，諸如濕氣或氫，且絕緣膜109可能使用單層絕緣膜或複數層堆疊絕緣膜形成。在使用複數層堆疊絕緣膜的情形中，將絕緣膜，諸如氧化矽膜、氮化矽膜、氮氧化矽膜、氮化氧化矽膜、氧化鋁膜、氧化鉿膜、或氧化鉭膜，形成為與氧化物半導體膜108接觸，然後，形成具有高障壁性質之比上述絕緣膜具有更高比例的氮之絕緣膜為佳，諸如氮化矽膜、氮化氧化矽膜、氮化鋁膜、或氮化氧化鋁膜。藉由使用具有高障壁性質的絕緣膜，可防止雜質，諸如濕氣或氫，進入氧化物半導體膜108、閘極絕緣膜102、或氧化物半導體膜108及其他絕緣膜之間的介面及其附近。此外，將具有較低比例之氮的絕緣膜，諸如氧化矽膜或氮氧化矽膜，形成為與氧化物半導體膜108接觸，使得可防止使用具有高障壁性質之材料形成的絕緣膜直接與氧化物半導體膜108接觸。沈積時的基材溫度在室溫至 300℃的範圍中。
須注意絕緣膜109的膜厚度並無特殊限制；例如，大於或等於10nm且少於或等於500nm，大於或等於50nm且少於或等於200nm為佳。
在此實施例中，藉由濺鍍法將具有300nm之厚度的氧化矽膜形成為絕緣膜109。藉由濺鍍法的氧化矽膜形成可在稀有氣體(典型為氬)大氣、氧大氣、或稀有氣體(典型為氬)及氧的大氣中實施。可能將氧化矽目標或矽目標使用為目標。例如，使用矽目標，氧化矽膜可藉由濺鍍法在氧及稀有氣體的大氣中形成。
其次，第二熱處理在惰性氣體(諸如，氮、氦、氖、或氬)大氣中以高於或等於200℃且低於或等於400℃的溫度實施為佳，例如，高於或等於250℃且低於或等於350℃。例如，該第二熱處理在氮大氣中以250℃實施一小時。或者，如同第一熱處理，RTA處理可能以高溫實施短時間。藉由第二熱處理，氧化物半導體膜108在與形成絕緣膜109之氧化物接觸的同時加熱，將氧供應至其電阻藉由第一熱處理減少的氧化物半導體膜108，並修復缺氧部分，因此氧化物半導體膜108可具有高電阻(變為i-型)。因此，可改善電晶體的電特徵且可減少電特徵中的變異。該熱處理可在絕緣膜109形成之後的任何時間實施。當將該熱處理作為另一步驟使用時，未增加步驟的數量。
此熱處理可能以固定加熱溫度實施。或者，可能將下列加熱溫度中的改變重複實行複數次：將加熱溫度從室溫 增加至100℃至200℃，然後降低至室溫。另外，此熱處理可能在絕緣膜109形成之前在降壓下實施。在降壓下，可將該熱處理時間縮短。使用此熱處理，可得到常態截止電晶體。因此，可改善該半導體裝置的可靠性。
經由上述處理，可形成包括將其中之氫、濕氣、羥基、或氫化物的濃度降低之氧化物半導體膜108的電晶體110(參見圖10E)。
須注意未顯示於該圖中，在導電膜形成在絕緣膜109上方之後，將該導電膜型樣化，使得可能將背閘極電極形成為與氧化物半導體膜108重疊。該背閘極電極可使用與閘極電極101或源極電極106及汲極電極107之材料及結構相似的材料及結構形成。將背閘極電極的厚度設定為10nm至400nm，100nm至200nm為佳。
另外，該背閘極電極可能係電性絕緣的並在浮動狀態中，或可能在以電位供應該背閘極電極的狀態中。在後一情形中，可能以與閘極電極101相同的電位，或可能以固定電位，諸如接地電位，供應該背閘極電極。控制施加至背閘極電極111的電位位準，使得電晶體110的臨界電壓可受控制。
藉由上述之根據本實施例的製造法，可得到其中之導通狀態電流中的活化能大於或等於0meV且少於或等於25meV之高度可靠的電晶體，大於或等於0meV且少於或等於20meV為佳。此外，在此實施例的電晶體中，可得到係優秀電特徵之10-13A或以下的截止狀態電流。如上文 所述，將氧化物半導體純化，使得包括在該氧化物半導體中的雜質儘可能低，從而可得到電晶體的有利操作。此外，可形成其溫度相依性低且甚至可在高溫或低溫穩定地操作的電晶體。
雖然在此實施例中描述製造底閘極電晶體110的方法，此實施例的結構並未受限於此。可使用相同材料及相同方法形成如圖3A所描繪之具有底閘極結構的底接點(也稱為反共平面)電晶體160、及如圖3B所描繪之包括通道保護層113的通道保護(也稱為阻絕)電晶體170等。圖3C描繪展示與圖2E所描繪之電晶體不同的通道蝕刻型電晶體之範例。描繪於圖3C的電晶體180具有閘極電極層101延伸至超出氧化物半導體層108的邊緣部之外側的結構。
須注意將電晶體的通道長度(圖1B中的L)界定為源極電極106及汲極電極107之間的距離，並將通道保護電晶體的通道長度L界定為通道保護層在與載體流動方向平行之方向上的寬度(圖3B中的L)。須注意通道保護層113可使用與用於形成絕緣膜109之材料及方法相同的材料及方法形成。藉由將通道保護層113設置在通道形成區域上方，可防止氧化物半導體膜之通道形成區域在製程中的受損(例如，由於電漿或蝕刻時的蝕刻劑造成的厚度減少)，從而可更行改善電晶體的可靠度。
描繪於圖3A至3C中的電晶體可藉由與圖2A至2E中之電晶體相似的製程形成。亦即，藉由第一熱處理將係 n-型雜質的氫從氧化物半導體移除，並藉由第二熱處理將氧引入缺氧部，使得將高度純化成使得雜質不係該氧化物半導體之主成份的該氧化物半導體包含為本質(i-型)或實質本質氧化物半導體。
在描述於此實施例的電晶體中，不僅藉由加入雜質，也藉由儘可能地移除雜質，諸如氫或水，得到已純化i-型(本質)半導體或接近其之半導體。藉由高度純化該氧化物半導體膜，該電晶體的臨界電壓可係正電壓，並可實施所謂的常態截止電晶體。
如上文所述，藉由使用使其成為i-型或實質i-型氧化物半導體(例如，載體密度少於1×1012/cm3，少於1.45×1010/cm3為佳)的氧化物半導體，可得到具有極有利之截止狀態電流特徵的電晶體。另外，可得到其之從導通狀態電流的溫度相依性得到之活化能極低的電晶體。
此實施例可視情況組合其他實施例之任一者實施。
(實施例2)
製造描述於實施例1中的該電晶體，並可使用用於像素部及另外用於驅動器電路之電晶體製造具有顯示功能的半導體裝置(也稱為顯示裝置)。另外，使用描述於實施例1中的該電晶體，可將部分或全部驅動器電路形成在與像素部相同的基材上方，從而可得到系統單面板。
該顯示裝置包括顯示元件。可將液晶元件(也指稱為液晶顯示元件)、或發光元件(也指稱為發光顯示元件)使用 為該顯示元件。該發光元件在其類別中包括其亮度係由電流或電壓控制的元件，且在其類別中具體地包括有機電致發光(EL)元件、及無機EL元件等。此外，可使用其對比係藉由電效應改變的顯示媒體，諸如電子墨水。
此外，該顯示裝置包括將顯示元件密封於其中的面板，以及在其中將包括控制器之IC等載置於該面板上的模組。此外，與該顯示元件於該顯示裝置之製程中完成前的一實施例對應的元件基材設有用於將電流供應至在複數個像素各者中之顯示元件的機構。具體地說，該元件基材可能在僅有該顯示元件之像素電極形成的狀態中、在待成為像素電極的導電膜形成之後且蝕刻該導電膜以形成該像素電極之前的一狀態中、或在任何其他狀態中。
須注意，該「顯示裝置」將下列模組包括在其類別中：包括附接之連接器的模組，諸如可撓性印刷電路(FPC)、捲帶自動接合(TAB)捲帶、或捲帶載體包裝(TCP)；具有TAB捲帶或在其終端設有印刷佈線板之TCP的模組；以及具有藉由晶粒玻璃接合(COG)法直接載置在顯示元件上之積體電路(IC)的模組。
在此實施例中，將參考圖11A1、11A2、及11B描述係半導體裝置的一實施例之液晶顯示面板的外觀及橫剖面圖。圖11A1及11A2係面板的頂視圖，其中使用密封劑4005將包括如實施例1所描述之氧化物半導體膜的In-Ga-Zn-O-基膜之高度可靠的電晶體4010及4011各者以及液晶元件4013密封在第一基材4001及第二基材4006之 間。圖11B係沿著圖11A1及11A2之線M-N取得的橫剖面圖。
將密封劑4005設置成圍繞設置在第一基材4001上方的像素部4002及掃描線驅動器電路4004。將第二基材4006設置在像素部4002及掃描線驅動器電路4004上方。因此，藉由第一基材4001、密封劑4005、以及第二基材4006將像素部4002及掃描線驅動器電路4004並連同液晶層4008密封。將使用在分離製備之基材上方的單晶半導體膜或多晶半導體膜形成的訊號線驅動器電路4003載置在第一基材4001上方之與密封劑4005所圍繞的該區域不同之區域中。
須注意對分別形成之驅動器電路的連接方法並無特別限制，並可使用COG法、佈線接合法、或TAB法等。圖11A1描繪藉由COG法載置訊號線驅動器電路4003的範例，且圖11A2描繪藉由TAB法載置訊號線驅動器電路4003的範例。
設置在第一基材4001上方的像素部4002及掃描線驅動器電路4004包括複數個電晶體。圖11B將包括在像素部4002中的電晶體4010以及包括在掃描線驅動器電路4004中的電晶體4011描繪為範例。將絕緣層4020及4021設置在電晶體4010及電晶體4011上方。
可能將導電層4042及4043設置在一部分的絕緣層4020上方，以與分別用於像素部之電晶體4010及驅動器電路部中的電晶體4011中之氧化物半導體膜的通道形成 區域重疊。將導電層4042及4043設置在與氧化物半導體膜之通道形成區域重疊的位置，因此可減少電晶體4010及4011的臨界電壓在BT測試之前及之後間的改變量。導電層4042及4043的電位可能與電晶體4010及4011之閘極電極的電位相同或不同。導電層4042及4043的功能也可如同第二閘極電極。另外，導電層4042及4043的電位可能係GND或0V，或導電層4042及4043可能在浮動狀態中。導電層4042及4043可使用與電晶體4010及4011的閘極電極之材料相同的材料形成。
可將描述於實施例1中之包括作為氧化物半導體膜的In-Ga-Zn-O-基膜之高度可靠的電晶體各者使用為電晶體4010及4011。在此實施例中，電晶體4010及4011係n-通道電晶體。
將包括在液晶元件4013中的像素電極層4030電性連接至電晶體4010。將液晶元件4013的相對電極層4031形成在第二基材4006上。像素電極層4030、相對電極層4031、以及液晶層4008與另一者重疊的該部位對應於液晶元件4013。須注意像素電極層4030及相對電極層4031分別設有功能如同對準膜的絕緣層4032及絕緣層4033，且液晶層4008以絕緣層4032及4033夾於其間的方式設置在電極層之間。雖然未描繪，可能將彩色濾波器設置在第一基材4001側或第二基材4006側之任一者上。
須注意第一基材4001及第二基材4006可係以玻璃、金屬(典型地，不銹鋼)、陶瓷、或塑膠形成的。可將玻璃 纖維強化塑膠(FRP)板、聚氟乙烯(PVF)膜、聚酯膜、或丙烯酸樹脂膜使用為塑膠。或者，可使用具有將鋁箔配置於PVF膜或聚酯膜間之結構的薄片。
參考數字4035代表藉由選擇性地蝕刻絕緣膜而得到的圓柱形間隔器，並設置其以控制像素電極層4030及相對電極層4031之間的距離(單元間隙)。或者，可能使用球形間隔器。將相對電極層4031電性連接至形成在形成電晶體4010之該基材上方的共同電位線。相對電極層4031及共同電位線可使用共同連接部經由設置在該對基材之間的導電粒子彼此電性連接。須注意該等導電粒子係包括在密封劑4005中。
或者，可能使用無需對準膜之呈現藍相的液晶。藍相係液晶相之一，在膽固醇狀液晶之溫度增加的同時，其就在膽固醇相改變為各向同性相之前產生。因為該藍相僅在窄溫度範圍內產生，將包含5重量百分比或以上之掌性劑的液晶組成物使用為液晶層4008，以改善該溫度範圍。包括呈現藍相之液晶及掌性劑的該液晶組成物具有10μsec至100μsec(含)的短反應時間，且在光學上各向同性；因此；對準處理不係必要的，且視角依存性小。
須注意雖然此實施例顯示透射液晶顯示裝置的範例，本發明也可施用至反射液晶顯示裝置或半透射液晶顯示裝置。
當在此實施例中描述在其中將偏振板設置在基材的外側(在觀看側上)並將用於顯示元件之著色層及電極層以該 次序設置在基材的內側之液晶顯示裝置的範例時，可能將該偏振板設置在基材的內側。該偏框板及該著色層的堆疊結構未受限於此實施例，且可能取決於該偏振板及該著色層的材料或製程條件而視情況設定。另外，可能設置作為黑矩陣螢幕使用的遮光膜。
在此實施例中，為減少該薄膜電晶體的表面不均勻性並改善該薄膜電晶體的可靠性，在實施例1中得到的該薄膜電晶體將以功能如同保護膜或平坦化絕緣膜之絕緣層(絕緣層4020及絕緣層4021)覆蓋。須注意設置該保護膜以防止污染雜質進入，諸如有機物質、金屬、或存在於空氣中的濕氣，且其係緻密膜為佳。該保護膜可能藉由濺鍍法使用氧化矽膜、氮化矽膜、氮氧化矽膜、氮化氧化矽膜、氧化鋁膜、氮化鋁膜、氮氧化鋁膜、及/或氮化氧化鋁膜之單層或堆疊層形成。雖然在此實施例中描述該保護膜係藉由濺鍍法形成的範例，本發明並未受限於此方法並可能使用各種方法。
在此實施例中，將具有堆疊層結構的絕緣層4020形成為保護膜。此處，藉由濺鍍法將氧化矽膜形成為絕緣層4020的第一層。將氧化矽膜使用為保護膜具有防止使用為源極及源極電極層之鋁膜突起的效果。
將絕緣層形成為該保護膜的第二層。此處，藉由濺鍍法將氮化矽膜形成為絕緣層4020的第二層。將氮化矽膜使用為保護膜可防止遷移離子，諸如鈉離子，進入半導體區域，從而抑制TFT之電特徵中的改變。
在該保護膜形成後，可能實施氧化物半導體膜的退火(高於或等於300℃且低於或等於400℃)。
將絕緣層4021形成為該平坦化絕緣膜。絕緣層4021可使用耐熱有機材料形成，諸如丙烯酸、聚醯亞胺、苯環丁烯、聚醯胺、或環氧樹脂。除了此等有機材料以外，也可能使用低介電常數材料(低k材料)、矽氧烷基樹脂、PSG(磷矽酸鹽玻璃)、或BPSG(硼磷矽酸鹽玻璃)等。須注意絕緣層4021可能藉由堆疊以此等材料形成之複數絕緣膜而形成。
須注意矽氧烷基樹脂對應於包括將矽氧烷基材料使用為起始材料而形成之Si-O-Si鍵的樹脂。該矽氧烷基樹脂可能包括作為取代基的有機基(例如，烷基或芳基)或氟基。此外，該有機基可能包括氟基。
絕緣層4021的形成方法並未受限於特定方法，且絕緣層4021可取決於材料藉由濺鍍法、SOG法、旋轉塗佈、浸泡、噴濺塗佈、液滴排放法(例如，噴墨法、絲網列印、或平版印刷)、或使用工具，諸如刮刀、滾筒塗佈機、簾幕塗佈機、或刮刀塗佈機，形成。在使用液態材料形成絕緣層4021的情形中，該氧化物半導體膜的退火(高於或等於300℃且低於或等於400℃)可能與烘焙步驟同時實施。絕緣層4021的烘焙步驟也作為氧化物半導體膜的退火使用，因此半導體裝置可有效率地製造。
像素電極層4030及相對電極層4031可使用光透射導電材料形成，諸如含氧化鎢的氧化銦、含氧化鎢的氧化銦 鋅、含氧化鈦的氧化銦、含氧化鈦的氧化銦錫、氧化銦錫(在下文中稱為ITO)、氧化銦鋅、或將氧化矽加至其的氧化銦錫等。
可將包括導電高分子(也稱為導電聚合物)的導電組成物用於像素電極層4030及相對電極層4031。使用導電組成物形成的像素電極具有少於或等於每平方10000歐姆的薄片電阻並對550nm之波長有大於或等於70%的透射率為佳。另外，包括在該導電組成物中的該導電高分子之電阻率少於或等於0.1Ω．cm為佳。
可將所謂的π-電子複合導電聚合物使用為該導電高分子。例如，可提供聚苯胺或其衍生物、聚砒咯或其衍生物、聚塞吩或其衍生物、二或多種此等材料的共聚物等。
另外，將各種訊號及電位從FPC 4018供應至分離地形成之訊號線驅動器電路4003、掃描線驅動器電路4004、或像素部4002。
在此實施例中，連接終端電極4015係使用與用於包括在液晶元件4013中之像素電極層4030相同的導電膜形成，且終端電極4016係使用與用於電晶體4010及4011之源極及汲極電極層相同的導電膜形成。
連接終端電極4015係經由各向異性導電膜4019電性連接至包括在FPC 4018中的終端。
圖11A1、11A2、以及11B描繪將訊號線驅動器電路4003分別形成並載置在第一基材4001上的範例；然而，此實施例並未受限於此結構。該掃描線驅動器電路可能分 別形成，然後載置，或可能僅將部分訊號線驅動器電路或部分掃描線驅動器電路分別形成，然後載置。
圖12描繪藉由使用應用描述於實施例1中之TFT而製造的TFT基材2600，將液晶顯示模組形成為半導體裝置的範例。
圖12描繪液晶顯示模組的範例，其中，以密封劑2602將TFT基材2600及相對基材2601彼此固定；將包括TFT等的像素部2603、包括液晶層的顯示元件2604、以及著色層2605設置在該等基材之間，以形成顯示區域。此外，將偏振板2606設置在相對基材2601(與於TFT基材2600相對)上方，以形成顯示區域。著色層2605對實施彩色顯示係必要的。在RGB系統中，對應於紅色、綠色、及藍色的個別著色層係針對個別像素設置。將偏振板2607及散射板2613設置在TFT基材2600的外側。將偏振板2606設置在相對基材2601的外側。光源包括冷陰極管2610以及反射板2611，且電路基材2612係經由可撓佈線板2609連接至TFT基材2600的佈線電路部2608，並包括外部電路，諸如控制電路或電源電路。該偏振板及該液晶層可能使用在其間的延遲板堆疊。
另外，可將扭曲向列(TN)模式、橫向電場驅動(IPS)模式、邊緣電場切換(FFS)模式、多區域垂直配向(MVA)模式、圖像垂直配向(PVA)模式、軸對稱排列微胞(ASM)模式、光學補償雙折射(OCB)模式、鐵電液晶(FLC)模式、或反鐵電液晶(AFLC)模式等用於該液晶顯示模組。
經由上述處理，可製造作為半導體裝置之高度可靠的液晶顯示面板。因為使用如實施例1所描述之穩定特徵可在廣泛溫度範圍中得到的電晶體，可將在此實施例中得到的液晶顯示裝置使用在廣泛的溫度範圍中，例如，且可較佳地使用為車用顯示裝置。
須注意描述於此實施例中的結構可視情況與描述在其他實施例中的任何結構組合。
(實施例3)
在此實施例中，將電子紙的範例描述為使用描述在實施例1中之電晶體的半導體裝置。
圖13描繪作為半導體裝置之範例的主動式矩陣電子紙。可將描述於實施例1中的電晶體使用為該半導體裝置之電晶體581。
圖13中的電子紙係使用扭轉球顯示系統之顯示裝置的範例。該扭轉球顯示系統係指將以黑白色著色之球形粒子各者配置在係用於顯示元件之電極層的第一電極層及第二電極層之間，並在該第一電極層及該第二電極層之間產生電位差以控制該等球形粒子之方位，使得顯示實施的方法。
電晶體581具有電晶體581之源極電極或汲極電極係電性連接至在形成於絕緣層585中的開口中之第一電極層587的底閘極結構。球形粒子589設置在第一電極層587及第二電極層588之間。各球形粒子589包括黑色區域 590a及白色區域590b，以及以圍繞黑色區域590a及白色區域590b之液體填充的空洞594。球形粒子589係以填充劑595圍繞，諸如樹脂。在此實施例中，第一電極層587對應於像素電極，且第二電極層588對應於共同電極。將第二電極層588電性連接至與電晶體581設置在相同基材上方的共同電位線。使用共同連接部，第二電極層588可經由設置在基材對之間的導電粒子電性連接至共同電位線。
另外，也可使用電泳元件取代扭轉球。使用具有約大於或等於10μm且少於或等於200μm之直徑的微膠囊，其中將透明液體、正向充電白色微粒子、及負向充電黑色粒子裝入膠囊。在設置於該第一電極層及該第二電極層之間的該微膠囊中，當電場藉由該第一電極層及該第二電極層施加時，該等白色微粒子及該等黑色微粒子移至相對側，使得可顯示白色或黑色。使用此原理的顯示元件係電泳顯示元件，並通常稱為電子紙。電泳顯示元件具有比液晶顯示元件更高的反射性，且因此不需要輔助光，電力消耗低、且顯示部可在昏暗處辨視。此外，即使當電力未供應至該顯示部時，可維持已顯示影像。因此，即使具有顯示功能的半導體裝置(其可能簡單地稱為顯示裝置或設有顯示裝置的半導體裝置)與電波源有相當距離，仍可儲存已顯示影像。
經由此處理，可製造作為半導體裝置之可度可靠的電子紙。
須注意描述於此實施例中的結構可視情況與描述在其他實施例中的任何結構組合。
(實施例4)
在此實施例中，將發光顯示裝置的範例描述為使用描述在實施例1中之電晶體的半導體裝置。於此處將使用電致發光的發光元件描述為包括在顯示裝置中的顯示元件。使用電致發光的發光元件係根據發光材料是否為有機化合物或無機化合物而分類。通常，前者稱為有機EL元件，且後者稱為無機EL元件。
在有機EL元件中，藉由將電壓施加至發光元件，電子及電洞分別從一對電極注入至包含發光有機化合物的層中，且電流流動。此等載子(電子及電洞)再結合，且因，激發此發光有機化合物。該發光有機化合物從激發態回到基態，因此發射光。因為此種機制，將此發光元件稱為電流激發發光元件。
無機EL元件係根據彼等之元素結構而分類為分散型無機EL元件及薄膜無機EL元件。分散型無機EL元件具有發光層，其中發光材料的粒子分散在黏結劑中，且其發光機制係使用施體能階及受體能階的施體-受體重結合型發光。薄膜無機EL元件具有發光層包夾在介電層之間的結構，其另外包夾在電極之間，且其發光機制係使用金屬離子之內層電子變遷的局部型發光。須注意本文描述作為發光元件之有機EL元件的範例。
圖14描繪可將數位時間灰階驅動使用於其中之像素結構的範例，作為將本發明實施例施用於其之半導體裝置的範例。在實施數位時間灰階驅動的情形中，高速切換係必要的。因此，不能使用使用非晶矽的薄膜電晶體。然而，In-Ga-Zn-O基氧化物半導體膜的場效遷移率大於或等於10cm2/Vs，其對該目的係可取的。
描述可將數位時間灰階驅動施用於其之像素的結構及作業。此處，描述一像素包括描述於實施例1中之二n-通道電晶體的範例，在彼等各者中將氧化物半導體層(In-Ga-Zn-O-基膜)使用在通道形成區域中。
像素6400包括切換電晶體6401、驅動器電晶體6402、發光元件6404、以及電容器6403。切換電晶體6401的閘極連接至掃描線6406，切換電晶體6401的第一電極(源極電極及汲極電極之一者)連接至訊號線6405，且切換電晶體6401的第二電極(源極電極及汲極電極之另一者)連接至驅動器電晶體6402之閘極。驅動器電晶體6402的閘極經由電容器6403連接至電源供應線6407，驅動器電晶體6402的第一電極連接至電源供應線6407，且驅動器電晶體6402的第二電極連接至發光元件6404的第一電極(像素電極)。發光元件6404的第二電極對應於共同電極6408。共同電極6408電性連接至設置在相同基材上方的共同電位線。可能將該連接部使用為共同連接部。
將發光元件6404的第二電極(共同電極6408)設定成低電源供應電位。須注意該低電源供應電位係參考設定至 電源供應線6407的高電源供應電位而滿足低電源供應電位<高電源供應電位的電位。例如，可能將GND、或0V等使用為該低電源供應電位。將該高電源供應電位及該低電源供應電位之間的電位差施加至發光元件6404並將電流供應至發光元件6404，使得發光元件6404發光。此處，為使發光元件6404發光，將各電位設定成使得該高電源供應電位及該低電源供應電位之間的電位差為發光元件6404的順向臨界電壓或更高。
須注意可能將驅動器電晶體6402的閘極電容器使用為電容器6403的替代物，使得可省略電容器6403。顯示效能在許多情形中不會受到不利影響，甚至在未設置電容器6403時，因為特別使用如實施例1所描述之具有極小截止狀態電流的電晶體。驅動器電晶體6402的閘極電容器可能形成在通道區域及閘極電極之間。
在電壓輸入電壓驅動法的情形中，將視訊訊號輸入至驅動器電晶體6402的閘極，使得驅動器電晶體6402在充份地開啟或關閉之二狀態的其中一者中。亦即，驅動器電晶體6402在線性區域中作業。因為驅動器電晶體6402在線性區域中作業，將高於電源供應線6407之電壓的電壓施加至驅動器電晶體6402的閘極。須注意將高於或等於(電源供應線之電壓+驅動器電晶體6402之Vth)的電壓施加至訊號線6405。
在實施類比灰階驅動以取代數位時間灰階驅動的情形中，可藉由改變訊號輸入而使用與圖14相同的像素組 態。
在實施類比灰階的情形中，將高於或等於(發光元件6404之順向電壓+驅動器電晶體6402的Vth)之電壓施加至驅動器電晶體6402的閘極。發光元件6404之順向電壓指示得到期望亮度時的電壓，並至少包括順向臨界電壓。將驅動器電晶體6402藉由其而在飽和區域中作業的視訊訊號輸入，使得電流可供應至發光元件6404。為使驅動器電晶體6402在飽和區域中作業，將電源供應線6407之電位設定成高於驅動器電晶體6402的閘極電位。當使用類比視訊訊號時，可能依據該視訊訊號將電流饋送至發光元件6404並實施類比灰階驅動。
須注意該像素結構並未受限於圖14所描繪的像素結構。例如，可能將開關，電阻元件、電容器元件、電晶體、或邏輯電路等加至圖14所描繪的該像素。
其次，將參考圖15A至15C描述該發光元件的結構。此處，描繪驅動電晶體係n-通道電晶體的情形，並描述像素的橫剖面結構。使用為圖15A至15C所描繪之半導體裝置中的驅動器電晶體7001、7011、以及7021可用與在實施例1中描述之電晶體相似的方式製造，且各者係包括作為氧化物半導體膜之In-Ga-Zn-O-基膜的高度可靠之電晶體。
為得到從該發光元件發出的光，陽極及陰極之至少一者必需透射光。將電晶體及發光元件形成在基材上方。有具有頂發射結構，其中光係經由與該基材相對的該表面得 到；底發射結構，其中光係經由在該基材側上的表面得到；以及雙重發射結構，其中光係經由該基材側上的表面以及與該基材相對之該表面得到，的發光元件。本發明的像素組態可施用至具有任何發光結構的發光元件。
其次，將參考圖15A描述具有底發射結構的發光元件。
圖15A係在驅動器電晶體7011係n-型且光係從發光元件7012發射至第一電極7013側的情形中之像素的橫剖面圖。在圖15A中，將發光元件7012的第一電極7013形成在電性連接至驅動器電晶體7011之汲極電極層的光透射導電膜7017上方，並將EL層7014及第二電極7015依序堆疊在第一電極7013上方。
可將，例如，包含氧化鎢之氧化銦、包含氧化鎢之氧化銦鋅、包含氧化鈦之氧化銦、包含氧化鈦之氧化銦錫、氧化銦錫、氧化銦鋅、或將氧化矽加至其的氧化銦錫等的光透射導電膜使用為光透射導電膜7017。
可將任何各種材料使用為發光元件的第一電極7013。例如，在將第一電極7013使用為陰極的情形中，第一電極7013使用，例如，具有低工作函數的材料，諸如Li或Cs的鹼金屬；諸如Mg、Ca、或Sr之鹼土金屬；包含任何此等金屬的合金(例如，Mg：Ag或Al：Li)；或諸如Yb或Er之稀土金屬，形成為佳。在圖15A中，將第一電極7013形成至具有足以透射光的厚度(約5nm至30nm為佳)。例如，將具有20nm之厚度的鋁膜使用為第 一電極7013。
須注意光透射導電膜7017及第一電極7013可能藉由堆疊光透射導電膜及鋁膜，然後實施選擇性的蝕刻而形成。在此情形中，該蝕刻可使用相同遮罩實施，其係較佳的。
另外，以分隔壁7019覆蓋第一電極7013的周邊。分隔7019使用聚醯亞胺、丙烯酸、聚醯胺、或環氧樹脂等的有機樹脂膜、無機絕緣膜、或有機聚矽氧烷形成。分隔壁7019使用光敏樹脂材料形成以在第一電極7013上方具有開口，使得該開口的側壁形成為具有連續曲率之傾斜表面特佳。在將光敏樹脂材料使用為分隔7019的情形中，可省略形成光阻遮罩的步驟。
可接受將至少包括發光層的EL層作為形成在第一電極7013及分隔壁7019上方的EL層7014。另外，可能將EL層7014形成為具有單層結構或堆疊層結構之任一者。當EL層7014係使用複數層形成時，將電子注入層、電子運輸層、發光層、電洞運輸層、及電洞注入層以此次序堆疊在功能如同陰極的第一電極7013上方。不必形成所有該等層。
該堆疊次序未受限於上述次序。第一電極7013可能作為陽極使用，且電洞注入層、電洞運輸層、發光層、電子運輸層、及電子注入層可能以此次序堆疊在第一電極7013上方。然而，考慮到功率消耗，因為可防止驅動器電路部之電壓的增加並可更有效率地減少功率消耗，將第 一電極7013作為陰極使用並將電子注入層、電子運輸層、發光層、電洞運輸層、及電洞注入層以此次序堆疊在第一電極7013上方為佳。
另外，可將任何各種材料使用為形成在EL層7014上方的第二電極7015。例如，在將第二電極7015使用為陽極的情形中，具有高工作函數的材料，例如ZrN、Ti、W、Ni、Pt、或Cr等；或透明導電材料，諸如ITO、IZO、或ZnO，較佳。另外，將屏蔽膜7016，例如阻擋光的金屬、或反射光之金屬等，設置在第二電極7015上方。在此實施例中，將ITO膜使用為第二電極7015，並將Ti膜使用為屏蔽膜7016。
發光元件7012對應於將包括發光層之EL層7014夾於第一電極7013及第二電極7015之間的區域。在圖15A描繪之元件結構的情形中，如箭號所指示的，光從發光元件7012發射至第一電極7013側。
須注意在圖15A中，從發光元件7012發射之光通過待發射的彩色濾波器層7033、絕緣層7032、氧化物絕緣層7031、閘絕緣層7030、以及基材7010。
彩色濾波器層7033使用光微影技術等藉由液滴排放法形成，諸如噴墨法、列印法、蝕刻法。
彩色濾波器層7033係以被覆層7034覆蓋，並也以保護絕緣層7035覆蓋。雖然在圖15A中將被覆層7034描繪成具有小厚度，被覆層7034具有使用樹脂材料，諸如丙烯酸樹脂，降低由彩色濾波器層7033導致之不均勻性的 功能。
將形成在保護絕緣層7035及絕緣層7032中並到達汲極電極層的接點孔設置在與分隔壁7019重疊的部位中。
其次，將參考圖15B描述具有雙發射結構的發光元件。
在圖15B中，將發光元件7022的第一電極7023形成在電性連接至驅動器電晶體7021之汲極電極層的光透射導電膜7027上方，並將EL層7024及第二電極7025以該次序堆疊在第一電極7023上方。
可將光透射導電膜，諸如包括氧化鎢之氧化銦、包括氧化鎢之氧化銦鋅、包括氧化鈦之氧化銦、包括氧化鈦之氧化銦錫、氧化銦錫、氧化銦鋅、或將氧化矽加至其之氧化銦錫的膜，使用為光透射導電膜7027。
另外，可將任何各種材料使用為第一電極7023。例如，在將第一電極7023使用為陰極的情形中，第一電極7023使用，例如，具有低工作函數的材料，諸如Li或Cs的鹼金屬；諸如Mg、Ca、或Sr之鹼土金屬；包含任何此等金屬的合金(例如，Mg：Ag或Al：Li)；或諸如Yb或Er之稀土金屬，形成為佳。在此實施例中，將第一電極7023使用為陰極，並將第一電極7023大致形成至使得光透射的厚度(約5nm至30nm為佳)。例如，將具有20nm之厚度的鋁膜使用為陰極。
須注意光透射導電膜7027及第一電極7023可能藉由堆疊光透射導電膜及鋁膜，然後實施選擇性的蝕刻而形 成。在此情形中，該蝕刻可使用相同遮罩實施，其係較佳的。
另外，以分隔壁7029覆蓋第一電極7023的周邊。分隔7029使用聚醯亞胺、丙烯酸、聚醯胺、或環氧樹脂等的有機樹脂膜、無機絕緣膜、或有機聚矽氧烷形成。分隔7029使用光敏樹脂材料形成以在第一電極7023上方具有開口，使得該開口的側壁形成為具有連續曲率之傾斜表面特佳。在將光敏樹脂材料使用為分隔7029的情形中，可省略形成光阻遮罩的步驟。
形成在第一電極7023及分隔7029上方的EL層7024可能至少包括發光層，並使用單層或複數層堆疊層形成。當EL層7024係使用複數層形成時，將電子注入層、電子運輸層、發光層、電洞運輸層、及電洞注入層以該次序堆疊在功能如同陰極的第一電極7023上方。不必形成所有該等層。
該堆疊次序未受上文所限制；將第一電極7023使用為陽極並將電洞注入層、電洞運輸層、發光層、電子運輸層、及電子注入層以該次序堆疊在第一電極7023上方。然而，慮及功率消耗，因為比將第一電極7023使用為陽極並以上述次序堆疊該等層之情形，功率消耗可更有效率地降低，將第一電極7023使用為陰極，並將電子注入層、電子運輸層、發光層、電洞運輸層、及電洞注入層以該次序堆疊在陰極上方為佳。
另外，可將任何各種材料使用為形成在EL層7024上 方的第二電極7025。例如，在將第二電極7025使用為陽極的情形中，具有高工作函數的材料，例如透射導電材料，諸如ITO、IZO、或ZnO，較佳。在此實施例中，第二電極7025使用包括氧化矽的ITO膜形成並使用為陽極。
發光元件7022對應於將包括發光層之EL層7024夾於第一電極7023及第二電極7025之間的區域。在圖15B描繪之元件結構的情形中，如箭號所指示的，從發光元件7022發射之光從第二電極7025側及第一電極7023側二側發射。
須注意在圖15B中，從發光元件7022發射至第一電極7023側的光通過待發射的彩色濾波器層7043、絕緣層7042、氧化物絕緣層7041、閘絕緣層7040、以及基材7020。
彩色濾波器層7043使用光微影技術等藉由液滴排放法形成，諸如噴墨法、列印法、蝕刻法。
彩色濾波器層7043係以被覆層7044覆蓋，並也以保護絕緣層7045覆蓋。
將形成在保護絕緣層7045及絕緣層7042中並到達汲極電極層的接點孔設置在與分隔壁7029重疊的部位中。
須注意在使用具有雙發射結構的發光元件且全彩顯示在二顯示表面上實施的情形中，來自第二電極7025側的光不通過彩色濾波器層7043；因此，將設有另一彩色濾波器層的密封基材設置在第二電極7025上為佳。
其次，茲參考圖15C描述具有頂發射結構的發光元件。
圖15C係其中之驅動器電晶體7001係n-通道電晶體且將在發光元件7002中產生的光發射以通過第二基材7005之像素的橫剖面圖。在圖15C中，將發光元件7002的第一電極7003形成為電性連接至驅動器電晶體7001之汲極電極層，並將EL層7004及第二電極7005以該次序堆疊在第一電極7003上方。
另外，可將任何各種材料使用為第一電極7003。例如，在將第一電極7003使用為陰極的情形中，第一電極7003使用具有低工作函數的材料，諸如Li或Cs的鹼金屬；諸如Mg、Ca、或Sr之鹼土金屬；包含任何此等金屬的合金(例如，Mg：Ag或Al：Li)；或諸如Yb或Er之稀土金屬，形成為佳。
可接受將至少包括發光層的EL層作為形成在第一電極7003及分隔壁7009上方的EL層7004。另外，可能將EL層7004形成為具有單層結構或堆疊層結構之任一者。當EL層7004係使用複數層形成時，將電子注入層、電子運輸層、發光層、電洞運輸層、及電洞注入層以此出現次序堆疊在使用為陰極的第一電極7003上方。不必形成所有該等層。
該堆疊次序未受限於上述堆疊次序。可能將電洞注入層、電洞運輸層、發光層、電子運輸層、及電子注入層以該次序堆疊在作為陽極使用的第一電極7003上方。
在圖15C中，將電洞注入層、電洞運輸層、發光層、電子運輸層、及電子注入層以此次序堆疊在堆疊膜上方，在該堆疊膜中，以此次序堆疊Ti膜、鋁膜、以及Ti膜，並將Mg：Ag合金薄膜及ITO的堆疊層形成在其上方。
須注意當電晶體7001係n-通道電晶體時，因為可抑制驅動器電路中的電壓上昇並可減少功率消耗，將電子注入層、電子運輸層、發光層、電洞運輸層、及電洞注入層以此次序堆疊在第一電極7003上方為佳。
第二電極層7005係使用光透射導電材料形成，諸如含氧化鎢的氧化銦、含氧化鎢的氧化銦鋅、含氧化鈦的氧化銦、含氧化鈦的氧化銦錫、氧化銦錫、氧化銦鋅、或將二氧化矽加至其的氧化銦錫。
發光元件7002對應於將包括發光層之EL層7004夾於第一電極7003及第二電極7005之間的區域。在圖15C描繪之像素的情形中，如箭號所指示的，光從發光元件7002發射至第二電極7005側。
另外，在圖15C中，經由形成在氧化物絕緣層7051、保護絕緣層7052、以及絕緣層7055中的接點孔，將電晶體7001的汲極電極層電性連接至第一電極7003。平坦化絕緣層7053可使用樹脂材料形成，諸如聚醯亞胺、丙烯酸、苯環丁烯、聚醯胺、或環氧樹脂。除了此等樹脂材料以外，也可能使用低介電常數材料(低k材料)、矽氧烷基樹脂、PSG(磷矽酸鹽玻璃)、或BPSG(硼磷矽酸鹽玻璃)等。須注意平坦化絕緣層7053可能藉由堆疊以此 等材料形成之複數絕緣膜而形成。用於形成平坦化絕緣層7053的方法並無特別限制，且平坦化絕緣層7053可取決於材料藉由諸如濺鍍法、SOG法、旋轉塗佈法、浸漬法、噴濺塗佈、或液滴排放法(例如，噴墨法、絲網列印、或平版印刷等)之方法，或使用工具(裝備)，諸如刮刀、滾筒塗佈機、簾幕塗佈機、或刮刀塗佈機，形成。
設置分隔壁7009，以將第一電極7003與相鄰像素的第一電極7008絕緣。分隔7009使用聚醯亞胺、丙烯酸、聚醯胺、或環氧樹脂等的有機樹脂膜、無機絕緣膜、或有機聚矽氧烷形成。分隔壁7009使用光敏樹脂材料形成以在第一電極7003上方具有開口，使得該開口的側壁形成為具有連續曲率之傾斜表面特佳。在將光敏樹脂材料使用為分隔7009的情形中，可省略形成光阻遮罩的步驟。
在圖15C描繪的結構中，針對實施全彩顯示，發光元件7002、相鄰發光元件之一者，以及相鄰發光元件之另一者分別係，例如，綠色發光元件、紅色發光元件、以及藍色發光元件。或者，能全彩顯示的發光顯示裝置可能使用除了三種發光元件外，包括白色發光元件的四種發光元件製造。
或者，在圖15C的結構中，所配置的所有複數個發光元件可能係白光發光元件並可能將具有彩色濾波器等的密封基材配置在發光元件7002上方，使得可能製造能全彩顯示的發光顯示裝置。將呈現單色，諸如白色，的材料形成並與彩色濾波器或色彩轉變層組合，從而可實施全彩顯 示。
無須多說，也可實施單色光顯示。例如，發光系統可能使用白發射光形成，或區域彩色發光裝置可能使用單色發射光形成。
若有必要，可能設置光學膜，諸如包括圓形偏振板的偏振膜。
須注意，雖然本文將有機EL元件描述為發光元件，也可將無機EL元件設置為發光元件。
須注意描述將控制發光元件之驅動的電晶體(驅動器電晶體)電性連接至發光元件的範例；然而，可能使用將用於電流控制的電晶體連接在該驅動器電晶體及該發光元件之間的結構。
描述於此實施例中的該半導體裝置未受限於圖15A至15C所描繪之該等結構，並可基於根據本發明之技術的精神以不同方式修改。
其次，參考圖16A及16B描述與將描述於實施例1中的該電晶體施用於其之半導體裝置的一實施例對應之發光顯示面板(也稱為發光面板)的外觀及橫剖面圖。圖16A係使用密封劑將形成在第一基材上方之電晶體及發光元件密封在第一基材及第二基材間之面板的頂視圖。圖16B係沿著圖16A之線H-I取得之橫剖面圖。
將密封劑4505設置成圍繞設置在第一基材4501上方的像素部4502、訊號線驅動器電路4503a及4503b、以及掃描線驅動器電路4504a及4504b。此外，將第二基材 4506設置在像素部4502、訊號線驅動器電路4503a及4503b、以及掃描線驅動器電路4504a及4504b上方。因此，藉由第一基材4501、密封劑4505、以及第二基材4506將像素部4502、訊號線驅動器電路4503a及4503b、以及掃描線驅動器電路4504a及4504b，連同填充劑4507密封。以此種方式，使用保護膜(諸如層壓膜或紫外光固化樹脂膜)或具有高氣密性及些許脫氣性的覆蓋材料封裝(密封)面板，使得該面板不曝露在外側空氣中為佳。
形成在第一基材4501上方的像素部4502、訊號線驅動器電路4503a及4503b、以及掃描線驅動器電路4504a及4504b各者包括複數個電晶體，並將包括在像素部4502中的電晶體4510及包括在訊號線驅動器電路4503a中的電晶體4509描繪為圖16B中的範例。
可將包括如實施例1所描述之氧化物半導體膜的In-Ga-Zn-O-基膜之高度可靠的電晶體使用為電晶體4509及4510各者。在此實施例中，電晶體4509及4510係n-通道電晶體。
將導電層4539及4540設置在一部分的絕緣層4544上方，以分別與電晶體4509及4510中之氧化物半導體膜的通道形成區域重疊。藉由將導電層4539及4540設置成與氧化物半導體膜的通道形成區域重疊，可降低電晶體4509及4510的臨界電壓在BT測試之前及之後間的改變量。另外，導電層4539及4540的電位可能與電晶體 4509及4510之閘極電極的電位相同或不同。導電層4539及4540的功能可分別如同電晶體4509及4510的第二閘極電極。或者，導電層4539及4540的電位可能係GND或0V，或導電層4539及4540可能在浮動狀態中。
此外，參考數字4511代表發光元件。將其為包括在發光元件4511中之像素電極的第一電極層4517電性連接至電晶體4510的源極或汲極電極層。須注意發光元件4511的結構係第一電極層4517、電致發光層4512、以及第二電極層4513的堆疊層結構，但該結構並無特定限制。發光元件4511的結構可依據自發光元件4511得到光的方向等而視情況改變。
分隔4520係使用有機樹脂膜、無機絕緣膜、或有機聚矽氧烷形成。分隔4520使用光敏材料形成並將開口形成在第一電極層4517上方，使得該開口的側壁形成為具有連續曲率之傾斜表面特佳。
電致發光層4512可能使用單層或複數堆疊層形成。
可能將保護膜形成在第二電極層4513及分隔4520上方，以防止氧、氫、濕氣、或二氧化碳等進入發光元件4511。可將氮化矽膜、氮化氧化矽膜、或DLC膜等形成為該保護膜。
此外，將各種訊號及電位從FPC 4518a及4518b供應至訊號線驅動器電路4503a及4503b、掃描線驅動器電路4504a及4504b、或像素部4502。
在此實施例中，連接終端電極4515係使用與用於包 括在發光元件4511中之第一電極層4517相同的導電膜形成。終端電極4516係使用與用於包括在電晶體4509及4510中之源極及汲極電極層相同的導電膜形成。
連接終端電極4515係經由各向異性導電膜4519電性連接至包括在FPC 4518a中的終端。
作為位於自發光元件4511取得光之方向上的第二基材必須具有光透射性質。在該情形中，將光透射材料，諸如玻璃板、塑膠板、聚酯膜、或丙烯酸膜，用於第二基材4506。
除了稀有氣體外，諸如氮或氬，可將紫外光固化樹脂或熱固樹脂使用為填充劑4507。例如，可使用PVC(聚氯乙烯)、丙烯酸、聚醯亞胺、環氧樹脂、聚矽氧樹脂、PVB(聚乙烯縮丁醛)、或EVA(乙烯醋酸乙烯酯)。在此實施例中，可將氮用於填充劑。
此外，若有必要，可視情況將光學膜設置在該發光元件的發光表面上，諸如偏振板、圓形偏振板(包括橢圓形偏振板)、延遲板(四分之一波板或二分之一波板)、或彩色濾波器。另外，該偏振板或該圓形偏振板可能設有抗反射膜。例如，可實施反射光可藉由表面上之凸起及凹陷而散射的抗閃爍處理以減少該閃爍。
可能將訊號線驅動器電路4503a及4503b以及掃描線驅動器電路4504a及4504b載置為在分別製備之基材上方使用單晶半導體膜或多晶半導體膜形成的驅動器電路。或者，可能僅將該訊號線驅動器電路或其之一部分，或該掃 描線驅動器電路或其之一部分分別形成並載置。此實施例並未受限於圖16A及16B所描繪的該結構。
經由上述處理，可製造作為半導體裝置之高度可靠的發光顯示裝置(顯示面板)。
須注意描述於此實施例中的結構可視情況與描述在其他實施例中的任何結構組合。
(實施例5)
可將描述於實施例1中的電晶體施用於其的半導體裝置使用為電子紙。只要電子紙可顯示資料，可將彼等使用為各種領域的電子裝置。例如，可將電子紙施用在電子書閱讀器(電子書)、海報、交通工具上的廣告，諸如火車、或各種卡片之顯示上，諸如信用卡等。將電子裝置的範例描繪於圖17A及17B以及圖18中。
圖17A描繪使用電子紙形成的海報2631。在廣告媒體係印刷紙的情形中，廣告係以手工更換；然而，藉由使用電子紙，廣告顯示可在短時間內改變。此外，可得到穩定影像而沒有顯示缺陷。須注意該海報可能具有能無線地傳輸及接收資料的組態。
圖17B描繪在交通工具上的廣告2632，諸如火車。在廣告媒體係紙的情形中，以人力更換廣告，但在其係電子紙的情形中，不需要過多人力且廣告的更換可在短時間內實行。此外，可得到穩定影像而沒有顯示缺陷。須注意在交通工具上的廣告可能具有能無線地傳輸及接收資料的 組態。
圖18描繪電子書閱讀器的範例。例如，電子書閱讀器2700包括二外殼，外殼2701及外殼2703。外殼2701及外殼2703係以轉軸2711組合，使得電子書閱讀器2700可將轉軸2711使用為軸心而開啟及關閉。使用此種結構，電子書閱讀器2700可像紙質書似地操作。
顯示部2705及顯示部2707分別合併在外殼2701及外殼2703中。顯示部2705及顯示部2707可能顯示一影像或不同影像。在顯示部2705及顯示部2707顯示不同影像的情形中，例如，在右側的顯示部(圖18中的顯示部2705)可顯示文字而在左側的顯示部(圖18中的顯示部2707)可顯示圖形。
圖18描繪外殼2701設有操作部等的範例。例如，外殼2701設有電源開關2721、操作鍵2723、及揚聲器2725等。可使用操作鍵2723翻頁。須注意鍵盤、指標裝置等可能設置在與該外殼之顯示部相同的表面上。此外，可能將外部連接終端(耳機終端、USB終端、可連接至各種纜線的終端，諸如AC配接器、或USB纜線等)、及記錄媒體插入部等設置在外殼的背表面或側表面上。此外，電子書閱讀器2700可能具有電子字典的功能。
電子書閱讀器2700可能具有能無線地傳輸及接收資料的組態。經由無線通訊，可從電子書伺服器購買及下載所期望的書籍資料等。
須注意描述於此實施例中的結構可視情況與描述在其 他實施例中的任何結構組合。
(實施例6)
可將使用描述於實施例1中的電晶體之半導體裝置施用至各種電子裝置(包括娛樂機器)。電子裝置的範例係電視機(也稱為電視或電視接收器)、電腦等的監視器、攝影機，諸如數位相機或數位視訊攝影機、數位相框、行動電話(也稱為行動電話或行動電話裝置)、可攜式遊戲主控台、可攜式資訊終端、音訊再生裝置、及大尺寸遊戲機等，諸如小鋼珠遊戲機。
圖19A描繪電視機9600的範例。在電視機9600中，將顯示部9603併入外殼9601中。顯示部9603可顯示影像。此處，外殼9601係藉由腳架9605支撐。
電視機9600可使用外殼9601或分離式遙控器9610的操作開關操作。頻道及音量可使用遙控器9610的操作鍵9609控制，使得可控制顯示在顯示部9603上的影像。此外，遙控器9610可能設有用於顯示從遙控器9610輸出之資料的顯示部9607。
須注意電視機9600設有接收器、及數據機等。使用該接收器，可接收一般的電視廣播。此外，當該顯示裝置經由數據機使用或不使用佈線連接至通訊網路時，可實施單向(從傳送器至接收器)或雙向(例如，在傳送器及接收器之間或在接收器之間)資訊通訊。
圖19B顯示數位相框9700的範例。例如，在數位相 框9700中，將顯示部9703併入外殼9701中。顯示部9703可顯示各種影像。例如，顯示部9703可顯示使用數位相機等拍攝的影像資料，且功能如同普通相框。
須注意數位相框9700設有操作部、外部連接部(USB終端、可連接各種纜線，諸如USB纜線等，的終端)、及記錄媒體插入部。雖然可能將此等組件設置在設置該顯示部的表面上，針對數位相框9700的設計，將彼等設置在側表面或背表面上為佳。例如，將儲存以數位相機拍攝之影像資料的記憶體插入該數位相框的記錄媒體插入部中，因此該影像資料可轉移，然後顯示在顯示部9703上。
可能將數位相框9700組態成無線地傳輸及接收資料。可能使用無線地轉移期望影像以顯示其的結構。
圖20A係可攜式遊戲機，且包括以接合部9893連接之二外殼，外殼9881及外殼9891，使得該可攜式遊戲機可展開或摺疊。顯示部9882及顯示部9883分別合併在外殼9881及外殼9891中。描繪於圖20A中的可攜式遊戲機另外包括揚聲器部9884、儲存媒體插入部9886、LED燈9890、輸入機構(操作鍵9885、連接終端9887、感測器9888(包括量測力量、移位、位置、速度、加速度、角速度、旋轉數、距離、光、液體、磁性、溫度、化學基質、聲音、時間、硬度、電場、電流、電壓、電力、輻射、流動率、濕度、傾斜角、震動、氣味、或紅外線之功能)、及微音器9889等)。不需要說該可攜式娛樂機器的結構並未受限於上文所述，並可能使用至少設有本發明之半導體 裝置的其他結構。該可攜式娛樂機器可能視情況包括其他週邊裝備。描繪於圖20A的該可攜式遊戲機具有讀出儲存在儲存媒體中之程式或資料以將其顯示在該顯示部上的功能，以及藉由無線通訊與其他可攜式遊戲機分享資訊的功能。須注意描繪於圖20A中的該可攜式遊戲機的功能未受限於彼等，且該可攜式遊戲機可具有各種功能。
圖20B描繪吃角子老虎機9900，其係大型遊戲機。在吃角子老虎機9900中，將顯示部9903併入外殼9901中。此外，吃角子老虎機9900包括操作機構，諸如起動手柄或停止開關、投幣口、揚聲器等。不需要說吃角子老虎機9900的結構並未受限於上文所述，並可能使用至少設有本發明之半導體裝置的其他結構。吃角子老虎機9900可能視情況包括其他週邊裝備。
圖21A描繪行動電話1000的範例。行動電話1000包括併入外殼1001中的顯示部1002、操作鍵1003、外部連接埠1004、揚聲器1005、及微音器1006等。
當描繪於圖21A中之行動電話1000的顯示部1002以手指等觸碰時，可將資料輸入至行動電話手機1000。此外，可藉由使用手指等接觸顯示部1002而實施操作，諸如通話或發信。
顯示部1002主要有三種螢幕模式。第一模式係主要用於顯示影像的顯示模式。第二模式係主要用於輸入資料的輸入模式，諸如文字。第三模式係顯示及輸入模式，其中將該顯示模式及該輸入模式之二模式組合。
例如，在通話或發信的情形中，選擇用於顯示部1002之主要用於輸入文字的文字輸入模式，使得可將顯示在螢幕上的文字輸入。在該情形中，將鍵盤或數字鈕顯示在顯示部1002的幾乎所有螢幕區域上為佳。
當將包括用於偵測傾斜之感測器，諸如迴轉儀或加速度感測器，的偵測裝置設置在行動電話1000內側時，在顯示部1002之螢幕上的顯示可藉由判斷行動電話1000的安裝方向(行動電話1000是否針對橫向模式或直立模式水平地或垂直地放置)而自動切換。
該等螢幕模式係藉由觸碰顯示部1002或操作外殼1001之操作鈕1003而切換。或者，該等螢幕模式可能取決於顯示在顯示部1002上的影像種類而切換。例如，當顯示於該顯示部上之影像的訊號係動畫資料訊號時，該螢幕模式切換至顯示模式。當該訊號係文字資料訊號時，該螢幕模式切換至輸入模式。
另外，在該輸入模式中，當藉由碰觸顯示部1002的輸入未於特定週期中實施時，當偵測到由顯示部1002中的光學感測器所偵測的訊號時，可能控制該螢幕模式以從該輸入模式切換至顯示模式。
顯示部1002的功能可能如同影像感測器。例如，掌紋、或指紋等的影像係在顯示部1002為手掌或手指碰觸時取得，因此可實施個人識別。另外，藉由將發射近紅外線之背光或感測光源設置在顯示部，可取得手指血管、手掌血管等的影像。
圖21B描繪行動電話的另一範例。描繪於圖21B中的行動電話設有具有在外殼9411中之顯示部9412及操作鍵9413的顯示裝置9410及具有在外殼9401中之操作鍵9402、外部輸入終端9403、微音器9404、揚聲器9405、以及在接收通話時發光之發光部9406的通訊裝置9400。具有顯示功能的顯示裝置9410可從箭號指示的二方向上從具有電話功能的通訊裝置9400附接或附接至其。因此，顯示裝置9410及通訊裝置9400可沿著彼等之短側或長側彼此附接。此外，當僅需要顯示功能時，顯示裝置9410可從通訊訊號9400分離並單獨使用。影像或輸入資訊可在通訊裝置9400及顯示裝置9410之間藉由無線或有線通訊傳輸或接收，彼等各者具有可充電電池。
須注意描述於此實施例中的結構可視情況與描述在其他實施例中的任何結構組合。
[範例1]
製造描述在實施例1中的本發明之一實施例的薄膜電晶體，並估算該薄膜電晶體在-25℃至150℃之環境中的特徵。該估算結果在此範例中描述。
在此範例中，將其製造方法描述於實施例1中之將氧化物半導體膜作為主動層使用的TFT-1(L/W=3μm/24μm)用於該等薄膜電晶體之特徵的估算。另外，使用在實施例1中描述為比較範例之將非晶矽作為主動層使用的比較TFT-3(L/W=3.7μm/22μm)。
圖22A顯示TFT-1及比較TFT-3之導通狀態電流(Ion)的溫度相依性。在圖22A中，垂直軸代表當TFT的汲極電壓(Vd)為10V且閘極電壓(Vg)為臨界電壓(Vth)+10V時，以對數尺度顯示的TFT之導通狀態電流(Ion)，且水平軸代表溫度(℃)。
在圖22A中，在將非晶矽作為主動層使用的比較TFT-3中，導通狀態電流隨著溫度的增加而增加，且導通狀態電流的增加率在100℃或以上達到尖峰。另一方面，在根據本發明一實施例之將氧化物半導體膜作為主動層使用的TFT-1中，提供與溫度改變無關的固定導通狀態電流，且難以觀察到導通狀態電流的溫度相依性。
另外，圖22B顯示TFT-1及比較TFT-3之截止狀態電流(Ioff)的溫度相依性。在圖22B中，垂直軸代表當TFT的汲極電壓(Vd)為10V且閘極電壓(Vg)係在最小截止狀態電流的閘極電壓(Vg)-10V時，以對數尺度顯示的TFT之截止狀態電流(Ioff)，且水平軸代表溫度(℃)。
在圖22B中，在將非晶矽作為主動層使用的比較TFT-3中，截止狀態電流隨著溫度的增加而增加。另一方面，在根據本發明一實施例之將氧化物半導體膜作為主動層使用的TFT-1中，截止狀態電流(Ioff)極低，其少於或等於偵測的最小限制，且難以觀察到截止狀態電流的溫度相依性。
另外，圖23A顯示TFT-1及比較TFT-3之遷移率的溫度相依性。在圖23A中，垂直軸代表當汲極電壓為10V 時的遷移率(cm2/Vs)，且水平軸代表溫度(℃)。
在圖23A中，在將非晶矽作為主動層使用的比較TFT-3中，遷移率隨著溫度的增加而增加。另一方面，在根據本發明一實施例之將氧化物半導體膜作為主動層使用的TFT-1中，溫度相依性低於比較TFT-3。
另外，圖23B顯示TFT-1及比較TFT-3之S值的溫度相依性。在圖23A中，垂直軸代表當TFT的汲極電壓為10V的S值(V/dec)，且水平軸代表溫度(℃)。
在圖23B中，在將a-Si作為主動層使用的比較TFT-3中，S值隨溫度的增加而迅速地衰退。另一方面，在根據本發明一實施例之將氧化物半導體膜作為主動層使用的TFT-1中，溫度相依性低於比較TFT-3。
因此，在根據本發明之一實施例的薄膜電晶體中，相較於使用將非晶矽作為主動層使用之薄膜電晶體的情形，溫度改變對特徵，諸如導通狀態電流、截止狀態電流、遷移率、以及S值，的影響極低。
本申請案基於2009年12月4日向日本特許廳申請的日本專利申請案編號第2009-276740號，該專利之教示全文以提及之方式併入本文中。
100‧‧‧基材
101‧‧‧閘極電極
102‧‧‧閘極絕緣膜
106‧‧‧源極電極
107‧‧‧汲極電極
108‧‧‧氧化物半導體膜
109‧‧‧絕緣膜
110‧‧‧電晶體

Claims (9)

  1. 一種半導體裝置，包含：基板；以及該基板上的電晶體，該電晶體包含：該基板上的閘極電極；該閘極電極上的閘極絕緣膜；該閘極絕緣膜上的氧化物半導體膜；該氧化物半導體膜上的源極和汲極；以及該氧化物半導體膜上的絕緣膜，其中該電晶體具有在-25℃至150℃之環境中該電晶體的導通狀態電流是實質上穩定的特徵。
  2. 一種半導體裝置，包含：基板；以及該基板上的電晶體，該電晶體包含：該基板上的閘極電極；該閘極電極上的閘極絕緣膜；該閘極絕緣膜上的氧化物半導體膜；該氧化物半導體膜上的源極和汲極；以及該氧化物半導體膜上的絕緣膜，其中該電晶體具有在-25℃至150℃之環境中該電晶體的導通狀態電流的溫度相依性是難以觀察的特徵。
  3. 一種半導體裝置，包含：基板；以及該基板上的電晶體， 其中該電晶體包含閘極電極、閘極絕緣膜、氧化物半導體膜、源極、汲極和絕緣膜，其中該氧化物半導體膜隔著該閘極絕緣膜與該閘極電極彼此重疊，其中該源極和該汲極各者電連接至該氧化物半導體膜，其中該絕緣膜設置於該氧化物半導體膜上，且其中該電晶體具有在-25℃至150℃之環境中該電晶體的導通狀態電流是實質上穩定的特徵。
  4. 如申請專利範圍第1至3項中任一項之半導體裝置，其中該氧化物半導體膜包含銦、鎵和鋅。
  5. 如申請專利範圍第1至3項中任一項之半導體裝置，其中該源極和該汲極各包含鈦層和鋁層的堆疊結構。
  6. 如申請專利範圍第1至3項中任一項之半導體裝置，其中該絕緣膜包含氧化矽。
  7. 如申請專利範圍第1至3項中任一項之半導體裝置，其中該氧化物半導體膜的載體密度少於1.45×1010/cm3。
  8. 如申請專利範圍第1至3項中任一項之半導體裝置，其中該電晶體的該導通電流狀態是在該電晶體的汲極電壓為10V且閘極電壓為臨界電壓+10V的條件下所獲得。
  9. 如申請專利範圍第1至3項中任一項之半導體裝置，該電晶體的截止狀態電流為1×10-13A以下。
TW106101018A 2009-12-04 2010-11-30 半導體裝置 TWI677101B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-276740 2009-12-04
JP2009276740 2009-12-04

Publications (2)

Publication Number Publication Date
TW201719908A true TW201719908A (zh) 2017-06-01
TWI677101B TWI677101B (zh) 2019-11-11

Family

ID=44081158

Family Applications (2)

Application Number Title Priority Date Filing Date
TW099141511A TWI591824B (zh) 2009-12-04 2010-11-30 半導體裝置
TW106101018A TWI677101B (zh) 2009-12-04 2010-11-30 半導體裝置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW099141511A TWI591824B (zh) 2009-12-04 2010-11-30 半導體裝置

Country Status (5)

Country Link
US (3) US8470649B2 (zh)
JP (2) JP5765922B2 (zh)
KR (1) KR20120107107A (zh)
TW (2) TWI591824B (zh)
WO (1) WO2011068022A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120107107A (ko) * 2009-12-04 2012-09-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5836680B2 (ja) 2010-07-27 2015-12-24 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
WO2013073635A1 (ja) * 2011-11-18 2013-05-23 シャープ株式会社 半導体装置及び表示装置
JP2013168926A (ja) 2012-01-18 2013-08-29 Semiconductor Energy Lab Co Ltd 回路、センサ回路及びセンサ回路を用いた半導体装置
CN106504697B (zh) 2012-03-13 2019-11-26 株式会社半导体能源研究所 发光装置及其驱动方法
KR102025722B1 (ko) * 2012-05-02 2019-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 온도 센서 회로, 및 온도 센서 회로를 사용한 반도체 장치
CN107403840B (zh) * 2012-05-10 2021-05-11 株式会社半导体能源研究所 半导体装置
JP6345544B2 (ja) * 2013-09-05 2018-06-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9806098B2 (en) 2013-12-10 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US9443876B2 (en) * 2014-02-05 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, and the display module
CN112436021A (zh) 2015-02-04 2021-03-02 株式会社半导体能源研究所 半导体装置的制造方法
KR20160108630A (ko) 2015-03-04 2016-09-20 연세대학교 산학협력단 전기 에너지를 이용한 박막 활성화 방법, 박막 트랜지스터 제조 방법 및 기판 처리 장치
KR102277143B1 (ko) * 2016-07-20 2021-07-15 한국전자통신연구원 P형 산화물 반도체, p형 산화물 반도체 제조 방법 및 이를 포함하는 트랜지스터
CN116529666A (zh) * 2020-06-03 2023-08-01 伊英克公司 包括非导电支撑板的可折叠电泳显示器模块

Family Cites Families (118)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) * 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
TW465112B (en) * 2000-07-24 2001-11-21 Hannstar Display Corp A process to form thin film transistor and the improvement method thereof
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) * 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2004342732A (ja) 2003-05-14 2004-12-02 Sharp Corp 酸化物半導体発光素子
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US20070065974A1 (en) 2003-09-12 2007-03-22 Masashi Shiraishi Method for producing a field effect semiconductor device
JP4834950B2 (ja) * 2003-09-12 2011-12-14 ソニー株式会社 電界効果半導体装置の製造方法
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP1737044B1 (en) * 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP2005268724A (ja) * 2004-03-22 2005-09-29 Sony Corp 電子素子およびその製造方法
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7868326B2 (en) * 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
EP1812969B1 (en) * 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CN101057333B (zh) * 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) * 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) * 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) * 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4560502B2 (ja) * 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP3614442A3 (en) * 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) * 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5127183B2 (ja) * 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5116290B2 (ja) 2006-11-21 2013-01-09 キヤノン株式会社 薄膜トランジスタの製造方法
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) * 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
WO2009075161A1 (ja) 2007-12-12 2009-06-18 Idemitsu Kosan Co., Ltd. パターン化結晶質半導体薄膜、薄膜トランジスタの製造方法、及び電界効果型トランジスタ
CN103258857B (zh) * 2007-12-13 2016-05-11 出光兴产株式会社 使用了氧化物半导体的场效应晶体管及其制造方法
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US20100295042A1 (en) * 2008-01-23 2010-11-25 Idemitsu Kosan Co., Ltd. Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP2010102030A (ja) * 2008-10-22 2010-05-06 Canon Inc 発光装置及びそれを用いた画像表示装置
JP2010106291A (ja) 2008-10-28 2010-05-13 Idemitsu Kosan Co Ltd 酸化物半導体及びその製造方法
KR102026212B1 (ko) * 2009-11-20 2019-09-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
KR20120107107A (ko) * 2009-12-04 2012-09-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Also Published As

Publication number Publication date
JP6054474B2 (ja) 2016-12-27
US8470649B2 (en) 2013-06-25
TWI591824B (zh) 2017-07-11
JP2015213178A (ja) 2015-11-26
JP5765922B2 (ja) 2015-08-19
US20130277671A1 (en) 2013-10-24
TWI677101B (zh) 2019-11-11
WO2011068022A1 (en) 2011-06-09
KR20120107107A (ko) 2012-09-28
US9368638B2 (en) 2016-06-14
US20150069390A1 (en) 2015-03-12
US8890158B2 (en) 2014-11-18
JP2011139053A (ja) 2011-07-14
TW201138112A (en) 2011-11-01
US20110133196A1 (en) 2011-06-09

Similar Documents

Publication Publication Date Title
TWI591824B (zh) 半導體裝置
JP5959604B2 (ja) 半導体装置の作製方法
TWI588994B (zh) 半導體裝置
TWI587514B (zh) 半導體裝置及製造半導體裝置的方法
JP2019071451A (ja) 半導体装置
TWI587406B (zh) 半導體裝置以及半導體裝置的製造方法
TWI555205B (zh) 半導體裝置及半導體裝置的製造方法
US9577108B2 (en) Semiconductor device
TWI651856B (zh) 半導體裝置
TW201210023A (en) Semiconductor device
TW201701483A (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees