TW201705391A - Ｓｍｄ／ｉｐｄ上覆封裝或裝置結構及其製造方法 - Google Patents

Ｓｍｄ／ｉｐｄ上覆封裝或裝置結構及其製造方法 Download PDF

Info

Publication number
TW201705391A
TW201705391A TW104135986A TW104135986A TW201705391A TW 201705391 A TW201705391 A TW 201705391A TW 104135986 A TW104135986 A TW 104135986A TW 104135986 A TW104135986 A TW 104135986A TW 201705391 A TW201705391 A TW 201705391A
Authority
TW
Taiwan
Prior art keywords
metallization
pattern
layer
lower terminal
opening
Prior art date
Application number
TW104135986A
Other languages
English (en)
Other versions
TWI575677B (zh
Inventor
謝正賢
陳憲偉
吳集錫
余振華
葉德強
吳偉誠
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201705391A publication Critical patent/TW201705391A/zh
Application granted granted Critical
Publication of TWI575677B publication Critical patent/TWI575677B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本揭露提供一種封裝結構及其製造方法。在一實施例中，一封裝結構包含：一積體電路晶粒，嵌入至一封膠體；及一重佈結構位於該封膠體上。該重佈結構包含：一金屬化層，遠離該封膠體與該積體電路晶粒；以及一介電層，遠離該封膠體與該積體電路晶粒，且位於該金屬化層上。該封裝結構亦包含：一第一下部金屬化結構位於該介電層上、以及一表面安裝裝置及/或積體被動裝置(“SMD/IPD”)附接於該第一下部金屬化結構。該第一下部金屬化結構包含第一至第四延伸部分，分別延伸通過該介電層之第一至第四開口而至該金屬化層之第一至第四圖案。該第一開口、該第二開口、該第三開口、及該第四開口彼此實體分離。

Description

SMD/IPD上覆封裝或裝置結構及其製造方法
本發明係關於表面安裝裝置(Surface Mount Device,SMD)及/或積體被動裝置(Integrated Passive Device,IPD)上覆封裝或裝置結構及其製造方法
半導體裝置被用在各種電子設備，例如以個人電腦、手機、數位相機、及其他電子設備為例。一般係藉由在半導體基板上方依序沉積材料之絕緣或介電層、導體層、及半導體層，並使用微影法將各種材料層圖案化，以形成電路元件及其上之構件，而組裝出半導體裝置。一般將數十或數百個積體電路形成於單一半導體晶圓上。沿切割道切割積體電路藉以使獨立晶粒單片化。而後將該獨立晶粒分別封裝於例如多晶片模組內、或其他類型的封膠體內。
半導體產業藉由不斷縮減最小特徵尺寸，而持續改善各種電子元件(例如電晶體、二極體、電阻器、電容器等)之集積密度，其允許將更多元件納入指定範圍內。在某些應用中，此等更小型化的電子元件，例如積體電路晶粒，可能亦要求應用於較習知封裝更小範圍之更小的封裝。
根據本發明之一實施例，提供一種封裝結構。該封裝結構包括：一積體電路晶粒，嵌入至一封膠體；以及一重佈結構，位 於該封膠體上且與該積體電路晶粒電耦合。該重佈結構包括：一金屬化層，遠離該封膠體與該積體電路晶粒；以及一介電層，遠離該封膠體與該積體電路晶粒，並位於該金屬化層上。該封裝結構亦包括：第一下部金屬化結構，位於該介電層上；以及一表面安裝裝置及/或積體被動裝置(“SMD/IPD”)，附接於該第一下部金屬化結構。該第一下部金屬化結構包括：一第一延伸部分，延伸通過該介電層之一第一開口至該金屬化層之一第一圖案；一第二延伸部分，延伸通過該介電層之一第二開口至該金屬化層之一第二圖案；一第三延伸部分，延伸通過該介電層之一第三開口至該金屬化層之一第三圖案；以及一第四延伸部分，延伸通過該介電層之一第四開口至該金屬化層之一第四圖案。該第一開口、該第二開口、該第三開口、及該第四開口彼此實體分離。
根據本發明之另一實施例，提供一種封裝結構。該封裝結構包含：一晶粒，包含一積體電路；一封膠體，至少橫向包封該晶粒；一重佈結構，位於該封膠體上並與該封膠體鄰接；一第一下部端子結構；一第二下部端子結構；以及一表面安裝裝置及/或積體被動裝置(“SMD/IPD”)。該重佈結構，包含一介電層位於一金屬化層上。該第一下部端子結構包含一第一延伸部分，延伸通過貫穿該介電層而至該金屬化層之第一開口，並包含一第二延伸部分，延伸通過貫穿該介電層而至該金屬化層之一第二開口。該第二下部端子結構，包括一第三延伸部分，延伸通過貫穿該介電層而至該金屬化層之一第三開口，並包含一第四延伸部分，延伸通過貫穿該介電層而至該金屬化層之第四開口。該第一開口、該第二開口、該第三開口、及該第四開口分離。該SMD/IPD包含附接於該第一下部端子結構之一第一端子、與附接於該第二下部端子結構之一第二端子。
根據本發明之更另一實施例，提供一種製造方法之方法。該方法包含：包封一積體電路晶粒於一封膠體中；形成一重佈結 構於該封膠體上，該重佈結構包含一介電層位於一第一金屬化圖案、一第二金屬化圖案、一第三金屬化圖案、及一第四金屬化圖案，其中該第一金屬化圖案、該第二金屬化圖案、該第三金屬化圖案、及該第四金屬化圖案實體分離；形成一第一下部端子金屬化件與一第二下部端子金屬化件於該重佈結構上，該第一下部端子金屬化件包含一第一延伸部分，延伸通過該介電層之一第一開口至該第一金屬化圖案，並包含一第二延伸部分，延伸通過該介電層之一第二開口至該第二金屬化圖案，該第二下部端子金屬化件包含一第三延伸部分，延伸通過該介電層之一第三開口至該第三金屬化圖案，並包含一第四延伸部分，延伸通過該介電層之一第四開口至該第四金屬化圖案；以及附接一表面安裝裝置及/或積體被動裝置(“SMD/IPD”)於該第一下部端子金屬化件與該第二下部端子金屬化件，該SMD/IPD之一第一端子附接於該第一下部端子金屬化件，且該SMD/IPD之一第二端子附接於該第二下部端子金屬化件。
40a、40b、70a~70d‧‧‧下部金屬化圖案
42、72‧‧‧下部介電層
44、44a~44e、74、74a~74m‧‧‧上部金屬化圖案
46a~46d、76a~76d、224、230、236‧‧‧通孔
47、77‧‧‧上部介電層
48、48a~48d、78、78a~78l‧‧‧延伸部分
50、50a、50b、60a、60b、80、80a~80l、252、254‧‧‧下部金屬化件
52a、52b、82、82a~82l、262‧‧‧連接件
54、84、264‧‧‧SMD/IPD
62、244‧‧‧虛設金屬化圖案
64‧‧‧開口
200‧‧‧載體
202‧‧‧離型層
204‧‧‧黏著劑
206‧‧‧積體電路晶粒
208‧‧‧晶粒連接件
210‧‧‧介電質材料
212‧‧‧封膠體
220、226、232、250‧‧‧介電層
222、228、234‧‧‧金屬化層
240‧‧‧區域
242a、242b、246‧‧‧金屬化圖案
258‧‧‧重佈結構
260‧‧‧外部連接件
266‧‧‧切割膠帶
280‧‧‧封裝
282‧‧‧基板
284‧‧‧接墊
D1x~D8x、D1y~D8y‧‧‧尺寸
自後述詳細說明與附隨圖示，得以最佳了解本申請案揭示內容之各方面。須注意，根據產業之標準實施方式，各種特徵並非依比例繪示。實際上，為了清楚討論，可任意增大或縮小各種特徵的尺寸。
圖1A至1C係根據一些實施例說明附接SMD及/或IPD(一般稱作“SMD/IPD”)之第一結構的各種視圖。
圖2A至2C係根據一些實施例說明附接SMD/IPD之第二結構的各種視圖。
圖3A至3C係根據一些實施例說明附接多端子SMD/IPD之第三結構的各種視圖。
圖4至13係根據一些實施例說明在形成封裝的製程中 之中間步驟的剖面圖。
以下揭示之內容提供許多不同的實施例或範例，用於實施本案所提供之主題的不同特徵。元件與配置的特定範例之描述如下，以簡化本申請案之揭示內容。自然，此等僅為範例，並非用於限制本申請案。例如，以下在第二特徵上面或上方形成第一特徵的敘述，可包含形成直接接觸之第一與第二特徵的實施例，亦可包含在該第一與第二特徵之間形成其他特徵，因而該第一與第二特徵並未直接接觸的實施例。此外，本申請案可在不同範例中重複元件符號與/或字母。此一重複之目的係為了簡化與清晰化，而非支配所討論的各實施例及/或架構之間的關係。
再者，本申請案可使用空間對應語詞，例如「之下」、「低於」、「較低」、「高於」、「較高」等類似語詞之簡單說明，以描述圖式中一元件或特徵與另一元件或特徵的關係。同樣地，此處可使用詞彙例如「前側」與「後側」更容易地辨識各種元件，並可辨認此等元件係位於例如另一元件的相反側。空間對應詞語係用以包括除了圖式中描述的位向之外，裝置於使用或操作中之不同位向。裝置可被定位(旋轉90度或是其他位向)，並可相應解釋本申請案使用的空間對應描述。
此處討論之實施例可在具體情況中討論，亦即附接於扇出或扇入晶圓級封裝的表面安裝裝置(Surface Mount Device,SMD)及/或積體被動裝置(Integrated Passive Device,IPD)，以及用於將SMD及/或IPD附接於此一封裝的各種結構。參閱本發明揭露內容，則所屬技術領域中具有通常知識者可輕易自其他實施例淤及其他應用，例如不同封裝類型或不同架構。須注意此處討論之實施例可無須說明在一個結構中可能包含的每一元件或 特徵。例如，例如在一元件的討論已足以表達實施例之各方面之情況，可於圖式中省略數倍元件。再者，此處討論之方法實施例可敘述為以特定順序施行，然而，其他方法實施例亦能夠以任何合乎邏輯的順序施行。
圖1A至1C係根據一些實施例說明附接SMD及/或IPD(一般稱作“SMD/IPD”)之結構的各種視圖。圖1A係將SMD/IPD54附接於其上之結構的剖面圖，而圖1B與1C係該結構之各個部分的層疊配置圖。圖1B說明圖1A中之B部分的層疊配置圖，圖1C說明圖1A中之C部分的層疊配置圖。圖1B與1C中之剖面A-A為圖1A中說明的剖面圖。於圖4至13之製程的情境中討論形成此一結構之例示材料與方法，因此，為求簡便，此處省略此等材料與製程。
圖1A說明包括第一下部金屬化圖案40a與第二下部金屬化圖案40b之下部金屬化層。每一第一下部金屬化圖案40a與第二下部金屬化圖案40b可為下部金屬化層中之線條、連接墊、或類似物。下部介電層42位於下部金屬化層上方且位於其上，包括第一下部金屬化圖案40a與第二下部金屬化圖案40b。
上部金屬化層位於下部介電層42上，且該上部金屬化層包括具有第一通孔46a之第一上部金屬化圖案44a，並包括具有第二通孔46b之第二上部金屬化圖案44b。如圖1B所示(但未於圖1A中具體繪示)，該上部金屬化層更包括第三上部金屬化圖案44c與第四上部金屬化圖案44d。於圖1A與1B中，該上部金屬化圖案更包括第五上部金屬化圖案44e。每一第一上部金屬化圖案44a、第二上部金屬化圖案44b、第三上部金屬化圖案44c、及第四上部金屬化圖案44d，可為上部金屬化層中之線條、 連接墊、或類似物。第一通孔46a延伸通過下部介電層42，並與第一下部金屬化圖案40a及第一上部金屬化圖案44a電耦合且直接機械耦合；第二通孔46b延伸通過下部介電層42，並與第二下部金屬化圖案40b及第二上部金屬化圖案44b電耦合且直接機械耦合。第三通孔46c及第四通孔46d可延伸通過下部介電層，並分別與第三上部金屬化圖案44c、第四上部金屬化圖案44d、及各自的下部金屬化圖案電耦合且直接機械耦合。上部介電層47位於上部金屬化層上方且位於其上，包括第一上部金屬化圖案44a與第二上部金屬化圖案44b。
第一下部金屬化件50a位於上部介電層47上。第一下部金屬化件50a包括第一延伸部分48a與第二延伸部分48b。第一延伸部分48a延伸通過上部介電層47，並與第一上部金屬化圖案44a電耦合且直接機械耦合；第二延伸部分48b延伸通過上部介電層47，並與第二上部金屬化圖案44b電耦合且直接機械耦合。自第一下部金屬化件50a延伸出的第一延伸部分48a與第二延伸部分48b，分別通過貫穿上部介電層47而到達第一上部金屬化圖案44a與第二上部金屬化圖案44b的分離開口。如圖1B(但未於圖1A中具體繪示)所示，第二下部金屬化件50b位於上部介電層47上方，其包括第三延伸部分48c與第四延伸部分48d。第三延伸部分48c延伸通過上部介電層47，並與第三上部金屬化圖案44c電耦合且直接機械耦合；第四延伸部分48d延伸通過上部介電層47，並與第四上部金屬化圖案44d電耦合且直接機械耦合。自第二下部金屬化件50b延伸出的第三延伸部分48c與第四延伸部分48d，分別通過貫穿上部介電層47而到達第三上部金屬化圖案44c與第四上部金屬化圖案44d的分離開口。 剖面圖中雖未具體說明，但包括到達第三上部金屬化圖案44c之第三延伸部分48c與到達第四上部金屬化圖案44d之第四延伸部分48d的第二下部金屬化件50b，可具有與如圖1A中說明之對應元件相同或相似的剖面。
如圖1A所示，第一下部金屬化件50a(雖未具體說明，但第二下部金屬化件50b亦相同)可在第一延伸部分48a與第二延伸部分48b橫向之間具有凹部。此一結果係源自上部介電層47之當下的底部表面之平坦程度。此一上部介電層47的表面可源自其形成過程之各種物理效應。例如，第一上部金屬化圖案44a與第二上部金屬化圖案44b之間的距離，其間不具有任何夾設之上部金屬化圖案，在旋塗上部介電層47時可造成此一上部介電層47的表面之彎液面效應(meniscus effect)。在其他例子中，當下的上部介電層47之底部表面平坦，此將可造成在第一延伸部分48a與第二延伸部分48b橫向之間不具有凹部。
第一連接件52a，將第一下部金屬化件50a及SMD/IPD54的第一端子電性連接且直接機械連接。第二連接件52b，將第二下部金屬化件50b及SMD/IPD54的第二端子電性連接且直接機械連接。SMD/IPD54可較一般的積體電路晶粒(例如下述之積體電路晶粒206)更小，且可包括一或多個被動裝置，例如電容器、電阻、二極體等，但不包括主動裝置，例如電晶體或類似物。
圖1B進一步說明元件的各尺寸。描述X軸與Y軸以便於參考。提及延伸部分48時分別指延伸部分48a、48b、48c、及48d之任一。提及上部金屬化圖案44時分別指上部金屬化圖案44a、44b、44c、及44d之任一。提及下部金屬化件50時係分別指下部金屬化件50a與50b。
上部金屬化圖案44具有第一x方向尺寸D1x與第一y方向尺寸D1y，其等尺寸可相同。延伸部分48具有第二x方向尺寸D2x與第二y方向尺寸D2y，其等尺寸可相同。下部金屬化件50具有第三x方向尺寸D3x與第三y方向尺寸D3y。第四x方向尺寸D4x，位於經由各自的延伸部分48連接至同一下部金屬化件50的上部金屬化圖案44之間。第四y方向尺寸D4y，位於經由各自的延伸部分48連接至用於附接相同SMD/IPD54之不同的下部金屬化件50之最接近的上部金屬化圖案44之間。最小的第五x方向尺寸D5x，係在上部金屬化圖案44與第五上部金屬化圖案44e之間。
在一些實施例中，下部金屬化件50往x方向及y方向橫向延伸超過對應的延伸部分48。例如，圖1B中，下部金屬化件50例如以尺寸D3y與尺寸D2y間的差之一半的距離(亦即，)，從對應之延伸部分48的y邊界起往y方向橫向延伸。再者，例如，下部金屬化件50例如以從一x邊界起的尺寸D3x，與尺寸D4x、D2x、D1x之總和的差之一半的距離(亦即，)，以及以至相同下部金屬化件50之另一延伸部分48的距離，從對應之延伸部分48的x邊界起往x方向橫向延伸。
在一些實施例中，上部金屬化圖案44於x方向及y方向橫向延伸超過對應的延伸部分48。例如，圖1B中，上部金屬化圖案44例如以尺寸D1y與尺寸D2y的差之一半的距離(亦即，)，從對應之延伸部分48的y邊界起往y方向橫向延伸。再者，例如，上部金屬化圖 案44例如以尺寸D1x與尺寸D2x的差之一半的距離(亦即，)，從對應之延伸部分48的x邊界起往x方向橫向延伸。
在一些實施例中，上部金屬化圖案44於x方向及y方向橫向延伸超過對應之下部金屬化件50。例如，圖1B中，上部金屬化圖案44，例如以尺寸D1y與尺寸D3y的差之一半的距離(亦即，)，從對應之下部金屬化件50的y邊界起往y方向橫向延伸。再者，例如，上部金屬化圖案44例如以將尺寸D1x之兩倍與尺寸D4x的總和減去尺寸D3x並除以二之距離(亦即，)，從對應之下部金屬化件50的x邊界起往x方向橫向延伸，且下部金屬化件50從上部金屬化圖案44之另一x邊界起，往x方向橫向延伸至下部金屬化件50藉由延伸部分48連接的另一上部金屬化圖案44。
在一些實施例中，尺寸D1x大於尺寸D2x(亦即，D1x>D2x)。進一步在一些實施例中，尺寸D1y大於尺寸D3y，而尺寸D3y大於尺寸D2y(亦即，D1y>D3y>D2y)。在一些實施例中，尺寸D1x與D1y可在約160μm至約300μm的範圍內，例如為約255μm。在一些實施例中，尺寸D2x與D2y可在約100μm至約240μm的範圍內，例如為約195μm。在一些實施例中，尺寸D3x可在約620μm至約1500μm的範圍內，例如為約1000μm，而尺寸D3y可在約130μm至約270μm的範圍內，例如為約200μm。在一些實施例中，尺寸D4x可在約110μm至約1210μm的範圍內，例如為約520μm，而尺寸D4y可在約110μm至約340μm的範圍內，例如為約170μm。在一些實施例中，方向D5x可大於約40μm。
在說明之實施例中，上部金屬化圖案44與延伸部分48皆為正方形(D1x=D1y且D2x=D2y)，而下部金屬化件50為矩形(例如，D3x>D3y)。在其他實施例中，此等元件可採用不同形狀，例如圓形、卵形、六邊形、八邊形、或其他任意多邊形。進一步，此等方向可具有不同的關係。
圖2A至2C係根據一些實施例說明附接SMD/IPD之結構的各種視圖。圖2A係將SMD/IPD54附接於其上之結構的剖面圖，圖2B與2C係該結構之各個部分的層疊配置圖。圖2B說明圖2A中之B部分的層疊配置圖，圖2C說明圖2A中之C部分的層疊配置圖。圖2B與2C中之剖面A-A為圖2A中說明的剖面圖。圖2A至2C說明圖1A至1C之變形例，為求簡便，省略相同構件的討論。
圖2A與2B進一步說明該上部金屬化層包括下部介電層42上方之虛設金屬化圖案62。虛設金屬化圖案62位於第一上部金屬化圖案44a與第二上部金屬化圖案44b之間，位於第一上部金屬化圖案44a與第三上部金屬化圖案44c之間，位於第二上部金屬化圖案44b與第四上部金屬化圖案44d之間，且位於第三上部金屬化圖案44c與第四上部金屬化圖案44d之間。如圖2B的配置圖所示，虛設金屬化圖案62形成一交叉，其中每一個第一上部金屬化圖案44a、第二上部金屬化圖案44b、第三上部金屬化圖案44c、及第四上部金屬化圖案44d配置在分離的象限。虛設金屬化圖案62可與上部金屬化層中之其他任意運作的金屬化圖案電隔離。
如圖2A所示，第一下部金屬化件60a(雖未具體說明，但第二下部金屬化件60b亦相同)可在第一延伸部分48a與第二延伸部分48b橫向之間呈平面。此一結果係源自當下的上部介電層47之底部表面的平坦程度。依形成各種元件的方法，虛設金屬化圖案62之存在，可允許此一上部介電層47的表面在第一延伸部分48a與第二延伸部分48b之間呈平面。
圖2A與2B進一步說明虛設金屬化圖案62可以具有貫穿虛設金屬化圖案62的開口64。於虛設金屬化圖案62開口64可採取任何結構。如所述，其中兩行開口64沿著y方向延伸，而一列開口64沿著x方向延伸。
每一開口具有第六x方向尺寸D6x與第六y方向尺寸D6y，其等尺寸可相同。往y方向延伸的虛設金屬化圖案62之第一分枝(具有兩列開口64)具有第七x方向尺寸D7x，而另一往x方向延伸的虛設金屬化圖案62之第二分枝(與其中一條開口64)具有第七y方向尺寸D7y。該虛設金屬化圖案62的第一分枝自相鄰之上部金屬化圖案44起係第八x方向尺寸D8x。該虛設金屬化圖案62的第二分枝自相鄰的上部金屬化圖案44起係第八y方向尺寸D8y。
在一些實施例中，尺寸D6x與D6y可在約10μm至約50μm的範圍內，例如為約30μm。在一些實施例中，尺寸D7x可在約30μm至約1130μm的範圍內，例如為約440μm，而尺寸D7y可在約30μm至約220μm的範圍內，例如為約50μm。在一些實施例中，尺寸D8x可大於約40μm，例如在約40μm至約100μm的範圍內，例如為約40μm，而尺寸 D8y可大於約40μm，例如在約40μm至約100μm的範圍內，例如為約40μm。
圖3A至3C係根據一些實施例說明附接多端子SMD/IPD之結構的各種視圖。圖3A係將SMD/IPD84附接於其上之結構的剖面圖，圖3B與3C係該結構之各個部分的層疊配置圖。圖3B說明圖3A中之B部分的層疊配置圖，圖3C說明圖3A中之C部分的層疊配置圖。圖3B與3C中之剖面A-A為圖3A中說明的剖面圖。於圖4至13之製程的情境中討論形成此一結構之例示材料與方法，因此，為求簡便，此處省略此等材料與製程。
圖3A說明下部金屬化層，其包括第一下部金屬化圖案70a、第二下部金屬化圖案70b、第三下部金屬化圖案70c、及第四下部金屬化圖案70d。下部介電層72位於下部金屬化層上方且位於其上，包括下部金屬化圖案70a、70b、70c、及70d。
上部金屬化層位於下部介電層72上，該上部金屬化層包括具有第一通孔76a之第一上部金屬化圖案74a、具有第二通孔76b之第二上部金屬化圖案74b、具有第三通孔76c之第三上部金屬化圖案74c、以及具有第四通孔76d之第四上部金屬化圖案74d。如圖3B所示(但未於圖3A中具體繪示)，該上部金屬化層更包括第五至第十二上部金屬化圖案74e~74l。圖3A與3B中，該上部金屬化圖案更包括第十三上部金屬化圖案74m。第一至第四通孔76a~76d延伸通過下部介電層72，其每一個皆將各第一至第四下部金屬化圖案70a~70d，分別與各第一至第四上部金屬化圖案74a~74d電耦合且直接機械耦合。上部介電層77位於上部金屬 化層上方且位於其上，該上部金屬化層包括第一至第十二上部金屬化圖案74a~74l。
第一至第十二下部金屬化件80a~80l位於上部介電層77上。第一至第十二下部金屬化件80a~80l，分別包括第一至第十二延伸部分78a~78l。第一至第十二延伸部分78a~78l延伸通過上部介電層77，其每一個分別與各第一至第十二上部金屬化圖案74a~74l電耦合且直接機械耦合。第一至第十二延伸部分78a~78l延伸通過貫穿上部介電層77而分別到達各第一至第十二上部金屬化圖案74a~74l的分離開口。剖面圖中雖未具體說明，但第五至第八下部金屬化件80e~80h，具有分別到達各第五至第八上部金屬化圖案74e~74h之各第五至第八延伸部分78e~78h，其具有與圖3A中說明之對應元件相同或相似的剖面；第九至第十二下部金屬化件80i~80l，具有分別到達各第九至第十二上部金屬化圖案74i~74l之各第九至第十二延伸部分78i~78l，其具有與圖3A中說明之對應元件相同或相似的剖面。第一至第十二連接件82a~82l，分別將第一至第十二下部金屬化件80a~80l，與SMD/IPD84的第一至第十二端子電性連接且直接機械連接。
如圖3B與3C所示，多端子SMD/IPD84包含三個或以上的端子。SMD/IPD84的端子可為陣列，例如如同上述之4×3陣列。連接件82、具有延伸部分78的下部金屬化件80、及上部金屬化圖案74的每一堆疊，可與SMD/IPD84中之各端子分別對應，因此，此等堆疊可亦以陣列方式排列，例如如圖所示。另，將下部金屬化件80、延伸部分78、及上部金屬化圖案74示意為具有八邊形狀，而在其他實施例中，此等元 件可為任意形狀，例如正方形、矩形、圓形、卵形、六邊形、或其他任意多邊形。如所示，下部金屬化件80橫向延伸超過各延伸部分78的邊界，而上部金屬化圖案74橫向延伸超過各下部金屬化件80的邊界。
圖4至13，說明圖1A至1C、2A至2C、及3A至3C中所述之任一前述結構可使用的例示製程。在此例示製程中為求方便而說明圖2A至2C之結構，但亦可如所屬知識領域中具有通常知識者可輕易理解地形成其他任意前述結構。另，此結構可形成在任意基板、封裝元件、或封裝上及/或其中，而圖4至13提供一例。
圖4至13係根據一些實施例說明在形成封裝的製程中之中間步驟的剖面圖。圖4說明載體200及形成於載體200上的離型層202。載體200可為玻璃載體、陶瓷載體、或類似物。載體200可為晶圓。離型層202可藉由以聚合物為基底之材料形成，該材料可連同載體200而從將於後續步驟形成的上覆結構去除。在一些實施例中，離型層202係以環氧化合物為基底之熱釋放材料，在被加熱時喪失其黏著性。於其他實施例中，離型層202可為紫外線(UV)膠，在暴露於UV光時喪失其黏著性。離型層202可以液體方式施用並使其硬化，可為積層於載體200上的積層膜或類似物。離型層202之頂部表面可能被整平並可具有高平坦度。
圖5中，藉由黏著劑204將積體電路晶粒206黏附於離型層202。在黏附至離型層202之前，依據可適用的製程形成積體電路晶粒206中之積體電路，而可將積體電路晶粒206加工。例如，可於半導體基板，例如半導體晶圓之中或其上，形成如電晶體、二極體、電容器、電阻器等裝置，並可藉由以例如半導體基板上之一或多個介電層中的金屬化 圖案形成之互連結構互相連接，而形成積體電路。晶粒連接件208，例如傳導柱(例如包括金屬，如銅)，可形成於積體電路晶粒206外部，其係藉由例如鍍覆至可被稱作積體電路晶粒206之各主動側上，而分別與各積體電路晶粒206機械耦合且電耦合。介電質材料210，可藉由例如旋轉塗布、積層、化學氣相沉積(CVD)、或類似方法，形成於積體電路晶粒206與晶粒連接件208上方。黏著劑204可施用於積體電路晶粒206的後側，例如施用於各個半導體晶圓的後側。黏著劑204可為任意適宜黏著劑、環氧樹脂、或類似物。例如藉由鋸切或切割，將積體電路晶粒206單片化，並使用例如取放工具，以黏著劑204將其黏附至離型層202。
圖6中，形成封膠體212以於離型層202上包封積體電路晶粒206。封膠體212可為模塑料、環氧化合物、或類似物，且可藉由壓縮模製、轉移模製、或類似方法施行。在硬化之後，封膠體212可經過研磨製程暴露出晶粒連接件208。晶粒連接件208的頂部表面與封膠體212於研磨製程後可為共平面。在一些實施例中，例如若晶粒連接件208在包封積體電路晶粒206後暴露，則可省略研磨製程。
圖7中，於封膠體212與晶粒連接件208上形成介電層220。在一些實施例中，介電層220由聚合物形成，其可為能夠使用微影遮罩簡單地圖案化光敏材料，例如聚苯并噁唑(PBO)、聚亞醯胺、苯並環丁烯(BCB)、或類似物。在其他實施例中，介電層220由氮化物例如氮化矽、或氧化物例如氧化矽、磷矽酸鹽玻璃(PSG)、硼矽酸鹽玻璃(BSG)、摻硼的磷矽酸鹽玻璃(BPSG)、或類似物形成。介電層220可藉由旋轉塗布、積層、CVD或類似方法、抑或其等方法之組合而形成。而後將介電層220 圖案化以形成暴露晶粒連接件208的開口。此一圖案化可藉由適宜製程，例如藉由當介電層係光敏材料時將介電層220暴露於光線，或藉由利用例如非等向性蝕刻之蝕刻。
而後，形成金屬化層222，其具有通過貫穿介電層220的開口之通孔224。晶種層形成在介電層220上方以及介電層220的開口中。在一些實施例中，晶種層係金屬化層，其可為單層、或包含以不同材料形成的複數子層之複合層。在一些實施例中，晶種層包括鈦層、及鈦層上方之銅層。該晶種層，可使用例如物理氣相沉積(PVD)或類似方法形成。於晶種層上形成光阻並將光阻圖案化。該光阻可藉由旋轉塗布或類似方法形成，可暴露於光線下以將其圖案化。光阻的圖案與金屬化層的圖案對應。此一圖案化形成通過光阻的開口以暴露出晶種層。導電材料形成於光阻的該開口中，以及晶種層的暴露部分上。該導電材料，可藉由例如電鍍或無電式電鍍等鍍覆、或類似方法形成。該導電材料可包含導電金屬，例如銅、鈦、鎢、鋁或類似物。而後，將光阻與上方未形成導電材料的晶種層之部分去除。可藉由適宜灰化或剝除製程，例如使用氧電漿或類似物，將光阻被去除。一旦光阻被去除，則例如藉由使用適宜蝕刻處理，例如濕蝕刻或乾蝕刻，去除晶種層之暴露部分。晶種層與導電材料的剩餘部分構成金屬化層222，金屬化層222具有通過貫穿介電層220的該開口之通孔224。如此一來，金屬化層222與積體電路晶粒206上的積體電路電耦合。
圖8中，藉由重複圖7所示之上述製程，而於金屬化層222與介電層220上形成介電層226。形成貫穿介電層226的開口以暴露出金屬化層222之部分。而後，藉由圖7所示之上述製程形成金屬化層 228，其具有通過貫穿介電層226的開口之通孔230。如此一來，金屬化層228與金屬化層222電性連接。
圖9中，藉由重複圖7所示之上述製程，而於金屬化層228與介電層226上形成介電層232。形成貫穿介電層232的開口以暴露出金屬化層228之部分。而後，藉由圖7所示之上述製程形成金屬化層234，其具有通過貫穿介電層232的開口之通孔236。如此一來，金屬化層234與金屬化層228電性連接。
區域240標示出可與圖1A至1C、2A至2C、及3A至3C中的元件對應之元件。金屬化層234可與圖1A至1C、2A至2C、及3A至3C中之任一上部金屬化層對應。例如，在圖2A中，金屬化層234包括第一金屬化圖案242a及第二金屬化圖案242b，其等分別與第一上部金屬化圖案44a及第二上部金屬化圖案44b對應。進一步，金屬化層234包括與圖2A中的虛設金屬化圖案62對應之虛設金屬化圖案244；且金屬化層234包括與圖2A中的第五上部金屬化圖案44e對應之第三金屬化圖案246。
在一些實施例中，可省略一些介電層與金屬化層，但在其他實施例中，可包括更多介電層與金屬化層。
圖10中，藉由重複圖7所示之上述製程，而於金屬化層234與介電層232上形成介電層250。從而形成重佈結構258，其包括：介電層220、226、232、250，以及分別具有通孔224、230、236之金屬化層222、228、234。形成貫穿介電層250的開口以暴露出金屬化層234之部分。而後，藉由圖7所示之形成金屬化層的上述製程，而於介電層 250上形成下部金屬化件252及254，並通過貫穿介電層250的開口。如此一來，下部金屬化件252及254，與金屬化層234電耦合。下部金屬化件254與圖2A中的第一下部金屬化件60a對應。
圖11中，於下部金屬化件254上形成連接件262。在一些實施例中，連接件262為含焊料材料(例如含無鉛焊料之材料)，且可更包括助焊劑材料。可藉由使用印刷製程或類似方法，於下部金屬化件254上形成連接件262。而後藉由使用例如取放工具，將SMD/IPD264放置於連接件262上。將連接件262附接於SMD/IPD264之各端子上。連接件262中之助焊劑可將SMD/IPD264黏附於下部金屬化件254直到施行回焊製程，將焊料回焊於連接件262中，以將SMD/IPD264更長久地黏附於下部金屬化件254。
此外，於下部金屬化件252上形成外部連接件260。外部連接件260，可為例如焊料，如Sn-Ag合金、Sn-Ag-Cu合金、或類似物，進一步可為藉由落球法、印刷、鍍覆或類似方式形成之無鉛或含鉛焊料。
圖12中，施行載體剝離以將載體200自上覆結構剝離。根據一些實施例，該剝離包括將光線例如雷射光或UV光投射於離型層202，以使離型層202在光線的熱下分解，而可將載體200去除。接著將該結構翻轉而置放於切割膠帶266上。而後，施行封裝單片化製程，例如藉由施行切割或鋸切，而單片化為個別封裝。
圖13說明於圖12中單片化的封裝280，將其附接於基板282。基板282可為封裝基板，例如印刷電路板(PCB)或類似物。基板 282具有接墊284，其與外部連接件260接觸並被回焊以形成電性連接與機械連接。
實施例可達成優點。例如，依據上述結構之實施例，可減少在上部金屬化圖案及/或上部介電層的壓力。藉由減少壓力，可降低在上部介電層及/或上部金屬化圖案的脫層及/或破裂風險。如此一來，可提升製成之結構的良率。
本發明之一實施例係一種封裝結構。該封裝結構包括：一積體電路晶粒，嵌入至一封膠體；以及一重佈結構，位於該封膠體上且與該積體電路晶粒電耦合。該重佈結構包括：一金屬化層，遠端遠離該封膠體與該積體電路晶粒；以及一介電層，遠端遠離該封膠體與該積體電路晶粒，並位於該金屬化層上。該封裝結構亦包括：第一下部金屬化結構，位於該介電層上；以及一表面安裝裝置及/或積體被動裝置(“SMD/IPD”)，附接於該第一下部金屬化結構。該第一下部金屬化結構包括：一第一延伸部分，延伸通過該介電層之一第一開口至該金屬化層之一第一圖案；一第二延伸部分，延伸通過該介電層之一第二開口至該金屬化層之一第二圖案；一第三延伸部分，延伸通過該介電層之一第三開口至該金屬化層之一第三圖案；以及一第四延伸部分，延伸通過該介電層之一第四開口至該金屬化層之一第四圖案。該第一開口、該第二開口、該第三開口、及該第四開口彼此實體分離。
另一實施例係一封裝結構。該封裝結構包含：一晶粒，包含一積體電路；一封膠體，至少橫向包封該晶粒；一重佈結構，位於該封膠體上並與該封膠體鄰接；一第一下部端子結構；一第二下部端子結構； 以及一表面安裝裝置及/或積體被動裝置(“SMD/IPD”)。該重佈結構，包含一介電層位於一金屬化層上。該第一下部端子結構包含一第一延伸部分，延伸通過貫穿該介電層而至該金屬化層之第一開口，並包含一第二延伸部分，延伸通過貫穿該介電層而至該金屬化層之一第二開口。該第二下部端子結構，包括一第三延伸部分，延伸通過貫穿該介電層而至該金屬化層之一第三開口，並包含一第四延伸部分，延伸通過貫穿該介電層而至該金屬化層之第四開口。該第一開口、該第二開口、該第三開口、及該第四開口分離。該SMD/IPD包含附接於該第一下部端子結構之一第一端子、與附接於該第二下部端子結構之一第二端子。
更另一實施例係一種封裝結構之製造方法。該方法包含：包封裝一積體電路晶粒於一封膠體中；形成一重佈結構於該封膠體上，該重佈結構包含一介電層位於一第一金屬化圖案、一第二金屬化圖案、一第三金屬化圖案、及一第四金屬化圖案，其中該第一金屬化圖案、該第二金屬化圖案、該第三金屬化圖案、及該第四金屬化圖案實體分離；形成一第一下部端子金屬化件與一第二下部端子金屬化件於該重佈結構上，該第一下部端子金屬化件包含一第一延伸部分，延伸通過該介電層之一第一開口至該第一金屬化圖案，並包含一第二延伸部分，延伸通過該介電層之一第二開口至該第二金屬化圖案，該第二下部端子金屬化件包含一第三延伸部分，延伸通過該介電層之一第三開口至該第三金屬化圖案，並包含一第四延伸部分，延伸通過該介電層之一第四開口至該第四金屬化圖案；以及附接一表面安裝裝置及/或積體被動裝置(“SMD/IPD”)於該第一下部端子金屬化件與該第二下部端子金屬化件，該SMD/IPD之一第一端子附接於該 第一下部端子金屬化件，且該SMD/IPD之一第二端子附接於該第二下部端子金屬化件。
前述內容概述數個實施例的特徵，因而所屬技術領域中具有通常知識者可更為理解本申請案揭示內容之各方面。所屬技術領域中具有通常知識者應理解可輕易使用本申請案揭示內容作為基礎，用於設計或改善其他製程與結構而實現與本申請案所述之實施例具有相同目的及/或達到相同優點。所屬技術領域中具有通常知識者亦應理解此均等架構並未脫離本申請案揭示內容的精神與範圍，以及所屬技術領域中具有通常知識者可進行各種變化、取代、與替換，而不脫離本申請案揭示內容之精神與範圍。
40a、40b‧‧‧下部金屬化圖案
42‧‧‧下部介電層
44a~44e‧‧‧上部金屬化圖案
46a~46d‧‧‧通孔
47‧‧‧上部介電層
48a~48d‧‧‧延伸部分
50a、50b‧‧‧下部金屬化件
52a、52b‧‧‧連接件
54‧‧‧SMD/IPD
D1x~D4x、D1y~D4y‧‧‧尺寸

Claims (10)

  1. 一種封裝結構，包含：一積體電路晶粒，嵌入至一封膠體；一重佈結構，位於該封膠體上且與該積體電路晶粒電耦合，該重佈結構包含：一金屬化層，遠離該封膠體與該積體電路晶粒；以及一介電層，遠離該封膠體與該積體電路晶粒，並位於該金屬化層上；一第一下部金屬化結構，位於該介電層上，該第一下部金屬化結構包含：一第一延伸部分，延伸通過該介電層之一第一開口至該金屬化層之一第一圖案；一第二延伸部分，延伸通過該介電層之一第二開口至該金屬化層之一第二圖案；一第三延伸部分，延伸通過該介電層之一第三開口至該金屬化層之一第三圖案；及一第四延伸部分，延伸通過該介電層之一第四開口至該金屬化層之一第四圖案；其中該第一開口、該第二開口、該第三開口、及該第四開口彼此實體分離；以及一表面安裝裝置及/或積體被動裝置(Surface Mount Device/Integrated Passive Device,SMD/IPD)，附接於該第一下部金屬化結構。
  2. 如申請專利範圍第1項之封裝結構，其中該第一下部金屬化結構更包含：一第一下部端子金屬化件，包括該第一延伸部分與該第二延伸 部分，該SMD/IPD的一第一端子附接於該第一下部端子金屬化件；以及一第二下部端子金屬化件，包括該第三延伸部分與該第四延伸部分，該SMD/IPD的一第二端子附接於該第二下部端子金屬化件。
  3. 如申請專利範圍第2項之封裝結構，其中，該金屬化層在該金屬化層的該第一圖案與該金屬化層的該第二圖案之間未配置圖案，且該金屬化層在該金屬化層的該第三圖案與該金屬化層的該第四圖案之間未配置圖案。
  4. 如申請專利範圍第2項之封裝結構，其中，該金屬化層更包含一虛設金屬化圖案；該虛設金屬化圖案之一第一部分，在該金屬化層的該第一圖案與該金屬化層的該第二圖案之間，且在該金屬化層的該第三圖案與該金屬化層的該第四圖案之間，往一第一方向延伸；該虛設金屬化圖案之一第二部分，在該金屬化層的該第一圖案與該金屬化層的該第三圖案之間，且在該金屬化層的該第二圖案與該金屬化層的該第四圖案之間，往一第二方向延伸。
  5. 如申請專利範圍第1項之封裝結構，其中，該第一下部金屬化結構更包含：一第一下部端子金屬化件，包括該第一延伸部分，該SMD/IPD之一第一端子附接於該第一下部端子金屬化件；一第二下部端子金屬化件，包括該第二延伸部分，該SMD/IPD之一第二端子附接於該第二下部端子金屬化件；一第三下部端子金屬化件，包括該第三延伸部分，該SMD/IPD之一第三端子附接於該第三下部端子金屬化件；以及一第四下部端子金屬化件，包括該第四延伸部分，該SMD/IPD之一第四端子附接於該第四下部端子金屬化件；其中該第一下部 端子金屬化件、該第二下部端子金屬化件、該第三下部端子金屬化件、及該第四下部端子金屬化件彼此實體分離。
  6. 一種封裝結構，包含：一晶粒，包含一積體電路；一封膠體，至少橫向包封該晶粒；一重佈結構，位於該封膠體上並與該封膠體鄰接，該重佈結構包含一介電層位於一金屬化層上；一第一下部端子結構，包含一第一延伸部分，延伸通過貫穿該介電層而至該金屬化層之一第一開口，並包含一第二延伸部分，延伸通過貫穿該介電層而至該金屬化層之一第二開口；一第二下部端子結構，包含一第三延伸部分，延伸通過貫穿該介電層而至該金屬化層之一第三開口，並包含一第四延伸部分，延伸通過貫穿該介電層而至該金屬化層之一第四開口；其中該第一開口、該第二開口、該第三開口、及該第四開口分離；以及一表面安裝裝置及/或積體被動裝置(Surface Mount Device/Integrated Passive Device,SMD/IPD)，包含附接於該第一下部端子結構之一第一端子、與附接於該第二下部端子結構之一第二端子。
  7. 如申請專利範圍第6項之封裝結構，其中，該金屬化層，包括一虛設圖案，與該金屬化層之運作的金屬化圖案電隔離，該虛設圖案配置於(i)該封膠體及/或該晶粒與(ii)該第一下部端子結構及/或該第二下部端子結構之間。
  8. 如申請專利範圍第7項之封裝結構，其中，該金屬化層包括：一第一圖案，該第一延伸部分延伸至該金屬化層的該第一圖案； 一第二圖案，該第二延伸部分延伸至該金屬化層的該第二圖案；一第三圖案，該第三延伸部分延伸至該金屬化層的該第三圖案；以及一第四圖案，該第四延伸部分延伸至該金屬化層的該第四圖案；該虛設圖案包括：一第一部分，於該第一圖案與該第二圖案之間，及該第三圖案與該第四圖案之間延伸；以及一第二部分，於該第一圖案與該第三圖案之間，及該第二圖案與該第四圖案之間延伸。
  9. 如申請專利範圍第6項之封裝結構，其中，自該第一延伸部分起延伸至該第二延伸部分之該第一下部端子結構，與一第一方向平行，自該第三延伸部分起延伸至該第四延伸部分之該第二下部端子結構，與該第一方向平行；每一該第一下部端子結構與該第二下部端子結構具有一第一尺寸，與垂直於該第一方向的一第二方向平行；每一該第一延伸部分、該第二延伸部分、該第三延伸部分、與該第四延伸部分，具有與該第二方向平行之一第二尺寸，該第一尺寸大於該第二尺寸；該金屬化層包括：一第一圖案，該第一延伸部分延伸至該金屬化層的該第一圖案；一第二圖案，該第二延伸部分延伸至該金屬化層的該第二圖案；一第三圖案，該第三延伸部分延伸至該金屬化層的該第三圖 案；以及一第四圖案，該第四延伸部分延伸至該金屬化層的該第四圖案，每一該第一圖案、該第二圖案、該第三圖案、與該第四圖案具有與該第二方向平行之一第三尺寸，該第三尺寸大於該第一尺寸。
  10. 一種封裝結構之製造方法，包括：包封一積體電路晶粒於一封膠體中；形成一重佈結構於該封膠體上，該重佈結構包含一介電層，位於一第一金屬化圖案、一第二金屬化圖案、一第三金屬化圖案、及一第四金屬化圖案上，其中該第一金屬化圖案、該第二金屬化圖案、該第三金屬化圖案、與該第四金屬化圖案實體分離；形成一第一下部端子金屬化件與一第二下部端子金屬化件於該重佈結構上，該第一下部端子金屬化件包含一第一延伸部分，延伸通過該介電層之一第一開口至該第一金屬化圖案，並包含一第二延伸部分，延伸通過該介電層之一第二開口至該第二金屬化圖案，該第二下部端子金屬化件包含一第三延伸部分，延伸通過該介電層之一第三開口至該第三金屬化圖案，並包含一第四延伸部分，延伸通過該介電層之一第四開口至該第四金屬化圖案；以及附接一表面安裝裝置及/或積體被動裝置(Surface Mount Device/Integrated Passive Device,SMD/IPD)於該第一下部端子金屬化件與該第二下部端子金屬化件，該SMD/IPD之一第一端子附接於該第一下部端子金屬化件，且該SMD/IPD之一第二端子附接於該第二下部端子金屬化件。
TW104135986A 2015-07-31 2015-11-02 Ｓｍｄ／ｉｐｄ上覆封裝或裝置結構及其製造方法 TWI575677B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/815,388 US10141288B2 (en) 2015-07-31 2015-07-31 Surface mount device/integrated passive device on package or device structure and methods of forming

Publications (2)

Publication Number Publication Date
TW201705391A true TW201705391A (zh) 2017-02-01
TWI575677B TWI575677B (zh) 2017-03-21

Family

ID=57795375

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104135986A TWI575677B (zh) 2015-07-31 2015-11-02 Ｓｍｄ／ｉｐｄ上覆封裝或裝置結構及其製造方法

Country Status (5)

Country Link
US (3) US10141288B2 (zh)
KR (1) KR101816865B1 (zh)
CN (1) CN106409797B (zh)
DE (1) DE102015113185B4 (zh)
TW (1) TWI575677B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10141288B2 (en) * 2015-07-31 2018-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Surface mount device/integrated passive device on package or device structure and methods of forming
US9832865B2 (en) * 2016-04-26 2017-11-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Methods and devices for providing increased routing flexibility in multi-layer printed circuit boards
US9922964B1 (en) * 2016-09-19 2018-03-20 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure with dummy die
US9966361B1 (en) * 2016-11-04 2018-05-08 General Electric Company Electronics package having a multi-thickness conductor layer and method of manufacturing thereof
US9966371B1 (en) 2016-11-04 2018-05-08 General Electric Company Electronics package having a multi-thickness conductor layer and method of manufacturing thereof
US10700035B2 (en) 2016-11-04 2020-06-30 General Electric Company Stacked electronics package and method of manufacturing thereof
KR101872644B1 (ko) 2017-06-05 2018-06-28 삼성전기주식회사 팬-아웃 반도체 장치
US10636757B2 (en) * 2017-08-29 2020-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit component package and method of fabricating the same
US10840227B2 (en) * 2017-11-02 2020-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Under-bump-metallization structure and redistribution layer design for integrated fan-out package with integrated passive device
KR102099749B1 (ko) * 2018-01-19 2020-04-10 삼성전자주식회사 팬-아웃 반도체 패키지
KR102029099B1 (ko) * 2018-02-05 2019-10-07 삼성전자주식회사 반도체 패키지
DE102019101999B4 (de) 2018-09-28 2021-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleitervorrichtung mit mehreren polaritätsgruppen
US10861841B2 (en) 2018-09-28 2020-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with multiple polarity groups
KR102513078B1 (ko) * 2018-10-12 2023-03-23 삼성전자주식회사 반도체 패키지
KR102495574B1 (ko) * 2018-12-18 2023-02-03 삼성전자주식회사 반도체 패키지
US11600590B2 (en) * 2019-03-22 2023-03-07 Advanced Semiconductor Engineering, Inc. Semiconductor device and semiconductor package
KR102574414B1 (ko) * 2019-05-21 2023-09-04 삼성전기주식회사 전자 부품 모듈
CN112071819B (zh) 2019-06-11 2023-05-16 群创光电股份有限公司 电子装置
US20220130741A1 (en) * 2020-10-27 2022-04-28 Qualcomm Incorporated Package structure for passive component to die critical distance reduction
US11862588B2 (en) 2021-01-14 2024-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6118180A (en) * 1997-11-03 2000-09-12 Lsi Logic Corporation Semiconductor die metal layout for flip chip packaging
US6093631A (en) 1998-01-15 2000-07-25 International Business Machines Corporation Dummy patterns for aluminum chemical polishing (CMP)
US7057296B2 (en) * 2003-10-29 2006-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Bonding pad structure
JP2007019473A (ja) * 2005-06-10 2007-01-25 Nec Electronics Corp 半導体装置
US7604276B2 (en) * 2005-06-16 2009-10-20 Vitito Christopher J Vehicle entertainment system with tensioning mechanism
KR100804392B1 (ko) * 2005-12-02 2008-02-15 주식회사 네패스 반도체 패키지 및 그 제조 방법
JP4506767B2 (ja) * 2007-02-28 2010-07-21 カシオ計算機株式会社 半導体装置の製造方法
US7619901B2 (en) 2007-06-25 2009-11-17 Epic Technologies, Inc. Integrated structures and fabrication methods thereof implementing a cell phone or other electronic system
US8759964B2 (en) 2007-07-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and fabrication methods
US9460951B2 (en) * 2007-12-03 2016-10-04 STATS ChipPAC Pte. Ltd. Semiconductor device and method of wafer level package integration
US8237257B2 (en) * 2008-09-25 2012-08-07 King Dragon International Inc. Substrate structure with die embedded inside and dual build-up layers over both side surfaces and method of the same
US7935570B2 (en) 2008-12-10 2011-05-03 Stats Chippac, Ltd. Semiconductor device and method of embedding integrated passive devices into the package electrically interconnected using conductive pillars
US8039304B2 (en) * 2009-08-12 2011-10-18 Stats Chippac, Ltd. Semiconductor device and method of dual-molding die formed on opposite sides of build-up interconnect structures
US8239802B2 (en) * 2009-10-07 2012-08-07 Taiwan Semiconductor Manufacturing Co., Ltd. Robust method for integration of bump cells in semiconductor device design
TWI402955B (zh) 2010-01-13 2013-07-21 Via Tech Inc 晶片封裝結構及封裝基板
US8378480B2 (en) * 2010-03-04 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy wafers in 3DIC package assemblies
US8193639B2 (en) * 2010-03-30 2012-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy metal design for packaging structures
EP2557597A4 (en) 2010-04-07 2014-11-26 Shimadzu Corp RADIATION DETECTOR AND METHOD FOR MANUFACTURING SAME
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US8361842B2 (en) 2010-07-30 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded wafer-level bonding approaches
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8884431B2 (en) 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US8434041B2 (en) * 2011-01-10 2013-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Increasing dielectric strength by optimizing dummy metal distribution
US8922230B2 (en) * 2011-05-11 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. 3D IC testing apparatus
US8829676B2 (en) 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US8680647B2 (en) 2011-12-29 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with passive devices and methods of forming the same
TWI528876B (zh) * 2012-03-22 2016-04-01 矽品精密工業股份有限公司 中介板及其電性測試方法
US8922006B2 (en) * 2012-03-29 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Elongated bumps in integrated circuit devices
US9991190B2 (en) 2012-05-18 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with interposer frame
US8703542B2 (en) 2012-05-18 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms
US8809996B2 (en) 2012-06-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package with passive devices and method of forming the same
US8878360B2 (en) * 2012-07-13 2014-11-04 Intel Mobile Communications GmbH Stacked fan-out semiconductor chip
US8785299B2 (en) 2012-11-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package with a fan-out structure and method of forming the same
US8803306B1 (en) 2013-01-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
US8778738B1 (en) 2013-02-19 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging devices and methods
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US8890284B2 (en) * 2013-02-22 2014-11-18 Infineon Technologies Ag Semiconductor device
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9087832B2 (en) 2013-03-08 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Warpage reduction and adhesion improvement of semiconductor die package
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US8877554B2 (en) 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
US9673131B2 (en) * 2013-04-09 2017-06-06 Intel Corporation Integrated circuit package assemblies including a glass solder mask layer
JP2015012005A (ja) * 2013-06-26 2015-01-19 ソニー株式会社 半導体装置
US9673093B2 (en) * 2013-08-06 2017-06-06 STATS ChipPAC Pte. Ltd. Semiconductor device and method of making wafer level chip scale package
JP6267928B2 (ja) 2013-10-29 2018-01-24 東京エレクトロン株式会社 ウエハ検査装置の整備用台車及びウエハ検査装置の整備方法
US9659907B2 (en) * 2015-04-07 2017-05-23 Apple Inc. Double side mounting memory integration in thin low warpage fanout package
US10141288B2 (en) * 2015-07-31 2018-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Surface mount device/integrated passive device on package or device structure and methods of forming

Also Published As

Publication number Publication date
DE102015113185A1 (de) 2017-02-02
US10700045B2 (en) 2020-06-30
US20170033090A1 (en) 2017-02-02
TWI575677B (zh) 2017-03-21
KR20170015053A (ko) 2017-02-08
CN106409797B (zh) 2019-03-01
US10141288B2 (en) 2018-11-27
US10504877B2 (en) 2019-12-10
KR101816865B1 (ko) 2018-01-09
US20200075563A1 (en) 2020-03-05
CN106409797A (zh) 2017-02-15
DE102015113185B4 (de) 2021-05-06
US20190096860A1 (en) 2019-03-28

Similar Documents

Publication Publication Date Title
TWI575677B (zh) Ｓｍｄ／ｉｐｄ上覆封裝或裝置結構及其製造方法
CN111883481B (zh) 3d封装件结构及其形成方法
CN108231601B (zh) 半导体装置及其制造方法
KR102591618B1 (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
US9761513B2 (en) Method of fabricating three dimensional integrated circuit
US20180211936A1 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
KR20190003403A (ko) 반도체 패키지 및 방법
US9754928B2 (en) SMD, IPD, and/or wire mount in a package
KR20170015260A (ko) 작은 z 치수 패키지를 형성하는 반도체 소자 및 방법
JP5942823B2 (ja) 電子部品装置の製造方法、電子部品装置及び電子装置
KR102452011B1 (ko) 반도체 패키지 및 제조 방법
US9613910B2 (en) Anti-fuse on and/or in package
US11145614B2 (en) Semiconductor device and method of manufacture
US11282778B2 (en) Interposer between a conductive substrate and plurality of semiconductor components
TWI638439B (zh) 半導體封裝結構及其製造方法
CN112582365A (zh) 半导体封装件、封装件及其形成方法
US20120146153A1 (en) Chip package and method for forming the same
US10020284B2 (en) Functional spacer for SIP and methods for forming the same
TWI605556B (zh) 封裝中的表面安裝裝置、整合式被動裝置及／或打線安裝
US20240203921A1 (en) Semiconductor substrate structure, semiconductor structure and manufacturing method thereof
JP2005011856A (ja) チップ状電子部品及びその製造方法、並びにその実装構造