CN112582365A - 半导体封装件、封装件及其形成方法 - Google Patents

半导体封装件、封装件及其形成方法 Download PDF

Info

Publication number
CN112582365A
CN112582365A CN202011022865.XA CN202011022865A CN112582365A CN 112582365 A CN112582365 A CN 112582365A CN 202011022865 A CN202011022865 A CN 202011022865A CN 112582365 A CN112582365 A CN 112582365A
Authority
CN
China
Prior art keywords
conductive pillars
redistribution
conductive
layer
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011022865.XA
Other languages
English (en)
Inventor
吴俊毅
余振华
刘重希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/784,508 external-priority patent/US11355428B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN112582365A publication Critical patent/CN112582365A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81024—Applying flux to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

半导体封装件包括互连结构，该互连结构包括再分布结构、位于再分布结构上方的绝缘层以及位于绝缘层上的导电柱，其中导电柱连接至再分布结构，其中互连结构没有有源器件；布线衬底，包括位于芯衬底上方的布线层，其中互连结构通过焊料接头接合至布线衬底，其中每个焊料接头将导电柱中的导电柱接合至布线层；围绕导电柱和焊料接头的底部填充物；以及包括连接至布线结构的半导体管芯的半导体器件，其中布线结构作为布线衬底接合至互连结构的相对侧。本发明的实施例还涉及封装件及其形成方法。

Description

半导体封装件、封装件及其形成方法
技术领域
本发明的实施例涉及半导体封装件、封装件及其形成方法。
背景技术
半导体工业通过不断减小最小部件尺寸来不断提高各个电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，这允许更多组件，由此更多功能，集成至给定区域中。具有高功能的集成电路需要许多输入/输出焊盘。然而，对于小型化很重要的应用可能需要较小的封装件。
集成扇出(InFO)封装技术正变得越来越流行，特别是与晶圆级封装(WLP)技术结合时，其中将集成电路封装在通常包含再分布层(RDL)或后钝化互连件的封装件中，该再分布层(RDL)或后钝化互连件用于封装件的接触焊盘的扇出线，使得可以以比集成电路的接触焊盘更大的间距制成电接触件。这样得到的封装结构以相对较低的成本提供了高功能密度以及高性能封装件。
发明内容
本发明的一些实施例提供了一种封装件，包括：再分布结构，包括多个绝缘层和多个再分布层，其中，所述再分布结构没有有源器件；半导体器件，位于所述再分布结构的第一侧上，其中，所述半导体器件连接至所述多个再分布层中的第一再分布层；多个第一导电柱，从所述再分布结构的第二侧突出，其中，所述多个第一导电柱中的每个第一导电柱连接至所述多个再分布层中的第二再分布层；有机衬底，包括多个布线层，其中，所述多个第一导电柱中的每个第一导电柱分别通过焊料接头连接至所述有机衬底；以及密封剂，在所述再分布结构和所述有机衬底之间延伸，所述密封剂围绕所述多个第一导电柱中的每个第一导电柱，其中，所述密封剂、所述有机衬底和所述再分布结构横向共末端。
本发明的另一些实施提供了一种半导体封装件，包括：互连结构，包括：再分布结构；绝缘层，位于所述再分布结构上方；以及导电柱，位于所述绝缘层上，其中，所述导电柱连接至所述再分布结构，其中，所述互连结构没有有源器件；布线衬底，包括位于芯衬底上方的布线层，其中，所述互连结构通过焊料接头接合至所述布线衬底，其中，每个所述焊料接头将所述导电柱中的导电柱接合至所述布线层；底部填充物，围绕所述导电柱和所述焊料接头；以及半导体器件，包括连接至布线结构的半导体管芯，其中，所述布线结构作为所述布线衬底接合至所述互连结构的相对侧。
本发明的又一些实施例提供了一种形成封装件的方法，包括：在载体上形成再分布结构；镀从所述再分布结构的第一侧延伸的多个导电柱；在所述多个导电柱上形成第一焊料凸块；使用所述第一焊料凸块将布线衬底连接至所述多个导电柱；在所述再分布结构和所述布线衬底之间沉积模制材料；去除所述载体；以及在去除所述载体之后，将半导体器件连接至所述再分布结构的第二侧。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1至图9示出了根据一些实施例的形成互连结构的中间步骤的截面图。
图10和图11示出了根据一些实施例的将互连结构附接至布线衬底的中间步骤的截面图。
图12至图15示出了根据一些实施例的形成封装件的中间步骤的截面图。
图16和图17示出了根据一些实施例的形成封装件的中间步骤的截面图。
图18示出了根据一些实施例的封装件的截面图。
图19和图20示出了根据一些实施例的形成封装件的中间步骤的截面图。
图21示出了根据一些实施例的封装件的截面图。
图22A和图22B示出了根据一些实施例的在不同类型的载体衬底上形成器件结构的中间步骤。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。器件可以以其它方式定向(旋转90度或在其它方位上)，而在此使用的空间相对描述符可以同样地作出相应的解释。
在本发明中，描述了封装件的各个方面及其形成。在一些实施例中，互连结构使用导电柱连接至布线衬底。互连结构可以包括例如再分布结构，并且布线衬底可以包括例如有机衬底。导电柱的使用允许使用更少的焊料，这减小了用于将互连结构连接至布线衬底的焊料接头的尺寸。这可以允许使用更多的焊料接头，而不会增加相邻焊料接头之间形成电短路的风险(例如，“桥接”)。使用较少的焊料还可以提高焊料接头的可靠性。另外，诸如集成无源器件(IPD)或集成电压调节器(IVR)的电子器件可以与导电柱相邻地接合至封装件以向封装件提供额外的功能。
图1至图9示出了根据一些实施例的形成互连结构100(见图9)的中间步骤的截面图。首先转至图1，根据一些实施例，示出了其上已经形成保护层104的载体衬底102。载体衬底102可以包括例如基于硅的材料，诸如硅衬底(例如，硅晶圆)、玻璃材料、氧化硅或其它材料，诸如氧化铝等或它们的组合。在一些实施例中，载体衬底102可以是面板结构，其可以是例如由合适的介电材料形成的支撑衬底，诸如玻璃材料、塑料材料或有机材料。面板结构可以是例如矩形面板。
作为示例性实例，图22A和图22B示出了根据一些实施例的使用不同类型的载体衬底102形成的互连结构100(见图9)。图22A和图22B示出了类似于图11所示的中间工艺步骤，其中布线衬底200(见图10)已接合至每个互连结构100。图22A示出了其中载体衬底102是硅晶圆102A的实施例，而图22B示出了其中载体衬底102是面板结构102B的实施例。图22A和图22B示出了形成在载体衬底102上的多个互连结构100。以这种方式，可以使用不同类型的载体衬底102来形成多个互连结构100。可以随后分割形成在载体衬底102上的结构。
在一些实施例中，可以在载体衬底102的顶面上形成释放层(未示出)，以利于载体衬底102的后续剥离。在一些实施例中，释放层可以由基于聚合物的材料形成，它可以与载体衬底102一起从将在后续步骤中形成的上面结构去除。在一些实施例中，释放层是基于环氧树脂的热释放材料，在加热时失去其粘合性，诸如光热转换(LTHC)释放涂层。在其它实施例中，释放层可以是紫外线(UV)胶，当暴露于UV光时失去其粘合性。释放层可以以液体的形式分配并且固化，可以是层压在载体衬底102上的层压膜等。释放层的顶面可以是水平的并且可以具有高度的共面性。在一些实施例中，代替释放层或除释放层之外，可以使用管芯附接膜(DAF)(也未示出)。
保护层104可以由一种或多种合适的介电材料形成，诸如聚苯并恶唑(PBO)、聚合物材料、聚酰亚胺材料、聚酰亚胺衍生物、氧化物(例如，氧化硅等)、氮化物(例如，氮化硅等)、模塑料等或它们的组合。在一些实施例中，保护层104由诸如PBO、聚酰亚胺、BCB等的光敏聚合物形成，其中开口(例如，图13中所示的开口306)可以使用光刻掩模和蚀刻工艺直接图案化。可以通过旋涂、层压、CVD等或它们的组合来形成保护层104。在一些实施例中，保护层104可以具有在约1μm和约50μm之间的厚度。
在图2中，根据一些实施例，在保护层104上方形成再分布结构110。再分布结构110提供其它组件之间的电连接和布线，其它组件诸如布线衬底200(见图10)或半导体器件350(见图15)。所示的再分布结构110包括绝缘层114A-114F和再分布层(RDL)112A-112F。在其它实施例中，可以在再分布结构110中形成与图2所示的不同数量的绝缘层或RDL。例如，在一些实施例中，再分布结构110可以包括在约1和约15之间的绝缘层或RDL，或另一数量的绝缘层或RDL。在一些实施例中，再分布结构110可以是例如扇出结构。在一些实施例中，再分布结构110没有有源器件。
绝缘层114A-114F可以由一种或多种合适的介电材料形成，诸如氧化物(例如，氧化硅)、氮化物(例如，氮化硅)、聚合物材料、聚酰亚胺材料、低k介电材料、模制材料(例如，EMC等)、其它介电材料等或它们的组合。在一些实施例中，再分布结构110的不同绝缘层114A-114F可以由不同的介电材料形成。作为示例性实例，图2所示的绝缘层114A-114D示出为由与绝缘层114E-114F不同的介电材料形成。在一些实施例中，绝缘层114A-114D可以由模塑料形成，而绝缘层114E-114F可以由光敏聚合物形成。绝缘层114A-114F可以由与其它实施例中的这些不同的介电材料形成，并且再分布结构110可以具有任何数量、组合或布置的不同类型的绝缘层，包括与图2所示实例不同的绝缘层。例如，再分布结构110可以包括不同介电材料的单个绝缘层，或者再分布结构110的所有绝缘层可以是相同的介电材料。
在一些情况下，可以通过由不同材料和/或具有不同厚度形成一个或多个绝缘层来控制再分布结构110内的RDL的阻抗。RDL(或其导线或通孔)形成在不同材料的绝缘层上或内时，可能具有不同的阻抗，并且可以通过使用不同材料的绝缘层来控制再分布结构110的阻抗。例如，通过由模塑料形成绝缘层114A-114D，可以根据特定的应用或设计来控制RDL112A-112D的阻抗。以这种方式控制RDL的阻抗可以在封装件的设计中提供更大的灵活性，并且可以改善封装件的操作性能。例如，绝缘层114A-114D可以用于SerDes布线，而绝缘层114E-114F可以用于单端或电源/接地布线。其它配置或应用也是可能的。
仍参考图2，可以通过在保护层104上方形成第一RDL 112A来形成再分布结构110。RDL 112A可以是图案化的导电层(例如，金属化图案)，其包括形成在保护层104的主表面上并且沿着保护层104的主表面延伸的线部分(也称为导线)和/或导电焊盘。在实施例中，可以通过首先形成晶种层(未示出)来形成RDL 112A。在一些实施例中，晶种层是金属层，其可以是单层或包括由不同材料形成的多个子层的复合层。在一些实施例中，晶种层包括钛层和位于钛层上方的铜层。可以使用诸如PVD、CVD、溅射等的合适的形成工艺来形成晶种层。晶种层形成在保护层104上方。然后可以形成光刻胶(未示出)以覆盖晶种层。光刻胶可以通过旋涂等形成，并且可以暴露于光以用于图案化。图案化形成穿过光刻胶的开口，以暴露晶种层的位于随后将要形成RDL 112A的那些部分。一旦已经形成并且图案化光刻胶，则可以在晶种层上形成导电材料。导电材料可以是诸如铜、钛、钨、铝、其它金属等或它们的组合的材料。可以通过诸如电镀、化学镀等的沉积工艺来形成导电材料。然而，尽管所讨论的材料和方法适合于形成导电材料，但是这些仅仅是实例。任何其它合适的材料或任何其它合适的形成工艺(诸如CVD或PVD)可以可选地用于形成RDL 112A。一旦形成导电材料，则可以通过合适的去除工艺，诸如灰化工艺或化学剥离工艺，诸如使用氧等离子体等，去除光刻胶。此外，在去除光刻胶之后，可以通过例如合适的湿蚀刻工艺或干蚀刻工艺去除晶种层的由光刻胶覆盖的那些部分，其可以使用导电材料作为蚀刻掩模。晶种层的剩余部分和导电材料形成RDL 112A。在一些实施例中，在保护层104上方延伸的RDL 112A的部分的厚度可以在约1μm和约25μm之间，但是可以使用任何合适的厚度。
在一些实施例中，然后在保护层104和RDL 112A上方形成第一绝缘层114A。绝缘层114A可由一种或多种合适的介电材料形成，诸如氧化物(例如，氧化硅)、氮化物(例如，氮化硅)、聚合物材料、聚酰亚胺材料、低k介电材料、模制材料(例如，EMC等)、其它介电材料等或它们的组合。绝缘层114A可以通过诸如旋涂、层压、CVD等或它们的组合的工艺形成。绝缘层114A可以具有在约1μm和约50μm之间的厚度，诸如约5μm，但是可以使用任何合适的厚度。在一些实施例中，然后可以使用合适的光刻掩模和蚀刻工艺来形成至绝缘层114A中的开口(未示出)。例如，可以在绝缘层114A上方形成并且图案化光刻胶，并且利用一种或多种蚀刻工艺(例如，湿蚀刻工艺或干蚀刻工艺)来去除绝缘层114A的部分。在一些实施例中，绝缘层114A由诸如PBO、聚酰亚胺、BCB等的光敏聚合物形成，其中可以使用光刻掩模和蚀刻工艺直接图案化开口。绝缘层114A中的开口可以暴露RDL 112A的区域。
然后可以在绝缘层114A上方形成RDL 112B。RDL 114B可以是图案化的导电层(例如，金属化图案)，其包括位于绝缘层114A的主表面上并且沿着绝缘层114A的主表面延伸的线部分。RDL 112B还包括延伸穿过绝缘层114A的通孔部分(也称为导电通孔)，以物理和电连接至RDL 112A。
在一些实施例中，可以以类似于RDL 112A的方式形成RDL 112B。例如，可以在绝缘层114A上方和RDL 112A的由绝缘层114A中的开口暴露的区域上方形成晶种层。然后可以形成光刻胶以覆盖晶种层，并且然后图案化光刻胶以暴露位于随后将形成RDL 112B的位置处的晶种层的那些部分。一旦已经形成并且图案化光刻胶，则可以在晶种层上形成导电材料。导电材料可以是类似于以上针对RDL 112A描述的那些材料，并且可以使用诸如电镀、化学镀等的类似工艺来形成。一旦形成导电材料，则可以使用一种或多种合适的湿蚀刻工艺或干蚀刻工艺来去除光刻胶和晶种层的覆盖部分，其可以使用导电材料作为蚀刻掩模。晶种层的剩余部分和导电材料形成RDL 112B。在一些实施例中，在绝缘层114A上方延伸的RDL112B的部分可以具有在约1μm和约25μm之间的厚度，但是可以使用任何合适的厚度。
在其它实施例中，可以使用其它技术来形成绝缘层114A或RDL 112B。例如，用于形成RDL 112B的工艺可以由用于形成绝缘层114A的材料确定。在具有由模塑料等形成的绝缘层114A的一些实施例中，可以在形成绝缘层114A之前在RDL 112A上形成延伸穿过绝缘层114A的RDL 112B的通孔部分。在实施例中，可以通过在保护层104和RDL 112A上方最初形成晶种层(未示出)来形成RDL 112B的通孔部分。晶种层可以是金属材料的单层或包括由不同金属材料形成的多个子层的复合层。在一些实施例中，晶种层包括钛层和位于钛层上方的铜层，但是在其它实施例中，晶种层可以包括不同的材料或不同的层。可以使用诸如PVD、CVD、溅射等的合适工艺来形成晶种层。然后可以形成光刻胶(未示出)以覆盖晶种层并且图案化光刻胶以暴露晶种层的位于随后将要形成RDL 112B的通孔部分的那些部分。一旦已经形成并且图案化光刻胶，则可以在晶种层上形成导电材料。导电材料可以是诸如铜、钛、钨、铝、其它金属等或它们的组合的材料。可以通过诸如电镀、化学镀等的沉积工艺来形成导电材料。然而，虽然所讨论的材料和方法适合于形成导电材料，但是这些仅仅是实例。任何其它合适的材料或任何其它合适的形成工艺(诸如CVD或PVD)可以可选地用于形成RDL 112B的通孔部分。一旦形成导电材料，则可以通过合适的去除工艺，诸如灰化工艺或化学剥离工艺，诸如使用氧等离子体等，去除光刻胶。
在形成RDL 112B的通孔部分之后，可以在通孔部分上方沉积绝缘层114A。然后，可以平坦化绝缘层114A(例如，使用CMP或研磨工艺)以暴露RDL 112B的通孔部分。绝缘层114A可以具有在约1μm和约50μm之间的厚度，诸如约5μm，但是可以使用任何合适的厚度。
可以使用类似于上述用于形成RDL 112A的技术来形成在通孔部分上方和绝缘层114A上方延伸的RDL 112B的导线部分。例如，可以在绝缘层114A上方和RDL 112B的通孔部分上方形成晶种层。然后可以形成光刻胶以覆盖晶种层，并且然后图案化光刻胶以暴露晶种层的位于随后将要形成RDL 112B的导线部分的那些部分。一旦已经形成并且图案化光刻胶，则可以在晶种层上形成导电材料。导电材料可以是类似于以上针对RDL 112A描述的材料，并且可以使用诸如电镀、化学镀等的类似工艺来形成。一旦形成导电材料，则可以使用一种或多种合适的湿蚀刻工艺或干蚀刻工艺去除光刻胶和晶种层的覆盖部分，其可以使用导电材料作为蚀刻掩模。晶种层的剩余部分和导电材料形成RDL 112B的导线部分。
仍参考图2，然后可以在RDL 112B和绝缘层114A上方形成额外的绝缘层114B-114F和RDL 112C-112F，以在再分布结构110内提供额外的布线和电连接。绝缘层114B-114F和RDL 112C-112F可以形成为交替层。在一些实施例中，再分布结构110可以包括不同类型的绝缘层，诸如由不同材料和/或不同工艺形成的绝缘层。可以使用合适的材料和工艺来形成绝缘层114B-114F和RDL 112C-112F，诸如以上针对绝缘层114A和RDL 112B所描述的那些。可以重复用于形成绝缘层和RDL的工艺，以形成具有合适数量和配置的绝缘层和RDL的再分布结构110。
转至图3至图9，根据一些实施例，示出了在再分布结构110上方形成导电柱120(见图6)的中间工艺步骤。导电柱120用于将再分布结构110物理和电连接至其它结构(例如，如图11所示的布线衬底200)。如本文所述，导电柱120的使用可以减少用于再分布结构110和另一结构之间的每个连接的焊料量，这可以减少相邻连接之间的电短路(例如，“桥接”)的可能性。
在图3中，在再分布结构110的最顶部绝缘层(例如，绝缘层114F)中形成开口116。开口116暴露再分布结构的最顶部RDL(例如，RDL 112F)的区域。可以使用合适的光刻掩模和蚀刻工艺来形成开口116。例如，可以在绝缘层114A上方形成光刻胶或光刻胶结构，并且然后图案化光刻胶或光刻胶结构。然后可以利用一个或多个蚀刻工艺(例如，湿蚀刻工艺或干蚀刻工艺)来去除绝缘层114A的部分，从而形成开口116。在一些实施例中，绝缘层114A由诸如PBO、聚酰亚胺、BCB等的光敏聚合物形成，其中可以使用合适的光刻掩模和蚀刻工艺直接图案化开口116。
转至图4，根据一些实施例，在绝缘层114F上方和开口116内形成晶种层117。在一些实施例中，晶种层117是金属层，其可以是单层或包括由不同材料形成的多个子层的复合层。在一些实施例中，晶种层117包括钛层和位于钛层上方的铜层，但是在其它实施例中，晶种层117可以包括不同的材料或不同的层。可以使用诸如PVD、CVD、溅射等的合适工艺来形成晶种层117。
转至图5，根据一些实施例，在晶种层117上方形成光刻胶119并且图案化光刻胶119。光刻胶119可以通过旋涂等形成，并且可以暴露于光以用于图案化。图案化形成穿过光刻胶119的开口118，以暴露晶种层117的位于随后将要形成导电柱120的位置的那些部分。
转至图6，根据一些实施例，形成导电柱120。可以通过在由光刻胶119中的开口118暴露的晶种层117上沉积导电材料来形成导电柱120。导电材料可以是铜，但是在其它实施例中，可以使用其它材料，诸如铜合金、钛、钨、铝、其它金属等或它们的组合。可以通过诸如电镀、化学镀等的沉积工艺来形成导电材料。然而，虽然所讨论的材料和方法适合于形成导电材料，但是这些仅是实例。任何其它合适的材料或任何其它合适的形成工艺(诸如CVD或PVD)可以可选地用于形成导电柱120。在一些实施例中，导电柱120具有基本直的侧壁，其可以是基本垂直的或可以具有锥形轮廓。其它侧壁轮廓也是可能的，并且这种形状、比例或轮廓的变型考虑在本发明的范围内。
转至图7，根据一些实施例，在每个导电柱120的顶部上形成焊帽122。以这种方式，在一些实施例中，导电柱120可以被认为是凸块下金属(UBM)。焊帽122可以包括焊料材料，诸如锡、锡-铅、金、银、锡-银、锡-铋、铜、锡-铜、锡-铜-银、钯、铟、镍、镍-钯-金、镍-金等或它们的组合。可以使用镀工艺来形成焊帽122，但是可以使用其它技术，诸如蒸发、印刷、焊料转移、球放置等。在一些实施例中，焊帽122形成为具有在约3μm和约100μm之间的厚度。焊帽122可以形成为具有与导电柱120的宽度W1(见图9)大致相同的宽度。在一些实施例中，焊帽122未形成在导电柱120上。
转至图8，根据一些实施例，去除光刻胶119以形成互连结构100。一旦形成导电柱120和焊帽122，则可以使用诸如湿蚀刻工艺或干蚀刻工艺的合适工艺去除光刻胶119，诸如使用化学剥离工艺、灰化工艺、氧等离子体工艺等。可以使用一种或多种合适的湿蚀刻工艺或干蚀刻工艺去除晶种层117中未由导电柱120覆盖的部分，其可以使用导电柱120作为蚀刻掩模。为了清楚起见，虽然在图8或后续附图中未示出晶种层117，但是在每个导电柱120下面可以存在晶种层117的部分。
根据一些实施例，图9示出了在已经实施回流工艺以形成焊料凸块124之后的互连结构100。根据一些实施例，图9还示出了互连结构100的放大部分。可以实施回流工艺以将焊帽122的焊料材料重塑为焊料凸块124。焊料凸块124可用于促进另一组件至互连结构100的接合，如下面在图10和图11中描述的。以这种方式，导电柱120和焊料凸块124可以一起被认为是连接件。在回流工艺之后，焊料凸块124可以具有小于焊帽122的宽度的宽度，或者可以具有小于导电柱120的宽度W1的宽度，如图9所示。在一些实施例中，导电柱120具有在约20μm和约650μm之间的宽度W1，诸如约225μm。在一些实施例中，焊料凸块124延伸不超过导电柱120的侧壁。在一些实施例中，在将互连结构100接合至另一结构(例如，至图11所示的布线衬底200)之前，不对焊帽122实施回流工艺。
在一些情况下，通过如本文所述在导电柱120上形成焊料凸块124，可以减小每个焊料凸块124的尺寸或每个焊料凸块124内的焊料材料的量。例如，用于形成在导电柱120上的焊料凸块124的焊料材料的量可以小于用于形成在没有导电柱120的再分布结构110上的焊料凸块的焊料材料的量。由于由导电柱120提供的再分布结构110上方的额外高度H1，可以减小用于焊料凸块124的焊料材料的量。例如，为了在再分布结构110之上延伸合适的高度，与形成在导电柱120上的焊料凸块124相比，直接形成在再分布结构110上的焊料凸块可以具有更大的尺寸或具有更多的焊料材料。在一些实施例中，导电柱120可以具有在约5μm和约200μm之间的高度H1。减小焊料凸块124的尺寸可以减少在相邻焊料凸块124之间形成电短路(例如，“桥接”)的可能性。在一些情况下，在后续实施的热工艺期间，使用较少的焊料材料(诸如描述的焊料凸块124)可能使得焊料材料的变形较小，并且因此，可以改善使用焊料凸块124形成的接头的质量(例如，图11所示的焊料接头322)。
在一些情况下，导电柱120可以具有基本垂直的侧壁，该侧壁允许相邻的导电柱120具有比其它类型的连接件小的间距P1。在一些实施例中，导电柱120具有在约150μm和约1000μm之间的间距P1，诸如约350μm。另外，由于使用导电柱120而使得焊料凸块124之间桥接的可能性减少，可以允许形成具有较小分隔距离W2的导电柱120。在一些情况下，这允许在互连结构100上形成更大密度的导电柱120。以这种方式，如本文所述，导电柱120的使用可以允许在互连结构100上形成更多数量的连接件，以提供至封装件(例如，图15所示的封装件300)的其它结构的电连接。这可以允许封装件设计中的更大灵活性。在一些情况下，增加互连结构100和封装件内的其它结构之间的电连接的数量可以改善封装件的电性能。例如，更多的连接可以改善封装件内电信号之间的同步性，或者改善封装件内电源布线和接地布线之间的同步性。
根据一些实施例，图10和图11示出了布线衬底200至互连结构100的附接。布线衬底200为互连结构100提供了额外的布线和稳定性。例如，布线衬底200可以减少互连结构100的翘曲，特别是对于具有相对大面积(例如，大于约90mm2)的互连结构100而言。
转至图10，根据一些实施例，示出了在附接之前的布线衬底200和互连结构100。在一些实施例中，布线衬底200可以是例如中介层或“半成品衬底”，并且可以没有有源器件。在一些实施例中，布线衬底200可以包括形成在芯衬底202上的布线层。芯衬底202可以包括材料，诸如味之素积聚膜(ABF)、预浸复合纤维(预浸料)材料、环氧树脂、模塑料、环氧模塑料、玻璃纤维增强树脂材料、印刷电路板(PCB)材料、二氧化硅填料、聚合物材料、聚酰亚胺材料、纸、玻璃纤维、非织造玻璃织物、玻璃、陶瓷、其它层压材料等或它们的组合。在一些实施例中，芯衬底202可以是双面覆铜层压板(CCL)衬底等。芯衬底202可以具有在约30μm和约2000μm之间的厚度，诸如约500μm或约1200μm。
布线衬底200可具有形成在芯衬底202的每一侧上的一个或多个布线结构212/213以及延伸穿过芯衬底202的通孔210。布线结构212/213和通孔210提供额外的电布线和互连。布线结构212/213可以包括一个或多个布线层208/209和一个或多个介电层218/219。在一些实施例中，布线层208/209和/或通孔210包括一个或多个层的铜、镍、铝、其它导电材料等或它们的组合。在一些实施例中，介电层218/219包括材料，诸如堆积材料、ABF、预浸料、层压材料、类似于上述用于芯衬底202的材料的另一种材料或它们的组合。图10中示出的布线衬底200示出了具有总共六个布线层208/209的两个布线结构212/213，但是在其它实施例中，可以在芯衬底202的任一侧上形成更多或更少的布线层。
在一些实施例中，芯衬底202中用于通孔210的开口可以填充有填充材料211。填充材料211可以为通孔210的导电材料提供结构支撑和保护。在一些实施例中，填充材料211可以是诸如模制材料、环氧树脂、环氧模塑料、树脂的材料，包括单体或低聚物的材料，诸如丙烯酸酯化氨基甲酸酯、橡胶改性的丙烯酸酯化环氧树脂或多官能单体等或它们的组合。在一些实施例中，填充材料211可包括颜料或染料(例如，用于颜色)或改变流变性、改善粘合性或影响填充材料211的其它性能的其它填充剂和添加剂。在一些实施例中，通孔210的导电材料可以完全填充通孔210，而省略填充材料211。
在一些实施例中，布线衬底200可以包括形成在布线衬底200的一侧或多侧上方的钝化层207。钝化层207可以是诸如氮化物、氧化物、聚酰亚胺、低温聚酰亚胺、阻焊剂、它们的组合等的材料。一旦形成，则可以图案化钝化层207(例如，使用合适的光刻掩模和蚀刻工艺)以暴露布线结构212/213的布线层208/209的部分。
在一些实施例中，在布线衬底200的最外布线层上形成外部连接件220。例如，图10所示的外部连接件220形成在布线结构213的最外布线层209上。在一些实施例中，可以在布线层上形成凸块下金属(UBM，未在图10中示出)，以及然后可以在UBM上形成外部连接件220。外部连接件220可以是例如球栅阵列(BGA)连接件、焊球、金属柱、可控塌陷芯片连接(C4)凸块、微凸块、化学镀镍-化学镀钯浸金技术(ENEPIG)形成的凸块等。外部连接件220可以包括导电材料，诸如焊料、铜、铝、金、镍、银、钯、锡等或它们的组合。在一些实施例中，通过蒸发、电镀、印刷、焊料转移、球放置等初始形成焊料层来形成外部连接件220。一旦在结构上形成焊料层，则可以实施回流以将材料成形为所需的凸块形状。
根据一些实施例，图11示出了布线衬底200至互连结构100的附接。在实施例中，布线衬底200的外部连接件220通过例如拾取和放置工艺与互连结构100的相应导电柱120物理接触。一旦物理接触，则可以利用回流工艺来将布线衬底200的外部连接件220与互连结构100的焊料凸块124接合，形成在互连结构100和布线衬底200之间进行物理和电连接的焊料接头322。在一些情况下，如前所述，在互连结构100上使用焊料凸块124和导电柱120可以允许更少量的焊料材料用于布线衬底200的外部连接件220，以形成焊料接头322。以这种方式，焊料接头322可以形成为具有较小的尺寸，这可以减少在回流工艺期间或在随后的热工艺期间桥接或变形的可能性。如上所述，焊料接头322的较小尺寸还可以允许在互连结构100和布线衬底200之间的连接密度更大。在一些情况下，每个焊料接头322的宽度小于其连接到的相应第一导电柱120的宽度W1。
在图12中，沿着布线衬底200的侧壁并且在互连结构100和布线衬底200之间的间隙中沉积底部填充物302。根据一些实施例，图12还示出了“过渡层”的放大部分，其中互连结构100通过焊料接头322附接至布线衬底200。底部填充物302可以是诸如模塑料、环氧树脂、底部填充物、模制底部填充物(MUF)、树脂等的材料。底部填充物302可保护焊料接头322并且为互连结构100提供结构支撑。在一些实施例中，底部填充物302可以在沉积之后固化。在一些实施例中，底部填充物302可以在沉积之后减薄。减薄可以例如使用研磨或CMP工艺来实施。在一些实施例中，底部填充物302可以沉积在布线衬底200上方，并且减薄可以暴露布线衬底200的最顶部布线层。在一些情况下，如上所述形成具有较小尺寸的焊料接头322可以减少在后续热工艺期间焊料接头322与底部填充物302分层的可能性。以这种方式，可以改善工艺期间的良率和接头质量。
在一些实施例中，互连结构100和布线衬底200的近侧层分隔开约20μm和约500μm之间的距离H2。近侧层可以是例如互连结构100的最顶层绝缘层(例如，114F)、布线衬底200的钝化层207等。在一些实施例中，导电柱120的高度H1可以在分隔距离H2的约2％和约80％之间。例如，导电柱120的高度H1可以大于分隔距离H2的约一半。在一些情况下，导电柱120的使用允许较大的分隔距离H2，这可以允许在过渡层内包括其它器件。例如，下面针对图21描述其中将电子器件710放置在互连结构100和布线衬底200之间的实施例。在一些实施例中，在导电柱120和布线衬底200之间的分隔距离H3可以在约0μm和约100μm之间。在一些实施例中，分隔距离H3小于导电柱120的高度H1。在一些情况下，导电柱120的使用减小了分隔距离H3，这减小了由底部填充物302覆盖的焊料接头322的面积。通过减小在焊料接头322和底部填充物302之间的界面的尺寸，可以减少引起焊料接头322失效或劣化的分层的可能性。
转至图13，将载体衬底102脱离以将载体衬底102与互连结构100分离(或“脱离”)。在一些实施例中，脱离包括将诸如激光或UV光的光投射至载体衬底102上的释放层上，使得释放层在光的热量下分解并且可以去除载体衬底102。在其它实施例中，可以在与附图所示的不同的工艺步骤之前或之后实施脱离工艺。
在脱离载体衬底102之后，可以将结构翻转并且在保护层104中形成开口306。可以使用合适的光刻掩模和蚀刻工艺来形成开口306。例如，可以在保护层104上方形成并且图案化光刻胶，并且利用一个或多个蚀刻工艺(例如，湿蚀刻工艺或干蚀刻工艺)来去除保护层104的部分以形成开口306。在一些实施例中，保护层104由光敏材料形成，并且开口306可以使用光刻掩模和蚀刻工艺直接图案化。保护层104中的开口306可以暴露互连结构100的导电区域(例如，RDL 112A)，使得可以将组件电连接至互连结构100，如下所述。
转至图14，根据一些实施例，在开口306中形成外部连接件308。外部连接件308制成至互连结构100物理和电连接，诸如接触由开口306暴露的RDL 112A。在一些实施例中，外部连接件308可以是球栅阵列(BGA)连接件、焊球、可控塌陷芯片连接(C4)凸块、微凸块(例如，μ凸块)、化学镀镍-化学镀钯浸金技术(ENEPIG)形成的凸块等。外部连接件308可以包括导电材料，诸如焊料、铜、铝、金、镍、银、钯、锡等或它们的组合。在一些实施例中，通过蒸发、电镀、印刷、焊料转移、球放置等初始形成焊料层来形成外部连接件308。一旦在结构上形成焊料层，则可以实施回流以将材料成形为期望的形状。在其它实施例中，在开口306中形成类似于导电柱120的导电柱。下面针对图19和图20描述在开口306内形成导电柱620的示例性实施例。
仍参考图14，可以实施分割工艺以将形成在载体衬底102上的多个结构分割成单独的结构。分割工艺可以包括锯切工艺、激光工艺等。如图14所示，分割工艺可以从布线衬底200的侧壁去除底部填充物302，从而暴露布线衬底200的侧壁。在其它实施例中，在分割工艺之后，底部填充物302保留在布线衬底200的侧壁上。如图14所示，在分割工艺之后，互连结构100和布线衬底200可具有共面的侧壁。在其它实施例中，可以在与附图所示不同的工艺步骤之前或之后实施分割工艺。
根据一些实施例，图15示出了半导体器件350至外部连接件308的附接以形成封装件300。半导体器件350物理和电连接至外部连接件308，以制成半导体器件350和互连结构100之间的电连接。在一些实施例中，半导体器件350附接至布线结构352，并且布线结构352连接至外部连接件308。布线结构352可以包括在半导体器件350之间提供互连和额外布线的金属化图案、导线、导电迹线、通孔等。在一些实施例中，布线结构352可以是包括导电层和绝缘层的再分布结构。布线结构352可以包括物理和电连接至外部连接件308的接触焊盘。在一些实施例中，一个或多个半导体器件350不附接至布线结构352，而是直接附接至外部连接件308。在一些实施例中，不存在布线结构352，或存在多于一个布线结构352。
根据一些实施例，一个或多个半导体器件350可以包括设计为用于预期目的的器件，诸如存储器管芯(例如，DRAM管芯、堆叠的存储器管芯、高带宽存储器(HBM)管芯等)、逻辑管芯、中央处理单元(CPU)管芯、I/O管芯、片上系统(SoC)、晶圆上组件(CoW)、集成扇出结构(InFO)、封装件等或它们的组合。在一些实施例中，一个或多个半导体器件350包括特定功能所需的集成电路器件，诸如晶体管、电容器、电感器、电阻器、金属化层、外部连接件等，图15示出了三个半导体器件350，但是在其它实施例中，可以存在一个、两个或多于三个的半导体器件。在一些实施例中，半导体器件350可以包括多于一个的相同类型的半导体器件，或者可以包括两种或更多种不同类型的半导体器件。
可以使用诸如拾取和放置工艺的合适工艺将布线结构352放置在外部连接件308上。例如，可以布线结构352放置为使得布线结构352的导电区域(例如，接触焊盘、导电连接件、焊料凸块等)与对应的外部连接件308对准。一旦物理接触，则可以利用回流工艺将外部连接件308接合至导电区域。如图15所示，底部填充物310可以沉积在布线结构352和保护层104之间。底部填充物310还可至少部分地围绕外部连接件308。底部填充物310可以是诸如模塑料、环氧树脂、底部填充物、模制底部填充物(MUF)、树脂等的材料，并且可以类似于如前所述的底部填充物302。
仍参考图15，外部连接件312可以形成在布线衬底200的底部布线层(例如，布线层208)的暴露部分上。在一些实施例中，UBM形成在布线衬底200上，而外部连接件312形成在UBM上方。外部连接件312可以是例如接触凸块或焊球，但是可以使用任何合适类型的连接件。在外部连接件312是接触凸块的实施例中，外部连接件312可以包括诸如锡的材料，或诸如银、无铅锡或铜的其它合适的材料。在外部连接件312是焊料凸块的实施例中，可以通过使用诸如蒸发、电镀、印刷、焊料转移、球放置等的技术初始形成焊料层来形成外部连接件312。一旦在结构上形成焊料层，就可以实施回流以将材料成形为外部连接件312所需的凸块形状。在一些实施例中，外部连接件312可以类似于以上关于图10描述的外部连接件220。以这种方式，可以形成封装件300。
图16至图18示出了封装件400和封装件500的实施例，其中在附接至互连结构100之前，在布线衬底200上形成导电柱410。类似于与上述使用导电柱120的优势，在布线衬底200上形成导电柱410可以允许增加的连接密度、减小的焊料接头322、减小的桥接风险以及减少焊料接头322缺陷(诸如变形或分层)的可能性。
首先转至图16，根据一些实施例，示出了在附接之前的互连结构100和布线衬底200。除了在绝缘层114F上形成代替导电柱120的额外的RDL112G之外，互连结构100类似于图10中所示的互连结构100。RDL 112G可以形成为类似于先前针对图2所述的其它RDL112A-112F。如图16所示，互连结构100可以具有形成在RDL 112G上的焊料凸块402。可以通过蒸发、电镀、印刷、焊料转移、球放置等初始形成焊料层来形成焊料凸块402。一旦在结构上形成焊料层，则可以实施回流以将材料成形为期望的焊料凸块402形状。在一些实施例中，焊料凸块402是诸如先前针对焊料凸块124(见图9)或外部连接件220(见图10)所描述的那些的材料，并且可以以类似的方式形成。
仍参考图16，除了在最外布线层(例如，布线层209)上形成导电柱410之外，图16所示的布线衬底200类似于图10所示的布线衬底200。导电柱410可以类似于先前在图6至图9中描述的导电柱120，并且可以以类似的方式并且由类似的材料形成。导电柱410的使用允许布线衬底200和互连结构100之间更大的连接密度。在一些实施例中，可以在导电柱410上方形成焊料凸块412。焊料凸块412可以类似于针对图9描述的焊料凸块124，并且可以以类似的方式形成。例如，可以在导电柱410上形成焊帽，并且然后可以实施回流工艺以形成焊料凸块412。在一些情况下，在布线衬底200上使用导电柱410允许使用更少的焊料来形成焊料凸块412和/或焊料凸块402。以这种方式，可以减少桥接的可能性，并且可以将在布线衬底200和互连结构100之间的连接形成得更近。
根据一些实施例，图17示出了结合图16所示的互连结构100和布线衬底200的封装件400。除了连接RDL 112G和导电柱410的焊料接头322之外，封装件400类似于图15所示的封装件300。可以以类似于针对图11和图12描述的方式形成焊料接头322。通过使用形成在布线衬底200上的导电柱410，可以减小焊料接头322的尺寸，如先前针对封装件300所描述的，这可以允许增加的连接密度并且减少焊料接头322变形或分层的可能性。
根据一些实施例，图18示出了包括具有导电柱120的互连结构100和具有导电柱410的布线衬底的封装件500。互连结构100可以类似于图15中所示的互连结构100，而布线衬底200可以类似于图18中示出的布线衬底200。类似于先前描述的封装件300和封装件400，导电柱120/410的使用可以允许改善互连结构100和布线衬底200之间的连接布局或改善连接质量。
根据一些实施例，图19和图20示出了其中半导体器件350使用导电柱620连接至互连结构100的封装件600。类似于上述使用导电柱120或导电柱410的优势，形成导电柱620以连接半导体器件350可以允许增加的连接密度，减小的焊料凸块(例如，焊料凸块622)或焊料接头的尺寸，减小的桥接风险以及减小的焊料缺陷(诸如变形或分层)可能性。导电柱620的使用可以与本文所述的其它实施例结合，诸如图15、图17、图18、图21中所示的实施例或其变型。
首先转至图19，根据一些实施例，示出了形成包括互连结构100和布线衬底200的封装件600的中间步骤。除了导电柱620代替外部连接件308形成在RDL 112A上之外，图19所示的结构类似于图14所示的结构。可以通过保护层104中的开口306(类似于图13中所示的那些)形成导电柱620。导电柱620可以以类似于先前在图6至图9中描述的导电柱120的方式形成，并且可以由类似的材料形成。导电柱620的使用允许互连结构100和半导体器件350之间更大的连接密度。在一些实施例中，可以在导电柱620上方形成焊料凸块622。焊料凸块622可以类似于针对图9描述的焊料凸块124，并且可以以类似的方式形成。例如，可以在导电柱620上形成焊帽，然后可以实施回流工艺以形成焊料凸块622。在其它实施例中，可以使用不同的技术来形成焊料凸块622。在一些情况下，在互连结构100上使用导电柱620允许使用较少的焊料来形成焊料凸块622。以这种方式，可以减少桥接的可能性，并且可以将在互连结构100和半导体器件350之间的连接形成得更近。
根据一些实施例，图20示出了其中半导体器件350使用导电柱620连接至互连结构100的封装件600。半导体器件350示出为通过布线结构352连接至导电柱620，但是在一些实施例中，一个或多个半导体器件350可以直接连接至导电柱620。布线结构352可以以类似于针对图15所描述的方式附接至导电柱620。例如，可以使用拾取和放置技术将布线结构352与导电柱620对准，可以实施回流工艺，并且可以在布线结构352和互连结构100之间沉积底部填充物310。
图21示出了根据一些实施例的包括电子器件710的封装件700。除了封装件700包括位于互连结构100和布线衬底200之间(例如，位于过渡层内)的电子器件710之外，图21所示的封装件700类似于图15所示的封装件300。电子器件710可以位于邻近导电柱120的位置，并且可以由底部填充物302围绕。在图21中示出了一个电子器件710，但是在其它实施例中可以存在多个电子器件710。在一些实施例中，一个或多个电子器件710可以电连接至互连结构100，如图21所示。在一些实施例中，一个或多个电子器件710可以电连接至布线衬底200。封装件700可以包括多个电子器件710，其以各种方式连接至互连结构100和/或布线衬底200。
电子器件710可以是例如管芯(例如，集成电路管芯、功率集成电路管芯、逻辑管芯等)、芯片、半导体器件、存储器件(例如，SRAM等)，无源器件(例如，集成无源器件(IPD)、多层陶瓷电容器(MLCC)、集成电压调节器(IVR)等)等或它们的组合。电子器件710可以包括一个或多个有源器件(诸如晶体管、二极管等)和/或一个或多个无源器件(诸如电容器、电阻器、电感器等)。封装件700内的电子器件710可以是类似的器件或者可以是不同类型的器件。以这种方式，可以在封装件700中实现不同的电子器件710，从而提供额外的功能和性能益处。例如，通过结合诸如IPD或IVR的电子器件710(其耦合至封装件700的电源布线)，可以改善提供给半导体器件350的功率的稳定性。另外，通过将电子器件710放置在过渡层内，电子器件710可以位于更靠近半导体器件350的位置。例如，与邻近半导体器件350放置在互连结构100上或邻近外部连接件312放置在布线衬底200上的电子器件相比，位于过渡层内的电子器件710可以更靠近半导体器件350。电子器件710和半导体器件350之间的较小距离可以允许改善的高速操作或改善的信号稳定性。
在一些实施例中，可以在互连结构100的最顶部绝缘层(例如，绝缘层114F)上形成导电焊盘(在图21中未单独标记)，并且将电子器件710附接至导电焊盘。可以形成延伸穿过最顶部绝缘层的通孔，以将导电焊盘连接至最顶部RDL(例如，RDL 112F)。可以例如在形成导电柱120之前或在形成导电柱120(见图5至图8)之后形成导电焊盘和通孔。导电焊盘和通孔可以以类似于导电柱120或RDL 112A-112F的方式形成，并且可以由类似的材料形成。
电子器件710可以通过例如电子器件710的连接件(例如，导电凸块或焊盘)顺序地浸入助焊剂中而附接至导电焊盘，诸如将焊球浸入助焊剂中，并且然后使用拾取和放置工具将电子器件710的连接件与导电焊盘物理对准。在一些情况下，可以实施回流工艺以接合电子器件710的连接件。在一些情况下，可以对电子器件710和焊帽122都实施相同的回流工艺(见图8至图9)。
在一些实施例中，底部填充物(图21中未示出)形成在每个电子器件710和互连结构100之间，围绕电子器件710的连接件。底部填充物可减少应力并且保护接头免受回流工艺造成的损坏。底部填充物可以在附接电子器件710之后通过毛细管流动工艺形成，或者可以在附接电子器件710之前通过合适的沉积方法形成。在其中助焊剂用于附接电子器件710的一些实施例中，助焊剂可以用作底部填充物。
在附接电子器件710之后，可以随后以与封装件300类似的方式形成封装件700。电子器件710的使用可以与本文所述的其它实施例结合，诸如图15、图17、图18、图20中所示的实施例或其变型。以这种方式，包括电子器件710的封装件的设计是灵活的。例如，电子器件710可以位于过渡层内适合于它们功能的区域中。
其它部件和工艺也可以包括在本文所描述的结构或方法内。例如，可以包括测试结构以辅助3D封装件或3DIC器件的验证测试。测试结构可以包括例如形成在再分布层中或衬底上的测试焊盘，该测试焊盘允许使用探针和/或探针卡等测试3D封装件或3DIC。验证测试可以在中间结构以及最终结构上实施。另外，本文公开的结构和方法可以与结合已知良好管芯的中间验证的测试方法结合使用，以增加良率并且降低成本。
通过利用本文描述的实施例，可以改善封装件的性能，并且可以改善封装件的可靠性。本文描述的实施例的不同部件可以组合以实现这些和其它益处。在一些情况下，如此处描述的，使用导电柱来连接再分布结构和布线衬底可允许使用增加的连接件密度，这可改善信号完整性并且在高速操作期间改善带宽。所描述的导电柱的使用还可以允许使用更少量的焊料，这可以减少桥接、分层或其它类型的接头缺陷的可能性。另外，使用所描述的工艺技术可以产生改善的良率和改善的连接可靠性。在一些情况下，可以将电子器件邻近导电柱结合在封装件中，这可以提供额外的功能。例如，包括IPD或IVR的电子器件可以改善封装件的功率完整性。在一些情况下，本文所述的技术可以与其它典型的制造工艺一起在工艺流程中实施，因此可以为现有工艺增加很少或没有额外的成本。
在实施例中，封装件包括再分布结构，该再分布结构包括绝缘层和再分布层，其中再分布结构没有有源器件；位于再分布结构的第一侧上的半导体器件，其中半导体器件连接至再分布层的第一再分布层；从再分布结构的第二侧突出的第一导电柱，其中第一导电柱中的每个第一导电柱均连接至再分布层的第二再分布层，有机衬底包括布线层，其中第一导电柱中的每个第一导电柱分别通过焊料接头连接至有机衬底；以及在再分布结构和有机衬底之间延伸的密封剂，密封剂围绕第一导电柱的每个第一导电柱，其中密封剂、有机衬底和再分布结构横向共末端。在实施例中，第一导电柱中的每个第一导电柱从再分布结构的第二侧延伸5μm和200μm之间。在实施例中，封装件包括位于密封剂内的集成无源器件(IPD)，其中IPD连接至第二再分布层。在实施例中，绝缘层的第一绝缘层包括与绝缘层的第二绝缘层不同的材料。在实施例中，第一绝缘层包括聚合物，而第二绝缘层包括模塑料。在实施例中，半导体器件通过第二导电柱电连接至再分布层的第一再分布层，其中第二导电柱从再分布结构的第一侧突出。在实施例中，每个焊料接头的宽度小于其连接到的相应的第一导电柱的宽度。在实施例中，第一导电柱具有在150μm和1000μm之间的间距。在实施例中，封装件包括位于有机衬底上的第二导电柱，其中每个焊料接头将第一导电柱连接至第二导电柱。在实施例中，封装件包括从再分布结构的第一侧突出并且连接至再分布层的第一再分布层的第三导电柱，其中半导体器件连接至第三导电柱。
在实施例中，半导体封装件包括互连结构，该互连结构包括再分布结构、位于再分布结构上方的绝缘层以及位于绝缘层上的导电柱，其中导电柱连接至再分布结构，其中互连结构没有有源器件；布线衬底，包括位于芯衬底上方的布线层，其中互连结构通过焊料接头接合至布线衬底，其中每个焊料接头将导电柱中的导电柱接合至布线层；围绕导电柱和焊料接头的底部填充物以及包括连接至布线结构的半导体管芯的半导体器件，其中布线结构作为布线衬底接合至互连结构的相对侧。在实施例中，导电柱从绝缘层延伸第一距离，其中互连结构和布线衬底分隔开第二距离，其中第一距离大于第二距离的一半。在实施例中，互连结构的侧壁与布线衬底的侧壁共面。在实施例中，半导体封装件包括连接至互连结构的无源器件，其中无源器件位于互连结构和布线衬底之间。在实施例中，焊料接头具有大于第二距离的高度。在实施例中，导电柱横向分隔开150μm和1000μm范围内的距离。
在实施例中，方法包括在载体上形成再分布结构，镀从再分布结构的第一侧延伸的导电柱，在导电柱上形成第一焊料凸块，使用第一焊料凸块将布线衬底连接至多个导电柱，在再分布结构和布线衬底之间沉积模制材料，去除载体，以及在去除载体之后，将半导体器件连接至再分布结构的第二侧。在实施例中，在导电柱上形成焊料凸块的步骤包括在导电柱上沉积焊帽并且对焊帽实施回流工艺。在实施例中，方法包括将集成无源器件(IPD)连接至再分布结构的第一侧。在实施例中，使用第一焊料凸块将布线衬底连接至导电柱包括将第一焊料凸块接合至布线衬底上的相应第二焊料凸块。
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，在此它们可以做出多种变化、替换以及改变。

Claims (10)

1.一种封装件，包括：
再分布结构，包括多个绝缘层和多个再分布层，其中，所述再分布结构没有有源器件；
半导体器件，位于所述再分布结构的第一侧上，其中，所述半导体器件连接至所述多个再分布层中的第一再分布层；
多个第一导电柱，从所述再分布结构的第二侧突出，其中，所述多个第一导电柱中的每个第一导电柱连接至所述多个再分布层中的第二再分布层；
有机衬底，包括多个布线层，其中，所述多个第一导电柱中的每个第一导电柱分别通过焊料接头连接至所述有机衬底；以及
密封剂，在所述再分布结构和所述有机衬底之间延伸，所述密封剂围绕所述多个第一导电柱中的每个第一导电柱，其中，所述密封剂、所述有机衬底和所述再分布结构横向共末端。
2.根据权利要求1所述的封装件，其中，所述多个第一导电柱中的每个第一导电柱从所述再分布结构的第二侧延伸在5μm和200μm之间。
3.根据权利要求1所述的封装件，还包括：集成无源器件(IPD)，位于所述密封剂内，其中，所述集成无源器件连接至所述第二再分布层。
4.根据权利要求1所述的封装件，其中，所述多个绝缘层中的第一绝缘层包括与所述多个绝缘层中的第二绝缘层不同的材料。
5.根据权利要求4所述的封装件，其中，所述第一绝缘层包括聚合物，而所述第二绝缘层包括模塑料。
6.根据权利要求1所述的封装件，其中，所述半导体器件通过多个第二导电柱电连接至所述多个再分布层中的第一再分布层，其中，所述多个第二导电柱从所述再分布结构的第一侧突出。
7.根据权利要求1所述的封装件，其中，每个焊料接头的宽度小于所述焊料接头所连接的相应的第一导电柱的宽度。
8.根据权利要求1所述的封装件，其中，所述多个第一导电柱的间距在150μm和1000μm之间。
9.一种半导体封装件，包括：
互连结构，包括：
再分布结构；
绝缘层，位于所述再分布结构上方；以及
导电柱，位于所述绝缘层上，其中，所述导电柱连接至所述再分布结构，其中，所述互连结构没有有源器件；
布线衬底，包括位于芯衬底上方的布线层，其中，所述互连结构通过焊料接头接合至所述布线衬底，其中，每个所述焊料接头将所述导电柱中的导电柱接合至所述布线层；
底部填充物，围绕所述导电柱和所述焊料接头；以及
半导体器件，包括连接至布线结构的半导体管芯，其中，所述布线结构作为所述布线衬底接合至所述互连结构的相对侧。
10.一种形成封装件的方法，包括：
在载体上形成再分布结构；
镀从所述再分布结构的第一侧延伸的多个导电柱；
在所述多个导电柱上形成第一焊料凸块；
使用所述第一焊料凸块将布线衬底连接至所述多个导电柱；
在所述再分布结构和所述布线衬底之间沉积模制材料；
去除所述载体；以及
在去除所述载体之后，将半导体器件连接至所述再分布结构的第二侧。
CN202011022865.XA 2019-09-27 2020-09-25 半导体封装件、封装件及其形成方法 Pending CN112582365A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962906953P 2019-09-27 2019-09-27
US62/906,953 2019-09-27
US16/784,508 2020-02-07
US16/784,508 US11355428B2 (en) 2019-09-27 2020-02-07 Semiconductor package

Publications (1)

Publication Number Publication Date
CN112582365A true CN112582365A (zh) 2021-03-30

Family

ID=74872522

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011022865.XA Pending CN112582365A (zh) 2019-09-27 2020-09-25 半导体封装件、封装件及其形成方法

Country Status (4)

Country Link
US (1) US20220302009A1 (zh)
CN (1) CN112582365A (zh)
DE (1) DE102020105134A1 (zh)
TW (1) TWI754359B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023231122A1 (zh) * 2022-06-01 2023-12-07 长鑫存储技术有限公司 封装结构及其制作方法、半导体器件

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220367554A1 (en) * 2021-05-17 2022-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad structure with high via density
TWI781049B (zh) * 2022-01-24 2022-10-11 欣興電子股份有限公司 電路板結構及其製作方法
TWI824414B (zh) * 2022-02-16 2023-12-01 矽品精密工業股份有限公司 電子封裝件及其製法
CN117377191A (zh) * 2022-07-01 2024-01-09 奥特斯奥地利科技与系统技术有限公司 具有部件承载件、中介层和部件的封装件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160118333A1 (en) * 2014-10-24 2016-04-28 Stats Chippac, Ltd. Semiconductor Device and Method of Fabricating 3D Package with Short Cycle Time and High Yield
CN109216219A (zh) * 2017-07-06 2019-01-15 台湾积体电路制造股份有限公司 具有双侧金属布线的半导体封装件
CN109216213A (zh) * 2017-06-30 2019-01-15 台湾积体电路制造股份有限公司 封装件及其形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI313507B (en) * 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
US8531021B2 (en) * 2011-01-27 2013-09-10 Unimicron Technology Corporation Package stack device and fabrication method thereof
CN105633046A (zh) * 2014-11-20 2016-06-01 三星电子株式会社 半导体装置和包括该半导体装置的半导体封装

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160118333A1 (en) * 2014-10-24 2016-04-28 Stats Chippac, Ltd. Semiconductor Device and Method of Fabricating 3D Package with Short Cycle Time and High Yield
CN109216213A (zh) * 2017-06-30 2019-01-15 台湾积体电路制造股份有限公司 封装件及其形成方法
CN109216219A (zh) * 2017-07-06 2019-01-15 台湾积体电路制造股份有限公司 具有双侧金属布线的半导体封装件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023231122A1 (zh) * 2022-06-01 2023-12-07 长鑫存储技术有限公司 封装结构及其制作方法、半导体器件

Also Published As

Publication number Publication date
TWI754359B (zh) 2022-02-01
US20220302009A1 (en) 2022-09-22
DE102020105134A1 (de) 2021-04-01
TW202114086A (zh) 2021-04-01

Similar Documents

Publication Publication Date Title
US10867976B2 (en) Semiconductor packages having dummy connectors and methods of forming same
CN109786266B (zh) 半导体封装件及其形成方法
CN109216296B (zh) 半导体封装件和方法
US11616026B2 (en) Semiconductor device and method of manufacture
US10950575B2 (en) Package structure and method of forming the same
CN108987380B (zh) 半导体封装件中的导电通孔及其形成方法
CN107689333B (zh) 半导体封装件及其形成方法
US11728249B2 (en) Semiconductor package and method
KR102452011B1 (ko) 반도체 패키지 및 제조 방법
TWI754359B (zh) 半導體封裝體及其製造方法
US11145614B2 (en) Semiconductor device and method of manufacture
US11784140B2 (en) Semiconductor device and method of manufacture
US11894318B2 (en) Semiconductor device and method of manufacture

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination