TW201705272A - 多孔質膜之蝕刻方法 - Google Patents

多孔質膜之蝕刻方法 Download PDF

Info

Publication number
TW201705272A
TW201705272A TW105111422A TW105111422A TW201705272A TW 201705272 A TW201705272 A TW 201705272A TW 105111422 A TW105111422 A TW 105111422A TW 105111422 A TW105111422 A TW 105111422A TW 201705272 A TW201705272 A TW 201705272A
Authority
TW
Taiwan
Prior art keywords
gas
processing
porous film
etching
plasma
Prior art date
Application number
TW105111422A
Other languages
English (en)
Other versions
TWI686862B (zh
Inventor
田原慈
西村榮一
米可海爾 巴克拉諾福
張立平
馬尼佛 珍 法蘭西司 德
Original Assignee
東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京威力科創股份有限公司 filed Critical 東京威力科創股份有限公司
Publication of TW201705272A publication Critical patent/TW201705272A/zh
Application granted granted Critical
Publication of TWI686862B publication Critical patent/TWI686862B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32477—Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/0203—Making porous regions on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Abstract

本發明提供一種多孔質膜之蝕刻方法。依本發明一實施形態之多孔質膜之蝕刻方法包含：對容納具有多孔質膜之被處理體的電漿處理裝置之處理容器內供給第1氣體的步驟，以及在處理容器內產生蝕刻多孔質膜用的第2氣體之電漿的步驟。第1氣體，係由在處理容器內將被處理體載置在上面之工件台的溫度下具有133.3巴斯卡以下的飽和蒸氣壓之處理氣體所構成、或包含該處理氣體。再者，於供給第1氣體的步驟，不產生電漿；而對處理容器內供給之處理氣體的分壓，係設定為在飽和蒸氣壓的20%以上的分壓。

Description

多孔質膜之蝕刻方法
本發明之實施形態，係有關於多孔質膜之蝕刻方法。
在半導體元件這類的電子元件，有時會使用多孔質膜。作為多孔質膜，會使用例如SiOC膜這類由低介電係數材料所構成的膜。在如此之電子元件的製造，會進行以下處理：將藉由光微影技術而形成在光阻上的微細圖案，應需要而透過電漿蝕刻，轉印在TiN膜、SiO2 膜、或Si3 N4 膜這樣的硬光罩上，接著再將該圖案轉印至多孔質膜。
在多孔質膜之電漿蝕刻，係藉由在電漿處理裝置之處理容器內激發蝕刻用之氣體以產生自由基，但自由基有可能侵入多孔質膜之細孔(微孔；pore)內，而對多孔質膜造成損傷。因此，已提出幾種保護多孔質膜抵禦自由基的技術。
例如，於非專利文獻1記載著一種技術，係藉由在極低溫下蝕刻多孔質膜，而使反應產生物凝縮在多孔質膜中。在此技術中，藉由凝縮在多孔質膜中之反應產生物，而抑制自由基侵入該多孔質膜中。為了如此之反應產生物之凝縮，在蝕刻多孔質膜時的溫度，設定在-70℃以下。
再者，於非專利文獻2記載著一種技術，係使PMMA(聚甲基丙烯酸甲脂)滲透至多孔質膜中，再藉由該PMMA以抑制自由基侵入多孔質膜中。在此技術中，於結束多孔質膜之蝕刻後，再藉由使用氫氣與氦氣之混合氣體的電漿處理、或雷射退火這類的後處理，以去除PMMA。 [先前技術文獻] [非專利文獻]
[非專利文獻1] Liping Zhang等，”Damage Free Cryogenic Etching of a Porous Organosilica Ultralow-k Film”，ECS Solid State Lett. 2013 volume 2, issue 2, N5-N7 [非專利文獻2] Markus H. Heyne等，”Quantitative characterization of pore　stuffing and unstuffing for postporosity plasma protection of  low-k materials”，Journal of Vacuum Science & Technology B32, 062202 (2014)
[發明所欲解決的問題] 在非專利文獻1所記載之技術這般於極低溫下之蝕刻，其使用的電漿處理裝置所具備的冷卻機構，無法使用一般的冷媒，而會需要一種電漿處理裝置，其所具備之冷卻機構係使用例如液體氮等。因此，用這種極低溫的蝕刻，運轉成本會變高。再者，在非專利文獻2所記載之技術中，會需要使PMMA滲透至多孔質膜中的步驟，並且需要專用的處理裝置。再者，於非專利文獻2所記載之技術，會因為用以去除PMMA的後處理，而對多孔質膜造成損傷。
因此，需要一種改善之多孔質膜之蝕刻方法，其可以抑制多孔質膜的損傷。 [解決問題之技術手段]
在一態樣中，提供一種多孔質膜之蝕刻方法。此方法包含：(a)對容納具有多孔質膜之被處理體的電漿處理裝置之處理容器內供給第1氣體的步驟(以下稱為「封孔步驟」)，以及(b)在處理容器內產生蝕刻多孔質膜用的第2氣體之電漿的步驟(以下稱為「蝕刻步驟」)。第1氣體，係由在處理容器內將被處理體載置在上面之工件台的溫度下具有133.3巴斯卡以下的飽和蒸氣壓之處理氣體所構成、或包含該處理氣體。再者，於封孔步驟，不產生電漿；而對處理容器內供給之處理氣體的分壓，係在飽和蒸氣壓的20%以上。於一實施形態，於封孔步驟之處理容器內之空間的壓力，係設定在133.3巴斯卡(1Torr)以下的壓力。再者，於一實施形態，於蝕刻步驟之處理容器內之空間的壓力，係設定在40巴斯卡(300 mTorr)以下的壓力。又，於蝕刻步驟之處理容器內之空間的壓力，亦可係設定在13.33巴斯卡(100mTorr)以下。
於一態樣之方法，為使多孔質膜之細孔封孔，係使用在工件台溫度下具有133.3巴斯卡以下之飽和蒸氣壓的處理氣體，該處理氣體係以飽和蒸氣壓之20%以上的分壓供給至處理容器內。在使用該分壓之處理氣體的封孔步驟，會因毛細冷凝而使處理氣體在多孔質膜的細孔內液化，細孔內的液體會抑制在蝕刻步驟所產生之自由基侵入多孔質膜之細孔的情形。再者，此液化並非在極低溫下，而是在通常之電漿處理裝置的冷卻機構所能達成之溫度，例如可以在-50℃左右、或-50℃以上之溫度實現。更進一步地，由於因處理氣體液化而產生之液體會藉由例如將被處理體的溫度設定為常溫而氣化，所以可以輕易地去除。因此，不需使用將被處理體的溫度調整成極低溫的冷卻機構，就可以保護多孔質膜抵禦蝕刻用之自由基，並且可以抑制多孔質膜的損傷。
於一實施形態，可以反覆執行包含封孔步驟及蝕刻步驟之序列。藉由封孔步驟而導入至多孔質膜之細孔內的液體，能在蝕刻步驟中氣化。若藉由此實施形態，係在以液體持續保護多孔質膜之時間長度下執行蝕刻步驟，並再次執行封孔步驟及蝕刻步驟。藉此，一方面抑制多孔質膜的損傷，同時可確保蝕刻量。
一實施形態之方法，係在封孔步驟與蝕刻步驟之間，更包括以下步驟：不產生電漿，而對處理容器內供給第2氣體之步驟(以下稱為「氣體置換步驟」)。若依據此實施形態，則會在處理容器內的氣體，藉由氣體置換步驟而由第1氣體置換成第2氣體後，再產生電漿。因此，會抑制不需要的活性種之產生。
於一實施形態，用於封孔步驟的處理氣體，亦可係氟碳氣體。再者，於一實施形態，氟碳氣體包含C7 F8 氣體及C6 F6 氣體的至少其中一種；於封孔步驟中，對處理容器內供給之處理氣體的分壓，可以設定為飽和蒸氣壓的100%以下之分壓。
於一實施形態，用於封孔步驟的處理氣體，亦可以係烴氣。再者，於一實施形態，處理氣體亦可以係含氧烴氣。這些實施形態之處理氣體，亦可用於封孔步驟。再者，於一實施形態，相對於處理氣體所含有之分子中之碳原子的原子數，該分子中之氧原子的原子數，亦可係1/2以下。若藉由如此之處理氣體，則一方面可以抑制氧對多孔質膜的損傷，同時可以在多孔質膜之細孔內使處理氣體液化。
於一實施形態，本發明之方法亦可更包括以下步驟：使源自處理氣體之多孔質膜中之液體氣化而產生氣體，並排出該氣體之步驟(以下稱為「去除步驟」)。於去除步驟，在用於封孔步驟及蝕刻步驟之電漿處理裝置的處理容器內，具有多孔質膜之被處理體的溫度係設定為常溫(例如20℃)以上之溫度。或者，於去除步驟，係在隔著真空搬送系統而與用於封孔步驟及蝕刻步驟之電漿處理裝置連接的專用裝置內，將具有多孔質膜之被處理體的溫度設定為常溫(例如20℃)以上的溫度。 [發明之效果]
如以上之說明，提供一種改善之多孔質膜之蝕刻方法，不需使用將被處理體的溫度調整為極低溫之冷卻機構，就可以保護多孔質膜抵禦蝕刻用之自由基，並且可以抑制多孔質膜的損傷。
以下將參照圖式，針對各種實施形態進行詳細說明。又，對於各圖式中相同或相當之部分，標註相同符號。
圖1係繪示一實施形態之多孔質膜之蝕刻方法的流程圖。圖1所示之方法MT，係蝕刻被處理體的多孔質膜之方法。圖2係繪示被處理體之一例的剖面圖。圖2所示之被處理體(以下有時會稱為「晶圓W」)具有：基板SB、多孔質膜PL、以及光罩MK。多孔質膜PL係設於基板SB上。於多孔質膜PL，形成有許多細孔。細孔所具有之平均寬度，可以係數nm，例如1nm~2nm。又，所謂之平均寬度，係意指各細孔之最大寬度的平均値。再者，多孔質膜係由SiOC膜這類的低介電係數材料所構成的膜。多孔質膜PL可以係由例如CVD法或旋塗成膜法這類的成膜法而形成。
光罩MK係設於多孔質膜PL上。光罩MK於一例中，可包含第1層L1及第2層L2。第1層L1係例如矽氧化膜，第2層L2可以係TiN膜。於光罩MK，形成有應轉印至多孔質膜PL的圖案。例如，於光罩MK形成了具有開口的圖案。如此之光罩MK，可以藉由使用光微影技術及電漿蝕刻而形成。又，關於電漿蝕刻，可以在方法MT之一連串步驟中，使用電漿處理裝置10執行。
於方法MT，在執行步驟ST1前，會將晶圓W收納至電漿處理裝置的處理容器內。圖3係概略繪示一實施形態之電漿處理裝置的圖。於圖3中，概略繪示著可用於方法MT之實施之一例的電漿處理裝置之縱剖面結構。圖3所示之電漿處理裝置10，係電容耦合型電漿蝕刻裝置，具備略呈圓筒狀的處理容器12。處理容器12之內壁面，係由經過例如陽極氧化處理的鋁所構成。此處理容器12有施行安全接地。
在處理容器12之底部上，設有略呈圓筒狀的支持部14。支持部14係例如絶緣材料所構成。支持部14係在處理容器12內，由處理容器12的底部，延著鉛直方向延伸。再者，於處理容器12內，設有工件台PD。工件台PD係由支持部14所支持。
於此工件台PD上，載置有收納在電漿處理裝置10之處理容器12內的晶圓W，工件台PD保持該晶圓W。工件台PD具有下部電極LE及靜電夾頭ESC。下部電極LE包含第1板片18a及第2板片18b。第1板片18a及第2板片18b，係由例如鋁這類的金屬所構成，略呈圓盤狀。第2板片18b設在第1板片18a上，並與第1板片18a電性連接。
在第2板片18b上，設有靜電夾頭ESC。靜電夾頭ESC的結構，係在一對絶緣層或絶緣薄片間配置著導電膜所構成的電極。靜電夾頭ESC旳電極，透過切換器23而與直流電源22電性連接。此靜電夾頭ESC，係藉由來自直流電源22之直流電壓所產生的庫倫力等靜電力，以吸附晶圓W。藉此，靜電夾頭ESC可以保持晶圓W。又，在靜電夾頭ESC內，亦可內建加熱器，而該加熱器亦可連接至設於處理容器12外部的加熱器電源。
在第2板片18b的周緣部上，以環繞著晶圓W的邊緣及靜電夾頭ESC的方式，配置有對焦環FR。對焦環FR係為了提升蝕刻之均勻性而設置。對焦環FR係由對應蝕刻對象膜之材料而酌情選擇的材料所構成，例如可以由矽、石英這類的材料所構成。
在第2板片18b內部，設有冷媒流路24。冷媒流路24構成調溫機構。冷媒會由設於處理容器12外部之冷卻單元，透過配管26a而供給至冷媒流路24。供給至冷媒流路24的冷媒，會透過配管26b而回到冷卻單元。如此這般，冷媒會在冷媒流路24與冷卻單元之間循環。藉由控制此冷媒之溫度，而控制靜電夾頭ESC所支持之晶圓W的溫度。又，冷媒係採用能將晶圓W冷卻至例如-50℃以上之溫度的一般冷媒。就如此之冷媒而言，可舉Galden(註冊商標)為例。
再者，於電漿處理裝置10，設有氣體供給管路28。氣體供給管路28，係將來自傳熱氣體供給機構的傳熱氣體，例如He氣體，供給至靜電夾頭ESC的頂面與晶圓W的背面之間。
再者，電漿處理裝置10具備上部電極30。上部電極30係在工件台PD之上方，與該工件台PD相向配置。下部電極LE與上部電極30，係設置成彼此略呈平行。在上部電極30與下部電極LE之間，就提供了用以對晶圓W進行電漿處理的處理空間S。
上部電極30透過絶緣性遮蔽構件32，而由處理容器12的上部所支持。上部電極30可以包含電極板34及電極支持體36。電極板34係面向處理空間S，於該電極板34設有複數之氣體吐出孔34a。此電極板34係由矽或氧化矽這類的材料所構成。
電極支持體36係以裝卸自如的方式支持著電極板34，並可由例如鋁這類的導電性材料所構成。此電極支持體36可以具有水冷結構。在電極支持體36的內部，設有氣體擴散室36a。自此氣體擴散室36a，有複數之氣體通流孔36b朝下方延伸，其連通至氣體吐出孔34a。再者，於電極支持體36，形成有氣體導入口36c，其引導處理氣體至氣體擴散室36a；此氣體導入口36c連接有氣體供給管38。
氣體供給管38透過閥群42及流量控制器群44，而連接氣體源群40。氣體源群40，包含複數之氣體源。複數之氣體源，包含供給第1氣體之一個以上的氣體源、以及供給第2氣體之一個以上的氣體源。氣體源群40的複數之氣體源，可以包含用於後述方法MT之步驟ST4的氣體之氣體源，例如氬或氮氣之氣體源。
第1氣體包含會在多孔質膜PL之細孔內液化的處理氣體。針對此第1氣體，會與方法MT之詳情一併在後文中敍述。再者，第2氣體係用於多孔質膜PL之蝕刻的氣體。第2氣體可以係例如SiF4 氣體、NF3 氣體、以及如Ar氣體這樣的稀有氣體的混合氣體，或是CF4 氣體、O2 氣體、以及如Ar氣體這樣的稀有氣體的混合氣體。
閥群42具備複數之閥，流量控制器群44則包含質量流量控制器這類之複數流量控制器。氣體源群40的複數之氣體源，分別透過閥群42中之對應的閥、及流量控制器群44中之對應的流量控制器，而連接至氣體供給管38。
再者，在電漿處理裝置10，沿著處理容器12之內壁，裝卸自如地設有沈積屏蔽46。沈積屏蔽46亦設於支持部14之外周。沈積屏蔽46係用以防止蝕刻副產物(沈積物)附著在處理容器12上，可以藉由在鋁材上披覆Y2 O3 等陶瓷而構成。
在處理容器12之底部側、並且係支持部14與處理容器12的側壁之間，設有排氣板片48。排氣板片48可以係例如藉由在鋁材上披覆Y2 O3 等陶瓷而構成。在此排氣板片48之下方、並且係在處理容器12，設有排氣口12e。排氣口12e透過排氣管52而連接排氣裝置50。排氣裝置50具有渦輪分子泵等的真空泵，可以將處理容器12內的空間減壓至所要的真空度。再者，於處理容器12之側壁，設有晶圓W的搬入搬出口12g，此搬入搬出口12g係藉由閘閥54而可開閉。
再者，電漿處理裝置10更具備第1高頻電源62及第2高頻電源64。第1高頻電源62係發出產生電漿用的高頻電力之電源，其發出例如27~100MHz之頻率的高頻電力。第1高頻電源62透過匹配器66而連接上部電極30。匹配器66係用以將第1高頻電源62的輸出阻抗與負載側(上部電極30側)之輸入阻抗加以匹配的電路。又，第1高頻電源62亦可透過匹配器66而連接下部電極LE。
第2高頻電源64係發出用以對晶圓W引入離子的高頻偏壓電力之電源，其發出例如400kHz~13.56MHz之範圍內之頻率的高頻偏壓電力。第2高頻電源64透過匹配器68而連接下部電極LE。匹配器68係用以將第2高頻電源64的輸出阻抗與負載側(下部電極LE側)之輸入阻抗加以匹配的電路。
再者，於一實施形態，電漿處理裝置10可以更進一步具備控制部Cnt。此控制部Cnt係具備處理器、記憶部、輸入裝置、顯示裝置等的電腦，其控制電漿處理裝置10之各部位。於此控制部Cnt，操作者可以用輸入裝置進行用以管理電漿處理裝置10指令之輸入操作等，還可藉由顯示裝置而使電漿處理裝置10的運轉狀況可視化而加以顯示。更進一步地，在控制部Cnt之記憶部儲存有：以處理器對電漿處理裝置10所執行之各種處理進行控制用的控制程式、以及對應處理條件而使電漿處理裝置10之各部位執行處理用的程式，亦即處理配方。
再次參照圖1，針對方法MT進行詳細說明。於以下說明中，在圖1之外，還要參照圖4~圖9。圖4係與方法MT相關之一例的時序表。圖5~圖9係繪示執行方法MT之各步驟後的被處理體之狀態的剖面圖。又，於圖4中，第1氣體之供給若在高位準(於圖中標記為「H」)，係代表第1氣體有供給至電漿處理裝置的處理容器內；第1氣體之供給若在低位準(於圖中標記為「L」)，係代表第1氣體未供給至電漿處理裝置的處理容器內。再者，第2氣體之供給若在高位準(於圖中標記為「H」)，係代表第2氣體有供給至電漿處理裝置的處理容器內；第2氣體之供給若在低位準(於圖中標記為「L」)，係代表第2氣體未供給至電漿處理裝置的處理容器內。再者，高頻電力之供給若在高位準(於圖中標記為「H」)，係代表有供給來自第1高頻電源62的高頻電力而產生電漿；高頻電力之供給若在低位準(於圖中標記為「L」)，係代表沒有供給來自第1高頻電源62的高頻電力而未產生電漿。
於方法MT，首先執行步驟ST1。於步驟ST1，在工件台PD上載置著晶圓W的狀態下，對處理容器12內供給第1氣體。於圖4中，繪示著第1氣體在時刻t1到時刻t2之間，有供給至處理容器12內。再者，於步驟ST1，係藉由排氣裝置50而將處理容器12內的壓力設定在既定之壓力。更進一步地，於步驟ST1，工件台PD之溫度係設定在-50℃以上之溫度。於此步驟ST1，如圖4所示，並未供給來自第1高頻電源62的高頻電力。因此，於步驟ST1，並未產生電漿。
第1氣體，係由會在多孔質膜PL之細孔內液化的處理氣體所構成、或包含該處理氣體。此處理氣體係在工件台PD之溫度，例如-50℃以上之溫度，具有1Torr、亦即133.3巴斯卡(Pa)以下之飽和蒸氣壓的氣體。第1氣體係以處理氣體之分壓會成為20%以上之分壓的方式，供給至處理容器12內。
於步驟ST1，構成第1氣體的處理氣體，會由於毛細冷凝而在多孔質膜PL的細孔內液化。所謂毛細冷凝，係指在毛細管中以低於氣體之飽和蒸氣壓的壓力而使該氣體凝縮，亦即產生液化的現象。由於此毛細冷凝，而即使處理氣體之分壓係飽和蒸氣壓以下之分壓，侵入多孔質膜PL之細孔內的該處理氣體，仍會在該細孔內液化，成為液體。一旦執行該步驟ST1，就如圖5所示，會在多孔質膜PL內，形成以源自處理氣體之液體而使細孔受到填充之區域SR。此區域SR會從多孔質膜PL的表面，擴及到一定深度之範圍。藉由形成如此之區域SR，亦即藉由以液體填充多孔質膜PL之細孔，而會抑制後述步驟ST3所產生之自由基侵入多孔質膜PL之細孔的情形。其結果，會抑制多孔質膜PL的損傷。又，處理氣體之種類、以及步驟ST1中之各種條件的詳情，容後敍述。
於方法MT，係在步驟ST1結束時停止對處理容器12內供給第1氣體，接著，於一實施形態，會執行步驟ST2。於步驟ST2，係對處理容器12內供給第2氣體。第2氣體係例如SiF4 氣體、NF3 氣體、以及如Ar氣體這樣的稀有氣體之混合氣體，或是CF4 氣體、O2 氣體、以及如Ar氣體這樣的稀有氣體之混合氣體所構成，同時也是在後續之步驟ST3的蝕刻製程所使用之氣體。於圖4中顯示，第1氣體之供給係在步驟ST1結束時的時刻t2停止，而對處理容器12內之第2氣體之供給係從時刻t2開始；在時刻t2開始之步驟ST2會持續到時刻t3為止。再者，如圖4所示，在步驟ST2之執行期間中，不會從第1高頻電源62供給高頻電力。因此，於步驟ST2，不會產生電漿。
於步驟ST2，係藉由排氣裝置50而使處理容器12內的壓力設定在既定之壓力。此既定之壓力，係與執行步驟ST3時之處理容器12內的壓力相同之壓力。再者，於步驟ST2，工件台PD的溫度、亦即晶圓W的溫度，係設定為與執行步驟ST3時之工件台PD的溫度相同的溫度，例如-50℃以上之溫度。
於此步驟ST2，係在處理容器12內之氣體不產生電漿的狀態下，由第1氣體置換成第2氣體。因此，會抑制不需要之活性種，亦即來自第1氣體之活性種的產生。
接下來於步驟ST3，產生第2氣體之電漿。因此，於步驟ST3，維持對處理容器12內供給第2氣體之狀態，並由第1高頻電源62供給高頻電力。於圖4中顯示，在步驟ST3的執行期間，亦即從時刻t3到時刻t4為止之期間，有來自第1高頻電源62之高頻電力供給。再者，於步驟ST3，藉由排氣裝置50而將處理容器12內的壓力設定為既定之壓力。此既定之壓力係例如300mTorr(40Pa)以下的壓力。再者，此既定之壓力，亦可係100mTorr(13.33Pa)以下的壓力。再者，於步驟ST3，工件台PD的溫度，設定為例如-50℃以上之溫度。更進一步地，於步驟ST3，亦可對下部電極LE供給來自第2高頻電源64的高頻偏壓電力。
於此步驟ST3，係藉由諸如自由基這樣的活性種以蝕刻多孔質膜PL。藉此，如圖6所示，在從光罩MK露出之部分，多孔質膜PL受到蝕刻。如圖6所示，於步驟ST3，多孔質膜PL受到蝕刻的區域，係相對於該多孔質膜PL之表面，較區域SR更淺的區域。亦即，如圖6所示，在執行步驟ST3後，會自多孔質膜PL之表面殘餘一定份量(量X)之區域SR。
上述步驟ST2及ST3之執行時間長度一旦變長，會由於第2氣體之供給，而使存在於處理室內部之第1氣體的處理氣體分壓，降至飽和蒸氣壓以下。因此，侵入多孔質膜PL之細孔內的已液化之處理氣體，會再次氣化，而排出至細孔外部。亦即，多孔質膜PL之細孔內的液體會氣化，多孔質膜PL會變為自由基可侵入該細孔內的狀態。因此，於一實施形態，會反覆執行包含步驟ST1、步驟ST2、及步驟ST3的序列SQ。亦即，藉由步驟ST1之執行，如圖7所示，會由多孔質膜PL之表面，到一定深度為止的範圍內，再次形成區域SR。接著，藉由步驟ST2之執行，處理容器12內之氣體會由第1氣體置換成第2氣體。接著，藉由步驟ST3之執行，如圖8所示，多孔質膜PL會再次受到蝕刻。藉此，在多孔質膜PL受液體保護之效果減弱前，可以再次執行序列SQ，而使保護多孔質膜PL抵禦自由基一事得以實現，並且可以確保多孔質膜PL之蝕刻量。
於一實施形態之方法MT，會在步驟STJ，判定是否滿足停止條件。在序列SQ之執行次數達到既定次數之情況下，會判定為已滿足停止條件。於步驟STJ，在判定未滿足停止條件之情況下，序列SQ會再次執行。另一方面，於步驟STJ，在判定已滿足停止條件之情況下，就結束序列SQ之執行，並邁入步驟ST4。
於步驟ST4所進行之處理，係使多孔質膜PL之細孔內的液體氣化以產生氣體，並將該氣體排出。於一實施形態之步驟ST4，可以在電漿處理裝置10執行。於此實施形態，工件台PD的溫度，係設定為可使細孔內的液體氣化的溫度。例如，工件台PD的溫度，係設定為常溫(例如20℃)以上之溫度。再者，於步驟ST4，會對處理容器12內供給氬氣，並藉由排氣裝置50而使處理容器12內的壓力，設定為既定之壓力，例如0.1Torr(13.33Pa)。於該步驟ST4，多孔質膜PL之細孔內的液體氣化而成為氣體，該氣體會藉由排氣裝置50而從處理容器12內的空間排出。藉此以去除多孔質膜PL之細孔內的液體。
於另一實施形態之步驟ST4，係在隔著真空搬送系統而與電漿處理裝置10連接的另一處理裝置內，使晶圓W處於可使細孔內的液體氣化的溫度環境下。
藉由實施如此之方法MT，如圖9所示，一方面可抑制多孔質膜PL之損傷，同時可將光罩MK的圖案轉印至多孔質膜PL。再者，藉由方法MT，可以使用單一之電漿處理裝置10執行步驟ST1、步驟ST2、及步驟ST3。再者，於一實施形態，不僅步驟ST1、步驟ST2、及步驟ST3，就連步驟ST4也可使用單一之電漿處理裝置10執行。
以下針對在步驟ST1所使用之處理氣體、及步驟ST1的各種條件，進行說明。
第1例之處理氣體，係氟碳氣體。圖10係繪示各種氟碳氣體的飽和蒸氣壓與工件台PD之溫度之關係的圖表。圖10之圖表的橫軸之「1000/溫度」，係代表1000除以工件台PD的溫度之數値，縱軸係代表log10 (飽和蒸氣壓(mTorr))。圖10所示之散佈圖(plot)，係代表各種氟碳氣體之飽和蒸氣壓與工件台PD的溫度之關係的實測値。如圖10所示，在該圖之圖表上，顯示各氟碳氣體的飽和蒸氣壓與工件台PD的溫度之關係的複數實測値，係落在略呈直線的位置上。
此處，已知飽和蒸氣壓能藉由下式(1)這一稱為安托萬方程(Antoine equation)的實驗式，良好地近似(approximation)。於式(1)，A、B、C係隨物質而定之常數，T係絶對溫度，p係飽和蒸氣壓。 【數1】藉由式(1)之安托萬方程而規定之飽和蒸氣壓p與絶對溫度T之關係，在圖10所示之圖表中，呈直線關係(又，在常數C的數値不為0之情況下，只是會使圖10所示之直線往水平方向平移，並不會改變飽和蒸氣壓p與絶對溫度T之關係存在直線關係的情形)。因此，圖10所示之各氟碳氣體相關之複數實測値之關係，與藉由安托萬方程所規定之直線關係係一致。因此，藉由使用從實測値所外推(extrapolate)之直線，可以定量性地預測沒有實測値之溫度區域的飽和蒸氣壓。
一如從圖10所示之實測値或基於實測値而外推之直線可知，C7 F8 氣體及C6 F6 氣體在電漿處理裝置10所能達成之-50℃以上之溫度下，具有1Torr以下之飽和蒸氣壓。因此，作為第1例之處理氣體，可以使用C7 F8 氣體及C6 F6 氣體。然而，第1例之處理氣體，並不限定於C7 F8 氣體及C6 F6 氣體，只要是在工件台溫度具有1Torr以下之飽和蒸氣壓的任何氟碳氣體，皆可使用作為第1例之處理氣體。
第2例之處理氣體，係烴氣，亦即CX HY 氣體；或含氧烴氣，亦即CX HY OZ 氣體。此處，X、Y、及Z，係1以上之整數。作為第2例的處理氣體，例舉如下：苯(C6 H6 )、n-丁醇(CH3 (CH2 )2 CH2 OH)、2-丁氧基乙醇(CH3 (CH2 )3 OCH2 CH2 OH)、2-乙氧基乙醇(C2 H5 OCH2 CH2 OH)、環己烷(C6 H12 )、二噁烷(OCH2 CH2 OCH2 CH2 )、乙醇(C2 H5 OH)、乙酸乙酯(CH3 CO2 C2 H5 )、乙基苯(C2 H5 C6 H5 )、乙環己烷(C6 H11 C2 H5 )、丁酮(C2 H5 COCH3 )、n-辛烷(CH3 (CH2 )6 CH3 )、1-丙醇(CH3 CH2 CH2 OH)、2-丙醇((CH3 )2 CHOH)、甲苯(C6 H5 CH3 )。
圖11係繪示第2例之處理氣體的飽和蒸氣壓與工件台PD之溫度之關係的圖表。於圖11，繪示在第2例的處理氣體之中，甲醇、乙醇、2-丙醇的飽和蒸氣壓(縱軸，單位為Torr)，與工件台PD的溫度(橫軸，單位為℃)之關係。如圖11所示，第2例之處理氣體同樣係在電漿處理裝置10可達成之-50℃以上之溫度下，具有1Torr以下的飽和蒸氣壓。
第2例之處理氣體，亦可以係如下之處理氣體：相對於該處理氣體所含有之分子中之碳原子的原子數，該分子中之氧原子的原子數係1/2以下。作為該第2例之處理氣體，可以使用在前文例示之氣體之中，除了甲醇以外之氣體。藉由如此之原子數比的處理氣體，可以抑制氧造成之多孔質膜PL的損傷。
於一實施形態之步驟ST1，第1氣體係以如下方式供給至處理容器12內：處理氣體之分壓，會成為在工件台PD的溫度下之該處理氣體的飽和蒸氣壓的20%以上、100%以下之分壓。再者，於步驟ST1，處理容器12內之空間的壓力設定為1Torr，亦即133.3巴斯卡(Pa)以下之壓力。又，於步驟ST1之處理氣體的分壓、工件台PD的溫度、以及處理容器12內之空間的壓力，係對應處理氣體之種類，而從上述數値範圍，設定為適於以液體充滿多孔質膜PL之細孔的數値。藉由該步驟ST1，處理氣體會從多孔質膜PL之表面侵入該多孔質膜PL之細孔內，而侵入細孔內之處理氣體，會因毛細冷凝而在該細孔內液化，成為液體。
再者，藉由將步驟ST1之處理容器12內的空間之壓力設定為1Torr以下的壓力，而使在步驟ST3之處理容器12內的空間之壓力與在步驟ST1之處理容器12內的空間之壓力間的差異縮小。因此，可以縮短從步驟ST1移轉至步驟ST3之際的第1氣體至第2氣體之切換、以及壓力切換所需之時間。亦即，可以縮短步驟ST2所需時間。其結果，可以降低在步驟ST2，多孔質膜PL內之液體的氣化量。
再者，在步驟ST1使用如第2例之處理氣體般可燃性氣體以作為處理氣體之情況下，需要以大量的N2 氣體這類的稀釋氣體來稀釋該處理氣體，而將第1氣體中之處理氣體的濃度設定在爆發臨界濃度以下之濃度，以確保安全。再者，在步驟ST1使用高壓條件之情況下，於執行步驟ST2之際，會需要排出大量的第1氣體，因此隨之而需要排出大量的稀釋氣體。然而，藉由將步驟ST1之處理容器12內的空間之壓力設定為1Torr以下之壓力，而可以降低稀釋氣體的量，進而可以降低第1氣體的總量。
在另一實施形態，第2例之處理氣體係用於步驟ST1，而第1氣體則以如下方式供給至處理容器12內：處理氣體之分壓，會是大於在工件台PD的溫度下之該處理氣體的飽和蒸氣壓之100%的分壓。再者，於此實施形態之步驟ST1，處理容器12內之空間的壓力，係設定為50mTorr(6.666Pa)以下之壓力。以如此之分壓供給之處理氣體，不僅會在多孔質膜PL的細孔內液化，就連在處理容器12內也能液化。然而，由於處理容器12內之壓力係設定為50mTorr以下之低壓，因此在步驟ST1存在於處理容器12內之處理氣體的分子數量本身就少。因此，一方面可以抑制因處理氣體液化所產生之液體不平均地附著在多孔質膜PL的表面而形成微光罩的情形，同時能以液體填充多孔質膜PL的細孔。
以下，針對為評估方法MT而進行之實驗例，加以說明。又，本發明並不限定於此等實施例。
(實驗例1)
於實驗例1，準備了以旋塗成膜法製成之SiOC膜(以下稱為「多孔質膜1」)，以及以CVD法製成之SiOC膜(以下稱為「多孔質膜2」)。然後，以處理容器12內之空間的壓力作為可變參數，執行步驟ST1。於步驟ST1，使用C6 F6 氣體所構成之氣體作為第1氣體。再者，於步驟ST1之第1氣體的流量，設定為30sccm，工件台PD的溫度則設定為-50℃。
然後，在實驗例1，求取執行步驟ST1後之多孔質膜1及多孔質膜2各自的折射指數。於圖12，繪示在實驗例1所求得之折射指數。於圖12，橫軸代表執行步驟ST1時，處理容器12內之空間的壓力；縱軸代表折射指數。在多孔質膜之細孔受到液體填充時之該多孔質膜的折射指數，較細孔未受液體填充時之多孔質膜的折射指數有所增加；但參照圖12所示之圖表得知，特別是在多孔質膜1，當壓力達到約6Pa以上，折射指數會在高數値飽和。此6Pa之壓力，係-50℃下之C6 F6 氣體的飽和蒸氣壓(27Pa)的約20%。因此，實驗例1之結果確認到，藉由以20%以上之分壓對處理容器內供給處理氣體，則可以在多孔質膜之細孔內使處理氣體液化。
(實驗例2及實驗例3)
於實驗例2及實驗例3，準備了以旋塗成膜法製成之SiOC膜，亦即多孔質膜。然後，以如下所示之條件實施方法MT。再者，於比較實驗例1，對於與實驗例2及實驗例3同樣的多孔質膜，僅施用了與實驗例2之步驟ST3相同的步驟。又，步驟ST4之處理，係將執行步驟ST3後之具有多孔質膜的被處理體，搬送至透過真空搬送系統而與用於執行步驟ST1~步驟ST3之電漿處理裝置連接的另一製程處理室，並在該製程處理室執行。
＜實驗例2之條件＞ ・步驟ST1之第1氣體：C6 F6 氣體(50sccm) ・步驟ST1之處理容器12內的壓力：0.1Torr(13.33Pa) ・步驟ST1之工件台PD的溫度：-50℃ ・步驟ST1之處理時間：30秒 ・步驟ST2之第2氣體：NF3 /SiF4 /Ar氣體(100/120/30sccm) ・步驟ST2之處理容器12內的壓力：0.1Torr(13.33Pa) ・步驟ST2之工件台PD的溫度：-50℃ ・步驟ST2之處理時間：10秒 ・步驟ST3之第2氣體：NF3 /SiF4 /Ar氣體(120/100/30sccm) ・步驟ST3之處理容器12內的壓力：0.1Torr(13.33Pa) ・步驟ST3之工件台PD的溫度：-50℃ ・步驟ST3之高頻電力：60MHz，100W ・步驟ST3之高頻偏壓電力：0.4MHz，50W ・步驟ST3之處理時間：3秒 ・序列SQ的執行次數：15次 ・步驟ST4之工件台的溫度：200℃ ・步驟ST4之處理時間：60秒
＜實驗例3之條件＞ ・步驟ST1之第1氣體：2-丙醇(50sccm) ・步驟ST1之處理容器12內的壓力：0.14Torr(18.67Pa) ・步驟ST1之工件台PD的溫度：-20℃ ・步驟ST1之處理時間：30秒 ・步驟ST2之第2氣體：NF3 /SiF4 /Ar氣體(120/100/30sccm) ・步驟ST2之處理容器12內的壓力：0.1Torr(13.33Pa) ・步驟ST2之工件台PD的溫度：-20℃ ・步驟ST2之處理時間：5秒 ・步驟ST3之第2氣體：NF3 /SiF4 /Ar氣體(120/100/30sccm) ・步驟ST3之處理容器12內的壓力：0.1Torr(13.33Pa) ・步驟ST3之工件台PD的溫度：-20℃ ・步驟ST3之高頻電力：60MHz，100W ・步驟ST3之高頻偏壓電力：0.4MHz，50W ・步驟ST3之處理時間：3秒 ・序列SQ的執行次數：15次 ・步驟ST4之工件台的溫度：200℃ ・步驟ST4之處理時間：60秒
於實驗例2及3，係使用FTIR(傅立葉轉換紅外線光譜儀)以分析實施方法MT後之多孔質膜。於圖13之(a)繪示：初始，亦即實驗例2之處理前的多孔質膜、實驗例2之處理後的多孔質膜、及比較實驗例1之處理後的多孔質膜各自之FTIR分析結果的光譜。再者，於圖13之(b)繪示：初始，亦即實驗例3之處理前的多孔質膜、及實驗例3之處理後的多孔質膜各自之FTIR分析結果的光譜。如圖13之(a)所示，比較實驗例1之處理後之多孔質膜的光譜，與初始之多孔質膜的光譜大相逕庭。亦即，確認到藉由不執行步驟ST1而進行步驟ST3之蝕刻，會對多孔質膜造成損傷。相對於此，如圖13之(a)所示，在實驗例2之處理後之多孔質膜的光譜，與初始之多孔質膜的光譜，係大致相同之光譜。再者，如圖13之(b)所示，實驗例3之處理後之多孔質膜的光譜，與初始之多孔質膜之光譜，係大致相同之光譜。因此，確認到如實驗例2及實驗例3般，藉由在步驟ST1利用毛細冷凝而以液體填充多孔質膜之細孔，可以抑制因步驟ST3之蝕刻而造成多孔質膜的損傷之情形。
以上，針對各種實施形態進行了說明，但並不限定於上述實施形態，可以構成為各種變形態樣。例如，於上述之實施形態，係以電漿處理裝置10用於方法MT之實施，但方法MT亦可使用感應耦合型之電漿處理裝置、或藉由微波這類的表面波以產生電漿之電漿處理裝置等等之任何電漿處理裝置實施。
10‧‧‧電漿處理裝置
12‧‧‧處理容器
12e‧‧‧排氣口
12g‧‧‧搬入搬出口
14‧‧‧支持部
18a‧‧‧第1板片
18b‧‧‧第2板片
22‧‧‧直流電源
23‧‧‧切換器
24‧‧‧冷媒流路
26a、26b‧‧‧配管
28‧‧‧氣體供給管路
30‧‧‧上部電極
32‧‧‧絶緣性遮蔽構件
34‧‧‧電極板
34a‧‧‧氣體吐出孔
36‧‧‧電極支持體
36a‧‧‧氣體擴散室
36b‧‧‧氣體通流孔
36c‧‧‧氣體導入口
38‧‧‧氣體供給管
40‧‧‧氣體源群
42‧‧‧閥群
44‧‧‧流量控制器群
46‧‧‧沈積屏蔽
48‧‧‧排氣板片
50‧‧‧排氣裝置
52‧‧‧排氣管
54‧‧‧閘閥
62‧‧‧第1高頻電源
64‧‧‧第2高頻電源
66、68‧‧‧匹配器
MT‧‧‧方法
SQ‧‧‧序列
ST1~ST4、STJ‧‧‧步驟
W‧‧‧晶圓
SB‧‧‧基板
PL‧‧‧多孔質膜
MK‧‧‧光罩
L1‧‧‧第1層
L2‧‧‧第2層
PD‧‧‧工件台
LE‧‧‧下部電極
ESC‧‧‧靜電夾頭
FR‧‧‧對焦環
S‧‧‧處理空間
Cnt‧‧‧控制部
H‧‧‧高位準
L‧‧‧低位準
SR‧‧‧區域
t1~t4‧‧‧時刻
X‧‧‧量
【圖1】繪示一實施形態之多孔質膜之蝕刻方法的流程圖。 【圖2】繪示被處理體之一例的剖面圖。 【圖3】概略繪示一實施形態之電漿處理裝置的圖。 【圖4】與圖1所示方法相關之一例的時序表。 【圖5】繪示執行圖1所示方法之各步驟後的被處理體之狀態的剖面圖。 【圖6】繪示執行圖1所示方法之各步驟後的被處理體之狀態的剖面圖。 【圖7】繪示執行圖1所示方法之各步驟後的被處理體之狀態的剖面圖。 【圖8】繪示執行圖1所示方法之各步驟後的被處理體之狀態的剖面圖。 【圖9】繪示執行圖1所示方法之各步驟後的被處理體之狀態的剖面圖。 【圖10】繪示各種氟碳氣體的飽和蒸氣壓與工件台PD之溫度之關係的圖表。 【圖11】繪示第2例之處理氣體的飽和蒸氣壓與工件台PD之溫度之關係的圖表。 【圖12】繪示在實驗例1所求得之折射指數的圖表。 【圖13】(a)、(b)繪示實驗例2之處理後的多孔質膜、實驗例3之處理後的多孔質膜、及比較實驗例1之處理後的多孔質膜之FTIR分析結果的圖表。
MT‧‧‧方法
SQ‧‧‧序列
ST1~ST4、STJ‧‧‧步驟

Claims (10)

  1. 一種多孔質膜之蝕刻方法，包括以下步驟： 對容納具有該多孔質膜之被處理體的電漿處理裝置之處理容器內，供給第1氣體之步驟；以及 於該處理容器內產生蝕刻該多孔質膜用的第2氣體之電漿的步驟； 該第1氣體，係由「在該處理容器內將該被處理體載置在上面之工件台的溫度下具有133.3巴斯卡以下的飽和蒸氣壓」之處理氣體所構成、或包含該處理氣體； 於供給該第1氣體之該步驟，不產生電漿，而對該處理容器內供給之該處理氣體的分壓係在該飽和蒸氣壓的20%以上。
  2. 如申請專利範圍第1項之多孔質膜之蝕刻方法，其中，反覆執行一序列，該序列包含：供給該第1氣體之該步驟、以及產生該第2氣體之電漿之該步驟。
  3. 如申請專利範圍第1或2項之多孔質膜之蝕刻方法，其中，在供給該第1氣體之該步驟與產生該第2氣體之電漿之該步驟之間，更包括以下步驟：不產生電漿，而對該處理容器內供給該第2氣體之步驟。
  4. 如申請專利範圍第1或2項之多孔質膜之蝕刻方法，其中，在供給該第1氣體之該步驟中之該處理容器內之空間的壓力，係133.3巴斯卡以下。
  5. 如申請專利範圍第1或2項之多孔質膜之蝕刻方法，其中，在產生該第2氣體之電漿之該步驟中之該處理容器內之空間的壓力，係40巴斯卡以下。
  6. 如申請專利範圍第1或2項之多孔質膜之蝕刻方法，其中，該處理氣體，包含氟碳氣體。
  7. 如申請專利範圍第6項之多孔質膜之蝕刻方法，其中，該氟碳氣體，包含C7 F8 氣體及C6 F6 氣體中的至少其中一種； 在供給該第1氣體之該步驟，對該處理容器內供給之該處理氣體的分壓，係該飽和蒸氣壓的100%以下。
  8. 如申請專利範圍第1或2項之多孔質膜之蝕刻方法，其中，該處理氣體係烴氣、或含氧烴氣。
  9. 如申請專利範圍第8項之多孔質膜之蝕刻方法，其中，相對於該處理氣體所含有之分子中之碳原子的原子數，該分子中之氧原子的原子數係在1/2以下。
  10. 如申請專利範圍第1或2項之多孔質膜之蝕刻方法，其中，更包括以下步驟：使源自該處理氣體之該多孔質膜中之液體氣化而產生氣體，並排出該氣體之步驟。
TW105111422A 2015-04-20 2016-04-13 多孔質膜之蝕刻方法 TWI686862B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-085878 2015-04-20
JP2015085878A JP6499001B2 (ja) 2015-04-20 2015-04-20 多孔質膜をエッチングする方法

Publications (2)

Publication Number Publication Date
TW201705272A true TW201705272A (zh) 2017-02-01
TWI686862B TWI686862B (zh) 2020-03-01

Family

ID=55860688

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105111422A TWI686862B (zh) 2015-04-20 2016-04-13 多孔質膜之蝕刻方法

Country Status (6)

Country Link
US (2) US9859102B2 (zh)
EP (1) EP3086358A1 (zh)
JP (1) JP6499001B2 (zh)
KR (1) KR102424480B1 (zh)
CN (2) CN107749389B (zh)
TW (1) TWI686862B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI813607B (zh) * 2017-12-27 2023-09-01 日商東京威力科創股份有限公司 蝕刻方法及蝕刻裝置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6499001B2 (ja) * 2015-04-20 2019-04-10 東京エレクトロン株式会社 多孔質膜をエッチングする方法
JP6875152B2 (ja) * 2017-03-03 2021-05-19 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード 多孔質膜封孔方法および多孔質膜封孔用材料
JP6441994B2 (ja) * 2017-05-16 2018-12-19 東京エレクトロン株式会社 多孔質膜をエッチングする方法
JP6836959B2 (ja) * 2017-05-16 2021-03-03 東京エレクトロン株式会社 プラズマ処理装置、処理システム、及び、多孔質膜をエッチングする方法
JP6961834B2 (ja) * 2018-09-20 2021-11-05 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法およびプログラム
JP6666601B2 (ja) * 2018-11-22 2020-03-18 東京エレクトロン株式会社 多孔質膜をエッチングする方法
JP7387377B2 (ja) 2019-10-18 2023-11-28 キオクシア株式会社 プラズマエッチング方法及びプラズマエッチング装置
US11227774B2 (en) * 2019-12-05 2022-01-18 Tokyo Electron Limited Methods and systems for etching silicon cyanide (SiCN) with multi-color selectivity
US11087989B1 (en) 2020-06-18 2021-08-10 Applied Materials, Inc. Cryogenic atomic layer etch with noble gases

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6099328A (ja) * 1983-11-04 1985-06-03 Toyota Central Res & Dev Lab Inc 凝縮性ガス分離装置
JPWO2002049089A1 (ja) * 2000-12-14 2004-04-15 東京エレクトロン株式会社 多孔質絶縁膜のエッチング方法、デュアルダマシンプロセスおよび半導体装置
US6541842B2 (en) * 2001-07-02 2003-04-01 Dow Corning Corporation Metal barrier behavior by SiC:H deposition on porous materials
US7442756B2 (en) * 2002-06-20 2008-10-28 Infineon Technologies Ag Polymer for sealing porous materials during chip production
US20040071878A1 (en) * 2002-08-15 2004-04-15 Interuniversitair Microelektronica Centrum (Imec Vzw) Surface preparation using plasma for ALD Films
CN100398238C (zh) * 2003-06-06 2008-07-02 住友电气工业株式会社 穿孔的多孔树脂基材及穿孔内壁面导电化的多孔树脂基材的制法
WO2005053009A1 (ja) * 2003-11-28 2005-06-09 Nec Corporation 多孔質絶縁膜及びその製造方法並びに多孔質絶縁膜を用いた半導体装置
JP2005277375A (ja) * 2004-02-27 2005-10-06 Nec Electronics Corp 半導体装置の製造方法
US7238382B2 (en) * 2004-07-30 2007-07-03 Tokyo Electron Limited Method and system for characterizing porous materials
US7132374B2 (en) * 2004-08-17 2006-11-07 Cecilia Y. Mak Method for depositing porous films
US7288483B1 (en) * 2006-03-28 2007-10-30 Tokyo Electron Limited Method and system for patterning a dielectric film
JP4977508B2 (ja) * 2007-03-26 2012-07-18 アイメック ダメージの入った多孔性誘電体の処理方法
JP5141868B2 (ja) * 2007-03-29 2013-02-13 Ｔｄｋ株式会社 粉体の乾燥方法、及び希土類焼結磁石の製造方法
US7807579B2 (en) * 2007-04-19 2010-10-05 Applied Materials, Inc. Hydrogen ashing enhanced with water vapor and diluent gas
JP2009106893A (ja) * 2007-10-31 2009-05-21 Mitsubishi Electric Corp 吸着素子および冷凍サイクル装置ならびに吸着素子の製造方法
JP4723678B2 (ja) * 2008-02-15 2011-07-13 キヤノンアネルバ株式会社 金属埋め込み方法及び凹部に金属を堆積させるための装置
JP5823160B2 (ja) * 2011-05-11 2015-11-25 東京エレクトロン株式会社 堆積物除去方法
US8968864B2 (en) * 2011-09-23 2015-03-03 Imec Sealed porous materials, methods for making them, and semiconductor devices comprising them
JP5859262B2 (ja) * 2011-09-29 2016-02-10 東京エレクトロン株式会社 堆積物除去方法
EP2595182B1 (en) * 2011-11-15 2016-09-14 Imec Protective treatment for porous materials
EP2806454B1 (en) * 2012-01-17 2016-09-14 Mitsui Chemicals, Inc. Semiconductor sealing composition and method for producing a semiconductor device
JP6017170B2 (ja) * 2012-04-18 2016-10-26 東京エレクトロン株式会社 堆積物除去方法及びガス処理装置
US8785215B2 (en) * 2012-05-31 2014-07-22 Asm Ip Holding B.V. Method for repairing damage of dielectric film by cyclic processes
KR102120626B1 (ko) * 2013-04-24 2020-06-09 에이지씨 가부시키가이샤 반사 방지층이 형성된 기재
US9538586B2 (en) * 2013-04-26 2017-01-03 Applied Materials, Inc. Method and apparatus for microwave treatment of dielectric films
US8932934B2 (en) * 2013-05-28 2015-01-13 Global Foundries Inc. Methods of self-forming barrier integration with pore stuffed ULK material
EP2849212B1 (en) 2013-09-17 2018-05-23 IMEC vzw Protection of porous substrates before treatment
EP2884523B1 (en) * 2013-12-16 2020-02-05 IMEC vzw Method for activating a porous layer surface
US20160049293A1 (en) * 2014-08-14 2016-02-18 Air Products And Chemicals, Inc. Method and composition for providing pore sealing layer on porous low dielectric constant films
US9478414B2 (en) * 2014-09-26 2016-10-25 Asm Ip Holding B.V. Method for hydrophobization of surface of silicon-containing film by ALD
EP3070735B1 (en) * 2015-03-17 2020-11-18 IMEC vzw Protection of porous substrates during plasma etching
JP6600480B2 (ja) * 2015-04-20 2019-10-30 東京エレクトロン株式会社 被処理体を処理する方法
JP6499001B2 (ja) * 2015-04-20 2019-04-10 東京エレクトロン株式会社 多孔質膜をエッチングする方法
US9916977B2 (en) * 2015-11-16 2018-03-13 Lam Research Corporation Low k dielectric deposition via UV driven photopolymerization

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI813607B (zh) * 2017-12-27 2023-09-01 日商東京威力科創股份有限公司 蝕刻方法及蝕刻裝置

Also Published As

Publication number Publication date
US10236162B2 (en) 2019-03-19
US9859102B2 (en) 2018-01-02
CN106067410B (zh) 2018-01-02
JP2016207768A (ja) 2016-12-08
US20160307732A1 (en) 2016-10-20
EP3086358A1 (en) 2016-10-26
TWI686862B (zh) 2020-03-01
KR20160124678A (ko) 2016-10-28
CN107749389A (zh) 2018-03-02
CN107749389B (zh) 2019-09-24
JP6499001B2 (ja) 2019-04-10
KR102424480B1 (ko) 2022-07-22
CN106067410A (zh) 2016-11-02
US20180082823A1 (en) 2018-03-22

Similar Documents

Publication Publication Date Title
TWI686862B (zh) 多孔質膜之蝕刻方法
TWI657499B (zh) 蝕刻方法
TWI684219B (zh) 被處理體之處理方法
JP6431557B2 (ja) プラズマ処理装置及びプラズマ処理方法
WO2010047308A1 (ja) プラズマエッチング方法及びプラズマエッチング装置
TW201543571A (zh) 蝕刻方法
KR20160041778A (ko) 피처리체를 처리하는 방법
TW201705273A (zh) 蝕刻有機膜之方法
TWI766866B (zh) 蝕刻方法
KR101540816B1 (ko) 플라즈마 에칭 방법, 컴퓨터 기억 매체 및 플라즈마 에칭 장치
JP2007234770A (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
JP2015079793A (ja) プラズマ処理方法
TWI745590B (zh) 蝕刻多孔質膜之方法
JP2023053351A (ja) プラズマ処理装置