TW201703118A - 氮化物半導體模板及其製造方法、以及 磊晶晶圓 - Google Patents

氮化物半導體模板及其製造方法、以及 磊晶晶圓 Download PDF

Info

Publication number
TW201703118A
TW201703118A TW105105892A TW105105892A TW201703118A TW 201703118 A TW201703118 A TW 201703118A TW 105105892 A TW105105892 A TW 105105892A TW 105105892 A TW105105892 A TW 105105892A TW 201703118 A TW201703118 A TW 201703118A
Authority
TW
Taiwan
Prior art keywords
nitride semiconductor
substrate
semiconductor layer
hetero
layer
Prior art date
Application number
TW105105892A
Other languages
English (en)
Inventor
Shusei Nemoto
Taichiro Konno
Hajime Fujikura
Original Assignee
Sumitomo Chemical Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co filed Critical Sumitomo Chemical Co
Publication of TW201703118A publication Critical patent/TW201703118A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

在本發明的一實施態樣中，提供一種氮化物半導體模板，其具有：異質基板11；第一氮化物半導體層13，其被形成於異質基板11的面11a上，由氮化物半導體所構成，厚度的面內偏差為4.0%以下；及，第二氮化物半導體層15，其被形成於包含異質基板11的面11b的外周之環狀區域上，由前述氮化物半導體所構成，厚度為1μm以上。

Description

氮化物半導體模板及其製造方法、以及 磊晶晶圓
本發明有關於一種氮化物半導體模板及其製造方法、以及磊晶晶圓。
氮化鎵(GaN)、氮化鋁鎵(AlGaN)、氮化銦鎵(InGaN)等氮化物半導體，作為可發出紅色至紫外光之發光元件材料而受到關注。
作為氮化物半導體結晶的成長法之一，有以金屬氯化物氣體與氨作為原料之氫化物氣相磊晶(Hydride Vapor Phase Epitaxy，HVPE)法。利用HVPE法時的結晶成長速度為10μm/hr以上至100μm/hr以上，遠大於有機金屬氣相磊晶(Metal-Organic Vapor Phase Epitaxy，MOVPE)法和分子束磊晶(Molecular Beam Epitaxy，MBE)法的典型結晶成長速度也就是數μm/hr(微米/小時)。
因此，HVPE法，常用於製造例如GaN獨立基板(參閱例如專利文獻1)和AlN獨立式基板(AlN self-supporting substrate)等。此處所謂的獨立式基板，是 指一種可保持自身形狀並具有不會在處理(handling)中發生狀況的強度的基板。
又，由氮化物半導體所構成的發光二極體(light-emitting diode，LED)，通常形成於藍寶石基板上，但是當其結晶成長時，在基板的表面上形成緩衝層後，於其上依序形成包含n型包覆層之厚度10~15μm左右的厚GaN層、InGaN/GaN多量子阱的發光層(合計厚度為數百奈米)、及p型包覆層(厚度為200~500nm)。發光層的下側的GaN層較厚的理由，在於用來改善藍寶石基板上的GaN的結晶性等。
當利用MOVPE法來進行結晶成長時，典型需要6小時左右的時間，以形成上述LED的結構，但其中一半左右是用於成長被稱作模板(亦即，發光層的下側的GaN層)所需的時間。由以上可知，若可對模板部分的成長應用成長速度非常快的HVPE法，則能夠大幅縮短成長時間，並能夠顯著降低LED晶圓的製造成本。
另一方面，當製造氮化物半導體模板時，會發生如下問題：不論結晶成長方法為何，因藍寶石與氮化物半導體層的熱膨脹係數明顯不同，而導致產生翹曲。例如，當使厚度10~15μm左右的GaN層，在直徑50.8mm、厚度430μm±15μm的一般尺寸的藍寶石基板上成長時，會產生大約120~180μm的翹曲；當使該GaN層在直徑100mm、厚度650μm±20μm的藍寶石基板上成長時，會產生大約260~400μm的翹曲；當使該GaN層在直徑150mm、 厚度1300μm±25μm的藍寶石基板上成長時，產生大約160~240μm的翹曲。
為了減少此翹曲量，一般考慮採用加厚藍寶石基板、或薄化氮化物半導體層這樣的應對方法，但會發生下述問題：若加厚藍寶石基板則會導致成本增加，而若薄化氮化物半導體層則會導致結晶品質降低。
又，作為用於減少氮化物半導體模板的翹曲之其他方法，已知以下方法：在基板的背面形成應力抵消層(參閱例如專利文獻2)、及在基板的背面與側面形成應力緩和層(參閱例如專利文獻3)。
[先前技術文獻]
(專利文獻)
專利文獻1：日本特許第3886341號公報
專利文獻2：日本特開2003-113000號公報
專利文獻3：日本特開2006-278999號公報
在專利文獻2所揭示的方法中，在使氮化物半導體層成長於基板的表面之前，需要在基板的背面形成應力抵消層。在專利文獻3所揭示的方法中，在使氮化物半導體層成長於基板的表面之後，需要在基板的背面與側面形成應力緩和層。由於應力抵消層和應力緩和層是利用與氮化物半導體層不同的另一步驟來形成，因此，氮化物半導體模板製造步驟整體的產率大幅降低。
本發明的目的之一在於提供一種氮化物半導體模板及其製造方法、以及包含該氮化物半導體模板之磊晶晶圓，該氮化物半導體模板能夠降低翹曲且保持良好的氮化物半導體層的結晶性，同時不會大幅降低產率地進行製造。
依據本發明的一實施方式，提供[1]~[6]所述的氮化物半導體模板。又，依據本發明的其他實施方式，提供[7]所述的磊晶晶圓、及[8]~[11]所述的氮化物半導體模板的製造方法。
[1]一種氮化物半導體模板，其具有：異質基板；第一氮化物半導體層，其被形成於前述異質基板的一面上，由氮化物半導體所構成，厚度的面內偏差為4.0%以下；及，第二氮化物半導體層，其被形成於包含前述異質基板的另一面的外周之環狀區域上，由前述氮化物半導體所構成，厚度為1μm以上。
[2]如[1]所述之氮化物半導體模板，其中，前述異質基板包含圓形基板；前述環狀區域，包含前述另一面中的圓的外側的區域，該圓是以前述異質基板的中心為中心並將自前述異質基板的半徑減去2mm後的長度設為半徑之圓。
[3]如[1]或[2]所述之氮化物半導體模板，其中，前述另一面的前述環狀區域所包圍之區域的形狀，是以前述異質基板的中心為中心之圓。
[4]如[1]~[3]中任一項所述之氮化物半導體模板，其中，翹曲量(Warp)為100μm以下。
[5]如[4]所述之氮化物半導體模板，其中，前述第一氮化物半導體層與前述第二氮化物半導體層的厚度差為5μm以下。
[6]如[1]~[5]中任一項所述之氮化物半導體模板，其中，前述氮化物半導體包含氮化鎵(GaN)。
[7]一種磊晶晶圓，其具有如[1]~[6]中任一項所述之氮化物半導體模板、及被形成於前述半導體模板上之發光層。
[8]一種氮化物半導體模板的製造方法，其包含以下步驟：在異質基板的一面上，使由氮化物半導體所構成且厚度的面內偏差為4.0%以下的第一氮化物半導體層成長；及，在包含前述異質基板的另一面的外周之環狀區域上，使由前述氮化物半導體所構成且厚度1μm以上的第二氮化物半導體層成長。
[9]如[8]所述之氮化物半導體模板的製造方法，其中，在相對於其基體的上表面傾斜0.5°以上且30°以下的角度的狀態下，使前述異質基板保持在基板架上，並一邊使前述基板架作面內旋轉一邊自相對於前述基板架的基體的上表面為平行的方向、垂直的方向、或該兩個方向，流入原料氣體，來使前述第一氮化物半導體層和第二氮化物半導體層成長。
[10]如[8]或[9]所述之半導體模板的製造方法，其中，前述異質基板包含圓形基板、或具有定向平面與指標平面中的至少任一者之圓形基板；前述環狀區域，包含前述另一面中的圓的外側的區域，該圓是以前述異質基板的中心為中心並將自前述異質基板的半徑減去2mm後的長度設為半徑之圓。
[11]如[8]~[10]中任一項所述之氮化物半導體模板的製造方法，其中，前述另一面的前述環狀區域所包圍之區域的形狀，是以前述異質基板的中心為中心之圓。
依據本發明的一實施方式，提供一種氮化物半導體模板及其製造方法、以及包含該氮化物半導體模板之磊晶晶圓，該氮化物半導體模板能夠降低翹曲且保持良好的氮化物半導體層的結晶性，同時不會大幅降低產率地進行製造。
1‧‧‧HVPE裝置
2‧‧‧反應爐
3a‧‧‧原料區域
3b‧‧‧成長區域
4a‧‧‧加熱器
5‧‧‧托盤
5a、51a、11a、11b‧‧‧面
5b‧‧‧旋轉軸
6‧‧‧氣體供給管線
6a‧‧‧摻雜管線
6b‧‧‧V族管線
6c‧‧‧III族(Ga)管線
6d‧‧‧III族(Al)管線
7a‧‧‧Ga溶融液
7、8‧‧‧槽
8a‧‧‧Al顆粒
9‧‧‧管線
10、50‧‧‧氮化物半導體模板
11‧‧‧異質基板
11c‧‧‧定向平面
11d‧‧‧圓
12、14、52‧‧‧緩衝層
13‧‧‧第一氮化物半導體層
15‧‧‧第二氮化物半導體層
20‧‧‧磊晶晶圓
21‧‧‧n型層
22‧‧‧發光層
23‧‧‧p型層
24‧‧‧接觸層
30‧‧‧發光元件
31‧‧‧透明電極
32‧‧‧p側電極墊
33‧‧‧n側電極墊
40、41、60‧‧‧基板架
41a、41b、42a、42b、43a、43b‧‧‧突起部
41c、42c、43c、60b‧‧‧基體
51‧‧‧異質基板
53‧‧‧氮化物半導體層
60a‧‧‧柱坑
第1圖是表示以往案例的氮化物半導體模板的垂直剖面圖。
第2圖是表示本發明的第一實施方式的氮化物半導體模板的垂直剖面圖。
第3(a)圖是表示自背面側觀察而得的氮化物半導體模板的平面圖。
第3(b)圖是表示在背面中，以異質基板的中心為中心，將自異質基板的半徑減去2mm後的長度設為半徑之圓的說明圖。
第4圖是表示用於製造本發明的第一實施方式的半導體模板之HVPE裝置的垂直剖面圖。
第5圖是表示本發明的第二實施方式的發光元件用的磊晶晶圓的垂直剖面圖。
第6圖是表示本發明的第二實施方式的發光元件的垂直剖面圖。
第7(a)圖是表示被保持於實施例1的基板架上的異質基板的俯視圖。
第7(b)圖是表示被保持於實施例1的基板架上的異質基板的側視圖。
第8(a)圖是表示被保持於實施例2的基板架上的異質基板的俯視圖。
第8(b)圖是表示被保持於實施例2的基板架上的異質基板的側視圖。
第9(a)圖是表示被保持於實施例3的基板架上的異質基板的俯視圖。
第9(b)圖是表示被保持於實施例3的基板架上的異質基板的側視圖。
第10(a)圖是表示被保持於比較例1的基板架上的異質基板的俯視圖。
第10(b)圖是表示被保持於比較例1的基板架上的異質基板的垂直剖面圖。
第1圖是表示以往案例的氮化物半導體模板50的垂直剖面圖。
氮化物半導體模板50，具有：藍寶石基板、矽(Si)基板、碳化矽(SiC)基板等異質基板51；及，氮化物半導體層53，其隔著緩衝層52，藉由磊晶成長而被形成於異質基板51的一面51a上。
由於異質基板51與氮化物半導體層53的熱膨脹係數不同，因此，氮化物半導體層53成長後，若溫度自高溫狀態降溫至室溫，則氮化物半導體模板50會發生翹曲。
例如，藍寶石的熱膨脹係數，在a軸方向上是7.5×10-6/K，在c軸方向上是8.5×10-6/K，相對於此，GaN的熱膨脹係數，在a軸方向上是5.59×10-6/K，在c軸方向上是3.17×10-6/K，比藍寶石結晶的熱膨脹係數小。
因此，當異質基板51是c面藍寶石基板且氮化物半導體層53是c面GaN基板時，如第1圖所示，會在氮化物半導體模板50上，於氮化物半導體層53的成長面也就是面51a側，發生成為凸狀的翹曲。
此氮化物半導體模板50的翹曲，會隨著氮化物半導體層53的厚度增加而變大。另一方面，為了提高氮化物半導體層53的結晶性，被要求增加氮化物半導體層53的厚度。因此，提高氮化物半導體層53的結晶性與降低氮化物半導體模板50的翹曲，兩者存在權衡取捨(trade-off)的關係。
例如，在將氮化物半導體模板50(其氮化物半導體層53為GaN層)用於LED(發光二極體，light emitting diode)的製造時，一般而言，氮化物半導體層53的(0004)面的X射線搖擺曲線的半寬度為300arcsec(弧秒)以下，較佳為(10-12)面的X射線搖擺曲線的半寬度為400arcsec以下。並且，為了使氮化物半導體層53具有此種程度的結晶性，要求厚度為5μm以上，較佳為10μm以上，因此，氮化物半導體模板50的翹曲必然變大。
以下，對本發明的實施方式的氮化物半導體模板進行說明，該氮化物半導體模板可降低翹曲且能保持良好的氮化物半導體層的結晶性地進行製造。
[第一實施方式]
(氮化物半導體模板的構造)
第2圖是表示本發明的第一實施方式的氮化物半導體模板10的垂直剖面圖。
如第2圖所示，氮化物半導體模板10，具有：異質基板11；第一氮化物半導體層13，其隔著緩衝層12而被形成於異質基板11的一面11a上，厚度的面內偏差為 4.0%以下；及，第二氮化物半導體層15，其隔著緩衝層14而被形成於異質基板11的另一面11b上，厚度為1μm以上。
以下說明第一氮化物半導體層13的厚度的面內偏差的計算方法。首先，以第一氮化物半導體層13的表面的中心為中心，在將自第一氮化物半導體層13的半徑減去3mm後的長度設為半徑之圓的內側的區域內，於彼此正交的x軸方向和y軸方向畫線，並測定將該等線段分別作5等分的總計9處測定點中的膜厚。並且，將所求得的9點的膜厚的標準偏差的值除以9點的膜厚的平均值而得之值，作為第一氮化物半導體層13的厚度的面內偏差。
異質基板11是由藍寶石基板、SiC基板等氮化物半導體以外的材料所構成之基板。異質基板11可為一般的平坦基板也就是平板藍寶石基板(Flat Sapphire Substrate，FSS)，亦可為表面形成有複數個凸部之圖案化藍寶石基板(Patterned Sapphire Substrate，PSS)。
又，異質基板11可為面11a與面11b兩者均為鏡面之雙面鏡面基板，亦可為面11a為鏡面而面11b為研磨蝕刻面之單面鏡面基板。然而，當為單面鏡面基板時，依據面11b的面狀態，第一氮化物半導體層13與第二氮化物半導體層15的成長速度的差異可能會過大，此時，亟需於確認成長速度後，調整成長條件，以使第一氮化物半導體層13與第二氮化物半導體層15的厚度差不會過大。
又，異質基板11，典型為圓形基板，但亦可為具有其他形狀的基板。此處，圓形基板包含定向平面與指標平面中的至少任一者所形成之圓形基板。
第一氮化物半導體層13與第二氮化物半導體層15同為由氮化物半導體所構成，在相同步驟中被同時地形成。此處，構成第一氮化物半導體層13和第二氮化物半導體層15之氮化物半導體，是具有以AlxInyGazN(0≦x≦1，0≦y<1，0≦z≦1，x+y+z≦1)所表示的組成之物質，亦可含有摻雜劑。典型為，第一氮化物半導體層13和第二氮化物半導體層15，由不含有摻雜劑之GaN所構成。
緩衝層12與緩衝層14，是作為對構成異質基板11之藍寶石等的結晶、與構成第一氮化物半導體層13和第二氮化物半導體層15之氮化物半導體的結晶，發揮緩衝作用的材料所構成。
緩衝層12與緩衝層14，由相同材料所構成，在相同步驟中被同時地形成。典型為，緩衝層12和緩衝層14由氮化物半導體所構成，例如，當異質基板11是否由藍寶石所構成而第一氮化物半導體層13和第二氮化物半導體層15是由GaN所構成時，緩衝層12和緩衝層14是由AlN所構成。
第3(a)圖是表示自面11b側觀察而得的氮化物半導體模板10的平面圖。第3(a)圖是異質基板11為具有定向平面之圓形基板時的例子。
如第3(a)圖所示，第二氮化物半導體層15，被形成於包含面11b的外周之環狀區域上。亦即，第二氮化物半導體層15的形狀為環狀。
藉由使第二氮化物半導體層15與第一氮化物半導體層13同時成長，能夠降低氮化物半導體模板10的翹曲。其原因在於，因第二氮化物半導體層15與異質基板11的熱膨脹係數的差異而產生於氮化物半導體模板10內的應力，朝向抵消因第一氮化物半導體層13與異質基板11的熱膨脹係數的差異而產生的應力的方向作用。
藉由將第二氮化物半導體層15形成為環狀，能夠降低因第二氮化物半導體層15與異質基板11的熱膨脹係數的差異而產生的應力的異向性，並有效降低氮化物半導體模板10的翹曲。
依據第二氮化物半導體層15的大小等的不同，降低氮化物半導體模板10的翹曲的效果可能會有差異，但本發明人可確認：當異質基板11為圓形基板、或如第3(a)圖所示的具有定向平面11c之圓形基板時，相較於上述環狀區域為包含面11b中的圓的外側的區域時，可獲得更優秀的效果，其中，該圓是以異質基板11的中心為中心並將自異質基板11的半徑減去2mm後的長度設為半徑之圓。
第3(b)圖是表示在面11b中，以異質基板11的中心O為中心，並將自異質基板11的半徑減去2mm後的長度設為半徑之圓11d的說明圖。
如第3(b)圖所示，異質基板11具有定向平面11c，但是其中心O與形成定向平面11c之前的狀態中的中心相同。又，圖中的R是表示異質基板11的半徑，亦即中心O與外周的圓弧部分之間的距離。
如上所述，若形成有第二氮化物半導體層15之環狀區域，是包含面11b中的圓11d的外側的區域之區域，則不論其形狀和大小，皆可獲得優秀的降低氮化物半導體模板10的翹曲的效果，但是如第3(a)圖所示，面11b的環狀區域所包圍之區域的形狀，更佳是以中心O為中心之圓。此時，第二氮化物半導體層15的形狀為大致同心圓(當不具有定向平面11c時為同心圓)。
當氮化物半導體模板10的翹曲的位移的分佈為同心圓狀時，翹曲對結晶品質等的影響將被抑制在最低。藉由使第二氮化物半導體層15的形狀為大致同心圓，能夠使殘留於氮化物半導體模板10中的翹曲的位移的分佈為同心圓狀。
再者，由本發明人確認到：當上述環狀區域含有在面11b中的以異質基板11的中心為中心並將自異質基板11的半徑減去2mm後的長度設為半徑之圓的外側的區域，且面11b的環狀區域所包圍的區域的形狀是以中心O為中心之圓時，能夠與在面11b整個面上形成第二氮化物半導體層15時大致相同程度地降低氮化物半導體模板10的翹曲。
進一步，亦確認到：當異質基板11為具有一般規格厚度(例如，直徑50.8mm時為430μm±15μm，直徑100mm時為650μm±20μm，直徑150mm時為1300μm±25μm)之藍寶石基板時，除上述條件以外，藉由使第一氮化物半導體層13與第二氮化物半導體層15的厚度差為5μm以下，氮化物半導體模板10的翹曲量(Warp)被抑制在大約100μm以下；藉由使第一氮化物半導體層13與第二的氮化物半導體層15的厚度差為1μm以下，氮化物半導體模板10的翹曲量(Warp)被抑制在大約30μm以下。此處，表示翹曲量之Warp，是自氮化物半導體模板10的表面的3點基準平面至最高點的距離、與至最低點的距離的絕對值的合計。3點基準平面的3點，是被設定於氮化物半導體模板10的表面上的3個點，以氮化物半導體模板10的表面的中心為中心，並在將氮化物半導體模板10的半徑的97%的長度設為半徑之圓上，以120°間隔來設定。
當實施使發光層成長於氮化物半導體模板10上的LED製作製程時，若氮化物半導體模板10的翹曲量(Warp)大於100μm，則會產生以下問題：發光層的成長的面內的均勻性降低，在製程中，異質基板11的背面吸附變難等。因此，氮化物半導體模板10的翹曲量(Warp)較佳為100μm以下。
再者，當異質基板11的厚度比一般規格厚度薄時，即便使第一氮化物半導體層13與第二氮化物半導體層15的厚度差為5μm以下，氮化物半導體模板10的翹曲量 (Warp)仍有可能大於100μm，在此情況下，藉由使第一氮化物半導體層13與第二氮化物半導體層15的厚度差更小，能夠將氮化物半導體模板10的翹曲量(Warp)抑制在100μm以下。藉由使用薄型異質基板11，能夠降低異質基板11的價格。
又，如上所述，第二氮化物半導體層15的厚度為1μm以上。其原因在於，若第二氮化物半導體層15的厚度小於1μm，則即便使第一氮化物半導體層13與第二氮化物半導體層15的厚度差變小，降低氮化物半導體模板10的翹曲量的效果仍會變小。
如以往的氮化物半導體模板的製作製程般，即便使氮化物半導體層僅成長在基板的表面時，仍有微量的原料氣體繞到(wrapping-around)基板的背面側，於是會有數奈米至數十奈米厚度的層成長，但是即便第一氮化物半導體層13與第二氮化物半導體層15的厚度差較小，降低氮化物半導體模板10的翹曲量的效果仍較小。
(氮化物半導體模板的製造方法)
在本實施方式的氮化物半導體模板10的製造中，是使氮化物半導體層成長在基板的雙面，因此，相較於使氮化物半導體層僅成長在基板的一面時，結晶成長速度更慢。因此，當製造氮化物半導體模板10時，相較於MOVPE法和MBE法等，較佳是使用結晶成長速度非常快的HVPE法。以下，對使用HVPE法時的氮化物半導體模板10的製造方法的例子進行說明。
[HVPE裝置的構造]
第4圖是表示用於製造本發明的第一實施方式的半導體模板10之HVPE裝置1的垂直剖面圖。
HVPE裝置1，在反應爐2內，具有：原料區域3a，其生成原料氣體，該原料氣體為緩衝層12、第一氮化物半導體層13、緩衝層14及第二氮化物半導體層15的原料氣體；及，成長區域3b，其要被設置異質基板11，用以實施緩衝層12、第一氮化物半導體層13、緩衝層14及第二氮化物半導體層15的結晶成長。
原料區域3a與成長區域3b，分別藉由加熱器4a與加熱器4b，分別加熱至例如大約850℃與1120℃。原料區域3a位於流入原料氣體等的流路的上游，成長區域3b位於下游。
又，在HVPE裝置1中，自原料區域3a向成長區域3b，設置有摻雜管線6a、V族管線6b、III族(Ga)管線6c、III族(Al)管線6d的4系統的氣體供給管線6。
自V族管線6b，供給氮源也就是NH3氣體、及作為載氣之氫氣、氮氣或它們的混合氣體。
自III族管線6c，供給HCl氣體、及作為載氣之氫氣、氮氣或它們的混合氣體。在III族管線6c的途中，存在加入金屬鎵(Ga)之槽7，其槽7中含有Ga溶融液7a。藉由向III族管線6c流入HCl氣體，金屬Ga發生反應後生成GaCl氣體，被送至成長區域3b。
自III族管線6d，供給HCl氣體、及作為載氣之氫氣、氮氣或它們的混合氣體。在III族管線6d的途中，存在加入金屬鋁(Al)之槽8，其槽8中含有固體的Al顆粒8a。藉由向III族管線6d流入HCl氣體，金屬Al發生反應而生成AlCl3氣體，並被送至成長區域3b。
自摻雜管線6a，當使不包含未摻雜GaN層(un-GaN層)等摻雜劑之結晶層成長時，導入例如氫/氮的混合氣體；當使包含n型GaN層等摻雜劑之結晶層成長時，導入例如Si源也就是二氯矽烷氣體(氫稀釋，100ppm)、HCl氣體、氫氣及氮氣。又，當進行烘烤以移除結晶成長之後附著於HVPE裝置1內的GaN系的附著物時，自摻雜管線6a導入HCl氣體、氫氣及氮氣。
在成長區域3b，設置有以3~100r/min左右的旋轉數進行面內旋轉的托盤5，在平行於氣體供給管線6的出口部分之托盤5的面5a上，設置有基板保持用的基板架40，藉由基板架40來保持異質基板11。在托盤5的面5a上，設有用於安裝基板架40之卡合部。
藉由自氣體供給管線6的出口導入之各種原料氣體在異質基板11的表面上發生反應，緩衝層12、第一氮化物半導體層13、緩衝層14及第二氮化物半導體層15成長。流入至異質基板11的後方之原料氣體等，自反應爐2的最下游部，通過管線9排氣。
氣體供給管線6的各配管，槽7、8、及托盤5的旋轉軸5b，為高純度石英製，托盤5為SiC覆層的碳製。
[異質基板設置於HVPE裝置的方法]
以下，對下述實施例1之基板架41，作為基板架40的一例進行說明。
第7(a)圖、第7(b)圖分別表示基板架40的一例也就是被保持在基板架41上之異質基板11的俯視圖與側視圖。
基板架41，具有：板狀的基體41c；支持異質基板11的面11b的中心附近之突起部41a；及，支持異質基板11的側面之複數個突起部41b。突起部41a的上表面，相對於基體41c的上表面，具有規定的傾斜度，異質基板11於具有此規定的傾斜度的狀態下，被保持在基板架41上。
當異質基板11相對於基體41c的上表面具有規定的傾斜度的狀態下，藉由使設置有基板架41之托盤5旋轉，同時進行結晶成長，能夠使在異質基板11的面11a上的第一氮化物半導體層13、及在面11b上的第二氮化物半導體層15同時成長。
相對於異質基板11的基體41c的上表面之規定的傾斜度，較佳為0.5°以上且30°以下。當小於0.5°時，原料氣體基本不會繞到面11b側，第二氮化物半導體層15可能不會充分成長。另一方面，當大於30°時，在面11a上成長之第一氮化物半導體層13的膜厚分佈的均勻性及結晶性存在降低的傾向。
再者，當HVPE裝置1內的原料氣體的流入方向相對於基體41c的上表面為平行時、為垂直時、或為其兩 者之各情況下，異質基板11的較佳傾斜度角度改變，但若相對於基體41c的上表面為0.5°以上且30°以下，則在任意情況下，皆可使第一氮化物半導體層13和第二氮化物半導體層15順利成長。
再者，異質基板11的傾斜度角度的物理極限值，依據HVPE裝置1的結構而不同，因此，較大幅度傾斜時需特別注意。
又，當基板架41具有以自基體41c稍微浮起活的形式來保持異質基板11之結構時，在面11b上的第二氮化物半導體層15的成長效率有提高。
依據本實施方式，由於使異質基板11的面11a上的第一氮化物半導體層13、及面11b上的第二氮化物半導體層15同時成長，因此，僅可獲得使氮化物半導體層僅成長在基板的表面時的1/2~3/4左右的結晶成長速度。然而，相較於分別使氮化物半導體成長在基板的表面與背面時，能將基板的安裝與卸除的工夫控制在一半，並且原料效率亦較佳，因此，可稱為效率較佳的成長方法。
再者，由於異質基板11的面11b接觸基板架41的突起部41a，因此，不會在面11b的整個面成長第二氮化物半導體層15。例如，第二氮化物半導體層15成長之面11b的環狀區域，若要包含面11b中的圓的外側的區域，則需使突起部41a的上表面比其圓更小，其中，該圓是以異質基板11的中心O為中心並將自異質基板11的半徑減去2mm後的長度設為半徑之圓。又，當突起部41a的上表面為圓 形時，第二氮化物半導體層15成長之面11b的環狀區域所包圍之區域的形狀，是以中心O為中心之圓。
如上所述，基板架41是基板架40的一例，基板架40的結構並無特別限定，為下述結構即可：可將異質基板11按規定的角度固定不動，並可使第一氮化物半導體層13和第二氮化物半導體層15同時成長，例如，突起部的形狀、個數、及配置等並無特別限定。其中，較佳為具有支持異質基板11的定向平面11c之突起部，以使異質基板11旋轉時不動。
基板架40的材質，較佳為碳、SiC或石英。又，支持異質基板11的面11b之突起部的上表面的邊緣，較佳為實施有錐形加工和R倒角加工。此時，沿錐形面和R面流入原料氣體而使結晶成長，因此，可使第二氮化物半導體層15的內側的邊緣中的膜厚的變化變得緩和，例如，可使LED製作製程中的真空吸附時的不良情況等難以發生。
托盤5和被保持於托盤5上的基板架40，當使第一氮化物半導體層13及第二氮化物半導體層15成長時，進行面內旋轉。
再者，在曾用於製造氮化物半導體模板10之基板架40上，會附著有GaN系的附著物，因此，需定期地藉由在HCl氣體等環境中的烘烤，將其除去。
(第一實施方式的效果)
依據第一實施方式，可有效地降低氮化物半導體模板10的翹曲。又，由於可有效地降低氮化物半導體模板10的 翹曲，因此，可使第一氮化物半導體層13加厚成長，並提高其結晶性。
又，由於使異質基板11的面11a上的第一氮化物半導體層13、及面11b上的第二氮化物半導體層15同時成長，因此，相較於在基板的表面與背面分別以另一步驟來使氮化物半導體層成長時，可增加產率和原料效率。
[第二實施方式]
第二實施方式是磊晶晶圓的形態，其作為使用第一實施方式的氮化物半導體模板來形成的元件的一例。再者，氮化物半導體模板的構成等之中，若存在與第一實施方式相同之處，將省略或精簡說明。
第5圖是表示本發明的第二實施方式的發光元件用的磊晶晶圓20的垂直剖面圖。磊晶晶圓20a，是使用第一實施方式的氮化物半導體模板10而形成之晶圓。
磊晶晶圓20，具有：氮化物半導體模板10、形成於氮化物半導體模板10上之n型層21、形成於n型層21上之發光層22、形成於發光層22上之p型層23、及形成於p型層23上之接觸層24。
磊晶晶圓20中的異質基板11，例如是藍寶石基板。又，氮化物半導體層13，例如是厚度10~15μm左右的未摻雜的GaN層。氮化物半導體層13加厚形成以改善結晶品質等。
n型層21，例如是n型的GaN層。又，發光層22，例如是6對由InGaN/GaN所構成之多量子阱層。又，p型層 23，例如是p型的AlGaN層。又，接觸層24，例如是p型的GaN層。
n型層21、發光層22、p型層23及接觸層24，能夠使用例如MOVPE並藉由MOVPE法而形成於氮化物半導體模板10上。
(第二實施方式的效果)
第二實施方式的磊晶晶圓20的各層，由於被形成於具有翹曲較小、結晶性優異的第一氮化物半導體層13之氮化物半導體模板10上，因此具有較高結晶性。
[第三實施方式]
第三實施方式是發光元件的形態，其作為使用第二實施方式的磊晶晶圓20而形成的元件的一例。再者，磊晶晶圓20的構成等之中，若存在與第二實施方式相同之處，將省略或精簡說明。
(發光元件的構造)
第6圖是表示本發明的第三實施方式的發光元件30的垂直剖面圖。發光元件30是使用磊晶晶圓20而形成之LED元件。
發光元件30，具有：被分割為晶片尺寸之磊晶晶圓20、被形成於露出磊晶晶圓20的n型層21的一部分的區域上之n側電極墊33、被形成於接觸層24上之透明電極31、及被形成於透明電極31上之p側電極墊32。
透明電極31，例如是Ni/Au半透明電極。又，p側電極墊32及n側電極墊33，例如是Ti/Al電極。
(第三實施方式的效果)
本實施方式的發光元件30，由於使用具有高結晶性之磊晶晶圓20製造而成，因此，具有高輝度及高可靠性。再者，也能夠使用氮化物半導體模板10，來製造晶體管等發光元件以外的元件。
[實施例]
以下，基於上述第一實施方式來說明製造、評價氮化物半導體模板之結果。
在以下的實施例及比較例中，氮化物半導體模板是使用第一實施方式的HVPE裝置1而形成。在此HVPE裝置1中，向平行於托盤5的面5a的方向流入原料氣體。又，以下的實施例中，以常壓(1氣壓)進行結晶成長。
又，在以下的實施例及比較例中，使AlN緩衝層成長來作為緩衝層12、14，並使未摻雜GaN層成長來作為第一氮化物半導體層13和第二氮化物半導體層15。
[實施例1]
(氮化物半導體模板的製造)
在實施例1中，作為異質基板11，使用直徑為100mm、厚度為650μm的單面鏡面的FSS。又，作為基板架40，使用如第7(a)圖、第7(b)圖所示之碳製的基板架41。
支持異質基板11的面11b的中心附近之突起部41a，接觸面11b中的圓，該圓是以異質基板11的中心為中心並將自異質基板11的半徑(50mm)延長46mm後的長度設為半徑之圓。
異質基板11，以相對於基體41c的上表面傾斜0.5°的狀態，被保持在基板架41。
首先，將保持有異質基板11之基板架41，安裝於HVPE裝置1的托盤5後，流入純氮並移除爐內的大氣。繼而，於氫3slm與氮7slm的混合氣體中，將基板溫度設為1100℃並保持10分鐘。
繼而，自III族(Al)管線6d導入HCl氣體50sccm、氫氣2slm、氮1slm，自V族管線6b導入NH3氣體50sccm與氫氣1slm，進一步自摻雜管線6a導入HCl氣體400sccm、氮氣2.6slm，並於異質基板11上使AlN結晶膜成長30秒而形成緩衝層12、14。
繼而，自III族(Ga)管線6c導入HCl氣體100sccm、氫氣2slm、氮氣1slm，自V族管線6b導入NH3氣體2slm與氫氣1slm，於緩衝層12、14上使未摻雜的GaN結晶膜以60μm/h(1nm/min)的成長速度成長15分鐘而形成第一氮化物半導體層13和第二氮化物半導體層15。經由至此的步驟，可獲得氮化物半導體模板10。
繼而，一邊流入NH3氣體2slm與氮氣8slm，一邊冷卻氮化物半導體模板10直至基板溫度降至室溫附近。其後，進行數10分鐘氮沖洗，將HVPE裝置1的反應爐2內作成氮環境後，自氮化物半導體模板10卸除HVPE裝置1。
(氮化物半導體模板的評價)
對藉由上述步驟所獲得之10枚氮化物半導體模板10，實施使用膜厚測定裝置之膜厚測定、翹曲量的測定、使用X射線衍射裝置之X射線搖擺曲線測定、及使用光學顯微鏡之表面觀察。將該等結果示於下表1。
表1中的「表面膜厚」表示第一氮化物半導體層13的厚度的面內中的平均值，「表面膜厚面內偏差」表示第一氮化物半導體層13的厚度的面內偏差，「背面膜厚」表示第二氮化物半導體層15的厚度的面內中的平均值，「表背膜厚差」表示第一氮化物半導體層13的厚度的平均值與第二氮化物半導體層15的厚度的平均值的差，「GaN(0004)面FWHM」表示第一氮化物半導體層13的中心中的(0004)面的X射線搖擺曲線的半寬度，「GaN(10-12)面FWHM」表示第一氮化物半導體層13的中心中的(10-12)面的X射線搖擺曲線的半寬度，「凹坑數」表示第一氮化物半導體層13的表面的直徑為10μm以上的凹坑數。
再者，任一氮化物半導體模板10中，第二氮化物半導體層15是被形成於異質基板11的面11b中的除包含中心的半徑2.5mm的區域以外之區域上。
如表1所示，實施例1中，可獲得第一氮化物半導體層13的結晶性良好、翹曲小的氮化物半導體模板10。
[實施例2]
(氮化物半導體模板的製造)
在實施例2中，作為異質基板11，使用直徑為150mm，厚度為1300μm的雙面鏡面的FSS。又，作為基板架40，使用第8(a)圖、(b)所示之碳製的基板架42。第8(a)圖、第8(b)圖是分別表示被保持於實施例2的基板架42上的異質基板11的俯視圖與側視圖。
基板架42具有板狀的基體42c、支持異質基板11的面11b之突起部42a、支持異質基板11的側面之複數個突起部42b。突起部42a的上表面相對於基體42c的上表面傾斜30°，異質基板11以相對於基體42c的上表面傾斜30°之狀態保持在基板架42。
支持異質基板11的面11b之突起部42a，接觸面11b中的圓，該圓是以異質基板11的中心為中心並將自異質基板11的半徑(75mm)延長2mm後的長度設為半徑之圓。
在實施例2中，將構成第一氮化物半導體層13及第二氮化物半導體層15之未摻雜的GaN結晶膜的成長時 間設為17分鐘，其他步驟及其條件設為與上述實施例1相同。
(氮化物半導體模板的評價)
對藉由上述步驟所獲得之10枚氮化物半導體模板10，實施使用膜厚測定裝置之膜厚測定、翹曲量的測定、使用X射線衍射裝置之X射線搖擺曲線測定、及使用光學顯微鏡之表面觀察。將該等結果示於下表2。
再者，任一氮化物半導體模板10中，第二氮化物半導體層15是被形成於異質基板11的面11b中的圓的外側的區域上，該圓是以異質基板11的中心為中心並將自異質基板11的半徑(75mm)延長2mm後的長度設為半徑之圓。
如表2所示，實施例2中，可獲得第一氮化物半導體層13的結晶性良好、翹曲小的氮化物半導體模板10。
[實施例3]
(氮化物半導體模板的製造)
在實施例3中，作為異質基板11，使用直徑為50.8mm，厚度為430μm的單面鏡面的PSS。PSS的式樣為，由直徑2.6μm、高度1.6μm的三角錐般錐型的複數個凸部所構成，凸部間的間隔為0.4μm。又，作為基板架40，使用第9(a)圖、第9(b)圖所示之碳製的基板架43。第9(a)圖、第9(b)圖是分別表示被保持於實施例3的基板架43上的異質基板11的俯視圖與側視圖。
基板架43具有板狀的基體43c、支持異質基板11的面11b之突起部43a、支持異質基板11的側面之複數個突起部43b。突起部43a的上表面相對於基體43c的上表面傾斜15°，異質基板11以相對於基體43c的上表面傾斜15°之狀態保持在基板架43。
支持異質基板11的面11b之突起部43a接觸面11b中的圓，該圓是以異質基板11的中心為中心並將自異質基板11的半徑(25.4mm)延長12.7mm後的長度設為半徑之圓。
在實施例3中，將構成第一氮化物半導體層13及第二氮化物半導體層15之未摻雜的GaN結晶膜的成長時間設為13分鐘，將其他步驟及其條件設為與上述實施例1相同。
(氮化物半導體模板的評價)
對藉由上述步驟所獲得之10枚氮化物半導體模板10，實施使用膜厚測定裝置之膜厚測定、翹曲量的測定、使用 X射線衍射裝置之X射線搖擺曲線測定、及使用光學顯微鏡之表面觀察。將該等結果示於下表3。
再者，任一氮化物半導體模板10中，第二氮化物半導體層15是被形成於異質基板11的面11b中的圓的外側的區域上，該圓是以異質基板11的中心為中心並將自異質基板11的半徑(25.4mm)延長12.7mm後的長度設為半徑之圓。
如表3所示，實施例3中，可獲得第一氮化物半導體層13的結晶性良好、翹曲小的氮化物半導體模板10。
[比較例1]
(氮化物半導體模板的製造)
在比較例1中，作為異質基板11，使用直徑為100mm，厚度為650μm的單面鏡面的FSS。又，作為基板架40，使用第10(a)圖、第10(b)圖所示之基板架60。第10(a)圖、第10(b)圖是分別表世被保持於比較例1的基板架60上的異質基板11的俯視圖與垂直剖面圖。
基板架60由具有用於安裝異質基板11之柱坑60a之板狀的基體60b所構成。異質基板11的面11b的全區域接觸柱坑60a的底面。比較例1中，柱坑60a的深度為0.5mm。
在比較例1中，將構成第一氮化物半導體層13及第二氮化物半導體層15之未摻雜的GaN結晶膜的成長時間設為10分鐘，將其他步驟及其條件設為與上述實施例1相同。
(氮化物半導體模板的評價)
對藉由上述步驟所獲得之10枚氮化物半導體模板10，實施使用膜厚測定裝置之膜厚測定、翹曲量的測定、使用X射線衍射裝置之X射線搖擺曲線測定、及使用光學顯微鏡之表面觀察。該等結果示於下表4。
如表4所示，比較例1之氮化物半導體模板10的第一氮化物半導體層13的結晶性良好，但翹曲量(Warp)較大，平均值超過100μm。可認為其原因在於，未形成第二氮化物半導體層15，無法降低翹曲。
[比較例2]
(氮化物半導體模板的製造)
在比較例2中，作為異質基板11，使用直徑為150mm，厚度為1300μm的雙面鏡面的FSS。又，作為基板架40，使用第10(a)圖、第10(b)圖所示之基板架60。比較例2中的基板架60的柱坑60a的深度為1.0mm。
在比較例2中，將構成第一氮化物半導體層13及第二氮化物半導體層15之未摻雜的GaN結晶膜的成長時間設為12分鐘，其他步驟及其條件設為與上述比較例1相同。
(氮化物半導體模板的評價)
對藉由上述步驟所獲得之10枚氮化物半導體模板10，實施使用膜厚測定裝置之膜厚測定、翹曲量的測定、使用X射線衍射裝置之X射線搖擺曲線測定、及使用光學顯微鏡之表面觀察。將該等結果示於下表5。
如表5所示，比較例2之氮化物半導體模板10的第一氮化物半導體層13的結晶性良好，但翹曲量(Warp) 較大，平均值超過100μm。可認為其原因在於，未形成第二氮化物半導體層15，無法降低翹曲。
[比較例3]
(氮化物半導體模板的製造)
在比較例3中，作為異質基板11，使用直徑為50.8mm，厚度為430μm的單面鏡面的PSS。PSS的式樣為，由直徑2.6μm、高度1.6μm的三角錐般錐型的複數個凸部所構成，凸部間的間隔為0.4μm。又，作為基板架40，使用第10(a)圖、第10(b)圖所示之基板架60。比較例3中的基板架60的柱坑60a的深度為0.4mm。
在比較例3中，將構成第一氮化物半導體層13及第二氮化物半導體層15之未摻雜的GaN結晶膜的成長時間設為8分鐘，將其他步驟及其條件設為與上述比較例1相同。
(氮化物半導體模板的評價)
對藉由上述步驟所獲得之10枚氮化物半導體模板10，實施使用膜厚測定裝置之膜厚測定、翹曲量的測定、使用X射線衍射裝置之X射線搖擺曲線測定、及使用光學顯微鏡之表面觀察。將該等結果示於下表6。
如表6所示，比較例3之氮化物半導體模板10的第一氮化物半導體層13的結晶性良好，但翹曲量(Warp)較大，平均值超過100μm。可認為其原因在於，未形成第二氮化物半導體層15，無法降低翹曲。
[比較例4]
(氮化物半導體模板的製造)
在比較例4中，作為異質基板11，使用直徑為150mm，厚度為1300μm的單面鏡面的FSS。又，與實施例2同樣地，作為基板架40，使用第8(a)圖、第8(b)圖所示之基板架42。
在比較例4中，突起部42a的上表面相對於基體42c的上表面32°，異質基板11以相對於基體42c的上表面傾斜32°之狀態保持在基板架42。
支持異質基板11的面11b之突起部42a接觸面11b中的圓，該圓是以異質基板11的中心為中心並將自異質基板11的半徑(75mm)延長2mm後的長度設為半徑之圓。
在比較例4中，以與上述實施例2相同的條件實施結晶成長。
(氮化物半導體模板的評價)
對藉由上述步驟所獲得之10枚氮化物半導體模板10，實施使用膜厚測定裝置之膜厚測定、翹曲量的測定、使用X射線衍射裝置之X射線搖擺曲線測定、及使用光學顯微鏡之表面觀察。將該等結果示於下表7。
再者，任一氮化物半導體模板10中，第二氮化物半導體層15是被形成於異質基板11的面11b中的圓的外側的區域上，該圓是以異質基板11的中心為中心並將自異質基板11的半徑(75mm)延長2mm後的長度設為半徑之圓。
如表7所示，比較例4之氮化物半導體模板10的第一氮化物半導體層13的結晶性良好，但第一氮化物半導體層13的厚度的面內偏差較大，平均值超過4.0%。用於LED元件等半導體發光元件的製造之氮化物半導體層的厚度的面內中的偏差，通常規定為4.0%以下，因此，比較例 4之氮化物半導體模板10，不適用於半導體發光元件的製造的用途。可認為第一氮化物半導體層13的厚度的面內偏差較大之原因為，相對於異質基板11的基體42c的上表面之傾斜度超過30°。
以上，說明瞭本發明的實施方式及實施例，但本發明並不限定於上述實施方式及實施例，在不脫離發明的主旨之精神和範圍內，當可作各種變形實施。例如，氮化物半導體模板10及磊晶晶圓20亦可藉由MOVPE法和MBE法等HVPE法以外的結晶成長法來製造。又，氮化物半導體模板10的製造方法，能夠適用於成長於熱膨脹係數不同之異質基板上的薄膜全體，並能夠獲得與氮化物半導體模板10相同的翹曲降低效果。
又，上述中所記載之實施方式及實施例並非用以限定申請專利範圍之發明。又，應留意到，在實施方式及實施例的中所說明之特徵的組合的全部，並不一定全為用於解決問題之技術手段所必須。
本發明，能夠應用於氮化物半導體模板，該氮化物半導體模板用於製造發光元件等的氮化物半導體元件。
10‧‧‧氮化物半導體模板
11a、11b‧‧‧面
12、14‧‧‧緩衝層
13‧‧‧第一氮化物半導體層
15‧‧‧第二氮化物半導體層

Claims (11)

  1. 一種氮化物半導體模板，其具有：異質基板；第一氮化物半導體層，其被形成於前述異質基板的一面上，由氮化物半導體所構成，厚度的面內偏差為4.0%以下；及，第二氮化物半導體層，其被形成於包含前述異質基板的另一面的外周之環狀區域上，由前述氮化物半導體所構成，厚度為1μm以上。
  2. 如請求項1所述之氮化物半導體模板，其中，前述異質基板包含圓形基板；前述環狀區域，包含前述另一面中的圓的外側的區域，該圓是以前述異質基板的中心為中心並將自前述異質基板的半徑減去2mm後的長度設為半徑之圓。
  3. 如請求項1所述之氮化物半導體模板，其中，前述另一面的前述環狀區域所包圍之區域的形狀，是以前述異質基板的中心為中心之圓。
  4. 如請求項1至3中任一項所述之氮化物半導體模板，其中，翹曲量為100μm以下。
  5. 如請求項4所述之氮化物半導體模板，其中，前述第一氮化物半導體層與前述第二氮化物半導體層的厚度差為5μm以下。
  6. 如請求項1至3中任一項所述之氮化物半導體模板，其中，前述氮化物半導體包含氮化鎵。
  7. 一種磊晶晶圓，其具有如請求項1至6中任一項所述之氮化物半導體模板、及被形成於前述半導體模板上之發光層。
  8. 一種氮化物半導體模板的製造方法，其包含以下步驟：在異質基板的一面上，使由氮化物半導體所構成且厚度的面內偏差為4.0%以下的第一氮化物半導體層成長；及，在包含前述異質基板的另一面的外周之環狀區域上，使由前述氮化物半導體所構成且厚度1μm以上的第二氮化物半導體層成長。
  9. 如請求項8所述之氮化物半導體模板的製造方法，其中，在相對於其基體的上表面傾斜0.5°以上且30°以下的角度的狀態下，使前述異質基板保持在基板架上，並一邊使前述基板架作面內旋轉一邊自相對於前述基板架的基體的上表面為平行的方向、垂直的方向、或該兩個方向，流入原料氣體，來使前述第一氮化物半導體層和第二氮化物半導體層成長。
  10. 如請求項8或9所述之半導體模板的製造方法，其中，前述異質基板，包含圓形基板、或具有定向平 面與指標平面中的至少任一者之圓形基板；前述環狀區域，包含前述另一面中的圓的外側的區域，該圓是以前述異質基板的中心為中心並將自前述異質基板的半徑減去2mm後的長度設為半徑之圓。
  11. 如請求項8或9所述之氮化物半導體模板的製造方法，其中，前述另一面的前述環狀區域所包圍之區域的形狀，是以前述異質基板的中心為中心之圓。
TW105105892A 2015-02-27 2016-02-26 氮化物半導體模板及其製造方法、以及 磊晶晶圓 TW201703118A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015039553 2015-02-27

Publications (1)

Publication Number Publication Date
TW201703118A true TW201703118A (zh) 2017-01-16

Family

ID=56788632

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105105892A TW201703118A (zh) 2015-02-27 2016-02-26 氮化物半導體模板及其製造方法、以及 磊晶晶圓

Country Status (5)

Country Link
US (1) US10472715B2 (zh)
JP (1) JP6704386B2 (zh)
CN (1) CN107251196B (zh)
TW (1) TW201703118A (zh)
WO (1) WO2016136548A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI703742B (zh) * 2017-05-26 2020-09-01 日商創光科學股份有限公司 模板、氮化物半導體紫外線發光元件及模板之製造方法
TWI777621B (zh) * 2021-06-17 2022-09-11 錼創顯示科技股份有限公司 磊晶半導體結構與磊晶基板

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6135954B2 (ja) * 2015-10-22 2017-05-31 ウシオ電機株式会社 窒化物半導体発光素子
JP6266742B1 (ja) * 2016-12-20 2018-01-24 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
JP6727186B2 (ja) * 2017-12-28 2020-07-22 日機装株式会社 窒化物半導体素子の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3886341B2 (ja) 2001-05-21 2007-02-28 日本電気株式会社 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP2003113000A (ja) 2001-10-05 2003-04-18 Hitachi Cable Ltd 半導体エピタキシャルウェハ及びその製造方法
JP4522301B2 (ja) 2005-03-30 2010-08-11 住友電工デバイス・イノベーション株式会社 半導体基板および半導体装置
WO2008012877A1 (fr) 2006-07-26 2008-01-31 Fujitsu Limited DISPOSITIF À SEMI-CONDUCTEURS COMPOSÉ EMPLOYANT UN SUBSTRAT DE SiC ET PROCÉDÉ POUR PRODUIRE CELUI-CI
JP2010147117A (ja) 2008-12-17 2010-07-01 Mitsubishi Electric Corp 窒化物半導体装置の製造方法
JP2011066356A (ja) * 2009-09-18 2011-03-31 Samco Inc 薄膜製造装置
WO2011161975A1 (ja) * 2010-06-25 2011-12-29 Ｄｏｗａエレクトロニクス株式会社 エピタキシャル成長基板及び半導体装置、エピタキシャル成長方法
KR20130008203A (ko) 2011-07-12 2013-01-22 삼성전자주식회사 반도체 에피 박막 성장방법 및 이를 이용한 반도체 발광소자 제조방법
JP5879225B2 (ja) * 2011-08-22 2016-03-08 住友化学株式会社 窒化物半導体テンプレート及び発光ダイオード
JP6026188B2 (ja) * 2011-09-12 2016-11-16 住友化学株式会社 窒化物半導体結晶の製造方法
JP5551131B2 (ja) * 2011-09-14 2014-07-16 株式会社東芝 窒化物半導体積層構造体の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI703742B (zh) * 2017-05-26 2020-09-01 日商創光科學股份有限公司 模板、氮化物半導體紫外線發光元件及模板之製造方法
US11049999B2 (en) 2017-05-26 2021-06-29 Soko Kagaku Co., Ltd. Template, nitride semiconductor ultraviolet light-emitting element, and method of manufacturing template
TWI777621B (zh) * 2021-06-17 2022-09-11 錼創顯示科技股份有限公司 磊晶半導體結構與磊晶基板
US11824016B2 (en) 2021-06-17 2023-11-21 PlayNitride Display Co., Ltd. Epitaxial semiconductor structure and epitaxial substrate

Also Published As

Publication number Publication date
CN107251196B (zh) 2020-07-31
US10472715B2 (en) 2019-11-12
WO2016136548A1 (ja) 2016-09-01
JPWO2016136548A1 (ja) 2017-12-21
US20180010246A1 (en) 2018-01-11
CN107251196A (zh) 2017-10-13
JP6704386B2 (ja) 2020-06-03

Similar Documents

Publication Publication Date Title
JP4462251B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びｉｉｉ−ｖ族窒化物系発光素子
JP5879225B2 (ja) 窒化物半導体テンプレート及び発光ダイオード
JP6704386B2 (ja) 窒化物半導体テンプレート及びその製造方法、並びにエピタキシャルウエハ
JP2010030896A (ja) 高品質化合物半導体材料を製造するためのナノ構造適応層及びｈｖｐｅを使用する成長法
KR20120116433A (ko) 단결정 기판, 이를 이용하여 얻어지는 ⅲ족 질화물 결정 및 ⅲ족 질화물 결정의 제조방법
JP4915282B2 (ja) Ｉｉｉ族窒化物半導体成長用の下地基板およびｉｉｉ族窒化物半導体の成長方法
JP4232837B2 (ja) 窒化物半導体発光素子を作製する方法
JP6436694B2 (ja) 窒化物半導体テンプレートの製造方法
JP5045955B2 (ja) Ｉｉｉ族窒化物半導体自立基板
US10062807B2 (en) Method for manufacturing nitride semiconductor template
JP4888377B2 (ja) 窒化物半導体自立基板
JP5110074B2 (ja) 結晶の製造方法および発光素子の製造方法
JP2010254508A (ja) 窒化物半導体自立基板及びその製造方法、並びにレーザーダイオード
JP2007197240A (ja) 窒化ガリウム単結晶基板の製造方法及び窒化ガリウム単結晶基板
JP2013040059A (ja) Ｉｉｉ族窒化物半導体結晶の製造方法、及び該製造方法により製造されるｉｉｉ族窒化物半導体結晶
JP2012006830A (ja) Ｉｉｉ族窒化物半導体成長用の下地基板およびｉｉｉ族窒化物半導体の成長方法
WO2020241761A1 (ja) ＧａＮ基板ウエハおよびその製造方法
JP2006148159A (ja) ＧａＮ単結晶基板及びその製造方法並びに光デバイス
JP2006232571A (ja) 窒化ガリウム単結晶基板の製造方法
JP5182396B2 (ja) 窒化物半導体自立基板及び発光装置
US9558938B2 (en) Method of manufacturing nitride semiconductor template
JP2014107333A (ja) 窒化物半導体テンプレート、窒化物半導体テンプレートの製造方法及び発光素子の製造方法
JP2013035696A (ja) Ｉｉｉ族窒化物半導体単結晶の製造方法
JP5660146B2 (ja) 窒化物半導体自立基板及びレーザーダイオード
JP2009161433A (ja) ＧａＮ単結晶基板、ＧａＮ単結晶基板の製造方法、ＧａＮ単結晶基板の上に作製した発光素子及びその製造方法