CN107251196A - 氮化物半导体模板及其制造方法、以及外延片 - Google Patents

氮化物半导体模板及其制造方法、以及外延片 Download PDF

Info

Publication number
CN107251196A
CN107251196A CN201680012474.5A CN201680012474A CN107251196A CN 107251196 A CN107251196 A CN 107251196A CN 201680012474 A CN201680012474 A CN 201680012474A CN 107251196 A CN107251196 A CN 107251196A
Authority
CN
China
Prior art keywords
nitride semiconductor
substrate
semiconductor layer
face
foreign substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680012474.5A
Other languages
English (en)
Other versions
CN107251196B (zh
Inventor
根本秀圣
今野泰郎
今野泰一郎
藤仓序章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Publication of CN107251196A publication Critical patent/CN107251196A/zh
Application granted granted Critical
Publication of CN107251196B publication Critical patent/CN107251196B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

本发明的一实施方式中，提供氮化物半导体模板，其具有：异质衬底；由氮化物半导体形成的第一氮化物半导体层13，所述第一氮化物半导体层形成于异质衬底11的面11a上，且面内厚度偏差为4.0％以下；和由所述氮化物半导体形成的第二氮化物半导体层15，所述第二氮化物半导体层形成于异质衬底11的面11b的包括外周在内的环状区域上，且厚度为1μm以上。

Description

氮化物半导体模板及其制造方法、以及外延片
技术领域
本发明涉及氮化物半导体模板(nitride semiconductor template)及其制造方法、以及外延片(epitaxial wafer)。
背景技术
氮化镓(GaN)、氮化镓铝(AlGaN)、氮化铟镓(InGaN)等氮化物半导体作为能够发出从红色至紫外的光的发光元件材料而受到关注。
作为氮化物半导体晶体的生长方法之一，有以金属氯化物气体和氨气为原料的氢化物气相外延(HVPE：Hydride Vapor Phase Epitaxy)法。利用HVPE法时的晶体生长速度为10μm/hr以上至100μm/hr以上，较之金属有机化合物气相外延(MOVPE：Metal-OrganicVapor Phase Epitaxy)法、分子束外延(MBE：Molecular Beam Epitaxy)法的典型的晶体生长速度数μm/hr而言显著增大。
因此，HVPE法常用于制造例如GaN自支撑衬底(例如，参见专利文献1)、AlN自支撑衬底。此处所谓自支撑衬底，是指能够保持自身的形状、且具有不会在操作上产生不良情况的程度的强度的衬底。
另外，由氮化物半导体形成的发光二极管(LED)通常形成于蓝宝石衬底上，在其进行晶体生长时，在衬底的表面形成缓冲层后，在其上方依次形成厚度为10～15μm左右的包含n型包覆层(clad layer)的GaN层、InGaN/GaN多量子阱的发光层(合计为数百nm厚)、p型包覆层(200～500nm厚)。发光层下侧的GaN层之所以较厚，是为了对蓝宝石衬底上的GaN的结晶性加以改善等。
在利用MOVPE法进行晶体生长的情况下，为了形成上述LED的结构，典型地需要6小时左右的时间，其中的一半左右是生长出被称为模板的位于发光层下侧的GaN层所需要的时间。由此可知，如果可以将生长速度特别快的HVPE法应用于模板部分的生长，则能够大幅缩短生长时间，从而能够极大地降低LED晶片的制造成本。
另一方面，制造氮化物半导体模板时，无论使用何种晶体生长方法，均存在产生翘曲的问题，所述翘曲是由于蓝宝石与氮化物半导体层的热膨胀系数存在较大差异而产生的。例如，使厚度为10～15μm左右的GaN层在直径为50.8mm、厚度为430μm±15μm的常规尺寸的蓝宝石衬底上进行生长时，产生约120～180μm的翘曲；在直径为100mm、厚度为650μm±20μm的蓝宝石衬底上进行生长时，产生约260～400μm的翘曲；在直径为150mm、厚度为1300μm±25μm的蓝宝石衬底上进行生长时，产生约160～240μm的翘曲。
为了减小该翘曲量，可考虑增厚蓝宝石衬底、或减薄氮化物半导体层这样的应对处理方法，但若增厚蓝宝石衬底，则成本增加，若减薄氮化物半导体层，则产生晶体品质降低这样的问题。
另外，作为用于减小氮化物半导体模板的翘曲的其他方法，已知有在衬底的背面形成应力抵消层的方法(例如，参见专利文献2)、在衬底的背面和侧面形成应力缓和层的方法(例如，参见专利文献3)。
现有技术文献
专利文献
专利文献1：日本专利第3886341号公报
专利文献2：日本特开2003-113000号公报
专利文献3：日本特开2006-278999号公报
发明内容
发明所要解决的课题
专利文献2所公开的方法中，在使氮化物半导体层生长于衬底的表面上之前，需要在衬底的背面形成应力抵消层。专利文献3所公开的方法中，在使氮化物半导体层生长于衬底的表面上之后，需要在衬底的背面和侧面形成应力缓和层。由于应力抵消层及应力缓和层与氮化物半导体层分别利用不同的工序而形成，因此，氮化物半导体模板制造工序整体的生产能力(throughput)大幅度降低。
本发明的目的之一在于提供可降低翘曲且良好地保持氮化物半导体层的结晶性、并且能够在不会大幅降低生产能力的情况下进行制造的氮化物半导体模板及其制造方法；以及包含该氮化物半导体模板的外延片。
用于解决课题的手段
按照本发明的一实施方式，可提供[1]～[6]所述的氮化物半导体模板。另外，按照本发明的其他实施方式，可提供[7]所述的外延片、[8]～[11]所述的氮化物半导体模板的制造方法。
[1]氮化物半导体模板，其具有：
异质衬底(heterogeneous substrate)；
由氮化物半导体形成的第一氮化物半导体层，所述第一氮化物半导体层形成于所述异质衬底的一个面上，且面内厚度偏差为4.0％以下；和
由所述氮化物半导体形成的第二氮化物半导体层，所述第二氮化物半导体层形成于所述异质衬底的另一个面的包括外周在内的环状区域上，且厚度为1μm以上。
[2]如[1]所述的氮化物半导体模板，其中，所述异质衬底包括圆形衬底，所述环状区域包括所述另一个面中的下述圆的外侧区域，所述圆以所述异质衬底的中心为中心、以从所述异质衬底的半径减去2mm而得到的长度为半径。
[3]如[1]或[2]所述的氮化物半导体模板，其中，所述另一个面的被所述环状区域包围的区域的形状是以所述异质衬底的中心为中心的圆。
[4]如[1]～[3]中任一项所述的氮化物半导体模板，所述氮化物半导体模板的翘曲量(Warp)为100μm以下。
[5]如[4]所述的氮化物半导体模板，其中，所述第一氮化物半导体层与所述第二氮化物半导体层的厚度之差为5μm以下。
[6]如[1]～[5]中任一项所述的氮化物半导体模板，其中，所述氮化物半导体含有GaN。
[7]外延片，其具有[1]～[6]中任一项所述的氮化物半导体模板、和形成于所述半导体模板上的发光层。
[8]氮化物半导体模板的制造方法，所述制造方法包括下述工序：
使第一氮化物半导体层生长于异质衬底的一个面上的工序，所述第一氮化物半导体层由氮化物半导体形成，且面内厚度偏差为4.0％以下；和
使第二氮化物半导体层生长于所述异质衬底的另一个面的包括外周在内的环状区域上的工序，所述第二氮化物半导体层由所述氮化物半导体形成，且厚度为1μm以上。
[9]如[8]所述的氮化物半导体模板的制造方法，其中，在所述异质衬底相对于衬底托架(holder)的基体的上表面而言以0.5°以上且30°以下的角度倾斜的状态下，将所述异质衬底保持于所述衬底托架上，在使所述衬底托架进行面内旋转的同时，从与所述衬底托架的基体的上表面平行的方向、垂直的方向、或这两个方向流入原料气体，从而使所述第一氮化物半导体层及第二氮化物半导体层生长。
[10]如[8]或[9]所述的半导体模板的制造方法，其中，所述异质衬底包括圆形衬底、或具有定位平边(oriental flat)和指示平边(index flat)中的至少任一者的圆形衬底，所述环状区域包括所述另一个面中的下述圆的外侧区域，所述圆以所述异质衬底的中心为中心、以从所述异质衬底的半径减去2mm而得到的长度为半径。
[11]如[8]～[10]中任一项所述的氮化物半导体模板的制造方法，其中，所述另一个面的被所述环状区域包围的区域的形状是以所述异质衬底的中心为中心的圆。
发明效果
根据本发明的一实施方式，可以提供可降低翘曲且良好地保持氮化物半导体层的结晶性、并且能够在不会大幅降低生产能力的情况下进行制造的氮化物半导体模板及其制造方法；以及包含该氮化物半导体模板的外延片。
附图说明
[图1]图1是表示现有例涉及的氮化物半导体模板的垂直剖视图。
[图2]图2是表示本发明的第一实施方式涉及的氮化物半导体模板的垂直剖视图。
[图3A]图3A是表示从背面侧观察到的氮化物半导体模板的平面图。
[图3B]图3B是表示背面处的以异质衬底的中心为中心、以从异质衬底的半径减去2mm而得到的长度为半径的圆的说明图。
[图4]图4是表示用于制造本发明的第一实施方式涉及的半导体模板的HVPE装置的垂直剖视图。
[图5]图5是表示本发明的第二实施方式涉及的用于发光元件的外延片的垂直剖视图。
[图6]图6是表示本发明的第二实施方式涉及的发光元件的垂直剖视图。
[图7A]图7A是表示实施例1涉及的被保持于衬底托架上的异质衬底的俯视图。
[图7B]图7B是表示实施例1涉及的被保持于衬底托架上的异质衬底表示侧视图。
[图8A]图8A是表示实施例2涉及的被保持于衬底托架上的异质衬底的俯视图。
[图8B]图8B是表示实施例2涉及的被保持于衬底托架上的异质衬底的侧视图。
[图9A]图9A是表示实施例3涉及的被保持于衬底托架上的异质衬底的俯视图。
[图9B]图9B是表示实施例3涉及的被保持于衬底托架上的异质衬底的侧视图。
[图10A]图10A是表示比较例1涉及的被保持于衬底托架上的异质衬底的俯视图。
[图10B]图10B是表示比较例1涉及的被保持于衬底托架上的异质衬底的垂直剖视图。
具体实施方式
图1是表示现有例涉及的氮化物半导体模板50的垂直剖视图。
氮化物半导体模板50具有：蓝宝石衬底、Si衬底、SiC衬底等异质衬底51；和氮化物半导体层53，所述氮化物半导体层53是在异质衬底51的一个面51a上隔着缓冲层52通过外延生长而形成的。
由于异质衬底51和氮化物半导体层53的热膨胀系数不同，因而在氮化物半导体层53的生长后，使温度从高温状态下降至室温时，氮化物半导体模板50发生翘曲。
例如，蓝宝石的热膨胀系数在a轴方向为7.5×10-6/K、在c轴方向为8.5×10-6/K，而GaN的热膨胀系数在a轴方向为5.59×10-6/K、在c轴方向为3.17×10-6/K，小于蓝宝石晶体的热膨胀系数。
因此，在异质衬底51为c面蓝宝石衬底、氮化物半导体层53为c面GaN衬底的情况下，如图1所示的那样，氮化物半导体模板50发生了翘曲，即，氮化物半导体层53的生长面即面51a侧凸起。
该氮化物半导体模板50的翘曲随着氮化物半导体层53的厚度增加而变大。另一方面，为了提高氮化物半导体层53的结晶性，要求较厚地形成氮化物半导体层53。因此，氮化物半导体层53的结晶性的提高与氮化物半导体模板50的翘曲的降低之间存在此消彼长(trade-off)的关系。
例如，在将氮化物半导体层53为GaN层的氮化物半导体模板50用于制造LED(发光二极管，light emitting diode)的情况下，通常，认为氮化物半导体层53的(0004)面的X射线摇摆曲线的半峰宽为300arcsec以下、且(10-12)面的X射线摇摆曲线的半峰宽为400arcsec以下是优选的。并且，为了使氮化物半导体层53具有该水平的结晶性，需要使厚度为5μm以上、优选10μm以上，因此，氮化物半导体模板50的翘曲必然变大。
以下，对本发明的实施方式涉及的氮化物半导体模板进行说明，所述氮化物半导体模板能够在降低翘曲、且良好地保持氮化物半导体层的结晶性的同时进行制造。
〔第一实施方式〕
(氮化物半导体模板的结构)
图2是表示本发明的第一实施方式涉及的氮化物半导体模板10的垂直剖视图。
如图2所示的那样，氮化物半导体模板10具有：异质衬底11；第一氮化物半导体层13，所述第一氮化物半导体层13是在异质衬底11的一个面11a上隔着缓冲层12而形成的，且面内厚度偏差为4.0％以下；和第二氮化物半导体层15，所述第二氮化物半导体层15是在异质衬底11的另一个面11b上隔着缓冲层14而形成的，且厚度为1μm以上。
第一氮化物半导体层13的面内厚度偏差的计算方法如下所述。首先，在以第一氮化物半导体层13的表面的中心为中心、以从第一氮化物半导体层13的半径减去3mm而得到的长度为半径的圆的内侧的区域内，沿相互垂直的x轴方向及y轴方向画出线段，对将上述线段分别5等分的合计9处测定点的膜厚进行测定。然后，将求得的9个点的膜厚的标准偏差的值除以9个点的膜厚的平均值，将得到的值作为第一氮化物半导体层13的面内厚度偏差。
异质衬底11是蓝宝石衬底、SiC衬底等由氮化物半导体以外的材料形成的衬底。异质衬底11可以是常见的平坦衬底FSS(平坦蓝宝石衬底，Flat Sapphire Substrate)，也可以是在表面形成有多个凸部的PSS(图案化蓝宝石衬底，Patterned Sapphire Substrate)。
另外，异质衬底11可以是面11a和面11b均为镜面的双镜面衬底，也可以是面11a为镜面、且面11b为研磨蚀刻面的单镜面衬底。但是，在单镜面衬底的情况下，根据面11b的面状态不同，存在第一氮化物半导体层13与第二氮化物半导体层15的生长速度之差变得过大的情况，该情况下，需要对生长速度进行确认，然后调节生长条件，以使得第一氮化物半导体层13与第二氮化物半导体层15的厚度之差不会变得过大。
另外，异质衬底11典型地为圆形衬底，但也可以是具有其他形状的衬底。此处，圆形衬底也包括形成有定位平边和指示平边中的至少任一者的衬底。
第一氮化物半导体层13和第二氮化物半导体层15由相同的氮化物半导体形成，并在相同的工序中同时形成。此处，构成第一氮化物半导体层13及第二氮化物半导体层15的氮化物半导体是具有由AlxInyGazN(0≤x≤1、0≤y<1、0≤z≤1、x+y+z≤1)表示的组成的物质，可含有掺杂剂。典型地，第一氮化物半导体层13及第二氮化物半导体层15由不含掺杂剂的GaN形成。
缓冲层12和缓冲层14由下述材料形成，所述材料作为构成异质衬底11的蓝宝石等的晶体、与构成第一氮化物半导体层13及第二氮化物半导体层15的氮化物半导体的晶体之间的缓冲体而发挥作用。
缓冲层12和缓冲层14由相同的材料形成，并在相同的工序中同时形成。典型地，缓冲层12及缓冲层14由氮化物半导体形成，例如，在异质衬底11由蓝宝石形成、第一氮化物半导体层13及第二氮化物半导体层15由GaN形成的情况下，缓冲层12及缓冲层14由AlN形成。
图3A是表示从面11b侧观察到的氮化物半导体模板10的平面图。图3A是异质衬底11为具有定位平边的圆形衬底时的例子。
如图3A所示的那样，第二氮化物半导体层15形成于面11b的包括外周在内的环状区域上。即，第二氮化物半导体层15的形状为环状。
通过使第二氮化物半导体层15与第一氮化物半导体层13同时进行生长，能够减小氮化物半导体模板10的翘曲。其原因在于，由于第二氮化物半导体层15与异质衬底11的热膨胀系数的差异而在氮化物半导体模板10内产生的应力在抵消由于第一氮化物半导体层13与异质衬底11的热膨胀系数的差异而产生的应力的方向上发挥作用。
通过将第二氮化物半导体层15形成环状，能够降低由于第二氮化物半导体层15与异质衬底11的热膨胀系数的差异而产生的应力的各向异性，从而能够有效地降低氮化物半导体模板10的翘曲。
根据第二氮化物半导体层15的大小等不同，降低氮化物半导体模板10的翘曲的效果有可能产生差异，本申请的发明人已确认，在异质衬底11为圆形衬底、或如图3A所示的那样的具有定位平边11c的圆形衬底的情况下，当上述环状区域包括面11b中的下述圆的外侧区域时，可得到更优异的效果，所述圆以异质衬底11的中心为中心、以从异质衬底11的半径减去2mm而得到的长度为半径。
图3B是表示面11b中的、以异质衬底11的中心O为中心、以从异质衬底的11半径减去2mm而得到的长度为半径的圆11d的说明图。
如图3B所示的那样，异质衬底11具有定位平边11c，但其中心O与形成定位平边11c之前的状态时的中心相同。另外，图中的R表示异质衬底11的半径、即中心O与外周的圆弧部分之间的距离。
如上述那样，若形成有第二氮化物半导体层15的环状区域为包括面11b中的圆11d的外侧区域的区域，则无论其形状、大小如何，均能得到优异的降低氮化物半导体模板10的翘曲的效果，更优选的是，如图3A所示的那样，面11b的被环状区域包围的区域的形状为以中心O为中心的圆。该情况下，第二氮化物半导体层15的形状为大致同心圆(在没有定位平边11c的情况下为同心圆)。
氮化物半导体模板10的翘曲的位移分布(displacement distribution)为同心圆状时，翘曲对于晶体品质等的影响被抑制为最低。通过使第二氮化物半导体层15的形状为大致同心圆，能够使残留于氮化物半导体模板10的翘曲的位移分布为同心圆状。
需要说明的是，本申请的发明人已确认，在上述环状区域包括面11b中的下述圆的外侧区域、且面11b的被环状区域包围的区域的形状为以中心O为中心的圆的情况下，能够以与在面11b的整个面上形成第二氮化物半导体层15的情况大致相同的程度降低氮化物半导体模板10的翘曲，所述圆以异质衬底11的中心为中心、以从异质衬底11的半径减去2mm而得到的长度为半径。
此外，本申请的发明人还确认了，在异质衬底11为具有通常的标准厚度(例如，直径为50.8mm时厚度为430μm±15μm、直径为100mm时厚度为650μm±20μm、直径为150mm时厚度为1300μm±25μm)的蓝宝石衬底的情况下，除了上述条件以外，通过使第一氮化物半导体层13与第二氮化物半导体层15的厚度之差为5μm以下，从而氮化物半导体模板10的翘曲量(Warp)被抑制为约100μm以下，通过使第一氮化物半导体层13与第二氮化物半导体层15的厚度之差为1μm以下，从而氮化物半导体模板10的翘曲量(Warp)被抑制为约30μm以下。此处，表示翘曲量的Warp为从氮化物半导体模板10的表面的3点基准平面到最高点的距离、与从氮化物半导体模板10的表面的3点基准平面到最低点的距离的绝对值的总和。3点基准平面的3点是设定于氮化物半导体模板10的表面上的3个点，所述点在以氮化物半导体模板10的表面的中心为中心、以氮化物半导体模板10的半径的97％的长度为半径的圆上以120°间隔进行设定。
在实施使发光层生长于氮化物半导体模板10上的LED制作工艺的情况下，若氮化物半导体模板10的翘曲量(Warp)大于100μm，则会产生下述问题：发光层生长的面内均匀性降低；在工艺中异质衬底11的背面吸附变得困难；等等。因此，氮化物半导体模板10的翘曲量(Warp)优选为100μm以下。
需要说明的是，在异质衬底11的厚度比通常的标准厚度薄的情况下，即使第一氮化物半导体层13与第二氮化物半导体层15的厚度之差为5μm以下，也存在氮化物半导体模板10的翘曲量(Warp)大于100μm的情况，这样的情况下，通过进一步减小第一氮化物半导体层13与第二氮化物半导体层15的厚度之差，能够将氮化物半导体模板10的翘曲量(Warp)抑制为100μm以下。通过使用薄的异质衬底11，能够降低异质衬底11的价格。
另外，如上所述，第二氮化物半导体层15的厚度为1μm以上。其原因在于，若第二氮化物半导体层15的厚度小于1μm，则即使减小第一氮化物半导体层13与第二氮化物半导体层15的厚度之差，降低氮化物半导体模板10的翘曲量的效果仍然会变小。
如以往的氮化物半导体模板的制造工艺那样，当使氮化物半导体层仅生长于衬底的表面上时，也仍然存在微量的原料气体环流至衬底的背面侧、从而使数nm～数十nm的厚度的层生长的情况，即使第一氮化物半导体层13与第二氮化物半导体层15的厚度之差小，降低氮化物半导体模板10的翘曲量的效果仍然小。
(氮化物半导体模板的制造方法)
本实施方式涉及的氮化物半导体模板10的制造中，使氮化物半导体层生长于衬底的两个面上，因此，较之使氮化物半导体层仅生长于衬底的一个面上的情况而言，晶体生长速度更慢。因此，氮化物半导体模板10的制造中优选使用晶体生长速度比MOVPE法、MBE法显著更快的HVPE法。以下，对使用HVPE法时的氮化物半导体模板10的制造方法的例子进行说明。
[HVPE装置的构成]
图4是表示用于制造本发明的第一实施方式涉及的半导体模板10的HVPE装置的垂直剖视图。
HVPE装置1在反应炉2内具有：原料区域3a，所述原料区域3a用于产生缓冲层12、第一氮化物半导体层13、缓冲层14、及第二氮化物半导体层15的原料气体；生长区域3b，所述生长区域3b中设置有异质衬底11，并实施缓冲层12、第一氮化物半导体层13、缓冲层14、及第二氮化物半导体层15的晶体生长。
分别利用加热器4a和加热器4b，将原料区域3a和生长区域3b分别加热至例如约850℃和1120℃。原料区域3a位于原料气体等的气流的上游，生长区域3b位于下游。
另外，HVPE装置1中，从原料区域3a朝向生长区域3b设置有掺杂管线6a、V族管线6b、III族(Ga)管线6c、III族(Al)管线6d这4个系统的气体供给管线6。
从V族管线6b与作为氮源的NH3气体一同供给作为载气的氢气、氮气或它们的混合气体。
从III族管线6c与HCl气体一同供给作为载气的氢气、氮气或它们的混合气体。在III族管线6c的中途具有装入有金属镓(Ga)的罐体(tank)7，在该罐体7中装有Ga熔融液7a。通过在III族管线6c中流入HCl气体，从而与金属Ga进行反应而生成GaCl气体，所述GaCl气体被送至生长区域3b。
从III族管线6d与HCl气体一同供给作为载气的氢气、氮气或它们的混合气体。在III族管线6d的中途具有装入有金属铝(Al)的罐体8，在该罐体8中装有固态的Al颗粒8a。通过在III族管线6d中流入HCl气体，从而与金属Al进行反应而生成AlCl3气体，所述AlCl3气体被送至生长区域3b。
在使无掺杂GaN层(un-GaN层)等不含掺杂剂的晶体层生长的情况下，例如从掺杂管线6a导入氢/氮的混合气体，在使n型GaN层等含有掺杂剂的晶体层生长的情况下，例如从掺杂管线6a导入作为Si源的二氯硅烷气体(用氢气稀释，100ppm)、和HCl气体、氢气及氮气。另外，在晶体生长后为了除去附着于HVPE装置1内的GaN系附着物而进行烘烤时，从掺杂管线6a导入HCl气体、氢气、及氮气。
在生长区域3b中设置有以3～100r/min左右的转速进行面内旋转的载盘(tray)5，在与气体供给管线6的出口部分平行的载盘5的面5a上设置有用于保持衬底的衬底托架40，异质衬底11被衬底托架40保持。在载盘5的面5a上设置有用于放置衬底托架40的嵌合部。
通过使从气体供给管线6的出口导入的各种原料气体在异质衬底11的表面上进行反应，从而可使得缓冲层12、第一氮化物半导体层13、缓冲层14、及第二氮化物半导体层15生长。流至异质衬底11的后方的原料气体等从反应炉2的最下游部通过管线9排出。
气体供给管线6的各配管、罐体7、8、载盘5的旋转轴5b是由高纯度石英制造的，载盘5是由涂布有SiC的碳制造的。
[将异质衬底设置于HVPE装置中的方法]
以下，针对后述的实施例1涉及的衬底托架41，举出衬底托架40的一例进行说明。
图7A及7B分别为表示被保持于衬底托架40的一例即衬底托架41上的异质衬底11的俯视图和侧视图。
衬底托架41具有：板状的基体41c；突起部41a，其支承异质衬底11的面11b的中心附近；和多个突起部41b，其支承异质衬底11的侧面。突起部41a的上表面相对于基体41c的上表面具有规定的倾斜度，异质衬底11以具有该规定的倾斜度的状态而被保持于衬底托架41上。
在异质衬底11相对于基体41c的上表面具有规定的倾斜度的状态下，使设置有衬底托架41的载盘5旋转，同时进行晶体生长，由此，能够同时使异质衬底11的面11a上的第一氮化物半导体层13和面11b上的第二氮化物半导体层15生长。
异质衬底11相对于基体41c的上表面而言的规定的倾斜度优选为0.5°以上且30°以下。小于0.5°时，原料气体几乎不会环流至面11b侧，第二氮化物半导体层15有可能无法充分进行生长。另一方面，大于30°时，存在生长于面11a上的第一氮化物半导体层13的膜厚分布的均匀性及结晶性降低的趋势。
需要说明的是，在HVPE装置1内的原料气体的流入方向与基体41c的上表面平行、垂直、或所述两者的各情况下，异质衬底11的优选倾斜角度有所变化，但只要相对于基体41c的上表面而言为0.5°以上且30°以下即可，在任意情况下均能够使第一氮化物半导体层13及第二氮化物半导体层15顺利地生长。
需要说明的是，异质衬底11的倾斜角度的物理极限值根据HVPE装置1的结构的不同而不同，因此，在大幅度倾斜时需要特别注意。
另外，在衬底托架41具有以略微离开基体41c的方式保持异质衬底11的结构的情况下，面11b上的第二氮化物半导体层15的生长效率更加优异。
根据本实施方式，使异质衬底11的面11a上的第一氮化物半导体层13、和面11b上的第二氮化物半导体层15同时生长，因此，仅可获得使氮化物半导体层仅生长于衬底表面上时的1/2～3/4左右的晶体生长速度。但是，与使氮化物半导体分别地生长于衬底的表面和背面上的情况相比，能够将放置和取出衬底的工夫减半，而且原料效率也更好，因此，可以说是比较高效的生长方法。
需要说明的是，由于衬底托架41的突起部41a与异质衬底11的面11b相接触，因而第二氮化物半导体层15不会在面11b的整个面上生长。例如，为了使面11b的环状区域(其上生长有第二氮化物半导体层15)包括面11b中的下述圆的外侧区域，需要使突起部41a的上表面小于所述圆，所述圆以异质衬底11的中心O为中心、以从异质衬底11的半径减去2mm而得到的长度为半径。另外，在突起部41a的上表面为圆形的情况下，被面11b的环状区域(其上生长有第二氮化物半导体层15)包围的区域的形状为以中心O为中心的圆。
如上所述，衬底托架41为衬底托架40的一个例子，衬底托架40的结构只要是能够以规定的角度固定异质衬底11而使其不发生移动、并且能够使第一氮化物半导体层13及第二氮化物半导体层15同时生长的结构即可，没有特别限定，例如，突起部的形状、数量、配置等没有限定。但是，优选具有对异质衬底11的定位平边11c进行支承的突起部，以使得异质衬底11在旋转时不发生移动。
衬底托架40的材质优选为碳、SiC、或石英。另外，优选对支承异质衬底11的面11b的突起部的上表面的边缘实施锥形加工、R倒角加工。该情况下，原料气体沿着锥形面、R面流动并使晶体生长，因此，能够减缓第二氮化物半导体层15的内侧边缘处的膜厚的变化，例如，能够使得LED制作工艺中的真空吸附时的不良情况不易发生。
在使第一氮化物半导体层13及第二氮化物半导体层15生长时，载盘5及被载盘5保持的衬底托架40进行面内旋转。
需要说明的是，在氮化物半导体模板10的制造中使用过一次后的衬底托架40上会附着有GaN系的附着物，因此，需要定期通过在HCl气体等气氛中的烘烤而将其除去。
(第一实施方式的效果)
根据第一实施方式，能够有效地降低氮化物半导体模板10的翘曲。另外，由于能够有效地降低氮化物半导体模板10的翘曲，因此，能够使第一氮化物半导体层13较厚地生长，从而提高其结晶性。
另外，由于使异质衬底11的面11a上的第一氮化物半导体层13、和面11b上的第二氮化物半导体层15同时生长，因此，与利用各自不同的工序使氮化物半导体层生长于衬底的表面和背面上的情况相比，能够提高生产能力及原料效率。
〔第二实施方式〕
第二实施方式是关于作为使用第一实施方式涉及的氮化物半导体模板而形成的元件的一例的、外延片的方式。需要说明的是，关于氮化物半导体模板的构成等与第一实施方式相同的特征，省略或简化了说明。
图5是表示本发明的第二实施方式涉及的用于发光元件的外延片20的垂直剖视图。外延片20a为使用第一实施方式涉及的氮化物半导体模板10而形成的晶片。
外延片20具有氮化物半导体模板10、形成于氮化物半导体模板10上的n型层21、形成于n型层21上的发光层22、形成于发光层22上的p型层23、和形成于p型层23上的接触层24。
外延片20的异质衬底11例如为蓝宝石衬底。另外，氮化物半导体层13例如为厚度为10～15μm左右的无掺杂的GaN层。出于改善晶体品质等的目的，较厚地形成了氮化物半导体层13。
n型层21例如为n型的GaN层。另外，发光层22例如为由6对InGaN/GaN构成的多量子阱层。另外，p型层23例如为p型的AlGaN层。另外，接触层24例如为p型的GaN层。
可使用例如MOVPE，采用MOVPE法在氮化物半导体模板10上形成n型层21、发光层22、p型层23、及接触层24。
(第二实施方式的效果)
对于第二实施方式涉及的外延片20的各层而言，翘曲小，并且形成于具有结晶性优异的第一氮化物半导体层13的氮化物半导体模板10上，因此，具有高结晶性。
〔第三实施方式〕
第三实施方式是关于作为使用第二实施方式涉及的外延片20而形成的元件的一例的、发光元件的方式。需要说明的是，关于外延片20的构成等与第二实施方式相同的特征，省略或简化了说明。
(发光元件的构成)
图6是表示本发明的第三实施方式涉及的发光元件30的垂直剖视图。发光元件30为使用外延片20而形成的LED元件。
发光元件30具有：外延片20，其被分割成芯片尺寸；n侧电极垫33，其形成于外延片20的露出了一部分n型层21的区域上；透明电极31，其形成于接触层24上；和p侧电极垫32，其形成于透明电极31上。
透明电极31例如为Ni/Au半透明电极。另外，p侧电极垫32及n侧电极垫33例如为Ti/Al电极。
(第三实施方式的效果)
本实施方式涉及的发光元件30是使用具有高结晶性的外延片20而制造的，因此，具有高亮度和高可靠性。需要说明的是，也可使用氮化物半导体模板10制造晶体管等发光元件以外的元件。
实施例
以下，对基于上述第一实施方式制造氮化物半导体模板并进行评价的结果进行说明。
以下的实施例及比较例中，氮化物半导体模板是使用第一实施方式涉及的HVPE装置1而形成的。该HVPE装置1中，使原料气体沿与载盘5的面5a平行的方向流动。另外，以下的实施例中，于常压(1个大气压)下进行晶体生长。
另外，以下的实施例及比较例中，使AlN缓冲层生长而作为缓冲层12、14，使无掺杂GaN层生长而作为第一氮化物半导体层13及第二氮化物半导体层15。
〔实施例1〕
(氮化物半导体模板的制造)
实施例1中，作为异质衬底11，使用了直径为100mm、厚度为650μm的单镜面FSS。另外，作为衬底托架40，使用了图7A、7B所示的碳制衬底托架41。
对异质衬底11的面11b的中心附近进行支承的突起部41a与面11b中的下述圆接触，所述圆以异质衬底11的中心为中心、以从异质衬底11的半径(50mm)减去46mm而得到的长度为半径。
异质衬底11以相对于基体41c的上表面而言倾斜0.5°的状态被保持于衬底托架41上。
首先，将保持有异质衬底11的衬底托架41放置于HVPE装置1的载盘5上，然后流入纯氮气而排出炉内的空气。接着，在3slm氢气和7slm氮气的混合气体中，使衬底温度为1100℃，保持10分钟。
接着，从III族(Al)管线6d导入50sccm的HCl气体、2slm氢气、1slm氮气，从V族管线6b导入50sccm的NH3气体和1slm氢气，进而从掺杂管线6a导入400sccm的HCl气体、2.6slm氮气，使AlN晶体膜在异质衬底11上生长30秒，形成缓冲层12、14。
接着，从III族(Ga)管线6c导入100sccm的HCl气体、2slm氢气、1slm氮气，从V族管线6b导入2slm的NH3气体和1slm氢气，使无掺杂的GaN晶体膜以60μm/h(1μm/min)的生长速度在缓冲层12、14上生长15分钟，形成第一氮化物半导体层13及第二氮化物半导体层15。经过上述工序，得到氮化物半导体模板10。
接着，在流入2slm的NH3气体和8slm氮气的同时，对氮化物半导体模板10进行冷却，直到衬底温度成为室温左右为止。之后，实施数十分钟氮气吹扫，使HVPE装置1的反应炉2内成为氮气气氛，然后从HVPE装置1中取出氮化物半导体模板10。
(氮化物半导体模板的评价)
针对利用上述工序得到的10片氮化物半导体模板10，实施使用了膜厚测定装置的膜厚测定、翘曲量的测定、使用了X射线衍射装置的X射线摇摆曲线测定、及使用了光学显微镜的表面观察。将它们的结果示于以下表1。
[表1]
表1中的“表面膜厚”表示第一氮化物半导体层13的厚度在面内的平均值，“表面膜厚面内偏差”表示第一氮化物半导体层13的面内厚度偏差，“背面膜厚”表示第二氮化物半导体层15的厚度在面内的平均值，“表面与背面的膜厚差”表示第一氮化物半导体层13的厚度的平均值与第二氮化物半导体层15的厚度的平均值之差，“GaN(0004)面FWHM”表示第一氮化物半导体层13的中心处的(0004)面的X射线摇摆曲线的半峰宽，“GaN(10-12)面FWHM”表示第一氮化物半导体层13的中心处的(10-12)面的X射线摇摆曲线的半峰宽，“凹坑数”表示第一氮化物半导体层13的表面的直径为10μm以上的凹坑的数量。
需要说明的是，在任意氮化物半导体模板10中，第二氮化物半导体层15均形成于异质衬底11的面11b中的、除了包括中心在内的半径为2.5mm的区域以外的区域上。
如表1所示的那样，实施例1中，得到了第一氮化物半导体层13的结晶性良好、且翘曲小的氮化物半导体模板10。
〔实施例2〕
(氮化物半导体模板的制造)
实施例2中，作为异质衬底11，使用了直径为150mm、厚度为1300μm的双镜面FSS。另外，作为衬底托架40，使用了图8A、8B所示的碳制衬底托架42。图8A、8B分别为表示实施例2涉及的被保持于衬底托架42上的异质衬底11的俯视图和侧视图。
衬底托架42具有板状的基体42c、对异质衬底11的面11b进行支承的突起部42a、和多个对异质衬底11的侧面进行支承的突起部42b。突起部42a的上表面相对于基体42c的上表面而言倾斜30°，异质衬底11以相对于基体42c的上表面而言倾斜30°的状态被保持于衬底托架42上。
对异质衬底11的面11b进行支承的突起部42a与面11b中的下述圆相接触，所述圆以异质衬底11的中心为中心、以从异质衬底11的半径(75mm)减去2mm而得到的长度为半径。
实施例2中，将构成第一氮化物半导体层13及第二氮化物半导体层15的无掺杂的GaN晶体膜的生长时间设为17分钟，其他的工序及其条件与上述实施例1相同。
(氮化物半导体模板的评价)
针对利用上述工序得到的10片氮化物半导体模板10，实施使用了膜厚测定装置的膜厚测定、翘曲量的测定、使用了X射线衍射装置的X射线摇摆曲线测定、及使用了光学显微镜的表面观察。将它们的结果示于以下表2。
[表2]
需要说明的是，在任意氮化物半导体模板10中，第二氮化物半导体层15均形成于异质衬底11的面11b中的下述圆的外侧区域上，所述圆以异质衬底11的中心为中心、以从异质衬底11的半径(75mm)减去2mm而得到的长度为半径。
如表2所示的那样，实施例2中，得到了第一氮化物半导体层13的结晶性良好、且翘曲小的氮化物半导体模板10。
〔实施例3〕
(氮化物半导体模板的制造)
实施例3中，作为异质衬底11，使用了直径为50.8mm、厚度为430μm的单镜面PSS。PSS的图案由多个直径为2.6μm、高度为1.6μm的三角锥那样的圆锥形凸部构成，凸部之间的间隔为0.4μm。另外，作为衬底托架40，使用了图9A、9B所示的碳制衬底托架43。图9A、9B分别为表示实施例3涉及的被保持于衬底托架43上的异质衬底11的俯视图和侧视图。
衬底托架43具有板状的基体43c、对异质衬底11的面11b进行支承的突起部43a、和多个对异质衬底11的侧面进行支承的突起部43b。突起部43a的上表面相对于基体43c的上表面而言倾斜15°，异质衬底11以相对于基体43c的上表面而言倾斜15°的状态被保持于衬底托架43上。
对异质衬底11的面11b进行支承的突起部43a与面11b中的下述圆接触，所述圆以异质衬底11的中心为中心、以从异质衬底11的半径(25.4mm)减去12.7mm而得到的长度为半径。
实施例3中，将构成第一氮化物半导体层13及第二氮化物半导体层15的无掺杂的GaN晶体膜的生长时间设为13分钟，其他的工序及其条件与上述实施例1相同。
(氮化物半导体模板的评价)
针对利用上述工序得到的10片氮化物半导体模板10，实施使用了膜厚测定装置的膜厚测定、翘曲量的测定、使用了X射线衍射装置的X射线摇摆曲线测定、及使用了光学显微镜的表面观察。将它们的结果示于以下表3。
[表3]
需要说明的是，在任意氮化物半导体模板10中，第二氮化物半导体层15均形成于异质衬底11的面11b中的下述圆的外侧区域上，所述圆以异质衬底11的中心为中心、以从异质衬底11的半径(25.4mm)减去12.7mm而得到的长度为半径。
如表3所示的那样，实施例3中，得到了第一氮化物半导体层13的结晶性良好、且翘曲小的氮化物半导体模板10。
〔比较例1〕
(氮化物半导体模板的制造)
比较例1中，作为异质衬底11，使用了直径为100mm、厚度为650μm的单镜面FSS。另外，作为衬底托架40，使用了图10A、10B所示的衬底托架60。图10A、10B分别为表示比较例1涉及的被保持于衬底托架60上的异质衬底11的俯视图和垂直剖视图。
衬底托架60由具有用于放置异质衬底11的锪孔(spotface)60a的板状基体60b形成。异质衬底11的面11b的整个区域与锪孔60a的底面接触。比较例1中，锪孔60a的深度为0.5mm。
比较例1中，将构成第一氮化物半导体层13及第二氮化物半导体层15的无掺杂的GaN晶体膜的生长时间设为10分钟，其他的工序及其条件与上述实施例1相同。
(氮化物半导体模板的评价)
针对利用上述工序得到的10片氮化物半导体模板10，实施使用了膜厚测定装置的膜厚测定、翘曲量的测定、使用了X射线衍射装置的X射线摇摆曲线测定、及使用了光学显微镜的表面观察。将它们的结果示于以下表4。
[表4]
如表4所示的那样，对于比较例1涉及的氮化物半导体模板10而言，虽然第一氮化物半导体层13的结晶性良好，但翘曲量(Warp)大，平均值大于100μm。认为其原因在于没有形成第二氮化物半导体层15，从而无法降低翘曲。
〔比较例2〕
(氮化物半导体模板的制造)
比较例2中，作为异质衬底11，使用了直径为150mm、厚度为1300μm的双镜面FSS。另外，作为衬底托架40，使用了图10A、10B所示的衬底托架60。比较例2中的衬底托架60的锪孔60a的深度为1.0mm。
比较例2中，将构成第一氮化物半导体层13及第二氮化物半导体层15的无掺杂的GaN晶体膜的生长时间设为12分钟，其他的工序及其条件与上述比较例1相同。
(氮化物半导体模板的评价)
针对利用上述工序得到的10片氮化物半导体模板10，实施使用了膜厚测定装置的膜厚测定、翘曲量的测定、使用了X射线衍射装置的X射线摇摆曲线测定、及使用了光学显微镜的表面观察。将它们的结果示于以下表5。
[表5]
如表5所示的那样，对于比较例2涉及的氮化物半导体模板10而言，虽然第一氮化物半导体层13的结晶性良好，但翘曲量(Warp)大，平均值大于100μm。认为其原因在于没有形成第二氮化物半导体层15，从而无法降低翘曲。
〔比较例3〕
(氮化物半导体模板的制造)
比较例3中，作为异质衬底11，使用了直径为50.8mm、厚度为430μm的单镜面PSS。PSS的图案由多个直径为2.6μm、高度为1.6μm的三角锥那样的圆锥形凸部构成，凸部之间的间隔为0.4μm。另外，作为衬底托架40，使用了图10A、10B所示的衬底托架60。比较例3中的衬底托架60的锪孔60a的深度为0.4mm。
比较例3中，将构成第一氮化物半导体层13及第二氮化物半导体层15的无掺杂的GaN晶体膜的生长时间设为8分钟，其他的工序及其条件与上述比较例1相同。
(氮化物半导体模板的评价)
针对利用上述工序得到的10片氮化物半导体模板10，实施使用了膜厚测定装置的膜厚测定、翘曲量的测定、使用了X射线衍射装置的X射线摇摆曲线测定、及使用了光学显微镜的表面观察。将它们的结果示于以下表6。
[表6]
如表6所示的那样，对于比较例3涉及的氮化物半导体模板10而言，虽然第一氮化物半导体层13的结晶性良好，但翘曲量(Warp)大，平均值大于100μm。认为其原因在于没有形成第二氮化物半导体层15，从而无法降低翘曲。
〔比较例4〕
(氮化物半导体模板的制造)
比较例4中，作为异质衬底11，使用了直径为150mm、厚度为1300μm的单镜面FSS。另外，与实施例2同样地，作为衬底托架40，使用了图8A、8B所示的衬底托架42。
比较例4中，突起部42a的上表面相对于基体42c的上表面而言倾斜32°，异质衬底11以相对于基体42c的上表面而言倾斜32°的状态被保持于衬底托架42上。
对异质衬底11的面11b进行支承的突起部42a与面11b中的下述圆接触，所述圆以异质衬底11的中心为中心、以从异质衬底11的半径(75mm)减去2mm而得到的长度为半径。
比较例4中，在与上述实施例2相同的条件下进行晶体生长。
(氮化物半导体模板的评价)
针对利用上述工序得到的10片氮化物半导体模板10，实施使用了膜厚测定装置的膜厚测定、翘曲量的测定、使用了X射线衍射装置的X射线摇摆曲线测定、及使用了光学显微镜的表面观察。将它们的结果示于以下表7。
[表7]
需要说明的是，在任意氮化物半导体模板10中，第二氮化物半导体层15均形成于异质衬底11的面11b中的下述圆的外侧区域上，所述圆以异质衬底11的中心为中心、以从异质衬底11的半径(75mm)减去2mm而得到的长度为半径。
如表7所示的那样，对于比较例4涉及的氮化物半导体模板10而言，虽然第一氮化物半导体层13的结晶性良好，但第一氮化物半导体层13的面内厚度偏差大，平均值大于4.0％。用于制造LED元件等半导体发光元件的氮化物半导体层的厚度在面内的偏差通常被规定为4.0％以下，因此，比较例4涉及的氮化物半导体模板10不适合于制造半导体发光元件的用途。认为第一氮化物半导体层13的面内厚度偏差变大的原因在于异质衬底11相对于基体42c的上表面而言的倾斜度大于30°。
以上，对本发明的实施方式及实施例进行了说明，但本发明不限于上述实施方式及实施例，可在不脱离发明主旨的范围内实施各种变更。例如，氮化物半导体模板10及外延片20也可利用MOVPE法、MBE法等HVPE法以外的晶体生长方法进行制造。另外，氮化物半导体模板10的制造方法可应用于所有薄膜在热膨胀系数不同的异质衬底上的生长，并能够得到与氮化物半导体模板10同样的翘曲降低效果。
另外，上述记载的实施方式及实施例并不限定权利要求书涉及的发明。此外，需要注意的是，对于用于解决发明课题的手段而言，实施方式及实施例中说明的特征的组合并非全部为必需。
产业上的可利用性
本发明可适用于为制造发光元件等氮化物半导体元件而使用的氮化物半导体模板。
附图标记说明
10 氮化物半导体模板
11 异质衬底
12、14 缓冲层
13 第一氮化物半导体层
15 第二氮化物半导体层
20 外延片
30 发光元件

Claims (11)

1.氮化物半导体模板，其具有：
异质衬底；
由氮化物半导体形成的第一氮化物半导体层，所述第一氮化物半导体层形成于所述异质衬底的一个面上，且面内厚度偏差为4.0％以下；和
由所述氮化物半导体形成的第二氮化物半导体层，所述第二氮化物半导体层形成于所述异质衬底的另一个面的包括外周在内的环状区域上，且厚度为1μm以上。
2.如权利要求1所述的氮化物半导体模板，其中，
所述异质衬底包括圆形衬底，
所述环状区域包括所述另一个面中的下述圆的外侧区域，所述圆以所述异质衬底的中心为中心、以从所述异质衬底的半径减去2mm而得到的长度为半径。
3.如权利要求1或2所述的氮化物半导体模板，其中，所述另一个面的被所述环状区域包围的区域的形状是以所述异质衬底的中心为中心的圆。
4.如权利要求1～3中任一项所述的氮化物半导体模板，所述氮化物半导体模板的翘曲量(Warp)为100μm以下。
5.如权利要求4所述的氮化物半导体模板，其中，所述第一氮化物半导体层与所述第二氮化物半导体层的厚度之差为5μm以下。
6.如权利要求1～5中任一项所述的氮化物半导体模板，其中，所述氮化物半导体含有GaN。
7.外延片，其具有权利要求1～6中任一项所述的氮化物半导体模板、和形成于所述半导体模板上的发光层。
8.氮化物半导体模板的制造方法，所述制造方法包括下述工序：
使第一氮化物半导体层生长于异质衬底的一个面上的工序，所述第一氮化物半导体层由氮化物半导体形成，且面内厚度偏差为4.0％以下；和
使第二氮化物半导体层生长于所述异质衬底的另一个面的包括外周在内的环状区域上的工序，所述第二氮化物半导体层由所述氮化物半导体形成，且厚度为1μm以上。
9.如权利要求8所述的氮化物半导体模板的制造方法，其中，在所述异质衬底相对于衬底托架的基体的上表面而言以0.5°以上且30°以下的角度倾斜的状态下，将所述异质衬底保持于所述衬底托架上，在使所述衬底托架进行面内旋转的同时，从与所述衬底托架的基体的上表面平行的方向、垂直的方向、或这两个方向流入原料气体，从而使所述第一氮化物半导体层及第二氮化物半导体层生长。
10.如权利要求8或9所述的半导体模板的制造方法，其中，
所述异质衬底包括圆形衬底、或具有定位平边和指示平边中的至少任一者的圆形衬底，
所述环状区域包括所述另一个面中的下述圆的外侧区域，所述圆以所述异质衬底的中心为中心、以从所述异质衬底的半径减去2mm而得到的长度为半径。
11.如权利要求8～10中任一项所述的氮化物半导体模板的制造方法，其中，所述另一个面的被所述环状区域包围的区域的形状是以所述异质衬底的中心为中心的圆。
CN201680012474.5A 2015-02-27 2016-02-17 氮化物半导体模板及其制造方法、以及外延片 Expired - Fee Related CN107251196B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015039553 2015-02-27
JP2015-039553 2015-02-27
PCT/JP2016/054540 WO2016136548A1 (ja) 2015-02-27 2016-02-17 窒化物半導体テンプレート及びその製造方法、並びにエピタキシャルウエハ

Publications (2)

Publication Number Publication Date
CN107251196A true CN107251196A (zh) 2017-10-13
CN107251196B CN107251196B (zh) 2020-07-31

Family

ID=56788632

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680012474.5A Expired - Fee Related CN107251196B (zh) 2015-02-27 2016-02-17 氮化物半导体模板及其制造方法、以及外延片

Country Status (5)

Country Link
US (1) US10472715B2 (zh)
JP (1) JP6704386B2 (zh)
CN (1) CN107251196B (zh)
TW (1) TW201703118A (zh)
WO (1) WO2016136548A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6135954B2 (ja) * 2015-10-22 2017-05-31 ウシオ電機株式会社 窒化物半導体発光素子
JP6266742B1 (ja) * 2016-12-20 2018-01-24 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
RU2702948C1 (ru) 2017-05-26 2019-10-14 Соко Кагаку Ко., Лтд. Основание, нитридный полупроводниковый излучающий ультрафиолетовое излучение элемент и способ производства основания
JP6727186B2 (ja) * 2017-12-28 2020-07-22 日機装株式会社 窒化物半導体素子の製造方法
TWI777621B (zh) 2021-06-17 2022-09-11 錼創顯示科技股份有限公司 磊晶半導體結構與磊晶基板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752783A (zh) * 2008-12-17 2010-06-23 三菱电机株式会社 氮化物半导体装置的制造方法
JP2011066356A (ja) * 2009-09-18 2011-03-31 Samco Inc 薄膜製造装置
WO2011161975A1 (ja) * 2010-06-25 2011-12-29 Ｄｏｗａエレクトロニクス株式会社 エピタキシャル成長基板及び半導体装置、エピタキシャル成長方法
US20130048942A1 (en) * 2011-08-22 2013-02-28 Hitachi Cable, Ltd. Nitride semiconductor template and light-emitting diode
US20130069075A1 (en) * 2011-09-12 2013-03-21 Hitachi Cable, Ltd. Nitride semiconductor crystal producing method, nitride semiconductor epitaxial wafer, and nitride semiconductor freestanding substrate
CN103000492A (zh) * 2011-09-14 2013-03-27 株式会社东芝 制造堆叠的氮化物半导体结构的方法以及制造氮化物半导体发光装置的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3886341B2 (ja) 2001-05-21 2007-02-28 日本電気株式会社 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP2003113000A (ja) 2001-10-05 2003-04-18 Hitachi Cable Ltd 半導体エピタキシャルウェハ及びその製造方法
JP4522301B2 (ja) 2005-03-30 2010-08-11 住友電工デバイス・イノベーション株式会社 半導体基板および半導体装置
JP5099008B2 (ja) 2006-07-26 2012-12-12 富士通株式会社 ＳｉＣ基板を用いた化合物半導体装置とその製造方法
KR20130008203A (ko) * 2011-07-12 2013-01-22 삼성전자주식회사 반도체 에피 박막 성장방법 및 이를 이용한 반도체 발광소자 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752783A (zh) * 2008-12-17 2010-06-23 三菱电机株式会社 氮化物半导体装置的制造方法
JP2011066356A (ja) * 2009-09-18 2011-03-31 Samco Inc 薄膜製造装置
WO2011161975A1 (ja) * 2010-06-25 2011-12-29 Ｄｏｗａエレクトロニクス株式会社 エピタキシャル成長基板及び半導体装置、エピタキシャル成長方法
US20130048942A1 (en) * 2011-08-22 2013-02-28 Hitachi Cable, Ltd. Nitride semiconductor template and light-emitting diode
US20130069075A1 (en) * 2011-09-12 2013-03-21 Hitachi Cable, Ltd. Nitride semiconductor crystal producing method, nitride semiconductor epitaxial wafer, and nitride semiconductor freestanding substrate
CN103000492A (zh) * 2011-09-14 2013-03-27 株式会社东芝 制造堆叠的氮化物半导体结构的方法以及制造氮化物半导体发光装置的方法

Also Published As

Publication number Publication date
US20180010246A1 (en) 2018-01-11
JPWO2016136548A1 (ja) 2017-12-21
WO2016136548A1 (ja) 2016-09-01
TW201703118A (zh) 2017-01-16
JP6704386B2 (ja) 2020-06-03
US10472715B2 (en) 2019-11-12
CN107251196B (zh) 2020-07-31

Similar Documents

Publication Publication Date Title
JP3788041B2 (ja) ＧａＮ単結晶基板の製造方法
JP3788037B2 (ja) ＧａＮ単結晶基板
CN107251196A (zh) 氮化物半导体模板及其制造方法、以及外延片
CN102414844B (zh) Led的群集工具
JP5879225B2 (ja) 窒化物半導体テンプレート及び発光ダイオード
TWI499085B (zh) 藉由空間侷限磊晶法生長iii-v族材料層
TW200946713A (en) CVD apparatus
JP5697246B2 (ja) エピタキシャル成長用サセプタ、これを用いたエピタキシャル成長装置およびこれを用いたエピタキシャル成長方法
EP1997125A2 (en) Growth method using nanostructure compliant layers and hvpe for producing high quality compound semiconductor materials
US20140102372A1 (en) Wafer carrier
JP2013145867A (ja) 窒化物半導体テンプレート及び発光ダイオード
JP2007246331A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
KR20120116433A (ko) 단결정 기판, 이를 이용하여 얻어지는 ⅲ족 질화물 결정 및 ⅲ족 질화물 결정의 제조방법
TWI434950B (zh) Gallium nitride (GaN) self-supporting substrate manufacturing method and manufacturing device
JP5045955B2 (ja) Ｉｉｉ族窒化物半導体自立基板
CN107075729A (zh) 氮化物半导体模板的制造方法
US8466471B2 (en) Nitride semiconductor free-standing substrate and method for making same
CN107078033A (zh) 氮化物半导体模板的制造方法
JP4288515B2 (ja) ＧａＮ単結晶基板、ＧａＮ単結晶基板の製造方法、ＧａＮ単結晶基板の上に作製した発光素子及びその製造方法
JP2011138895A (ja) 結晶の製造方法および発光素子の製造方法
US20230399770A1 (en) Group iii nitride crystal, group iii nitride semiconductor, group iii nitride substrate, and method for producing group iii nitride crystal
JP2006232571A (ja) 窒化ガリウム単結晶基板の製造方法
JP2005228757A (ja) 気相成長装置及び気相成長方法
KR101474373B1 (ko) 반도체 기판 및 그 제조 방법
JP5182396B2 (ja) 窒化物半導体自立基板及び発光装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200731