TW201635432A - 半導體結構與其製備方法 - Google Patents

半導體結構與其製備方法 Download PDF

Info

Publication number
TW201635432A
TW201635432A TW104122761A TW104122761A TW201635432A TW 201635432 A TW201635432 A TW 201635432A TW 104122761 A TW104122761 A TW 104122761A TW 104122761 A TW104122761 A TW 104122761A TW 201635432 A TW201635432 A TW 201635432A
Authority
TW
Taiwan
Prior art keywords
hole
insulating material
substrate
semiconductor structure
young
Prior art date
Application number
TW104122761A
Other languages
English (en)
Other versions
TWI571964B (zh
Inventor
施信益
吳鐵將
Original Assignee
華亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華亞科技股份有限公司 filed Critical 華亞科技股份有限公司
Publication of TW201635432A publication Critical patent/TW201635432A/zh
Application granted granted Critical
Publication of TWI571964B publication Critical patent/TWI571964B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種半導體結構，包含一基板、一第一穿孔與一第二穿孔。第一穿孔設置於基板中並填充一導電材料，而第二穿孔同樣設置於基板中並填充一絕緣材料，且絕緣材料的楊氏模量小於導電材料的楊氏模量以平衡導電材料產生的應力。

Description

半導體結構與其製備方法
本發明是有關一種半導體結構，特別是有關一種能防止晶圓產生翹曲的半導體結構。
為提高積體電路的性能與功能性，三維(three-dimensional,3D)堆疊技術已廣泛用於次世代的積體電路封裝。其中，矽穿孔(through silicon vias,TSV's)通常用於建立三維堆疊結構，並更在接合後對三維堆疊結構進行切割或研磨製程。
然而，在熱循環階段時，基板與製備於其中的內部元件之間熱性質的差異將造成界面性質的下降，並使晶圓產生翹曲，此將會顯著影響內部元件的電性能。
因此，業界亟需一種改良的半導體結構與其製備方法，以降低晶圓翹曲的風險，進而增加半導體結構的良率。
本發明之一態樣係提供一種半導體結構，包含一 基板、一第一穿孔與一第二穿孔。第一穿孔設置於基板中並填充一導電材料，而第二穿孔同樣設置於基板中並填充一絕緣材料，且絕緣材料的楊氏模量小於導電材料的楊氏模量以平衡導電材料產生的應力。
根據本發明部分實施方式，導電材料包含銅、鎢、多晶矽、或其組合。
根據本發明部分實施方式，導電材料的楊氏模量大於110GPa。
根據本發明部分實施方式，絕緣材料的楊氏模量小於100GPa。
根據本發明部分實施方式，絕緣材料的楊氏模量介於約5GPa至約100GPa之間。
根據本發明部分實施方式，絕緣材料的楊氏模量介於約5GPa至約50GPa之間。
根據本發明部分實施方式，絕緣材料包含旋塗式玻璃、旋塗式介電材料、聚醯亞胺、二氧化矽、或其組合。
根據本發明部分實施方式，第二穿孔係填充具有不同楊氏模量的絕緣材料，以形成一多層結構於第二穿孔中。
根據本發明部分實施方式，第一穿孔與第二穿孔具有相同的深度。
根據本發明部分實施方式，第一穿孔與第二穿孔具有不同的深度。
根據本發明部分實施方式，基板包含一第一表面 以及與第一表面相對的一第二表面。
根據本發明部分實施方式，第一穿孔與第二穿孔自第一表面延伸至第二表面。
根據本發明部分實施方式，第一穿孔與第二穿孔自第二表面延伸至第一表面。
根據本發明部分實施方式，第二穿孔環繞第一穿孔。
本發明之另一態樣係提供一種半導體結構，包含一基板、一主動穿孔以及一虛設穿孔。基板具有一主動區以及環繞主動區的一虛設區，主動穿孔設置於主動區中並填充一導電材料，虛設穿孔則設置於虛設區中並填充一絕緣材料，且絕緣材料的楊氏模量小於100GPa。
本發明之另一態樣係提供一種製備半導體結構的方法，包含下列步驟。先形成一第一穿孔與一第二穿孔於一基板中，並填充一絕緣材料於第二穿孔中，且絕緣材料的楊氏模量小於100GPa，且更填充一導電材料於第一穿孔中。
根據本發明部分實施方式，形成第一穿孔與第二穿孔於基板中包含下列步驟。先形成一罩幕於基板上，並通過罩幕移除部分基板以形成第一穿孔與第二穿孔。
根據本發明部分實施方式，填充導電材料於第一穿孔中與填充絕緣材料於第二穿孔包含下列步驟。覆蓋一光阻於第一穿孔上，並填充絕緣材料於第二穿孔中。接著移除光阻，接著填充導電材料於第一穿孔中。
根據本發明部分實施方式，填充導電材料於第一穿孔中與填充絕緣材料於第二穿孔包含下列步驟。填充絕緣材料於第一穿孔與第二穿孔中，接著覆蓋一光阻於第二穿孔上。再移除第一穿孔中的絕緣材料，更填充導電材料於第一穿孔中。
根據本發明部分實施方式，第一穿孔與第二穿孔係同時形成。
100‧‧‧半導體結構
110‧‧‧基板
112‧‧‧主動區
113‧‧‧第一表面
114‧‧‧虛設區
115‧‧‧第二表面
120‧‧‧第一穿孔
122‧‧‧導電材料
130‧‧‧第二穿孔
132‧‧‧絕緣材料/第一絕緣材料
134‧‧‧第二絕緣材料
310‧‧‧光阻
410‧‧‧光阻
510‧‧‧氧化層
520‧‧‧內連線結構
D、D1、D2‧‧‧深度
T1、T2‧‧‧厚度
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之詳細說明如下：第1圖為依據本發明之部分實施方式中，一種半導體結構的上視圖；第2A圖為依據本發明之部分實施方式中，第1圖的半導體結構沿著AA剖線的剖視圖；第2B圖為依據本發明之其他部分實施方式中，第1圖的半導體結構沿著AA剖線的剖視圖；第2C圖為依據本發明之其他部分實施方式中，第1圖的半導體結構沿著AA剖線的剖視圖；第3A至3G圖為依據本發明之部分實施方式中，第2A圖的半導體結構在製程各個階段的剖面圖；第4A至4G圖為依據本發明之其他部分實施方式中，第2A圖的半導體結構在製程各個階段的剖面圖；以及 第5A至5D圖為依據本發明之部分實施方式中，半導體結構在製程各個階段的剖面圖。
之後將以示例圖式以詳細描述本發明的各種實施方式，且在圖式和說明書中使用相同的元件符號以指代相同或相似的部分。
以下將以圖式揭露本發明之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
請參閱第1圖，第1圖為依據本發明之部分實施方式中，一種半導體結構的上視圖。一半導體結構100包含一基板110、一第一穿孔120與一第二穿孔130。基板110具有一主動區112以及環繞主動區112的一虛設區114，其中第一穿孔120係設置於基板110的主動區112中，而第二穿孔130係設置於基板110的虛設區114中。
繼續參閱第2A圖，第2A圖為依據本發明之部分實施方式中，第1圖的半導體結構沿著AA剖線的剖視圖。如第2A圖所示，基板具有一第一表面113以及與第一表面113相對的一第二表面115，而第一穿孔120與第二穿孔130係自第一表面113往第二表面115延伸，但不以此為 限。在本發明之其他實施方式中，第一穿孔120與第二穿孔130係自第二表面115往第一表面113延伸。
再者，由於第一穿孔120與第二穿孔130係於相同的製程步驟中形成，第一穿孔120與第二穿孔130會具有相同的深度D，但不以此為限。第2B圖為依據本發明之其他部分實施方式中，第1圖的半導體結構沿著AA剖線的剖視圖。如第2B圖所示，第一穿孔120具有第一深度D1，而第二穿孔130具有第二深度D2。在此實施方式中，第一穿孔120與第二穿孔130係於不同的製程步驟中形成，因此第一深度D1並不同於第二深度D2。
繼續參閱第2A圖，第一穿孔120中填充一導電材料122，而第二穿孔130中填充一絕緣材料132。需注意的是，基板110為一半導體晶片，包含一底層、一半導體元件位於底層上，複數條金屬導線連接至此半導體元件，以及一內金屬介電層(inter-metal dielectric(IMD)layer)覆蓋此些金屬導線。在本發明之部分實施方式中，底層之材質為矽，而導電材料122填充至第一穿孔120中以形成一主動矽穿孔(through silicon via,TSV)於主動區112中，且絕緣材料132填充至第二穿孔130中已形成一虛設矽穿孔於虛設區114中。此外，第一穿孔120中的導電材料122更接觸前述的金屬導線，以將半導體元件的訊號傳遞至外部裝置。在本發明之部分實施方式中，導電材料122包含銅、鎢、多晶矽、或其組合，但不以此為限，其他合適的導電材料亦可用於填充第一穿孔120。
然而，在填充導電材料122時通常會造成基板110的翹曲，此係由於基板110與導電材料122間的熱膨脹係數不同，因而在後續製程中會產生不平衡的應力造成基板110翹曲。為解決此問題，本發明藉由形成第二穿孔130以平衡填充導電材料122時所產生的應力。如前所述，絕緣材料132填充至第二穿孔130中，其中絕緣材料132的楊氏模量E2小於導電材料122的楊氏模量E1以平衡導電材料122產生的應力。楊氏模量的計算方式係將拉伸應力σ除以拉伸應變ε，在施加相同的拉伸應力σ，楊氏模量較小的絕緣材料132將具有較大拉伸應變ε，此代表絕緣材料之材質較軟且有彈性，因而能平衡或抵消導電材料122產生的應力以防止基板110產生翹曲。
由於絕緣材料132的楊氏模量E2小於導電材料122的楊氏模量E1，藉此楊氏模量E2夠小而能達到優異的彈性。在本發明之部分實施方式中，導電材料122的楊氏模量E1大於110GPa，而絕緣材料132的楊氏模量E2小於100GPa。在本發明之其他部分實施例中，絕緣材料132的楊氏模量E2介於約5GPa至約100GPa之間。在本發明之其他部分實施例中，絕緣材料132的楊氏模量E2介於約5GPa至約50GPa之間。
如前所述，第二穿孔130中填充絕緣材料132以形成虛設矽穿孔，且虛設矽穿孔並無連接至基板中的任何內部元件。在本發明之部分實施方式中，絕緣材料132包含旋塗式玻璃、旋塗式介電材料、聚醯亞胺、二氧化矽、或其 組合。另一方面，此些第二穿孔130(虛設矽穿孔)可如第1圖所示環繞著第一穿孔120(主動矽穿孔)，但不以此為限。在本發明之其他部分實施方式中，第二穿孔130可位於虛設區114中的任何位置，例如位於基板110的四個角落。
請繼續參閱第2C圖，第2C圖為依據本發明之其他部分實施方式中，第1圖的半導體結構沿著AA剖線的剖視圖。如第2C圖所示，第一穿孔120與第二穿孔130自第一表面113往第二表面115延伸，且具有楊氏模量E1的導電材料122填充至第一穿孔122中。第2A圖與第2C圖的差別在於，第2C圖的第二穿孔130中填充多種絕緣材料，且此些絕緣材料具有不同的楊氏模量以形成一多層結構於第二穿孔130中。如第2C圖所示，第一絕緣材料132與第二絕緣材料134均填充至第二穿孔130中以形成一雙層結構於其中。第二絕緣材料134環繞第一絕緣材料132，且第一絕緣材料132的楊氏模量E2與第二絕緣材料134的楊氏模量E3均小於導電材料122的楊氏模量E1。藉此，第一絕緣材料132與第二絕緣材料134之材質較軟且有彈性，因而能平衡或抵消導電材料122產生的應力以防止基板110產生翹曲。
在本發明之部分實施方式中，楊氏模量E2與楊氏模量E3均小於100GPa。在本發明之其他部分實施例中，楊氏模量E2與楊氏模量E3均介於約5GPa至約100GPa之間。在本發明之其他部分實施例中，楊氏模量E2與楊氏模量E3均介於約5GPa至約50GPa之間。
此外，楊氏模量E2不同於楊氏模量E3。如第2C 圖所示，環繞第一絕緣材料132的第二絕緣材料134具有較大的楊氏模量。藉此，第二絕緣材料134可作為緩衝層以防止第一絕緣材料132產生瞬間形變，進而增加半導體結構100的效率。在本發明之其他實施方式中，楊氏模量E2亦可大於楊氏模量E3。
請接著參閱第3A至3G圖以進一步理解第2A圖中的半導體結構之製備過程。第3A至3G圖為依據本發明之部分實施方式中，第2A圖的半導體結構在製程各個階段的剖面圖。
如第3A圖所示，形成一第一穿孔120與一第二穿孔130於一基板110中。可使用合適的製程，包含微影製程與蝕刻製程，以製備第一穿孔120與第二穿孔130於基板110中。微影製程可包含形成一光阻層(未繪示)覆蓋於基板110上，並對光阻層進行曝光以形成一圖案，接著進行曝光後烘烤製程，再顯影此圖案以形成一遮罩於基板110上。之後，前述的遮罩將用於保護部分的基板110，並以蝕刻製程移除基板110的暴露部分以形成第一穿孔120與第二穿孔130。在本發明之部分實施方式中，第一穿孔120與第二穿孔130係同時形成。
繼續參閱第3B圖，覆蓋一光阻310於第一穿孔120上。此光阻310形成於基板110上且填充至第一穿孔120中，並暴露第二穿孔130。換句話說，光阻310保護主動區112中的第一穿孔120。
繼續參閱第3C圖，填充絕緣材料132至第二穿 孔130中。絕緣材料132形成於基板110上，且部分的絕緣材料132位於基板110與光阻310上，而另一部分的絕緣材料132位於第二穿孔130中以完全填滿第二穿孔130。此外，光阻310與絕緣材料132共同形成一厚度T1於基板110上。在本發明之部分實施方式中，係以化學氣相沉積(CVD)、物理氣相沉積(PVD)或塗佈製程形成絕緣材料132，但不以此為限。
繼續參閱第3D圖，減少基板110上的光阻310與絕緣材料132共同形成的厚度。在此步驟中，係使用化學機械研磨(CMP)製程或蝕刻製程以移除部分的光阻310與絕緣材料132，並使基板110上的厚度自T1減少至T2。再者，此步驟更移除光阻310上的絕緣材料132以暴露光阻310。在本發明之部分實施方式中，化學機械研磨製程完全移除基板110上的光阻310與絕緣材料132以將厚度自T1減少至0。之後，即移除光阻310而形成如第3E圖所示的結構。在第3E圖中，移除光阻310使第一穿孔120暴露出來。
繼續參閱第3F圖，填充導電材料122至第一穿孔120中。導電材料122係形成於基板110上，且部分的導電材料位於基板110與絕緣材料132上，而另一部分的導電材料則位於第一穿孔120中以完全填滿第一穿孔120。在本發明之部分實施方式中，係以電鍍、濺鍍或沉積製程以形成導電材料122，但不以此為限。
繼續參閱第3G圖，移除基板110上的導電材料122與絕緣材料132。在此步驟中，係使用化學機械研磨製 程以完全移除基板110上的導電材料122與絕緣材料132，而形成第2A圖所示的半導體結構。
接著參閱第4A至4G圖以進一步理解第2A圖中的半導體結構之製備過程。第4A至4G圖為依據本發明之其他部分實施方式中，第2A圖的半導體結構在製程各個階段的剖面圖。
如第4A圖所示，形成一第一穿孔120與一第二穿孔130於一基板110中。可使用合適的製程，如第3A圖中所述的微影製程與蝕刻製程，以製備第一穿孔120與第二穿孔130於基板110中，細節於此不再詳述。在本發明之部分實施方式中，第一穿孔120與第二穿孔130係同時形成。
繼續參閱第4B圖，填充絕緣材料132至第一穿孔120與第二穿孔130中。絕緣材料132形成於基板110上，且部分的絕緣材料132位於第一穿孔120與第二穿孔130中以完全填滿第一穿孔120與第二穿孔130。在本發明之部分實施方式中，係以化學氣相沉積(CVD)、物理氣相沉積(PVD)或塗佈製程形成絕緣材料132，但不以此為限。
繼續參閱第4C圖，移除基板110上的絕緣材料132。在此步驟中，係使用化學機械研磨製程或蝕刻製程以完全移除位於基板110上方的絕緣材料132。
繼續參閱第4D圖，覆蓋一光阻410於第二穿孔130上。此光阻410係形成於基板110上以保護第二穿孔130中的絕緣材料132。換句話說，光阻410暴露第一穿孔120中的絕緣材料132。
接著參閱第4E圖，移除第一穿孔120中的絕緣材料132以使第一穿孔120中無任何填充物。由於光阻410暴露第一穿孔120中的絕緣材料132，因此可使用一濕蝕刻製程以完全移除第一穿孔120中的絕緣材料132，但在光阻410的保護下，第二穿孔130中的絕緣材料132不會被移除而仍餘留於第二穿孔130中。在濕蝕刻製程之後，即移除光阻410。
繼續參閱第4E圖，填充導電材料122至第一穿孔120中。導電材料122形成於基板110上，其中部分的導電材料122位於基板110與絕緣材料132上，而另一部分的導電材料122則位於第一穿孔120中以完全填滿第一穿孔120。在本發明之部分實施方式中，係以電鍍、濺鍍或沉積製程以形成導電材料122，但不以此為限。
最後參閱第4G圖，移除位於基板110上的導電材料122。在此步驟中，係使用化學機械研磨製程以完全移除基板110上的導電材料122，而形成第2A圖所示的半導體結構。
如前所述，第一穿孔120與第二穿孔130亦可自第二表面115往第一表面113延伸。具體而言，第一穿孔120與第二穿孔130係製備於基板110的背面。請參閱第5A至5E圖以進一步理解第一穿孔120與第二穿孔130製備於基板110之背面的實施方式。第5A至5D圖為依據本發明之其他部分實施方式中，半導體結構在製程各個階段的剖面圖。
如第5A圖所示，提供一基板110。基板110具 有相對的一第一表面113與一第二表面115。需注意的是，第5A至5E圖繪示的為一後鑽孔(via last)製程，一內連線結構(interconnect)520已經製備於基板110的第一表面113上，再接著在後續的製程中形成第一穿孔120與第二穿孔130於基板110的背面。此製程係先研磨基板110的第二表面115以減少基板110的厚度，並再形成一氧化層150於第二表面115下。之後，使用一雙重鑲嵌蝕刻製程移除部分的氧化層510與部分的基板110，而形成如第5B圖所示之暴露內連線結構520的第一穿孔120與第二穿孔130。
繼續參閱第5C圖，填充絕緣材料132至第二穿孔130中。舉例來說，可使用一光阻(未繪示)保護第一穿孔120，再形成絕緣材料132至第二表面115以完全填充第二穿孔130。此外，更可使用一化學機械研磨製程以移除第二表面115上多餘的絕緣材料132，並接著移除第一穿孔120中的光阻。
繼續參閱第5D圖，填充導電材料至第一穿孔120中。在移除光阻後即形成導電材料122至第二表面115以完全填充第一穿孔120。藉此，導電材料122接觸暴露於第一穿孔120中的內連線結構520而形成電性連接。再者，更使用一化學機械研磨製程以移除第二表面115上多餘的導電材料122，而形成具有主動穿孔與虛設穿孔於其背面之半導體結構。
由上述本發明實施例可知，本發明優於習知的半導體結構與製備方法，並總結此些優點如下。本發明使用第二 穿孔以平衡填充導電材料時產生的應力，且第二穿孔中填充之絕緣材料的楊氏模量小於100GPa。藉此，絕緣材料可具有優異的彈性以平衡或抵消導電材料產生的應力並防止基板產生翹曲。
本發明已經相當詳細地描述某些實施方式，但其他的實施方式亦為可能的。因此，所附請求項的精神和範籌不應限於本文所描述的實施方式。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
110‧‧‧基板
112‧‧‧主動區
113‧‧‧第一表面
114‧‧‧虛設區
115‧‧‧第二表面
120‧‧‧第一穿孔
122‧‧‧導電材料
130‧‧‧第二穿孔
132‧‧‧絕緣材料
D‧‧‧深度

Claims (20)

  1. 一種半導體結構，包含：一基板；一第一穿孔設置於該基板中並填充一導電材料；以及一第二穿孔設置於該基板中並填充一絕緣材料，且該絕緣材料的楊氏模量小於該導電材料的楊氏模量以平衡導電材料產生的應力。
  2. 如請求項1所述之半導體結構，其中該導電材料包含銅、鎢、多晶矽、或其組合。
  3. 如請求項1所述之半導體結構，其中該導電材料的楊氏模量大於110GPa。
  4. 如請求項1所述之半導體結構，其中該絕緣材料的楊氏模量小於100GPa。
  5. 如請求項4所述之半導體結構，其中該絕緣材料的楊氏模量介於約5GPa至約100GPa之間。
  6. 如請求項5所述之半導體結構，其中該絕緣材料的楊氏模量介於約5GPa至約50GPa之間。
  7. 如請求項1所述之半導體結構，其中該絕緣材料包含旋塗式玻璃、旋塗式介電材料、聚醯亞胺、二 氧化矽、或其組合。
  8. 如請求項1所述之半導體結構，其中該第二穿孔係填充具有不同楊氏模量的絕緣材料，以形成一多層結構於該第二穿孔中。
  9. 如請求項1所述之半導體結構，其中該第一穿孔與該第二穿孔具有相同的深度。
  10. 如請求項1所述之半導體結構，其中該第一穿孔與該第二穿孔具有不同的深度。
  11. 如請求項1所述之半導體結構，其中基板包含一第一表面以及與該第一表面相對的一第二表面。
  12. 如請求項11所述之半導體結構，其中該第一穿孔與該第二穿孔自該第一表面延伸至該第二表面。
  13. 如請求項11所述之半導體結構，其中該第一穿孔與該第二穿孔自該第二表面延伸至該第一表面。
  14. 如請求項1所述之半導體結構，其中該第二穿孔環繞該第一穿孔。
  15. 一種半導體結構，包含： 一基板，具有一主動區以及一虛設區環繞該主動區；一主動穿孔設置於該主動區中並填充一導電材料；以及一虛設穿孔設置於該虛設區中並填充一絕緣材料，且該絕緣材料的楊氏模量小於100GPa。
  16. 一種製備半導體結構的方法，包含：形成一第一穿孔與一第二穿孔於一基板中；填充一絕緣材料於該第二穿孔中，且該絕緣材料的楊氏模量小於100GPa；以及填充一導電材料於該第一穿孔中。
  17. 如請求項16所述之方法，其中形成該第一穿孔與該第二穿孔於該基板中包含：形成一罩幕於該基板上；以及通過該罩幕移除部分該基板以形成該第一穿孔與該第二穿孔。
  18. 如請求項16所述之方法，其中填充該導電材料於該第一穿孔中與填充該絕緣材料於該第二穿孔中包含：覆蓋一光阻於該第一穿孔上；填充該絕緣材料於該第二穿孔中；移除該光阻；以及填充該導電材料於該第一穿孔中。
  19. 如請求項16所述之方法，其中填充該導電材料於該第一穿孔中與填充該絕緣材料於該第二穿孔中包含：填充該絕緣材料於該第一穿孔與該第二穿孔中；覆蓋一光阻於該第二穿孔上；移除該第一穿孔中的該絕緣材料；以及填充該導電材料於該第一穿孔中。
  20. 如請求項16所述之方法，其中該第一穿孔與該第二穿孔係同時形成。
TW104122761A 2015-03-23 2015-07-14 半導體結構與其製備方法 TWI571964B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/664,932 US9397048B1 (en) 2015-03-23 2015-03-23 Semiconductor structure and manufacturing method thereof

Publications (2)

Publication Number Publication Date
TW201635432A true TW201635432A (zh) 2016-10-01
TWI571964B TWI571964B (zh) 2017-02-21

Family

ID=56381730

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104122761A TWI571964B (zh) 2015-03-23 2015-07-14 半導體結構與其製備方法

Country Status (3)

Country Link
US (1) US9397048B1 (zh)
CN (1) CN105990285B (zh)
TW (1) TWI571964B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI761297B (zh) * 2021-11-03 2022-04-11 友達光電股份有限公司 封裝結構

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108649021B (zh) * 2018-07-19 2024-07-26 长江存储科技有限责任公司 晶圆翘曲调整结构及其形成方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3961398B2 (ja) * 2002-10-30 2007-08-22 富士通株式会社 半導体装置
JP2004356618A (ja) * 2003-03-19 2004-12-16 Ngk Spark Plug Co Ltd 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体、中継基板の製造方法
JP4012163B2 (ja) * 2004-03-11 2007-11-21 株式会社東芝 半導体装置
US8119918B2 (en) * 2005-09-14 2012-02-21 Nec Corporation Printed circuit board and semiconductor package
TWI291757B (en) * 2005-11-16 2007-12-21 Ind Tech Res Inst Structure to reduce stress for vias and a fabricating method thereof
ATE502398T1 (de) * 2006-01-24 2011-04-15 Nxp Bv Spannungspufferungsgehäuse für ein halbleiterbauelement
US20080079159A1 (en) * 2006-10-02 2008-04-03 Texas Instruments Incorporated Focused stress relief using reinforcing elements
US8097964B2 (en) * 2008-12-29 2012-01-17 Texas Instruments Incorporated IC having TSV arrays with reduced TSV induced stress
US7969013B2 (en) * 2009-10-22 2011-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Through silicon via with dummy structure and method for forming the same
US9420707B2 (en) * 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
KR101952559B1 (ko) * 2010-11-15 2019-02-26 어플라이드 머티어리얼스, 인코포레이티드 챔버 구성부품들을 연결하기 위해 이용되는 접착제 재료
US8227840B2 (en) 2010-11-24 2012-07-24 Nanya Technology Corp. Integrated circuit device and method of forming the same
US8420541B2 (en) * 2011-05-06 2013-04-16 Nanya Technology Corporation Method for increasing adhesion between polysilazane and silicon nitride
US8723049B2 (en) * 2011-06-09 2014-05-13 Tessera, Inc. Low-stress TSV design using conductive particles
KR101918608B1 (ko) 2012-02-28 2018-11-14 삼성전자 주식회사 반도체 패키지
US8957504B2 (en) * 2013-03-15 2015-02-17 IP Enval Consultant Inc. Integrated structure with a silicon-through via
US9030025B2 (en) * 2013-03-15 2015-05-12 IPEnval Consultant Inc. Integrated circuit layout
TWI492344B (zh) * 2013-04-09 2015-07-11 矽品精密工業股份有限公司 半導體封裝件及其製法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI761297B (zh) * 2021-11-03 2022-04-11 友達光電股份有限公司 封裝結構

Also Published As

Publication number Publication date
CN105990285A (zh) 2016-10-05
TWI571964B (zh) 2017-02-21
US9397048B1 (en) 2016-07-19
CN105990285B (zh) 2018-10-23

Similar Documents

Publication Publication Date Title
JP5259197B2 (ja) 半導体装置及びその製造方法
JP5497756B2 (ja) 半導体素子の製造方法および半導体素子
JP6012763B2 (ja) 基板貫通ビアを集積回路の中間工程層に組み込むこと
TWI532136B (zh) 半導體元件及其製造方法
JP2006005288A (ja) 半導体装置
JP2006237594A (ja) 半導体装置及びその製造方法
JP2007019188A5 (zh)
JP2011139103A (ja) 半導体装置
JP2009206241A (ja) 半導体装置
JP2002368098A (ja) フリップチップ型半導体素子及びその製造方法
TWI660468B (zh) 封裝結構及其製造方法
US20120032339A1 (en) Integrated circuit structure with through via for heat evacuating
TWI571964B (zh) 半導體結構與其製備方法
JP6335132B2 (ja) 半導体装置、および、半導体装置の製造方法
JP7143608B2 (ja) 半導体装置及び半導体装置の製造方法
JP2005142351A (ja) 半導体装置およびその製造方法
US20050032353A1 (en) Method for reducing defects in post passivation interconnect process
KR101487082B1 (ko) 휨 방지층을 구비하는 적층형 반도체 패키지 및 그 제조방법
JP2012119444A (ja) 半導体装置
JP2007073808A (ja) 半導体装置の製造方法及び半導体装置
JP5932079B2 (ja) 半導体装置
TWI559414B (zh) 基底穿孔製程
JP2007027694A (ja) 半導体装置
JP2006324388A (ja) 半導体装置およびその製造方法
JP5801329B2 (ja) 半導体装置