TW201611246A - 氧基三端電阻切換邏輯裝置 - Google Patents

氧基三端電阻切換邏輯裝置 Download PDF

Info

Publication number
TW201611246A
TW201611246A TW104115885A TW104115885A TW201611246A TW 201611246 A TW201611246 A TW 201611246A TW 104115885 A TW104115885 A TW 104115885A TW 104115885 A TW104115885 A TW 104115885A TW 201611246 A TW201611246 A TW 201611246A
Authority
TW
Taiwan
Prior art keywords
region
metal
oxide material
active
disposed
Prior art date
Application number
TW104115885A
Other languages
English (en)
Other versions
TWI593087B (zh
Inventor
艾利潔 卡波夫
普瑞斯韓特 馬吉
拉維 皮拉瑞斯提
布萊恩 道爾
尼洛依 穆可吉
烏戴 沙
羅伯特 喬
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201611246A publication Critical patent/TW201611246A/zh
Application granted granted Critical
Publication of TWI593087B publication Critical patent/TWI593087B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/253—Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

說明了一種氧基三端電阻切換邏輯裝置及製造氧基三端電阻切換邏輯裝置的方法。在一第一實例中，一種三端電阻切換邏輯裝置包括一主動區，設置於一基板上方。主動區包括一主動氧化物材料區，直接設置於一金屬源極區與一金屬汲極區之間。裝置也包括一閘極電極，設置於主動氧化物材料區上方。在一第二實例中，一種三端電阻切換邏輯裝置包括一主動區，設置於一基板上方。主動區包括一第一主動氧化物材料區，與一第二氧化物材料區隔開。裝置也包括金屬輸入區，設置於第一和第二主動氧化物材料區的任一側上。金屬輸出區係設置於第一和第二主動氧化物材料區之間。

Description

氧基三端電阻切換邏輯裝置
本發明之實施例係在邏輯裝置，且尤其是氧基三端電阻切換邏輯裝置及製造氧基三端電阻切換邏輯裝置之方法的領域中。
在過去數十年間，在積體電路中的特徵之微縮已經變成支持不斷成長之半導體工業的驅動力。縮至越來越小的特徵能夠增加半導體晶片之有限面積上之功能元件的密度。例如，縮小電晶體尺寸允許在晶片上合併增加數量的記憶體裝置，提供產品製程能增加容積。然而，驅動成不斷提高的容積並不是沒有問題。對最佳化每個裝置之效能的必要性變得越來越重要。
嵌入式SRAM及DRAM具有非揮發性及軟錯誤率的問題，而嵌入式快閃記憶體在製造期間需要額外的遮罩層或處理步驟、需要用於編程的高電壓、及具有耐久性及可靠性的問題。基於阻抗改變的非揮發性記憶體(已知為RRAM/ReRAM)一般以大於1V的電壓操作，一般需 要一高電壓(>1V)形成步驟以形成絲極，且一般具有限制讀取效能的高阻抗值。
針對低電壓非揮發性嵌入式應用，小於1V的操作電壓可能是想要的或有利的。再者，與CMOS邏輯程序相容可能是想要的或有利的。因此，在非標準裝置製造及操作之方面仍然需要顯著改善。
100‧‧‧氧基三端電阻切換邏輯裝置
102‧‧‧基板
104‧‧‧主動區
106‧‧‧主動氧化物材料區
108‧‧‧金屬源極區
110‧‧‧金屬汲極區
112‧‧‧閘極電極
114‧‧‧閘極介電層
116‧‧‧功函數電極層
118‧‧‧閘極接點
120‧‧‧源極接點
122‧‧‧汲極接點
200‧‧‧氧基三端電阻切換邏輯裝置
202‧‧‧基板
204‧‧‧主動區
205‧‧‧第一主動氧化物材料區
206‧‧‧第二主動氧化物材料區
208‧‧‧金屬輸入區
210‧‧‧金屬輸出區
212‧‧‧輸出端
216‧‧‧輸入端
400‧‧‧真值表
450‧‧‧圖
502‧‧‧ILD層
600‧‧‧第一金屬線結構
602‧‧‧金屬線
620‧‧‧第一金屬線結構
622‧‧‧第二金屬線結構
624‧‧‧金屬線
T1‧‧‧輸入端
T2‧‧‧輸入端
T3‧‧‧輸出端
650‧‧‧障壁層
500‧‧‧絕緣層
700‧‧‧記憶體元件
704A‧‧‧較不導電狀態
704B‧‧‧更導電狀態
800‧‧‧記憶體元件
802‧‧‧電極
804‧‧‧導電氧化物層
806‧‧‧電極
900‧‧‧記憶體元件
904A‧‧‧更導電狀態
904B‧‧‧較不導電狀態
1000‧‧‧記憶體元件
1002‧‧‧下電極
1004‧‧‧陽離子基導電氧化物層
1006‧‧‧上電極
1110‧‧‧記憶體元件
1112‧‧‧第一導電電極
1114‧‧‧導電金屬氧化物層
1116‧‧‧第二導電電極
1132‧‧‧位元線
1134‧‧‧電晶體
1136‧‧‧字組線
1138‧‧‧源極線
1100‧‧‧記憶體位元胞
1200‧‧‧電子系統
1202‧‧‧微處理器
1204‧‧‧處理器
1206‧‧‧控制單元
1208‧‧‧記憶體裝置
1210‧‧‧輸入/輸出裝置
1300‧‧‧計算裝置
1302‧‧‧主機板
1304‧‧‧處理器
1306‧‧‧通訊晶片
第1圖顯示根據本發明之實施例之氧基三端電阻切換邏輯裝置的剖面圖。
第2圖顯示根據本發明之另一實施例之另一氧基三端電阻切換邏輯裝置的剖面圖。
第3A圖顯示根據本發明之實施例之表示第1圖之氧基三端電阻切換邏輯裝置之開狀態的剖面圖。
第3B圖顯示根據本發明之實施例之表示第1圖之氧基三端電阻切換邏輯裝置之關狀態的剖面圖。
第4A-4C圖顯示根據本發明之實施例之對第2圖之氧基三端電阻切換邏輯裝置的操作考量。
第5圖顯示根據本發明之實施例之表示在製造第1圖之類型之氧基三端電阻切換邏輯裝置之方法中的各種操作之剖面圖。
第6A圖顯示根據本發明之實施例之表示在製造第2圖之類型之氧基三端電阻切換邏輯裝置之第一方法中的各種操作之剖面圖。
第6B圖顯示根據本發明之實施例之表示在製造第2圖之類型之氧基三端電阻切換邏輯裝置之第二方法中的各種操作之剖面圖。
第6C圖顯示根據本發明之實施例之表示在製造第2圖之類型之氧基三端電阻切換邏輯裝置之第三方法中的各種操作之剖面圖。
第7圖顯示根據本發明之實施例之表示用於陰離子基金屬導電氧化物金屬(MCOM)記憶體元件之狀態改變的操作示意圖。
第8圖顯示根據本發明之實施例之因改變在導電氧化物層中之氧空缺之濃度引起之在導電氧化物層中的阻抗變化之示意圖。
第9圖顯示根據本發明之實施例之表示用於陽離子基金屬導電氧化物金屬(MCOM)記憶體元件之狀態改變的操作示意圖。
第10圖顯示根據本發明之實施例之使用具有LixCoO2成分之材料的實例，因改變在導電氧化物層中之陽離子空缺之濃度引起之在陽離子基導電氧化物層中的阻抗變化之示意圖。一般而言，較多導電狀態會在固體電解質層中也具有較多可用的陽離子。
第11圖顯示根據本發明之實施例之包括金屬導電氧化物金屬(MCOM)記憶體元件之記憶體位元胞的示意圖。
第12圖顯示根據本發明之實施例之電子系統 的方塊圖。
第13圖顯示根據本發明之一實作的計算裝置。
【發明內容及實施方式】
說明了一種氧基三端電阻切換邏輯裝置及製造氧基三端電阻切換邏輯裝置的方法。在下面敘述中，提出各種具體細節，如具體裝置架構及導電/電阻氧化物材料體，以提供本發明之實施例的全面理解。本領域之技藝者將顯然了解無須這些具體細節便可能實行本發明之實施例。在其他實例中，並未詳細敘述如完整積體電路設計佈局之熟知特徵以免不必要地模糊本發明之實施例。再者，了解到圖中所示之各種實施例係為示範表示且不一定按比例繪製。
本文所述之一或更多實施例係為基於氧化物主動材料的三端電阻切換邏輯裝置。氧化物主動材料常常被稱為導電氧化物材料，但可能也稱為電阻氧化物材料。總之，本文所述之原理係基於上述氧化物材料具有不同電阻狀態的能力，這可能被視為較多電阻對較少電阻或較導電對較不導電。上述邏輯裝置可能適用於前端裝置或後端裝置，且可能與基於相同或類似氧化物材料的記憶體元件相容。上述邏輯裝置的應用可能包括但不限於可穿戴電子裝置、典型邏輯技術應用、或系統晶片(SoC)應用。依據本發明之實施例，本文提出裝置結構及製造架構以致能 非矽基邏輯裝置及架構。
為了提出內文，目前在為部分或包括在矽晶圓之上表面上的單晶矽層中製造最先進的邏輯裝置。為了繼續順著摩耳定律(Moore’s low)運作且為了增加每單位面積的邏輯元件數量，額外邏輯裝置可能必須製造在傳統矽裝置區位上方，即在一般關聯於後段製程(BEOL)矽處理的區域中。另一方面，例如為了考量可穿戴產品，邏輯裝置可能需要製造在彈性非矽基板上。然而，目前最先進的邏輯裝置無法容易地製造在BEOL層中或在彈性基板上。
處理上述問題，本文所述之一或更多實施例涉及製造及使用氧基裝置。氧基裝置通常使用在兩端配置中且係基於電阻切換的物理學。本文中，說明三端裝置及製造這類三端裝置的方法。
在第一實例中，第1圖繪示根據本發明之實施例之氧基三端電阻切換邏輯裝置的剖面圖。
參考第1圖，氧基三端電阻切換邏輯裝置100包括形成在基板102上方的主動區104。主動區104包括設置於金屬源極區108與金屬汲極區110之間的主動氧化物材料區106。閘極電極112係設置於主動氧化物材料區106上方。在實施例中，閘極電極112包括閘極介電層114、功函數電極層116(其可能當作擴散障壁)、及閘極接點118，如第1圖所示。也可能包括源極接點120和汲極接點122，如第1圖所示。
在第二實例中，第2圖顯示根據本發明之另一實施例之另一氧基三端電阻切換邏輯裝置的剖面圖。
參考第2圖，氧基三端電阻切換邏輯裝置200包括形成在基板202上方的主動區204。主動區204包括第一主動氧化物材料區205及第二主動氧化物材料區206。金屬輸入區208係設置於第一和第二主動氧化物材料區205和206的任一側上。金屬輸出區210係設置於第一和第二主動氧化物材料區205和206之間。輸入端216係耦接至金屬輸入區208。輸出端212係耦接至金屬輸出區210。
再參考第1及2圖，在實施例中，基板102或202係直接在下面的基板，如矽或玻璃基板或彈性有機或聚合基板。在其他實施例中，基板102或202表示設置在傳統基板上方的後端層。例如，在一實施例中，裝置100或200係形成在下面半導體基板或結構(如積體電路的下面裝置層)上或上方。在一實施例中，下面半導體基板表示用以製造積體電路的一般工作部件物體。半導體基板常常包括晶圓或其他矽片或另一半導體材料。適當的半導體基板包括但不限於單晶矽、複晶矽及絕緣層覆矽(SOI)、以及由其他半導體材料形成的類似基板。半導體基板取決於製造階段時常包括電晶體、積體電路、等等。基板可能也包括半導體材料、金屬、介電質、摻雜物、及在半導體基板中常見的其他材料。再者，上述之結構100或200可能製造在下面較低層的後段製程 (BEOL)互連層。
再參考第1及2圖，在實施例中，主動氧化物材料區106、205或206係由導電氧化物材料組成。在一個這樣的實施例中，導電氧化物材料係為陰離子基導電氧化物材料，其實例可能包括但不限於W、V、Cr、或Ir之氧化物、如錫摻雜銦氧化物的多元素氧化物、以及能描述成AOx(這裡的A係為金屬)的亞化學計量氧化物。於下關聯於第7及8圖地提供其他實例。在另一實施例中，導電氧化物材料係為陽離子基導電氧化物材料，其實例可能包括但不限於LiMnO2、Li4TiO12、LiNiO2、LiNbO3、Li3N：H、LiTiS2、Naβ-alumina、AgI、RbAg4I5、或AgGeAsS3。於下關聯於第9及10圖地提供其他實例。
再參考第1及2圖，在實施例中，金屬源極區108、金屬汲極區110、金屬輸入區208或金屬輸出區210係由例如但不限於鈀(Pd)、鎢(W)及鉑(Pt)的金屬組成。
再參考第1及2圖，在實施例中，閘極接點118、源極接點120、汲極接點122、輸出端212、或輸入端216係由導電材料組成。導電材料可能是如鎢、鎳、或鈷的純金屬，或可能是如金屬-金屬合金或金屬-半導體合金(例如，矽化物材料)的合金。
再參考第1圖，閘極介電層114係由高K材料組成。例如，在一實施例中，閘極介電層114係由例如但不限於氧化鉿、氮氧化鉿、矽酸鉿、氧化鑭、氧化鋯、 矽酸鋯、氧化鉭、鈦酸鋇鍶、鈦酸鋇、鈦酸鍶、氧化釔、氧化鋁、氧化鉛鈧鉭、鈮酸鉛鋅、或以上之組合的材料組成。
再參考第1圖，在包括功函數電極層116的情況中，在一實施例中，功函數電極層116係由金屬組成。在一實施例中，功函數電極層116係由例如但不限於金屬氮化物、金屬碳化物、金屬矽化物、鋁金屬、鉿、鋯、鈦、鉭、鋁、釕、鈀、鉑、鈷、鎳或導電金屬氧化物的金屬層組成。層也當作閘極氧化物與電極材料之間的擴散障壁。
在另一態樣中，能以三端操作方式來使用裝置100及200。例如，在一個實施例中，裝置100及200能用以執行在前端及/或後端應用中的邏輯功能或用於可穿戴應用。上述三端功能可能說明為電阻切換(RS)氧基端邏輯功能。
在第一實例中，第3A及3B圖顯示根據本發明之實施例之分別表示第1圖之氧基三端電阻切換邏輯裝置之開及關狀態的剖面圖。
參考第3A及3B圖，三端裝置100基於一般用於二端電阻切換(RS)裝置觀察到的介面切換現象來操作。電阻切換涉及由於施加的閘極電壓(Vg)所造成之氧空缺的場感應遷移。閘極氧化物或介電質會是介電質堆疊設計的以允許場感應氧空缺漂移，同時維持低閘極洩漏。以此方法，藉由導電/電阻氧化物/堆疊及源極/閘極/汲極 材料的適當選擇能為裝置實現可能在低Vcc下實現高Ion/Ioff。具體參考第3A圖，在開狀態中，當藉由閘極電極112施加偏壓時，閘極介電氧化物114與主動氧化物通道106交換氧空缺。當空缺濃度足以致能源極與汲極之間的傳導路徑時，主動氧化物是有傳導性的。具體參考第3B圖，閘極介電氧化物114在此情況中被設計以當對閘極堆疊施加偏壓時在通道的頂部提供高電場。當空缺的空缺濃度降到夠低以致能源極與汲極之間的傳導路徑時，主動氧化物係有阻抗的。在第二實例中，實例4A-4C顯示根據本發明之實施例之對第2圖之氧基三端電阻切換邏輯裝置的操作考量。
參考第4A圖，顯示裝置200具有各提供電阻切換的兩個主動氧化物區。藉由在裝置中的兩個切換，能基於施加至輸入1及2(裝置200的輸入216)及輸出1(裝置200的輸出212)的電壓得到真值表400。圖450表示用於基於施加之電壓之電阻切換的IV特性。
在另一態樣中，第5圖顯示根據本發明之實施例之表示在製造第1圖之類型之氧基三端電阻切換邏輯裝置之方法中的各種操作之剖面圖。
參考第5圖，起始材料堆疊包括設置於基板上方的主動氧化物材料層106。閘極介電層114係設置在主動氧化物材料層106上。功函數電極層116係設置在閘極介電層114上。非必要地，絕緣層500係設置於主動氧化物材料層106與下面基板之間，如第5圖所示。在下個 處理操作中，功函數電極層116與閘極介電層114被蝕刻以圖案化這些層。在下個處理操作中，沉積且藉由蝕刻圖案化層間介電層(ILD)502以提供暴露圖案化之功函數電極層116與閘極介電層114的開口，除了主動氧化物材料層106的部分之外。在處理架構的下個部分中，例如藉由金屬沉積及化學機械平坦化(CMP)來形成金屬源極區108和金屬汲極區110、以及電極118、120及122。可能因此在涉及主動氧化物材料層之圖案化的處理架構中得到第1圖的裝置類型。可能移除ILD層502作為犧牲層或可能保留ILD層502。
在另一實例中，第6A圖顯示根據本發明之實施例之表示在製造第2圖之類型之氧基三端電阻切換邏輯裝置之第一方法中的各種操作之剖面圖。
參考第6A圖，二金屬層架構包含(A)形成第一金屬線結構600，例如在線半導體晶粒金屬化層之後端中的金屬線(Mx)。在(B)中，在左手邊，形成包括金屬輸入區208、第一主動氧化物區205及金屬輸出區210之第一部分的材料堆疊。在右手邊，形成包括金屬輸入區208、第二主動氧化物區206及金屬輸出區210之第二部分的材料堆疊。參考(C)，在於(B)中形成之堆疊上形成上金屬線602(Mx+1)。結果是第2圖之裝置類型的版本，具有輸入端T1及T2及輸出端T3，如第6A圖所示。在一實施例中，208及210電極材料會是不同的，例如不同的功函數。
在另一實例中，第6B圖顯示根據本發明之實施例之表示在製造第2圖之類型之氧基三端電阻切換邏輯裝置之第二方法中的各種操作之剖面圖。
參考第6B圖，三金屬層垂直架構包含(A)形成第一金屬線結構620，例如在線半導體晶粒金屬化層之後端中的金屬線。在(B)中，形成包括金屬輸入區208、第一主動氧化物區205及金屬輸出區210之第一部分的材料堆疊。在(C)中，在於(B)中形成之堆疊上形成第二中間金屬線結構622。在(D)中，形成包括金屬輸出區210之第二部分、第二主動氧化物區206、及金屬輸入區208的材料堆疊。參考(E)，在於(D)中形成之堆疊上形成上金屬線624。結果是第2圖之裝置類型的版本，具有輸入端T1及T2及輸出端T3，如第6B圖所示。
在另一實例中，第6C圖顯示根據本發明之實施例之表示在製造第2圖之類型之氧基三端電阻切換邏輯裝置之第三方法中的各種操作之剖面圖。
參考第6C圖，側向整合架構包含一起始材料堆疊，其包括設置於基板上方的主動氧化物材料層205/206。障壁層650(如氮化矽障壁層)非必要地設置於主動氧化物材料層205/206上。非必要地，絕緣層500係設置於主動氧化物材料層205/206與下面基板之間，如第6C圖所示。在接下來的處理操作中，藉由蝕刻來圖案化主動氧化物材料層205/206。在下一個處理操作中，在圖 案化的主動氧化物材料層205/206中形成金屬輸入208及金屬輸出210區，分別形成第一及第二主動氧化物材料區205及206。在處理架構的下個部分中，形成輸入端216及輸出端212。例如藉由金屬沉積及化學機械平坦化(CMP)也形成電極118、120及122。結果是第2圖之裝置類型的版本，具有輸入端216及輸出端212，如第6C圖所示。在一實施例中，中間210電極材料會與208不同，例如不同的功函數。
在另一態樣中，了解到可能連同用於材料及處理相容性之低電壓嵌入記憶體地整合上述氧基三端電阻切換邏輯裝置。例如，可能連同基於導電氧化物及電極堆疊的記憶體整合上述氧基三端電阻切換邏輯裝置。在一或更多實施例中，陣列中之每個上述記憶體元件之結構架構係基於接合自由排列，因為未在記憶體堆疊之功能元件中使用非導電層。更具體來說，在實施例中，實作金屬導電氧化物金屬(MCOM)結構以製造阻抗改變記憶體(常稱為RRAM)基架構，例如取代金屬介電質(絕緣)氧化物金屬(MIM)基結構。由於上述記憶體元件中的所有層皆是導體，因此配置能夠有下列之一或更多者：(1)低電壓操作，例如小於1伏特操作；(2)消除對習知RRAM之狀態所需之一次性高電壓(一般稱為形成電壓)的需要；及(3)低阻抗(例如，由於所有元件皆為導體)，這在記憶體裝置之操作中能提供快速讀取。
作為第一實例，可能對連同上述氧基三端電 阻切換邏輯裝置之製程相容的個別記憶體元件可能是陰離子基導電氧化物記憶體元件。第7圖顯示根據本發明之實施例之表示用於陰離子基金屬導電氧化物金屬(MCOM)記憶體元件之狀態改變的操作示意圖。參考第7圖，記憶體元件700包括電極/導電氧化物/電極材料堆疊。記憶體元件700可能在較不導電狀態(1)中開始於在較不導電狀態704A的導電氧化物層。可能施加如正偏壓(2)期間的電脈衝以在更導電狀態(3)中提供記憶體元件700有在更導電狀態704B的導電氧化物層。可能施加如負偏壓(4)期間的電脈衝以再次提供記憶體元件700具有較不導電狀態(1)。因此，電脈衝可能用以改變記憶體元件700的阻抗。
如此，在實施例中，記憶體元件包括夾於兩電極之間的陰離子基導電氧化物層。在一些實施例中，低電場中之導電氧化物層的電阻率(當讀取裝置時)係在金屬化合物(例如TiAIN)之導電膜之通常發現的範圍中。例如，在具體實施例中，當在低電場測量時，關於上述層的電阻率大約在0.1Ohm cm至10kOhm cm的範圍中。根據記憶體元件尺寸來調諧膜的電阻率以達到在可與快速讀取相容之範圍中的最終阻抗值。可能以其組成的小改變導致阻抗的大改變之這樣方式來調諧導電氧化物層的組成。在一些實施例中，由於莫托轉移(Mott transition)，例如當注入/取出電荷導致更多和更少電阻相位配置之間之導電氧化物層中的相位轉移時而造成阻抗變化發生。在其 他實施例中，藉由改變導電氧化物層中之氧空缺的濃度會引起阻抗變化。
作為一個方法的實例，第8圖顯示根據本發明之實施例之因改變在導電氧化物層中之氧空缺之濃度引起之在陰離子基導電氧化物層中的阻抗變化之示意圖。參考第8圖，記憶體元件800係顯示為沉積(A)。記憶體元件包括鈀(Pd)電極802與鎢(W)電極806之間的導電氧化物層804。可能如(A)所示地分佈氧原子及氧空缺。參考第8圖的(B)，一旦施加正偏壓，會使得記憶體元件800更導電。在此狀態中，氧原子移動至電極806，而空缺仍然遍及層804。參考第8圖的(C)，一旦施加負偏壓，會使得記憶體元件更不導電。在此狀態中，更均勻地遍及層804地分佈氧原子。藉此，在實施例中，修改導電氧化物層的有效組成(例如，氧原子對空缺的位子)以改變記憶體元件的阻抗。在具體實施例中，驅動上述成分改變的施加電場被調諧至大約在1e6-1e7V/cm之範圍中的值。
如上簡短提到，在實施例中，包括陰離子基導電氧化物層的記憶體元件中之一個電極係貴金屬基電極，而其他電極係為一些較低原子價氧化物係為導電的(例如，當作氧氣儲存器)的過渡金屬。也就是說，當氧原子移動至過渡金屬氧化物時，所形成之產生的介面過渡金屬氧化物仍然是導電的。形成導電氧化物之適當過渡金屬之實例包括但不限於W、V、Cr、或Ir。在其他實施例 中，一或兩個電極係從電致變色材料製成。在其他實施例中，一或兩個電極係從不同的第二導電氧化物材料製成。在實施例中，適當導電氧化物的實例包括但不限於：ITO(In2O3-xSnO2-x)、In2O3-x，亞化學計量氧化釔摻雜氧化鋯(Y2O3-xZrO2-x)、或La1-xSrxGa1-yMgyO3-X-0.5(x+y)。在另一實施例中，導電氧化物層係由具有兩個或更多金屬元件(例如，如對照於使用如在二元氧化物(如HfOx或TaOx)中發現的一個金屬的常見RRAM記憶體)之材料組成的。在上述三元、四元等合金中，使用的金屬係來自於週期表的相鄰行。適當上述導電氧化物的具體實例包括但不限於：Y2O3-xZrO2-x中的Y及Zr、In2O3-xSnO2-x中的In及Sn、或La1-xSrxGa1-yMgyO3中的Sr及La。上述材料可能視為選擇以具有摻雜異價替換之成分以明顯增加氧空缺的數量之組成物。注意在一些實施例中，在編程期間之上述電極之阻抗變化會貢獻給全部阻抗變化。
在實施例中，適當貴金屬之實例包括但不限於Pd或Pt。在具體實施例中，更複雜但仍是全部導電的堆疊包括大約10nm的Pd第一電極層、大約3nm的In2O3-x及/或SnO2-x導電氧化物層、及由大約20nm的鎢/10nm的Pd/100nm的TiN/55nm的W組成之第二電極堆疊。
作為第二實例，可能相容於與上述氧基三端電阻切換邏輯裝置一起製造的個別記憶體元件可能是陽離子基導電氧化物記憶體元件。作為實例，第9圖繪示根據 本發明之實施例之表示用於陽離子基金屬導電氧化物金屬(MCOM)記憶體元件之狀態改變的操作示意圖。參考第9圖，記憶體元件900可能開始於更導電狀態(1)，其中陽離子基導電氧化物層在更導電狀態904A。可能施加如正偏壓(2)之期間的電脈衝以提供記憶體元件900在較不導電狀態(3)，其中陽離子基導電氧化物層在較不導電狀態904B。可能施加如負偏壓(4)之期間的電脈衝以再次提供記憶體元件900具有更導電狀態(1)。因此，可能使用電脈衝以改變記憶體元件900的阻抗。所施加的極性如此致使在負偏壓下吸引記憶體層中的主動陽離子至插入電極。
就其本身而論，在實施例中，記憶體元件包括夾在兩個電極之間的陽離子基導電氧化物層。在一些實施例中，低電場中之陽離子基導電氧化物層的電阻率(當讀取裝置時)會與金屬化合物(例如TiAlN)之導電膜之通常發現一樣低。例如，在具體實施例中，當在低電場測量時(為使用在堆疊中之特定厚度之測量)，關於上述層的電阻率大約在0.1Ohm cm至10kOhm cm的範圍中。根據記憶體元件尺寸來調諧膜的電阻率以達到在可與快速讀取相容之範圍中的最終阻抗值。
作為一個方法的實例，第10圖顯示根據本發明之實施例之因改變在導電氧化物層中之陽離子空缺(如鋰離子空缺)之濃度引起之在陽離子基導電氧化物層中的阻抗變化之示意圖。
參考第10圖，如沉積(A)地顯示記憶體元件1000。記憶體元件包括在下電極1002和上電極1006之間的陽離子基導電氧化物層1004。在具體實例中，層1004係為鋰鈷氧化物層，以下更詳細敘述，且如(A)所示地分佈鋰原子及鋰空缺。參考第10圖的(B)，一旦施加負偏壓，會使得記憶體元件1000更導電。在此狀態中，鋰原子移動至上電極1006，而空缺仍然遍及層1004。參考第10圖的(C)，一旦對其中一個電極施加正偏壓，會使得記憶體元件1000更不導電。在此狀態中，更平均地遍及層1004分佈鋰原子。藉此，在實施例中，修改陽離子基導電氧化物層的有效組成(例如，鋰原子(或陽離子)對空缺的位子)以改變記憶體元件的阻抗，在一些實施例是由於莫托轉移(Mott transition)所引起的化學計量學造成。在具體實施例中，在寫入操作期間驅動上述成分改變的施加電場被調諧至大約在1e6-1e7V/cm之範圍中的值。
在實施例中，再參考第10圖，陽離子基導電氧化物層1004係由適用於在層本身內之陽離子基移動性的材料組成。在具體示範實施例中，第10圖部分(A)的層1004係由鋰鈷氧化物(LiCoO2)組成。接著，在部分(B)中，當施加負偏壓且鋰原子(例如，作為陽離子)往電極1006移動時，對應層變成鋰缺乏(例如，Li<0.75CoO2)。對照下，在部分(C)中，當施加正偏壓且鋰原子(例如，作為陽離子)遠離電極1006移動時， 對應層變成鋰很多(例如，Li>0.95CoO2)。在其他實施例中，具有陽離子導電性的其他適當成分包括但不限於LiMnO2、Li4TiO12、LiNiO2、LiNbO3、Li3N：H、LiTiS2(所有皆為鋰原子或Li+移動性為基)、Naβ-alumina(其係為鈉原子或NA+移動性為基)、或AgI、RbAg4I5、AgGeAsS3(所有皆為銀原子或Ag+移動性為基)。一般而言，這些實例基於陽離子移動性或移動來提供材料，其典型上比陰離子基移動性或移動(例如，用於氧原子或O2-陰離子)快非常多。
在實施例中，再參考第10圖，包括陽離子導電氧化物層之記憶體元件中的一個電極(例如，下電極1002)係為貴金屬基電極。在一實施例中，適當貴金屬的實例包括但不限於鈀(Pd)或鉑(Pt)。在具體實施例中，記憶體堆疊包括由大約10奈米厚Pd層組成的下電極。了解到對電極1002及1006使用「下」及「上」之詞需要只是與例如底層基板相對而非必要絕對。
在實施例中，再參考第10圖，包括陽離子導電氧化物層的記憶體元件中之其他電極(例如，上電極1006)係為用於移動陽離子的「插入主分子」。上電極的材料在材料有或沒有出現移動陽離子時為導電的且實質上在缺乏或出現移動陽離子下未被改變的意義上係為主分子。在示範實施例中，上電極係由例如但不限於石墨或金屬輝銅礦(如二硫化物(例如，TaS2))的材料組成。上述材料係為導電的且吸引陽離子(如Li+)。這是與用於 陰離子基導電氧化物之電極相比，其可能包括具有對應導電氧化物的金屬以容納移動氧原子或陰離子。
再參考關聯於上方第7至10圖的說明，包括導電金屬氧化物層的導電層堆疊可能用以製造成記憶體位元胞。例如，第11圖顯示根據本發明之實施例之包括金屬導電氧化物金屬(MCOM)記憶體元件1110之記憶體位元胞1100的示意圖。上述MCOM記憶體元件可能與如關聯於以上第1至6圖所述之氧基三端電阻切換邏輯裝置一樣適用於在基板上製造。
參考第11圖，MCOM記憶體元件1110可能包括第一導電電極1112，具有鄰接第一導電電極1112的導電金屬氧化物層1114。第二導電電極1116係鄰接於導電金屬氧化物層1114。第二導電電極1116可能電性連接至位元線1132。第一導電電極1112可能耦接於電晶體1134。電晶體1134可能以本領域之技藝者將知道的方式耦接於字組線1136及源極線1138。記憶體位元胞1100可能更包括用於記憶體位元胞1100之操作的額外讀寫電路(未顯示)、感測放大器(未顯示)、位元線參考(未顯示)、等等，如本領域之技藝者將知道。將了解複數個記憶體位元胞1100可能操作地彼此連接以形成記憶體陣列(例如，如關聯於第3、4A及4B圖所示及所述)，其中記憶體陣列會合併到非揮發性記憶體裝置中。了解到電晶體1134可能連接至第二導電電極1116或第一導電電極1112，雖然僅顯示後者。
第12圖顯示根據本發明之實施例之電子系統1200的方塊圖。電子系統1200能相當於例如可攜式系統、電腦系統、程序控制系統、或利用處理器及相關記憶體的任何其他系統。電子系統1200可能包括微處理器1202(具有處理器1204及控制單元1206)、記憶體裝置1208、及輸入/輸出裝置1210(了解電子系統1200在各種實施例中可能具有複數個處理器、控制單元、記憶體裝置單元及/或輸入/輸出裝置)。在一實施例中，電子系統1200具有一組指令，其定義藉由處理器1204對資料進行之操作、以及在處理器1204、記憶體裝置1208、及輸入/輸出裝置1210之間的其他異動。控制單元1206藉由週期透過使指令從記憶體裝置1208取得且執行的一組操作來協調處理器1204、記憶體裝置1208及輸入/輸出裝置1210的操作。記憶體裝置1208能包括具有如本說明書所述之導電氧化物及電極堆疊的記憶體元件。在實施例中，記憶體裝置1208係嵌入在微處理器1202中，如第12圖所示。在實施例中，處理器1204或電子系統1200的另一元件包括氧基三端電阻切換邏輯裝置的陣列。
第13圖顯示根據本發明之一實作的計算裝置1300。計算裝置1300容納主機板1302。主機板1302可能包括一些元件，包括但不限於處理器1304和至少一通訊晶片1306。處理器1304係實體且電性耦接至主機板1302。在一些實作中，至少一通訊晶片1306也實體且電性耦接至主機板1302。在其他實作中，通訊晶片1306係 為處理器1304的一部分。
依據其應用，計算裝置1300可能包括可能或可能不是實體且電性耦接至主機板1302的其他元件。這些其他元件可能包括，但不限於揮發性記憶體(例如，DRAM)、非揮發性記憶體(例如，ROM)、快閃記憶體、圖形處理器、數位信號處理器、密碼處理器、晶片組、天線、顯示器、觸控螢幕顯示器、觸控螢幕控制器、電池、音頻編解碼器、視頻編解碼器、功率放大器、全球定位系統(GPS)裝置、羅盤、加速計、陀螺儀、揚聲器、照相機、及大容量儲存裝置(如硬碟機、光碟(CD)、數位化多功能光碟(DVD)、等等)。
通訊晶片1306啟動無線通訊來傳輸資料至計算裝置1300且從計算裝置1300傳輸資料。「無線」之詞及其衍生詞可能用以說明可能藉由使用透過非固態媒體之調變的電磁輻射來傳遞資料之電路、裝置、系統、方法、技術、通訊通道等。此詞並不意味著相關裝置不包含任何線路，雖然在一些實施例中它們可能不包含任何線路。通訊晶片1306可能實作一些無線標準或協定之任一者，包括但不限於WiFi(IEEE 802.11家族)、WiMAX(IEEE 802.16家族)、IEEE 802.20、長期演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍芽、其衍生物、以及指定為3G、4G、5G及以上的任何其他無線協定。計算裝置1300可能包括複數個通訊晶片1306。例如，第一通訊 晶片1306可能專用於如WiFi和藍芽之較短範圍的無線通訊，且第二通訊晶片1306可能專用於如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其他之較長範圍的無線通訊。
計算裝置1300的處理器1304包括封裝在處理器1304內的積體電路晶粒。在本發明之一些實施例中，處理器的積體電路晶粒包括或電性耦接於依照本發明之實作的一或更多氧基三端電阻切換邏輯裝置。「處理器」之術語可能係指任何裝置或處理來自暫存器及/或記憶體的電子資料以將此電子資料轉換成可能儲存在暫存器及/或記憶體中的其他電子資料之裝置的部分。
通訊晶片1306也包括封裝在通訊晶片1306內的積體電路晶粒。依照本發明之另一實作，通訊晶片的積體電路晶粒包括或電性耦接於依照本發明之實作的一或更多氧基三端電阻切換邏輯裝置。
在另一實作中，容納在計算裝置1300內的另一元件可能包含積體電路晶粒，其包括或電性耦接於依照本發明之實作的一或更多氧基三端電阻切換邏輯裝置。
在各種實作中，計算裝置1300可能是膝上型電腦、小筆電、筆記型電腦、超輕薄筆電、智慧型手機、平板電腦、個人數位助理(PDA)、超行動PC、行動電話、桌上型電腦、伺服器、印表機、掃描器、監視器、機上盒、娛樂控制單元、數位相機、可攜式音樂播放器、或數位錄影機。在另一實作中，計算裝置1300可能是處理 資料的任何其他電子裝置。
此外，了解到本發明之一或更多實施例一般關於微電子邏輯及/或記憶體的製造。微電子邏輯及/或記憶體可能是非揮發性的，其中即使當未供電時也可能儲存資訊。
因此，本發明之實施例包括氧基三端電阻切換邏輯裝置及製造氧基三端電阻切換邏輯裝置的方法。
在實施例中，一種三端電阻切換邏輯裝置包括一主動區，設置於基板上方。主動區包括一主動氧化物材料區，直接設置於金屬源極區與金屬汲極區之間。裝置亦包括一閘極電極，設置於主動氧化物材料區上方。
在一實施例中，閘極電極包括一閘極介電層，設置於主動氧化物材料區上、一功函數電極層，設置於閘極介電層上、及一閘極接點，設置於功函數電極層上。
在一實施例中，三端電阻切換邏輯裝置更包括一源極接點，電性連接至金屬源極區。汲極接點係電性連接至該金屬汲極區。
在一實施例中，主動氧化物材料區係由導電氧化物材料組成。
在一實施例中，導電氧化物材料係為陰離子基導電氧化物材料，例如但不限於鎢(W)之氧化物、釩(V)之氧化物、鉻(Cr)之氧化物、或銥(Ir)之氧化物。
在一實施例中，導電氧化物材料係為陽離子基導電氧化物材料，例如但不限於LiMnO2、Li4TiO12、LiNiO2、LiNbO3、Li3N：H、LiTiS2、Naβ-alumina、AgI、RbAg4I5、或AgGeAsS3。
在一實施例中，金屬源極區和金屬汲極區係由例如但不限於鈀(Pd)、鎢(W)及鉑(Pt)之金屬組成。
在一實施例中，一種三端電阻切換邏輯裝置包括一主動區，設置於基板上方。主動區包括第一主動氧化物材料區，與第二氧化物材料區隔開。裝置亦包括金屬輸入區，設置於第一和第二主動氧化物材料區的任一側上。金屬輸出區係設置於第一和第二主動氧化物材料區之間。
在一實施例中，三端電阻切換邏輯裝置更包括電性耦接至金屬輸入區的輸入端。輸出端係電性連接至金屬輸出區。
在一實施例中，第一主動氧化物材料區和第二氧化物材料區係由導電氧化物材料組成。
在一實施例中，導電氧化物材料係為陰離子基導電氧化物材料，例如但不限於鎢(W)之氧化物、釩(V)之氧化物、鉻(Cr)之氧化物、或銥(Ir)之氧化物。
在一實施例中，導電氧化物材料係為陽離子基導電氧化物材料，例如但不限於LiMnO2、Li4TiO12、 LiNiO2、LiNbO3、Li3N：H、LiTiS2、Naβ-alumina、AgI、RbAg4I5、或AgGeAsS3。
在一實施例中，金屬輸入區和金屬輸出區係由例如但不限於鈀(Pd)、鎢(W)及鉑(Pt)之金屬組成。
在實施例中，一種三端電阻切換邏輯裝置包括一第一垂直主動區，設置於第一金屬線上方，第一垂直主動區包括設置於一第一主動氧化物材料區上之一金屬輸出區的一第一部分，第一主動氧化物材料區係設置於一第一金屬輸入區上，第一金屬輸入區係設置於第一金屬線上。第二垂直主動區係設置於與第一金屬線共面的第二金屬線上方，第二垂直主動區包括設置於一第二主動氧化物材料區上之金屬輸出區的一第二部分，第二主動氧化物材料區係設置於第二金屬輸入區上，第二金屬輸入區係設置於第二金屬線上。第三金屬線係設置於金屬輸出區的第一和第二部分上且電性連接金屬輸出區的第一和第二部分。
在一實施例中，第一主動氧化物材料區和該第二氧化物材料區係由導電氧化物材料組成。
在一實施例中，導電氧化物材料係為陰離子基導電氧化物材料，例如但不限於鎢(W)之氧化物、釩(V)之氧化物、鉻(Cr)之氧化物、或銥(Ir)之氧化物。
在一實施例中，導電氧化物材料係為陽離子基導電氧化物材料，例如但不限於LiMnO2、Li4TiO12、 LiNiO2、LiNbO3、Li3N：H、LiTiS2、Naβ-alumina、AgI、RbAg4I5、或AgGeAsS3。
在一實施例中，第一和第二金屬輸入區及金屬輸出區的第一和第二部分係由例如但不限於鈀(Pd)、鎢(W)及鉑(Pt)之金屬組成。
在一實施例中，一種三端電阻切換邏輯裝置包括一第一垂直主動區，設置於一第一金屬線上方，第一垂直主動區包含設置於一第一主動氧化物材料區上之一金屬輸出區的一第一部分，第一主動氧化物材料區係設置於一第一金屬輸入區上，第一金屬輸入區係設置於第一金屬線上。第二金屬線係設置於金屬輸出區的第一部分上。第二垂直主動區係設置於第二金屬線上方，第二垂直主動區包括設置於一第二主動氧化物材料區上的一第二金屬輸入區，第二主動氧化物材料區係設置於金屬輸出區之一第二部分上，金屬輸出區係設置於第二金屬線上。第三金屬線係設置於第二金屬輸入區上。
在一實施例中，第一主動氧化物材料區和該第二氧化物材料區係由導電氧化物材料組成。
在一實施例中，導電氧化物材料係為陰離子基導電氧化物材料，例如但不限於鎢(W)之氧化物、釩(V)之氧化物、鉻(Cr)之氧化物、或銥(Ir)之氧化物。
在一實施例中，導電氧化物材料係為陽離子基導電氧化物材料，例如但不限於LiMnO2、Li4TiO12、 LiNiO2、LiNbO3、Li3N：H、LiTiS2、Naβ-alumina、AgI、RbAg4I5、或AgGeAsS3。
在一實施例中，第一和第二金屬輸入區及金屬輸出區的第一和第二部分係由例如但不限於鈀(Pd)、鎢(W)及鉑(Pt)之金屬組成。
100‧‧‧氧基三端電阻切換邏輯裝置
102‧‧‧基板
104‧‧‧主動區
106‧‧‧主動氧化物材料區
108‧‧‧金屬源極區
110‧‧‧金屬汲極區
112‧‧‧閘極電極
114‧‧‧閘極介電層
116‧‧‧功函數電極層
118‧‧‧閘極接點
120‧‧‧源極接點
122‧‧‧汲極接點

Claims (23)

  1. 一種三端電阻切換邏輯裝置，包含：一主動區，設置於一基板上方，該主動區包含一主動氧化物材料區，直接設置於一金屬源極區與一金屬汲極區之間；及一閘極電極，設置於該主動氧化物材料區上方。
  2. 如申請專利範圍第1項所述之三端電阻切換邏輯裝置，其中該閘極電極包含一閘極介電層，設置於該主動氧化物材料區上、一功函數電極層，設置於該閘極介電層上、及一閘極接點，設置於該功函數電極層上。
  3. 如申請專利範圍第1項所述之三端電阻切換邏輯裝置，更包含：一源極接點，電性連接至該金屬源極區；及一汲極接點，電性連接至該金屬汲極區。
  4. 如申請專利範圍第1項所述之三端電阻切換邏輯裝置，其中該主動氧化物材料區包含一導電氧化物材料。
  5. 如申請專利範圍第4項所述之三端電阻切換邏輯裝置，其中該導電氧化物材料係選自由鎢(W)之氧化物、釩(V)之氧化物、鉻(Cr)之氧化物、及銥(Ir)之氧化物組成之群組的一陰離子基導電氧化物材料。
  6. 如申請專利範圍第4項所述之三端電阻切換邏輯裝置，其中該導電氧化物材料係選自由LiMnO2、Li4TiO12、LiNiO2、LiNbO3、Li3N：H、LiTiS2、Naβ-alumina、AgI、RbAg4I5、及AgGeAsS3組成之群組的一陽 離子基導電氧化物材料。
  7. 如申請專利範圍第1項所述之三端電阻切換邏輯裝置，其中該金屬源極區和該金屬汲極區包含選自由鈀(Pd)、鎢(W)及鉑(Pt)組成之群組的一金屬。
  8. 一種三端電阻切換邏輯裝置，包含：一主動區，設置於一基板上方，該主動區包含一第一主動氧化物材料區，與一第二氧化物材料區隔開；金屬輸入區，設置於該第一和第二主動氧化物材料區的任一側上；及一金屬輸出區，設置於該第一和第二主動氧化物材料區之間。
  9. 如申請專利範圍第8項所述之三端電阻切換邏輯裝置，更包含：輸入端，電性連接至該些金屬輸入區；及一輸出端，電性連接至該金屬輸出區。
  10. 如申請專利範圍第8項所述之三端電阻切換邏輯裝置，其中該第一主動氧化物材料區和該第二主動氧化物材料區包含一導電氧化物材料。
  11. 如申請專利範圍第10項所述之三端電阻切換邏輯裝置，其中該導電氧化物材料係選自由鎢(W)之氧化物、釩(V)之氧化物、鉻(Cr)之氧化物、及銥(Ir)之氧化物組成之群組的一陰離子基導電氧化物材料。
  12. 如申請專利範圍第10項所述之三端電阻切換邏輯裝置，其中該導電氧化物材料係選自由LiMnO2、 Li4TiO12、LiNiO2、LiNbO3、Li3N：H、LiTiS2、Naβ-alumina、AgI、RbAg4I5、及AgGeAsS3組成之群組的一陽離子基導電氧化物材料。
  13. 如申請專利範圍第8項所述之三端電阻切換邏輯裝置，其中該些金屬輸入區和該金屬輸出區包含選自由鈀(Pd)、鎢(W)及鉑(Pt)組成之群組的一金屬。
  14. 一種三端電阻切換邏輯裝置，包含：一第一垂直主動區，設置於一第一金屬線上方，該第一垂直主動區包含設置於一第一主動氧化物材料區上之一金屬輸出區的一第一部分，該第一主動氧化物材料區係設置於一第一金屬輸入區上，該第一金屬輸入區係設置於該第一金屬線上；一第二垂直主動區，設置於與該第一金屬線共面的一第二金屬線上方，該第二垂直主動區包含設置於一第二主動氧化物材料區上之該金屬輸出區的一第二部分，該第二主動氧化物材料區係設置於一第二金屬輸入區上，該第二金屬輸入區係設置於該第二金屬線上；及一第三金屬線，設置於該金屬輸出區的該第一和第二部分上且電性連接該金屬輸出區的該第一和第二部分。
  15. 如申請專利範圍第14項所述之三端電阻切換邏輯裝置，其中該第一主動氧化物材料區和該第二主動氧化物材料區包含一導電氧化物材料。
  16. 如申請專利範圍第15項所述之三端電阻切換邏輯裝置，其中該導電氧化物材料係選自由鎢(W)之氧化 物、釩(V)之氧化物、鉻(Cr)之氧化物、及銥(Ir)之氧化物組成之群組的一陰離子基導電氧化物材料。
  17. 如申請專利範圍第15項所述之三端電阻切換邏輯裝置，其中該導電氧化物材料係選自由LiMnO2、Li4TiO12、LiNiO2、LiNbO3、Li3N：H、LiTiS2、Naβ-alumina、AgI、RbAg4I5、及AgGeAsS3組成之群組的一陽離子基導電氧化物材料。
  18. 如申請專利範圍第14項所述之三端電阻切換邏輯裝置，其中該第一和第二金屬輸入區及該金屬輸出區的該第一和第二部分包含選自由鈀(Pd)、鎢(W)及鉑(Pt)組成之群組的一金屬。
  19. 一種三端電阻切換邏輯裝置，包含：一第一垂直主動區，設置於一第一金屬線上方，該第一垂直主動區包含設置於一第一主動氧化物材料區上之一金屬輸出區的一第一部分，該第一主動氧化物材料區係設置於一第一金屬輸入區上，該第一金屬輸入區係設置於該第一金屬線上；一第二金屬線，設置於該金屬輸出區的該第一部分上；一第二垂直主動區，設置於該第二金屬線上方，該第二垂直主動區包含設置於一第二主動氧化物材料區上的一第二金屬輸入區，該第二主動氧化物材料區係設置於該金屬輸出區之一第二部分上，該金屬輸出區係設置於該第二金屬線上；及 一第三金屬線，設置於該第二金屬輸入區上。
  20. 如申請專利範圍第19項所述之三端電阻切換邏輯裝置，其中該第一主動氧化物材料區和該第二主動氧化物材料區包含一導電氧化物材料。
  21. 如申請專利範圍第20項所述之三端電阻切換邏輯裝置，其中該導電氧化物材料係選自由鎢(W)之氧化物、釩(V)之氧化物、鉻(Cr)之氧化物、及銥(Ir)之氧化物組成之群組的一陰離子基導電氧化物材料。
  22. 如申請專利範圍第20項所述之三端電阻切換邏輯裝置，其中該導電氧化物材料係選自由LiMnO2、Li4TiO12、LiNiO2、LiNbO3、Li3N：H、LiTiS2、Naβ-alumina、AgI、RbAg4I5、及AgGeAsS3組成之群組的一陽離子基導電氧化物材料。
  23. 如申請專利範圍第19項所述之三端電阻切換邏輯裝置，其中該第一和第二金屬輸入區及該金屬輸出區的該第一和第二部分包含選自由鈀(Pd)、鎢(W)及鉑(Pt)組成之群組的一金屬。
TW104115885A 2014-06-26 2015-05-19 氧基三端電阻切換邏輯裝置 TWI593087B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/044439 WO2015199706A1 (en) 2014-06-26 2014-06-26 Oxide-based three-terminal resistive switching logic devices

Publications (2)

Publication Number Publication Date
TW201611246A true TW201611246A (zh) 2016-03-16
TWI593087B TWI593087B (zh) 2017-07-21

Family

ID=54938616

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104115885A TWI593087B (zh) 2014-06-26 2015-05-19 氧基三端電阻切換邏輯裝置

Country Status (7)

Country Link
US (1) US10090461B2 (zh)
EP (1) EP3161867B1 (zh)
JP (1) JP2017521854A (zh)
KR (1) KR20170026343A (zh)
CN (1) CN106575703B (zh)
TW (1) TWI593087B (zh)
WO (1) WO2015199706A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10460804B2 (en) * 2014-03-14 2019-10-29 Massachusetts Institute Of Technology Voltage-controlled resistive devices
KR102629580B1 (ko) * 2016-01-08 2024-01-26 삼성디스플레이 주식회사 플렉서블 터치 스크린 패널 및 플렉서블 터치 스크린 패널의 제조 방법
US20170365641A1 (en) * 2016-06-16 2017-12-21 HGST Netherlands B.V. Non-volatile double schottky barrier memory cell
US10340447B2 (en) 2017-06-07 2019-07-02 International Business Machines Corporation Three-terminal metastable symmetric zero-volt battery memristive device
US10930844B2 (en) 2018-10-11 2021-02-23 International Business Machines Corporation Three-terminal oxygen intercalation neuromorphic devices
KR102275269B1 (ko) * 2018-12-26 2021-07-09 한양대학교 에리카산학협력단 메모리 소자 및 그 제조 방법
KR102210615B1 (ko) 2019-02-08 2021-02-02 한국화학연구원 멀티 비트 연산을 위해 최적화된 저항 스위칭 장치의 제조 방법
US10833270B1 (en) 2019-05-07 2020-11-10 International Business Machines Corporation Lateral electrochemical cell with symmetric response for neuromorphic computing
US11586899B2 (en) * 2019-06-10 2023-02-21 International Business Machines Corporation Neuromorphic device with oxygen scavenging gate
US11121259B2 (en) 2019-07-17 2021-09-14 International Business Machines Corporation Metal-oxide-based neuromorphic device
KR20210085930A (ko) * 2019-12-31 2021-07-08 에스케이하이닉스 주식회사 저항 변화층을 구비하는 비휘발성 메모리 장치 및 이의 구동 방법
KR102481915B1 (ko) * 2021-01-29 2022-12-26 포항공과대학교 산학협력단 3단자 시냅스 소자 및 이를 이용한 최대 컨덕턴스 제한 방법
US11569444B2 (en) 2021-03-30 2023-01-31 International Business Machines Corporation Three-dimensional confined memory cell with decoupled read-write
US11568927B2 (en) 2021-03-30 2023-01-31 International Business Machines Corporation Two-terminal non-volatile memory cell for decoupled read and write operations
US11690306B2 (en) 2021-08-19 2023-06-27 Globalfoundries Singapore Pte. Ltd. Correlated electron resistive memory device and integration schemes

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6806526B2 (en) * 2001-08-13 2004-10-19 Advanced Micro Devices, Inc. Memory device
CN100336226C (zh) * 2001-12-14 2007-09-05 株式会社日立制作所 半导体器件
JP4356542B2 (ja) * 2003-08-27 2009-11-04 日本電気株式会社 半導体装置
JP5049483B2 (ja) * 2005-04-22 2012-10-17 パナソニック株式会社 電気素子，メモリ装置，および半導体集積回路
JP2007027537A (ja) * 2005-07-20 2007-02-01 Sharp Corp 可変抵抗素子を備えた半導体記憶装置
US20070052037A1 (en) * 2005-09-02 2007-03-08 Hongfa Luan Semiconductor devices and methods of manufacture thereof
US7741717B2 (en) * 2006-07-05 2010-06-22 Hynix Semiconductor, Inc. Metal line of semiconductor device and method of fabricating the same
WO2008013086A1 (fr) * 2006-07-27 2008-01-31 Panasonic Corporation Dispositif de stockage à semi-conducteurs non volatil et son procédé de fabrication
JP2008072031A (ja) * 2006-09-15 2008-03-27 Fujitsu Ltd 不揮発性半導体記憶装置
WO2008033564A1 (en) * 2006-09-15 2008-03-20 Hydra Biosciences Inc. Compounds for modulating trpv3 function
CN100568532C (zh) * 2006-12-21 2009-12-09 国际商业机器公司 存储单元及其制造方法
JP2008235704A (ja) 2007-03-22 2008-10-02 Toshiba Corp 半導体素子および半導体集積回路
JP5402630B2 (ja) * 2007-06-07 2014-01-29 日本電気株式会社 スイッチ回路および半導体集積回路
KR101482814B1 (ko) * 2007-07-25 2015-01-14 인터몰레큘러 인코퍼레이티드 다중상태 비휘발성 메모리 소자
US8189365B2 (en) * 2007-11-21 2012-05-29 Nec Corporation Semiconductor device configuration method
US7859025B2 (en) * 2007-12-06 2010-12-28 International Business Machines Corporation Metal ion transistor
KR100982552B1 (ko) * 2008-04-08 2010-09-16 이화여자대학교 산학협력단 은 도핑된 텔룰라이드계 나노 물질의 제조 방법 및 이를이용한 메모리 소자
KR101526926B1 (ko) * 2008-12-30 2015-06-10 삼성전자주식회사 저항 메모리 소자 및 그 제조 방법
US20120280224A1 (en) * 2009-06-25 2012-11-08 Georgia Tech Research Corporation Metal oxide structures, devices, and fabrication methods
KR20110054088A (ko) * 2009-11-17 2011-05-25 삼성전자주식회사 비휘발성 메모리 소자
KR20110101983A (ko) 2010-03-10 2011-09-16 삼성전자주식회사 바이폴라 메모리셀 및 이를 포함하는 메모리소자
WO2011115349A1 (ko) * 2010-03-17 2011-09-22 경상대학교산학협력단 튜브형 구조의 생체 삽입 전지
JP5320601B2 (ja) * 2010-04-23 2013-10-23 シャープ株式会社 不揮発性可変抵抗素子、及び、不揮発性半導体記憶装置
US8547720B2 (en) * 2010-06-08 2013-10-01 Sandisk 3D Llc Non-volatile memory having 3D array of read/write elements with efficient decoding of vertical bit lines and word lines
CN107190275A (zh) * 2011-04-05 2017-09-22 辉光能源公司 以水为主的电化学氢催化剂动力系统
KR20130076459A (ko) * 2011-12-28 2013-07-08 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그 제조 방법
US9224461B2 (en) * 2012-11-27 2015-12-29 Intel Corporation Low voltage embedded memory having cationic-based conductive oxide element
US20140175371A1 (en) 2012-12-21 2014-06-26 Elijah V. Karpov Vertical cross-point embedded memory architecture for metal-conductive oxide-metal (mcom) memory elements
JP2014143185A (ja) * 2012-12-28 2014-08-07 Semiconductor Energy Lab Co Ltd 蓄電装置及びその充電方法

Also Published As

Publication number Publication date
US10090461B2 (en) 2018-10-02
EP3161867B1 (en) 2020-02-12
CN106575703B (zh) 2019-12-17
JP2017521854A (ja) 2017-08-03
EP3161867A1 (en) 2017-05-03
EP3161867A4 (en) 2018-02-14
US20170148982A1 (en) 2017-05-25
TWI593087B (zh) 2017-07-21
CN106575703A (zh) 2017-04-19
KR20170026343A (ko) 2017-03-08
WO2015199706A1 (en) 2015-12-30

Similar Documents

Publication Publication Date Title
TWI593087B (zh) 氧基三端電阻切換邏輯裝置
US10748964B2 (en) Electronic device and method for fabricating the same
KR102153464B1 (ko) Mcom 메모리 엘리먼트들에 대한 수직 크로스 포인트 임베디드 메모리 아키텍처
US11502254B2 (en) Resistive random access memory device and methods of fabrication
TWI552400B (zh) 具有陽離子爲基的導電氧化物元件之低電壓嵌入式記憶體
WO2017222525A1 (en) Rram devices with two-sided intrinsic ballast
JP2012244017A (ja) 不揮発性記憶素子及びその製造方法並びに不揮発性記憶装置
WO2018182649A1 (en) Layered oxygen barrier electrodes for resistive random access memory (rram) devices and their methods of fabrication
CN108123033B (zh) 阻变随机存储器存储单元及其制作方法、电子装置
TWI556443B (zh) 具有導電氧化物及電極堆疊之低電壓嵌入式記憶體
WO2018004588A1 (en) Approaches for fabricating back end of line (beol)-compatible rram devices and the resulting structures
US20170117325A1 (en) Electronic device and method for fabricating the same
TWI525798B (zh) 導電氧化物隨機存取記憶體單元及其製造方法
US20220209110A1 (en) Electronic device and method for fabricating the same
BR102021022543A2 (pt) Transistor de seleção de coluna para memória de ponto cruzado tridimensional
WO2018004574A1 (en) Rram devices with amorphous bottom ballast layer
WO2018004671A1 (en) Rram devices with bottom ballast
US8797784B2 (en) Filamentary memory devices and methods
US9842881B2 (en) Electronic device including metal-insulator-semiconductor structure and method for fabricating the same
WO2018004562A1 (en) Approaches for fabricating self-aligned pedestals for rram devices and the resulting structures
KR20220082729A (ko) 3차원 크로스 포인트 메모리를 위한 데크 선택 트랜지스터