CN106575703A - 基于氧化物的三端子电阻式开关逻辑器件 - Google Patents

基于氧化物的三端子电阻式开关逻辑器件 Download PDF

Info

Publication number
CN106575703A
CN106575703A CN201480079273.8A CN201480079273A CN106575703A CN 106575703 A CN106575703 A CN 106575703A CN 201480079273 A CN201480079273 A CN 201480079273A CN 106575703 A CN106575703 A CN 106575703A
Authority
CN
China
Prior art keywords
area
metal
oxide material
oxide
activating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480079273.8A
Other languages
English (en)
Other versions
CN106575703B (zh
Inventor
E·V·卡尔波夫
P·马吉
R·皮拉里塞泰
B·S·多伊尔
N·慕克吉
U·沙阿
R·S·周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN106575703A publication Critical patent/CN106575703A/zh
Application granted granted Critical
Publication of CN106575703B publication Critical patent/CN106575703B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/253—Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

描述了基于氧化物的三端子电阻式开关逻辑器件和制造基于氧化物的三端子电阻式开关逻辑器件的方法。在第一示例中，三端子电阻式开关逻辑器件包括设置在衬底上方的活性区。活性区包括直接设置在金属源极区和金属漏极区之间的活性氧化物材料区。器件还包括设置在活性氧化物材料区上方的栅极电极。在第二示例中，三端子电阻式开关逻辑器件包括设置在衬底上方的活性区。活性区包括从第二氧化物材料区间隔开的第一活性氧化物材料区。器件还包括设置在第一和第二活性氧化物材料区的任一侧上的金属输入区。金属输出区设置在第一和第二活性氧化物材料区之间。

Description

基于氧化物的三端子电阻式开关逻辑器件
技术领域
本发明的实施例涉及逻辑器件的领域，并且具体而言涉及基于氧化物的三端子电阻式开关逻辑器件和制造基于氧化物的三端子电阻式开关逻辑器件的方法。
背景技术
对于过去的几十年，集成电路中特征的缩放已经成为不断增长的半导体产业背后的驱动力。缩放到越来越小的特征实现了功能单元在半导体芯片的有限基板面上的密度增大。例如，缩小的晶体管尺寸允许在芯片上并入的存储器器件数量增大，从而导致产品的制造具有的容量增大。然而，对不断增大的容量的驱动并非没有问题。优化每个器件的性能的必要性变得越来越重要。
嵌入式SRAM和DRAM具有对非易失性和软出错率的问题，虽然嵌入式FLASH存储器在制造期间需要额外的掩蔽层或处理步骤，需要用于编程的高电压，并具有对耐久性和可靠性的问题。被称为RRAM/ReRAM的基于电阻变化的非易失性存储器一般在大于1V的电压下操作，一般需要高电压(>1V)形成步骤以形成细丝，并且一般具有限制读性能的高电阻值。
对于低电压非易失性嵌入式应用，小于1V的操作电压可能是合乎需要的或有利的。此外，与CMOS逻辑过程的兼容性可能是合乎需要的或有利的。因此，在非标准器件制造和操作的领域中仍然需要相当大的提高。
附图说明
图1示出了根据本发明的实施例的基于氧化物的三端子电阻式开关逻辑器件的截面视图。
图2示出了根据本发明的另一实施例的另一基于氧化物的三端子电阻式开关逻辑器件的截面视图。
图3A示出了根据本发明的实施例的表示图1的基于氧化物的三端子电阻式开关逻辑器件的接通状态的截面视图。
图3B示出了根据本发明的实施例的表示图1的基于氧化物的三端子电阻式开关逻辑器件的断开状态的截面视图。
图4A-4C显示了根据本发明的实施例的图2的基于氧化物的三端子电阻式开关逻辑器件的操作考虑因素。
图5示出了根据本发明的实施例的表示在制造图1的基于氧化物的三端子电阻式开关逻辑器件的方法中的各种操作的截面视图。
图6A示出了根据本发明的实施例的表示在制造图2的基于氧化物的三端子电阻式开关逻辑器件的第一方法中的各种操作的截面视图。
图6B示出了根据本发明的实施例的表示在制造图2的类型的基于氧化物的三端子电阻式开关逻辑器件的第二方法中的各种操作的截面视图。
图6C示出了根据本发明的实施例的表示在制造图2的类型的基于氧化物的三端子电阻式开关逻辑器件的第三方法中的各种操作的截面视图。
图7示出了根据本发明的实施例的表示基于阴离子的金属导电氧化物金属(MCOM)存储器元件的操作示意图。
图8示出了根据本发明的实施例的通过改变在导电氧化物层中的氧空位的浓度而引起的在导电氧化物层中的电阻变化的示意图。
图9示出了根据本发明的实施例的表示基于阳离子的金属导电氧化物金属(MCOM)存储器元件的状态的变化的操作示意图。
图10示出了根据本发明的实施例的使用具有LixCoo2的成分的材料的示例，通过改变在导电氧化物层中的氧空位的浓度而引起的在基于阳离子的导电氧化物层中的电阻变化的示意图。
图11示出了根据本发明的实施例的包括金属导电氧化物金属(MCOM)存储器元件的存储器位单元的示意图。
图12示出了根据本发明的实施例的电子系统的方框图。
图13示出了根据本发明的一个实施方式的计算设备。
具体实施方式
描述了基于氧化物的三端子电阻式开关逻辑器件和制造基于氧化物的三端子电阻式开关逻辑器件的方法。在以下描述中，阐述了很多特定的细节，例如特定的设备体系结构和导电性/电阻式氧化物材料状况，以便提供对本发明的实施例的透彻理解。对本领域中的技术人员将显而易见的是，可以在没有这些特定细节的情况下实践本发明的实施例。在其它实例中，没有详细描述公知的特征例如集成电路设计布局，以免不必要地使本发明的实施例难以理解。此外，应理解，在附图中所示的各种实施例是说明性的表示，并且不一定按比例绘制。
本文中所述的一个或多个实施例涉及基于氧化物活性材料的三端子电阻式开关逻辑器件。氧化物活性材料常常被称为导电氧化物材料，但也可以被称为电阻式活性材料。不管怎样，本文中所述的原理都基于这样的氧化物材料具有不同的电阻式状态的能力，这可以被视为更电阻式的相比于更导电性的或更导电性的相比于更不导电性的。这样的逻辑器件作为前端器件或后端器件可以是适合的，并可以与基于相同或相似的氧化物材料的存储器元件兼容。这样的逻辑器件的应用可以包括但不限于穿戴式电子设备、经典逻辑技术应用或片上系统(SoC)应用。根据本发明的实施例，在本文中提供了器件结构和制造方案以实现非基于硅的逻辑器件和架构。
为了提供上下文，最新技术水平的逻辑器件目前在单晶硅层中被制造，单晶硅层是硅晶圆的部分或被包括在硅晶圆的顶表面上。为了继续遵循摩尔定律驱动并为了增加每单位面积的逻辑元件的数量，额外的逻辑器件可能需要被制造在常规硅器件位置上方，即在一般与后段制程(BEOL)硅处理相关联的区中。在另一方面，逻辑器件可能需要被制造在例如为穿戴式产品考虑的柔性非硅衬底上。然而，当前最新技术水平的逻辑器件不能容易被制造在BEOL层上或柔性衬底上。
为了处理这样的问题，本文中所述的一个或多个实施例涉及基于氧化物的器件的制造和使用。基于氧化物的器件通常用在二维配置中并且基于电阻式开关的物理现象。在本文中，描述了三端子器件和制造这样的三端子器件的方法。
在第一示例中，图1示出了根据本发明的实施例的基于氧化物的三端子电阻式开关逻辑器件的截面视图。
参考图1，基于氧化物的三端子电阻式开关逻辑器件100包括在衬底102上方形成的活性区104。活性区104包括设置在金属源极区108和金属漏极区110之间的活性氧化物材料区106。栅极电极112设置在活性氧化物材料区106上方。在实施例中，栅极电极112包括栅极电介质层114、功函数电极层116(其可以充当扩散阻挡部)和栅极接触部118，如在图1中描绘的。也可以包括源极接触部120和漏极接触部122，如在图1中描绘的。
在第二示例中，图2示出了根据本发明的另一实施例的另一基于氧化物的三端子电阻式开关逻辑器件的截面视图。
参考图2，基于氧化物的三端子电阻式开关逻辑器件200包括在衬底202上方形成的活性区204。活性区204包括第一活性氧化物材料区205和第二氧化物材料区206。金属输入区208设置在第一和第二活性氧化物材料区205和206的任一侧上。金属输出区210设置在第一和第二活性氧化物材料区205和206之间。输入端子216耦合到金属输入区208。输出端子212耦合到金属输出区210。
再次参考图1和图2，在实施例中，衬底102或202是紧邻的下层衬底，例如硅或玻璃衬底或柔性有机或聚合衬底。在其它实施例中，衬底102或202代表设置在常规衬底上方的后端层。例如，在一个实施例中，器件100或200形成在下层半导体衬底或结构例如集成电路的(多个)下层器件层上或上方。在实施例中，下层半导体衬底代表用于制造集成电路的一般工件物体。半导体衬底常常包括晶圆或硅或另一半导体材料的其它零件。适合的半导体衬底包括但不限于单晶硅、多晶硅和绝缘体上硅(SOI)以及由其它半导体材料形成的类似衬底。半导体衬底根据制造的阶段常常包括晶体管、集成电路等。衬底还可以包括半导体材料、金属、电介质、掺杂剂和通常在半导体衬底中找到的其它材料。此外，可以在下层较低水平后段制程(BEOL)互连层上制造以上所描述的衬底100或200。
再次参考图1和图2，在实施例中，活性氧化物材料区106、205或206由导电氧化物材料组成。在一个这样的实施例中，导电氧化物材料是基于阴离子的导电氧化物材料，其示例可以包括但不限于W、V、Cr或Ir、多成分氧化物例如掺锡铟氧化物以及可以被描述为AOx的亚化学计量氧化物的示例，其中A是金属。以下提供了与图7和8相关联的其它示例。在另一实施例中，导电氧化物材料是基于阳离子的导电氧化物材料，其例如可以包括但不限于LiMnO2、Li4TiO12、LiNiO2、LiNbO3、Li3N:H、LiTiS2、Naβ-氧化铝、AgI、RbAg4I5或AgGeAsS3。提供与图9和10相关联的其它示例。
再次参考图1和图2，在实施例中，金属源极区108、金属漏极区110、金属输入区208或金属输出区210由金属例如但不限于钯(Pd)、钨(W)或铂(Pt)组成。
再次参考图1和图2，在实施例中，栅极接触部118、源极接触部120、漏极接触部122、输出端子212，或输入端子216由导电材料组成。导电材料可以是纯金属，例如钨、镍、或钴，或可以是合金，例如金属-金属合金或金属-半导体合金(例如，硅化物材料)。
再次参考图1，栅极电介质层114由高k材料组成。例如在一个实施例中，栅极电介质层114由诸如但不限于氧化铪、氮氧化铪、硅化铪、氧化镧、氧化锆、硅化锆、氧化钽、钛酸钡锶、钛酸钡、钛酸锶、氧化钇、氧化铝、氧化铅钪钽、铌酸铅锌或其组合之类的材料组成。
再次参考图1，在包括功函数电极层116的情况下，在实施例中，功函数电极层116由金属组成。在一个实施例中，功函数电极层116由诸如但不限于氮化物金属、碳化物金属、硅化物金属、铝化物金属、铪、锆、钛、钽、铝、钌、钯、铂、钴、镍或导电金属氧化物的金属层组成。层还充当栅极氧化物与电极材料之间的扩散阻挡部。
在另一方面，可以用三端子操作方式使用器件100和200。例如，在一个实施例中，器件100和200可以用于在前端和/或后端应用或穿戴式应用中执行逻辑功能。这样的三端子功能可以被描述为基于电阻式开关(RS)氧化物的三端子逻辑功能。
在第一示例中，图3A和3B分别示出了根据本发明的实施例的表示图1的基于氧化物的三端子电阻式开关逻辑器件的接通和断开状态的截面视图。
参考图3A和图3B，三端子器件100基于通常对两端子电阻式开关(RS)器件观察的界面开关现象来进行操作。电阻式开关涉及由于外加栅极电压(Vg)引起的氧空位的场感应迁移。栅极氧化物或电介质可以是设计成允许场感应氧空位漂移同时维持低栅极泄漏的电介质-叠置体。以这种方式，可以在低Vcc下通过导电/电阻式氧化物/叠置体和源极/栅极/漏极材料的适当选择来对器件实现高Ion/Ioff。特别参考图3A，在接通状态中，当偏压由栅极电极112施加时，栅极电介质氧化物114与活性氧化物沟道106交换氧空位。当空位浓度足以启用在源极和漏极之间的导电路径时，活性氧化物是导电的。特别参考图3B，栅极电介质氧化物114在这种情况下设计成当偏压被施加到栅极叠置体时提供在沟道的顶部处的高电场。当空位的空位浓度足够减小以禁用在源极和漏极之间的导电路径时，活性氧化物是电阻式的。在第二示例中，图4A-4C显示根据本发明的实施例的图2的基于氧化物的三端子电阻式开关逻辑器件的操作考虑因素。
参考图4A，示出了具有两个活性氧化物区的器件200，每个活性氧化物区提供电阻式开关。利用器件中的两个开关，可以基于施加到输入端1和2(器件200的输入端216)和输出端1(器件200的输出端212)的电压来得到真值表400。曲线450代表基于所施加的电压的电阻式开关的IV特性。
在另一方面中，图5示出了根据本发明的实施例的表示在制造图1的基于氧化物的三端子电阻式开关逻辑器件的方法中的各种操作的截面视图。
参考图5，起始材料叠置体包括设置在衬底上方的活性氧化物材料层106。栅极电介质层114设置活性氧化物材料层106上。功函数电极层116设置在栅极电介质层114上。可选地，隔离层500设置在活性氧化物材料层106与下层衬底之间，如在图5中描绘的。在接下来的处理操作中，功函数电极层116和栅极电介质层114被蚀刻以图案化这些层。在接下来的处理操作中，层间电介质层(ILD)502被沉积并通过蚀刻来图案化以除了活性氧化物材料层106的部分以外还提供暴露图案化的功函数电极层116和栅极电介质层114的开口。在处理方案的接下来的部分中，例如通过沉积和化学机械平面化(CMP)来形成金属源极区108和金属漏极区110以及电极118、120和122。因此可以在涉及活性氧化物材料层的图案化的处理方案中得到图1的器件类型。ILD层502可以作为牺牲层被去除或可以被保留。
在另一示例中，图6A示出了根据本发明的实施例的表示在制造图2的基于氧化物的三端子电阻式开关逻辑器件的第一方法中的各种操作的截面视图。
参考图6A，两金属层方案涉及(A)形成第一金属线结构600，例如在后段制程半导体管芯金属化层中的金属线(Mx)。在(B)中，在左手侧上，形成包括金属输入区208、第一活性氧化物区205和金属输出区210的第一部分的材料叠置体。在右手侧上，形成包括金属输入区208、第二活性氧化物区206和金属输出区210的第二部分的材料叠置体。参考(C)，在(B)中形成的叠置体上形成上金属线602(Mx+1)。结果是具有输入端子T1和T2和输出端子T3的图2的器件类型的版本，如在图6A中描绘的。在一个实施例中，208和210电极材料可以是不同的，例如不同的功函数。
在另一示例中，图6B示出了根据本发明的实施例的表示在制造图2的类型的基于氧化物的三端子电阻式开关逻辑器件的第二方法中的各种操作的截面视图。
参考图6B，三金属层垂直方案涉及(A)形成第一金属线结构620，例如在后段制程半导体管芯金属化层中的金属线。在(B)中，形成包括金属输入区208、第一活性氧化物区205和金属输出区210的第一部分的材料叠置体。在(C)中，在(B)中形成的叠置体上形成第二中间金属线结构622。在(D)中，形成包括金属输出区210的第二部分、第二活性氧化物区206和金属输入区208的材料叠置体。关于(E)，在(D)中形成的叠置体上形成上金属线624。结果是具有输入端子T1和T2和输出端子T3的图2的器件类型的形式，如在图6B中描绘的。
在另一示例中，图6C示出了根据本发明的实施例的表示在制造图2的类型的基于氧化物的三端子电阻式开关逻辑器件的第三方法中的各种操作的截面视图。
参考图6C，横向集成方案涉及包括设置在衬底上方的活性氧化物层205/206的起始材料叠置体。阻挡层650(例如氮化硅阻挡层)可选地设置在活性氧化物层205/206上。可选地，隔离层500设置在活性氧化物层205/206和下层衬底之间，如在图6C中描绘的。在接下来的处理操作中，通过蚀刻来图案化活性氧化物层205/206。在接下来的处理操作中，在图案化的活性氧化物层205/206中形成金属输入区208和金属输出区210，分别形成第一和第二活性氧化物材料区205和206。在处理方案的接下来的部分中，形成输入端子216和输出端子212。还例如通过金属沉积和化学机械平面化(CMP)来形成电极118、120和122。结果是具有输入端子216和输出端子212的图2的器件类型的形式，如在图6C中描绘的。在一个实施例中，中间电极材料210可以不同于208，例如不同的功函数。
在另一方面中，应认识到，为了材料和处理兼容性，以上所述的基于氧化物的三端子电阻式开关逻辑器件可以连同低电压嵌入式存储器一起被集成。例如，以上所述的基于氧化物的三端子电阻式开关逻辑器件可以连同基于导电氧化物和电极叠置体的存储器一起被集成。在一个或多个实施例中，在阵列中的每个这样的存储器元件的结构架构基于无结布置，因为在存储器叠置体的功能元件中不使用非导电层。更特别地，在实施例中，金属-导电氧化物-金属(MCOM)结构被实现以制造例如基于电阻变化存储器(常常被称为RRAM)的架构，而不是基于金属-电介质(绝缘)氧化物-金属的结构。因为在这样的存储器元件中的所有层是导体，该布置实现下列项中的一个或多个：(1)例如小于1伏操作的低电压操作；(2)对最新技术水平的RRAM所需的通常被称为形成电压的一次高电压的需要的消除；以及(3)可以在存储器器件的操作中提供快速读取的低电阻(例如，由于所有部件是导体)。
作为第一示例，可以连同以上所述的基于氧化物的三端子电阻式开关逻辑器件一起对制造兼容的单独存储器元件可以是基于阴离子的导电氧化物存储器元件。图7示出了根据本发明的实施例的表示基于阴离子的金属导电氧化物金属(MCOM)存储器元件的操作示意图。参考图7，存储器元件700包括电极/导电氧化物/电极材料叠置体。存储器元件700可以在更不导电的状态(1)下开始，导电氧化物层在更不导电的状态704A下。电脉冲例如正偏压(2)的持续时间可以应用于提供在更导电状态(3)下的存储器元件700，导电氧化物层在更导电的状态704B下。电脉冲(例如负偏压(4)的持续时间)可以再次应用于提供在更不导电状态(1)下的存储器元件700。因此，电脉冲可以用于改变存储器元件700的电阻。
因此，在实施例中，存储器元件包括夹在两个电极之间的基于阴离子的导电氧化物层。在一些实施例中，在低场中的导电氧化物层的电阻率(当器件被读取时)在金属化合物例如TiAlN的导电膜的典型地存在的范围内。例如，在特定的实施例中，当在低场下被测量时，这样的层的电阻率大约在0.1Ohm cm-10kOhm cm的范围内。根据存储器元件尺寸来调节膜的电阻率以实现在与快速读取可兼容的范围内的最终电阻率值。导电氧化物层的组分可以被调节，使得在它的组分中的小变化导致在电阻中的大变化。例如当所注入/提取的电荷引起在更多和更少电阻式相配置之间的导电氧化物层中的相转变时，电阻变化在一些实施例中由于莫特转变而出现。在其它实施例中，可以通过改变在导电氧化物层中的氧空位的浓度来引起电阻变化。
作为一种方案的示例，图8示出了根据本发明的实施例的通过改变在导电氧化物层中的氧空位的浓度而引起的在导电氧化物层中的电阻变化的示意图。参考图8，存储器元件800被示为被沉积(A)。存储器元件包括在钯(Pd)电极802与钨(W)电极806之间的导电氧化物层804。氧原子和氧空位可以如在(A)中所示的被分布。参考图8的(B)，当施加正偏压时，存储器元件800可以变得更导电。在那个状态中，氧原子迁移到电极806，而空位保持在整个层804中。参考图8的(C)，当施加负偏压时，存储器元件800可以变得更不导电。在那个状态中，氧原子更均匀地分布在整个层804中。相应地，在实施例中，导电氧化物层的有效组分(例如氧原子相对于空位的位置)被修改以改变存储器元件的电阻。在特定的实施例中，驱动这样的组分变化的所施加的电场被调节到大约在1e6-1e7V/cm的范围内的值。
如在以上所简要提到的，在实施例中，在包括基于阴离子的导电氧化物层的存储器元件中的一个电极是基于贵金属的电极，而另一电极是过渡金属，为此，一些低化合价氧化物是导电的(例如，以充当氧储器)。也就是说，当氧原子迁移到过渡金属氧化物时，所形成的因而产生的界面过渡金属氧化物保持导电。形成导电氧化物的适合的过渡金属的示例包括但不限于W、V、Cr或Ir。在其它实施例中，由电铬材料制造电极中的一个或两个。在其它实施例中，由第二不同的导电氧化物材料制造电极中的一个或两个。在实施例中，适合的导电氧化物的示例包括但不限于ITO(In2O3-xSnO2-x)、In2O3-x、亚化学计量掺钇锆(Y2O3-xZrO2-x)或La1-xSrxGa1-yMgyO3-X-0.5(x+y)。在另一实施例中，导电氧化物层由具有两种或多种金属元素的材料组成(例如，与使用例如在二元氧化物例如HfOx或TaOx中找到的一种金属的常见RRAM存储器相比)。在这样的三元、四元等合金中，所使用的金属来自周期表的相邻列。适合的这种导电氧化物的特定示例包括但不限于在Y2O3-xZrO2-x中的Y和Zr、在In2O3-xSnO2-x中的In和Sn或在La1-xSrxGa1-yMgyO3中的Sr和La。这样的材料可以被视为被选择以具有异价置换以明显增加氧空位的数量的组分。注意，在一些实施例中，在编程期间这样的电极的电阻的变化可以有助于总电阻变化。
在实施例中，适合的贵金属的示例包括但不限于Pd或Pt。在特定的实施例中，更复杂的然而仍然全导电的叠置体包括大约10nm Pd第一电极层、大约3nm In2O3-x和/或SnS2-x导电氧化物层和由大约20nm钨/10nm Pd/100nm TiN/55nm W组成的第二电极叠置体。
作为第二示例，可以连同以上所述的基于氧化物的三端子电阻式开关逻辑器件一起对制造兼容的单独存储器元件可以是基于阳离子的导电氧化物存储器元件。作为示例，图9示出了根据本发明的实施例的表示基于阳离子的金属导电氧化物金属(MCOM)存储器元件的状态的变化的操作示意图。参考图9，存储器元件900可以在更导电的状态(1)下开始，基于阳离子的导电氧化物层在更导电的状态904A下。电脉冲(例如正偏压(2)的持续时间)可以应用于提供在更不导电状态(3)下的存储器元件900，基于阳离子的导电氧化物层在更不导电的状态904B下。电脉冲(例如负偏压(4)的持续时间)可以再次应用于提供具有更导电状态(1)的存储器元件900。因此，电脉冲可以用于改变存储器元件900的电阻。所施加的极性是为了将在存储器层中的活性阳离子吸引到在负偏压下的夹层电极。
因此，在实施例中，存储器元件包括夹在两个电极之间的基于阳离子的导电氧化物层。在一些实施例中，在低场中的基于阳离子的导电氧化物层的电阻率(当器件被读取时)可以与金属化合物例如TiAlN的导电膜的典型地存在的一样低。例如，在特定的实施例中，当在低场下被测量(对在叠置体中使用的特定厚度被测量)时，这样的层的电阻率大约在0.1Ohm cm-10kOhm cm的范围内。根据存储器元件尺寸来调节膜的电阻率以实现在与快速读取可兼容的范围内的最终电阻值。
作为一种方案的示例，图10示出了根据本发明的实施例的通过改变在导电氧化物层中的氧空位(例如锂阳离子空位)的浓度而引起的在基于阳离子的导电氧化物层中的电阻变化的示意图。
参考图10，存储器元件1000被示为被沉积(A)。存储器元件包括在底部电极1002与顶部电极1006之间的基于阳离子的导电氧化物层1004。在特定的示例中，层1004是在以下更详细描述的锂钴氧化物层和如在(A)中所示的锂空位。参考图10的(B)，当施加负偏压时，存储器元件1000可以变得更导电。在那个状态中，锂原子迁移到顶部电极1006，而空位保持在整个层1004中。参考图10的(C)，当将正偏压施加到电极之一时，存储器元件可以变得更不导电。在那个状态下，锂原子更均匀地分布在整个层1004中。相应地，在实施例中，基于阳离子的导电氧化物层的有效组分(例如，锂原子(或阳离子)相对于空位的位置)被修改以改变在一些实施例中由于化学计量感应莫特转变而引起的存储器元件的电阻。在特定的实施例中，在写操作期间驱动这样的组分变化的所施加的电场被调节到大约在1e6-1e7V/cm的范围内的值。
在实施例中，再次参考图10，基于阳离子的导电氧化物层1004由适合于在层本身内的基于阳离子的移动性的材料组成。在特定的示例性实施例中，图10的部分(A)的层1004由氧化锂钴(LiCoO2)组成。接着在部分(B)中，当负偏压被施加并且锂原子(例如作为阳离子)朝着电极1006迁移时，相应的层变成缺锂的(例如Li<0.75CoO2)。相比之下，在部分(C)中，当正偏压被施加并且锂原子(例如作为阳离子)远离电极1006迁移时，相应的层变成富含锂的(例如Li>0.95CoO2)。在其它实施例中，具有阳离子导电性的其它适合组分包括但不限于LiMnO2、Li4TiO12、LiNiO2、LiNbO3、Li3N:H、LiTiS2(其中所有都是锂原子或基于Li+移动性的)、Naβ-氧化铝(其为钠原子或基于Na+移动性的)或AgI、RbAg4I5或AgGeAsS3(其中所有都是银原子或基于Ag+移动性的)。通常，这些示例提供基于阳离子移动性或迁移的材料，其一般比基于阴离子的移动性或迁移快得多(例如，对于氧原子或O2-阴离子)。
在实施例中，再次参考图10，在包括阳离子导电氧化物层的存储器元件中的一个电极(例如，底部电极1002)是基于贵金属的电极。在一个实施例中，适合的贵金属的示例包括但不限于钯(Pd)或铂(Pt)。在特定的实施例中，存储器叠置体包括由大约10纳米厚的Pd层组成的底部电极。应理解，术语“底”和“顶”对电极1002和1006的使用只需要是相对的，并且并不一定相对于例如下层衬底是绝对的。
在实施例中，再次参考图10，在包括阳离子导电氧化物层的存储器元件中的另一电极(例如顶部电极1006)是用于迁移阳离子的“夹层基体”。顶部电极的材料在下面的意义上是基体：材料在有或没有迁移阳离子的存在的情况下是导电的，并且在迁移阳离子的缺乏或存在的情况下实质上不改变。在示例性实施例中，顶部电极由材料例如但不限于石墨或金属硫属化物例如二硫化物(例如TaS2)组成。这样的材料是导电的，以及吸收阳离子例如Li+。这与基于阳离子的导电氧化物的电极相反，所述电极可以包括带有相应的导电氧化物以适应迁移氧原子或阳离子的金属。
再次参考与以上图7-10相关联的描述，包括导电金属氧化物层的导电层的叠置体可以用于制造存储器位单元。例如，图11示出了根据本发明的实施例的包括金属导电氧化物金属(MCOM)存储器元件1110的存储器位单元1100的示意图。这样的MCOM存储器元件可以适合于在与基于氧化物的三端子电阻式开关逻辑器件(例如以上关于图1-6所述的那些器件)共有的衬底上制造。
参考图11，MCOM存储器元件1110可以包括具有与第一导电电极1112相邻的导电金属氧化物层1114的第一导电电极1112。第二导电电极116与导电金属氧化物层1114相邻。第二导电电极1116可以电连接到位线1132。第一导电电极1112可以与晶体管1134耦合。晶体管1134可以用本领域中的技术人员理解的方式与字线1136和源极线1138耦合。存储器位单元1100还可以包括额外的读和写电路(未示出)、感测放大器(未示出)、位线基准(未示出)等，如本领域中的技术人员将理解的，用于存储器位单元1100的操作。应理解，多个存储器位单元1100可以可操作地彼此连接以形成存储器阵列(例如，如在图3、4A和4B中所示和关于图3、4A和4B所述的)，其中存储器阵列可以合并到非易失性存储器设备内。应理解，晶体管1134可以连接到第二导电电极1116或第一导电电极1112，虽然只示出了后者。
图12示出了根据本发明的实施例的电子系统1200的方框图。电子系统1200可以对应于例如便携式系统、计算机系统、过程控制系统或利用处理器和相关联的存储器的任何其它系统。电子系统1200可以包括微处理器1202(具有处理器1204和控制单元1206)、存储器设备1208和输入/输出设备1210(应理解，在各种实施例中，电子系统1200可以具有多个处理器、控制单元、存储器设备和/或输入/输出设备)。在一个实施例中，电子系统1200具有定义由处理器1204对数据执行的操作以及在处理器1204、存储器设备1208和输入/输出设备1210之间的其它交易的一组指令。控制单元1206通过在使指令从存储器设备1208被取回并执行的一组操作中循环来协调处理器1204、存储器设备1208和输入/输出设备1210的操作。存储器设备1208可以包括如在本描述中描述的具有导电氧化物和电极叠置体的存储器元件。在实施例中，存储器设备1208嵌入在微处理器1202中，如在图12中描绘的。在实施例中，处理器1204或电子系统1200的另一部件包括基于氧化物的三端子电阻式开关逻辑器件的阵列。
图13示出了根据本发明的一个实施方式的计算设备1300。计算设备1300容纳板1302。板1302可以包括多个部件，包括但不限于处理器1304和至少一个通信芯片1306。处理器1304物理地和电气地耦合到板1302。在一些实施方式中，至少一个通信芯片1306也物理地和电气地耦合到板1302。在另外的实施方式中，通信芯片1306是处理器1304的部分。
根据其应用，计算设备1300可以包括其它部件，该其它部件可以物理地和电气地耦合到板1302，或可以不物理地和电气地耦合到板1302。这些其它部件包括但不限于易失性存储器(例如DRAM)、非易失性存储器(例如ROM)、闪速存储器、图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编码解码器、视频编码解码器、功率放大器、全球定位系统(GPS)设备、罗盘、加速度计、陀螺仪、扬声器、照相机、和大容量存储设备(例如硬盘驱动器、光盘(CD)、数字多功能盘(DVD)等)。
通信芯片1306实现用于数据往返计算设备1300的传输的无线通信。术语“无线”及其派生词可以用于描述可以通过经调制电磁辐射来使用经由非固体介质传递数据的电路、设备、系统、方法、技术、通信通道等。该术语并不暗示相关联的设备不包含任何电线，虽然在一些实施例中它们可以不包含电线。通信芯片1306可以实现多种无线标准或协议中的任一种，包括但不限于Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其派生物以及被指定为3G、4G、5G和更高代的任何其它无线协议。计算设备1300可以包括多个通信芯片1306。例如，第一通信芯片1306可以专用于较短距离的无线通信(例如Wi-Fi和蓝牙)，而第二通信芯片1306可以专用于较长距离的无线通信(例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等)。
计算设备1300的处理器1304包括封装在处理器1304内的集成电路。在本发明的一些实施方式中，处理器的集成电路管芯包括根据本发明的实施方式的一个或多个基于氧化物的三端子电阻式开关逻辑器件或与一个或多个基于氧化物的三端子电阻式开关逻辑器件电耦合。术语“处理器”可以指处理例如来自寄存器和/或存储器的电子数据以将该电子数据转换成可以存储在寄存器和/或存储器中的其它电子数据的任何设备或设备的部分。
通信芯片1306还可以包括封装在通信芯片1306内的集成电路管芯。根据本发明的另一实施方式，通信芯片的集成电路管芯包括根据本发明的实施方式的一个或多个基于氧化物的三端子电阻式开关逻辑器件或与一个或多个基于氧化物的三端子电阻式开关逻辑器件电耦合。
在另外的实施方式中，容纳在计算设备1300内的另一部件可以包含集成电路，其包括根据本发明的实施方式的一个或多个基于氧化物的三端子电阻式开关逻辑器件或与一个或多个基于氧化物的三端子电阻式开关逻辑器件电耦合。
在各种实施方式中，计算设备1300可以是膝上型电脑、上网本电脑、笔记本电脑、超级本电脑、智能电话、平板电脑、个人数字助理(PDA)、超级移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字照相机、便携式音乐播放器或数字视频记录器。在另外的实施方式中，计算设备1300可以是处理数据的任何其它电子设备。
此外，应当认识到，本发明的一个或多个实施例通常涉及微电子逻辑单元和/或存储器的制造。微电子逻辑单元和/或存储器可以是非易失性的，其中信息可以在即使没有被供电时被储存。
因此，本发明的实施例包括基于氧化物的三端子电阻式开关逻辑器件和制造基于氧化物的三端子电阻式开关逻辑器件的方法。
在实施例中，三端子电阻式开关逻辑器件包括设置在衬底上方的活性区。活性区包括直接设置在金属源极区和金属漏极区之间的活性氧化物材料区。器件还包括设置在活性氧化物材料区上方的栅极电极。
在一个实施例中，栅极电极包括设置在活性氧化物材料区上的栅极电介质层、设置在栅极电介质层上的功函数电极层和设置在功函数电极层上的栅极接触部。
在一个实施例中，三端子电阻式开关逻辑器件还包括电连接到金属源极区的源极接触部。漏极接触部电连接到金属漏极区。
在一个实施例中，活性氧化物材料区由导电氧化物材料组成。
在一个实施例中，导电氧化物材料是基于阴离子的导电氧化物材料，例如但不限于钨(W)的氧化物、钒(V)的氧化物、铬(Cr)的氧化物或铱(Ir)的氧化物。
在一个实施例中，导电氧化物材料是基于阳离子的导电氧化物材料，例如但不限于LiMnO2、Li4TiO12、LiNiO2、LiNbO3、Li3N:H、LiTiS2、Naβ-氧化铝、AgI、RbAg4I5或AgGeAsS3。
在一个实施例中，金属源极区和金属漏极区由金属例如但不限于钯(Pd)、钨(W)或铂(Pt)组成。
在实施例中，三端子电阻式开关逻辑器件包括设置在衬底上方的活性区。活性区包括从第二氧化物材料区间隔开的第一活性氧化物材料区。器件还包括设置在第一和第二活性氧化物材料区的任一侧上的金属输入区。金属输出区设置在第一和第二活性氧化物材料区之间。
在一个实施例中，三端子电阻式开关逻辑器件还包括电耦合到金属输入区的输入端子。输出端子电连接到金属输出区。
在一个实施例中，第一活性氧化物材料区和第二活性氧化物材料区由导电氧化物材料组成。
在一个实施例中，导电氧化物材料是基于阴离子的导电氧化物材料，例如但不限于钨(W)的氧化物、钒(V)的氧化物、铬(Cr)的氧化物或铱(Ir)的氧化物。
在一个实施例中，导电氧化物材料是基于阳离子的导电氧化物材料，例如但不限于LiMnO2、Li4TiO12、LiNiO2、LiNbO3、Li3N:H、LiTiS2、Naβ-氧化铝、AgI、RbAg4I5或AgGeAsS3。
在一个实施例中，金属输入区和金属输出区由金属例如但不限于钯(Pd)、钨(W)或铂(Pt)组成。
在一个实施例中，三端子电阻式开关逻辑器件包括设置在第一金属线上方的第一垂直活性区，第一垂直活性区包括金属输出区的设置在第一活性氧化物材料区上的第一部分，第一活性氧化物材料区设置在第一金属输入区上，第一金属输入区设置在第一金属线上。第二垂直活性区设置在与第一金属线共面的第二金属线上方，第二垂直活性区包括金属输出区的设置在第二活性氧化物材料区上的第二部分，第二活性氧化物材料区设置在第二金属输入区上，第二金属输入区设置在第二金属线上。第三金属线设置在金属输出区的第一和第二部分上并电连接金属输出区的第一和第二部分。
在一个实施例中，第一活性氧化物材料区和第二活性氧化物材料区由导电氧化物材料组成。
在一个实施例中，导电氧化物材料是基于阴离子的导电氧化物材料，例如但不限于钨(W)的氧化物、钒(V)的氧化物、铬(Cr)的氧化物或铱(Ir)的氧化物。
在一个实施例中，导电氧化物材料是基于阳离子的导电氧化物材料，例如但不限于LiMnO2、Li4TiO12、LiNiO2、LiNbO3、Li3N:H、LiTiS2、Naβ-氧化铝、AgI、RbAg4I5或AgGeAsS3。
在一个实施例中，第一和第二金属输入区以及金属输出区的第一和第二部分由金属例如但不限于钯(Pd)、钨(W)或铂(Pt)组成。
在一个实施例中，三端子电阻式开关逻辑器件包括设置在第一金属线上方的第一垂直活性区，第一垂直活性区包括金属输出区的设置在第一活性氧化物材料区上的第一部分，第一活性氧化物材料区设置在第一金属输入区上，第一金属输入区设置在第一金属线上。第二金属线设置在金属输出区的第一部分上。第二垂直活性区设置在第二金属线上方，第二垂直活性区包括设置在第二活性氧化物材料区上的第二金属输入区，第二活性氧化物材料区设置在金属输出区的第二部分上，金属输出区设置在第二金属线上。第三金属线设置在第二金属输入区上。
在一个实施例中，第一活性氧化物材料区和第二活性氧化物材料区由导电氧化物材料组成。
在一个实施例中，导电氧化物材料是基于阴离子的导电氧化物材料，例如但不限于钨(W)的氧化物、钒(V)的氧化物、铬(Cr)的氧化物或铱(Ir)的氧化物。
在一个实施例中，导电氧化物材料是基于阳离子的导电氧化物材料，例如但不限于LiMnO2、Li4TiO12、LiNiO2、LiNbO3、Li3N:H、LiTiS2、Naβ-氧化铝、AgI、RbAg4I5或AgGeAsS3。
在一个实施例中，第一和第二金属输入区以及金属输出区的第一和第二部分由金属例如但不限于钯(Pd)、钨(W)或铂(Pt)组成。

Claims (23)

1.一种三端子电阻式开关逻辑器件，包括：
设置在衬底上方的活性区，所述活性区包括直接设置在金属源极区与金属漏极区之间的活性氧化物材料区；以及
设置在所述活性氧化物材料区上方的栅极电极。
2.根据权利要求1所述的三端子电阻式开关逻辑器件，其中，所述栅极电极包括设置在所述活性氧化物材料区上的栅极电介质层、设置在所述栅极电介质层上的功函数电极层、以及设置在所述功函数电极层上的栅极接触部。
3.根据权利要求1所述的三端子电阻式开关逻辑器件，还包括：
电连接到所述金属源极区的源极接触部；以及
电连接到所述金属漏极区的漏极接触部。
4.根据权利要求1所述的三端子电阻式开关逻辑器件，其中，所述活性氧化物材料区包括导电氧化物材料。
5.根据权利要求4所述的三端子电阻式开关逻辑器件，其中，所述导电氧化物材料是选自于由钨(W)的氧化物、钒(V)的氧化物、铬(Cr)的氧化物、以及铱(Ir)的氧化物构成的组中的基于阴离子的导电氧化物材料。
6.根据权利要求4所述的三端子电阻式开关逻辑器件，其中，所述导电氧化物材料是选自于由LiMnO2、Li4TiO12、LiNiO2、LiNbO3、Li3N:H、LiTiS2、Naβ-氧化铝、AgI、RbAg4I5以及AgGeAsS3构成的组中的基于阳离子的导电氧化物材料。
7.根据权利要求1所述的三端子电阻式开关逻辑器件，其中，所述金属源极区和所述金属漏极区包括选自于由钯(Pd)、钨(W)和铂(Pt)构成的组中的金属。
8.一种三端子电阻式开关逻辑器件，包括：
设置在衬底上方的活性区，所述活性区包括与第二氧化物材料区间隔开的第一活性氧化物材料区；
设置在所述第一活性氧化物材料区和所述第二活性氧化物材料区的任一侧上的金属输入区；以及
设置在所述第一活性氧化物材料区与所述第二活性氧化物材料区之间的金属输出区。
9.根据权利要求8所述的三端子电阻式开关逻辑器件，还包括：
电连接到所述金属输入区的输入端子；以及
电连接到所述金属输出区的输出端子。
10.根据权利要求8所述的三端子电阻式开关逻辑器件，其中，所述第一活性氧化物材料区和所述第二活性氧化物材料区包括导电氧化物材料。
11.根据权利要求10所述的三端子电阻式开关逻辑器件，其中，所述导电氧化物材料是选自于由钨(W)的氧化物、钒(V)的氧化物、铬(Cr)的氧化物、以及铱(Ir)的氧化物构成的组中的基于阴离子的导电氧化物材料。
12.根据权利要求10所述的三端子电阻式开关逻辑器件，其中，所述导电氧化物材料是选自于由LiMnO2、Li4TiO12、LiNiO2、LiNbO3、Li3N:H、LiTiS2、Naβ-氧化铝、AgI、RbAg4I5以及AgGeAsS3构成的组中的基于阳离子的导电氧化物材料。
13.根据权利要求8所述的三端子电阻式开关逻辑器件，其中，所述金属输入区和所述金属输出区包括选自于由钯(Pd)、钨(W)和铂(Pt)构成的组中的金属。
14.一种三端子电阻式开关逻辑器件，包括：
设置在第一金属线上方的第一垂直活性区，所述第一垂直活性区包括金属输出区的设置在第一活性氧化物材料区上的第一部分，所述第一活性氧化物材料区设置在第一金属输入区上，所述第一金属输入区设置在所述第一金属线上；
设置在与所述第一金属线共面的第二金属线上方的第二垂直活性区，所述第二垂直活性区包括所述金属输出区的设置在第二活性氧化物材料区上的第二部分，所述第二活性氧化物材料区设置在第二金属输入区上，所述第二金属输入区设置在所述第二金属线上；以及
设置在所述金属输出区的所述第一部分和所述第二部分上并电连接所述金属输出区的所述第一部分和所述第二部分的第三金属线。
15.根据权利要求14所述的三端子电阻式开关逻辑器件，其中，所述第一活性氧化物材料区和所述第二活性氧化物材料区包括导电氧化物材料。
16.根据权利要求15所述的三端子电阻式开关逻辑器件，其中，所述导电氧化物材料是选自于由钨(W)的氧化物、钒(V)的氧化物、铬(Cr)的氧化物、以及铱(Ir)的氧化物构成的组中的基于阴离子的导电氧化物材料。
17.根据权利要求15所述的三端子电阻式开关逻辑器件，其中，所述导电氧化物材料是选自于由LiMnO2、Li4TiO12、LiNiO2、LiNbO3、Li3N:H、LiTiS2、Naβ-氧化铝、AgI、RbAg4I5以及AgGeAsS3构成的组中的基于阳离子的导电氧化物材料。
18.根据权利要求14所述的三端子电阻式开关逻辑器件，其中，所述第一金属输入区和所述第二金属输入区以及所述金属输出区的所述第一部分和所述第二部分包括选自于由钯(Pd)、钨(W)和铂(Pt)构成的组中的金属。
19.一种三端子电阻式开关逻辑器件，包括：
设置在第一金属线上方的第一垂直活性区，所述第一垂直活性区包括金属输出区的设置在第一活性氧化物材料区上的第一部分，所述第一活性氧化物材料区设置在第一金属输入区上，所述第一金属输入区设置在所述第一金属线上；
设置在所述金属输出区的所述第一部分上的第二金属线；
设置在所述第二金属线上方的第二垂直活性区，所述第二垂直活性区包括设置在第二活性氧化物材料区上的第二金属输入区，所述第二活性氧化物材料区设置在所述金属输出区的第二部分上，所述金属输出区设置在所述第二金属线上；以及
设置在所述第二金属输入区上的第三金属线。
20.根据权利要求19所述的三端子电阻式开关逻辑器件，其中，所述第一活性氧化物材料区和所述第二活性氧化物材料区包括导电氧化物材料。
21.根据权利要求20所述的三端子电阻式开关逻辑器件，其中，所述导电氧化物材料是选自于由钨(W)的氧化物、钒(V)的氧化物、铬(Cr)的氧化物、以及铱(Ir)的氧化物构成的组中的基于阴离子的导电氧化物材料。
22.根据权利要求20所述的三端子电阻式开关逻辑器件，其中，所述导电氧化物材料是选自于由LiMnO2、Li4TiO12、LiNiO2、LiNbO3、Li3N:H、LiTiS2、Naβ-氧化铝、AgI、RbAg4I5、以及AgGeAsS3构成的组中的基于阳离子的导电氧化物材料。
23.根据权利要求19所述的三端子电阻式开关逻辑器件，其中，所述第一金属输入区和所述第二金属输入区以及所述金属输出区的所述第一部分和所述第二部分包括选自于由钯(Pd)、钨(W)和铂(Pt)构成的组中的金属。
CN201480079273.8A 2014-06-26 2014-06-26 基于氧化物的三端子电阻式开关逻辑器件 Active CN106575703B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/044439 WO2015199706A1 (en) 2014-06-26 2014-06-26 Oxide-based three-terminal resistive switching logic devices

Publications (2)

Publication Number Publication Date
CN106575703A true CN106575703A (zh) 2017-04-19
CN106575703B CN106575703B (zh) 2019-12-17

Family

ID=54938616

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480079273.8A Active CN106575703B (zh) 2014-06-26 2014-06-26 基于氧化物的三端子电阻式开关逻辑器件

Country Status (7)

Country Link
US (1) US10090461B2 (zh)
EP (1) EP3161867B1 (zh)
JP (1) JP2017521854A (zh)
KR (1) KR20170026343A (zh)
CN (1) CN106575703B (zh)
TW (1) TWI593087B (zh)
WO (1) WO2015199706A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10460804B2 (en) * 2014-03-14 2019-10-29 Massachusetts Institute Of Technology Voltage-controlled resistive devices
KR102629580B1 (ko) * 2016-01-08 2024-01-26 삼성디스플레이 주식회사 플렉서블 터치 스크린 패널 및 플렉서블 터치 스크린 패널의 제조 방법
US20170365641A1 (en) * 2016-06-16 2017-12-21 HGST Netherlands B.V. Non-volatile double schottky barrier memory cell
US10340447B2 (en) 2017-06-07 2019-07-02 International Business Machines Corporation Three-terminal metastable symmetric zero-volt battery memristive device
US10930844B2 (en) 2018-10-11 2021-02-23 International Business Machines Corporation Three-terminal oxygen intercalation neuromorphic devices
KR102275269B1 (ko) 2018-12-26 2021-07-09 한양대학교 에리카산학협력단 메모리 소자 및 그 제조 방법
KR102210615B1 (ko) 2019-02-08 2021-02-02 한국화학연구원 멀티 비트 연산을 위해 최적화된 저항 스위칭 장치의 제조 방법
US10833270B1 (en) 2019-05-07 2020-11-10 International Business Machines Corporation Lateral electrochemical cell with symmetric response for neuromorphic computing
US11586899B2 (en) * 2019-06-10 2023-02-21 International Business Machines Corporation Neuromorphic device with oxygen scavenging gate
US11121259B2 (en) 2019-07-17 2021-09-14 International Business Machines Corporation Metal-oxide-based neuromorphic device
KR102681261B1 (ko) * 2019-12-31 2024-07-03 에스케이하이닉스 주식회사 저항 변화층을 구비하는 비휘발성 메모리 장치 및 이의 구동 방법
KR20210103306A (ko) * 2020-02-13 2021-08-23 에스케이하이닉스 주식회사 저항 변화층을 구비하는 비휘발성 메모리 장치 및 이의 구동 방법
KR102481915B1 (ko) * 2021-01-29 2022-12-26 포항공과대학교 산학협력단 3단자 시냅스 소자 및 이를 이용한 최대 컨덕턴스 제한 방법
US11569444B2 (en) 2021-03-30 2023-01-31 International Business Machines Corporation Three-dimensional confined memory cell with decoupled read-write
US11568927B2 (en) 2021-03-30 2023-01-31 International Business Machines Corporation Two-terminal non-volatile memory cell for decoupled read and write operations
US11690306B2 (en) 2021-08-19 2023-06-27 Globalfoundries Singapore Pte. Ltd. Correlated electron resistive memory device and integration schemes
US20240196626A1 (en) * 2022-12-13 2024-06-13 Globalfoundries Singapore Pte. Ltd. Structures for three-terminal memory cells

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235704A (ja) * 2007-03-22 2008-10-02 Toshiba Corp 半導体素子および半導体集積回路
WO2008149808A1 (ja) * 2007-06-07 2008-12-11 Nec Corporation スイッチ回路および半導体集積回路
US20090001348A1 (en) * 2003-08-27 2009-01-01 Nec Corporation Semiconductor device
US20100246240A1 (en) * 2007-11-21 2010-09-30 Shogo Nakaya Semiconductor device configuration method
CN102074650A (zh) * 2009-11-17 2011-05-25 三星电子株式会社 非易失性存储器器件以及其制造方法和操作方法
US20120280224A1 (en) * 2009-06-25 2012-11-08 Georgia Tech Research Corporation Metal oxide structures, devices, and fabrication methods
US20140146592A1 (en) * 2012-11-27 2014-05-29 Elijah V. Karpov Low voltage embedded memory having cationic-based conductive oxide element

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6806526B2 (en) * 2001-08-13 2004-10-19 Advanced Micro Devices, Inc. Memory device
CN100336226C (zh) * 2001-12-14 2007-09-05 株式会社日立制作所 半导体器件
JP5049483B2 (ja) * 2005-04-22 2012-10-17 パナソニック株式会社 電気素子，メモリ装置，および半導体集積回路
JP2007027537A (ja) * 2005-07-20 2007-02-01 Sharp Corp 可変抵抗素子を備えた半導体記憶装置
US20070052037A1 (en) * 2005-09-02 2007-03-08 Hongfa Luan Semiconductor devices and methods of manufacture thereof
US7741717B2 (en) * 2006-07-05 2010-06-22 Hynix Semiconductor, Inc. Metal line of semiconductor device and method of fabricating the same
US7807995B2 (en) * 2006-07-27 2010-10-05 Panasonic Corporation Nonvolatile semiconductor memory apparatus and manufacturing method thereof
US7998980B2 (en) * 2006-09-15 2011-08-16 Hydra Biosciences, Inc. Compounds for modulating TRPV3 function
JP2008072031A (ja) 2006-09-15 2008-03-27 Fujitsu Ltd 不揮発性半導体記憶装置
CN100568532C (zh) * 2006-12-21 2009-12-09 国际商业机器公司 存储单元及其制造方法
US8101937B2 (en) * 2007-07-25 2012-01-24 Intermolecular, Inc. Multistate nonvolatile memory elements
US7859025B2 (en) * 2007-12-06 2010-12-28 International Business Machines Corporation Metal ion transistor
KR100982552B1 (ko) * 2008-04-08 2010-09-16 이화여자대학교 산학협력단 은 도핑된 텔룰라이드계 나노 물질의 제조 방법 및 이를이용한 메모리 소자
KR101526926B1 (ko) * 2008-12-30 2015-06-10 삼성전자주식회사 저항 메모리 소자 및 그 제조 방법
KR20110101983A (ko) * 2010-03-10 2011-09-16 삼성전자주식회사 바이폴라 메모리셀 및 이를 포함하는 메모리소자
US9259590B2 (en) * 2010-03-17 2016-02-16 Industry-Academic Cooperation Foundation Gyeongsang National University Tube-structured battery to be inserted into living body
JP5320601B2 (ja) * 2010-04-23 2013-10-23 シャープ株式会社 不揮発性可変抵抗素子、及び、不揮発性半導体記憶装置
US8547720B2 (en) * 2010-06-08 2013-10-01 Sandisk 3D Llc Non-volatile memory having 3D array of read/write elements with efficient decoding of vertical bit lines and word lines
KR20140016921A (ko) * 2011-04-05 2014-02-10 블랙라이트 파워 인코포레이티드 Ｈ２ｏ 기반의 전기화학적 수소-촉매 전력 시스템
KR20130076459A (ko) * 2011-12-28 2013-07-08 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그 제조 방법
US20140175371A1 (en) 2012-12-21 2014-06-26 Elijah V. Karpov Vertical cross-point embedded memory architecture for metal-conductive oxide-metal (mcom) memory elements
JP2014143185A (ja) * 2012-12-28 2014-08-07 Semiconductor Energy Lab Co Ltd 蓄電装置及びその充電方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090001348A1 (en) * 2003-08-27 2009-01-01 Nec Corporation Semiconductor device
JP2008235704A (ja) * 2007-03-22 2008-10-02 Toshiba Corp 半導体素子および半導体集積回路
WO2008149808A1 (ja) * 2007-06-07 2008-12-11 Nec Corporation スイッチ回路および半導体集積回路
US20100246240A1 (en) * 2007-11-21 2010-09-30 Shogo Nakaya Semiconductor device configuration method
US20120280224A1 (en) * 2009-06-25 2012-11-08 Georgia Tech Research Corporation Metal oxide structures, devices, and fabrication methods
CN102074650A (zh) * 2009-11-17 2011-05-25 三星电子株式会社 非易失性存储器器件以及其制造方法和操作方法
US20140146592A1 (en) * 2012-11-27 2014-05-29 Elijah V. Karpov Low voltage embedded memory having cationic-based conductive oxide element

Also Published As

Publication number Publication date
KR20170026343A (ko) 2017-03-08
US20170148982A1 (en) 2017-05-25
TWI593087B (zh) 2017-07-21
TW201611246A (zh) 2016-03-16
EP3161867B1 (en) 2020-02-12
EP3161867A1 (en) 2017-05-03
CN106575703B (zh) 2019-12-17
WO2015199706A1 (en) 2015-12-30
EP3161867A4 (en) 2018-02-14
US10090461B2 (en) 2018-10-02
JP2017521854A (ja) 2017-08-03

Similar Documents

Publication Publication Date Title
CN106575703A (zh) 基于氧化物的三端子电阻式开关逻辑器件
JP7052148B2 (ja) 変動低抵抗ライン不揮発性メモリ素子及びその動作方法
CN104813471B (zh) 用于金属-导电氧化物-金属(mcom)存储器元件的垂直交叉点嵌入式存储器架构
JP2013157469A (ja) 可変抵抗素子、及び、不揮発性半導体記憶装置
CN104756246B (zh) 具有基于阳离子的导电氧化物元件的低电压嵌入式存储器
US8957399B2 (en) Nonvolatile memory element and nonvolatile memory device
TW201521191A (zh) 具有增強電場的三維斜向雙端記憶體
EP2560171A2 (en) Nonvolatile resistive memory elements and memory devices including the same
WO2007023569A1 (ja) 不揮発性半導体記憶装置及びその書き込み方法
JP2012186253A (ja) 可変抵抗素子及びその製造方法、並びに、当該可変抵抗素子を備えた不揮発性半導体記憶装置
US20150076442A1 (en) Resistive Switching Memory
TWI559519B (zh) 電阻式記憶體
US8975610B1 (en) Silicon based selector element
BR102021022543A2 (pt) Transistor de seleção de coluna para memória de ponto cruzado tridimensional
JP2014022660A (ja) 可変抵抗素子、及び、可変抵抗素子を備えた不揮発性半導体記憶装置
JP6092696B2 (ja) 可変抵抗素子を用いたメモリセル
JP2014033094A (ja) 可変抵抗素子とその製造方法、及び、不揮発性半導体記憶装置
US8456889B2 (en) Semiconductor devices including variable resistance materials and methods of operating the same
WO2018004671A1 (en) Rram devices with bottom ballast
CN117956804A (zh) 铁电存储阵列及其制备方法、存储器、电子设备
WO2018044330A1 (en) Semiconductor material for resistive random access memory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant