TW201611137A - 指紋識別晶片之封裝結構及封裝方法 - Google Patents

指紋識別晶片之封裝結構及封裝方法 Download PDF

Info

Publication number
TW201611137A
TW201611137A TW104123999A TW104123999A TW201611137A TW 201611137 A TW201611137 A TW 201611137A TW 104123999 A TW104123999 A TW 104123999A TW 104123999 A TW104123999 A TW 104123999A TW 201611137 A TW201611137 A TW 201611137A
Authority
TW
Taiwan
Prior art keywords
layer
wafer
sensing
substrate
fingerprint identification
Prior art date
Application number
TW104123999A
Other languages
English (en)
Other versions
TWI672749B (zh
Inventor
zhi-qi Wang
Qiong Yu
Wei Wang
Original Assignee
China Wafer Level Csp Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Wafer Level Csp Co Ltd filed Critical China Wafer Level Csp Co Ltd
Publication of TW201611137A publication Critical patent/TW201611137A/zh
Application granted granted Critical
Publication of TWI672749B publication Critical patent/TWI672749B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1306—Sensors therefor non-optical, e.g. ultrasonic or capacitive sensing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/24246—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45184—Tungsten (W) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
  • Image Input (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

本創作提供一種指紋識別晶片之封裝方法，其包括：提供一基板，該基板具有一表面；在該基板的表面耦合一感應晶片，該感應晶片具有一第一表面與一第二表面，該第一表面與該第二表面係相對，該感應晶片的第一表面包含一感應區，該感應晶片的第二表面位於基板的表面；在該基板上形成一塑封層，該塑封層包圍該感應晶片，該塑封層的頂面與該感應晶片的第一表面齊平；在該塑封層之頂面和該感應晶片的第一表面形成一覆蓋層，該覆蓋層的厚度小於100微米。本創作另提供一種指紋識別晶片之封裝結構。本創作簡化封裝方法與封裝結構，使其應用更為廣泛。

Description

指紋識別晶片之封裝結構及封裝方法
本創作係關於半導體製造技術領域，特別係關於一種指紋識別晶片之封裝結構及其封裝方法。
隨著現代社會的進步，個人身份識別以及個人資訊安全的重要性逐步受到人們的重視。由於人體之指紋具有唯一性和不變性，使得指紋識別技術具有安全性好、可靠性高、使用簡單、方便等優點，因此指紋識別技術被廣泛應用於保護個人資訊安全的各種領域；而隨著科學技術的不斷發展，各類電子產品的資訊安全問題始終是技術發展的關注重點之一，尤其是對手機、筆記型電腦、平板電腦、數位相機等移動裝置，對於資訊安全性的需求更高。
現有的指紋識別裝置的感測方式包括電容式(電場式)和電感式，指紋識別裝置通過偵測使用者的指紋，並將使用者的指紋轉換為電訊號輸出，從而取得使用者的指紋資訊，如圖1所示，現有之指紋識別裝置包括：一基板100、耦合於該基板100之表面的一感應晶片101與覆蓋於該感應晶片101之表面的一玻璃基板102。
以電容式之感應晶片為例，該感應晶片101內具有一個或複數個電容極板，由於手指的表皮或皮下層具有凸起的脊和凹陷的谷，當手指103接觸該玻璃基板102的表面時，手指103之脊與谷到該感應晶片101的距離不同，因此手指103之脊或谷與電容極板之間會產生不同的電容值，而該感應晶片101係能夠獲取所述不同的電容值並將其轉化為相應的電訊號輸出，而指紋識別裝置匯總所受到的電訊號之後，便能夠獲取使用者的指紋資訊。
如圖1所示，該感應晶片101的表面覆蓋有該玻璃基板102，該玻璃基板102係用於保護該感應晶片101，而使用者的手指103直接與該玻璃基板102相接觸，為了確保該玻璃基板102對於該感應晶片101具有足夠的保護能力，因此該玻璃基板102的厚度需較厚，但也由於該玻璃基板102的厚度較厚，故對於該感應晶片101的靈敏度要求較高，以求確保能精確偵測到使用者的指紋；然而，高靈敏度的感應晶片製造難度與製造成本皆較高，係造成指紋識別裝置的應用和推廣受到限制。
繼續以電容式之感應晶片為例，當使用者的手指103置於該玻璃基板102之表面時，手指103、該感應晶片101中的電容極板之間能夠構成電容；其中，手指103和電容極板為電容的兩極，該玻璃基板102為電容兩極之間的電介質；然而，由於該玻璃基板102的厚度較厚，使得手指103與電容基板之間的電容值較大，而手指103的脊與谷之間的高度差異較小，因此，所述脊與電容極板之間的電容值相對於所述谷與電容極板之間的電容值之間的差值極小，因此為了能夠精確檢測到所述電容值的差異，需對於該感應晶片101之靈敏度具有較高的要求。
本創作之目的係簡化指紋識別晶片的封裝方法，使所形成的指紋識別晶片的封裝結構簡化，且降低對感應晶片之靈敏度的要求，使指紋識別晶片的封裝方法和指紋識別晶片的封裝結構之應用更為廣泛。
本創作提供一種指紋識別晶片之封裝方法，其包括： 提供一基板，該基板具有一表面； 在該基板的表面耦合一感應晶片，該感應晶片具有一第一表面與一第二表面，該第一表面與該第二表面係相對，該感應晶片的第一表面包含一感應區，該感應晶片的第二表面位於基板的表面； 在該基板上形成一塑封層，該塑封層包圍該感應晶片，且該塑封層的頂面與該感應晶片的第一表面齊平； 在該塑封層之頂面和該感應晶片的第一表面形成一覆蓋層，該覆蓋層的厚度小於100微米。
較佳的是，其中該覆蓋層的厚度為20微米至100微米；該覆蓋層的莫氏硬度大於或等於8H；該覆蓋層的介電常數大於或等於7。
較佳的是，其中該覆蓋層的材料為無機奈米材料或聚合物材料。
較佳的是，其中所述聚合物材料為環氧樹脂、聚醯亞胺樹脂、苯並環丁烯樹脂、聚苯並惡唑樹脂、聚對苯二甲酸丁二酯、聚碳酸酯、聚對苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烴、聚氨酯、聚醚碸、聚醯胺、聚亞氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇，而該覆蓋層的形成方法為絲網印刷法、旋塗法或噴塗法。
較佳的是，所述無機奈米材料為氧化鋁或氧化鈷，而該覆蓋層的形成方法為化學氣相沉積法、物理氣相沉積法、原子層沉積法、絲網印刷法、旋塗法或噴塗法。
較佳的是，其中該覆蓋層的顏色包括黑色或白色。
較佳的是，其中該塑封層的材料為聚合物材料。
較佳的是，其中該塑封層的形成方法為轉注法、絲網印刷法、旋塗法或噴塗法。
較佳的是，其中該感應晶片的第一表面還包括包圍該感應區的一週邊區。
較佳的是，其中在該基板的表面耦合該感應晶片之步驟與在該基板上形成該塑封層之步驟間包括： 在該感應晶片的週邊區內形成一邊緣凹槽，該感應晶片的側壁暴露出該邊緣凹槽； 在該感應晶片的週邊區之表面以及該邊緣凹槽的側壁的表面和底部表面形成一晶片電路。
較佳的是，其中該邊緣凹槽為包圍該感應區的連續凹槽或包圍該感應區的複數分立凹槽。
較佳的是，其中該塑封層還位於該邊緣凹槽內，且該塑封層之頂面與該感應晶片的感應區的表面齊平。
較佳的是，其中該邊緣凹槽的底部形成有複數第一焊墊，該晶片電路與該等第一焊墊連接。
較佳的是，其中該基板之表面為一第三表面，該感應晶片耦合於該基板的第三表面，該基板的第三表面具有複數第二焊墊。
較佳的是，其中在該感應晶片的週邊區之表面以及該邊緣凹槽的側壁的表面和底部表面形成該晶片電路的步驟和在該基板上形成該塑封層的步驟之間包括： 形成複數導電線，該等導電線之兩端分別與該等第一焊墊與該等第二焊墊連接。
較佳的是，其中各導電線上到該基板之第三表面距離最大的點為頂點，該頂點低於該塑封層之頂面。
較佳的是，其中在該感應晶片的週邊區之表面以及該邊緣凹槽的側壁的表面和底部表面形成該晶片電路的步驟和在該基板上形成該塑封層的步驟之間包括： 在該感應晶片之側壁的表面、該基板的第三表面以及該邊緣凹槽內形成一導電層，該導電層之兩端分別與該等第一焊墊和該等第二焊墊連接。
較佳的是，其中在該基板的表面耦合該感應晶片的步驟包括： 在該基板的第三表面或該感應晶片的第二表面形成一第一黏結層； 通過該第一黏結層使該感應晶片固定於該基板的第三表面。
較佳的是，其中在該塑封層之頂面和該感應晶片的第一表面形成該覆蓋層的步驟包括： 在該塑封層之頂面和該感應晶片之第一表面形成一第二黏結層； 在該第二黏結層之表面形成該覆蓋層。
較佳的是，其中該覆蓋層為玻璃基板或陶瓷基板，所述玻璃基板的介電常數為6至10，所述玻璃基板的厚度為100微米至300微米；所述陶瓷基板的介電常數為20至100，所述陶瓷基板的厚度為100微米至200微米。
較佳的是，其中該第二黏結層的顏色包括黑色或白色。
較佳的是，其中在該第二黏結層之表面形成一顏色圖層，該覆蓋層形成於所述顏色圖層之表面，所述顏色圖層的顏色包括黑色或白色。
較佳的是，其中在該塑封層之頂面和該感應晶片的第一表面形成該覆蓋層的步驟後包括： 在該基板上形成一保護環，該保護環包圍該感應晶片、該塑封層和該覆蓋層。
較佳的是，其中在該基板上形成該保護環的步驟後包括： 形成一外殼，該外殼包圍該塑封層、該感應晶片、該覆蓋層和該保護環，該外殼暴露出位於該感應區上的覆蓋層之頂面。
較佳的是，其中在該塑封層之頂面和該感應晶片的第一表面形成該覆蓋層的步驟後包括： 形成一外殼，該外殼包圍該塑封層、該感應晶片和該覆蓋層，該外殼暴露出位於該感應區上的覆蓋層之頂面。
較佳的是，在該基板的一端形成一連接部，該連接部用於使該感應晶片與外部電路電連接。
本創作指紋識別晶片之封裝方法中，使形成於該基板之表面的該塑封層的頂面與該感應晶片的第一表面齊平，該塑封層係用於保護該感應晶片，並使該感應晶片與外部環境電隔絕。由於該塑封層的頂面齊平於該感應晶片的第一表面，因此能夠直接在該塑封層和該感應晶片的第一表面形成該覆蓋層，而無需額外對該覆蓋層進行圖形化製程，不僅使得形成該覆蓋層的方法簡化，還能夠避免在形成該覆蓋層的過程中，對該感應晶片的感應區造成不必要的損傷，以確保感應區獲得的指紋資料精確。又由於該覆蓋層替代了傳統的玻璃基板，該覆蓋層能夠直接與使用者的手指接觸，其可用於保護該感應晶片。且相較於傳統的玻璃基板，該覆蓋層能夠選用厚度較薄的材料，採用厚度較薄的該覆蓋層能夠減小該感應晶片的第一表面到覆蓋層之頂面的距離，使該感應晶片更易於檢測到使用者的指紋，藉此降低所形成的指紋識別晶片之封裝結構對該感應晶片靈敏度的要求，使得所形成的指紋識別晶片之封裝結構的應用更為廣泛。
進一步而言，該覆蓋層的厚度為20微米至100微米，該覆蓋層的厚度較薄，使該感應晶片的感應區更易檢測到置於該覆蓋層之頂面的使用者的指紋，係降低對該感應晶片靈敏度的要求；且當該覆蓋層的材料硬度較大時，即使該覆蓋層的厚度較薄，也足以保護該感應晶片的第一表面。
進一步而言，該覆蓋層的莫氏硬度大於或等於8H，該覆蓋層的硬度較高，因此即使位於該感應區上的覆蓋層厚度較薄，該覆蓋層依舊具有足夠的強度以保護該感應區，當使用者的手指置於位於該感應區上的覆蓋層之頂面時，該覆蓋層仍不易發生變形或磨損，從而對使用者的指紋的提取結果更精確。
進一步而言，該覆蓋層的介電常數為7至9，該覆蓋層的介電常數較大，使該覆蓋層的電隔絕性能更佳，進而該覆蓋層對感應區的保護能力更佳，圍此即使位於該感應區上的覆蓋層厚度較薄，也能夠使用者的手指與該感應區之間的電隔絕能力較強，故手指與該感應區之間構成的電容值較大，處於能夠被檢測到的範圍內。
進一步而言，該基板之表面具有該保護環，該保護環包圍該感應晶片和該覆蓋層，該保護環係用於對該感應晶片進行靜電防護，避免該感應區檢測到的使用者的指紋資料之精確度下降，且該保護環還能夠消除該感應晶片輸出的訊號雜訊，使該感應晶片檢測到的資料以及輸出的訊號更精確。
本創作另提供一種指紋識別晶片之封裝結構，其包括： 一基板，其具有一表面； 一感應晶片，其耦合於該基板之表面，該感應晶片具有一第一表面與一第二表面，該第一表面與該第二表面係相對，該感應晶片的第一表面包含一感應區，該感應晶片的第二表面位於該基板的表面； 一塑封層，其位於該基板之表面，該塑封層包圍該感應晶片，且該塑封層的頂面與該感應晶片的第一表面齊平； 一覆蓋層，其位於該塑封層之頂面和該感應晶片的第一表面，且該覆蓋層的厚度小於100微米。
較佳的是，其中該感應晶片的第一表面還包括包圍該感應區的一週邊區。
較佳的是，其中該感應晶片還包括位於該週邊區內的一邊緣凹槽，該感應晶片的側壁暴露出該邊緣凹槽；該感應晶片更具有一晶片電路，該晶片電路位於該週邊區之表面以及該邊緣凹槽的側壁之表面和底部之表面。
較佳的是，其中該邊緣凹槽為包圍該感應區的連續凹槽或包圍該感應區的複數分立凹槽。
較佳的是，其中該塑封層還位於該邊緣凹槽內，且該塑封層之頂面與該感應晶片的感應區的表面齊平。
較佳的是，其中該邊緣凹槽的底部更具有複數第一焊墊，該晶片電路與該等第一焊墊連接。
較佳的是，其中該基板之表面為一第三表面，該感應晶片耦合於該基板的第三表面，該基板的第三表面具有複數第二焊墊。
較佳的是，其中該指紋識別晶片之封裝結構更包括複數導電線，該等導電線之兩端分別與該等第一焊墊與該等第二焊墊連接。
較佳的是，其中各導電線上到該基板之第三表面距離最大的點為頂點，該頂點低於該塑封層之頂面。
較佳的是，其中該指紋識別晶片之封裝結構更包括一導電層，該導電層位於該感應晶片之側壁的表面、該基板的第三表面以及該邊緣凹槽內，該導電層之兩端分別與該等第一焊墊和該等第二焊墊連接。
較佳的是，其中該基板和該感應晶片間更具有一第一黏結層。
較佳的是，其中該覆蓋層的厚度為20微米至100微米；該覆蓋層的莫氏硬度大於或等於8H；該覆蓋層的介電常數大於或等於7；該覆蓋層的材料為無機奈米材料或聚合物材料；所述聚合物材料為環氧樹脂、聚醯亞胺樹脂、苯並環丁烯樹脂、聚苯並惡唑樹脂、聚對苯二甲酸丁二酯、聚碳酸酯、聚對苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烴、聚氨酯、聚醚碸、聚醯胺、聚亞氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇；所述無機奈米材料為氧化鋁或氧化鈷；該覆蓋層的顏色包括黑色或白色。
較佳的是，其中該塑封層之頂面和該感應晶片之第一表面以及該覆蓋層之間有一第二黏結層。
較佳的是，其中該覆蓋層為玻璃基板或陶瓷基板，所述玻璃基板的介電常數為6至10，所述玻璃基板的厚度為100微米至300微米；所述陶瓷基板的介電常數為20至100，所述陶瓷基板的厚度為100微米至200微米。
較佳的是，其中該第二黏結層的顏色包括黑色或白色。
較佳的是，其中該第二黏結層之表面更具有一顏色圖層，該覆蓋層位於所述顏色圖層之表面，所述顏色圖層的顏色包括黑色或白色。
較佳的是，其中該指紋識別晶片之封裝結構更包括一保護環，該保護環位於該基板之表面，該保護環包圍該感應晶片、該塑封層和該覆蓋層。
較佳的是，其中該指紋識別晶片之封裝結構更包括一外殼，該外殼包圍該塑封層、該感應晶片、該覆蓋層和該保護環，該外殼暴露出位於該感應區上的覆蓋層之頂面。
較佳的是，其中該指紋識別晶片之封裝結構更包括一外殼，該外殼包圍該塑封層、該感應晶片和該覆蓋層，該外殼暴露出位於該感應區上的覆蓋層之頂面。
較佳的是，其中該基板的一端具有一連接部，該連接部用於使該感應晶片與外部電路電連接。
本創作的指紋識別晶片之封裝結構中，該基板之表面上具有包圍該感應晶片的該塑封層，該塑封層之頂面和該感應晶片的第一表面上具有該覆蓋層。該塑封層用於固定該覆蓋層，使該覆蓋層能夠直接貼合於該感應晶片的第一表面，該覆蓋層替代了傳統的玻璃基板，該覆蓋層能夠直接與使用者的手指接觸並保護該感應晶片。而相較於傳統的玻璃基板，該覆蓋層的厚度較薄且硬度較高，因該覆蓋層的硬度較高，使得在該覆蓋層厚度較薄的情況下，該覆蓋層仍具有足夠大的硬度以保護該感應晶片的第一表面；而採用該覆蓋層能夠減小該感應晶片的第一表面到該覆蓋層之頂面的距離，使該感應晶片更易於檢測到使用者指紋，也該降低該指紋識別晶片的封裝結構對該感應晶片靈敏度的要求，使得該指紋識別晶片之封裝結構的應用更為廣泛，且該指紋識別晶片的封裝結構之結構簡單，因此更易於組裝，係能夠減少生產成本。
如圖2所示，本創作提供一種指紋識別晶片之封裝方法，其包括：提供一基板200，該基板200為硬性基板或軟性基板，在本實施例中，該基板200為一硬性基板，該硬性基板為印刷電路板(Printed circuit board，PCB)基板，但不限於此，該硬性基板亦可為玻璃基板、金屬基板、半導體基板或聚合物基板。
在本實施例中，該基板200具有一第三表面230，該基板200的第三表面230具有佈線層(圖中未示)和複數第二焊墊206，所述佈線層與該等第二焊墊206連接。
在本實施例中，在該基板200的一端形成一連接部240，該連接部240的材料包括導電材料，該連接部240與所述佈線層電連接，該連接部240能夠與外部電路或元件進行電訊號的傳輸。
如圖3所示，在該基板200的第三表面230固定一感應晶片201，該感應晶片201具有一第一表面210與一第二表面220，該第一表面210與該第二表面220係相對，該感應晶片201的第一表面210包含一感應區211，該感應晶片201的第二表面220位於基板200的第三表面230。
在本實施例中，在該感應晶片201的第二表面220黏附第一黏結層208，並將該第一黏結層208黏貼於該基板200的第三表面230，從而使該感應晶片201固定於該基板200的第三表面230。
在另一實施例中，還能夠在該基板200的第三表面230需要固定感應晶片201的對應位置形成該第一黏結層208，並將該感應晶片201黏貼於該第一黏結層208的表面，使該感應晶片201固定於基板200的第三表面230。
在該感應區211內形成用於獲取使用者指紋資訊的電容結構或者電感結構，使該感應區211能夠檢測和接收使用者的指紋資訊。在本實施例中，該感應晶片201的第一表面210還包括包圍該感應區211的一週邊區212，在該感應晶片201的第一表面210形成一晶片電路215，該晶片電路215與該感應區211內的電容結構或電感結構電連接，用於對電容結構或電感結構輸出的電訊號進行處理。
在本實施例中，在該感應區211內形成至少一個電容極板，當使用者的手指置於後續形成的覆蓋層之頂面時，該電容極板、覆蓋層和使用者的手指構成電容結構，而該感應區211能夠獲取手指表面脊與谷與電容極板之間的電容值差異，並將所述電容值差異通過晶片電路215進行處理之後輸出，以此獲取使用者的指紋資料。
在本實施例中，該感應晶片201還包括：位於該週邊區212內的一邊緣凹槽204，該感應晶片201的側壁暴露出該邊緣凹槽204，該邊緣凹槽204的底部形成有複數第一焊墊205，該等第一焊墊205係用於作為該晶片電路215的輸出端。
在本實施例中，該晶片電路215覆蓋於該週邊區212之表面以及該邊緣凹槽204的側壁之表面和底部之表面，而位於該邊緣凹槽204底部的晶片電路215與該等第一焊墊205連接。
在一實施例中，該邊緣凹槽204為包圍該感應區211的連續凹槽，該連續的邊緣凹槽204底部表面具有一個或複數個第一焊墊205；在另一實施例中，該邊緣凹槽204為包圍該感應區211的複數分立凹槽，且各分立凹槽內具有一個或複數個第一焊墊205，該等第一焊墊205的數量和分佈狀態係得以根據該晶片電路215的具體電路佈線需要設計。
在本實施例中，該邊緣凹槽204的側壁相對於感應晶片201的第一表面210呈傾斜，且該邊緣凹槽204的側壁與底部之間的夾角呈鈍角，該傾斜的邊緣凹槽204之側壁有利於進行該晶片電路215的形成工藝，係易於在該邊緣凹槽204的側壁之表面進行形成該晶片電路215的沉積或蝕刻製程。
如圖4所示，使該感應晶片201與該基板200耦合，換言之，即是使該感應晶片201與該基板200電連接。
在本實施例中，通過打線法形成複數導電線207，該等導電線207之兩端分別與該等第一焊墊205與該等第二焊墊206連接，使該感應晶片201與該基板200之間電連接，該導電線207能夠使該晶片電路215與該基板200之第三表面230的佈線層電連接，而所述佈線層與該連接部240電連接，從而使該感應晶片201的晶片電路215和感應區211能夠與外部電路或元件進行電訊號的傳輸。該導電線207的材料為金屬，所述金屬為銅、鎢、鋁、金或銀。採用打線法使該感應晶片201與該基板200電連接的方法簡單，且成本低廉。
所述的打線法包括：提供該等導電線207；將該等導電線207之兩端通過焊接分別與該等第一焊墊205與該等第二焊墊206連接。該導電線207的材料為金屬，所述金屬為銅、鎢、鋁、金或銀。
各導電線207上到該基板200之第三表面230距離最大的點為頂點，該頂點高於該邊緣凹槽204的底部之表面，且該頂點低於該感應晶片201的第一表面210。
在另一實施例中，在該感應晶片201之側壁的表面、該基板200之第三表面230以及該邊緣凹槽204內形成一導電層216(如圖8所示)，該導電層216之兩端分別與該等第一焊墊205和該等第二焊墊206連接。該導電層216的形成方法包括：以沉積法、電鍍法或化學鍍法形成一導電膜；蝕刻部分該導電膜以形成該導電層216。該導電層216的材料為金屬，所述金屬為銅、鎢、鋁、銀、金、鈦、鉭、鎳、氮化鈦、氮化鉭或其組合。
如圖5所示，在該基板200上形成一塑封層202，該塑封層202包圍該感應晶片201，且該塑封層202的頂面與該感應晶片201的第一表面210齊平。
該塑封層202用於固定並保護該感應晶片201和該等導電線207，並且使該等導電線207與該感應晶片201之間、該等導電線207與外部環境之間以及該感應晶片201與外部環境之間電隔絕。
在本實施例中，該等導電線207的頂點低於該感應晶片201的第一表面210，而該塑封層202的頂面與該感應晶片201的第一表面210齊平，因此該塑封層202能夠完全包圍該導電線207，使該等導電線207能夠與該感應晶片201之間電隔絕，並且避免該等導電線207裸露。
該塑封層202的材料為聚合物材料，所述聚合物材料具有良好的柔韌性、延展性以及覆蓋能力，所述聚合物材料為環氧樹脂、聚乙烯、聚丙烯、聚烯烴、聚醯胺、聚亞氨酯或其它合適的塑封材料。
該塑封層202的能夠以注塑法(injection molding)、轉塑法(transfer molding)或絲網印刷法形成，由於所述注塑法、轉塑法或絲網印刷法能夠形成具有預設形狀的該塑封層202，因此使該塑封層202之頂面與該感應晶片201的第一表面210齊平，而無需對該塑封層202進行額外的蝕刻或拋光製程，因此對該感應晶片201的第一表面210的損傷較少，故使該感應區211所獲取的指紋資訊更為準確。
而且，由於該塑封層202的頂面與該感應晶片201的第一表面210齊平，使後續形成的覆蓋層能夠緊密貼合於該塑封層202的頂面和該感應晶片201的第一表面210，因此無需對後續形成的覆蓋層進行額外的蝕刻製程，故不會對該感應晶片201的第一表面210造成損傷，將使得該感應晶片201的感應區211獲取的檢測結果更為準確。
此外，該塑封層202的材料可選用具有黏性的材料，而後續形成的覆蓋層部分位於該塑封層202的頂面，從而能夠通過該塑封層202固定後續形成的覆蓋層，使得所形成之指紋識別晶片的封裝結構更為簡單，將有利於縮小所形成之指紋識別晶片的封裝結構之尺寸。
在本實施例中，由於該感應晶片201的週邊區212內還具有該邊緣凹槽204，該塑封層202還位於該邊緣凹槽204內，且該塑封層202之頂面與該感應晶片201的感應區211的表面齊平。
如圖6所示，在該塑封層202之頂面和該感應晶片201的第一表面210形成一覆蓋層203。
該覆蓋層203係用於保護感應區211，當使用者的手指置於位於該感應區211上的覆蓋層203之頂面時，該感應區211能夠獲取使用者的指紋資訊。
該覆蓋層203的莫氏硬度大於或等於8H，該覆蓋層203的硬度較高，因此即使該覆蓋層203的厚度較薄，該覆蓋層203也足以保護該感應晶片201的感應區211，而當使用者的手指在該覆蓋層203之頂面移動時，並不會對該感應晶片201造成損傷，且由於該覆蓋層203的硬度較高，因此該覆蓋層203難以發生形變，故即使使用者的手指按壓於該覆蓋層203之頂面，該覆蓋層203的厚度也難以發生變化，從而確保證該感應區211的檢測結果之精確度。
該覆蓋層203的介電常數大於或等於7，由於該覆蓋層203的介電常數較大，使得該覆蓋層203的電隔絕能力較強，故該覆蓋層203對該感應區211的保護能力較強。
該覆蓋層203的厚度為20微米至100微米，該覆蓋層203的厚度較薄，當使用者的手指置於該覆蓋層203之頂面時，手指到該感應區211的距離減少，因此該感應區211更容易檢測到手指的指紋，從而降低對該感應晶片201高靈敏度的要求。
由於該覆蓋層203的厚度較薄，而使用者的手指與電容極板之間的電容值與該覆蓋層203的厚度成反比，與該覆蓋層203的介電常數成正比，因此當覆蓋層203的厚度較薄且介電常數較大時，能夠使手指與電容極板之間的電容值在感應區211能夠檢測的範圍內，避免電容值過大或過小而使該感應區211的檢測失效。
而當該覆蓋層203的厚度在20微米至100微米的範圍內，且介電常數在大於或等於7的範圍內時，使該覆蓋層203的厚度增大，則該覆蓋層203的介電常數也相應增大，可使手指與電容極板之間的電容值增大，則所述電容值更易於被該感應區211檢測到。
該覆蓋層203的材料為聚合物材料、無機奈米材料或陶瓷材料。在本實施例中，該覆蓋層203的材料為無機奈米材料，所述無機奈米材料包括氧化鋁或氧化鈷，該覆蓋層203之形成方法包括：化學氣相沉積法、物理氣相沉積法、原子層沉積法、絲網印刷法、噴塗法或旋塗法形成。
在本實施例中，該覆蓋層203的材料為無機奈米材料，所述無機奈米材料能夠以噴塗法或旋塗法形成，以無機奈米材料形成之覆蓋層203能夠使該覆蓋層203的厚度較薄，藉此增強該感應晶片201對使用者手指指紋的感應能力，同時降低對該感應晶片201檢測靈敏度的要求。
在另一實施例中，該覆蓋層203的材料為聚合物材料，所述聚合物材料為環氧樹脂、聚醯亞胺樹脂、苯並環丁烯樹脂、聚苯並惡唑樹脂、聚對苯二甲酸丁二酯、聚碳酸酯、聚對苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烴、聚氨酯、聚醚碸、聚醯胺、聚亞氨酯、乙烯-醋酸乙烯共聚物、聚乙烯醇或其他合適的聚合物材料。該覆蓋層203能夠以印刷法、噴塗法或旋塗法形成。
在本實施例中，在採用化學氣相沉積法、物理氣相沉積法、原子層沉積法、絲網印刷法、噴塗法或旋塗法形成該覆蓋層203之後，對該覆蓋層203進行蝕刻，去除位於該基板200之第三表面230上的部分覆蓋層203，使該覆蓋層203僅位於該塑封層202之頂面和該感應晶片201之第一表面210上。
在另一實施例中，能夠不進行上述蝕刻位於該基板200之第三表面230之覆蓋層203的步驟，使所形成的該覆蓋層203更位於該基板200的第三表面230和該塑封層202的側壁之表面，使得形成該覆蓋層203的步驟更為簡化。
該覆蓋層203的顏色能夠與後續設置的保護環或外殼的顏色相一致，使得所形成的指紋識別晶片之封裝結構的外形美觀、顏色統一。在本實施例中，該覆蓋層203的顏色包括黑色或白色；其它實施例中，該覆蓋層203還能夠為其它顏色。
在另一實施例中，在該塑封層202和該感應晶片201之第一表面210形成一第二黏結層209(如圖7所示)；在該第二黏結層209之表面形成該覆蓋層203，該第二黏結層209係用於將該覆蓋層203固定於該塑封層202之頂面和該感應晶片201的第一表面210，在該實施例中，該覆蓋層203為延展性和柔韌度較差的材料，例如陶瓷基板或玻璃基板，而該第二黏結層209之表面具有黏性，通過在該覆蓋層203之表面黏附該第二黏結層209，能夠將該覆蓋層203黏貼於該塑封層202之頂面和該感應晶片201之第一表面210。
當該覆蓋層203為玻璃基板，所述玻璃基板的介電常數為6至10；當該覆蓋層203為陶瓷基板，所述陶瓷基板的介電常數為20至100，所述陶瓷基板的厚度為100微米至200微米。
此外，該第二黏結層209的顏色包括黑色或白色。在其它實施例中，還能夠在該第二黏結層209表面形成一顏色圖層，該覆蓋層203形成於所述顏色圖層之表面，所述顏色圖層的顏色包括黑色或白色；其它實施例中，所述顏色圖層還能夠為其它顏色。
在另一實施例中，如圖9所示，還包括在基板200上形成一保護環214，該保護環214包圍該感應晶片201、該塑封層202和該覆蓋層203。該保護環214的材料為金屬，且該保護環214通過該基板200接地，該保護環214固定於該基板200的第三表面230。
在該實施例中，該保護環214位於該感應晶片201、該覆蓋層203和該塑封層202之周圍，且保護環214部分延伸至該覆蓋層203的上方，並暴露出位於該感應區211上的該覆蓋層203之部分頂面。在另一實施例中，該保護環214僅位於該感應晶片201和該塑封層202的周圍，且完全暴露出該覆蓋層203之頂面。
該保護環214的材料為金屬，所述金屬為銅、鎢、鋁、銀或金。該保護環214用於對該感應晶片201進行靜電防護，由於該保護環214為金屬，因此該保護環214能夠導電，當使用者的手指在接觸該覆蓋層203時若產生靜電，則靜電電荷會首先自該保護環214傳至該基板200，從而避免該覆蓋層203被過大的靜電電壓擊穿，以此保護該感應晶片201，提高指紋檢測的精確度，並消除該感應晶片201輸出的訊號雜訊，使該感應晶片201輸出的訊號更精確。
在另一實施例中，如圖10所示，還包括形成一外殼213，該外殼213包圍該塑封層202、該感應晶片201、該覆蓋層203和該保護環214，該外殼213暴露出位於該感應區211上的覆蓋層203之頂面。該外殼213能夠是需要設置指紋識別晶片的元件或終端的外殼，還能夠是該指紋識別晶片的封裝結構的外殼。
在另一實施例中，如圖11所示，還包括：形成該外殼213，該外殼213包圍該塑封層202、該感應晶片201和該覆蓋層203，該外殼213暴露出位於該感應區211上的覆蓋層203之頂面。
綜上所述，在本創作之指紋識別晶片的封裝方法中，使形成於該基板200之第三表面230的塑封層202之頂面與該感應晶片201的第一表面210齊平，而該塑封層202係用於保護該感應晶片201，並使該感應晶片201與外部環境電隔絕，由於該塑封層202的頂面齊平於該感應晶片201的第一表面210，因此能夠直接在該塑封層202和該感應晶片201的第一表面210形成該覆蓋層203，無需額外對該覆蓋層203進行圖形化製程，不僅使得形成該覆蓋層203的步驟簡化，還能夠避免在形成該覆蓋層203的過程中，對該感應晶片201的感應區211造成不必要的損傷，進而確保證該感應區211獲得的指紋資料精確，且該覆蓋層203替代了傳統的玻璃基板，其能夠直接與使用者的手指接觸，係可保護該感應晶片201。再者，相較於傳統的玻璃基板，該覆蓋層203能夠選用厚度較薄的材料，採用該厚度較薄的覆蓋層203能夠減小該感應晶片201的第一表面210到該覆蓋層203之頂面的距離，使該感應晶片201更易於檢測到使用者的指紋，藉此使所形成指紋識別晶片的封裝結構降低對其中感應晶片201靈敏度的要求，使得所形成指紋識別晶片的封裝結構的應用更為廣泛。
本創作另提供一種由上述封裝方法所形成的指紋識別晶片之封裝結構，其包括：一基板200、一感應晶片201、一塑封層202與一覆蓋層203。
該基板200具有一表面。該感應晶片201耦合於該基板200之表面，該感應晶片201具有一第一表面210與一第二表面220，該第一表面210與該第二表面220係相對，該感應晶片201的第一表面210包含一感應區211，該感應晶片201的第二表面220位於該基板200的表面。
該塑封層202位於該基板200之表面，該塑封層202包圍該感應晶片201，且該塑封層202的頂面與該感應晶片201的第一表面210齊平。
該覆蓋層203位於該塑封層202之頂面和該感應晶片201的第一表面210，且該覆蓋層203的厚度小於100微米。
以下將對上述指紋識別晶片的封裝結構進行詳細說明。
位於該感應晶片201之第一表面210的感應區211係用於檢測和接收使用者的指紋資訊，該感應區211內具有用於獲取使用者指紋資訊的電容結構或者電感結構。
在本實施例中，該感應晶片201的第一表面210還包括包圍該感應區211的一週邊區212，該感應晶片201之第一表面210具有一晶片電路215，該晶片電路215與該感應區211內的電容結構或電感結構電連接，並係用於對電容結構或電感結構輸出的電訊號進行處理。
在本實施例中，該感應區211內具有至少一個電容極板，當使用者的手指置於該覆蓋層203之頂面時，該電容極板、該覆蓋層203和使用者的手指構成電容結構，而該感應區211能夠獲取手指表面脊與谷與電容極板之間的電容值差異，並將所述電容值差異通過該晶片電路215進行處理之後輸出，以此獲取使用者的指紋資料。
該感應晶片201還包括：位於該週邊區212內的一邊緣凹槽204，該感應晶片201的側壁暴露出該邊緣凹槽204，該邊緣凹槽204的底部具有複數第一焊墊205，該等第一焊墊205係用於作為該晶片電路215的輸出端。
在本實施例中，該晶片電路215覆蓋於該週邊區212之表面以及該邊緣凹槽204的側壁之表面和底部之表面，而位於該邊緣凹槽204底部的晶片電路215與該等第一焊墊205連接。
在一實施例中，該邊緣凹槽204為包圍該感應區211的連續凹槽，該連續的邊緣凹槽204底部表面具有一個或複數個第一焊墊205；在另一實施例中，該邊緣凹槽204為包圍該感應區211的複數分立凹槽，且各分立凹槽內具有一個或複數個第一焊墊205，該等第一焊墊205的數量和分佈狀態係得以根據該晶片電路215的具體電路佈線需要設計。
在本實施例中，該邊緣凹槽204的側壁相對於感應晶片201的第一表面210呈傾斜，且該邊緣凹槽204的側壁與底部之間的夾角呈鈍角。
該基板200係用於固定該感應晶片201，並使該感應晶片201與其它元件或電路電連接。在本實施例中，該指紋識別晶片之封裝結構還包括位於該感應晶片201和該基板200之間的一第一黏結層208，該感應晶片201通過該第一黏結層208固定於該基板200之表面。
該基板200為硬性基板或軟性基板，能夠根據設置有該感應晶片201的元件或終端的需求而調整該基板200為硬性基板或軟性基板。在本實施例中，該基板200為硬性基板，所述硬性基板為印刷電路板基板、玻璃基板、金屬基板、半導體基板或聚合物基板。
該基板200之表面為一第三表面230，而該感應晶片201耦合於該基板200的第三表面230，該基板200的第三表面230具有佈線層(圖中未示)和複數第二焊墊206，所述佈線層與該等第二焊墊206連接，該等第二焊墊206係用於與該感應晶片201之第一表面210的晶片電路215連接。
本實施例中，該基板200的一端具有一連接部240，該連接部240的材料包括導電材料，該連接部240與所述佈線層電連接，使該感應晶片201上的晶片電路215能夠通過該基板200之第三表面230的佈線層和該連接部240與外部電路或元件電連接，從而實現電訊號的傳輸。
本實施例中，該指紋識別晶片之封裝結構還包括複數導電線207，該等導電線207端分別與該等第一焊墊205與該等第二焊墊206連接，使該晶片電路215與該基板200之第三表面230的佈線層電連接，而所述佈線層與該連接部240電連接，從而使該感應晶片201之第一表面210的晶片電路215和感應區211能夠與外部電路或元件進行電訊號的傳輸。該導電線207的材料為金屬，所述金屬為銅、鎢、鋁、金或銀。
各導電線207上到該基板200之第三表面230距離最大的點為頂點，該頂點高於該邊緣凹槽204的底部之表面，且該頂點低於該感應晶片201的第一表面210，由於該塑封層202的表面與該感應晶片201的第一表面210齊平，因此該塑封層202能夠完全包圍該等導電線207，避免該等導電線207裸露。又該等導電線207由該塑封層202包裹，使得該等導電線207與該感應晶片201之間以及該等導電線207與外部環境之間電隔絕。
該塑封層202位於該基板200上，並包圍該感應晶片201和該等導電線207，該塑封層202係使該感應晶片201固定於該基板200的第三表面230，並使該等導電線207與該感應晶片201之間、該等導電線207與外部環境之間電隔絕。
該塑封層202的材料為聚合物材料，所述聚合物材料具有良好的柔韌性、延展性以及覆蓋能力，所述聚合物材料為環氧樹脂、聚乙烯、聚丙烯、聚烯烴、聚醯胺、聚亞氨酯或其它合適的塑封材料。該塑封層202的能夠以注塑法、轉塑法或絲網印刷法形成。
由於該覆蓋層203部分位於該塑封層202之頂面，該塑封層202能夠用於固定該覆蓋層203，使該覆蓋層203能夠緊密貼合於該感應晶片201的第一表面210，而且不會對該感應晶片201的第一表面210造成損傷，使得感應晶片201的感應區211獲取的檢測結果更為準確。
在本實施例中，由於該感應晶片201的週邊區212內還具有該邊緣凹槽204，該塑封層202還位於該邊緣凹槽204內，且該塑封層202與該感應晶片201的感應區211之表面齊平。
該覆蓋層203的材料為聚合物材料、無機奈米材料或陶瓷材料。在本實施例中，該覆蓋層203的材料為無機奈米材料，所述無機奈米材料包括氧化鋁或氧化鈷，該覆蓋層203能夠以印刷法、噴塗法或旋塗法形成。
在另一實施例中，該覆蓋層203的材料為聚合物材料，所述聚合物材料為環氧樹脂、聚醯亞胺樹脂、苯並環丁烯樹脂、聚苯並惡唑樹脂、聚對苯二甲酸丁二酯、聚碳酸酯、聚對苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烴、聚氨酯、聚醚碸、聚醯胺、聚亞氨酯、乙烯-醋酸乙烯共聚物、聚乙烯醇或其他合適的聚合物材料。該覆蓋層203能夠以印刷法、噴塗法或旋塗法形成。
該覆蓋層203的莫氏硬度大於或等於8H，該覆蓋層203的硬度較高，因此即使該覆蓋層203的厚度較薄，該覆蓋層203也足以保護該感應晶片201的感應區211，而當使用者的手指在該覆蓋層203之頂面移動時，並不會對該感應晶片201造成損傷，且由於該覆蓋層203的硬度較高，因此該覆蓋層203難以發生形變，故即使使用者的手指按壓於該覆蓋層203之頂面，該覆蓋層203的厚度也難以發生變化，從而確保證該感應區211的檢測結果之精確度。
該覆蓋層203的介電常數大於或等於7，由於該覆蓋層203的介電常數較大，使得該覆蓋層203的電隔絕能力較強，故該覆蓋層203對該感應區211的保護能力較強。
該覆蓋層203的厚度為20微米至100微米，該覆蓋層203的厚度較薄，當使用者的手指置於該覆蓋層203之頂面時，手指到該感應區211的距離減少，因此該感應區211更容易檢測到手指的指紋，從而降低對該感應晶片201高靈敏度的要求。
由於該覆蓋層203的厚度較薄，而使用者的手指與電容極板之間的電容值與該覆蓋層203的厚度成反比，與該覆蓋層203的介電常數成正比，因此當覆蓋層203的厚度較薄且介電常數較大時，能夠使手指與電容極板之間的電容值在感應區211能夠檢測的範圍內，避免電容值過大或過小而使該感應區211的檢測失效。
而當該覆蓋層203的厚度在20微米至100微米的範圍內，且介電常數在大於或等於7的範圍內時，使該覆蓋層203的厚度增大，則該覆蓋層203的介電常數也相應增大，可使手指與電容極板之間的電容值增大，則所述電容值更易於被該感應區211檢測到。
在本實施例中，該覆蓋層203的顏色包括黑色或白色；其它實施例中，該覆蓋層203還能夠為其它顏色。
在另一實施例中，如圖7所示，該指紋識別晶片之封裝結構還包括：一第二黏結層209，其位於該塑封層202和該感應晶片201之第一表面210之間，在該實施例中，該覆蓋層203為延展性和柔韌度較差的材料，例如陶瓷基板或玻璃基板，而該第二黏結層209用於將該覆蓋層203固定於該塑封層202之頂面和該感應晶片201之第一表面210。
當該覆蓋層203為玻璃基板，所述玻璃基板的介電常數為6至10；當該覆蓋層203為陶瓷基板，所述陶瓷基板的介電常數為20至100，所述陶瓷基板的厚度為100微米至200微米。
此外，該第二黏結層209的顏色包括黑色或白色。在其它實施例中，還能夠在該第二黏結層209表面形成一顏色圖層，該覆蓋層203形成於所述顏色圖層之表面，所述顏色圖層的顏色包括黑色或白色；其它實施例中，所述顏色圖層還能夠為其它顏色。
在另一實施例中，如圖8所示，該指紋識別晶片的封裝結構還包括：一導電層216，其位於該感應晶片201之側壁的表面、該基板200的第三表面230以及該邊緣凹槽204內，該導電層216之兩端分別與該等第一焊墊205和該等第二焊墊206連接，以實現該感應區211和該晶片電路215與基板200的佈線層之間的電連接。
在另一實施例中，如圖9所示，該指紋識別晶片的封裝結構還包括：一保護環214，其位於該基板200之表面，該保護環214包圍該感應晶片201、該塑封層202和該覆蓋層203。具體而言，該保護環214的材料為金屬，且該保護環214通過該基板200接地，該保護環214固定於該基板200的第三表面230。該保護環214的顏色與該覆蓋層203的顏色相一致，使得該指紋識別晶片之封裝結構的外形美觀、顏色統一。
在本實施例中，該保護環214位於該感應晶片201、該覆蓋層203和該塑封層202之周圍，且該保護環214部分延伸至該覆蓋層203的上方，並暴露出位於該感應區211上的該覆蓋層203之部分頂面。在另一實施例中，該保護環214僅位於該感應晶片201和該塑封層202的周圍，且完全暴露出該覆蓋層203之頂面。
該保護環214的材料為金屬，所述金屬為銅、鎢、鋁、銀或金。該保護環214用於對該感應晶片201進行靜電防護，由於該保護環214為金屬，因此該保護環214能夠導電，當使用者的手指在接觸該覆蓋層203時若產生靜電，則靜電電荷會首先自該保護環214傳至該基板200，從而避免該覆蓋層203被過大的靜電電壓擊穿，以此保護該感應晶片201，提高指紋檢測的精確度，並消除該感應晶片201輸出的訊號雜訊，使該感應晶片201輸出的訊號更精確。
在另一實施例中，如圖10所示，該指紋識別晶片的封裝結構還包括：一外殼213，該外殼213包圍該塑封層202、該感應晶片201、該覆蓋層203和該保護環214，該外殼213暴露出位於該感應區211上的覆蓋層203之頂面。該外殼213能夠是需要設置指紋識別晶片的元件或終端的外殼，還能夠是該指紋識別晶片的封裝結構的外殼。該外殼213的顏色與該覆蓋層203以及該保護環214的顏色相一致，使得該指紋識別晶片之封裝結構的外形美觀、顏色統一。
在另一實施例中，如圖11所示，該指紋識別晶片的封裝結構還包括：該外殼213，該外殼213包圍該塑封層202、該感應晶片201和該覆蓋層203，該外殼213暴露出位於該感應區211上的覆蓋層203之頂面。
綜上所述，在本創作之指紋識別晶片的封裝結構中，該基板200之第三表面230上具有包圍該感應晶片201的塑封層202，該塑封層202之頂面和該感應晶片201的第一表面210上具有該覆蓋層203。該塑封層202用於固定該覆蓋層203，使該覆蓋層203能夠直接貼合於該感應晶片201的第一表面210，該覆蓋層203替代了傳統的玻璃基板，該覆蓋層203能夠直接與使用者的手指接觸並保護該感應晶片201。而相較於傳統的玻璃基板，該覆蓋層203的厚度較薄且硬度較高，因該覆蓋層203的硬度較高，使得在該覆蓋層203厚度較薄的情況下，該覆蓋層203仍具有足夠大的硬度以保護該感應晶片201的第一表面210；而採用該覆蓋層203能夠減小該感應晶片201的第一表面210到該覆蓋層203之頂面的距離，使該感應晶片201更易於檢測到使用者指紋，也該降低該指紋識別晶片的封裝結構對該感應晶片201靈敏度的要求，使得該指紋識別晶片之封裝結構的應用更為廣泛。
以上所述僅為說明本創作的例示，並非對本創作做任何形式上的限制，本創作所主張之權利範圍自應以申請專利範圍所述為準，而非僅限於上述實施例。任何所屬技術領域中具有通常知識者，在不脫離本創作技術方案的範圍內，當可利用上述揭示的技術內容做出些許更動或修飾為等同變化的等效實施例，但凡是未脫離本創作之技術方案的內容，依據本創作的技術實質對以上實施例作任何簡單修改、等同變化與修改，均仍屬於本創作技術方案的範圍內。
100‧‧‧基板 101‧‧‧感應晶片 102‧‧‧玻璃基板 103‧‧‧手指 200‧‧‧基板 201‧‧‧感應晶片 202‧‧‧塑封層 203‧‧‧覆蓋層 204‧‧‧邊緣凹槽 205‧‧‧第一焊墊 206‧‧‧第二焊墊 207‧‧‧導電線 208‧‧‧第一黏結層 209‧‧‧第二黏結層 210‧‧‧第一表面 211‧‧‧感應區 212‧‧‧週邊區 213‧‧‧外殼 214‧‧‧保護環 215‧‧‧晶片電路 216‧‧‧導電層 220‧‧‧第二表面 230‧‧‧第三表面 240‧‧‧連接部
圖1為現有之指紋識別裝置的剖面結構示意圖。 圖2至圖6為本創作之一指紋識別晶片之封裝方法的剖面示意圖。 圖7至圖11為本創作之其它指紋識別晶片之封裝結構的剖面示意圖。
200‧‧‧基板
201‧‧‧感應晶片
202‧‧‧塑封層
203‧‧‧覆蓋層
204‧‧‧邊緣凹槽
205‧‧‧第一焊墊
206‧‧‧第二焊墊
207‧‧‧導電線
208‧‧‧第一黏結層
210‧‧‧第一表面
211‧‧‧感應區
212‧‧‧週邊區
215‧‧‧晶片電路
220‧‧‧第二表面
230‧‧‧第三表面
240‧‧‧連接部

Claims (48)

  1. 一種指紋識別晶片之封裝方法，其包括： 提供一基板，該基板具有一表面； 在該基板的表面耦合一感應晶片，該感應晶片具有一第一表面與一第二表面，該第一表面與該第二表面係相對，該感應晶片的第一表面包含一感應區，該感應晶片的第二表面位於基板的表面； 在該基板上形成一塑封層，該塑封層包圍該感應晶片，且該塑封層的頂面與該感應晶片的第一表面齊平； 在該塑封層之頂面和該感應晶片的第一表面形成一覆蓋層，該覆蓋層的厚度小於100微米。
  2. 依據請求項1所述的指紋識別晶片之封裝方法，其中該覆蓋層的厚度為20微米至100微米；該覆蓋層的莫氏硬度大於或等於8H；該覆蓋層的介電常數大於或等於7。
  3. 依據請求項1所述的指紋識別晶片之封裝方法，其中該覆蓋層的材料為無機奈米材料或聚合物材料。
  4. 依據請求項3所述的指紋識別晶片之封裝方法，其中所述聚合物材料為環氧樹脂、聚醯亞胺樹脂、苯並環丁烯樹脂、聚苯並惡唑樹脂、聚對苯二甲酸丁二酯、聚碳酸酯、聚對苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烴、聚氨酯、聚醚碸、聚醯胺、聚亞氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇。
  5. 依據請求項4所述的指紋識別晶片之封裝方法，其中該覆蓋層的形成方法為絲網印刷法、旋塗法或噴塗法。
  6. 依據請求項3所述的指紋識別晶片之封裝方法，其中所述無機奈米材料為氧化鋁或氧化鈷。
  7. 依據請求項6所述的指紋識別晶片之封裝方法，其中該覆蓋層的形成方法為化學氣相沉積法、物理氣相沉積法、原子層沉積法、絲網印刷法、旋塗法或噴塗法。
  8. 依據請求項1所述的指紋識別晶片之封裝方法，其中該覆蓋層的顏色包括黑色或白色。
  9. 依據請求項1所述的指紋識別晶片之封裝方法，其中該塑封層的材料為聚合物材料。
  10. 依據請求項1所述的指紋識別晶片之封裝方法，其中該塑封層的形成方法為轉注法、絲網印刷法、旋塗法或噴塗法。
  11. 依據請求項1所述的指紋識別晶片之封裝方法，其中該感應晶片的第一表面還包括包圍該感應區的一週邊區。
  12. 依據請求項11所述的指紋識別晶片之封裝方法，其中在該基板的表面耦合該感應晶片之步驟與在該基板上形成該塑封層之步驟間包括： 在該感應晶片的週邊區內形成一邊緣凹槽，該感應晶片的側壁暴露出該邊緣凹槽； 在該感應晶片的週邊區之表面以及該邊緣凹槽的側壁的表面和底部表面形成一晶片電路。
  13. 依據請求項12所述的指紋識別晶片之封裝方法，其中該邊緣凹槽為包圍該感應區的連續凹槽或包圍該感應區的複數分立凹槽。
  14. 依據請求項12所述的指紋識別晶片之封裝方法，其中該塑封層還位於該邊緣凹槽內，且該塑封層之頂面與該感應晶片的感應區的表面齊平。
  15. 依據請求項12所述的指紋識別晶片之封裝方法，其中該邊緣凹槽的底部形成有複數第一焊墊，該晶片電路與該等第一焊墊連接。
  16. 依據請求項15所述的指紋識別晶片之封裝方法，其中該基板之表面為一第三表面，該感應晶片耦合於該基板的第三表面，該基板的第三表面具有複數第二焊墊。
  17. 依據請求項16所述的指紋識別晶片之封裝方法，其中在該感應晶片的週邊區之表面以及該邊緣凹槽的側壁的表面和底部表面形成該晶片電路的步驟和在該基板上形成該塑封層的步驟之間包括： 形成複數導電線，該等導電線之兩端分別與該等第一焊墊與該等第二焊墊連接。
  18. 依據請求項17所述的指紋識別晶片之封裝方法，其中各導電線上到該基板之第三表面距離最大的點為頂點，該頂點低於該塑封層之頂面。
  19. 依據請求項16所述的指紋識別晶片之封裝方法，其中在該感應晶片的週邊區之表面以及該邊緣凹槽的側壁的表面和底部表面形成該晶片電路的步驟和在該基板上形成該塑封層的步驟之間包括： 在該感應晶片之側壁的表面、該基板的第三表面以及該邊緣凹槽內形成一導電層，該導電層之兩端分別與該等第一焊墊和該等第二焊墊連接。
  20. 依據請求項17或19中任一項所述的指紋識別晶片之封裝方法，其中在該基板的表面耦合該感應晶片的步驟包括： 在該基板的第三表面或該感應晶片的第二表面形成一第一黏結層； 通過該第一黏結層使該感應晶片固定於該基板的第三表面。
  21. 依據請求項1所述的指紋識別晶片之封裝方法，其中在該塑封層之頂面和該感應晶片的第一表面形成該覆蓋層的步驟包括： 在該塑封層之頂面和該感應晶片之第一表面形成一第二黏結層； 在該第二黏結層之表面形成該覆蓋層。
  22. 依據請求項21所述的指紋識別晶片之封裝方法，其中該覆蓋層為玻璃基板或陶瓷基板，所述玻璃基板的介電常數為6至10，所述玻璃基板的厚度為100微米至300微米；所述陶瓷基板的介電常數為20至100，所述陶瓷基板的厚度為100微米至200微米。
  23. 依據請求項21所述的指紋識別晶片之封裝方法，其中該第二黏結層的顏色包括黑色或白色。
  24. 依據請求項21所述的指紋識別晶片之封裝方法，其中在該第二黏結層之表面形成一顏色圖層，該覆蓋層形成於所述顏色圖層之表面，所述顏色圖層的顏色包括黑色或白色。
  25. 依據請求項1所述的指紋識別晶片之封裝方法，其中在該塑封層之頂面和該感應晶片的第一表面形成該覆蓋層的步驟後包括： 在該基板上形成一保護環，該保護環包圍該感應晶片、該塑封層和該覆蓋層。
  26. 依據請求項25所述的指紋識別晶片之封裝方法，其中在該基板上形成該保護環的步驟後包括： 形成一外殼，該外殼包圍該塑封層、該感應晶片、該覆蓋層和該保護環，該外殼暴露出位於該感應區上的覆蓋層之頂面。
  27. 依據請求項1所述的指紋識別晶片之封裝方法，其中在該塑封層之頂面和該感應晶片的第一表面形成該覆蓋層的步驟後包括： 形成一外殼，該外殼包圍該塑封層、該感應晶片和該覆蓋層，該外殼暴露出位於該感應區上的覆蓋層之頂面。
  28. 依據請求項1所述的指紋識別晶片之封裝方法，其中在該基板的一端形成一連接部，該連接部用於使該感應晶片與外部電路電連接。
  29. 一種指紋識別晶片之封裝結構，其包括： 一基板，其具有一表面； 一感應晶片，其耦合於該基板之表面，該感應晶片具有一第一表面與一第二表面，該第一表面與該第二表面係相對，該感應晶片的第一表面包含一感應區，該感應晶片的第二表面位於該基板的表面； 一塑封層，其位於該基板之表面，該塑封層包圍該感應晶片，且該塑封層的頂面與該感應晶片的第一表面齊平； 一覆蓋層，其位於該塑封層之頂面和該感應晶片的第一表面，且該覆蓋層的厚度小於100微米。
  30. 依據請求項29所述的指紋識別晶片之封裝結構，其中該感應晶片的第一表面還包括包圍該感應區的一週邊區。
  31. 依據請求項30所述的指紋識別晶片之封裝結構，其中該感應晶片還包括位於該週邊區內的一邊緣凹槽，該感應晶片的側壁暴露出該邊緣凹槽；該感應晶片更具有一晶片電路，該晶片電路位於該週邊區之表面以及該邊緣凹槽的側壁之表面和底部之表面。
  32. 依據請求項31所述的指紋識別晶片之封裝結構，其中該邊緣凹槽為包圍該感應區的連續凹槽或包圍該感應區的複數分立凹槽。
  33. 依據請求項31所述的指紋識別晶片之封裝結構，其中該塑封層還位於該邊緣凹槽內，且該塑封層之頂面與該感應晶片的感應區的表面齊平。
  34. 依據請求項31所述的指紋識別晶片之封裝結構，其中該邊緣凹槽的底部更具有複數第一焊墊，該晶片電路與該等第一焊墊連接。
  35. 依據請求項34所述的指紋識別晶片之封裝結構，其中該基板之表面為一第三表面，該感應晶片耦合於該基板的第三表面，該基板的第三表面具有複數第二焊墊。
  36. 依據請求項35所述的指紋識別晶片之封裝結構，其中該指紋識別晶片之封裝結構更包括複數導電線，該等導電線之兩端分別與該等第一焊墊與該等第二焊墊連接。
  37. 依據請求項36所述的指紋識別晶片之封裝結構，其中各導電線上到該基板之第三表面距離最大的點為頂點，該頂點低於該塑封層之頂面。
  38. 依據請求項35所述的指紋識別晶片之封裝結構，其中該指紋識別晶片之封裝結構更包括一導電層，該導電層位於該感應晶片之側壁的表面、該基板的第三表面以及該邊緣凹槽內，該導電層之兩端分別與該等第一焊墊和該等第二焊墊連接。
  39. 依據請求項36或38所述的指紋識別晶片之封裝結構，其中該基板和該感應晶片間更具有一第一黏結層。
  40. 依據請求項29所述的指紋識別晶片之封裝結構，其中該覆蓋層的厚度為20微米至100微米；該覆蓋層的莫氏硬度大於或等於8H；該覆蓋層的介電常數大於或等於7；該覆蓋層的材料為無機奈米材料或聚合物材料；所述聚合物材料為環氧樹脂、聚醯亞胺樹脂、苯並環丁烯樹脂、聚苯並惡唑樹脂、聚對苯二甲酸丁二酯、聚碳酸酯、聚對苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烴、聚氨酯、聚醚碸、聚醯胺、聚亞氨酯、乙烯-醋酸乙烯共聚物或聚乙烯醇；所述無機奈米材料為氧化鋁或氧化鈷；該覆蓋層的顏色包括黑色或白色。
  41. 依據請求項29所述的指紋識別晶片之封裝結構，其中該塑封層之頂面和該感應晶片之第一表面以及該覆蓋層之間有一第二黏結層。
  42. 依據請求項41所述的指紋識別晶片之封裝結構，其中該覆蓋層為玻璃基板或陶瓷基板，所述玻璃基板的介電常數為6至10，所述玻璃基板的厚度為100微米至300微米；所述陶瓷基板的介電常數為20至100，所述陶瓷基板的厚度為100微米至200微米。
  43. 依據請求項41所述的指紋識別晶片之封裝結構，其中該第二黏結層的顏色包括黑色或白色。
  44. 依據請求項41所述的指紋識別晶片之封裝結構，其中該第二黏結層之表面更具有一顏色圖層，該覆蓋層位於所述顏色圖層之表面，所述顏色圖層的顏色包括黑色或白色。
  45. 依據請求項29所述的指紋識別晶片之封裝結構，其中該指紋識別晶片之封裝結構更包括一保護環，該保護環位於該基板之表面，該保護環包圍該感應晶片、該塑封層和該覆蓋層。
  46. 依據請求項45所述的指紋識別晶片之封裝結構，其中該指紋識別晶片之封裝結構更包括一外殼，該外殼包圍該塑封層、該感應晶片、該覆蓋層和該保護環，該外殼暴露出位於該感應區上的覆蓋層之頂面。
  47. 依據請求項29所述的指紋識別晶片之封裝結構，其中該指紋識別晶片之封裝結構更包括一外殼，該外殼包圍該塑封層、該感應晶片和該覆蓋層，該外殼暴露出位於該感應區上的覆蓋層之頂面。
  48. 依據請求項29所述的指紋識別晶片之封裝結構，其中該基板的一端具有一連接部，該連接部用於使該感應晶片與外部電路電連接。
TW104123999A 2014-09-12 2015-07-24 指紋識別晶片之封裝結構及封裝方法 TWI672749B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201410465882.9A CN104201116B (zh) 2014-09-12 2014-09-12 指纹识别芯片封装方法和封装结构
??201410465882.9 2014-09-12

Publications (2)

Publication Number Publication Date
TW201611137A true TW201611137A (zh) 2016-03-16
TWI672749B TWI672749B (zh) 2019-09-21

Family

ID=52086389

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104123999A TWI672749B (zh) 2014-09-12 2015-07-24 指紋識別晶片之封裝結構及封裝方法

Country Status (5)

Country Link
US (1) US10090217B2 (zh)
KR (1) KR101974011B1 (zh)
CN (1) CN104201116B (zh)
TW (1) TWI672749B (zh)
WO (1) WO2016037574A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI622937B (zh) * 2016-06-22 2018-05-01 致伸科技股份有限公司 電容式指紋辨識模組
TWI642158B (zh) * 2017-07-21 2018-11-21 致伸科技股份有限公司 指紋感測晶片封裝結構
TWI645535B (zh) * 2016-12-23 2018-12-21 敦捷光電股份有限公司 具有抗靜電結構的指紋感測辨識裝置

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104201116B (zh) * 2014-09-12 2018-04-20 苏州晶方半导体科技股份有限公司 指纹识别芯片封装方法和封装结构
CN104637892B (zh) * 2015-01-27 2017-11-24 华进半导体封装先导技术研发中心有限公司 指纹识别模组的封装结构及其封装方法
CN104779222B (zh) * 2015-04-10 2017-11-03 华进半导体封装先导技术研发中心有限公司 生物识别模组结构与制作方法
CN104851853A (zh) * 2015-05-19 2015-08-19 苏州晶方半导体科技股份有限公司 指纹识别芯片的封装结构及封装方法
CN104850840A (zh) * 2015-05-19 2015-08-19 苏州晶方半导体科技股份有限公司 芯片封装方法和芯片封装结构
US20180337206A1 (en) * 2015-09-02 2018-11-22 China Wafer Level Csp Co., Ltd. Package structure and packaging method
CN106650552B (zh) * 2015-10-30 2019-09-13 深圳指芯智能科技有限公司 一种指纹识别传感器用金属环及其制备方法和应用
CN105428339A (zh) * 2015-12-01 2016-03-23 华天科技（西安）有限公司 一种防静电的指纹传感芯片封装结构及制造方法
CN105489588B (zh) * 2015-12-04 2019-05-31 苏州迈瑞微电子有限公司 传感器封装结构及其制备方法
TWI582678B (zh) * 2015-12-30 2017-05-11 晨星半導體股份有限公司 電容感測裝置、指紋感測裝置與電容感測裝置製造方法
TW201730809A (zh) * 2016-02-19 2017-09-01 致伸科技股份有限公司 指紋辨識模組及其製造方法
CN107423660A (zh) * 2016-05-24 2017-12-01 比亚迪股份有限公司 指纹识别装置、指纹识别方法和终端设备
US10536568B2 (en) 2016-07-01 2020-01-14 Huawei Technologies Co., Ltd. Waterproof fingerprint recognition module and electronic device
EP3418941B1 (en) * 2016-11-07 2021-08-18 Shenzhen Goodix Technology Co., Ltd. Fingerprint recognition module and fingerprint recognition chip packaging structure
CN106653616A (zh) * 2016-11-22 2017-05-10 苏州晶方半导体科技股份有限公司 指纹传感芯片的封装方法以及封装结构
CN106653707A (zh) * 2016-12-12 2017-05-10 苏州科阳光电科技有限公司 一种指纹识别模组及其封装方法
CN106653708A (zh) * 2016-12-12 2017-05-10 苏州科阳光电科技有限公司 一种指纹识别模组及其封装方法
EP3370187A4 (en) * 2017-01-19 2018-10-31 Shenzhen Goodix Technology Co., Ltd. Fingerprint recognition device
WO2018145305A1 (zh) * 2017-02-10 2018-08-16 深圳市汇顶科技股份有限公司 生物传感器
CN106897712B (zh) * 2017-03-13 2020-01-14 Oppo广东移动通信有限公司 指纹模组、显示屏和移动终端
TWI627720B (zh) * 2017-08-25 2018-06-21 致伸科技股份有限公司 指紋感測晶片封裝結構
WO2019103676A1 (en) * 2017-11-24 2019-05-31 Fingerprint Cards Ab Ultra-thin fingerprint sensor component and manufacturing method
WO2020237546A1 (zh) * 2019-05-29 2020-12-03 深圳市汇顶科技股份有限公司 指纹识别装置和电子设备

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4160851B2 (ja) 2003-03-31 2008-10-08 富士通株式会社 指紋認識用半導体装置
JP4881387B2 (ja) * 2005-10-18 2012-02-22 オーセンテック，インコーポレイテッド フレキシブル回路を備えた指センサおよびそれに関連する方法
CN101047153A (zh) * 2006-03-29 2007-10-03 祥群科技股份有限公司 半导体集成电路芯片及其形成方法
CN101188202A (zh) * 2006-11-15 2008-05-28 矽品精密工业股份有限公司 感测式封装件及其制造方法
TWI368282B (en) * 2007-05-07 2012-07-11 Siliconware Precision Industries Co Ltd Sensor-type semiconductor device and manufacturing method thereof
JP4450031B2 (ja) * 2007-08-22 2010-04-14 株式会社デンソー 半導体部品
TW200950017A (en) 2008-05-19 2009-12-01 Lightuning Tech Inc Sensing apparatus with packaging material as sensing protection layer and method of manufacturing the same
KR20100088514A (ko) * 2009-01-30 2010-08-09 주식회사 하이닉스반도체 반도체 패키지
US20110156240A1 (en) * 2009-12-31 2011-06-30 Stmicroelectronics Asia Pacific Pte. Ltd. Reliable large die fan-out wafer level package and method of manufacture
AU2011268185B2 (en) * 2010-06-18 2013-11-21 Apple Inc. Finger sensor including encapsulating layer over sensing area and related methods
US8409922B2 (en) 2010-09-14 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming leadframe interposer over semiconductor die and TSV substrate for vertical electrical interconnect
JP5602095B2 (ja) 2011-06-09 2014-10-08 三菱電機株式会社 半導体装置
EP2573804A1 (en) * 2011-09-21 2013-03-27 Nxp B.V. Integrated circuit with sensor and manufacturing method thereof
US9257980B2 (en) * 2011-10-06 2016-02-09 Microchip Technology Incorporated Measuring capacitance of a capacitive sensor with a microcontroller having digital outputs for driving a guard ring
US9030440B2 (en) * 2012-05-18 2015-05-12 Apple Inc. Capacitive sensor packaging
US9190379B2 (en) * 2012-09-27 2015-11-17 Apple Inc. Perimeter trench sensor array package
KR101301063B1 (ko) * 2013-07-05 2013-08-28 (주)드림텍 고유전율 재료를 이용한 지문인식 홈키 제조방법 및 지문인식 홈키 구조
CN203521394U (zh) * 2013-09-18 2014-04-02 苏州晶方半导体科技股份有限公司 芯片封装结构
CN103793689B (zh) * 2014-01-27 2017-06-06 南昌欧菲光科技有限公司 指纹识别传感器封装结构、电子设备及指纹识别传感器的制备方法
CN104051368A (zh) * 2014-07-01 2014-09-17 苏州晶方半导体科技股份有限公司 指纹识别芯片封装结构和封装方法
CN104051366B (zh) * 2014-07-01 2017-06-20 苏州晶方半导体科技股份有限公司 指纹识别芯片封装结构和封装方法
CN204179070U (zh) * 2014-09-12 2015-02-25 苏州晶方半导体科技股份有限公司 指纹识别芯片封装结构
CN104201116B (zh) 2014-09-12 2018-04-20 苏州晶方半导体科技股份有限公司 指纹识别芯片封装方法和封装结构
CN104600055A (zh) 2014-12-30 2015-05-06 华天科技（西安）有限公司 一种指纹识别传感器件
CN104850840A (zh) * 2015-05-19 2015-08-19 苏州晶方半导体科技股份有限公司 芯片封装方法和芯片封装结构

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI622937B (zh) * 2016-06-22 2018-05-01 致伸科技股份有限公司 電容式指紋辨識模組
TWI645535B (zh) * 2016-12-23 2018-12-21 敦捷光電股份有限公司 具有抗靜電結構的指紋感測辨識裝置
TWI642158B (zh) * 2017-07-21 2018-11-21 致伸科技股份有限公司 指紋感測晶片封裝結構

Also Published As

Publication number Publication date
CN104201116B (zh) 2018-04-20
US10090217B2 (en) 2018-10-02
CN104201116A (zh) 2014-12-10
TWI672749B (zh) 2019-09-21
KR20170051515A (ko) 2017-05-11
KR101974011B1 (ko) 2019-04-30
WO2016037574A1 (zh) 2016-03-17
US20170287797A1 (en) 2017-10-05

Similar Documents

Publication Publication Date Title
TW201611137A (zh) 指紋識別晶片之封裝結構及封裝方法
TWI569384B (zh) 指紋識別晶片封裝結構和封裝方法
TWI567881B (zh) Fingerprint identification chip package structure and packaging method
TWI626598B (zh) Fingerprint identification chip packaging structure and packaging method
WO2016000597A1 (zh) 指纹识别芯片封装结构和封装方法
TWI585913B (zh) Fingerprint identification chip packaging structure and packaging method
TWI575668B (zh) Chip package structure and wafer packaging method
TWI570819B (zh) Fingerprint identification chip packaging structure and packaging method
US20180061747A1 (en) Package structure and method for fabricating the same
CN204029788U (zh) 指纹识别芯片封装结构