TWI569384B - 指紋識別晶片封裝結構和封裝方法 - Google Patents

指紋識別晶片封裝結構和封裝方法 Download PDF

Info

Publication number
TWI569384B
TWI569384B TW104120855A TW104120855A TWI569384B TW I569384 B TWI569384 B TW I569384B TW 104120855 A TW104120855 A TW 104120855A TW 104120855 A TW104120855 A TW 104120855A TW I569384 B TWI569384 B TW I569384B
Authority
TW
Taiwan
Prior art keywords
sensing
substrate
layer
wafer
fingerprint identification
Prior art date
Application number
TW104120855A
Other languages
English (en)
Other versions
TW201603207A (zh
Inventor
Zhiqi Wang
Qiong Yu
Wei Wang
Original Assignee
China Wafer Level Csp Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Wafer Level Csp Co Ltd filed Critical China Wafer Level Csp Co Ltd
Publication of TW201603207A publication Critical patent/TW201603207A/zh
Application granted granted Critical
Publication of TWI569384B publication Critical patent/TWI569384B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1306—Sensors therefor non-optical, e.g. ultrasonic or capacitive sensing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F18/00—Pattern recognition
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1329—Protecting the fingerprint sensor against damage caused by the finger
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/1365—Matching; Classification
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45184—Tungsten (W) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82106—Forming a build-up interconnect by subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

指紋識別晶片封裝結構和封裝方法
本發明係涉及半導體製造技術領域，尤其指一種指紋識別晶片封裝結構和封裝方法。
隨著現代社會的進步，個人身份識別以及個人資訊安全的重要性逐步受到人們的關注。由於人體指紋具有唯一性和不變性，使得指紋識別技術具有安全性好，可靠性高，使用簡單方便的特點，使得指紋識別技術被廣泛應用於保護個人資訊安全的各種領域。而隨著科學技術的不斷發展，各類電子產品的資訊安全問題始終是技術發展的關注要點之一。尤其是對於移動裝置，例如手機、筆記型電腦、平板電腦、數位相機等，對於資訊安全性的需求更為突出。
現有的指紋識別器件的感測方式包括電容式（電場式）和電感式，指紋識別器件通過提取使用者指紋，並將使用者指紋轉換為電信號輸出，從而獲取使用者的指紋資訊。具體的，請參閱圖1所示，圖1是現有技術的一種指紋識別器件的剖面結構示意圖，包括：一基板100；耦合於該基板100其表面的一指紋識別晶片101；覆蓋於該指紋識別晶片101其表面之一玻璃基板102。
以電容式指紋識別晶片為例，該指紋識別晶片101內具有一個或多個電容極板。由於一使用者手指103的表皮或皮下層具有凸起的脊和凹陷的谷，當該使用者手指103接觸該玻璃基板102其表面時，該脊與谷與該指紋識別晶片101的距離不同，因此，該使用者手指103脊或谷與該電容極板之間的電容值不同，而該指紋識別晶片101能夠獲取所述不同的電容值，並將其轉化為相應的電信號輸出，而指紋識別器件匯總所受到的電信號之後，能夠獲取使用者的指紋資訊。
然而，在現有的指紋識別器件中，對指紋識別晶片的靈敏度要求較高，使得指紋識別器件的製造及應用受到限制。
有鑑於上述現有技術之不足，本發明主要係提供一種指紋識別晶片之封裝結構及其封裝方法，，該封裝結構能降低感應晶片對於靈敏度之要求，使其應用更廣泛。
為達到上述需求之目的而欲採取的主要技術特徵手段係令上述之指紋識別封裝結構包含：一基板，具有一基板表面；耦合於該基板表面之一感應晶片，該感應晶片具有一第一表面及與該第一表面相對之一第二表面，該感應晶片之該第一表面具有一感應區，該感應晶片之該第二表面位於該基板表面；至少位於該感應晶片之該感應區其表面之一上蓋層，該上蓋層的材料為一聚合物；位於該基板和該感應晶片上之一塑封層，該塑封層暴露出該上蓋層。
其中，該上蓋層的厚度為20微米~100微米；該上蓋層的莫氏硬度大於或等於8H；該上蓋層的介電常數大於或等於7。
其中，該聚合物的材料為一光敏材料。
其中，該上蓋層內具有一光敏顆粒，該光敏顆粒的尺寸小於6微米。
其中，該感應晶片之該第一表面更包含了包圍該感應區之一外圍區。
其中，該感應晶片更包含了位於該外圍區內具有一邊緣凹槽，該感應晶片其側壁暴露出該邊緣凹槽；位於該感應晶片之該外圍區之一晶片電路，該晶片電路位於該感應晶片之該外圍區其表面、該邊緣凹槽其側壁及其底部之表面，且位於該邊緣凹槽其底部之部分該晶片電路具有一第一連接端。
其中，該邊緣凹槽可為包圍該感應區之一連續凹槽；或者，該邊緣凹槽可為包圍該感應區之一若干分立凹槽。
其中，該感應晶片耦合於基板表面，該基板表面具有一第二連接端。
其中，更包含了一導電線，該導電線其兩端分別與該第一連接端與該第二連接端連接。
其中，更包含了位於該感應晶片其側壁表面、該基板表面及該邊緣凹槽內之一導電層，該導電層其兩端分別與該第一連接端和該第二連接端連接。
其中，更包含了位於該感應晶片和該基板之間的一第一黏結層。
其中，該感應晶片更包含了貫穿該感應晶片之一導電插塞，該感應晶片之該第二表面暴露出該導電插塞，該導電插塞的一端與該第一連接端連接；位於該感應晶片之該第二表面暴露出的該導電插塞其頂部之一焊料層，該焊料層焊接於該第二連接端其表面。
其中，更包含了位於該基板表面之一保護環，該保護環包圍該感應晶片、該上蓋層及該塑封層。
其中，該保護環的材料為金屬；該保護環透過該基板接地。
其中，更包含了包圍該塑封層、該感應晶片及該保護環之一外殼，該外殼暴露出該上蓋層，該上蓋層的顏色與該外殼的顏色一致。
其中，更包含了包圍該塑封層和該感應晶片之一外殼，該外殼暴露出該上蓋層，該上蓋層的顏色與該外殼的顏色一致。
其中，該基板為一硬性基板或一軟性基板；該基板的一端具有一連接部，該連接部用於使該感應晶片與一外部電路電連接。
相應的，為了達成上述需求之目的而欲採取的又一主要技術手段係令上述之指紋識別封裝方法包含：提供一基板，具有一基板表面；在該基板表面耦合一感應晶片，該感應晶片具有一第一表面及與該第一表面相對之一第二表面，該感應晶片之該第一表面具有一感應區，該感應晶片之該第二表面位於該基板表面；至少在該應晶片之該感應區其表面形成一上蓋層，該上蓋層的材料為聚合物；在該基板和該感應晶片上之一塑封層，該塑封層暴露出該上蓋層。
其中，當該上蓋層的材料為一聚合物材料，且該聚合物材料為一光敏材料時，該上蓋層的形成方法包含了在該基板表面和該感應晶片其表面塗布一上蓋膜；對該上蓋膜進行曝光顯影，去除該基板表面、該感應晶片其表面及該感應區以外之該上蓋膜，在該感應區其表面形成該上蓋層。
其中，該塗布工藝可為旋塗工藝或噴塗工藝。
與現有技術相比，本發明的技術方案具有以下優點：
本發明的封裝結構中，該感應晶片之該第二表面耦合於該基板表面，該感應晶片之該第一表面具有該感應區，該感應區用於提取使用者指紋；該感應晶片之該感應區其表面具有該上蓋層，該上蓋層用於保護該感應晶片之該感應區，使用者手指置於該上蓋層其表面時，即能夠使該感應區提取到該使用者手指之指紋，而該感應晶片能夠將該使用者手指之指紋轉換為電信號輸出。由於該上蓋層的材料為該聚合物材料，而該聚合物材料具有較好的延展性和柔韌性，而且覆蓋能力好，因此，該能夠使該上蓋層的厚度較薄，而且硬度較高，從而使該上蓋層具有足夠大的硬度以保護該感應晶片；同時，該上蓋層其表面與該感應晶片之間距離減小，使該感應晶片更易於檢測到該使用者手指之指紋，相應地，該封裝結構能夠進一步降低該感應晶片對於靈敏度之要求，使得指該紋識別晶片之該封裝結構其應用更為廣泛。而且，該上蓋層的材料為該聚合物，使得該上蓋層的成本低，進而降低了該封裝結構的製造成本。
進一步，該上蓋層的厚度為20微米~100微米；該上蓋層的莫氏硬度大於或等於8H；該上蓋層的介電常數大於或等於7。其中，該上蓋層的厚度較薄，且硬度較大，該上蓋層具有足夠大的硬度以保護該感應晶之該的感應區，同時使該感應晶片更易檢測到置於該上蓋層其表面之該使用者手指之指紋，降低了該感應晶片對於靈敏度的要求。該上蓋層的介電常數較大，使該上蓋層的電隔離性能更佳，使該上蓋層對該感應晶片之該感應區的保護能力更佳。
進一步，該基板表面還具有包圍該感應晶片、該上蓋層和該塑封層之該保護環。該保護環用於對該感應晶片進行靜電防護，避免該感應區檢測到的使用者手指之指紋資料精確度下降，或者能夠消除該感應晶片輸出的信號雜訊，使該感應晶片檢測到的資料、以及輸出的信號更精確。
本發明的封裝方法中，該感應晶片之該第一表面具有用於提取使用者手指之指紋之該感應區，在該感應晶片之該感應區其表面形成該上蓋層，使該上蓋層用於保護該感應晶片之該感應區，該上蓋層其表面用於放置該使用者手指，以進行指紋檢測。由於該上蓋層的材料為該聚合物材料，而該聚合物材料具有較好的延展性和柔韌性，且覆蓋能力佳，能夠使所形成的該上蓋層的厚度薄，且硬度高，因此，所形成的該上蓋層具有足夠大的硬度以保護該感應晶片，而且該上蓋層其表面與該感應晶片之間距離減小，使該感應區更易獲取該使用者手指之指紋資料，所形成之該封裝結構對使該感應晶片對於靈敏度之要求降低，使該封裝方法的使用範圍更廣泛。而且，該上蓋層的材料為該聚合物材料，形成該上蓋層的成本低，進而降低了製造該封裝結構的成本。
進一步，當該上蓋層的材料為該聚合物材料，且該聚合物材料為該光敏材料時，由於該光敏聚合物材料能夠被直接曝光顯影，因此，該上蓋層的形成方法包含了在該基板表面和該感應晶片其表面塗布該上蓋膜之後，直接對該上蓋膜進行曝光顯影，即能夠去除該基板表面、該感應晶片其表面及該感應區以外之該上蓋膜，從而在該感應區其表面形成該上蓋層。形成該上蓋層的方法簡單，而且對該基板和該感應晶片的損傷較小，有利於提高所形成的封裝結構的可靠性和穩定性。
如先前技術所述，在現有的指紋識別器件中，對指紋識別晶片的靈敏度要求較高，使得指紋識別器件的製造及應用受到限制。
經過研究發現，請繼續參閱圖1所示，指該紋識別晶片101其表面覆蓋有該玻璃基板102，該玻璃基板102用於保護該指紋識別晶片101，而使用者手指103直接與該玻璃基板102接觸，因此，為了保證該玻璃基板102具有足夠的保護能力，該玻璃基板102所需求厚度較厚。然而，由於該玻璃基板102其厚度較厚，因此要求該指紋識別晶片101需具有較高的靈敏度，以保證能夠精確提取到該使用者手指103之指紋。然而，高靈敏度的指紋識別晶片製造難度較大、製造成本較高，繼而造成指紋識別晶片的應用和推廣受到限制。
具體的，繼續以電容式指紋識別器件為例，當該使用者手指置103於該玻璃基板102其表面時，該使用者手指103與該指紋識別晶片101中之該電容極板之間能夠構成一電容結構；其中，該使用者手指103和該電容極板為該電容結構之兩極，該玻璃基板102為該電容結構兩極之間的介電質。然而，由於該玻璃基板102的厚度較厚，使得該使用者手指103與該電容基板之間的電容值較大，而該使用者手指103的該脊與谷之間的高度差異較小，因此，該脊與該電容極板之間的電容值、相對於該谷與該電容極板之間的電容值之間的差值極小，為了能夠精確檢測到該電容值的差異，要求該指紋識別晶片101具有較高的靈敏度。
為了解決上述問題，本發明係提出一種指紋識別晶片之封裝結構及其封裝方法。其中，該封裝結構中，該感應晶片之一感應區其表面覆蓋有一上蓋層，該上蓋層替代了傳統的玻璃基板，能夠直接與該使用者手指接觸，用於保護該感應晶片。由於該上蓋層的材料為一聚合物材料，而聚合物材料具有較好的延展性和柔韌性，能夠使該上蓋層的厚度較薄且硬度較高，在該上蓋層足以保護該感應晶片的同時，該上蓋層其表面與該感應晶片之間距離減小，從而使該感應晶片更易於檢測到該使用者手指之指紋；相應地，該封裝結構降低了感應晶片對於靈敏度的要求，使得該指紋識別晶片之封裝結構其應用更為廣泛。
為使本發明的上述目的、特徵和優點能夠更為明顯易懂，下面結合圖式對本發明的具體實施例做詳細的說明。
圖2至圖6是本發明實施例的指紋識別晶片之封裝結構的示意圖。
請參考圖2，該指紋識別晶片的封裝結構包含：
基板200，具有一基板表面230；
耦合於該基板表面230之一感應晶片201，該感應晶片201具有一第一表面210及與該第一表面210相對之一第二表面220，該感應晶片201之該第一表面210具有一感應區211，該感應晶片201之該第二表面220位於基板表面230；
至少位於該感應晶片201之該感應區211其表面之一上蓋層202，該上蓋層202的材料為一聚合物。
位於該基板200和該感應晶片201上之一塑封層203，該塑封層203暴露出該上蓋層202。
以下將對上述指紋識別晶片之封裝結構進一步詳細說明。
該基板200用於固定該感應晶片201，並使該感應晶片201與其它器件或電路電連接。該基板200可為一硬性基板或一軟性基板，能夠根據需要設置該感應晶片201的器件或終端需求進行調整；在本實施例中，該基板200為該硬性基板，該硬性基板可為PCB基板、玻璃基板、金屬基板、半導體基板或聚合物基板。
該感應晶片201耦合於基板200之該基板表面230。該基板230具有一佈線層（未示出），而該佈線層與位於該基板表面230之一第二連接端205連接，該第二連接端205用於與該感應晶片201其表面之一晶片電路連接。
本實施例中，該基板200的一端具有一連接部204，該連接部204的材料為導電材料，連接部204與該佈線層電連接，從而使該晶片電路能夠透過該基板表面230之該佈線層及該連接部204與一外部電路或一器件電連接，從而實現電信號的傳輸。
位於該感應晶片201之該第一表面210的該感應區211用於檢測和接收使用者手指的指紋資訊，該感應區211內能夠具有一電容結構、或者具有一電感結構，該電容結構或該電感結構能夠用於獲取使用者手指之指紋資訊。
在本實施例中，該感應區211內具有至少一個電容極板，當使用者手指置於上蓋層202其表面時，該電容極板、該上蓋層202及該使用者手指構成一電容結構，而該感應區211能夠獲取使用者手指其表面之脊與谷與該電容極板之間的電容值差異，並將該電容值差異通過該晶片電路進行處理之後輸出，以此獲取使用者指紋資料。
該感應晶片201之該第一表面210更包含了包圍該感應區211之一外圍區212，該感應晶片201之該第一表面210其外圍區212具有該晶片電路（未標示），該晶片電路與該感應區211內的該電容結構或祴電感結構電連接，用於對該電容結構或該電感結構輸出的電信號進行處理。
該感應晶片201更包含了位於該外圍區212內具有一邊緣凹槽206，該感應晶片201其側壁暴露出該邊緣凹槽206；位於感應晶片201之該外圍區212之該晶片電路還位於該邊緣凹槽206其側壁及其底部之表面，且位該邊緣於凹槽206之底部之部分該晶片電路連接到一第一連接端207。
該邊緣凹槽206，用於形成該晶片電路的輸出端，即該第一連接端207，透過將該第一連接端207與該基板表面230之該第二連接端205電連接，能夠實現該感應晶片201與該基板200的耦合。
在一實施例中，該邊緣凹槽206可為包圍該感應區211之一連續凹槽，該連續的邊緣凹槽206其底部表面具有一個或若干第一連接端207；在另一實施例中，該邊緣凹槽206可為包圍該感應區211之一若干分立凹槽，該若干分立凹槽中每一邊緣凹槽206內具有一個或若干第一連接端207。該第一連接端207的數量和分佈狀態根據該晶片電路中具體電路佈線設計。
在本實施例中，該邊緣溝槽206其側壁相對於該感應晶片201其表面傾斜，且該邊緣溝槽206其側壁與其底部之間的夾角呈一鈍角，該傾斜之邊緣溝槽206其側壁表面更易於形成該晶片電路，以此達到該感應區211到該第一連接端207之間的電路佈線。
該上蓋層202覆蓋該感應晶片201之該感應區211，該上蓋層202還能夠覆蓋該感應區211之周圍的該外圍區212部分。該上蓋層202的材料可為一聚合物材料，而該聚合物材料具有良好的柔韌性、延展性以及覆蓋能力，因此能夠使該上蓋層202的厚度較薄，同時能夠保證該上蓋層202具有較高的硬度，從而增強該感應晶片201對使用者手指之指紋的感應能力，同時能夠保證該上蓋層202對該感應區211的保護能力。
該該上蓋層202的厚度為20微米~100微米，該上蓋層202的厚度較薄，當該使用者手指置於該上蓋層202其表面時，該使用者手指與該感應區211之間距離減少，因此，該感應區211更容易檢測到該使用者手指的指紋，從而降低了感應晶片201對於高靈敏度的要求。
在本實施例中，該感應區211內具有一電容極板，由於該上蓋層202厚度較薄，使得該使用者手指與該電容極板之間的距離較短，則使用者手指與該電容極板之間的電容值較小，相應的，使用者手指其表面的該脊與該電容基板之間的電容值、相對於該谷與電容基板之間的電容值差異較大，使該感應區211更易於檢測到使用者手指的指紋資訊。
該上蓋層202的莫氏硬度大於或等於8H，該上蓋層202的硬度較高，因此，即使該上蓋層202的厚度較薄，該上蓋層202也足以保護該感應晶片201之該感應區211，當使用者手指在該上蓋層202其表面移動時，不會對該感應晶片201造成損傷。而且，由於該上蓋層202的硬度較高，因此該上蓋層202難以發生形變，即該使使用者手指按壓與該上蓋層202其表面，該上蓋層202的厚度也難以發生變化，從而保證了該感應區211的檢測結果精確度。
該上蓋層202的介電常數大於或等於7，該上蓋層202的電隔離能力較強，則該上蓋層202對該感應區211的保護能力較強。
在本實施例中，由於該上蓋層202的厚度較薄，而該使用者手指與該電容極板之間的電容值與該上蓋層202的厚度成反比，與該上蓋層202的介電常數成正比，因此，當該上蓋層202的厚度較薄，而介電常數較大時，能夠該使使用者手指與該電容極板之間的電容值於該感應區211能夠檢測的範圍內，避免電容值過大或過小而使該感應區211的檢測失效。
而且，當該上蓋層202的厚度在20微米~100微米的範圍內，而介電常數在大於或等於7的範圍內時，隨著該上蓋層202的厚度增大，該上蓋層202的介電常數也相應增大，以便使使用者手指與該電容極板之間的電容值能夠在一個穩定且於該感應區211可檢測的範圍內。
該上蓋層202的材料可為環氧樹脂、聚醯亞胺樹脂、苯並環丁烯樹脂、聚苯並惡唑樹脂、聚對苯二甲酸丁二酯、聚碳酸酯、聚對苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烴、聚氨酯、聚烯烴、聚醚碸、聚醯胺、聚亞氨酯、乙烯-醋酸乙烯共聚物、聚乙烯醇或其他合適的聚合物材料。
在本實施例中，該聚合物材料為一光敏材料，該聚合物材料內具有一光敏顆粒，該光敏顆粒能夠使該聚合物材料能夠被曝光顯影，並實現圖形化。其中該光敏顆粒的尺寸小於6微米，使該聚合物材料在曝光後形成之該上蓋層202的尺寸精確且易於控制。
在本實施例中，指紋識別晶片封裝結構更包含了一導電線208，該導電線208其兩端分別與該第一連接端207與該第二連接端205連接，從而使該晶片電路與該基板表面230之該佈線層電連接，而該佈線層與該連接部204電連接，從而使該感應晶片201其表面之該晶片電路和該感應區211能夠與該外部電路或該器件進行電信號的傳輸。該導電線208的材料為金屬，其金屬可為銅、鎢、鋁、金或銀。
由於本實施例中，該第一連接端207和該第二連接端205之間透過該導電線208連接，因此該指紋識別晶片的封裝結構更包含了位於該感應晶片201和該基板200之間之一第一黏結層301，用以將該感應晶片201固定於該基板表面230。
在本實施例中，該指紋識別晶片的封裝結構更包含了位於基板200表面之一保護環209，該保護環209包圍該感應晶片201、該上蓋層202及該塑封層203。該保護環209的材料為金屬，且該保護環209透過該基板200接地，該保護環209固定於該基板表面230。
在本實施例中，該保護環209位於該感應晶片201、該上蓋層202和該塑封層203周圍，覆蓋於該塑封層203之部分其上方，且暴露出該上蓋層202其表面。在另一實施例中，該保護環209僅位於該感應晶片201和該塑封層203的周圍，且暴露出該塑封層203和該上蓋層202的表面。
該保護環209的材料為金屬，其金屬可為銅、鎢、鋁、銀或金。該保護環209用於對該感應晶片進行靜電防護，由於該保護環209為金屬，該保護環209能夠傳導電流，當該使用者手指在接觸該上蓋層202時產生一靜電時，則該靜電之電荷會首先自該保護環209傳至該基板200，從而避免該上蓋層202被過大的靜電電壓擊穿，以此保護該感應晶片201，提高指紋檢測的精確度，消除該感應晶片201輸出的信號雜訊，使感應晶片輸出的信號更精確。
在一實施例中，請參閱圖3所示，指紋識別晶片的封裝結構更包含了位於該感應晶片201其側壁表面、該基板表面230及該邊緣凹槽206內之一導電層303，該導電層303其兩端分別與該第一連接端207和該第二連接端205連接，以實現該感應區211和該晶片電路與該基板表面230之該佈線層之間的電連接。該指紋識別晶片的封裝結構更包含了位於該感應晶片201和該基板200之間之該第一黏結層301。
在另一實施例中，請參閱圖4所示，該感應晶片201內還具有貫穿該感應晶片201之一導電插塞304，該感應晶片201之該第二表面220暴露出該導電插塞304，該導電插塞304的一端與該第一連接端207連接；位於該感應晶片201之該第二表面220暴露出之該導電插塞304其頂部之一焊料層305，該焊料層305焊接於該第二連接端205其表面，使實現該感應區211、該晶片電路與基板表面230之該佈線層之間電連接。由於該感應晶片201通過該焊料層305焊接於該基板表面230，使該感應晶片201相對於該基板200固定。
在本實施例中，請參閱圖5所示，該指紋識別晶片的封裝結構更包含了包圍該塑封層203、該感應晶片201和該保護環209之一外殼400，該外殼400暴露出該上蓋層202，使使用者手指能夠觸碰到該上蓋層202其表面，以進行指紋檢測。該上蓋層202的顏色與該外殼400的顏色一致，例如當該外殼400顏色為黑色時，該上蓋層202的顏色為黑色，當該外殼400顏色為白色時，該上蓋層202顏色為白色，使得指紋識別晶片的封裝結構整體美觀協調。
在另一實施例中，請參閱圖6所示，該指紋識別晶片的封裝結構未設置該保護環209，該指紋識別晶片的封裝結構包含了包圍該塑封層203和該感應晶片201之一外殼400，該外殼400暴露出該上蓋層202，該上蓋層202的顏色與該外殼400的顏色一致。
本實施例中，該感應晶片201之該第二表面220耦合於該基板表面230，該感應晶片201之該第一表面210具有該感應區211，該感應區211用於提取使用者手指之指紋；該感應晶片201之該感應區211其表面具有該上蓋層202，該上蓋層202用於保護該感應晶片201之該感應區211，使用者手指置於該上蓋層202其表面，即能夠使該感應區211提取到該使用者手指之指紋，而該感應晶片201能夠將該使用者手指其指紋轉換為電信號輸出。由於該上蓋層202的材料為該聚合物料，而該聚合物材料具有較好的延展性和柔韌性，而且覆蓋能力好，因此，該能夠使該上蓋層202的厚度較薄，而且硬度較高，從而使該上蓋層202具有足夠大的硬度以保護該感應晶片201；同時，該上蓋層202其表面與該感應晶片201之間距離減小，使該感應晶片201更易於檢測到該使用者手指指紋，相應地，該封裝結構能夠降低該感應晶片對於靈敏度的要求，使得該指紋識別晶片的封裝結構其應用更為廣泛。而且，該上蓋層202的材料為聚合物，使得該上蓋層202的成本低，降低了肝封裝結構的製造成本。
相應的，本發明實施例還提供一種形成上述指紋識別晶片之封裝結構其封裝方法，如圖7至圖12所示。
請參閱圖7，提供一基板200。
該基板200可為一硬性基板或一軟性基板，能夠根據需要設置該感應晶片201的器件或終端需求進行調整；在本實施例中，該基板200為該硬性基板，該硬性基板可為PCB基板、玻璃基板、金屬基板、半導體基板或聚合物基板。
該基板200具有一基板表面230，該基板表面230用於耦合後續之一感應晶片201。在該基板200之該基板表面230形成一佈線層及一第二連接端205，該佈線層與該第二連接端205連接。
本實施例中，在該基板200的一端形成一連接部204，該連接部204的材料為導電材料，且該佈線層連接到該連接部204，從而使該佈線層和該第二連接端205能夠與一外部電路或一器件電連接。
請參閱圖8所示，在該基板200之該基板表面230固定該感應晶片201，該感應晶片201具有一第一表面210及與該第一表面210相對之一第二表面220，該感應晶片201之該第一表面210具有一感應區211，該感應晶片201之該第二表面220位於基板表面230。
該感應區211用於檢測和接收一使用者手指的指紋資訊，該感應區211內能夠具有一電容結構、或者具有一電感結構，該電容結構或該電感結構能夠用於獲取使用者指紋資訊。
在本實施例中，該感應區211內形成有至少一個電容極板，當該使用者手指置於該上蓋層202其表面時，該電容極板、該上蓋層202和該使用者手指構成一電容結構，而該感應區211能夠獲取該使用者手指其表面脊與谷與該電容極板之間的電容值差異，並將該電容值差異通過一晶片電路進行處理之後輸出，以此獲取使用者指紋資料。
該感應晶片201更包含了包圍該感應區211之一外圍區212。在該感應晶片201之該外圍區212內形成有一邊緣凹槽206，該感應晶片201其側壁暴露出該邊緣凹槽206；在該邊緣凹槽206其底部形成一第一連接端207；在該感應晶片201之該第一表面210形成該晶片電路，且該晶片電路延伸入該邊緣凹槽206內，並且與該第一連接端207連接，該第一連接端207為該晶片電路的輸出端。
在一實施例中，該邊緣凹槽206可為包圍該感應區211之一連續凹槽，在該連續的邊緣凹槽206其底部表面形成一個或若干第一連接端207。在另一實施例中，該邊緣凹槽206可為包圍該感應區211之一若干分立凹槽，且該若干分立凹槽中每一邊緣凹槽206其內形成有一個或若干第一連接端207。
在本實施例中，該邊緣溝槽206其側壁相對於該感應晶片201其表面傾斜，且該邊緣溝槽206其側壁及其底部之間的夾角呈一鈍角。在該邊緣溝槽206內形成該晶片電路時，易於對形成於該傾斜側壁表面之該晶片電路材料進行光刻和刻蝕工藝，以此形成該晶片電路的佈線。
本實施例中，該感應晶片201透過一第一黏結層301固定於該基板表面230，後續透過一導電線208或一導電層303使該第一連接端207與該第二連接層205相連接。
在另一實施例中，請繼續參閱圖4所示，在該感應晶片201內形成貫穿該感應晶片201之一導電插塞304，該感應晶片201之該第二表面220暴露出該導電插塞304，該導電插塞304的一端與該第一連接端207連接；在該感應晶片201之該第二表面220暴露出的該導電插塞304其頂部之一焊料層305；將該焊料層305焊接於該第二連接端205其表面，用以該感應晶片201與該基板200之間相互固定。
請參閱圖9所示，在該基板表面230和該感應晶片201其表面塗布一上蓋膜202a，該上蓋膜202a的材料為聚合物材料。
該上蓋膜202a後續用於形成一上蓋層202。該聚合物材料具有良好的柔韌性、延展性以及覆蓋能力，而且流動性好，因此能夠通過塗布工藝在該感應區211其表面形成厚度較薄之該上蓋膜202a，從而使後續形成於該感應區211其表面之該上蓋層202其厚度較薄。而該上蓋層202a的厚度較薄，能夠增強該感應晶片201對該使用者手指指紋的感應能力，相應降低了該感應晶片201檢測時對於靈敏度的要求。
該塗布工藝包含旋塗工藝、噴塗工藝或蒸鍍工藝，所形成之該上蓋膜202a的材料具有為流體，因此能夠使形成於該感應晶片201其表面之該上蓋膜202a厚度較薄，而該基板表面230的上蓋膜202a厚度較厚。形成於該感應晶片201其表面之該上蓋膜202a厚度為20微米~100微米。
該上蓋膜202a的材料可為環氧樹脂、聚醯亞胺樹脂、苯並環丁烯樹脂、聚苯並惡唑樹脂、聚對苯二甲酸丁二酯、聚碳酸酯、聚對苯二甲酸乙二醇酯、聚乙烯、聚丙烯、聚烯烴、聚氨酯、聚烯烴、聚醚碸、聚醯胺、聚亞氨酯、乙烯-醋酸乙烯共聚物、聚乙烯醇或其他合適的聚合物材料。
在本實施例中，該聚合物材料可為一光敏材料，該聚合物材料內具有一光敏顆粒，該光敏顆粒能夠使該聚合物材料能夠被曝光顯影，因此，後續直接對該上蓋膜202a進行曝光，即能夠形成該上蓋層202。該光敏顆粒的尺寸小於6微米，使後續以曝光後形成的該上蓋層202的尺寸精確且易於控制。
請參閱圖10所示，去除該基板表面230及該感應晶片201其表面與感應區211以外之該上蓋膜202a（如圖9所示），在該感應區211其表面形成上蓋層202。
本實施例中，由於該上蓋膜202a的聚合物材料為該光敏材料，因此，能夠通過曝光顯影工藝去除該感應區211以外之該上蓋膜202a，形成該上蓋層202。並且，在進行曝光顯影之後，對所形成的該上蓋層202進行固膠工藝，使該上蓋層202的材料固化。所形成之該上蓋層202除了覆蓋於該感應區211其表面之外，還能夠覆蓋該感應區211周圍之該外圍區212之部分。
在另一實施例中，該上蓋層202的形成工藝包括：在該上蓋膜202a表面形成一掩膜層，該掩膜層定義了需要形成該上蓋層202的對應位置和圖形；以該掩膜層為掩膜，刻蝕該上蓋膜202a，直至暴露出該基板200和該感應晶片201其表面，形成該上蓋層202。
該上蓋層202的厚度為20微米~100微米，使該感應區211更易於檢測到該使用者手指的指紋資訊。
該上蓋膜202a經過固膠工藝之後，莫氏硬度大於或等於8H，該上蓋層202的硬度較高，當該使用者手指在該上蓋層202其表面移動時，不會對該感應晶片201造成損傷。而且，由於該上蓋層202的硬度較高，因此該上蓋層202難以發生形變，即使該使用者手指按壓與該上蓋層202其表面，該上蓋層202的厚度也難以發生變化，從而保證了該感應區211的檢測結果精確度。
該上蓋層202的介電常數大於或等於7，該上蓋層202的電隔離能力較強，則該上蓋層202對該感應區211的保護能力較強。而且，在本實施例中，當該上蓋層202的厚度較薄，而介電常數較大時，能夠使使用者手指與該電容極板之間的電容值於該感應區211能夠檢測的範圍內，避免檢測失效。
請參閱圖11所示，在形成該上蓋層202之後，使該基板200與該感應晶片201耦合。 【00100】 在本實施例中，由於該感應晶片201透過該第一黏結層301固定於該基板表面230，因此能夠通過一導電線208或一導電層303使基板200與該感應晶片201耦合。 【00101】 在本實施例中，在該基板表面230耦合該感應晶片201的方法包含了提供該導電線208；將該導電線208其兩端透過焊接工藝分別與該第一連接端207及該第二連接端205連接。該導電線208的材料為金屬，其金屬為銅、鎢、鋁、金或銀。 【00102】 在一實施例中，請繼續參閱圖3所示，在該基板表面230耦合感應晶片201的方法包含了在該感應晶片201其側壁表面、該基板表面230及該邊緣凹槽206內之該導電層303，該導電層303其兩端分別與該第一連接端207和該第二連接端205連接。該導電層303的形成工藝包含了以沉積工藝、電鍍工藝或化學鍍工藝形成一導電膜；刻蝕該導電膜之部分區域用以形成該導電層303。該導電層303的材料為金屬，其金屬為銅、鎢、鋁、銀、金、鈦、鉭、鎳、氮化鈦、氮化鉭中的一種或多種。 【00103】 請參閱圖12所示，在該基板200和該感應晶片201上形成一塑封層203，該塑封層203暴露出該上蓋層202。 【00104】 該塑封層203的材料可為環氧樹脂、聚乙烯、聚丙烯、聚烯烴、聚醯胺、聚亞氨酯，該塑封層203還可以採用其它合適的塑封材料。該塑封層203的形成工藝可為注塑工藝（injection molding）、轉塑工藝（transfer molding）或絲網印刷工藝。該塑封層還可以採用其它合適的工藝形成。 【00105】 在本實施例中，請繼續參閱圖2所示，在形成該封裝層203之後，在基板表面230形成一保護環209，該保護環209包圍該感應晶片201、該上蓋層202和該塑封層203。該保護環209的材料為金屬，該保護環209透過該基板200接地。該保護環209的材料為金屬，其金屬可為銅、鎢、鋁、銀或金。 【00106】 該保護環209用於對該感應晶片201進行靜電防護，避免該上蓋層202被過大的靜電電壓擊穿，藉此保護該感應晶片201，提高指紋檢測的精確度，消除該感應晶片201輸出的信號雜訊，使該感應晶片201輸出的信號更精確。 【00107】 本實施例中，該感應晶片201其該第一表面210具有用於提取使用者手指指紋之該感應區211，在該感應晶片201之該感應區211其表面形成該上蓋層202，使該上蓋層202用於保護該感應晶片201的該感應區211，該上蓋層202其表面用於放置使用者手指，以進行指紋檢測。由於該上蓋層203的材料為該聚合物材料，而該聚合物材料具有較好的延展性和柔韌性，且覆蓋能力佳，因此，能夠使所形成的該上蓋層202的厚度薄，且硬度高，因此，所形成的該上蓋層202具有足夠大的硬度以保護該感應晶片201，而且該上蓋層202其表面與該感應晶片201之間距離減小，使該感應區211更易獲取使用者手指指紋資料。因此，所形成的封裝結構使該感應晶片201對於靈敏度的要求降低，令該封裝方法的使用範圍更廣泛。而且，該上蓋層的材料為該聚合物，形成該上蓋層的成本低，進而降低了製造該封裝結構的成本。 【00108】 雖然本發明披露如上，但本發明並非限定於此。任何本領域技術人員，在不脫離本發明的精神和範圍內，均可作各種更動與修改，因此本發明的保護範圍應當以權利要求所限定的範圍為准。
【00109】 100‧‧‧基板 101‧‧‧指紋識別晶片 102‧‧‧玻璃基板 103‧‧‧使用者手指 200‧‧‧基板 201‧‧‧感應晶片 202‧‧‧上蓋層 202a‧‧‧上蓋膜 203‧‧‧塑封層 204‧‧‧連接部 205‧‧‧第二連接端 206‧‧‧邊緣凹槽 207‧‧‧第一連接端 208‧‧‧導電線 209‧‧‧保護環 210‧‧‧第一表面 211‧‧‧感應區 212‧‧‧外圍區 220‧‧‧第二表面 230‧‧‧基板表面 301‧‧‧第一黏結層 303‧‧‧導電層 304‧‧‧導電插塞 305‧‧‧焊料層 400‧‧‧外殼
圖1 係現有技術的一種指紋識別器件的剖面結構示意圖。 圖2 係本發明一較佳實施例的封裝結構之剖面結構示意圖。 圖3 係本發明又一較佳實施例的封裝結構之剖面結構示意圖。 圖4 係本發明又一較佳實施例的封裝結構之剖面結構示意圖。 圖5 係本發明又一較佳實施例的封裝結構之剖面結構示意圖。 圖6 係本發明又一較佳實施例的封裝結構之剖面結構示意圖。 圖7至圖12 係本發明一較佳實施例的封裝方法的剖面結構示意圖。
200‧‧‧基板
201‧‧‧感應晶片
202‧‧‧上蓋層
203‧‧‧塑封層
204‧‧‧連接部
205‧‧‧第二連接端
206‧‧‧邊緣凹槽
207‧‧‧第一連接端
208‧‧‧導電線
209‧‧‧保護環
210‧‧‧第一表面
211‧‧‧感應區
212‧‧‧外圍區
220‧‧‧第二表面
230‧‧‧基板表面
301‧‧‧第一黏結層

Claims (19)

  1. 一種指紋識別晶片之封裝結構，包含：一基板，具有一基板表面；耦合於該基板表面之一感應晶片，該感應晶片具有一第一表面及與該第一表面相對之一第二表面，該感應晶片之該第一表面具有一感應區，該感應晶片之該第二表面位於該基板表面；至少位於該感應晶片之該感應區其表面之一上蓋層，該上蓋層的材料為聚合物，且該聚合物的材料為一光敏材料；以及位於該基板和該感應晶片上之一塑封層，該塑封層暴露出該上蓋層。
  2. 如請求項1所述之指紋識別晶片封裝結構，其中該上蓋層的厚度為20微米~100微米；該上蓋層的莫氏硬度大於或等於8H；該上蓋層的介電常數大於或等於7。
  3. 如請求項1所述之指紋識別晶片封裝結構，其中該上蓋層內具有一光敏顆粒，該光敏顆粒的尺寸小於6微米。
  4. 如請求項1所述之指紋識別晶片封裝結構，其中該感應晶片之該第一表面更包含了包圍該感應區之一外圍區。
  5. 如請求項4所述之指紋識別晶片封裝結構，其中該感應晶片更包含了位於該外圍區內之一邊緣凹槽，該感應晶片其側壁暴露出該邊緣凹槽；位於該感應晶片之該外圍區之一晶片電路，該晶片電路位於該感應晶片之該外圍區其表面、該邊緣凹槽其側壁及其底部之表面，且位於該邊緣凹槽之底部之該部分晶片電路具有一第一連接端。
  6. 如請求項5所述之指紋識別晶片封裝結構，該邊緣凹槽可為包圍該感應區之一連續凹槽；或者，該邊緣凹槽可為包圍該感應區之一若干分立凹槽。
  7. 如請求項5所述之指紋識別晶片封裝結構其中該感應晶片耦合於基板表面，該基板表面具有一第二連接端。
  8. 如請求項7所述之指紋識別晶片封裝結構，其中更包含了一導電線，該導電線其兩端分別與該第一連接端與該第二連接端連接。
  9. 如請求項7所述之指紋識別晶片封裝結構其中更包含了位於該感應晶片其側壁表面、該基板表面及該邊緣凹槽內之一導電層，該導電層其兩端分別與該第一連接端和該第二連接端連接。
  10. 如請求項8或9其中一項所述之指紋識別晶片封裝結構，其中更包含了位於該感應晶片和該基板之間之一第一黏結層。
  11. 如請求項7所述之指紋識別晶片封裝結構，其中該感應晶片更包含了貫穿該感應晶片之一導電插塞，該感應晶片之該第二表面暴露出該導電插塞，該導電插塞的一端與該第一連接端連接；位於該感應晶片之該第二表面暴露出的該導電插塞其頂部之一焊料層，該焊料層焊接於該第二連接端其表面。
  12. 如請求項1所述之指紋識別晶片封裝結構，其中更包含了位於該基板表面之一保護環，該保護環包圍該感應晶片、該上蓋層及該塑封層。
  13. 如請求項12所述之指紋識別晶片封裝結構，其中該保護環的材料為金屬；該保護環透過該基板接地。
  14. 如請求項12所述之指紋識別晶片封裝結構，其中更包含了包圍該塑封層、該感應晶片及該保護環之一外殼，該外殼暴露出該上蓋層，該上蓋層的顏色與該外殼的顏色一致。
  15. 如請求項1所述之指紋識別晶片封裝結構，其中更包含了包圍該塑封層及該感應晶片之一外殼，該外殼暴露出該上蓋層，該上蓋層的顏色與該外殼的顏色一致。
  16. 如請求項1所述之指紋識別晶片封裝結構，其中該基板可為一硬性基板或一軟性基板；該基板的一端具有一連接部，該連接部用於使該感應晶片與一外部電路電連接。
  17. 一種如請求項1~16項其中一項所述該指紋識別晶片之封裝結構其封裝方法，包含：提供一基板，具有一基板表面；在該基板表面耦合一感應晶片，該感應晶片具有一第一表面及與該第一表面相對之一第二表面，該感應晶片之該第一表面具有一感應區，該感應晶片之該第二表面位於該基板表面；至少在該應晶片之該感應區其表面形成一上蓋層，該上蓋層的材料為一聚合物，且該聚合物的材料為一光敏材料；以及在該基板和該感應晶片上之一塑封層，該塑封層暴露出該上蓋層。
  18. 如請求項17所述之指紋識別晶片之封裝結構其封裝方法，該上蓋層的形成方法包含了在該基板表面和該感應晶片其表面塗布一上蓋膜；對該上蓋膜進行曝光顯影，去除該基板表面及感應晶片其表面之該感應區以外之該上蓋膜，在該感應區表面形成該上蓋層。
  19. 如請求項18所述之指紋識別晶片之封裝結構其封裝方法，其中塗布該上蓋膜之塗布工藝為旋塗工藝或噴塗工藝。
TW104120855A 2014-07-01 2015-06-26 指紋識別晶片封裝結構和封裝方法 TWI569384B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410309750.7A CN104051366B (zh) 2014-07-01 2014-07-01 指纹识别芯片封装结构和封装方法

Publications (2)

Publication Number Publication Date
TW201603207A TW201603207A (zh) 2016-01-16
TWI569384B true TWI569384B (zh) 2017-02-01

Family

ID=51504030

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104120855A TWI569384B (zh) 2014-07-01 2015-06-26 指紋識別晶片封裝結構和封裝方法

Country Status (5)

Country Link
US (1) US10133907B2 (zh)
KR (1) KR101881040B1 (zh)
CN (1) CN104051366B (zh)
TW (1) TWI569384B (zh)
WO (1) WO2016000596A1 (zh)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104051366B (zh) * 2014-07-01 2017-06-20 苏州晶方半导体科技股份有限公司 指纹识别芯片封装结构和封装方法
CN104201115A (zh) * 2014-09-12 2014-12-10 苏州晶方半导体科技股份有限公司 晶圆级指纹识别芯片封装结构及封装方法
CN104201116B (zh) * 2014-09-12 2018-04-20 苏州晶方半导体科技股份有限公司 指纹识别芯片封装方法和封装结构
CN104615981B (zh) * 2015-01-27 2018-05-22 华进半导体封装先导技术研发中心有限公司 一种指纹识别模组结构及其制作方法
CN104615980B (zh) * 2015-01-27 2018-11-23 华进半导体封装先导技术研发中心有限公司 一种指纹识别装置及其制作方法
KR102097179B1 (ko) * 2015-04-07 2020-04-03 앰코테크놀로지코리아(주) 지문센서 패키지 및 그 제조 방법
CN104779223A (zh) * 2015-04-10 2015-07-15 华进半导体封装先导技术研发中心有限公司 具有单边沟槽的指纹识别芯片封装结构与制作方法
CN104866812A (zh) * 2015-04-17 2015-08-26 麦克思股份有限公司 指纹识别装置及具有指纹识别装置的触控显示装置
TWI584438B (zh) * 2015-04-17 2017-05-21 瑞鼎科技股份有限公司 多功能積體電路之封裝結構及封裝方法
CN104966707A (zh) * 2015-04-30 2015-10-07 深圳莱宝高科技股份有限公司 指纹采集封装结构及其封装方法
US10885294B2 (en) 2015-05-14 2021-01-05 Motorola Mobility Llc Finger print sensor with passive proximity detection for power savings in an electronic device
CN104851853A (zh) * 2015-05-19 2015-08-19 苏州晶方半导体科技股份有限公司 指纹识别芯片的封装结构及封装方法
CN104851813A (zh) * 2015-05-19 2015-08-19 苏州晶方半导体科技股份有限公司 指纹识别芯片的封装结构及封装方法
CN104850840A (zh) * 2015-05-19 2015-08-19 苏州晶方半导体科技股份有限公司 芯片封装方法和芯片封装结构
CN106356348A (zh) * 2015-07-24 2017-01-25 晨星半导体股份有限公司 电容式传感器结构、具电容式传感器的电路板结构以及电容式传感器的封装结构
WO2017035765A1 (en) * 2015-09-01 2017-03-09 Shanghai Oxi Technology Co., Ltd Fingerprint imaging device structure and method for packaging the same
US10672937B2 (en) 2015-09-02 2020-06-02 Pixart Imaging Inc. Optical sensor module and sensor chip thereof
CN106531749A (zh) * 2015-09-14 2017-03-22 原相科技股份有限公司 感测芯片封装结构及其制造方法
US10152146B2 (en) * 2015-09-16 2018-12-11 Microsoft Technology Licensing, Llc Cosmetically hidden electrostatic discharge protection structures
US10402616B2 (en) * 2015-10-21 2019-09-03 Motorola Mobility Llc Fingerprint sensor with proximity detection, and corresponding devices, systems, and methods
US10248826B2 (en) 2015-10-21 2019-04-02 Motorola Mobility Llc Fingerprint sensor with proximity detection, and corresponding devices, systems, and methods
WO2017206035A1 (zh) * 2016-05-30 2017-12-07 深圳信炜科技有限公司 生物传感模块、生物传感芯片及电子设备
WO2017206034A1 (zh) 2016-05-30 2017-12-07 深圳信炜科技有限公司 生物传感芯片及电子设备
US10536568B2 (en) 2016-07-01 2020-01-14 Huawei Technologies Co., Ltd. Waterproof fingerprint recognition module and electronic device
CN106409784A (zh) * 2016-08-23 2017-02-15 南通富士通微电子股份有限公司 一种指纹识别模块及其制作方法
TWI631632B (zh) * 2016-08-31 2018-08-01 矽品精密工業股份有限公司 封裝結構及其製法
EP3418941B1 (en) 2016-11-07 2021-08-18 Shenzhen Goodix Technology Co., Ltd. Fingerprint recognition module and fingerprint recognition chip packaging structure
CN107636687B (zh) 2017-01-19 2021-09-07 深圳市汇顶科技股份有限公司 一种指纹识别装置
CN106897712B (zh) * 2017-03-13 2020-01-14 Oppo广东移动通信有限公司 指纹模组、显示屏和移动终端
KR101910518B1 (ko) 2017-04-11 2018-10-22 삼성전자주식회사 생체 센서 및 생체 센서를 포함하는 장치
KR20190083015A (ko) 2018-01-02 2019-07-11 삼성디스플레이 주식회사 지문 센서, 지문 센서를 구비하는 터치 센서 및 터치 센서를 구비하는 표시 장치
CN108596164A (zh) * 2018-07-18 2018-09-28 昆山丘钛微电子科技有限公司 指纹模组及电子设备
CN109152196A (zh) * 2018-07-25 2019-01-04 江苏凯尔生物识别科技有限公司 一种指纹识别模组安装方法及指纹识别模组
CN110770746B (zh) * 2019-05-29 2021-06-11 深圳市汇顶科技股份有限公司 指纹识别装置和电子设备
EP3889828B1 (en) * 2019-10-21 2023-01-18 Shenzhen Goodix Technology Co., Ltd. Fingerprint recognition apparatus and electronic device
CN111524813B (zh) * 2020-05-06 2021-12-17 江苏永鼎股份有限公司 一种生物识别封装结构及其形成方法
TWI730812B (zh) * 2020-06-15 2021-06-11 義隆電子股份有限公司 用於智慧卡之指紋感測晶片模組及其封裝方法
CN113065390A (zh) * 2021-02-03 2021-07-02 深圳阜时科技有限公司 一种窄条状指纹芯片、侧边式指纹芯片模组及电子设备
CN112985471B (zh) * 2021-04-30 2021-11-02 深圳市汇顶科技股份有限公司 一种电容传感器及其制作方法
CN113611217A (zh) * 2021-08-11 2021-11-05 昆山国显光电有限公司 显示面板和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1164076A (zh) * 1996-01-26 1997-11-05 哈里公司 安全性高的指纹感测盒及有关方法
CN101197382A (zh) * 2006-12-06 2008-06-11 台湾沛晶股份有限公司 薄型影像芯片封装结构
TW201140779A (en) * 2010-05-11 2011-11-16 Xintec Inc Chip package and method for forming the same
TW201421021A (zh) * 2012-11-21 2014-06-01 Bruce Zheng-San Chou 生物感測器模組、組件、製造方法及使用其之電子設備

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4024335B2 (ja) 1996-01-26 2007-12-19 ハリス コーポレイション 集積回路のダイを露出させる開口部を有する集積回路装置とその製造方法
US6677110B2 (en) * 2001-03-30 2004-01-13 Fuji Photo Film Co., Ltd. Dye-forming coupler, silver halide photographic light-sensitive material, and azomethine dye compound
JP4702586B2 (ja) * 2001-09-10 2011-06-15 日本電気株式会社 指紋センサ及び指紋センサ実装構造並びに該指紋センサを備えた指紋検出器
JP4438265B2 (ja) * 2001-09-28 2010-03-24 日本電気株式会社 画像入力装置及びそれを内蔵した電子機器
CN100435342C (zh) 2005-04-15 2008-11-19 业程科技股份有限公司 接触式影像截取结构
JP4258532B2 (ja) * 2006-06-30 2009-04-30 カシオ計算機株式会社 薄膜デバイス基板とその製造方法
US7781852B1 (en) * 2006-12-05 2010-08-24 Amkor Technology, Inc. Membrane die attach circuit element package and method therefor
KR100886706B1 (ko) 2006-12-29 2009-03-04 주식회사 하이닉스반도체 적층 패키지 및 그의 제조 방법
US7705613B2 (en) * 2007-01-03 2010-04-27 Abhay Misra Sensitivity capacitive sensor
TWI384602B (zh) * 2008-06-13 2013-02-01 Unimicron Technology Corp 嵌埋有感光半導體晶片之封裝基板及其製法
JP5337646B2 (ja) 2009-09-17 2013-11-06 京セラクリスタルデバイス株式会社 圧電デバイスの製造方法
NO20093601A1 (no) * 2009-12-29 2011-06-30 Idex Asa Overflatesensor
KR101503183B1 (ko) 2010-06-18 2015-03-16 오쎈테크, 인코포레이티드 감지 영역 위에 캡슐화 층을 포함하는 핑거 센서 및 관련 방법
US20120092279A1 (en) * 2010-10-18 2012-04-19 Qualcomm Mems Technologies, Inc. Touch sensor with force-actuated switched capacitor
CN103793689B (zh) * 2014-01-27 2017-06-06 南昌欧菲光科技有限公司 指纹识别传感器封装结构、电子设备及指纹识别传感器的制备方法
CN103886299B (zh) * 2014-03-27 2019-04-05 成都费恩格尔微电子技术有限公司 一种电容式指纹传感器的封装结构
CN104051366B (zh) 2014-07-01 2017-06-20 苏州晶方半导体科技股份有限公司 指纹识别芯片封装结构和封装方法
CN204029788U (zh) * 2014-07-01 2014-12-17 苏州晶方半导体科技股份有限公司 指纹识别芯片封装结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1164076A (zh) * 1996-01-26 1997-11-05 哈里公司 安全性高的指纹感测盒及有关方法
CN101197382A (zh) * 2006-12-06 2008-06-11 台湾沛晶股份有限公司 薄型影像芯片封装结构
TW201140779A (en) * 2010-05-11 2011-11-16 Xintec Inc Chip package and method for forming the same
TW201421021A (zh) * 2012-11-21 2014-06-01 Bruce Zheng-San Chou 生物感測器模組、組件、製造方法及使用其之電子設備

Also Published As

Publication number Publication date
US10133907B2 (en) 2018-11-20
US20170140195A1 (en) 2017-05-18
CN104051366A (zh) 2014-09-17
CN104051366B (zh) 2017-06-20
KR101881040B1 (ko) 2018-08-16
TW201603207A (zh) 2016-01-16
WO2016000596A1 (zh) 2016-01-07
KR20170026537A (ko) 2017-03-08

Similar Documents

Publication Publication Date Title
TWI569384B (zh) 指紋識別晶片封裝結構和封裝方法
TWI567881B (zh) Fingerprint identification chip package structure and packaging method
TWI626598B (zh) Fingerprint identification chip packaging structure and packaging method
TWI672749B (zh) 指紋識別晶片之封裝結構及封裝方法
TWI574360B (zh) 指紋識別晶片封裝結構和封裝方法
TWI575668B (zh) Chip package structure and wafer packaging method
US20180108585A1 (en) Chip packaging structure and packaging method
TWI570819B (zh) Fingerprint identification chip packaging structure and packaging method
CN204029788U (zh) 指纹识别芯片封装结构
CN204029787U (zh) 指纹识别芯片封装结构
CN204029789U (zh) 指纹识别芯片封装结构
CN204179070U (zh) 指纹识别芯片封装结构