KR101974011B1 - 칩 패키징 방법 및 패키지 구조 - Google Patents

칩 패키징 방법 및 패키지 구조 Download PDF

Info

Publication number
KR101974011B1
KR101974011B1 KR1020177009731A KR20177009731A KR101974011B1 KR 101974011 B1 KR101974011 B1 KR 101974011B1 KR 1020177009731 A KR1020177009731 A KR 1020177009731A KR 20177009731 A KR20177009731 A KR 20177009731A KR 101974011 B1 KR101974011 B1 KR 101974011B1
Authority
KR
South Korea
Prior art keywords
layer
substrate
sensing chip
cover layer
chip
Prior art date
Application number
KR1020177009731A
Other languages
English (en)
Other versions
KR20170051515A (ko
Inventor
제지 왕
치옹 유
웨이 왕
Original Assignee
차이나 와퍼 레벨 씨에스피 씨오., 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 차이나 와퍼 레벨 씨에스피 씨오., 엘티디. filed Critical 차이나 와퍼 레벨 씨에스피 씨오., 엘티디.
Publication of KR20170051515A publication Critical patent/KR20170051515A/ko
Application granted granted Critical
Publication of KR101974011B1 publication Critical patent/KR101974011B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1306—Sensors therefor non-optical, e.g. ultrasonic or capacitive sensing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/24246—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45184—Tungsten (W) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
  • Image Input (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

본 발명의 실시 예에 따른 칩 패키징 방법 및 칩 패키지 구조 중에서 칩 패키지 구조는 기판(200)과, 상기 기판에 결합된 센싱 칩(201)과, 상기 기판(200) 위에 위치하는 플라스틱 패키지 층(202)과, 상기 플라스틱 패키지 층(202) 및 상기 센싱 칩(201)의 제1 표면 (210) 위에 위치하는 커버층(203); 상기 센싱 칩(201)은 상기 제1 표면(210)과 상기 제1 표면(210)의 맞은편에 위치하는 제 2 표면(220)을 포함하고, 상기 제1 표면(210) 위에 위치한 센싱 영역(211)을 더 포함하고; 상기 센싱 칩(201)의 제2 표면 (220)은 상기 기판(200)을 향해 마주보며; 플라스틱 패키지 층(202)은 센싱 칩 (201)을 둘러싸고, 플라스틱 패키지 층(202)의 표면은 센싱 칩(201)의 제1 표면 (210)과 동일 평면에 위치하는 것을 특징으로 할 수 있다.

Description

칩 패키징 방법 및 패키지 구조{CHIP PACKAGING METHOD AND PACKAGE STRUCTURE}
본 발명은 반도체 제조의 기술 분야에 관한 것으로, 특히 칩 패키징 방법 및 패키지 구조에 관한 것이다.
현대 사회의 진보에 따라, 개인 신원 확인 및 개인 정보 보안의 중요성이 점차 주목받고 있다.
지문 인식 기술은 인간의 지문 고유성과 불변성으로 인해 높은 보안성과 신뢰성을 가지며 사용이 간편하고 편리하며 다양한 개인 정보 보안 보호 분야에 널리 응용되고 있다.
과학과 기술이 지속적으로 발전함에 따라 다양한 전자 제품의 정보 보안은 항상 기술 개발의 초점 중 하나이다.
특히, 휴대 전화, 랩톱 컴퓨터, 태블릿 컴퓨터 및 디지털 카메라와 같은 이동 단말기의 경우, 정보 보안에 대한 요구가보다 시급하다.
지문 인식 장치는 용량 (전기장) 방식 또는 유도 방식으로 감지 할 수있다.
지문 인식 장치는 사용자의 지문을 추출하고, 출력하는 전기 신호로 사용자의 지문을 변환하여 사용자의 지문 정보를 취득한다.
특히, 도 1을 참조하면 지문 인식 장치는 기판 (100)과, 기판 (100)의 표면에 결합된 지문 인식 칩 (101)과, 지문 인식 칩 (101)의 표면을 덮는 유리 기판 (102)을 포함한다.
용량 지문 인식 칩을 예로 들 수 있다. 지문 인식 칩 (101)은 하나 이상의 평행판 축전지(capacitor plates)를 포함한다. 사용자의 손가락의 표피(epidermis) 또는 피하층(subcutaneous layer)은 돌출부(ridges) 및 함몰부(depressed valleys)를 포함하고, 사용자의 손가락(103)이 유리 기판(102)의 표면에 접촉할 때 지문 인식칩(101)과 돌출부 사이의 거리와 지문 인식 칩(101)과 함몰부 사이의 거리가 다르다. 그러므로, 사용자의 손가락 (103)의 돌출부와 평행판 축전지 사이의 정전용량(capacitance values)은 사용자의 손가락 (103)의 함몰부와 평행판 축전지 사이의 정전용량과 다르다. 지문 인식 칩(101)은 서로 다른 정전용량을 획득하고 정전용량에 대응하는 전기 신호로 변환하여 전기 신호를 출력할 수 있다. 지문 인식 장치는 수신된 전기 신호를 수집한 후에 사용자의 지문 정보를 획득 할 수 있다.
실제로, 종래의 지문 인식 장치는 지문 인식 장치의 제조 및 적용을 제한하는 지문 인식 칩의 감도에 대한 높은 요구를 갖고 있었다.
본 출원은 2014년 9월 12일 중화 인민 공화국 국가 지적 재산권국에 출원된 "지문 인식 칩 패키징 방법 및 지문 인식 칩 패키징 구조"라는 명칭의 중국 특허 출원 제201410465882.9호의 우선권을 주장하며, 상기 특허는 그 전체가 본원 발명에 인용되어있다.
본 발명의 목적은 지문 인식 칩의 패키징 방법을 단순화하고, 패키징 방법에 의해 형성된 지문 인식 칩의 패키지 구조를 단순화함으로써 센싱 칩의 감도에 대한 요구를 줄여 널리 사용될 수 있는 패키징 방법 및 패키지 구조를 제공하는 것에 있다.
본 발명의 실시 예에 따르면 칩 패키징 방법은 기판을 제공하는 단계; 센싱 칩은 상기 기판에 연결되고, 상기 센싱칩은 제1 표면 및 상기 제1 표면의 맞은편에 위치하는 제2 표면을 포함하며, 상기 센싱칩은 제1 표면 위에 센싱 영역을 더 포함하고, 상기 센싱 칩의 제2 표면은 기판을 향하는 단계; 플라스틱 패키징 층은 상기 기판위에 위치하고, 상기 플라스틱 패키징 층은 상기 센싱 칩을 감싸며, 상기 플라스틱 패키징 층의 표면은 상기 센싱 칩의 제1 표면과 동일 평면상에 위치하는 단계; 및 커버 층은 상기 플라스틱 패키징 층 및 상기 센싱 칩의 제1 표면 위에 위치하는 단계를 포함할 수 있다.
본 발명의 일 실시 예에 따르면 커버층의 두께는 100미크론(microns)보다 작거나 같을 수 있다.
본 발명의 일 실시 예에 따르면 상기 커버층의 두께는 20~100미크론이고, 상기 커버층의 모스 경도는 8H보다 크거나 같으며, 상기 커버층의 유전율은 7보다 크거나 같을 수 있다.
본 발명의 일 실시 예에 따르면 상기 커버층은 적어도 하나의 무기 나노미터 물질 또는 폴리머 물질로 만들어 질 수 있다.
본 발명의 일 실시 예에 따르면 커버층이 스크린 인쇄 공정, 스핀 코팅 공정 또는 스프레이 코팅 공정에 의하여 형성될 수 있다.
본 발명의 일 실시 예에 따르면 폴리머 물질은 적어도 하나의 에폭시 수지, 폴리아미드 수지, 벤조사이클로부텐인 수지, 폴리벤즈옥사졸 수지, 폴리부틸렌테레프탈레이드, 폴리카보네이트, 폴리에틸렌 테레프타레이트, 폴리에틸렌, 폴리프로필렌, 폴리올레핀, 폴리우레탄, 폴리올레핀, 폴리에테르술폰, 폴리아미드, 폴리우레탄, 에틸렌비닐아세테이트 혼성 중합체 및 폴리 비닐 알콜을 포함할 수 있다.
본 발명의 일 실시 예에 따르면 상기 무기 나노미터 물질은 적어도 하나의 알루미늄 산화물 및 코발트 산화물을 포함할 수 있다.
본 발명의 일 실시 예에 따르면 상기 커버층은 화학 증착 공정(chemical vapor deposition process), 물리 증착 공정(physical vapor deposition process), 원자층 증착 공정(atomic layer deposition process), 스크린 인쇄 공정(screen printing process), 스핀 코팅 공정(spin coating process) 또는 스프레이 코팅 공정(spray coating process)에 의하여 형성할 수 있다.
본 발명의 일 실시 예에 따르면 상기 커버층의 색상은 검정색 또는/및 흰색이 포함될 수 있다.
본 발명의 일 실시 예에 따르면 상기 플라스틱 패키징 층은 폴리머로 구성될 수 있다.
본 발명의 일 실시 예에 따르면 상기 플라스틱 패키징 층이 전사 주입 공정(transfer injecting process), 스크린 인쇄 공정, 스핀 코팅 공정 또는 스프레이 코팅 공정에 의하여 형성될 수 있다.
본 발명의 일 실시 예에 따르면 상기 센싱 칩은 상기 제1 표면 위에 위치하며 및 상기 센싱 영역 주위를 둘러싸고 있는 주위영역을 더 포함할 수 있다.
본 발명의 일 실시 예에 따르면 상기 센싱 칩은 상기 제1 표면 위에 위치하며 센싱 영역을 둘러싸는 주위 영역을 더 포함하고; 상기 플라스틱 패키징 층이 형성되기 전에 상기 센싱 칩의 주위 영역 내에 상기 센싱 칩의 측면으로 부터 노출되는 엣지 홈을 형성하는 단계; 및 상기 주위 영역의 표면 및 상기 엣지 홈의 측벽과 바닥 면의 위에 칩 회로를 형성하는 단계를 더 포함할 수 있다.
본 발명의 일 실시 예에 따르면 엣지 홈은 연속적인 홈 또는 센싱 영역을 둘러싸고 있는 다수의 분리된 홈을 포함할 수 있다.
본 발명의 일 실시 예에 따르면 상기 플라스틱 패키징 층은 상기 엣지 홈 내부에 형성되며, 상기 센싱 칩의 센싱 영역의 표면과 동일 평면 상에 위치할 수 있다.
본 발명의 일 실시 예에 따르면 지문 인식 칩의 패기징 방법으로 상기 엣지 홈의 바닥 면에 제1 패드를 형성할 수 있다. 상기 칩 회로는 상기 제1 패드에 전기적으로 연결되는 단계를 더 포함할 수 있다.
본 발명의 일 실시 예에 따르면 상기 기판은 제1 표면을 포함할 수 있다. 상기 센싱 칩은 상기 기판의 제1 표면과 연결될 수 있다. 그리고 상기 기판의 제1 표면에는 제2 패드가 제공될 수 있다.
본 발명의 일 실시 예에 따르면 지문 인식 칩의 패키징 방법에는 상기 플라스틱 패키징 층을 형성하기 전에 도전성 와이어를 형성하는 단계가 더 포함될 수 있다. 상기 도전층 와이어의 양 끝단은 제1 패드와 제2 패드에 각각 연결될 수 있다.
본 발명의 일 실시 예에 따르면 상기 기판의 제1 측면과의 거리가 최대인 상기 도전성 와이어 위의 한점을 정점으로 하고, 상기 정점은 플라스틱 패키징 층의 표면 을 수 있다.
본 발명의 일 실시 예에 따르면 지문 인식 칩의 패키징 방법에 상기 센싱 칩의 측벽의 표면 위, 상기 기판의 제1 측면 위, 및 상기 엣지 홈의 내부에 도전층을 형성하는 단계를 더 포함할 수 있다. 상기 도전층의 양 끝단에 제1 패드와 제2 패드가 각각 연결될 수 있다.
본 발명의 일 실시 예에 따르면 지문 인식 칩의 패키징 방법에 상기 센싱 칩이 상기 기판에 연결되기 전에, 상기 기판의 제1 측면 위에 제1 접착층 또는 상기 센싱칩에 제2 측면을 형성하는 단계; 및 상기 제1 접착층을 통해 상기 센싱 칩을 상기 기판의 제1 측면에 고정하는 단계를 더 포함할 수 있다.
본 발명의 일 실시 예에 따르면 지문 인식 칩의 패키징 방법에 상기 플라스틱 패키징 층 위에 제2 접착층과 상기 센싱 칩의 제1 표면을 형성하는 단계; 및 상기 제2 접착층 위에 커버 층을 형성하는 단계를 더 포함할 수 있다.
본 발명의 일 실시 예에 따르면 상기 커버층은 유리 기판을 포함하고, 상기 유리 기판은 6~10의 유전율 및 100~ 300미크론의 두께를 가지거나; 또는 상기 커버층은 세라믹 기판을 포함하고, 상기 세라믹 기판은 20~100의 유전율 및 100~ 200미크론의 두께를 가질수 있다.
본 발명의 일 실시 예에 따르면 상기 제2 접착층의 색상은 검정색 또는/및 흰색을 포함할 수 있다.
본 발명의 일 실시 예에 따르면 제2 접착층의 포면은 색상층으로 형성될 수 있다. 상기 커버층은 상기 색상층의 포면에 형성될 수 있다. 상기 색상층의 색상은 검정색 또는/및 흰색일 수 있다.
본 발명의 일 실시 예에 따르면 지문 인식 칩의 패키징 방법은 기판 위에 보호링을 포함하는 단계를 더 포함할 수 있다. 상기 보호링은 상기 센싱칩, 플라스틱 패키징 층 및 커버층을 둘러싸며, 상기 센싱 영역 위의 커버층의 일부분은 보호링으로 부터 노출될 수 있다.
본 발명의 일 실시 예에 따르면 지문 인식 칩의 패키징 방법은 상기 플라스틱 패키징 층, 센싱 칩 및 커버층, 그리고 보호링을 둘러싸는 하우징을 형성하는 단계를 더 포함할 수 있다. 상기 센싱 영역 위 커버층의 일부분은 상기 하우징으로부터 노출될 수 있다.
본 발명의 일 실시 예에 따르면 지문 인식 칩의 패키징 방법은 상기 플라스틱 패키징 층, 센싱 칩 및 커버층을 둘러 싸는 하우징을 형성하는 단계를 더 포함할 수 잇다. 상기 센싱 영역 위 커버층의 일부분은 상기 하우징으로부터 노출될 수 있다.
본 발명의 일 실시 예에 따르면 연결부는 상기 기판의 하나의 끝단에 형성될 수 있고, 상기 연결부는 센싱 칩을 외부 회로와 전기적으로 연결되게 할 수 있다.
본 발명의 일 실시 예에 다르면 칩 패키지 구조는 기판; 센싱 칩은 상기 기판에 연결되고, 상기 센싱칩은 제1 표면 및 상기 제1 표면의 맞은편에 위치하는 제2 표면을 포함하며, 상기 센싱칩은 제1 표면 위에 센싱 영역을 더 포함하고, 상기 센싱 칩의 제2 표면은 기판을 향하고; 플라스틱 패키징 층은 상기 기판위에 위치하고, 상기 플라스틱 패키징 층은 상기 센싱 칩을 감싸며, 상기 플라스틱 패키징 층의 표면은 상기 센싱 칩의 제1 표면과 동일 평면상에 위치하고; 및 상기 플라스틱 패키징 층 및 상기 센싱 칩의 제1 표면 위에 위치하는 커버 층을 포함할 수 있다. 상기 제1 표면 위에 위치하며 및 상기 센싱 영역 주위를 둘러싸고 있는 주위영역을 더 포함할 수 있다.
본 발명의 일 실시 예에 따르면 상기 센싱 칩은 주위영역 내에 위치한 엣지 홈, 상기 주위영역의 표면에 위치한 칩 회로, 상기 엣지 홈의 측벽 및 바닥면을 더 포함할 수 있다.
본 발명의 일 실시 예에 따르면 엣지 홈은 연속된 홈 또는 센싱 영역을 둘러싸고 있는 복수의 개별적인 홈을 포함할 수 있다.
본 발명의 일 실시 예에 따르면 상기 플라스틱 패키징 층은 엣지 홈의 내부에 위치할 수 있으며, 상기 센싱 칩의 센싱 지역의 표면과 동일평면 상에 위치할 수 있다.
본 발명의 일 실시 예에 따르면 지문 인식 칩의 패키지 구조는 상기 엣지 홈의 바닥면에 위치한 제1 패드를 더 포함할 수 있다. 상기 칩 회로는 제1 패드와 연결될 수 있다.
본 발명의 일 실시 예에 따르면 상기 기판은 제1 측면을 포함할 수 있다. 상기 센싱 칩은 상기 기판의 제1 측면과 연결될 수 있고, 상기 기판의 제1 측면에는 제2 패드가 제공될 수 있다.
본 발명의 일 실시 예에 따르면 지문 인식 칩의 패키지 구조는 도전성 와이어를 더 포함할 수 있다. 도전성 와이어의 양 끝단은 제1 패드와 제2 패드가 각각 연결될 수 있다.
본 발명의 일 실시 예에 따르면 기판의 제1 측면과의 거리가 최대인 상기 도전성 와이어 위의 한점을 정점으로 하고, 상기 정점은 플라스틱 패키징 층의 표면보다 낮을 수 있다.
본 발명의 일 실시 예에 따르면 지문 인식 칩의 패키지 구조는 기판의 제1 측면 위의, 상기 센싱 칩의 측벽의 표면에 위치한 도전층을 더 포함하고, 상기 도전층의 양 끝단은 제1 패드 및 제2 패드와 전기적으로 연결될 수 있다.
본 발명의 일 실시 예에 따르면 지문 인식 칩의 패키지 구조는 상기 기판과 센싱 칩 사이에 위치한 제1 접착층을 더 포함할 수 있다.
본 발명의 일 실시 예에 따르면 상기 커버층의 두께는 20~100미크론이고, 상기 커버층의 모스 경도는 8H보다 크거나 같으며, 상기 커버층의 유전율은 7보다 크거나 같을 수 있다. 상기 커버층은 적어도 하나의 무기 나노미터 물질 또는 폴리머 물질로 만들어 질 수 있다. 상기 폴리머 물질은 적어도 하나의 에폭시 수지, 폴리아미드 수지, 벤조사이클로부텐인 수지, 폴리벤즈옥사졸 수지, 폴리부틸렌테레프탈레이드, 폴리카보네이트, 폴리에틸렌 테레프타레이트, 폴리에틸렌, 폴리프로필렌, 폴리올레핀, 폴리우레탄, 폴리올레핀, 폴리에테르술폰, 폴리아미드, 폴리우레탄, 에틸렌비닐아세테이트 혼성 중합체 및 폴리 비닐 알콜을 포함할 수 있다. 상기 무기 나노미터 물질은 적어도 하나의 알루미늄 산화물 및 코발트 산화물을 포함할 수 있다. 상기 커버층의 색상은 검정색 또는/및 흰색을 포함할 수 있다.
본 발명의 일 실시 예에 따르면 제2 접착층은 상기 플라스틱 패키징 층 및 상기 커버층 사이 및 상기 센싱 칩의 제1 표면과 커버층의 사이에 위치할 수 있다.
본 발명의 일 실시 예에 따르면 상기 커버층은 유리 기판을 포함하고, 상기 유리 기판은 6~10의 유전율 및 100~ 300미크론의 두께를 가지거나; 또는 상기 커버층은 세라믹 기판을 포함하고, 상기 세라믹 기판은 20~100의 유전율 및 100~ 200미크론의 두께를 가질 수 있다.
본 발명의 일 실시 예에 따르면 제2 접착층의 색상은 검정색 또는/및 흰색이 포함될 수 있다.
본 발명의 일 실시 예에 따르면 색상층은 제2 접착층의 표면에 위치할 수 있다. 상기 커버층은 상기 색상층의 표면에 위치할 수 있다. 상기 색상층의 색상은 검정색 또는/및 흰색이 포함될 수 있다.
본 발명의 일 실시 예에 따르면 지문 인식 칩의 패키지 구조는 기판 위에 위치한 보호링을 포함할 수 있다. 상기 보호링은 상기 센싱칩, 플라스틱 패키징 층 및 커버층의 주위를 둘러쌀 수 있으며, 상기 센신 영역 위 커버층의 일부분은 보호링으로부터 노출될 수 있다.
본 발명의 일 실시 예에 따르면 지문 인식 칩의 패키지 구조는 상기 커버층과 보호링, 센싱 칩, 플라스틱 패키징 층을 둘러싸고 있는 하우징을 더 포함할 수 있다. 상기 센싱 영역 위 커버층의 일 부분은 상기 하우징으로부터 노출될 수 있다.
본 발명의 일 실시 예에 따르면 지문 인식 칩의 패키지 구조는 상기 커버층과 센싱 칩, 플라스틱 패키징 층을 둘러싸고 있는 하우징을 더 포함할 수 있다. 상기 센싱 영역 위 커버층의 일 부분은 상기 하우징으로부터 노출될 수 있다.
본 발명의 일 실시 예에 따르면 상기 기판의 한쪽 끝단에 연결부가 제공될 수 있고, 상기 연결부는 상기 센싱 칩을 외부 회로에 전기적으로 연결할 수 있다.
도 1은 지문 인식 장치의 단면도이다.
도 2 내지 도 6은 본 발명의 일 실시 예에 따른 지문 인식 칩의 패키지 구조의 형성을 도시 한 단면도들이다.
도 7 내지 도 11은 본 발명의 다른 실시 예에 따른 지문 인식 칩의 패키지 구조를 나타낸 단면도이다.
배경 기술에서 설명한 바와 같이, 종래의 지문 인식 장치는 지문 인식 칩의 감도에 대한 높은 요구를 가지므로, 지문 인식 장치의 제조 및 응용이 제한적이다.
연구를 통해 다음과 같은 사실이 발견되었다. 도 1을 참조하면 지문 인식 칩(101)의 표면은 유리 기판(102)으로 피복되어있다. 유리 기판 (102)은 지문 인식 칩 (101)을 보호하도록 구성된다. 사용자의 손가락(103)이 유리 기판(102)에 직접 접촉하기 때문에, 유리 기판(102)은 유리 기판(102)이 충분한 보호 성능을 갖도록 두껍다. 그러나 유리 기판(102)이 두껍기 때문에, 지문 인식 칩(101)은 사용자의 지문을 정확하게 추출하기 위해 높은 감도가 요구된다. 고감도의 지문 인식 칩은 제조가 어렵고 제조원가가 높기 때문에 지문 인식 칩의 제조 및 응용에 한계가 있다.
구체적으로, 살펴보면 정전 용량 방식 지문 인식 장치를 예를 들어 살펴볼 수 있다. 사용자 손가락(103)이 유리 기판(102)의 표면상에 놓여지면, 사용자 손가락(103)과 지문 인식 칩(101) 내의 커패시터 판(capacitor plate) 사이에 커패시터(capacitor)가 형성될 수 있다. 사용자 손가락(103) 및 커패시터 플레이트는 커패시터의 2개의 전극이며, 유리 기판(102)은 상기 커패시터의 2개의 전극 사이의 유전체일 수 있다. 그러나 유리 기판(102)이 두꺼우므로 사용자의 손가락(103)과 커패시터 판 사이의 정전 용량(capacitance)은 크다. 사용자 손가락(103)의 돌출부의 높이와 함몰부의 높이의 차가 작기 때문에, 돌출부와 캐패시터 판 사이의 정전 용량은 함몰부와 캐패시터 판 사이의 정전 용량과 약간 다를 수 있다. 이러한 정전 용량의 차이를 정확하게 검출하기 위하여 지문 인식 칩(101)은 고감도가 요구된다.
그래서, 본 발명에서는 지문 인식 칩의 패키징 방법 및 패키지 구조가 개시된다. 패키징 방법에 있어서 기판 상에 형성된 플라스틱 패키징 층의 표면은 센싱 칩(예를 들어, 지문 인식 칩)의 제 1 표면과 동일 평면일 수 있고, 플라스틱 패키징 층은 센싱 칩을 전기적으로 보호하고 센싱 칩을 외부 환경으로부터 전기적으로 절연 시킬 수 있다. 플라스틱 패키징 층의 표면이 상기 센싱 칩의 제1 표면과 동일 평면에 있기 때문에, 커버층은 추가적인 패터닝 공정(patterning process)없이도 플라스틱 패키징 층 및 상기 센싱 칩의 제1 표면 상에 직접 형성될 수 있다. 이러한 방법으로, 커버층을 형성하는 공정이 단순화되고, 커버층을 형성하는 과정에서 상기 센싱 칩의 센싱 영역에 대한 바람직하지 않은 손상이 회피될 수 있으므로, 이에 따라 상기 센싱 영역에 의해 얻어진 지문 데이터는 정확해질 수 있다. 또한 커버층은 종래의 유리 기판을 대체할 수 있으며, 센싱 칩을 보호하기 위해 사용자의 손가락에 직접 접촉될 수 있다. 또한, 커버층은 종래의 유리 기판보다 얇을 수 있으며, 커버층을 사용함으로써 센싱 칩의 제1 표면에서 커버층의 표면까지의 거리를 줄일 수 있어 센싱 칩이 사용자의 지문을 더 쉽게 감지할 수 있다. 따라서, 상기 패키지 구조는 센싱 칩의 감도에 대한 요구를 줄일 수 있으므로, 지문 인식 칩을 위해 상기 패키지 구조가 널리 사용될 수 있다.
본 발명의 목적, 특징 및 장점을 더 잘 설명하기 위해, 본 발명의 실시 예를 나타낸 도면과 관련하여 이하에서 상세하게 설명한다..
도 2 내지 도 6은 본 발명의 실시 예에 따른 지문 인식 칩의 패키지 구조의 형성을 도시 한 단면도들이다.
도 2를 참조한다. 기판 (200)이 제공된다.
기판(200)은 강성 기판(rigid substrate) 또는 연성 기판(flexible substrate)일 수 있으며, 센싱 칩(201)이 배치될 장치 또는 단말기에 맞게 조절될 수있다. 본 발명의 일 실시 예에 따르면 기판(200)은 강성 기판일 수 있다. 강성 기판은 PCB 기판, 유리 기판, 금속 기판, 반도체 기판 또는 폴리머 기판일 수 있다.
상기 실시 예에서, 기판(200)은 센싱 칩과 연결되는 제1 측면(230)을 포함할 수 있다. 기판(200)의 제1 측면(230)에는 배선층(wiring layer)(도시하지 않음) 및 제 2 패드(206)가 제공될 수 있다. 상기 배선층은 제2 패드(206)에 접속될 수 있고, 상기 제2 패드(206)는 센싱 칩의 표면 위 칩 회로에 접속되도록 구성될 수 있다.
본 발명의 일 실시 예에 따르면 연결부(204)는 기판(200)의 한쪽 끝단에 형성될 수 있다. 연결부(204)는 센싱 칩을 외부 회로에 전기적으로 연결하도록 구성될 수 있다.
연결부(204)는 도전성 물질로 이루어질 수 있다. 연결부(204)는 배선층과 전기적으로 접속되어 있기 때문에, 기판(200)의 제1 측면(230)의 배선층 또는 연결부(204)를 통해 외부 회로 또는 외부 기기와 전기적으로 접속할 수 있고, 이를 통해 전기적 신호의 전달을 수행할 수 있다.
도 3을 참조하면, 센싱 칩(201)은 기판(200) 위에 고정될 수 있다. 센싱 칩(201)은 제1 표면(210) 및 제1 표면(210)의 맞은 편에 위치하는 제2 표면(220)을 포함할 수 있다. 상기 센싱 칩(201)은 상기 제1 표면(210) 위에 위치한 센싱 영역(211)을 더 포함할 수 있으며, 상기 센싱 칩(201)의 제2 표면(220)은 상기 기판(200)을 마주할 수 있다.
본 발명의 일 실시 예에서는 제1 접착층(208)은 상기 센싱 칩(201)의 제2 표면(220)과 상기 기판(200)의 제1 측면(230)에 접착될 수 있으며, 이로 인하여 상기 센싱 칩(201)이 와이어 본딩 프로세스(wire bonding process)에 의해 기판(200)과 연결될 수 있으며, 상기 센싱 칩(201)은 상기 기판(200)의 와이어 층과 전기적으로 연결될 수 있다.
본 발명의 또 다른 실시 예에 따르면 제1 접착층(208)은 상기 기판(200)의 제1 측면(230)에 대응되는 위치에 형성될 수 있으며, 상기 센싱 칩(201)은 고정될 필요성이 있다. 이와 같이 센싱 칩(201)이 제1 접착층(208)의 표면에 접착될 수 있으며, 센싱 칩(201)은 상기 기판(200)에 고정될 수 있다.
사용자 지문 정보를 획득하기 위하여 센싱 영역(211) 내에 커패시터 구조 및 인덕터 구조가 형성될 수 있으며, 이를 통해 센싱 영역(211)은 사용자 지문 정보를 감지하고 수신할 수 있다. 본 발명의 일 실시 예에 따르면 센싱 칩(201)은 제1 표면(210) 위 및 상기 센싱 영역을 둘러싸도록 위치한 주위영역(212)를 더 포함할 수 있으며, 상기 칩 회로(215)는 상기 센싱 칩(201)의 제1 표면(210) 위의 주위영역(212)에 형성될 수 있다. 상기 칩 회로(215)는 상기 센싱 영역(211)내의 커패시터 구조 또는 인덕터 구조에 전기적으로 연결될 수 있으며, 커패시터 구조 또는 인덕터 구조에 의하여 출력된 전기 신호를 처리하도록 구성될 수 있다.
본 발명의 일 실시 예에 따르면 적어도 하나의 커패시터 판이 센싱 영역(211)에 형성될 수 있다. 형성된 커버층의 표면에 사용자의 손가락이 놓이면, 커패시터 판, 커버층 및 사용자의 손가락에 의해 커패시터 구조가 형성될 수 있다. 상기 센싱 영역(211)은 사용자 손가락의 표면 상의 융기부(ridge)와 커패시터 판 사이의 정전용량 및 사용자 손가락의 표면 상의 함몰부(valley)와 커패시터 판 사이의 정전용량을 획득할 수 있으며, 상기 칩 회로 (215)를 통해 상기 정전 용량들의 차이를 처리하여 정전 용량의 차이 값을 산출하고, 사용자 지문 데이터를 획득할 수 있다.
본 발명의 일 실시 예에 따르면 센싱 칩(201)은 주위영역(212)에 위치한 엣지 홈(204)을 더 포함할 수 있다. 엣지 홈 (204)은 센싱 칩(201)의 측벽에 노출될 수 있다. 엣지 홈 (204)의 바닥면에는 제1 패드(205)가 형성될 수 있다. 엣지 홈(204)은 칩 회로(215)의 출력 단자(output terminal), 즉 제1 패드(205)를 형성하도록 구성될 수 있다. 제1 패드(205)는 와이어 본딩 공정(wire bonding process)에 의하여 기판(200)의 와이어 층에 전기적으로 연결될 수 있다.
본 발명의 일 실시 예에 따르면 센싱 칩(201)의 주위영역(212)에 위치한 칩 회로(215)는 에지 홈(204)의 측벽 및 바닥면을 덮을 수 있다. 엣지 홈(204)의 바닥면에 위치하는 칩 회로(215)는 제1 패드 (205)에 연결될 수 있다.
본 발명의 일 실시 예에 따르면 엣지 홈(204)은 센싱 영역(211)을 둘러싸는 연속적인 홈일 수 있으며, 하나 또는 복수의 제1 패드(205)는 연속적인 엣지 홈(204)의 바닥면에 제공될 수 있다. 본 발명의 또 다른 실시 예에 따르면 엣지 홈(204)은 센싱 영역(211)을 둘러싸는 복수의 개별적인 홈을 포함할 수 있다. 하나 또는 복수의 제1 패드(205)는 개별적인 홈(204)에 각각에 제공될 수 있다. 제1 패드(205)의 수 및 분포는 칩 회로(215)의 특정 회로 레이아웃 요건에 기초하여 결정될 수 있다.
본 발명의 일 실시 예에 따르면 엣지 홈(204)의 측벽은 상기 센싱 칩(201)의 표면에 대해 경사져 있을 수 있다. 엣지 홈(204)의 측벽과 바닥면 사이의 각은 둔각일 수 있다. 엣지 홈(204)의 경사진 측벽은 칩 회로 (215)를 형성하는데 유리하다. 즉, 엣지 홈(204)의 경사진 측벽은 엣지 홈(204)의 측벽의 표면에 위치한 칩 회로(215)를 형성하기 위한 증착 프로세스(deposition process) 또는 에칭 프로세스(etching process)를 수행하는데 유리할 수 있다.
도 4를 참조하면 센싱 칩(201)은 기판(200)에 결합될 수 있다.
센싱 칩(201)을 기판(200)에 결합시키는 것은 센싱 칩(201)을 기판(200)에 전기적으로 연결하는 것을 의미한다.
본 발명의 일 실시 예에 따르면 도전성 와이어(207)는 와이어 본딩 프로세스(wire bonding process)에 의해 형성될 수 있다. 상기 센싱 칩(201)과 기판(200)을 전기적으로 연결하는 제1 패드(205) 및 제2 패드(206)에는 도전선 와이어(207)의 양 끝단과 각각 연결될 수 있다. 도전성 와이어(207)는 칩 회로(215)를 기판(200) 상의 배선층에 전기적으로 접속시킬 수 있고, 배선층은 연결부(240)과 전기적으로 접속될 수 있으며, 상기 센싱 칩(201)의 표면 위의 칩 회로(215) 및 센싱 영역(211)은 외부 회로 또는 장치에 전기 신호를 송신할 수 있다. 도전성 와이어(207)는 구리, 텅스텐, 알루미늄, 금 또는은과 같은 금속으로 제조될 수 있다. 와이어 본딩 프로세스를 통해 센싱 칩(201)과 기판(200)을 전기적으로 연결하는 것은 단순하며 공정 비용이 낮다.
와이어 본딩 프로세스는: 도전성 와이어(207)를 제공하는 단계; 및 상기 도전성 와이어(207)의 양 끝단이 제1 패드(205)와 제2 패드(206)에 납땜 프로세스(soldering process)에 의해 개별적으로 연결되는 단계를 포함할 수 있다. 도전성 와이어(207)는 구리, 텅스텐, 알루미늄, 금 또는은과 같은 금속으로 제조될 수 있다.
도전성 와이어(207)는 플라스틱 패키징 층에 의해 덮어질 수 있으며, 도전성 와이어(207)를 센싱 칩(201)으로부터 전기적으로 절연시키고, 외부 환경으로부터 도전성 와이어(207)를 전기적으로 절연시킬 수 있다. 상기 제1 패드(205)와 제2 패드(206)는 상기 도전성 와이어(207)로 연결되어 있고, 상기 도전성 와이어(207)은 구부러질 수 있다. 상기 기판의 제1 측면과의 거리가 최대인 상기 도전성 와이어 위의 한점을 정점으로 할 수 있다. 상기 정점은 상기 엣지 홈(204)의 바닥면 보다 높고 상기 센싱 칩(201)의 제1 표면보다 낮을 수 있다. 후속적으로 형성된 플라스틱 패키징 층의 표면은 상기 센싱 칩(201)의 제1 표면(210)과 동일 평면에 존재하기 때문에, 상기 정점은 후속적으로 형성된 플라스틱 포장 층의 표면보다 낮기 때문에 상기 후속적으로 형성된 플라스틱 포장 층이 도전성 와이어(207)를 완전히 감쌀 수 있으며, 이로 인하여 도전성 와이어(207)는 상기 센싱 칩(201)으로부터 전기적으로 절연될 수 있으며, 도전성 와이어(207)가 노출되는 것을 방지할 수 있다.
본 발명의 또 다른 실시 예에 따르면 도전층(211)(도 8에 도시 된 바와 같은)는 센싱 칩(201)의 측벽의 표면 위, 기판(200)의 제1 측면(230) 위 및 엣지 홈(204) 내부에 형성될 수 있다. 도전층(211)의 양 끝단은 제1 패드(205) 및 제2 패드(206)에 각각 연결될 수 있다. 도전층(211)을 형성하는 프로세스는 증착 공정(deposition process), 도금 공정(plating process) 또는 화학 도금 공정(chemical plating process)을 통해 도전성 필름을 형성하는 단계; 및 상기 도전성 필름의 일부분을 에칭하여 도전층(211)을 형성하는 단계를 포함할 수 있다. 도전층(211)은 구리, 텅스텐, 알루미늄, 은, 금, 티타늄(titanium), 탄탈륨(tantalum), 니켈, 티타늄 나이트라이드(titanium nitride), 탄탈륨 나이트라이드(tantalum nitride) 또는 이들의 임의의 조합과 같은 금속으로 만들어 질 수 있다.
도 5를 참조하면, 플라스팅 패키징 층(202)는 상기 기판(200)위에 형성될 수 있다. 플라스틱 패키징 층(202)는 상기 센싱 칩(201)을 둘러쌀 수 있다. 플라스틱 패키징 층(202)의 표면은 상기 센싱 칩(201)의 제1 표면(210)과 동일 평면에 위치할 수 있다.
플라스틱 패키징 층(202)은 상기 센싱 칩(201) 및 도전체 와이어(207)를 보호하고 고정할 수 있으며, 상기 센싱 칩(201)로부터 도전성 와이어(207)를 전기적으로 절연할 수 있으며, 외부 환경으로부터 도전성 와이어(207)를 전기적으로 절연할 수 있으며, 외부 환경로부터 센싱 칩을 전기적으로 절연할 수 있다.
본 발명의 일 실시 예에 따르면 도전성 와이어(207)의 정점은 센싱 칩(201)의 제1 표면 (210)보다 낮고, 플라스틱 패키징 층(202)의 표면은 센싱 칩(201)의 제1 표면 (210)과 동일 평면에 위치할 수 있다. 플라스틱 패키징 층(202)은 도전성 와이어(207)를 완전히 감쌀 수 있다.
플라스틱 패키징 층(202)은 폴리머로 이루어질 수 있다. 폴리머는 양호한 연성, 유연성 및 피복력을 가질 수 있다. 폴리머는 에폭시 수지(epoxy resin), 폴리에틸렌(polyethylene), 폴리프로필렌(polypropylene), 폴리올레핀(polyolefin), 폴리아미드(polyamide), 폴리우레탄(polyurethane), 또는 다른 적합한 플라스틱 패키지 물질을 포함할 수 있다.
플라스틱 패키징 층(202)은 사출 성형 공정(injection molding process), 전사 성형 공정(transfer molding process) 또는 스크린 인쇄 공정(screen printing process)에 의해 형성될 수 있다. 사출 성형 공정, 전사 성형 공정 또는 스크린 인쇄 공정이 미리 설정된 형상을 갖는 플라스틱 패키징 층(202)을 형성 할 수 있기 때문에, 플라스틱 패키징 층(202)의 표면은 플라스틱 패키징 층(202)에 추가적인 에칭 공정(etching process) 또는 폴리싱 공정(polishing process)의 수행 없이도 센싱 칩(201)의 제1 표면(210)과 동일 평면에 위치할 수 있다. 따라서, 센싱 칩(201)의 제1 표면(210)에 더 적은 손상을 줄 수 있고, 센싱 영역(211)은 보다 정확한 지문 정보를 얻을 수 있다.
또한, 플라스틱 패키징 층(202)의 표면이 센싱 칩(201)의 제1 표면(210)과 동일 평면 상에 위치하고 있기 때문에, 후속적으로 형성된 커버층은 커버층에 추가적인 에칭 공정을 수행하지 않아도 플라스틱 패키징 층(202) 및 센싱 칩 (201)의 제1 표면(210)에 접착될 수 있다. 따라서, 센싱 칩(201)의 제1 표면(210)에 대한 손상을 피할 수 있고, 센싱 칩(201)의 감지 영역(211)에 의한 검출 결과가 더욱 정확해질 수 있다.
또한, 플라스틱 페키징 층(202)은 접착성을 갖는 재료로 이루어질 수 있다. 후속적으로 형성된 커버 층의 일부는 플라스틱 패키징 층(202)의 표면 상에 위치할 수 있으며, 따라서 커버층은 플라스틱 패키징 층(202)에 의해 고정될 수 있다. 이와 같이, 패키지 구조를 형성하는 공정이보다 간단해지고, 패키지 구조의 소형화에 유리해 질 수 있다.
본 발명의 일 실시 예에 따르면 센싱 칩(201)의 주위 영역(212)에는 엣지 홈(204)이 더 제공되기 때문에, 플라스틱 패키지 층(202)은 엣지 홈(204)내에 위치될 수 있고, 플라스틱 패키징 층(202)은 센싱 칩(201)의 센싱 영역(211)의 표면과 동일 평면 상에 위치할 수 있다.
도 6을 참조하면 커버층(203)은 플라스틱 패키지 층(202) 및 센싱 칩(201)의 제1 표면 (210) 위에 형성될 수 있다.
커버층(203)은 센싱 영역(211)을 보호하도록 구성될 수 있다. 센싱 영역(211)의 커버층(203)의 표면에 사용자의 손가락이 올려지면, 센싱 영역(211)은 사용자의 지문 정보를 획득할 수있다.
커버층(203)은 8H 이상의 모스 경도를 가질 수 있다. 커버층(203)의 경도는 높을 수 있다. 따라서, 커버층(203)의 두께가 얇더라도 커버층(203)은 센싱 칩(201)의 센싱 영역(211)을 보호하기에 충분히 단단할 수 있다. 사용자의 손가락이 커버층(203)의 표면 상에서 움직일 때, 센싱 칩(201)의 표면은 손상되지 아니한다. 또한, 커버층(203)의 경도가 높기 때문에, 커버층(203)은 거의 변형되지 않고, 사용자의 손가락이 커버층(203)의 표면에 압력을 가하여도 피복층(203)의 두께가 거의 변화하지 으므로 센싱 영역(211)의 검출 결과의 정밀도를 달성할 수 있다.
커버층(203)은 7 이상의 유전율을 가질 수 있다. 커버층(203)의 유전율이 크기 때문에, 커버층(203)은 전기 절연성이 크며, 따라서 커버층(203)은 센싱 영역(211)을 보호할 수 있다.
커버층(203)은 20 미크론 내지 100 미크론 범위의 두께를 가질 수 있다. 커버층(203)은 얇은 두께를 가지며, 사용자의 손가락이 커버층(203)의 표면에 올려지면 손가락으로부터 센싱 영역(211)까지의 거리가 짧아 지므로, 센싱 영역(211)이 사용자 지문을 탐색하는 것이 더 쉬워지고, 센싱 칩(201)의 감도에 대한 요구가 낮아질 수 있다.
커버층(203)의 두께는 얇고, 사용자의 손가락과 커패시터 판 사이의 정전용량은 커버 층(203)의 두께에 반비례하며, 커버층 (203)의 유전율에 정비례할 수 있다. 따라서, 커버층(203)의 두께가 얇고 유전율이 큰 경우, 사용자의 손가락과 커패시터 판 사이의 정전용량이 센싱 영역 (211)에 의해 감지 될 수있는 범위 내에 있게되어 정전용량이 너무 크거나 작아서 발생하는 센싱 영역(211)의 감지 실패를 방지 할 수있다
또한, 커버층(203)의 두께가 20~100 미크론이고, 유전율이 7 이상인 경우, 커버층(203)의 유전율은 커버층(203)의 두께가 두꺼울수록 커질 수 있으며, 사용자 손가락과 커패시터 판 사이의 정전용량도 커질 수 있으므로 센싱 영역(211)에서 정전용량의 검출이 더 쉬워질 수 있다.
커버층(203)은 폴리머 물질(polymer material), 무기 나노미터 물질(inorganic nanometer material) 또는 세라믹 물질(ceramic material)로 이루어질 수 있다. 본 발명의 일 실시 예에 따르면 커버층(203)은 무기 나노미터 물질로 이루어질 수 있다. 무기 나노 미터 물질은 알루미늄 산화물 또는 코발트 산화물을 포함할 수 있다. 커버층(203)은 화학 기상 증착법(chemical vapor deposition process), 물리 기상 증착법( physical vapor deposition process), 원자층 증착법(atomic layer deposition process), 스크린 인쇄 공정(screen printing process), 스핀 코팅 공정(spin coating process) 또는 스프레이 코팅 공정(spray coating process)에 의해 형성될 수 있다.
본 발명의 일 실시 예에 따르면 커버층(203)은 무기 나노 미터 물질로 이루어질 수 있다. 무기 나노 미터 물질은 스프레이 코팅 공정 또는 스핀 코팅 공정에 의해 형성 될 수있다. 무기 나노 미터 물질을 이용하여 커버층(203)을 형성함으로써 커버 층 (203)의 두께를 얇게 할 수 있어 사용자의 지문에 대한 센싱 칩(201)의 센싱 능력을 향상시킬 수 있고 센싱칩(201)의 감도에 대한 요구를 감소키실 수 있다.
본 발명의 또 다른 일 실시 예에 따르면 커버층(203)은 폴리머로 이루어질 수 있다. 폴리머 물질은 적어도 하나의 에폭시 수지, 폴리아미드 수지, 벤조사이클로부텐인 수지, 폴리벤즈옥사졸 수지, 폴리부틸렌테레프탈레이드, 폴리카보네이트, 폴리에틸렌 테레프타레이트, 폴리에틸렌, 폴리프로필렌, 폴리올레핀, 폴리우레탄, 폴리올레핀, 폴리에테르술폰, 폴리아미드, 폴리우레탄, 에틸렌비닐아세테이트 혼성 중합체 및 폴리 비닐 알콜 또는 다른 적당한 폴리머를 포함할 수 있다. 커버층(203)은 인쇄 공정, 스프레이 코팅 공정 또는 스핀 코팅 공정을 통해 형성될 수 있다.
본 발명의 일 실시 예에 따르면 화학 기상 증착법, 물리 기상 증착법, 원자층 증착법, 스크린 인쇄 공정, 스핀 코팅 공정 또는 스프레이 코팅 공정에 의해 커버층(203)을 형성 한 후, 커버 층(203)이 에칭되고, 기판(200)상의 커버층(203)의 일부가 제거되어, 커버층이 플라스틱 패키지 층(202) 및 센싱 칩(201)의 표면 위에만 위치할 수 있다.
커버층(203)의 색상은 후속하여 설정된 하우징의 보호링의 색과 동일하게 할 수 있으며, 형성된 패키지 구조가 매력적인 외관 및 균일 한 색상을 가지도록 형성할 수 있다. 본 발명의 일 실시 예에 따르면 커버층(203)의 색상은 검정색 또는 흰색을 포함할 수 있다. 본 발명의 또 다른 다른 실시 예에 따르면 커버층(203)은 다른 색상일 수 있다.
본 발명의 또 다른 실시 예에 따르면 기판(200) 상의 커버 층을 에칭하는 공정은 생략될 수 있으며, 이로 인하여 형성된 커버층은 기판(200)의 제1 측면 (230) 위 및 플라스틱 패키징 층(202)의 측벽의 표면 위에 위치할 수 있으며, 따라서 커버층을 형성하는 공정을 단순화 할 수 있다.
본 발명의 또 다른 실시 예에 따르면 플라스틱 패키지 층(202) 및 센싱 칩(201)의 제1 표면 위에 제2 접착층(209) (도 7에 도시 됨)이 형성될 수 있으며, 상기 커버층(203)은 제2 접착층(209)의 표면에 형성될 수 있다. 제2 접착층(209)은 플라스틱 패키징 층(202)과 센싱 칩(201)의 제1 표면(210) 위에 커버층(203)이 고정되도록 구성될 수 있다. 본 발명의 일 실시 예에 따르면 커버층(203)이 세라믹 기판 또는 유리 기판으로 이루어졌을때 연성이 좋지 않고 유연성이 떨어질 수 있다. 제2 접착층(209)의 표면은 접착될 수 있다. 커버층(203)은 제2 접착층(209)을 커버층(203)의 표면에 접착시킴으로써 센싱 칩(201) 및 플라스틱 패키징 층(202)의 표면에 접착될 수있다.
커버층(203)이 유리 기판인 경우, 유리 기판의 유전율은 6 내지 10일 수 있다. 커버층(203)이 세라믹 기판인 경우, 세라믹 기판의 유전 상수는 20 내지 100이고, 두께는 100 내지 200 미크론일 수 있다.
또한, 제2 접착층(209)의 색상은 검정색 또는 흰색을 포함할 수 있다. 본 발명의 다른 실시 예에 따르면 색상층은 제2 접착층의 표면 위에 형성될 수 있다. 커버층은 색상층의 표면 위에 형성될 수 있다. 색상층의 색상은 검정색 또는 흰색이 포함될 수 있다. 본 발명의 또 다른 실시 예에 따르면 색상층은 다른 색상일 수있다.
도 9를 참조하여 본 발명에 또 다른 실시 예에 따르면 지문 식별 칩을 위한 패키징 방법은 기판(200) 위에 보호링(212)을 형성하는 단계를 더 포함할 수 있다. 보호링(212)은 센싱 칩(201), 패키징 층(202) 및 커버층(212)을 둘러쌀 수 있다. 보호링(212)은 기판(200)의 제1 측면(230)에 고정될 수 있다.
본 발명의 일 실시 예에 따르면 보호링(212)은 센싱 칩(201), 커버층(203) 및 플라스틱 패키징층 (202) 주위에 위치할 수 있다. 보호링(212)의 일부는 커버층 (203) 위로 연장될 수 있으며, 센싱 영역(211)을 넘어서는 커버층(204)의 표면의 일부는 보호링(212)로부터 노출될 수 있다. 본 발명의 또 다른 실시 예에 따르면 보호링은 센싱 칩(201)과 플라스틱 패키징 층(202)의 주위에 위치할 수 있으며, 커버층(203)의 표면은 보호링(212)로부터 완전히 노출될 수 있다.
보호링(212)은 구리, 텅스텐, 알루미늄, 은 또는 금과 같은 금속으로 제조될 수 있다. 보호링(212)은 센싱 칩(201)에 정전기 보호를 제공하도록 구성될 수 있다. 보호링(212)이 금속으로 만들어지기 때문에, 보호링(212)은 도전성일 수 있다. 사용자의 손가락이 커버층(203)에 닿았을 때 정전기가 발생할 수 있으며, 보호링 (212)을 통해 기판(200)에 정전기가 우선적으로 전달되어 커버층(203)이 너무 큰 정전압에 의해 파괴되는 것을 방지할 수 있다. 이러한 방식으로, 센싱 칩(201)이 보호될 수 있으며, 지문 검출의 정확도가 향상될 수 있다. 그리고 센싱 칩이 출력하는 신호 잡음이 제거되어 센싱 칩이 출력하는 신호가 보다 정확해질 수 있다.
본 발명의 일 실시 예에 따르면 도 10과 같이 참조될 수 있다. 지문 인식 칩을 위한 패키징 방법은 플라스틱 패키징 층(202), 센싱 칩(201), 커버층(203) 및 보호링(212)을 둘러싸는 하우징 (213)을 형성하는 단계를 더 포함할 수 있다. 센싱 영역(201)의 표면 위 커버층(203)은 하우징(213)으로부터 완전히 노출될 수 있다. 하우징(213)은 지문 인식 칩이 배치될 장치 또는 단말기의 하우징이거나 지문 인식 칩의 패키지 구조의 하우징일 수 있다.
본 발명의 또 다른 실시 예에 따르면 도 11과 같이 참조될 수 있다. 지문 식별 칩을 위한 패키징 방법은 플라스틱 패키징 층(202), 센싱 칩(201) 및 커버층(203)을 둘러싸는 하우징(213)을 형성하는 단계를 더 포함할 수 있다. 센싱 영역(211)의 표면은 하우징(213)으로부터 노출될 수 있다.
상기와 동일한 관점에서 볼 때 지문 인식 칩의 패키징 방법은, 기판 상에 형성된 플라스틱 패키징 층의 표면은 상기 센싱 칩의 제1 표면과 동일 평면상에 위치하게 할 수 있으며, 플라스틱 패키징 층은 상기 센싱 칩을 보호하고, 상기 감지 칩을 외부 환경으로부터 전기적으로 절연시키도록 구성될 수 있다. 플라스틱 패키징 층의 표면이 상기 센싱 칩의 제1 표면과 동일 평면에 위치하기 때문에, 커버층은 추가적인 패터닝 공정(patterning process)을 수행하지 않고 플라스틱 패키징 층 및 센싱 칩의 제1 표면 위에 직접 형성될 수있다. 이러한 방법으로, 커버층을 형성하는 공정은 단순화될 수 있고, 커버층을 형성하는 과정에서 센싱 칩의 센싱 영역에 대한 바람직하지 않은 손상이 회피되어, 센싱 영역에 의해 얻어진 지문 데이터가 정확해질 수 있다. 커버층은 종래의 유리 기판을 대체할 수 있고 센싱 칩을 보호하기 위해 사용자의 손가락에 직접 접촉될 수 있다. 또한, 커버층은 종래의 유리 기판보다 얇을 수 있으며, 커버층을 사용함으로써 센싱 칩의 제1 표면에서 커버층의 표면까지의 거리를 줄일 수 있어 센싱 칩이 사용자의 지문을 감지하기 더 용이해질 수 있다. 따라서, 패키지 구조는 센싱 칩의 감도에 대한 요구를 줄일 수 있으므로 지문 인식 칩을 위한 패키지 구조가 널리 사용될 수 있다.
따라서, 본 발명의 알 실시 예에 따라 상기 방법으로 형성된 패키지 구조물이 추가로 제공될 수 있다 패키지 구조는 기판(200), 기판(200)에 결합된 센싱 칩(201), 기판(200) 상에 위치한 플라스틱 패키징 층(202) 및 플라스틱 패키징 층(202) 및 센싱 칩(201)의 제1 표면(210) 위에 위치한 커버층(203)을 포함할 수 있다. 센싱 칩(201)은 제1 표면(210) 및 제1 표면(210)과 마주하는 제2 표면 (220)을 포함할 수 있다. 상기 센싱 칩(201)은 상기 제1 표면(210)에 위치하는 센싱 영역(211)을 더 포함할 수 있으며, 상기 센싱 칩(201)의 제2 표면(220)은 상기 기판(200)과 마주할 수 있다. 플라스틱 패키징 층(202)은 센싱 칩(201)을 둘러쌀 수 있으며, 플라스틱 패키징 층(202)의 표면은 센싱 칩(201)의 제1 표면 (210)과 동일 평면에 위치할 수 있다. 커버층(203)의 두께는 100미크론보다 작을 수 있다.
이하, 지문 인식 칩의 패키지 구조에 대하여 상세히 설명한다.
센싱 칩(201)의 제1 표면(210)에 위치한 센싱 영역(211)은 사용자의 지문 정보를 감지하여 수신하도록 구성될 수 있다. 센싱 영역(211)에는 사용자의 지문 정보를 얻기위한 커패시터 구조 또는 인덕터 구조가 제공될 수 있다.
센싱 칩(201)은 제1 표면 위 및 센싱 영역을 둘러싸게 위치한 주위 영역(212)을 더 포함할 수 있다. 상기 센싱 칩(201)의 주위 영역(212)은 칩 회로 (215)가 제공될 수 있다. 칩 회로(215)는 센싱 영역(211)의 커패시터 구조 또는 인덕터 구조에 전기적으로 연결될 수 있고, 커패시터 구조 또는 인덕터 구조에 의하여 출력된 전기신호를 처리하도록 구성될 수 있다.
본 실시 예에서, 센싱 영역(211)에는 적어도 하나의 커패시터 판이 제공될 수 있다. 사용자의 손가락이 커버층(203)의 표면에 놓일 때, 커패시터 판, 커버층(203) 및 사용자의 손가락에 의해 커패시터 구조가 형성될 수 있다. 센싱 영역(211)은 사용자 손가락의 표면상의 융기부(ridge)와 커패시터 판 사이의 정전용량 및 사용자 손가락 표면상의 함몰부(valley)와 커패시터 판 사이의 정전용량을 획득할 수 있으며, 칩 회로(215)를 통해 상기 정전용량 사이의 차이를 산출하고, 상기 정전용량 사이의 차이를 출력하여 사용자 지문 데이터를 획득할 수 있다.
센싱 칩(201)은 주위 영역(212)에 위치한 에지 홈(204)을 더 포함할 수 있다. 에지 홈(204)은 센싱 칩(201)의 측벽으로부터 노출될 수 있다. 제1 패드(205)는 에지 홈(204)의 바닥면에 제공될 수 있다. 에지 홈(204)은 예를 들어 제1 패드(205)와 같은 칩 회로(215)의 출력 단자를 형성하도록 구성될 수 있다. 상기 제 1 패드(205)는 상기 기판(200)과 전기적으로 연결되어 상기 센싱 칩(201)을 상기 기판(200)에 결합시킬 수 있다.
본 발명의 일 실시 예에 따르면 센싱 칩(201)의 주위 영역(212)에 위치한 칩 회로(215)는 에지 홈(204)의 측벽 및 바닥면을 덮을 수 있다. 엣지 홈(204)의 바닥면에 위치한 칩 회로(215)는 제 1 패드(205)에 접속될 수 있다.
본 발명의 다른 실시 예에 따르면 엣지 홈(204)은 센싱 영역(211)을 둘러싸는 연속적인 홈일 수 있으며, 하나 또는 복수의 제1 패드(205)는 연속되는 엣지 홈(204)의 바닥면에 제공될 수 있다. 본 발명의 또 다른 실시 예에 따르면 엣지 홈(204)은 센싱 영역(211)을 둘러싸는 복수의 개별적인 홈을 포함할 수 있다. 개별적인 홈(204)에는 각각에 하나 또는 복수의 제1 패드(205)가 제공될 수 있다. 제1 패드(205)의 수 및 분포는 칩 회로(215)의 세부적인 회로 레이아웃 요구사항에 기반하여 결정될 수 있다.
본 발명의 일 실시 예에 따르면 엣지 홈(204)의 측벽은 센싱 칩(201)의 표면에 대해 경사져있을 수 있다. 에지 홈(204)의 측벽과 바닥 사이의 각도는 둔각일 수 있다 엣지 홈(204)의 경사진 측벽의 표면은 칩 회로(215)를 형성하는데 유리하고 증착 프로세스(deposition process) 또는 에칭 프로세스(etching process)를 수행하여 칩 회로(215)를 형성하는데 유리할 수 있다.
기판(200)은 센싱 칩(201)을 고정할 수 있으며 센싱 칩(201)을 다른 장치 또는 회로에 전기적으로 연결하도록 구성될 수 있다. 본 발명의 일 실시 예에 따르면 지문 인식 칩의 패키지 구조는 센싱 칩(201)과 기판(200) 사이에 위치하는 제1 접착층 (208)을 더 포함할 수 있다. 센싱 칩(201)은 제1 접착층 (208)을 통해 기판 (200) 상에 고정될 수 있다.
기판(200)은 강성 기판 또는 연성 기판일 수 있으며, 센싱 칩(201)이 배치될 장치 또는 단말기에 맞게 조절될 수있다. 본 발명의 일 실시 예에 따르면 기판(200)은 강성 기판일 수 있다. 강성 기판은 PCB 기판, 유리 기판, 금속 기판, 반도체 기판 또는 폴리머 기판일 수 있다.
기판(200)은 제1 측면(230)의 표면을 더 포함할 수 있으며, 센싱 칩(201)은 기판(200)의 제1 측면(230)과 연결될 수 있다. 기판(200)의 제1 측면(230)에는 배선층(미도시) 및 제2 패드(206)가 제공될 수 있다. 배선층은 제2 패드(206)와 연결될 수 있으며, 제2 패드(206)는 센싱 칩(201)의 제1 표면(210) 위의 칩 회로(215)와 연결되도록 구성될 수 있다.
본 발명의 일 실시 예에 따르면 연결부(204)는 기판 (200)의 한쪽 끝단에 제공될 수 있다. 연결부(204)는 도전성 물질로 이루어질 수 있다. 연결부(204)는 배선층과 전기적으로 접속되어, 센싱 칩(201)위의 칩 회로(215)가 기판(200)의 제1 측면(230)위의 배선층을 통해 외부 회로 또는 외부 장치와 전기적으로 접속될 수 있고, 이를 통해 전기신호의 전송을 수행할 수 있다.
본 발명의 일 실시 예에 따르면 지문 인식 칩의 패키지 구조는 도전성 와이어(207)를 더 포함할 수 있다. 도전성 와이어 (207)의 양 끝단은 제1 패드(205) 및 제2 패드(206)에 각각 연결될 수 있으며, 배선층은 전기적으로 연결부(240)과 연결될 수 있다. 따라서, 칩 회로와 센싱 칩(201)의 표면 위의 센싱 영역(211)은 외부 회로 또는 장치에 전기 신호를 전달할 수 있다. 도전성 와이어 (207)는 구리, 텅스텐, 알루미늄, 금 또는 은과 같은 금속으로 제조될 수 있다.
도전성 와이어(207)는 플라스틱 패키지 층에 의해 감싸져 도전성 와이어(207)와 센싱 칩(201)을 전기적으로 절연시키고, 도전성 와이어(207)를 외부 환경으로부터 전기적으로 절연시킬 수 있다. 제1 패드(205)와 제2 패드(206) 사이에 도전성 와이어(207)가 연결될 수 있으며, 상기 도전성 와이어(207)은 구부러질 수 있다. 기판의 제1 측면과의 거리가 최대인 상기 도전성 와이어 위의 한점을 정점으로 할 수 있다. 정점은 엣지 홈(204)의 바닥면보다 높고 센싱 칩(201)의 제1 표면면(210)보다 낮을 수 있다. 플라스틱 패키징 층(202)의 표면이 센싱 칩(201)의 제1 표면(210)과 동일 평면 상에 위치할 수 있기 때문에 플라스틱 패키징 층(202)이 완전하게 감싸져 도전성 와이어(207)가 노출되는 것을 방지할 수있다.
플라스틱 패키징 층(202)은 기판(200) 위에 위치할 수 있으며, 센싱 칩(201) 및 도전성 와이어(207)를 둘러쌀 수 있다.
플라스틱 패키징 층(202)은 기판(200)의 제1 측면 (230)에 센싱 칩(201)을 고정할 수 있고 센싱 칩(201)과 전기적으로 절연시킬 수 있고 외부 환경과 전기적으로 절연시킬 수 있다.
플라스틱 패키징 층(202)은 폴리머로 이루어질 수 있다. 폴리머는 양호한 연성, 유연성 및 피복력을 가질 수 있다. 폴리머는 에폭시 수지, 폴리에틸렌, 폴리프로필렌, 폴리올레핀, 폴리아미드, 폴리우레탄 또는 다른 적합한 플라스틱 패키징 물질을 포함할 수 있다. 플라스틱 패키징 층(202)은 사출 성형 공정(injection molding process), 전사 성형 공정(transfer molding process) 또는 스크린 인쇄 공정(screen printing process)에 의해 형성 될 수있다.
본 발명의 일 실시 예에 따르면 플라스틱 패키징 층(202)의 표면은 센싱 칩(201)의 제1 표면(210)과 동일 평면에 위치할 수 있으며, 이에 따라 커버층(203)은 플라스틱 패키징 층(202)및 센싱칩(201)의 제1 표면(210)을 직접적으로 덮을 수 있다. 이러한 방법을 이용하여 지문 인식 칩은 간단한 구조에 조립이 용이하게 형성될 수 있다.
또한, 커버층(203)의 일부분은 플라스틱 패키징 층(202)의 표면에 위치할 수 있기 때문에, 플라스틱 패키징 층(202)을 사용하여 커버 층(203)을 고정할 수 있고, 커버층(203)이 센싱 칩(201)의 제1 표면(210)과 접착되게 할 수 있다. 따라서 센싱 칩(201)의 제1 표면(210)에 대한 손상을 회피할 수 있으며, 센싱 칩(201)의 센싱 영역(211)에 의한 탐색 결과는 더욱 정확해질 수 있다.
본 발명의 일 실시 예에 따르면 센싱 칩(201)의 주위 영역(212)에 엣지 홈 (204)이 더 제공될 수 있으며, 이에 따라 플라스틱 패키지 층(202)이 엣지 홈(204) 내부에 위치할 수 있으며, 플라스틱 패키징 층(202)은 센싱 칩(201)의 센싱 영역(211)의 표면과 동일 평면 상에 위치할 수 있다.
커버층(203)은 폴리머 물질, 무기 나노미터 물질 또는 세라믹 물질로 이루어질 수 있다. 본 발명의 일 실시 예에 따르면 커버층(203)은 무기 나노미터 물질로 이루어질 수 있다. 상기 무기 나노미터 물질은 알루미늄 산화물 또는 코발트 산화물을 포함할 수 있다. 커버층(203)은 인쇄 공정, 스프레이 코팅 공정 또는 스핀 코팅 공정에 의해 형성될 수 있다.
본 발명의 일 실시 예에 따르면 커버층(203)은 폴리머로 이루어질 수 있다. 상기 폴리머 물질은 적어도 하나의 에폭시 수지, 폴리아미드 수지, 벤조사이클로부텐인 수지, 폴리벤즈옥사졸 수지, 폴리부틸렌테레프탈레이드, 폴리카보네이트, 폴리에틸렌 테레프타레이트, 폴리에틸렌, 폴리프로필렌, 폴리올레핀, 폴리우레탄, 폴리올레핀, 폴리에테르술폰, 폴리아미드, 폴리우레탄, 에틸렌비닐아세테이트 혼성 중합체 및 폴리 비닐 알콜 또는 다른 적합한 폴리머일 수 있다. 커버층(203)은 인쇄 공정, 스프레이 코팅 공정 또는 스핀 코팅 공정에 의해 형성될 수 있다.
커버층(203)의 모스 경도가 8H 이상일 수 있다. 커버층 (203)의 경도는 클 수 있다. 따라서, 커버층(203)의 두께가 얇은 경우에도, 커버층(203)은 센싱 칩(201)의 센싱 영역(211)을 보호하기에 충분히 단단할 수 있다. 사용자의 손가락이 커버층(203)의 표면을 이동할때에도 센싱 칩(201)은 손상되지 않을수 있다. 또한, 커버층(203)의 경도가 크기 때문에, 커버층(203)은 거의 변형되지 않을 수 있으며, 사용자의 손가락이 커버층 (203)의 표면을 가압하여도 커버층(203)의 두께가 거의 변화하지 않아, 센싱 영역 (211)의 탐색 결과의 정확도를 확보할 수 있다.
커버층(203)은 7 이상의 유전율을 가질 수 있다. 커버층(203)의 유전율이 크기 때문에, 커버층(203)은 높은 전기 절연성을 가지며, 따라서 커버층(203)은 센싱 영역(211)을 잘 보호할 수 있다.
커버층(203)은 20 미크론 내지 100 미크론 범위의 두께를 가질 수 있다. 커버층(203)는 얇은 두께를 가질 수 있으며, 사용자의 손가락이 커버층(203)의 표면에 놓인 경우 손가락으로부터 센싱 영역(211)까지의 거리가 감소한다. 따라서, 센싱 영역(211)이 사용자의 지문을 용이하게 검출 할 수 있고, 센싱 칩(201)의 감도에 대한 요구도 낮아질 수 있다.
커버층(203)의 두께는 얇을 수 있고, 사용자 손가락과 커패시터 판 사이의 정전용량은 커버층(203)의 두께에 반비례할 수 있으며, 커버층(203)의 유전율에 정비례할 수 있다. 따라서, 커버층(203)의 두께가 얇고 유전율이 큰 경우에, 사용자의 손가락과 커패시터 판 사이의 정전 용량이 센싱 영역(211)에 의해 감지 될 수있는 범위 내에 있으므로 정전용량이 너무 크거나 너무 작아서 센싱 영역(211)의 탐색을 실패하는 것을 회피할 수 있다.
또한, 커버층(203)의 두께가 20 미크론 이상 100 미크론이하이고, 유전율이 7 이상인 경우에, 커버층(203)의 유전율은 커버층(203)의 두께의 증가에 따라 증가할 수 있으며, 따라서 사용자 손가락과 커패시터 판 사이의 정전용량이 커지고 센싱 영역(211)에 의해 정전용량이 검출되기 용이해질 수 있다.
커버층(203)의 색상은 보호링 또는 후속적으로 설정된 하우징의 색상과 동일할 수 있으며, 형성된 패키지 구조는 매력적인 외관 및 균일한 색상을 가질 수 있다. 본 발명의 일 실시 예에 따르면 커버층(203)의 색상은 검정색 또는 흰색을 포함할 수 있다. 본 발명의 또 다른 실시 예에 따르면 커버층(203)은 다른 색상일 수 있다.
본 발명의 또 다른 실시 예에 따르면 지문 인식 칩의 패키지 구조는 커버층(203)과 패키징 층(202) 사이 및 커버층(203)과 센싱 칩(201)의 제1 표면(210) 사이에 제2 접착층(209)을 더 포함할 수 있다. 본 발명의 일 실시 예에 따르면 커버층(203)은 세라믹 기판 또는 유리 기판과 같이 연성 및 유연성이 나쁜 재료로 이루어질 수 있다. 제2 접착층(209)은 플라스틱 패키징 층(202) 및 센싱 칩(201)의 제1 표면(210) 위에 커버층(203)을 고정하도록 구성할 수 있다.
커버층(203)이 유리 기판일 경우에 유리 기판은 6 내지 10의 유전 상수 및 100 내지 300 미크론 범위의 두께를 가질 수 있다. 커버층(203)이 세라믹 기판인 경우, 세라믹 기판은 20 내지 100 범위의 유전 상수 및 100 내지 200 미크론 범위의 두께를 가질 수 있다.
또한, 제2 접착층(209)의 색상은 검정색 또는 흰색을 포함할 수 있다. 본 발명의 다른 실시 예에 따르면 색상층은 제2 접착층의 표면 상에 형성될 수 있다. 커버층은 색상층의 표면 상에 형성될 수 있다. 색상층의 색상에는 검정색 또는 흰색이 포함될 수 있다. 본 발명의 또 다른 실시 예에 따르면 색상층은 다른 색상일 수 있다.
본 발명의 다른 실시 예에 따르면 도 8과 같이 참조될 수 있다. 지문 인식 칩의 패키지 구조는 센싱 칩(201)의 측벽의 표면 위, 기판(200)의 제1 측면(230)위 및 엣지 홈(204)의 내부에 도전층이 존재할 수 있다. 도전층(211)의 양 끝단은 제1 패드(205) 및 제2 패드(206)에 각각 접속될 수 있고, 따라서 기판(200)위 도선층과 칩 회로(215) 및 센싱 영역(211)이 전기억으로 연결될 수 있다.
본 발명의 또 다른 실시 예에 따르면 도 9와 같이 참조될 수 있다. 지문 인식 칩의 패키지 구조는 기판(200) 위에 배치된 보호링(212)을 더 포함할 수 있다. 보호링(212)은 센싱 칩(201), 패키징 층(202) 및 커버층(203)을 포함할 수 있다.
보호링(212)은 금속으로 이루어 질 수 있으며, 기판(200)을 통해 접지될 수 있다. 보호링(212)은 기판(200)의 제1 측면(230)에 고정될 수 있다.
본 발명의 일 실시 예에 따르면 보호링(212)은 센싱 칩(201), 커버층(203) 및 플라스틱 패키징 층(202) 주변에 위치될 수 있다. 보호링(212)의 일부분은 커버층(203) 위로 연장될 수 있으며, 센싱 영역(211) 위 커버층(203)의 표면의 일부분은 보호링 (212)으로부터 노출될 수 있다. 본 발명의 또 다른 실시 예에 따르면 보호 링은 오직 센싱 칩(201) 및 플라스틱 패키징 층(202)주위에만 위치될 수 있으며, 커버층(203)의 표면은 보호링(212)으로부터 완전히 노출될 수 있다. 보호링(212)은 구리, 텅스텐, 알루미늄,은 또는 금과 같은 금속으로 제조될 수 있다. 보호링(212)은 센싱 칩(201)에 정전기 보호를 제공하도록 구성될 수 있다. 보호링(212)이 금속으로 만들어지기 때문에, 보호링 (212)은 도전성일 수 있다. 사용자의 손가락이 커버층(203)에 닿았을 때 정전기가 발생할 수 있고, 보호링(212)을 통해 기판(200)에 정전기를 우선적으로 전달함으로써 정전기력이 지나치게 커져 커버층(203)이 파손되는 것을 방지할 수 있다. 이러한 방식으로, 센싱 칩(201)은 보호될 수 있고, 지문 인식의 정확도가 향상될 수 있다. 센싱 칩이 출력하는 신호의 잡음이 제거되어 센싱 칩이 출력하는 신호가보다 정확해질 수 있다.
본 발명의 일 실시 예에 따르면 보호링(212)은 센싱 칩(201), 커버층(203) 및 플라스틱 패키징 층(202) 주위에 위치할 수 있다.
본 발명의 다른 실시 예에 따르면 도 10과 같이 참조될 수 있다. 지문 인식 칩의 패키지 구조는 플라스틱 패키징 층(202), 센싱 칩(201), 커버층(203) 및 보호링(212)을 둘러싸는 하우징(213)을 더 포함할 수 있다. 센싱 지역의 표면 위의 커버층(203)은 하우징 (213)으로부터 노출될 수 있다. 하우징(213)은 지문 식별 칩이 배치될 장치 또는 단자의 하우징일 수도 있고 지문 인식 칩의 패키지 구조의 하우징일 수도 있다.
본 발명의 또 다른 실시 예에 따르면 도 11과 같이 참조될 수 있다. 지문 인식 칩의 패키지 구조는 플라스틱 패키징 층(202), 센싱 칩(201) 및 커버층(203)을 둘러싸는 하우징(213)을 더 포함할 수 있다. 센싱 영역(211)의 표면 위 커버층(203)은 하우징(213)으로부터 노출될 수 있다.
본 발명의 기술적 해결 방안은 종래 기술과 비교하여 다음과 같은 장점을 가질 수 있다.
본 발명의 일 실시 예에 따른 패키징 방법에서, 기판 위에 형성된 플라스틱 패키징 층의 표면은 센싱 칩의 제1 표면과 동일 평면에 위치할 수 있고, 플라스틱 패키징 층은 외부 환경으로부터 센싱 칩을 보호하고 전기적으로 절연되도록 구성될 수 있다. 플라스틱 패키징 층의 표면이 센싱 칩의 제1 표면과 동일 평면에 위치하고 있기 때문에, 커버층은 추가의 패터닝 공정(patterning process)을 수행하지 않고 플라스틱 패키징 층 및 센싱 칩의 제1 표면 위에 직접 형성될 수있다. 이러한 방법으로, 커버층을 형성하는 공정이 단순화될 수 있으며, 커버층을 형성하는 과정에서 센싱 칩의 센싱 영역에 대한 바람직하지 않은 손상이 회피되어, 센싱 영역에 의해 얻어진 지문 데이터가 더 정확해질 수 있다. 커버층은 종래의 유리 기판을 대체할 수 있으며 센싱 칩을 보호하기 위해 사용자 손가락에 직접 접촉될 수있다. 또한, 커버층은 종래의 유리 기판보다 얇을 수 있으며, 커버층을 사용함으로써 센싱 칩의 제1 표면에서 커버층의 표면까지의 거리를 줄일 수있어 센싱 칩이 사용자의 지문을 더 용이하게 감지할 수 있습니다. 따라서, 패키지 구조는 센싱 칩의 감도에 대한 요구를 줄여 지문 인식 칩의 패키지 구조가 널리 사용될 수 있다.
또한, 커버층은 20 미크론 내지 100 미크론 범위의 두께를 가질 수 있다. 커버 층은 얇은 두께를 가지므로, 센싱 칩의 센싱 영역이 커버층의 표면 상의 사용자 지문을 검출하기 쉬워지고, 이에 따라 센싱 칩의 감도에 대한 요구를 감소시킬 수 있다. 커버층의 경도가 큰 경우에, 커버층은 두께가 얇은 경우에서도 센싱 칩의 제1 표면을 보호하기에 충분히 단단할 수 있다.
또한, 커버층의 모스 경도는 8H 이상일 수 있다. 커버층의 경도가 크고, 센싱 영역의 표면에 위치하는 커버층의 두께가 얇은 경우에도 커버층은 여전히 센싱 영역을 보호하기에 충분한 강도를 가질 수 있다. 센싱 영역의 커버층의 표면에 사용자의 손가락이 올려지는 경우에도 커버층은 변형되거나 마모되지 않아 사용자 지문 추출 결과가 더욱 정확해질 수 있다.
또한, 커버층은 7 내지 9의 유전 상수를 가질 수 있다. 커버층은 큰 유전 상수를 가지므로, 커버층의 전기적 절연 성능은 양호하고, 커버층은 센싱 영역을보다 잘 보호할 수 있다. 센싱 영역의 표면 상의 커버층이 얇은 경우에도, 사용자의 손가락과 센싱 영역 사이의 전기적 절연는 강할 수 있으며, 사용자의 손가락과 센싱 영역 사이에 형성되는 정전용량은 크고 검출 가능한 범위 내에 있을 수 있다.
또한, 기판에는 보호링이 제공될 수 있으며, 보호링은 센싱 칩 및 커버층을 둘러싸고 있을 수 있다. 보호링은 센싱 영역에 의해 검출된 사용자 지문 데이터의 정확성이 감소되는 것을 방지하기 위해 센싱 칩에 대해 정적 보호(static protection)를 수행하도록 구성될 수 있다. 또한 보호링은 센싱 칩에 의해 출력된 신호 잡음을 제거하도록 구성될 수 있으며, 이에 따라 센싱 칩에 의해 검출된 데이터 및 센싱 칩에 의해 출력된 신호가 보다 정확해질 수 있다.
본 발명의 일 실시 예에 따른 패키지 구조는 기판의 표면이 센싱 칩의 플라스틱 패키징 층을 감싸고, 플라스틱 패키징 층과 센싱 칩의 제1 표면에 커버층이 형성될 수 있다. 플라스틱 패키징 층은 커버층을 고정할 수 있으며 커버층을 센싱 칩의 제1 표면에 직접 접착하도록 구성될 수 있다. 커버층은 종래의 유리 기판을 대체할 수 있으며 센싱 칩을 보호하기 위해 사용자 손가락에 직접 접촉될 수있다. 또한, 종래의 유리 기판과 비교하여, 커버층은 얇은 두께와 높은 경도를 가지며, 커버층이 얇더라도 커버층은 센싱 칩의 제1 표면을 보호하기에 충분히 단단할 수 있다. 커버층을 사용하여 센싱 칩이 사용자의 지문을 검출하는 것이 용이하도록 할 수 있으며, 이에 따라 센싱 칩의 제1 표면으로부터 커버층의 표면까지의 거리를 감소시킬 수 있다. 따라서, 패키지 구조는 센싱 칩의 감도에 대한 요구를 줄여 지문 인식 칩의 패키지 구조에 널리 사용될 수 있다. 또한, 구조가 간단하고 조립이 용이하므로 제조 비용이 감소될 수 있다.
결론적으로, 본 발명의 일 실시 예에 따른 패키지 구조에서 기판의 표면은 센싱 칩의 플라스틱 패키징 층을 둘러싸고, 플라스틱 패키징 층 및 센싱 칩의 제1 표면에는 커버 층이 제공될 수 있다. 플라스틱 패키징 층은 커버층을 고정할 수 있으며 커버층을 센싱 칩의 제1 표면에 직접 접착하도록 구성될 수 있다. 커버층은 종래의 유리 기판을 대체할 수 있으며 센싱 칩을 보호하기 위해 사용자 손가락에 직접 접촉될 수있다. 또한, 종래의 유리 기판과 비교하여, 커버층은 얇은 두께와 높은 경도를 가질 수 있으며, 커버층이 얇더라도 커버층은 센싱 칩의 제1 표면을 보호하기에 충분히 단단할 수 있다. 커버층을 사용하여 감지 칩이 사용자 지문을 검출하는 것이 용이하도록 센싱 칩의 제1 표면으로부터 커버층의 표면까지의 거리를 감소시킬 수 있다. 따라서, 패키지 구조는 센싱 칩의 감도에 대한 요구를 줄여 지문 인식 칩의 패키지 구조로 널리 사용될 수 있다. 또한, 구조가 간단하고 조립이 용이하며, 제조 비용을 감소시킬 수 있다.
이상과 본 발명을 설명하였지만, 본 발명은 이에 한정되는지는 아니한다. 당업자는 본 발명의 사상 및 범위를 벗어나지 않고 다양한 변경 및 변형을 행할 수 있다. 따라서 본 발명의 보호 범위는 청구 범위에 의해 정의된다.

Claims (33)

  1. 기판;
    상기 기판에 연결된 센싱 칩으로, 이는
    제1 표면과,
    상기 제1 표면의 맞은편에 위치하며 상기 기판을 향하는 제2 표면과,
    상기 제1 표면에 위치하는 센싱 영역과,
    상기 제1 표면 위에 위치하며 상기 센싱 영역 주위를 둘러싸고 있는 주위 영역과,
    상기 주위 영역에 위치하며 상기 센싱 칩의 측면에 노출되는 엣지 홈, 그리고,
    상기 센싱 칩의 주위영역의 표면에 위치하고, 상기 엣지 홈의 측벽 및 바닥 면에 위치하며, 상기 센싱 영역의 커패시터 구조 또는 인덕터 구조에 의해 출력되는 전기 신호를 처리하도록 구성되는 칩 회로를 포함하고;
    플라스틱 패키징 층으로, 상기 기판위에 위치하고, 상기 센싱 칩을 감싸며 상기 플라스틱 패키징 층의 표면은 상기 센싱 칩의 제1 표면과 동일 평면상에 위치하는 플라스틱 패키지 층; 및
    상기 플라스틱 패키징 층 및 상기 센싱 칩의 제1 표면 위에 위치하는 커버 층을 포함하는 것을 특징으로 하는 칩 패키지 구조.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 플라스틱 패키징 층은 상기 엣지 홈에 위치하고, 상기 센싱 칩의 센싱 영역의 표면과 동일 평면상에 위치하는 것을 특징으로 하는 칩 패키지 구조.
  4. 제 1 항에 있어서,
    제1 패드가 상기 엣지 홈의 바닥에 위치하고, 상기 칩회로는 상기 제1 패드와 전기적으로 연결되는 것을 더 포함하는 칩 패키지 구조.
  5. 제 4 항에 있어서,
    상기 기판은 제1 측면을 포함하고, 상기 기판의 제1 측면에는 제2 패드가 제공되고, 상기 센싱 칩은 상기 제2 패드에 연결되는 것을 특징으로 하는 칩 패키지 구조.
  6. 제 1 항에 있어서,
    상기 기판에는 연결부가 제공되고, 상기 연결부는 상기 센싱 칩을 외부 회로에 전기적으로 연결하는 것을 특징으로 하는 칩 패키지 구조.
  7. 제 5 항에 있어서,
    도전성 와이어를 더 포함하며, 상기 도전성 와이어는 양 끝단이 상기 제 1 패드 및 상기 제 2 패드와 각각 연결되고, 상기 기판의 제1 측면과의 거리가 최대인 상기 도전성 와이어 위의 한점을 정점으로 하고, 상기 정점은 플라스틱 패키징 층의 표면보다 낮은 것을 특징으로 하는 칩 패키지 구조.
  8. 제 5 항에 있어서,
    상기 기판의 제1 측면 위의, 상기 센싱 칩의 측벽의 표면에 위치한 도전층을 더 포함하고, 상기 도전층의 양 끝단은 제1 패드 및 제2 패드와 전기적으로 연결되는 것을 특징으로 하는 칩 패키지 구조.
  9. 제 1 항에 있어서,
    상기 커버층의 두께는 20~100미크론이고, 상기 커버층의 모스 경도는 8H보다 크거나 같으며, 상기 커버층의 유전율은 7보다 크거나 같은 것을 특징으로 하는 칩 패키지 구조.
  10. 제 1 항에 있어서,
    상기 커버층은 적어도 하나의 무기 나노미터 물질 또는 폴리머 물질로 만들어 지는 것을 특징으로 하는 칩 패키지 구조.
  11. 제 10 항에 있어서,
    상기 폴리머 물질은 적어도 하나의 에폭시 수지, 폴리아미드 수지, 벤조사이클로부텐인 수지, 폴리벤즈옥사졸 수지, 폴리부틸렌테레프탈레이드, 폴리카보네이트, 폴리에틸렌 테레프타레이트, 폴리에틸렌, 폴리프로필렌, 폴리올레핀, 폴리우레탄, 폴리올레핀, 폴리에테르술폰, 폴리아미드, 폴리우레탄, 에틸렌비닐아세테이트 혼성 중합체 및 폴리 비닐 알콜을 포함하는 것을 특징으로 하는 칩 패키지 구조.
  12. 제 10 항에 있어서,
    상기 무기 나노미터 물질은 적어도 하나의 알루미늄 산화물 및 코발트 산화물을 포함하는 것을 특징으로 하는 칩 패키지 구조.
  13. 제 1 항에 있어서,
    상기 커버층은 유리 기판을 포함하고, 상기 유리 기판은 6~10의 유전율 및 100~ 300미크론의 두께를 가지거나; 또는 상기 커버층은 세라믹 기판을 포함하고, 상기 세라믹 기판은 20~100의 유전율 및 100~ 200미크론의 두께를 가지는 것을 특징으로 하는 칩 패키지 구조.
  14. 제 1 항에 있어서,
    상기 플라스틱 패키징 층은 폴리머로 구성되는 것을 특징으로 하는 칩 패키지 구조.
  15. 제 14 항에 있어서,
    상기 폴리머는 적어도 하나의 에폭시 수지, 폴리에틸렌, 폴리프로필렌, 폴리올레핀, 폴리아미드. 및 폴리우레탄을 포함하는 것을 특징으로 하는 칩 패키지 구조.
  16. 제 1 항 에 있어서,
    상기 기판에 위치한 보호링을 더 포함하고, 상기 보호링은 상기 센싱칩, 플라스틱 패키징 층 및 커버층을 둘러싸며, 상기 센싱 영역 위의 커버층의 일부분은 보호링으로 부터 노출되는 것을 특징으로 하는 칩 패키지 구조.
  17. 제 16 항에 있어서,
    상기 플라스틱 패키징 층, 센싱 칩 및 커버층을 둘러 싸는 하우징을 더 포함하고, 상기 센싱 영역 위 커버층의 일부분은 상기 하우징으로부터 노출되는 것을 특징으로 하는 칩 패키지 구조.
  18. 기판을 제공하는 단계;
    센싱 칩을 상기 기판에 연결하는 단계로, 여기서 상기 센싱 칩은 제1 표면, 상기 제1 표면의 맞은편에 위치하는 제2 표면, 상기 제1 표면에 위치한 센싱 영역, 및 상기 제1 표면에 위치하고 상기 센싱 영역을 감싸는 주위 영역을 포함하고, 상기 센싱 칩의 제2 표면은 기판을 향하는 단계;
    상기 센싱 칩의 주위 영역에 엣지 홈을 형성하는 단계로, 여기서 상기 엣지 홈은 상기 센싱 칩의 측면으로부터 노출되는 단계;
    상기 주위 영역의 표면 및 상기 엣지 홈의 측벽과 바닥 면의 위에 칩 회로를 형성하는 단계로, 상기 칩 회로는 상기 센싱 영역에서의 커패시터 구조 또는 인덕터 구조에 의해 출력되는 전기 신호를 처리하도록 구성하는 단계;
    플라스틱 패키징 층을 상기 기판위에 형성하는 단계로, 상기 플라스틱 패키징 층의 표면은 상기 센싱 칩의 제1 표면과 동일 평면상에 위치하는 단계; 및
    커버 층을 상기 플라스틱 패키징 층 및 상기 센싱 칩의 제1 표면 위에 형성하는 단계를 포함하는 것을 특징으로 하는 칩 패키징 방법.
  19. 제 18 항에 있어서,
    상기 커버층의 두께는 20~100미크론이고, 상기 커버층의 모스 경도는 8H보다 크거나 같으며, 상기 커버층의 유전율은 7보다 크거나 같은 것을 특징으로 하는 칩 패키징 방법.
  20. 제 18 항에 있어서,
    상기 플라스틱 패키징 층은 폴리머 물질로 구성되는 것을 특징으로 하는 칩 패키징 방법.
  21. 제 20 항에 있어서,
    상기 플라스틱 패키징 층이 전사 주입 공정, 스크린 인쇄 공정, 스핀 코팅 공정 또는 스프레이 코팅 공정에 의하여 형성되는 것을 특징으로 하는 칩 패키징 방법.
  22. 제 18 항에 있어서,
    상기 커버층은 적어도 하나의 무기 나노미터 물질 또는 폴리머 물질로 만들어 지는 것을 특징으로 하는 칩 패키징 방법.
  23. 제 22 항에 있어서,
    상기 폴리머 물질은 적어도 하나의 에폭시 수지, 폴리아미드 수지, 벤조사이클로부텐인 수지, 폴리벤즈옥사졸 수지, 폴리부틸렌테레프탈레이드, 폴리카보네이트, 폴리에틸렌 테레프타레이트, 폴리에틸렌, 폴리프로필렌, 폴리올레핀, 폴리우레탄, 폴리올레핀, 폴리에테르술폰, 폴리아미드, 폴리우레탄, 에틸렌비닐아세테이트 혼성 중합체 및 폴리 비닐 알콜을 포함하는 것을 특징으로 하는 칩 패키징 방법.
  24. 제 23 항에 있어서,
    상기 커버층이 스크린 인쇄 공정, 스핀 코팅 공정 또는 스프레이 코팅 공정에 의하여 형성되는 것을 특징으로 하는 칩 패키징 방법.
  25. 제 22 항에 있어서,
    상기 무기 나노미터 물질은 적어도 하나의 알루미늄 산화물 및 코발트 산화물을 포함하는 것을 특징으로 하는 칩 패키징 방법.
  26. 제 25 항에 있어서,
    상기 커버층은 화학 증착 공정, 물리 증착 공정, 원자층 증착 공정, 스크린 인쇄 공정, 스핀 코팅 공정 또는 스프레이 코팅 공정에 의하여 형성되는 것을 특징으로 하는 칩 패키징 방법.
  27. 제 18 항에 있어서,
    상기 센싱 칩이 상기 기판에 연결되기 전에, 상기 기판의 제1 측면 위에 제1 접착층 또는 상기 센싱칩에 제2 측면을 형성하는 단계; 및
    상기 제1 접착층을 통해 상기 센싱 칩을 상기 기판의 제1 측면에 고정하는 단계를 더 포함하는 것을 특징으로 하는 칩 패키징 방법.
  28. 제 18 항에 있어서,
    상기 플라스틱 패키징 층 위와 상기 센싱 칩의 제1 표면위에 제2 접착층을 형성하는 단계; 및
    상기 제2 접착층 위에 커버 층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 칩 패키징 방법.
  29. 삭제
  30. 제 18 항에 있어서,
    상기 플라스틱 패키징 층은 상기 엣지 홈의 내부에 형성되며, 상기 센싱 칩의 센싱 영역의 표면과 동일 평면상에 위치하는 것을 특징으로 하는 칩 패키징 방법.
  31. 제 18 항에 있어서,
    상기 엣지 홈의 바닥 면에 제1 패드를 형성하고, 상기 칩 회로는 상기 제1 패드에 전기적으로 연결되는 단계를 더 포함하는 것을 특징으로 하는 칩 패키징 방법.
  32. 제 31 항에 있어서,
    상기 기판은 제1 측면을 포함하고 상기 기판의 제1 측면에는 제2 패드가 제공되며,
    상기 플라스틱 패키징 층이 형성되기 전에 도전성 와이어를 형성하는 단계를 더 포함하고, 상기 도전성 와이어의 양 끝단은 제1 패드 및 제2 패드에 개별적으로 연결되고, 상기 기판의 제1 측면과의 거리가 최대인 상기 도전성 와이어 위의 한점을 정점으로 하고, 상기 정점은 플라스틱 패키징 층의 표면보다 낮은 것을 특징으로 하는 칩 패키징 방법.
  33. 제 31 항에 있어서,
    상기 기판은 제1 측면을 포함하며 상기 기판의 제1 측면에는 제2 패드가 제공되고,
    상기 센싱 칩의 측벽의 위, 상기 기판의 제1 측벽의 위, 상기 엣지 홈의 내부에 도전층이 형성되는 단계를 더 포함하고, 상기 도전층의 양 끝단은 각각 제1 패드 및 제2 패드와 전기적으로 연결되는 것을 특징으로 하는 칩 패키징 방법.
KR1020177009731A 2014-09-12 2015-09-10 칩 패키징 방법 및 패키지 구조 KR101974011B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201410465882.9A CN104201116B (zh) 2014-09-12 2014-09-12 指纹识别芯片封装方法和封装结构
CN201410465882.9 2014-09-12
PCT/CN2015/089304 WO2016037574A1 (zh) 2014-09-12 2015-09-10 芯片封装方法和封装结构

Publications (2)

Publication Number Publication Date
KR20170051515A KR20170051515A (ko) 2017-05-11
KR101974011B1 true KR101974011B1 (ko) 2019-04-30

Family

ID=52086389

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177009731A KR101974011B1 (ko) 2014-09-12 2015-09-10 칩 패키징 방법 및 패키지 구조

Country Status (5)

Country Link
US (1) US10090217B2 (ko)
KR (1) KR101974011B1 (ko)
CN (1) CN104201116B (ko)
TW (1) TWI672749B (ko)
WO (1) WO2016037574A1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104201116B (zh) 2014-09-12 2018-04-20 苏州晶方半导体科技股份有限公司 指纹识别芯片封装方法和封装结构
CN104637892B (zh) * 2015-01-27 2017-11-24 华进半导体封装先导技术研发中心有限公司 指纹识别模组的封装结构及其封装方法
CN104779222B (zh) * 2015-04-10 2017-11-03 华进半导体封装先导技术研发中心有限公司 生物识别模组结构与制作方法
CN104851853A (zh) * 2015-05-19 2015-08-19 苏州晶方半导体科技股份有限公司 指纹识别芯片的封装结构及封装方法
CN104850840A (zh) * 2015-05-19 2015-08-19 苏州晶方半导体科技股份有限公司 芯片封装方法和芯片封装结构
KR102070665B1 (ko) * 2015-09-02 2020-01-29 차이나 와퍼 레벨 씨에스피 씨오., 엘티디. 패키지 구조 및 패키징 방법
CN106650552B (zh) * 2015-10-30 2019-09-13 深圳指芯智能科技有限公司 一种指纹识别传感器用金属环及其制备方法和应用
CN105428339A (zh) * 2015-12-01 2016-03-23 华天科技（西安）有限公司 一种防静电的指纹传感芯片封装结构及制造方法
CN105489588B (zh) * 2015-12-04 2019-05-31 苏州迈瑞微电子有限公司 传感器封装结构及其制备方法
TWI582678B (zh) * 2015-12-30 2017-05-11 晨星半導體股份有限公司 電容感測裝置、指紋感測裝置與電容感測裝置製造方法
TW201730809A (zh) * 2016-02-19 2017-09-01 致伸科技股份有限公司 指紋辨識模組及其製造方法
CN107423660A (zh) * 2016-05-24 2017-12-01 比亚迪股份有限公司 指纹识别装置、指纹识别方法和终端设备
TWI622937B (zh) * 2016-06-22 2018-05-01 致伸科技股份有限公司 電容式指紋辨識模組
CN109416746B (zh) * 2016-07-01 2022-04-05 华为技术有限公司 一种防水指纹识别模组和电子设备
CN108701208B (zh) 2016-11-07 2022-05-06 深圳市汇顶科技股份有限公司 指纹识别模组及指纹识别芯片封装结构
CN106653616A (zh) * 2016-11-22 2017-05-10 苏州晶方半导体科技股份有限公司 指纹传感芯片的封装方法以及封装结构
CN106653707A (zh) * 2016-12-12 2017-05-10 苏州科阳光电科技有限公司 一种指纹识别模组及其封装方法
CN106653708A (zh) * 2016-12-12 2017-05-10 苏州科阳光电科技有限公司 一种指纹识别模组及其封装方法
CN106972007A (zh) * 2016-12-23 2017-07-21 创智能科技股份有限公司 具有抗静电结构的指纹感测辨识装置
CN107636687B (zh) * 2017-01-19 2021-09-07 深圳市汇顶科技股份有限公司 一种指纹识别装置
EP3432195A4 (en) * 2017-02-10 2019-06-12 Shenzhen Goodix Technology Co., Ltd. BIOSENSOR
CN106897712B (zh) * 2017-03-13 2020-01-14 Oppo广东移动通信有限公司 指纹模组、显示屏和移动终端
TWI642158B (zh) * 2017-07-21 2018-11-21 致伸科技股份有限公司 指紋感測晶片封裝結構
TWI627720B (zh) * 2017-08-25 2018-06-21 致伸科技股份有限公司 指紋感測晶片封裝結構
WO2019103676A1 (en) * 2017-11-24 2019-05-31 Fingerprint Cards Ab Ultra-thin fingerprint sensor component and manufacturing method
CN113343829B (zh) * 2019-05-29 2024-04-09 深圳市汇顶科技股份有限公司 指纹识别装置和电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101301063B1 (ko) * 2013-07-05 2013-08-28 (주)드림텍 고유전율 재료를 이용한 지문인식 홈키 제조방법 및 지문인식 홈키 구조
US20140084425A1 (en) * 2012-09-27 2014-03-27 Apple Inc. Perimeter trench sensor array package

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4160851B2 (ja) 2003-03-31 2008-10-08 富士通株式会社 指紋認識用半導体装置
CA2626526C (en) * 2005-10-18 2013-03-19 Authentec, Inc. Finger sensor including flexible circuit and associated methods
CN101047153A (zh) * 2006-03-29 2007-10-03 祥群科技股份有限公司 半导体集成电路芯片及其形成方法
CN101188202A (zh) * 2006-11-15 2008-05-28 矽品精密工业股份有限公司 感测式封装件及其制造方法
TWI368282B (en) * 2007-05-07 2012-07-11 Siliconware Precision Industries Co Ltd Sensor-type semiconductor device and manufacturing method thereof
JP4450031B2 (ja) * 2007-08-22 2010-04-14 株式会社デンソー 半導体部品
TW200950017A (en) 2008-05-19 2009-12-01 Lightuning Tech Inc Sensing apparatus with packaging material as sensing protection layer and method of manufacturing the same
KR20100088514A (ko) * 2009-01-30 2010-08-09 주식회사 하이닉스반도체 반도체 패키지
US20110156240A1 (en) * 2009-12-31 2011-06-30 Stmicroelectronics Asia Pacific Pte. Ltd. Reliable large die fan-out wafer level package and method of manufacture
KR101503183B1 (ko) * 2010-06-18 2015-03-16 오쎈테크, 인코포레이티드 감지 영역 위에 캡슐화 층을 포함하는 핑거 센서 및 관련 방법
US8409922B2 (en) 2010-09-14 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming leadframe interposer over semiconductor die and TSV substrate for vertical electrical interconnect
JP5602095B2 (ja) 2011-06-09 2014-10-08 三菱電機株式会社 半導体装置
EP2573804A1 (en) * 2011-09-21 2013-03-27 Nxp B.V. Integrated circuit with sensor and manufacturing method thereof
US9257980B2 (en) * 2011-10-06 2016-02-09 Microchip Technology Incorporated Measuring capacitance of a capacitive sensor with a microcontroller having digital outputs for driving a guard ring
US9030440B2 (en) * 2012-05-18 2015-05-12 Apple Inc. Capacitive sensor packaging
CN203521394U (zh) * 2013-09-18 2014-04-02 苏州晶方半导体科技股份有限公司 芯片封装结构
CN103793689B (zh) * 2014-01-27 2017-06-06 南昌欧菲光科技有限公司 指纹识别传感器封装结构、电子设备及指纹识别传感器的制备方法
CN104051366B (zh) * 2014-07-01 2017-06-20 苏州晶方半导体科技股份有限公司 指纹识别芯片封装结构和封装方法
CN104051368A (zh) * 2014-07-01 2014-09-17 苏州晶方半导体科技股份有限公司 指纹识别芯片封装结构和封装方法
CN204179070U (zh) * 2014-09-12 2015-02-25 苏州晶方半导体科技股份有限公司 指纹识别芯片封装结构
CN104201116B (zh) * 2014-09-12 2018-04-20 苏州晶方半导体科技股份有限公司 指纹识别芯片封装方法和封装结构
CN104600055A (zh) * 2014-12-30 2015-05-06 华天科技（西安）有限公司 一种指纹识别传感器件
CN104850840A (zh) 2015-05-19 2015-08-19 苏州晶方半导体科技股份有限公司 芯片封装方法和芯片封装结构

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140084425A1 (en) * 2012-09-27 2014-03-27 Apple Inc. Perimeter trench sensor array package
KR101301063B1 (ko) * 2013-07-05 2013-08-28 (주)드림텍 고유전율 재료를 이용한 지문인식 홈키 제조방법 및 지문인식 홈키 구조

Also Published As

Publication number Publication date
CN104201116A (zh) 2014-12-10
US20170287797A1 (en) 2017-10-05
TWI672749B (zh) 2019-09-21
US10090217B2 (en) 2018-10-02
CN104201116B (zh) 2018-04-20
TW201611137A (zh) 2016-03-16
KR20170051515A (ko) 2017-05-11
WO2016037574A1 (zh) 2016-03-17

Similar Documents

Publication Publication Date Title
KR101974011B1 (ko) 칩 패키징 방법 및 패키지 구조
KR101878695B1 (ko) 지문 인식 칩 패키징 구조 및 패키징 방법
KR101881040B1 (ko) 지문 인식 칩 패키징 구조 및 패키징 방법
KR101911710B1 (ko) 지문 인식 칩 패키징 구조 및 패키징 방법
KR101963395B1 (ko) 웨이퍼 레벨 칩 패키지 구조 및 패키징 방법
US20180129848A1 (en) Chip packaging structure and packaging method
US20180108585A1 (en) Chip packaging structure and packaging method
US20180114048A1 (en) Chip packaging method and chip packaging structure
CN204029787U (zh) 指纹识别芯片封装结构
CN204029789U (zh) 指纹识别芯片封装结构
CN204179070U (zh) 指纹识别芯片封装结构
CN204179071U (zh) 晶圆级指纹识别芯片封装结构

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant