KR101878695B1 - 지문 인식 칩 패키징 구조 및 패키징 방법 - Google Patents

지문 인식 칩 패키징 구조 및 패키징 방법 Download PDF

Info

Publication number
KR101878695B1
KR101878695B1 KR1020177001840A KR20177001840A KR101878695B1 KR 101878695 B1 KR101878695 B1 KR 101878695B1 KR 1020177001840 A KR1020177001840 A KR 1020177001840A KR 20177001840 A KR20177001840 A KR 20177001840A KR 101878695 B1 KR101878695 B1 KR 101878695B1
Authority
KR
South Korea
Prior art keywords
sensing
chip
plastic packaging
packaging layer
substrate
Prior art date
Application number
KR1020177001840A
Other languages
English (en)
Other versions
KR20170021319A (ko
Inventor
지치 왕
치옹 위
웨이 왕
Original Assignee
차이나 와퍼 레벨 씨에스피 씨오., 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 차이나 와퍼 레벨 씨에스피 씨오., 엘티디. filed Critical 차이나 와퍼 레벨 씨에스피 씨오., 엘티디.
Publication of KR20170021319A publication Critical patent/KR20170021319A/ko
Application granted granted Critical
Publication of KR101878695B1 publication Critical patent/KR101878695B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1306—Sensors therefor non-optical, e.g. ultrasonic or capacitive sensing
    • G06K9/00006—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/1365—Matching; Classification
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/1365—Matching; Classification
    • G06V40/1376—Matching features related to ridge properties or fingerprint texture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45184—Tungsten (W) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
  • Image Input (AREA)

Abstract

본 발명의 지문 인식 칩 패키징 구조 및 패키징 방법 패키징 구조는: 기판 표면이 제공되는 기판(200); 기판(200)의 표면 상에 커플링되는 센서 칩(201) - 센서 칩(201)에는 제 1 표면(210) 및 제 1 표면(210)에 대향하는 제 2 표면(220)이 제공되고, 센서 칩(201)의 제 1 표면(210)에는 센싱 영역(211)이 제공되고, 센서 칩(201)의 제 2 표면(220)은 기판(200)의 표면 상에 배열됨; 및 기판(200)의 표면 상에 그리고 센서 칩(201)의 표면 상에 배열되는 라미네이션 층(203)을 포함하고, 라미네이션 층(203)은 센서 칩(201)의 센싱 영역(211)의 표면을 피복하고, 센싱 영역(211)의 표면에 위치되는 라미네이션 층(203) 부분은 미리 설정된 두께이고, 라미네이션 층(203)의 재료는 폴리머이다. 패키징 구조는 센서 칩의 감도에 대한 감소된 요건들을 허용하고, 따라서 적용 범위를 확대시킨다.

Description

지문 인식 칩 패키징 구조 및 패키징 방법{FINGERPRINT RECOGNITION CHIP PACKAGING STRUCTURE AND PACKAGING METHOD}
본 개시는, 2014년 7월 1일 중국 국가 지적 재산권 국에 출원되고 발명의 명칭이 "FINGERPRINT RECOGNITION CHIP PACKAGING STRUCTURE AND PACKAGING METHOD"인 중국 특허 출원 제 201410310106.1호에 대해 우선권을 주장하며, 상기 출원은 그 전체가 참조로 본원에 통합된다.
본 개시는 반도체 제조 기술 분야에 관한 것이고, 특히 지문 인식 칩에 대한 패키지 구조 및 패키징 방법에 관한 것이다.
현대 사회의 진보에 따라, 개인 아이덴티티 식별 및 개인 정보 보안의 중요성에 대한 관심이 점차 증가하고 있다. 인간 지문의 고유성 및 불변성으로 인해, 지문 인식 기술은 높은 보안성 및 높은 신뢰성을 갖고, 사용하기에 간단하고 편리하다. 그 결과, 지문 인식 기술은 개인 정보 보안 보호의 다양한 분야들에 널리 적용된다. 과학 및 기술의 지속적인 발전으로, 다양한 전자 제품들의 정보 보안 문제는 항상 기술 개발에 대한 초점 포인트들 중 하나이다. 특히 모바일 폰, 랩탑 컴퓨터, 태블릿 컴퓨터, 디지털 카메라와 같은 모바일 단말들의 경우, 정보 보안에 대한 요건이 매우 시급하다.
종래의 지문 인식 디바이스는 용량성(전계) 방식 또는 유도성 방식으로 센싱을 구현할 수 있다. 지문 인식 디바이스는 사용자의 지문을 추출하고, 사용자의 지문을, 출력을 위해 전기적 신호로 변환함으로써 사용자의 지문 정보를 획득한다. 구체적으로, 종래의 지문 인식 디바이스의 개략적 단면도인 도 1을 참조한다. 지문 인식 디바이스는, 기판(100), 기판(100)의 표면에 커플링된 지문 인식 칩(101) 및 지문 인식 칩(101)의 표면을 피복하는 유리 기판(102)을 포함한다.
용량성 지문 인식 칩이 예로 취해진다. 지문 인식 칩(101)은 하나 이상의 커패시터 플레이트들을 포함한다. 사용자의 손가락의 표피 또는 피하층은 상승된 융기(ridge)들 및 오목한 골짜기(valley)를 포함하고, 사용자의 손가락(103)이 유리 기판(102)의 표면에 접촉하는 경우, 융기들과 지문 인식 칩(101) 사이의 거리들은 골짜기들과 지문 인식 칩(101) 사이의 거리들과는 상이하다. 따라서, 사용자의 손가락(103)의 융기들과 커패시터 플레이트들 사이의 커패시턴스 값들은, 사용자의 손가락(103)의 골짜기들과 커패시터 플레이트들 사이의 커패시턴스 값들과는 상이하다. 지문 인식 칩(101)은 상이한 커패시턴스 값들을 획득하고, 그 커패시턴스 값들을 대응하는 전기적 신호들로 변환하고 전기적 신호들을 출력할 수 있다. 지문 인식 디바이스는 수신된 전기적 신호들을 수집한 후 사용자의 지문 정보를 획득할 수 있다.
실제로, 종래의 지문 인식 디바이스는, 지문 인식 디바이스의 제조 및 적용을 제한하는 지문 인식 칩의 감도에 대해 높은 요건을 갖는다.
본 개시에 따라 지문 인식 칩에 대한 패키지 구조 및 패키징 방법이 제공되고, 패키지 구조는 센싱 칩의 감도에 대해 감소된 요건을 갖고, 따라서 더 광범위하게 적용가능하다.
상기 문제를 해결하기 위해, 본 개시에 따른 지문 인식 칩에 대한 패키지 구조가 제공된다. 패키지 구조는 기판 표면을 포함하는 기판을 포함한다. 패키지 구조는 기판 표면에 커플링되는 센싱 칩을 더 포함한다. 센싱 칩은 제 1 표면 및 제 1 표면에 대향하는 제 2 표면을 포함한다. 센싱 칩의 제 1 표면은 센싱 영역을 포함한다. 센싱 칩의 제 2 표면은 기판 표면 상에 위치된다. 패키지 구조는 기판 표면 및 센싱 칩의 제 1 표면 상에 위치되는 플라스틱 패키징 층을 더 포함한다. 플라스틱 패키징 층은 센싱 칩의 센싱 영역의 표면을 피복한다. 센싱 영역 상에 위치된 플라스틱 패키징 층의 표면은 평탄하다. 센싱 영역의 표면 상에 위치된 플라스틱 패키징 층 부분은 미리 설정된 두께를 갖는다. 플라스틱 패키징 층은 폴리머로 형성된다.
선택적으로, 센싱 영역의 표면 상에 위치된 플라스틱 패키징 층 부분의 미리 설정된 두께는 20 미크론 내지 100 미크론의 범위일 수 있다.
선택적으로, 미리 설정된 두께의 공차는 -10% 내지 +10%의 범위일 수 있다.
선택적으로, 플라스틱 패키징 층은 8H 이상의 모스(Mohs) 경도 및 7 이상의 유전 상수를 가질 수 있다.
선택적으로, 플라스틱 패키징 층은 에폭시 수지, 폴리이미드 수지, 벤조시클로부텐 수지, 폴리벤조옥사졸 수지, 폴리부틸렌 테레프탈레이트, 폴리카보네이트, 폴리에틸렌 테레프탈레이트, 폴리에틸렌, 폴리프로필렌, 폴리올레핀, 폴리우레탄, 폴리올레핀, 폴리에테르술폰, 폴리아미드, 폴리우레탄, 에틸렌 비닐 아세테이트 코폴리머 또는 폴리비닐 알콜로 형성될 수 있다.
선택적으로, 센싱 칩의 제 1 표면은 센싱 영역을 둘러싸는 둘레 영역을 더 포함할 수 있다.
선택적으로, 센싱 칩은 둘레 영역에 위치된 에지 그루브를 더 포함할 수 있다. 에지 그루브는 센싱 칩의 측벽으로부터 노출될 수 있다. 센싱 칩은 센싱 칩의 둘레 영역 상에 위치된 칩 회로를 더 포함할 수 있다. 칩 회로는 센싱 칩의 둘레 영역의 표면 상에 그리고 측벽의 표면 및 에지 그루브의 바닥 표면 상에 위치될 수 있다. 제 1 접속 단자가 에지 그루브의 바닥에 제공될 수 있고, 칩 회로는 제 1 접속 단자에 접속될 수 있다.
선택적으로, 에지 그루브는 센싱 영역을 둘러싸는 연속적 그루브일 수 있다. 또는, 에지 그루브는 센싱 영역을 둘러싸는 몇몇 이산적 그루브들을 포함할 수 있다.
선택적으로, 제 2 접속 단자가 기판 표면 상에 제공될 수 있다.
선택적으로, 패키지 구조는 전도성 와이어를 더 포함할 수 있다. 전도성 와이어의 2개의 단부들은 제 1 접속 단자 및 제 2 접속 단자에 각각 접속될 수 있다.
선택적으로, 패키지 구조는, 센싱 칩의 측벽의 표면 상에, 기판 표면 상에 및 에지 그루브에 위치된 전도층을 더 포함할 수 있다. 전도층의 2개의 단부들은 제 1 접속 단자 및 제 2 접속 단자에 각각 접속될 수 있다.
선택적으로, 패키지 구조는 센싱 칩과 기판 사이에 위치된 제 1 본딩 층을 더 포함할 수 있다.
선택적으로, 센싱 칩은 센싱 칩을 통해 연장되는 전도성 플러그를 더 포함할 수 있다. 전도성 플러그는 센싱 칩의 제 2 표면으로부터 노출될 수 있고, 전도성 플러그의 일 단부는 제 1 접속 단자에 접속될 수 있다. 센싱 칩은, 센싱 칩의 제 2 표면으로부터 노출되는 전도성 플러그의 최상부 상에 위치된 솔더 층을 더 포함할 수 있다. 솔더 층은 제 2 접속 단자의 표면에 용접될 수 있다.
선택적으로, 패키지 구조는 기판 표면 상에 위치된 보호 링을 더 포함할 수 있다. 보호 링은 센싱 칩 및 플라스틱 패키징 층을 둘러쌀 수 있다.
선택적으로, 보호 링은 금속으로 형성될 수 있고, 보호 링은 기판을 통해 접지될 수 있다.
선택적으로, 패키지 구조는 플라스틱 패키징 층, 센싱 칩 및 보호 링을 둘러싸는 하우징을 더 포함할 수 있다. 센싱 영역의 표면 상에 위치하는 플라스틱 패키징 층은 하우징으로부터 노출될 수 있고, 플라스틱 패키징 층의 색상은 하우징의 색상과 동일할 수 있다.
선택적으로, 패키지 구조는 플라스틱 패키징 층 및 센싱 칩을 둘러싸는 하우징을 더 포함할 수 있다. 센싱 영역의 표면 상에 위치하는 플라스틱 패키징 층은 하우징으로부터 노출될 수 있고, 플라스틱 패키징 층의 색상은 하우징의 색상과 동일할 수 있다.
선택적으로, 기판은 강성 기판 또는 가요성 기판일 수 있고, 기판의 단부는 센싱 칩을 외부 회로에 전기 접속시키도록 구성되는 접속부를 포함할 수 있다.
따라서, 본 개시에 따라 전술된 구조들 중 임의의 구조를 형성하기 위한 패키징 방법이 제공된다. 방법은 기판을 제공하는 단계를 포함한다. 기판은 기판 표면을 포함한다. 방법은 기판 표면에 센싱 칩을 커플링하는 단계를 더 포함한다. 센싱 칩은 제 1 표면 및 제 1 표면에 대향하는 제 2 표면을 포함한다. 센싱 칩의 제 1 표면은 센싱 영역을 포함한다. 센싱 칩의 제 2 표면은 기판 표면 상에 위치된다. 방법은, 기판 표면 및 센싱 칩의 제 1 표면 상에 플라스틱 패키징 층을 형성하는 단계를 더 포함한다. 플라스틱 패키징 층은 센싱 칩의 센싱 영역의 표면을 피복한다. 센싱 영역 상에 형성된 플라스틱 패키징 층의 표면은 평탄하다. 센싱 영역의 표면 상에 위치된 플라스틱 패키징 층 부분은 미리 설정된 두께를 갖는다.
선택적으로, 플라스틱 패키징 층을 형성하기 위한 프로세스는 사출 성형 프로세스, 트랜스퍼 성형 프로세스 또는 스크린 프린팅 프로세스를 포함할 수 있다.
종래 기술에 비해 본 개시의 기술적 솔루션들은 하기 이점들을 갖는다.
본 개시에 따른 패키지 구조에서, 센싱 칩의 제 2 표면은 기판 표면에 커플링되고, 센싱 칩의 제 1 표면은 센싱 영역을 포함하고, 센싱 영역은 사용자 지문을 추출하도록 구성된다. 기판 표면 및 센싱 칩의 제 1 표면 상에 위치된 플라스틱 패키징 층은 센싱 칩의 센싱 영역의 표면을 피복한다. 센싱 영역의 표면 상에 위치된 플라스틱 패키징 층은 센싱 영역을 보호할 수 있다. 센싱 영역에 위치된 플라스틱 패키징 층의 표면 상에 사용자의 손가락이 놓이는 경우 센싱 영역은 사용자의 지문을 추출할 수 있고, 센싱 칩은 사용자의 지문을 전기적 신호로 변환하고 전기적 신호를 출력할 수 있다. 플라스틱 패키징 층은 폴리머로 형성된다. 폴리머는 양호한 연성, 양호한 가요성 및 높은 피복 성능을 갖고, 따라서 플라스틱 패키징 층은 작은 두께를 갖고 센싱 칩을 보호하기에 충분한 높은 경도를 갖는다. 또한, 플라스틱 패키징 층의 표면과 센싱 칩 사이의 거리가 감소되고, 이것은, 센싱 칩이 사용자의 지문을 검출하는 것을 용이하게 한다. 따라서, 패키지 구조는 센싱 칩의 감도에 대한 감소된 요건을 갖고, 따라서 지문 인식 칩에 대한 패키지 구조는 보다 광범위하게 적용가능하다.
또한, 플라스틱 패키징 층이 폴리머로 형성되기 때문에, 플라스틱 패키징 층으로 센싱 영역을 보호함으로써 패키지 구조의 제조 비용이 감소된다. 플라스틱 패키징 층은 기판 표면 및 센싱 영역 이외의 센싱 칩의 표면의 다른 부분들의 표면들 상에 위치된다. 플라스틱 패키징 층은 센싱 칩을 패키징하고 센싱 칩을 기판 표면에 고정시키도록 구성된다. 플라스틱 패키징 층은 또한 센싱 영역을 보호할 수 있고, 사용자의 손가락에 의해 직접 접촉되도록 구성된다. 따라서, 지문 인식 칩에 대한 패키지 구조는 간단하다.
또한, 센싱 영역의 표면 상에 위치된 플라스틱 패키징 층의 부분의 미리 설정된 두께는 20 미크론 내지 100 미크론의 범위이고, 플라스틱 패키징 층은 8H 이상의 모스 경도를 갖는다. 센싱 영역의 표면 상에 위치된 플라스틱 패키징 층의 두께는 작지만, 플라스틱 패키징 층의 경도는, 센싱 영역이 손상되는 것을 방지할 수 있을 만큼 높다. 또한, 센싱 영역이 플라스틱 패키징 층의 표면에 접촉하는 사용자의 지문을 검출하는 것이 더 용이하고, 이것은, 센싱 칩의 감도에 대한 요건을 낮춘다.
플라스틱 패키징 층은 7 이상의 유전 상수를 갖는다. 플라스틱 패키징 층의 유전 상수가 크기 때문에, 플라스틱 패키징 층은 큰 전기 절연 용량을 갖고, 따라서, 플라스틱 패키징 층은 센싱 영역을 보호하기 위한 큰 용량을 갖는다. 센싱 영역의 표면에 위치된 플라스틱 패키징 층의 두께가 얇은 경우에도, 사용자의 손가락과 센싱 영역 사이의 커패시턴스 값들은 검출가능한 범위 내에 있다.
또한, 보호 링이 기판 표면 상에 또한 제공되고, 보호 링은 센싱 칩 및 플라스틱 패키징 층을 둘러싼다. 보호 링은, 센싱 칩에 대한 정전기 보호를 제공하거나, 센싱 영역에 의해 검출되는 사용자의 지문 데이터의 정확도에서의 감소를 회피하거나, 또는 센싱 칩에 의해 출력되는 신호 잡음을 제거하도록 구성되어, 센싱 칩에 의해 데이터가 검출되고 신호가 센싱 칩에 의해 더 정확하게 출력되는 것을 보장한다.
본 개시에 따른 패키징 방법에서, 센싱 칩의 제 1 표면은 사용자의 지문을 추출하도록 구성된 센싱 영역을 포함하고, 플라스틱 패키징 층은 기판 표면 및 센싱 칩의 표면 상에 형성되고, 센싱 영역의 표면을 피복한다. 플라스틱 패키징 층은 센싱 칩의 센싱 영역을 보호하도록 구성된다. 센싱 영역 상에 위치된 플라스틱 패키징 층의 표면 상에 사용자의 손가락이 놓이는 경우 지문 검출이 수행될 수 있다. 플라스틱 패키징 층은 센싱 칩을 패키징하고 센싱 칩을 기판 표면 상에 고정시키도록 구성된다. 플라스틱 패키징 층은 폴리머로 형성된다. 폴리머는 양호한 연성, 양호한 가요성 및 높은 피복 성능을 갖고, 따라서 센싱 영역의 표면 상에 형성된 플라스틱 패키징 층은 작은 두께를 갖고 센싱 칩을 보호하기에 충분한 높은 경도를 갖는다. 또한, 플라스틱 패키징 층의 표면과 센싱 칩 사이의 거리가 감소되고, 이것은, 센싱 영역이 사용자의 지문 데이터를 획득하는 것을 용이하게 한다. 형성된 패키지 구조는 센싱 칩의 감도에 대한 감소된 요건을 갖고, 따라서 패키지 방법은 보다 광범위하게 적용가능하다. 또한, 플라스틱 패키징 층이 센싱 영역을 보호할 뿐만 아니라 센싱 칩을 패키징하기 때문에, 센싱 칩을 패키징하기 위한 프로세스는 단순화된다. 추가로, 플라스틱 패키징 층이 폴리머로 형성되기 때문에, 플라스틱 패키징 층은 감소된 비용을 갖고, 이는, 패키지 구조를 제조하기 위한 비용을 감소시킨다.
도 1은 종래의 지문 인식 디바이스의 개략적 단면도이다.
도 2는 본 개시의 바람직한 실시예에 따른 지문 인식 칩에 대한 패키지 구조의 개략도이다.
도 3은 본 개시의 다른 바람직한 실시예에 따른 지문 인식 칩에 대한 패키지 구조의 개략도이다.
도 4는 본 개시의 다른 바람직한 실시예에 따른 지문 인식 칩에 대한 패키지 구조의 개략도이다.
도 5는 본 개시의 다른 바람직한 실시예에 따른 지문 인식 칩에 대한 패키지 구조의 개략도이다.
도 6은 본 개시의 다른 바람직한 실시예에 따른 지문 인식 칩에 대한 패키지 구조의 개략도이다.
도 7 내지 도 10은 본 개시의 실시예들에 따른 지문 인식 칩에 대한 패키징 방법을 예시하는 개략적 단면도들이다.
배경에서 설명된 바와 같이, 종래의 지문 인식 디바이스는 지문 인식 칩의 감도에 대해 높은 요건을 갖고, 제조 및 적용에서 제한된다.
도 1을 참조한다. 지문 인식 칩(101)의 표면은 유리 기판(102)으로 피복된다. 유리 기판(102)은 지문 인식 칩(101)을 보호하도록 구성된다. 사용자의 손가락(103)이 유리 기판(102)에 직접 접촉할 것이기 때문에, 유리 기판(102)이 충분한 보호 능력을 갖도록 보장하기 위해 유리 기판(102)의 두께는 커진다. 실제로는, 유리 기판(102)의 두께가 두껍기 때문에, 지문 인식 칩(101)은 사용자의 지문의 정확한 추출을 보장하기 위해 높은 감도를 갖도록 요구된다. 고감도의 지문 인식 칩은 제조하기 어렵고 높은 제조 비용을 갖고, 따라서 제조 및 적용에서 제한된다.
구체적으로, 용량성 지문 인식 디바이스가 예로 취해진다. 사용자의 손가락(103)이 유리 기판(102)의 표면 상에 놓이는 경우, 사용자의 손가락(103)과 지문 인식 칩(101)의 커패시터 플레이트 사이에 커패시터가 형성된다. 사용자의 손가락(103) 및 커패시터 플레이트는 커패시터의 2 개의 전극들이고, 유리 기판(102)은 커패시터의 2 개의 전극들 사이의 유전체이다. 유리 기판(102)의 두께가 두껍기 때문에, 사용자의 손가락(103)과 커패시터 플레이트 사이의 커패시턴스 값은 크다. 사용자의 손가락(103)의 융기와 골짜기 사이의 높이 차이는 작고, 따라서 융기와 커패시터 플레이트 사이의 커패시턴스 값과, 골짜기와 커패시터 플레이트 사이의 커패시턴스 값간의 차이는 매우 작다. 커패시턴스 값들 사이의 차이를 정확하게 검출하기 위해, 지문 인식 칩(101)은 높은 감도를 갖도록 요구된다.
상기 문제를 해결하기 위해, 본 개시에 따른 지문 인식 칩에 대한 패키지 구조 및 패키징 방법이 제공된다. 패키지 구조에서, 센싱 칩의 센싱 영역의 표면은 플라스틱 패키징 층으로 피복된다. 종래의 유리 기판을 대체하기 위해 제공되는, 센싱 영역의 표면 상의 플라스틱 패키징 층은 사용자의 손가락에 의해 직접 접촉될 수 있고 센싱 칩을 보호하도록 구성된다. 플라스틱 패키징 층은 폴리머로 형성된다. 폴리머는 양호한 연성 및 양호한 가요성을 갖고, 따라서 플라스틱 패키징 층은 작은 두께를 갖고 센싱 칩을 보호하기에 충분한 높은 경도를 갖는다. 또한, 플라스틱 패키징 층의 표면과 센싱 칩 사이의 거리가 감소되고, 이것은, 센싱 칩이 사용자의 지문을 검출하는 것을 더 용이하게 한다. 따라서, 패키지 구조는 센싱 칩의 감도에 대한 감소된 요건을 갖고, 따라서 지문 인식 칩에 대한 패키지 구조는 보다 광범위하게 적용가능하다.
본 개시의 목적, 특징들 및 이점들의 더 양호한 이해를 위해, 본 개시의 실시예들은 이하 도면들과 관련하여 상세히 설명된다.
도 2 내지 도 6은 본 개시의 실시예들에 따른 지문 인식 칩의 패키지 구조의 개략적 도면들이다.
도 2를 참조한다. 지문 인식 칩에 대한 패키지 구조는 기판(200), 센싱 칩(201) 및 플라스틱 패키징 층(203)을 포함한다.
기판(200)은 기판 표면을 포함한다.
센싱 칩(201)은 기판 표면에 커플링된다. 센싱 칩(201)은 제 1 표면(210) 및 제 1 표면(210)에 대향하는 제 2 표면(220)을 포함한다. 센싱 칩(201)의 제 1 표면(210)은 센싱 영역(211)을 포함한다. 센싱 칩(201)의 제 2 표면(220)은 기판 표면 상에 위치된다.
플라스틱 패키징 층(203)은 기판 표면 및 센싱 칩(201)의 제 1 표면(210) 상에 위치된다. 플라스틱 패키징 층(203)은 센싱 칩(201)의 센싱 영역(211)의 표면을 피복한다. 센싱 영역(211) 상에 위치된 플라스틱 패키징 층(203)의 표면은 평탄하다. 센싱 영역(211)의 표면 상에 위치된 플라스틱 패키징 층(203) 부분은 미리 설정된 두께를 갖는다. 플라스틱 패키징 층(203)은 폴리머로 형성된다.
이하, 지문 인식 칩에 대한 패키지 구조가 상세히 설명된다.
기판(200)은 센싱 칩(201)을 고정시키고 센싱 칩(201)을 다른 디바이스들 또는 회로들에 전기 접속시키도록 구성된다. 기판(200)은, 센싱 칩(201)이 배열되는 디바이스 또는 단말에 따라 강성 기판 또는 연성 기판이다. 이 실시예에서, 기판(200)은 경성 기판이다. 경성 기판은 PCB 기판, 유리 기판, 금속 기판, 반도체 기판 또는 폴리머 기판이다.
기판(200)은 기판 표면(230)을 포함한다. 센싱 칩(201)은 기판(200)의 기판 표면(230)에 커플링된다. 기판(200)의 기판 표면(230) 상에 배선층(미도시)이 제공되고, 배선층은 기판(200)의 기판 표면(230) 상에 위치되는 제 2 접속 단자(205)에 접속된다. 제 2 접속 단자(205)는 센싱 칩(201)의 표면 상의 칩 회로에 접속되도록 구성된다.
이 실시예에서, 기판(200)의 단부는 접속부(204)를 포함한다. 접속부(204)는 전도성 재료로 형성될 수 있다. 접속부(204)는 배선층에 전기 접속되어, 칩 회로는, 기판(200)의 기판 표면(230)의 배선층 및 접속부(204)를 통해 외부 회로 또는 디바이스에 전기 접속되어 전기적 신호의 송신을 달성한다.
센싱 칩(201)의 제 1 표면(210) 상에 위치된 센싱 영역(211)은 사용자의 지문 정보를 검출 및 수신하도록 구성된다. 센싱 영역(211)에 커패시터 구조 또는 인덕터 구조가 제공될 수 있고, 커패시터 구조 또는 인덕터 구조는 사용자의 지문 정보를 획득하도록 구성될 수 있다.
이 실시예에서, 적어도 하나의 커패시터 플레이트가 센싱 영역(211)에 제공된다. 센싱 영역(211) 상에 위치된 플라스틱 패키징 층(203)의 표면 상에 사용자의 손가락이 놓이는 경우, 커패시터 플레이트, 플라스틱 패키징 층(203) 및 사용자의 손가락에 의해 커패시터 구조가 형성된다. 센싱 영역(211)은 사용자의 손가락의 표면 상의 융기와 커패시터 플레이트 사이의 커패시턴스 값과, 사용자의 손가락의 표면 상의 골짜기와 커패시터 플레이트 사이의 커패시턴스 값간의 차이를 획득하고, 칩 회로를 통해 커패시턴스 값들간의 차이를 프로세싱하고, 프로세싱된 커패시턴스 값들간의 차이를 출력하여 사용자의 지문 데이터를 획득할 수 있다.
센싱 칩(201)의 제 1 표면(210)은 센싱 영역(211)을 둘러싸는 둘레 영역(212)을 더 포함한다. 센싱 칩(201)의 제 1 표면(210)의 둘레 영역(212) 상에 칩 회로(미도시)가 제공된다. 칩 회로는 센싱 영역(211)의 커패시터 구조 또는 인덕터 구조에 전기 접속되고, 커패시터 구조 또는 인덕터 구조에 의해 출력된 전기적 신호를 프로세싱하도록 구성된다.
센싱 칩(201)은 둘레 영역(212)에 위치된 에지 그루브(206)를 더 포함한다. 에지 그루브(206)는 센싱 칩(201)의 측벽으로부터 노출된다. 센싱 칩(201)의 둘레 영역(212) 상에 위치된 칩 회로는 측벽의 표면 및 에지 그루브(206)의 바닥 표면 상에 위치된다. 에지 그루브(206)의 바닥에 제 1 접속 단자(207)가 제공된다. 칩 회로는 에지 그루브(206)로 연장되고, 제 1 접속 단자(207)에 접속된다.
에지 그루브(206)는 칩 회로의 출력 단자, 즉, 제 1 접속 단자(207)를 형성하도록 구성된다. 기판(200)의 기판 표면 상의 제 1 접속 단자(207) 및 제 2 접속 단자(205)를 전기 접속시킴으로써, 센싱 칩(201)은 기판(200)과 커플링된다.
실시예에서, 에지 그루브(206)는 센싱 영역(211)을 둘러싸는 연속적 그루브이다. 연속적인 에지 그루브(206)의 바닥 표면 상에 하나 이상의 제 1 접속 단자들(207)이 제공된다. 다른 실시예에서, 에지 그루브(206)는 센싱 영역(211)을 둘러싸는 몇몇 이산적 그루브들을 포함한다. 이산적 그루브들(206) 각각에 하나 이상의 제 1 접속 단자들(207)이 제공된다. 제 1 접속 단자들(207)의 수 및 분포는 칩 회로의 특정 회로 레이아웃 요건에 기초하여 결정된다.
이 실시예에서, 에지 그루브(206)의 측벽은 센싱 칩(201)의 표면에 대해 경사져 있다. 에지 그루브(206)의 측벽과 바닥 사이의 각은 둔각이다. 에지 그루브(206)의 경사진 측벽의 표면은, 센싱 영역(211)과 제 1 접속 단자(207) 사이에 칩 회로 및 회로 레이아웃을 형성하는 것을 용이하게 한다.
플라스틱 패키징 층(203)은 기판(200)의 기판 표면 상에 위치되고, 센싱 칩(201)을 둘러싼다. 플라스틱 패키징 층(203)은 기판(200)의 기판 표면 상에 센싱 칩을 고정시키도록 구성되고, 센싱 칩(201)을 보호 및 절연하도록 구성된다. 또한, 플라스틱 패키징 층(203)은 센싱 영역(211)을 보호하기 위해 센싱 칩(201)의 센싱 영역(211)의 표면 상에 위치된다. 센싱 영역(211)의 표면 상의 플라스틱 패키징 층(203)은 사용자의 손가락에 의해 직접 접촉될 수 있다. 플라스틱 패키징 층(203)은, 센싱 칩(201)을 보호 및 고정시킬 수 있고, 센싱 칩(201)의 센싱 영역(211)을 보호할 수 있고, 사용자의 손가락에 의해 직접 접촉될 수 있다. 따라서, 이 실시예에 따른 지문 인식 칩에 대한 패키지 구조는 간단하고, 제조 비용이 감소된다.
플라스틱 패키징 층(203)은 폴리머로 형성된다. 폴리머 재료는 양호한 연성 및 양호한 가요성 및 높은 피복 성능을 갖는다. 그 결과, 센싱 영역(211)의 표면 상에 위치되는 플라스틱 패키징 층(203)은 작은 두께를 갖고, 따라서 사용자의 지문을 센싱하기 위한 센싱 칩(201)의 용량을 개선시킨다. 또한, 폴리머 재료의 타입을 선택 및 조절함으로써, 센싱 영역(211)의 표면 상에 위치된 플라스틱 패키징 층(203)은 높은 경도를 가질 수 있고, 그에 따라, 플라스틱 패키징 층(203)이 센싱 영역(211)을 보호하기 위한 충분한 용량을 갖는 것을 보장할 수 있다.
센싱 영역(211)의 표면 상에 위치된 플라스틱 패키징 층(203)은 20 미크론 내지 100 미크론 범위의 미리 설정된 두께를 갖는다. 미리 설정된 두께는 작다. 센싱 영역(211)의 플라스틱 패키징 층(203)의 표면 상에 사용자 의 손가락이 놓이는 경우, 손가락과 센싱 영역(211) 사이의 거리는 짧다. 따라서, 센싱 영역(211)은 사용자의 지문을 더 용이하게 검출하여 센싱 칩(201)의 감도에 대한 요건을 낮출 수 있다.
또한, 센싱 영역(211)의 표면 상에 위치된 플라스틱 패키징 층(203)의 두께가 균일하도록, 미리 설정된 두께의 공차는 -10% 내지 +10%의 범위이다. 이러한 방식으로, 사용자의 지문에 대한 정확한 검출 결과가 보장된다.
이 실시예에서, 커패시터 플레이트가 센싱 영역(211)에 제공된다. 센싱 영역(211)의 표면 상에 위치되는 플라스틱 패키징 층(203)의 두께가 얇기 때문에, 센싱 영역(211) 상의 플라스틱 패키징 층(203)의 표면 상에 사용자의 손가락이 놓이는 경우, 사용자의 손가락과 커패시터 플레이트 사이의 거리는 짧다. 따라서, 사용자의 손가락과 커패시터 플레이트 사이의 커패시턴스 값들은 작다. 따라서, 사용자의 손가락의 표면 상의 (상승된) 융기와 커패시터 플레이트 사이의 커패시턴스 값과 (오목한) 골짜기와 커패시터 플레이트 사이의 커패시턴스 값간의 차이는 크고, 따라서 센싱 영역(211)은 사용자의 지문 정보를 용이하게 검출할 수 있다.
또한, 센싱 영역(211)의 표면 상에 위치된 플라스틱 패키징 층(203)의 두께가 균일한 것을 보장하기 위해, 미리 설정된 두께의 범위는 -10% 내지 +10%의 범위이다. 이러한 방식으로, 사용자의 지문 정보를 검출할 때, 플라스틱 패키징 층(203)의 두께의 변동으로 인한 사용자의 손가락과 커패시터 플레이트 사이의 커패시턴스 값들에서의 편차들이 방지될 수 있고, 따라서, 사용자의 지문의 검출 결과는 더 정확하다.
플라스틱 패키징 층(203)은 8H 이상의 모스 경도를 갖는다. 플라스틱 패키징 층(203)의 경도는 높다. 따라서, 센싱 영역(211)의 표면 상에 위치되는 플라스틱 패키징 층(203)의 두께가 얇더라도, 플라스틱 패키징 층(203)은 센싱 칩(201)의 센싱 영역(211)을 여전히 보호할 수 있고, 센싱 영역(211) 상의 플라스틱 패키징 층(203)의 표면 상에서 사용자의 손가락이 이동하는 경우, 센싱 칩(201)은 손상되지 않을 것이다. 또한, 플라스틱 패키징 층(203)의 경도가 크기 때문에, 플라스틱 패키징 층(203)에서 변형이 발생하지 않을 것이다. 사용자의 손가락이 플라스틱 패키징 층(203)의 표면을 누르더라도, 플라스틱 패키징 층(203)의 두께가 변하기 쉽지 않고, 따라서 센싱 영역(211)의 검출 결과의 정확도가 보장된다.
플라스틱 패키징 층(203)은 7 이상의 유전 상수를 갖는다. 플라스틱 패키징 층(203)의 전기 절연 용량은 크다. 따라서, 센싱 영역(211)의 표면 상에 위치된 플라스틱 패키징 층(203)은 센싱 영역(211)을 보호하기 위한 큰 용량을 갖는다.
이 실시예에서, 센싱 영역(211)의 표면 상에 위치되는 플라스틱 패키징 층(203)의 두께가 얇고, 사용자의 손가락과 커패시터 플레이트 사이의 커패시턴스 값들은 플라스틱 패키징 층(203)의 두께에 반비례하고, 플라스틱 패키징 층(203)의 유전 상수에 정비례한다. 따라서, 플라스틱 패키징 층(203)의 두께가 얇고 플라스틱 패키징 층(203)의 유전 상수가 크면, 사용자의 손가락과 커패시터 플레이트 사이의 커패시턴스 값들은 센싱 영역(211)에 의해 검출가능한 범위 이내이고, 따라서, 너무 크거나 너무 작은 커패시턴스 값들로 인한 센싱 영역(211)의 검출 실패를 회피한다.
또한, 센싱 영역(211)의 표면 상의 플라스틱 패키징 층(203)은 20 미크론 내지 100 미크론 범위의 두께 및 7 이상의 유전 상수를 갖는다. 따라서, 센싱 영역(211)의 표면 상에 위치되는 플라스틱 패키징 층(203)의 두께는, 플라스틱 패키징 층(203)의 재료의 유전 상수가 증가함에 따라 증가하여, 사용자의 손가락과 커패시터 플레이트 사이의 커패시턴스 값들을, 센싱 영역(211)에 의해 검출가능한 안정된 범위 내로 안정화시킨다.
플라스틱 패키징 층(203)은 에폭시 수지, 폴리이미드 수지, 벤조시클로부텐 수지, 폴리벤조옥사졸 수지, 폴리부틸렌 테레프탈레이트, 폴리카보네이트, 폴리에틸렌 테레프탈레이트, 폴리에틸렌, 폴리프로필렌, 폴리올레핀, 폴리우레탄, 폴리올레핀, 폴리에테르술폰, 폴리아미드, 폴리우레탄, 에틸렌 비닐 아세테이트 코폴리머, 폴리비닐 알콜 또는 다른 적절한 폴리머 재료들로 형성된다.
이 실시예에서, 지문 인식 칩에 대한 패키지는 전도성 와이어(208)를 더 포함한다. 전도성 와이어(208)의 2 개의 단부들은 제 1 접속 단자(207) 및 제 2 접속 단자(205)에 각각 접속되어, 기판(200)의 기판 표면 상의 배선층에 칩 회로를 전기 접속시킨다. 배선층은 접속부(204)에 전기 접속되어, 센싱 칩(201) 및 센싱 영역(211)의 표면 상의 칩 회로는 외부 회로 또는 디바이스로/로부터 전기적 신호를 송신/수신할 수 있다. 전도성 와이어(208)는 구리, 텅스텐, 알루미늄, 금 또는 은과 같은 금속으로 형성된다.
이 실시예에서, 제 1 접속 단자(207) 및 제 2 부분 (205)이 전도성 와이어(208)를 통해 접속될 때, 지문 인식 칩에 대한 패키지 구조는 센싱 칩(201)과 기판(200) 사이에 위치되는 제 1 본딩 층(301)을 더 포함한다. 본딩 층(301)은 기판(200)의 기판 표면(230) 상에 센싱 칩(201)을 고정 시키도록 구성된다.
이 실시예에서, 지문 인식 칩에 대한 패키지 구조는 기판(200)의 기판 표면 상에 위치된 보호 링(209)을 더 포함한다. 보호 링(209)은 센싱 칩(20) 및 플라스틱 패키징 층(203)을 둘러싼다. 보호 링(209)은 금속으로 형성된다. 보호 링(209)는 기판(200)을 통해 접지된다. 보호 링(209)은 기판(200)의 제 1 표면(230) 상에 고정된다.
일 실시예에서, 보호 링(209)은 센싱 칩(201) 및 플라스틱 패키징 층(203) 주위에 위치되고, 플라스틱 패키징 층(203)의 일부를 커버하고, 센싱 영역(211)의 표면 상의 플라스틱 패키징 층(203)은 보호 링(209)으로부터 노출된다. 다른 실시예들에서, 보호 링은 오직 센싱 칩(201) 및 플라스틱 패키징 층(203) 주위에만 위치되고, 플라스틱 패키징 층(203)의 표면은 보호 링으로부터 노출된다.
보호 링(209)은 구리, 텅스텐, 알루미늄, 금 또는 은과 같은 금속으로 형성된다. 보호 링(209)은 센싱 칩에 대한 정전기 보호를 제공하도록 구성된다. 보호 링(209)이 금속으로 형성되기 때문에, 보호 링(209)은 전도성이다. 사용자의 손가락이 플라스틱 패키징 층(203)에 접촉하는 경우 정전기가 생성되고, 보호 링(209)을 통해 기판(200)에 정전하들이 전달되어, 너무 큰 정전압으로 인해 플라스틱 패키징 층(203)이 파손되는 것을 방지한다. 이러한 방식으로, 센싱 칩(201)이 보호되고, 지문 검출 정확도가 개선된다. 센싱 칩에 의해 출력되는 신호 잡음이 제거되고, 따라서 센싱 칩에 의해 출력되는 신호는 더 정확하다.
일 실시예에서, 도 3에 도시된 바와 같이, 지문 인식 칩에 대한 패키지 구조는, 센싱 칩(201)의 측벽의 표면 상에, 기판(200)의 제 1 표면(210) 상에 그리고 에지 그루브(206)에 위치된 전도층(303)을 더 포함한다. 센싱 영역(211)과 기판(200)의 기판 표면 상의 배선층 사이 및 칩 회로와 기판(200)의 기판 표면 상의 배선층 사이에서 전기 접속들을 달성하기 위해, 전도층(303)의 2 개의 단부들은 제 1 접속 단자(207) 및 제 2 접속 단자(205)에 각각 접속된다. 지문 인식 칩의 패키지 구조는 센싱 칩(201)과 기판(200) 사이에 위치되는 제 1 본딩 층(301)을 더 포함한다.
다른 실시예에서, 도 4에 도시된 바와 같이, 센싱 칩(201)은 센싱 칩(201)을 통해 연장되는 전도성 플러그(304)를 더 포함한다. 전도성 플러그(304)는 센싱 칩(201)의 제 2 표면(220)으로부터 노출된다. 전도성 플러그(304)의 일 단부는 제 1 접속 단자(207)에 접속된다. 센싱 칩(201)은, 센싱 칩(201)의 제 2 표면(220)으로부터 노출되는 전도성 플러그(304)의 최상부 상에 위치된 솔더 층(305)을 더 포함한다. 센싱 영역(211)과 기판(200)의 기판 표면 상의 배선층 사이 및 칩 회로와 기판(200)의 기판 표면 상의 배선층 사이에서 전기 접속들을 달성하기 위해, 솔더 층(305)은 제 2 접속 단자(205)의 표면에 용접된다. 센싱 칩(201)은 솔더 층(305)을 통해 기판(200)의 제 1 표면(230)에 용접되기 때문에, 센싱 칩(201)은 기판(200)에 대해 고정된다.
이 실시예에서, 도 5에 도시된 바와 같이, 지문 인식 칩에 대한 패키지 구조는 플라스틱 패키징 층(203), 센싱 칩(201) 및 보호 링(209)을 둘러싸는 하우징(400)을 더 포함한다. 센싱 영역(211) 상의 플라스틱 패키징 층(203)의 표면은 하우징(400)으로부터 노출되어, 센싱 영역(211)의 표면 상의 플라스틱 패키징 층(203)은 사용자의 손가락에 의해 접촉되어 지문 검출을 달성할 수 있다. 플라스틱 패키징 층(203)의 색상은 하우징(400)의 색상과 동일하다. 예를 들어, 하우징(400)이 흑색이면, 플라스틱 패키징 층(203)은 흑색이고; 하우징(400)이 백색이면, 플라스틱 패키징 층(203)은 백색이다. 이러한 방식으로, 지문 인식 칩의 패키지 구조는 전체적으로 조화로운 외관을 갖는다.
다른 실시예에서, 도 6에 도시된 바와 같이, 지문 인식 칩에 대한 패키지 구조는, 설명된 보호 링(209)을 포함하지 않지만 플라스틱 패키징 층(203) 및 센싱 칩(201)을 둘러싸는 하우징을 포함한다. 센싱 영역(211)의 표면 상의 플라스틱 패키징 층(203)은 하우징(400)으로부터 노출된다. 플라스틱 패키징 층(203)의 색상은 하우징(400)의 색상과 동일하다.
이 실시예에서, 센싱 칩의 제 2 표면은 기판 표면에 커플링되고, 센싱 칩의 제 1 표면은 센싱 영역을 포함하고, 센싱 영역은 사용자 지문을 추출하도록 구성된다. 플라스틱 패키징 층은 센싱 칩의 센싱 영역의 표면 상에 제공되고, 센싱 칩의 센싱 영역의 표면을 피복한다. 센싱 영역의 표면 상의 플라스틱 패키징 층은 센싱 영역을 보호하도록 구성된다. 센싱 영역 상의 플라스틱 패키징 층의 표면 상에 사용자의 손가락이 놓이는 경우 센싱 영역은 사용자의 지문을 추출할 수 있고, 센싱 칩은 사용자의 지문을 전기적 신호로 변환하고 전기적 신호를 출력할 수 있다. 플라스틱 패키징 층은 폴리머로 형성된다. 폴리머는 양호한 연성, 양호한 가요성 및 높은 피복 성능을 갖고, 따라서 플라스틱 패키징 층은 작은 두께를 갖고 센싱 칩을 보호하기에 충분한 높은 경도를 갖는다. 또한, 플라스틱 패키징 층의 표면과 센싱 칩 사이의 거리가 감소되고, 이것은, 센싱 칩이 사용자의 지문을 검출하는 것을 용이하게 한다. 따라서, 패키지 구조는 센싱 칩의 감도에 대한 감소된 요건을 갖고, 따라서 지문 인식 칩에 대한 패키지 구조는 보다 광범위하게 적용가능하다. 또한, 플라스틱 패키징 층이 폴리머로 형성되기 때문에, 플라스틱 패키징 층으로 센싱 영역을 보호함으로써 패키지 구조의 제조 비용이 감소된다. 플라스틱 패키징 층은 기판 표면 및 센싱 영역 이외의 센싱 칩의 표면의 다른 부분들의 표면들 상에 위치된다. 플라스틱 패키징 층은 센싱 칩을 패키징하고 센싱 칩을 기판 표면에 고정시키도록 구성된다. 플라스틱 패키징 층은 또한 센싱 영역을 보호할 수 있고, 사용자의 손가락에 의해 직접 접촉되도록 구성된다. 따라서, 지문 인식 칩에 대한 패키지 구조는 간단하다.
대응적으로, 도 7 내지 도 10에 도시된 바와 같이, 본 개시의 실시예에 따라 상술된 지문 인식 칩에 대한 패키지 구조를 형성하기 위한 패키징 방법이 추가로 제공된다.
도 7에 도시된 바와 같이, 기판(200)이 제공된다.
기판(200)은, 센싱 칩(201)이 배열되는 디바이스 또는 단말에 따라 강성 기판 또는 연성 기판이다. 이 실시예에서, 기판(200)은 경성 기판이다. 경성 기판은 PCB 기판, 유리 기판, 금속 기판, 반도체 기판 또는 폴리머 기판이다.
기판(200)은 기판 표면(230)을 포함한다. 후속적으로 형성되는 센싱 칩은 기판 표면(230)에 커플링된다. 기판(200)의 기판 표면(230) 상에 배선층 및 제 2 접속 단자(205)가 형성된다. 배선층은 제 2 접속 단자(205)에 접속된다.
이 실시예에서, 접속부(204)는 기판(200)의 단부 상에 형성된다. 접속부(204)는 전도성 재료로 형성될 수 있다. 배선층은 접속부(204)에 접속되어, 배선층 및 제 2 접속 단자(205)는 외부 회로 또는 디바이스에 전기 접속될 수 있다.
도 8에 도시된 바와 같이, 센싱 칩(201)은 기판(200)의 기판 표면(230) 상에 고정된다. 센싱 칩(201)은 제 1 표면(210) 및 제 1 표면(210)에 대향하는 제 2 표면(220)을 포함한다. 센싱 칩(201)의 제 1 표면(210)은 센싱 영역(211)을 포함한다. 센싱 칩(201)의 제 2 표면(220)은 기판(200)의 기판 표면 상에 위치된다.
센싱 칩(201)은 사용자의 지문을 인식하도록 구성된다. 센싱 칩(201)의 센싱 영역(211)은 사용자의 지문 정보를 센싱하도록 구성된다. 센싱 영역(211)에 커패시터 구조 또는 인덕터 구조가 제공될 수 있고, 커패시터 구조 또는 인덕터 구조는 사용자의 지문 정보를 획득하고 지문 정보를 출력을 위한 전기적 신호로 변환하도록 구성될 수 있다.
이 실시예에서, 적어도 하나의 커패시터 플레이트가 센싱 영역(211)에 형성된다. 센싱 영역(211) 상의 플라스틱 패키징 층(203)의 표면 상에 사용자의 손가락이 놓이는 경우, 커패시터 플레이트, 플라스틱 패키징 층(203) 및 사용자의 손가락에 의해 커패시터 구조가 형성된다. 센싱 영역(211)은 사용자의 손가락의 표면 상의 융기와 커패시터 플레이트 사이의 커패시턴스 값과, 사용자의 손가락의 표면 상의 골짜기와 커패시터 플레이트 사이의 커패시턴스 값간의 차이를 획득하고, 칩 회로를 통해 커패시턴스 값들간의 차이를 프로세싱하고, 프로세싱된 커패시턴스 값들간의 차이를 출력하여 사용자의 지문 데이터를 획득할 수 있다.
센싱 칩(201)은 센싱 영역(211)을 둘러싸는 둘레 영역(212)을 더 포함한다. 센싱 칩(201)의 둘레 영역(212)에 에지 그루브(206)가 형성된다. 그루브(206)는 센싱 칩(201)의 측벽으로부터 노출된다. 그루브(206)의 바닥에 제 1 접속 단자(207)가 형성된다. 센싱 칩(201)의 제 1 표면(210) 상에 칩 회로가 형성된다. 칩 회로는 그루브(206)로 연장되고, 제 1 접속 단자(207)에 접속된다. 제 1 접속 단자(207)는 칩 회로의 출력 단자이다.
일 실시예에서, 에지 그루브(206)는 센싱 영역(211)을 둘러싸는 연속적 그루브이다. 연속적인 에지 그루브(206)의 바닥 표면 상에 하나 이상의 제 1 접속 단자들(207)이 형성된다. 다른 실시예에서, 에지 그루브(206)는 센싱 영역(211)을 둘러싸는 몇몇 이산적 그루브들을 포함한다. 이산적 에지 그루브들(206) 각각에 하나 이상의 제 1 접속 단자들(207)이 형성된다.
이 실시예에서, 에지 그루브(206)의 측벽은 센싱 칩(201)의 표면에 대해 경사져 있다. 에지 그루브(206)의 측벽과 바닥 사이의 각은 둔각이다. 에지 그루브(206)에 칩 회로를 형성하는 경우, 경사진 측벽의 표면 상에 형성된 칩 회로의 재료에 대해 포토리소그래피 및 에칭 프로세스를 수행하여 칩 회로의 레이아웃을 형성하는 것이 용이하다.
이 실시예에서, 센싱 칩(201)은 제 1 본딩 층(301)을 통해 기판(200)의 기판 표면(230) 상에 고정된다. 후속적으로, 제 1 접속 단자(207)는 전도성 와이어 또는 전도층을 통해 제 2 접속 단자(205)에 접속된다.
다른 실시예에서, 도 4에 도시된 바와 같이, 센싱 칩(201)을 통해 연장되는 전도성 플러그(304)가 센싱 칩(201)에 형성된다. 전도성 플러그(304)는 센싱 칩(201)의 제 2 표면(220)으로부터 노출된다. 전도성 플러그(304)의 일 단부는 제 1 접속 단자(207)에 접속된다. 센싱 칩(201)의 제 2 표면(220)으로부터 노출되는 전도성 플러그(304)의 최상부 상에 솔더 층(305)이 형성된다. 솔더 층(305)은 제 2 접속 단자(205)의 표면에 용접되어 센싱 칩(201)과 기판(200)을 서로 고정시킨다.
도 9에 도시된 바와 같이, 센싱 칩(201)이 기판(200)의 기판 표면(230) 상에 고정된 후에, 기판(200)은 센싱 칩(201)에 커플링된다.
이 실시예에서, 센싱 칩(201)은 제 1 접착제 층(301)을 통해 기판(200)의 기판 표면에 고정되고, 기판(200)은 전도성 와이어 또는 전도층을 통해 센싱 칩(201)에 커플링될 수 있다.
이 실시예에서, 센싱 칩(201)을 기판(200)의 기판 표면에 커플링시키기 위한 프로세스는, 전도성 와이어(208)를 제공하는 것, 및 전도성 와이어(208)의 2 개의 단부들을 용접 프로세스를 통해 제 1 접속 단자(207) 및 제 2 접속 단자(205)에 각각 접속하는 것을 포함한다. 전도성 와이어(208)는 구리, 텅스텐, 알루미늄, 금 또는 은과 같은 금속으로 형성된다.
다른 실시예에서, 도 3에 도시된 바와 같이, 센싱 칩(201)을 기판(200)의 기판 표면에 커플링시키기 위한 프로세스는, 센싱 칩(201)의 측벽의 표면 상에, 기판(200)의 기판 표면(230) 상에 그리고 에지 그루브(206)에 전도층(303)을 형성하는 것을 포함한다. 전도층(303)의 2개의 단부들은 제 1 접속 단자(207) 및 제 2 접속 단자(205)에 각각 접속된다. 전도층(303)을 형성하기 위한 프로세스는, 증착 프로세스, 도금 프로세스 또는 화학적 도금 프로세스를 통해 전도성 막을 형성하는 것 및 전도성 막의 일부를 에칭하여 전도층(303)을 형성하는 것을 포함한다. 전도층(303)은 구리, 텅스텐, 알루미늄, 은, 금, 티타늄, 탄탈륨, 니켈, 티타늄 나이트라이드, 탄탈륨 나이트라이드 또는 이들의 임의의 조합과 같은 금속으로 형성된다.
도 10에 도시된 바와 같이, 플라스틱 패키징 층(203)은 기판(200)의 기판 표면(230) 및 센싱 칩(210)의 제 1 표면(201) 상에 형성된다. 플라스틱 패키징 층(203)은 센싱 칩(201)의 센싱 영역(211)의 표면을 피복한다. 센싱 영역(211) 상에 위치된 플라스틱 패키징 층(203)의 표면은 평탄하다. 센싱 영역(211)의 표면 상에 위치된 플라스틱 패키징 층(203) 부분은 미리 설정된 두께를 갖는다.
플라스틱 패키징 층(203)은 에폭시 수지, 폴리이미드 수지, 벤조시클로부텐 수지, 폴리벤조옥사졸 수지, 폴리부틸렌 테레프탈레이트, 폴리카보네이트, 폴리에틸렌 테레프탈레이트, 폴리에틸렌, 폴리프로필렌, 폴리올레핀, 폴리우레탄, 폴리올레핀, 폴리에테르술폰, 폴리아미드, 폴리우레탄, 에틸렌 비닐 아세테이트 코폴리머, 폴리비닐 알콜 또는 다른 적절한 폴리머 재료들로 형성될 수 있다.
플라스틱 패키징 층(203)을 형성하기 위한 프로세스는 사출 성형 프로세스, 트랜스퍼 성형 프로세스 또는 스크린 프린팅 프로세스일 수 있다. 플라스틱 패키징 층은 또한 다른 적절한 프로세스들을 통해 형성될 수 있다. 플라스틱 패키징 층(203)은 기판(200)의 기판 표면 상에 형성된다. 플라스틱 패키징 층은 센싱 칩(201)을 둘러싸고, 센싱 영역(211)의 표면을 피복한다. 플라스틱 패키징 층(203)은 기판(200)의 기판 표면 상에 센싱 칩을 고정시키도록 구성되고, 센싱 칩(201)을 보호 및 절연하도록 구성된다. 또한, 플라스틱 패키징 층(203)은 센싱 영역(211)을 보호할 수 있다. 센싱 영역(211)의 표면 상의 플라스틱 패키징 층(203)은 사용자의 손가락에 의해 직접 접촉될 수 있다. 따라서, 이 실시예에 따른 지문 인식 칩에 대한 패키지 구조는 간단하고, 프로세스 시간 및 제조 비용이 감소될 수 있다.
센싱 영역(211)의 표면 상에 형성된 플라스틱 패키징 층(203) 부분은 20 미크론 내지 100 미크론 범위의 미리 설정된 두께를 갖는다. 미리 설정된 두께는 작다. 센싱 영역(211)의 플라스틱 패키징 층(203)의 표면 상에 사용자의 손가락이 놓이는 경우, 손가락과 센싱 영역(211) 사이의 거리는 짧다. 따라서, 센싱 영역(211)은 사용자의 지문을 더 용이하게 검출하여 센싱 칩(201)의 감도에 대한 요건을 낮출 수 있다. 또한, 센싱 영역(211)의 표면 상에 위치된 플라스틱 패키징 층(203)의 두께가 균일하도록 보장하기 위해, 미리 설정된 두께의 공차는 -10% 내지 +10%의 범위이다. 이러한 방식으로, 사용자의 지문에 대한 정확한 검출 결과가 보장된다.
플라스틱 패키징 층(203)은 8H 이상의 모스 경도를 갖는다. 플라스틱 패키징 층(203)의 경도는 높다. 따라서, 센싱 영역(211)의 표면 상에 위치되는 플라스틱 패키징 층(203)의 두께가 얇더라도, 플라스틱 패키징 층(203)은 센싱 칩(201)의 센싱 영역(211)을 여전히 보호할 수 있고, 센싱 영역(211) 상의 플라스틱 패키징 층(203)의 표면 상에서 사용자의 손가락이 이동하는 경우, 센싱 칩(201)은 손상되지 않을 것이다.
플라스틱 패키징 층(203)은 7 이상의 유전 상수를 갖는다. 플라스틱 패키징 층(203)의 전기 절연 용량은 크다. 따라서, 센싱 영역(211)의 표면 상에 위치된 플라스틱 패키징 층(203)은 센싱 영역(211)을 보호하기 위한 큰 용량을 갖는다.
이 실시예에서, 플라스틱 패키징 층(203)이 형성된 후, 보호 링(209)이 기판(200)의 기판 표면 상에 형성된다. 보호 링(209)은 센싱 칩(201) 및 플라스틱 패키징 층(203)을 둘러싼다. 보호 링(209)은 금속으로 형성된다. 보호 링(209)는 기판(200)을 통해 접지된다. 보호 링(209)은 구리, 텅스텐, 알루미늄, 금 또는 은과 같은 금속으로 형성된다.
이 실시예에서, 기판의 기판 표면 및 센싱 칩의 표면 상에 형성된 플라스틱 패키징 층은 센싱 칩을 패키징하도록 구성된다. 플라스틱 패키징 층은 폴리머로 형성되고, 폴리머 재료는 양호한 연성, 양호한 가요성 및 높은 피복 성능을 갖고, 따라서 센싱 영역의 표면 상에 형성된 플라스틱 패키징 층은 작은 두께를 갖고 센싱 칩을 보호하기에 충분한 높은 경도를 갖는다. 또한, 플라스틱 패키징 층의 표면과 센싱 칩 사이의 거리가 감소되고, 이것은, 센싱 영역이 사용자의 지문 데이터를 획득하는 것을 용이하게 한다. 그 결과, 형성된 패키지 구조는 센싱 칩의 감도에 대한 감소된 요건을 갖고, 따라서 패키지 방법은 보다 광범위하게 적용가능하다. 또한, 플라스틱 패키징 층이 센싱 영역을 보호할 뿐만 아니라 센싱 칩을 패키징할 수 있기 때문에, 센싱 칩에 대한 패키징 방법은 단순화된다.
본 개시가 상기 설명들에 의해 개시되었지만, 본 발명은 이에 제한되지 않는다. 본 개시의 사상 및 범위를 벗어남이 없이 당업자들에 의해 다양한 변경들 및 수정들이 행해질 수 있다. 따라서, 본 개시의 범위는 청구항들에 의해 정의된다.

Claims (20)

  1. 지문 인식 칩에 대한 패키지 구조로서,
    기판 표면을 포함하는 기판;
    상기 기판 표면에 커플링되되, 제 1 표면 및 상기 제 1 표면에 대향하는 제 2 표면을 포함하고, 상기 제 1 표면은 센싱 영역을 포함하고, 상기 제 2 표면은 상기 기판의 표면 상에 위치하는, 센싱 칩;
    상기 기판 표면 및 상기 센싱 칩의 상기 제 1 표면 상에 위치된 플라스틱 패키징 층;을 포함하고,
    상기 플라스틱 패키징 층은 상기 센싱 칩의 상기 센싱 영역의 표면을 피복하고, 상기 센싱 영역 상에 위치된 상기 플라스틱 패키징 층의 표면은 평탄하고, 상기 센싱 영역의 표면 상에 위치된 상기 플라스틱 패키징 층 부분은 미리 설정된 두께를 갖고, 상기 플라스틱 패키징 층은 폴리머로 형성되고, 상기 센싱 영역의 표면 상에 위치된 상기 플라스틱 패키징 층 부분의 상기 미리 설정된 두께는 20 미크론 내지 100 미크론의 범위이고, 상기 플라스틱 패키징 층은 7 이상의 유전 상수를 갖고, 상기 센싱 영역의 표면 상에 위치된 상기 플라스틱 패키징 층의 두께는 상기 플라스틱 패키징 층의 재료의 유전 상수가 증가함에 따라 증가하는,
    지문 인식 칩에 대한 패키지 구조.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 미리 설정된 두께의 공차는 -10% 내지 +10%의 범위인,
    지문 인식 칩에 대한 패키지 구조.
  4. 제 1 항에 있어서,
    상기 플라스틱 패키징 층은 8H 이상의 모스(Mohs) 경도를 갖는,
    지문 인식 칩에 대한 패키지 구조.
  5. 제 4 항에 있어서,
    상기 플라스틱 패키징 층은 에폭시 수지, 폴리이미드 수지, 벤조시클로부텐 수지, 폴리벤조옥사졸 수지, 폴리부틸렌 테레프탈레이트, 폴리카보네이트, 폴리에틸렌 테레프탈레이트, 폴리에틸렌, 폴리프로필렌, 폴리올레핀, 폴리우레탄, 폴리올레핀, 폴리에테르술폰, 폴리아미드, 폴리우레탄, 에틸렌 비닐 아세테이트 코폴리머 또는 폴리비닐 알콜로 형성되는,
    지문 인식 칩에 대한 패키지 구조.
  6. 제 1 항에 있어서,
    상기 센싱 칩의 상기 제 1 표면은 상기 센싱 영역을 둘러싸는 둘레 영역을 더 포함하는,
    지문 인식 칩에 대한 패키지 구조.
  7. 제 6 항에 있어서,
    상기 센싱 칩은,
    둘레 영역에 위치되되, 상기 센싱 칩의 측벽으로부터 노출된, 에지 그루브; 및
    상기 센싱 칩의 상기 둘레 영역 상에 위치된 칩 회로;를 더 포함하고,
    상기 칩 회로는 상기 센싱 칩의 상기 둘레 영역의 표면 상에 그리고 측벽의 표면 및 상기 에지 그루브의 바닥 표면 상에 위치되고, 상기 에지 그루브의 바닥에 제 1 접속 단자가 제공되고, 상기 칩 회로는 상기 제 1 접속 단자에 접속되는,
    지문 인식 칩에 대한 패키지 구조.
  8. 제 7 항에 있어서,
    상기 에지 그루브는 상기 센싱 영역을 둘러싸는 연속적 그루브이거나 또는
    상기 에지 그루브는 상기 센싱 영역을 둘러싸는 복수의 이산적 그루브인,
    지문 인식 칩에 대한 패키지 구조.
  9. 제 7 항에 있어서,
    상기 기판 표면 상에 제 2 접속 단자가 제공되는,
    지문 인식 칩에 대한 패키지 구조.
  10. 제 9 항에 있어서,
    전도성 와이어를 더 포함하고, 상기 전도성 와이어의 2 개의 단부들은 상기 제 1 접속 단자 및 상기 제 2 접속 단자에 각각 접속되는,
    지문 인식 칩에 대한 패키지 구조.
  11. 제 9 항에 있어서,
    상기 센싱 칩의 상기 측벽의 표면 상에, 상기 기판 표면 상에 그리고 상기 에지 그루브에 위치되는 전도층을 더 포함하고, 상기 전도층의 2 개의 단부들은 상기 제 1 접속 단자 및 상기 제 2 접속 단자에 각각 접속되는,
    지문 인식 칩에 대한 패키지 구조.
  12. 제 10 항 또는 제 11 항에 있어서,
    상기 센싱 칩과 상기 기판 사이에 위치되는 제 1 본딩 층을 더 포함하는,
    지문 인식 칩에 대한 패키지 구조.
  13. 제 9 항에 있어서,
    상기 센싱 칩은,
    상기 센싱 칩을 통해 연장되되, 상기 센싱 칩의 상기 제 2 표면으로부터 노출되고, 일 단부가 상기 제 1 접속 단자에 접속되는 전도성 플러그; 및
    상기 센싱 칩의 상기 제 2 표면으로부터 노출되는 상기 전도성 플러그의 최상부 상에 위치된 솔더 층;을 더 포함하고,
    상기 솔더 층은 상기 제 2 접속 단자의 표면에 용접되는,
    지문 인식 칩에 대한 패키지 구조.
  14. 제 1 항에 있어서,
    상기 기판 표면 상에 위치된 보호 링을 더 포함하고, 상기 보호 링은 상기 센싱 칩 및 상기 플라스틱 패키징 층을 둘러싸는,
    지문 인식 칩에 대한 패키지 구조.
  15. 제 14 항에 있어서,
    상기 보호 링은 금속으로 형성되고, 상기 보호 링은 상기 기판을 통해 접지되는,
    지문 인식 칩에 대한 패키지 구조.
  16. 제 14 항에 있어서,
    상기 플라스틱 패키징 층, 상기 센싱 칩 및 상기 보호 링을 둘러싸는 하우징을 더 포함하고, 상기 센싱 영역의 표면 상에 위치되는 상기 플라스틱 패키징 층은 상기 하우징으로부터 노출되고, 상기 플라스틱 패키징 층의 색상은 상기 하우징의 색상과 동일한,
    지문 인식 칩에 대한 패키지 구조.
  17. 제 1 항에 있어서,
    상기 플라스틱 패키징 층 및 상기 센싱 칩을 둘러싸는 하우징을 더 포함하고, 상기 센싱 영역의 표면 상에 위치되는 상기 플라스틱 패키징 층은 상기 하우징으로부터 노출되고, 상기 플라스틱 패키징 층의 색상은 상기 하우징의 색상과 동일한,
    지문 인식 칩에 대한 패키지 구조.
  18. 제 1 항에 있어서,
    상기 기판은 강성 기판 또는 가요성 기판이고, 상기 기판의 단부는 상기 센싱 칩을 외부 회로에 전기 접속시키도록 구성되는 접속부를 포함하는,
    지문 인식 칩에 대한 패키지 구조.
  19. 지문 인식 칩을 패키징하는 방법으로서,
    기판을 제공하되, 상기 기판은 기판 표면을 포함하는, 기판 제공 단계;
    상기 기판 표면에 센싱 칩을 커플링하되, 상기 센싱 칩은 제 1 표면 및 상기 제 1 표면에 대향하는 제 2 표면을 포함하고, 상기 센싱 칩의 상기 제 1 표면은 센싱 영역을 포함하고, 상기 센싱 칩의 상기 제 2 표면은 상기 기판 표면 상에 위치되는, 커플링 단계; 및
    상기 기판 표면 및 상기 센싱 칩의 상기 제 1 표면 상에 플라스틱 패키징 층을 형성하는 단계;를 포함하고,
    상기 플라스틱 패키징 층은 상기 센싱 칩의 상기 센싱 영역의 표면을 피복하고, 상기 센싱 영역 상에 형성되는 상기 플라스틱 패키징 층의 표면은 평탄하고, 상기 센싱 영역의 표면 상에 위치된 상기 플라스틱 패키징 층 부분은 미리 설정된 두께를 갖고, 상기 센싱 영역의 표면 상에 위치된 상기 플라스틱 패키징 층 부분의 상기 미리 설정된 두께는 20 미크론 내지 100 미크론의 범위이고, 상기 플라스틱 패키징 층은 7 이상의 유전 상수를 갖고, 상기 센싱 영역의 표면 상에 위치된 상기 플라스틱 패키징 층의 두께는 상기 플라스틱 패키징 층의 재료의 유전 상수가 증가함에 따라 증가하는,
    패키징 방법.
  20. 제 19 항에 있어서,
    상기 플라스틱 패키징 층을 형성하기 위한 프로세스는 사출 성형 프로세스, 트랜스퍼 성형 프로세스 또는 스크린 프린팅 프로세스를 포함하는,
    패키징 방법.
KR1020177001840A 2014-07-01 2015-06-30 지문 인식 칩 패키징 구조 및 패키징 방법 KR101878695B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201410310106.1 2014-07-01
CN201410310106.1A CN104051368A (zh) 2014-07-01 2014-07-01 指纹识别芯片封装结构和封装方法
PCT/CN2015/082717 WO2016000598A1 (zh) 2014-07-01 2015-06-30 指纹识别芯片封装结构和封装方法

Publications (2)

Publication Number Publication Date
KR20170021319A KR20170021319A (ko) 2017-02-27
KR101878695B1 true KR101878695B1 (ko) 2018-07-16

Family

ID=51504032

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177001840A KR101878695B1 (ko) 2014-07-01 2015-06-30 지문 인식 칩 패키징 구조 및 패키징 방법

Country Status (5)

Country Link
US (1) US10108837B2 (ko)
KR (1) KR101878695B1 (ko)
CN (1) CN104051368A (ko)
TW (1) TWI567881B (ko)
WO (1) WO2016000598A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104051368A (zh) * 2014-07-01 2014-09-17 苏州晶方半导体科技股份有限公司 指纹识别芯片封装结构和封装方法
CN104201116B (zh) * 2014-09-12 2018-04-20 苏州晶方半导体科技股份有限公司 指纹识别芯片封装方法和封装结构
FR3027730B1 (fr) * 2014-10-22 2017-12-22 New Imaging Tech Dispositif d'acquisition d'empreintes digitales
CN104495741B (zh) * 2014-12-30 2018-05-01 华天科技（昆山）电子有限公司 表面传感芯片封装结构及制作方法
TWM544668U (zh) * 2015-02-11 2017-07-01 Tron Intelligence Inc 指紋辨識結構之啟動裝置構造改良
CN104850840A (zh) * 2015-05-19 2015-08-19 苏州晶方半导体科技股份有限公司 芯片封装方法和芯片封装结构
CN104851853A (zh) * 2015-05-19 2015-08-19 苏州晶方半导体科技股份有限公司 指纹识别芯片的封装结构及封装方法
CN106356348A (zh) * 2015-07-24 2017-01-25 晨星半导体股份有限公司 电容式传感器结构、具电容式传感器的电路板结构以及电容式传感器的封装结构
US10672937B2 (en) * 2015-09-02 2020-06-02 Pixart Imaging Inc. Optical sensor module and sensor chip thereof
US10996198B2 (en) * 2015-09-04 2021-05-04 Sharp Kabushiki Kaisha Integrated circuit sensor and sensor substrate
CN106531749A (zh) * 2015-09-14 2017-03-22 原相科技股份有限公司 感测芯片封装结构及其制造方法
TWI622937B (zh) * 2016-06-22 2018-05-01 致伸科技股份有限公司 電容式指紋辨識模組
US10192094B2 (en) * 2016-09-05 2019-01-29 Nanchang O-Film Bio-Identification Technology Co., Ltd Ultrasonic fingerprint sensor package, ultrasonic fingerprint identification device and electronic device
CN107066949A (zh) * 2017-03-13 2017-08-18 广东欧珀移动通信有限公司 指纹模组、显示屏及移动终端
CN106897712B (zh) * 2017-03-13 2020-01-14 Oppo广东移动通信有限公司 指纹模组、显示屏和移动终端
KR102442622B1 (ko) 2017-08-03 2022-09-13 삼성전자주식회사 반도체 소자 패키지
CN108428678A (zh) * 2018-04-25 2018-08-21 昆山丘钛微电子科技有限公司 防水指纹模组及电子设备
EP4315159A1 (en) * 2021-03-23 2024-02-07 Fingerprint Cards Anacatum IP AB Fingerprint sensor module and method for manufacturing a fingerprint sensor module
CN117975516B (zh) * 2024-04-02 2024-07-23 深圳贝特莱电子科技股份有限公司 一种指纹传感器的封装方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1694260A (zh) * 2005-04-15 2005-11-09 宜霖科技股份有限公司 接触式影像截取结构
KR20080062577A (ko) * 2006-12-29 2008-07-03 주식회사 하이닉스반도체 적층 패키지 및 그의 제조 방법
US20090283845A1 (en) * 2008-05-19 2009-11-19 Chou Bruce C S Sensing apparatus with packaging material as sensing protection layer and method of manufacturing the same
CN102244047A (zh) * 2010-05-11 2011-11-16 精材科技股份有限公司 晶片封装体及其形成方法
KR20130043161A (ko) * 2010-06-18 2013-04-29 오쎈테크, 인코포레이티드 감지 영역 위에 캡슐화 층을 포함하는 핑거 센서 및 관련 방법
CN103793689A (zh) * 2014-01-27 2014-05-14 南昌欧菲光科技有限公司 指纹识别传感器封装结构、电子设备及指纹识别传感器的制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004093005A1 (ja) * 2003-04-15 2004-10-28 Fujitsu Limited 情報処理装置
CN100555646C (zh) * 2006-12-06 2009-10-28 台湾沛晶股份有限公司 薄型影像芯片封装结构
CN104205314B (zh) * 2012-03-22 2017-02-22 住友电木株式会社 半导体装置及其制造方法
KR101362348B1 (ko) * 2012-05-15 2014-02-13 크루셜텍 (주) 지문센서 패키지 및 그 제조방법
TWI529390B (zh) * 2012-11-21 2016-04-11 茂丞科技股份有限公司 生物感測器模組、組件、製造方法及使用其之電子設備
CN103793691A (zh) * 2014-01-28 2014-05-14 深圳市汇顶科技股份有限公司 指纹识别装置及具有其的移动终端
CN204029789U (zh) * 2014-07-01 2014-12-17 苏州晶方半导体科技股份有限公司 指纹识别芯片封装结构
CN104051368A (zh) * 2014-07-01 2014-09-17 苏州晶方半导体科技股份有限公司 指纹识别芯片封装结构和封装方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1694260A (zh) * 2005-04-15 2005-11-09 宜霖科技股份有限公司 接触式影像截取结构
KR20080062577A (ko) * 2006-12-29 2008-07-03 주식회사 하이닉스반도체 적층 패키지 및 그의 제조 방법
US20090283845A1 (en) * 2008-05-19 2009-11-19 Chou Bruce C S Sensing apparatus with packaging material as sensing protection layer and method of manufacturing the same
CN102244047A (zh) * 2010-05-11 2011-11-16 精材科技股份有限公司 晶片封装体及其形成方法
KR20130043161A (ko) * 2010-06-18 2013-04-29 오쎈테크, 인코포레이티드 감지 영역 위에 캡슐화 층을 포함하는 핑거 센서 및 관련 방법
CN103793689A (zh) * 2014-01-27 2014-05-14 南昌欧菲光科技有限公司 指纹识别传感器封装结构、电子设备及指纹识别传感器的制备方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
중국특허공개공보 102244047(2011.11.16.) 1부. *
중국특허공개공보 103793689(2014.05.14.) 1부. *
중국특허공개공보 1694260(2005.11.09.) 1부. *

Also Published As

Publication number Publication date
WO2016000598A1 (zh) 2016-01-07
TWI567881B (zh) 2017-01-21
TW201603206A (zh) 2016-01-16
US10108837B2 (en) 2018-10-23
CN104051368A (zh) 2014-09-17
US20170147851A1 (en) 2017-05-25
KR20170021319A (ko) 2017-02-27

Similar Documents

Publication Publication Date Title
KR101878695B1 (ko) 지문 인식 칩 패키징 구조 및 패키징 방법
KR101881040B1 (ko) 지문 인식 칩 패키징 구조 및 패키징 방법
KR101974011B1 (ko) 칩 패키징 방법 및 패키지 구조
KR101911710B1 (ko) 지문 인식 칩 패키징 구조 및 패키징 방법
US10126151B2 (en) Wafer-level chip package structure and packaging method
US20180108585A1 (en) Chip packaging structure and packaging method
TWI570819B (zh) Fingerprint identification chip packaging structure and packaging method
KR20170134585A (ko) 칩 패키징 방법 및 칩 패키징 구조
CN204029787U (zh) 指纹识别芯片封装结构
CN204029788U (zh) 指纹识别芯片封装结构
CN204029789U (zh) 指纹识别芯片封装结构
CN204179070U (zh) 指纹识别芯片封装结构
CN204179071U (zh) 晶圆级指纹识别芯片封装结构

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant