TWI585913B - Fingerprint identification chip packaging structure and packaging method - Google Patents

Fingerprint identification chip packaging structure and packaging method Download PDF

Info

Publication number
TWI585913B
TWI585913B TW104122982A TW104122982A TWI585913B TW I585913 B TWI585913 B TW I585913B TW 104122982 A TW104122982 A TW 104122982A TW 104122982 A TW104122982 A TW 104122982A TW I585913 B TWI585913 B TW I585913B
Authority
TW
Taiwan
Prior art keywords
sensing
wafer
substrate
layer
fingerprint identification
Prior art date
Application number
TW104122982A
Other languages
English (en)
Other versions
TW201642407A (zh
Inventor
zhi-qi Wang
Ying Yang
Qiong Yu
Wei Wang
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Publication of TW201642407A publication Critical patent/TW201642407A/zh
Application granted granted Critical
Publication of TWI585913B publication Critical patent/TWI585913B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1329—Protecting the fingerprint sensor against damage caused by the finger
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45184—Tungsten (W) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
  • Image Input (AREA)
  • General Engineering & Computer Science (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

指紋識別晶片之封裝結構及封裝方法
本發明涉及半導體製造技術領域，尤其涉及一種指紋識別晶片之封裝結構及封裝方法。
隨著現代社會的進步，個人身份識別以及個人資訊安全的重要性逐步受到人們的重視。由於人體之指紋具有唯一性和不變性，使得指紋識別技術具有安全性好、可靠性高、使用簡單、方便等優點，因此指紋識別技術被廣泛應用於保護個人資訊安全的各種領域；而隨著科學技術的不斷發展，各類電子產品的資訊安全問題始終是技術發展的關注重點之一，尤其是對手機、筆記型電腦、平板電腦、數位相機等移動裝置，對於資訊安全性的需求更高。
現有的指紋識別裝置的感測方式包括電容式(電場式)和電感式，指紋識別裝置通過偵測使用者的指紋，並將使用者的指紋轉換為電訊號輸出，從而取得使用者的指紋資訊，如圖1所示，係現有之指紋識別裝置的剖面結構示意圖，其包括：一基板100、耦合於該基板100之表面的一感應晶片101與覆蓋於該感應晶片101之表面的一玻璃基板102。
以電容式之感應晶片為例，該感應晶片101內具有一個或複數個電容極板，由於手指的表皮或皮下層具有凸起的脊和凹陷的谷，當手指103接觸該玻璃基板102的表面時，手指103之脊與谷到該感應晶片101的距離不同，因此手指103之脊或谷與電容極板之間會產生不同的電容值，而該感應晶片101 係能夠獲取所述不同的電容值並將其轉化為相應的電訊號輸出，而指紋識別裝置匯總所受到的電訊號之後，便能夠獲取使用者的指紋資訊。
如圖1所示，該感應晶片101的表面覆蓋有該玻璃基板102，該玻璃基板102係用於保護該感應晶片101，而使用者的手指103直接與該玻璃基板102相接觸，為了確保該玻璃基板102對於該感應晶片101具有足夠的保護能力，因此該玻璃基板102的厚度需較厚，但也由於該玻璃基板102的厚度較厚，故對於該感應晶片101的靈敏度要求較高，以求確保能精確偵測到使用者的指紋；然而，高靈敏度的感應晶片製造難度與製造成本皆較高，因此造成指紋識別裝置的應用和推廣受到限制。
為了降低對感應晶片之靈敏度的要求，另一種指紋識別裝置被開發出來，如圖2所示，該指紋識別裝置包括：一基板200、一感應晶片201、一塑封層203、複數第一焊墊層205、複數第二焊墊層207與複數導線208。
該基板200具有一第一表面230；該感應晶片201係位於該基板200的第一表面230，該感應晶片201具有一第一表面210與一第二表面220，該感應晶片201之第一表面210具有一感應區211與一週邊區212，該週邊區212係包圍該感應區211，該感應晶片201之第二表面220與該感應晶片201之第一表面210相對，且該感應晶片201之第二表面220位於基板200的第一表面230；該等第一焊墊層205設於該基板200的第一表面230上；該等第二焊墊層207設於該感應晶片201之週邊區212，且該等第二焊墊層207與該等第一焊墊層205的位置和數量一一對應；該等導線208之兩端分別與該等第一焊墊層205和該等第二焊墊層207電連接，且位於該等導線208上且距離該基板200之第一表面230距離最大的點為頂點A，該頂點A到該感應晶片201之第一表面210間的距離為一第一距離；該塑封層203的材料為聚合物，該塑封層203位於該基板200和該感應晶片201上並包圍該等導線208和該感應晶片201，且位於該感應區211上的塑封層 203之頂面係呈平坦，該塑封層203之頂面到該感應晶片201之第一表面210間的距離為一第二距離，該第二距離大於該第一距離。
相較於圖1中所示之指紋識別裝置，圖2中所示之指紋識別裝置係由位於該感應區211之表面的該塑封層203替代玻璃基板，該塑封層203係用於直接與使用者的手指接觸，由於去除了玻璃基板，係可提高該感應晶片201的感應能力；然而，由於該感應晶片201與該基板200之間通過該等導線208實現電連接，而該等導線208具有高於該感應晶片201之第一表面210的頂點A，為了使該塑封層203完全包圍該等導線208，該第二距離需要大於該第一距離，係使得位於該感應晶片201之第一表面210的上方的塑封層203厚度依舊較厚，且由於該塑封層203亦覆蓋該感應晶片201的感應區211，意即，位於該感應區211表面的該塑封層203厚度仍較厚，因此該塑封層203仍不利於提高該感應晶片201的感應靈敏度。是以，如何提高感應晶片的靈敏度，並使利用感應晶片所形成的指紋識別晶片之封裝結構的靈敏度能得以提升係本領域中迫切需解決的問題。
本創作之目的在於提高感應晶片的靈敏度。
本創作提供一種指紋識別晶片的封裝方法，其包括：提供一基板，該基板具有一表面；在該基板之表面耦合一感應晶片，該感應晶片具有一第一表面以及與該第一表面相對之一第二表面，該感應晶片的第二表面位於該基板之表面，該感應晶片的第一表面包括一感應區以及包圍該感應區的一週邊區，該週邊區內形成一凹槽，且該感應晶片的側壁暴露出該凹槽，該凹槽的側壁和底部之表面以及該週邊區之表面具有一再佈線層； 在該基板之表面形成一塑封層，以形成該指紋識別晶片之封裝結構，該塑封層包圍該感應晶片，該塑封層填充於該凹槽內，且該塑封層暴露出該感應區之表面。
依據前述封裝方法所形成之指紋識別晶片之封裝結構，由於該感應區之表面未被該塑封層覆蓋，使用者手指能夠直接與該感應區之表面相接觸，故該感應晶片的感應能力得到最大限度的應用，提高了該感應晶片的靈敏度，藉此，提升所形成之指紋識別晶片之封裝結構的靈敏度，且減小該指紋識別晶片之封裝結構的厚度，並縮減其尺寸。
較佳的是，在提供該基板的步驟與在該基板之表面耦合該感應晶片的步驟之間更包括形成一感應晶片，形成該感應晶片之步驟包括：提供一晶片基板，該晶片基板包括複數晶片區以及位於相鄰晶片區之間的複數切割區，各晶片區包括相對的該第一表面和該第二表面，各晶片區的第一表面包括該感應區和包圍該感應區的該週邊區；在各切割區內形成該凹槽，該凹槽的側壁位於各切割區周圍的該週邊區內；在該週邊區之表面以及該凹槽的側壁和底部表面形成該再佈線層；在各切割區對該再佈線層和該晶片基板進行切割，使該等晶片區相互獨立以形成該感應晶片。
較佳的是，在該基板之表面耦合該感應晶片的步驟包括：將該感應晶片固定於該基板之表面；在該感應晶片與該基板之間進行電連接。
更佳的是，在該感應晶片與該基板之間進行電連接的步驟包括：在該凹槽之底部形成複數第一焊墊，該等第一焊墊與該再佈線層電連接；在該等第一焊墊與該基板之間進行電連接。
較佳的是，提供該基板之步驟包括：提供一基板，該基板之表面為一第三表面，且該基板的第三表面具有複數第二焊墊；在該基板之表面耦合該感應晶片的步驟包括：在該基板之第三表面耦合該感應晶片。
較佳的是，在該等第一焊墊與該基板之間進行電連接步驟包括：形成複數導電線，該等導電線兩端分別與該等第一焊墊與該等第二焊墊連接，使該感應晶片與該基板電連接。更佳的是，各導電線上到該基板之第三表面中距離最大的點為頂點，該頂點低於該感應區之表面。
較佳的是，該凹槽為包圍該感應區的複數連續凹槽；另擇的是，該凹槽為包圍該感應區的複數分立凹槽。
較佳的是，在該基板之表面形成該塑封層係透過流體塑封法。更佳的是，所述流體塑封法係為滴灌法。
較佳的是，該塑封層之頂面與該感應區之表面齊平。
本創作另提供一種指紋識別晶片，其包含：一基板，其具有一表面；一感應晶片，其耦合於該基板之表面，該感應晶片具有一第一表面與一第二表面，該第一表面與該第二表面係相對，該感應晶片的第二表面位於該基板之表面，該感應晶片的第一表面包括一感應區與一週邊區，該週邊區包圍該感應區，該週邊區內具有一凹槽，且該感應晶片的側壁暴露出該凹槽，該凹槽的側壁和底部之表面以及該週邊區之表面具有一再佈線層；一塑封層，其位於該基板之表面，該塑封層包圍該感應晶片，該塑封層填充於該凹槽內，且該塑封層暴露出該感應區之表面。
較佳的是，該感應晶片更包括位於該凹槽之底部的複數第一焊墊，該等第一焊墊與該再佈線層電連接。
較佳的是，該基板之表面為一第三表面，該感應晶片耦合於該基板的第三表面，該基板的第三表面具有複數第二焊墊。
較佳的是，該指紋識別晶片還包括複數導電線，該等導電線之兩端分別與該等第一焊墊與該等第二焊墊連接，使該感應晶片與該基板之間電 連接。更佳的是，各導電線上到該基板之第三表面中距離最大的點為頂點，該頂點低於該感應區之表面。
較佳的是，該凹槽為包圍該感應區的複數連續凹槽；另擇的是，該凹槽為包圍該感應區的複數分立凹槽。
較佳的是，該塑封層之頂面與該感應區之表面齊平。
100‧‧‧基板
101‧‧‧感應晶片
102‧‧‧玻璃基板
103‧‧‧手指
200‧‧‧基板
201‧‧‧感應晶片
203‧‧‧塑封層
205‧‧‧第一焊墊層
207‧‧‧第二焊墊層
208‧‧‧導線
210‧‧‧第一表面
211‧‧‧感應區
212‧‧‧週邊區
220‧‧‧第二表面
230‧‧‧第一表面
300‧‧‧基板
301‧‧‧感應晶片
302‧‧‧導線
303‧‧‧塑封層
310‧‧‧第一表面
311‧‧‧感應區
312‧‧‧週邊區
313‧‧‧凹槽
314‧‧‧再佈線層
315‧‧‧第一焊墊
320‧‧‧第二表面
330‧‧‧第三表面
331‧‧‧第二焊墊
350‧‧‧晶片基板
351‧‧‧晶片區
352‧‧‧切割區
353‧‧‧光阻層
圖1為現有之一指紋識別裝置的剖面結構示意圖。
圖2為現有之另一指紋識別裝置的剖面結構示意圖。
圖3至圖10為本創作之指紋識別晶片之封裝結構於封裝過程之剖面示意圖。
本創作係提供一種指紋識別晶片的封裝方法，如圖3所示，先提供一晶片基板350，該晶片基板350係可劃分為複數晶片區351與複數切割區352，該等晶片區351呈陣列排列，該等切割區352係位於相鄰的晶片區351之間，各晶片區351包括相對的一第一表面310與一第二表面320，各晶片區351的第一表面310包括一感應區311與一週邊區312，該週邊區312係包圍該感應區311。
於本實施例中，該晶片基板350為整片的晶圓並係為矽基板；而該晶片基板350亦可為，但不限於，矽鍺基板、碳化矽基板、絕緣體上矽(Silicon On Insulator，SOI)基板或絕緣體上鍺((Germanium On Insulator，GOI)基板。
在本實施例中，該感應區311內形成有用於偵測使用者指紋資訊的感應元件(圖中未示)，所述感應元件包括電容結構或電感結構，係使該感應區311得以檢測和接收使用者的指紋資訊。
在該感應區311與該週邊區312內，該晶片基板350還形成有晶片電路(圖中未示)，所述晶片電路與該感應區311內的感應元件電連接，用於處理感應元件輸出的電訊號；具體而言，該感應區311內形成至少一個電容極板(圖中未示)，當使用者手指置於該感應區311之表面時，所述電容極板和使用者手指構成電容結構，該感應區311係能夠獲取使用者手指表面脊與谷與電容極板之間的電容值差異，並將所述電容值差異通過晶片電路處理後輸出，以獲取使用者的指紋資訊。
在本實施例中，該感應區311的表面還形成有一鈍化層，該鈍化層的材料為絕緣材料，該鈍化層係作為使用者手指與所述電容極板之間的介質層，以構成能夠獲取使用者指紋資訊的電容結構，該鈍化層係確保使用者手指與該感應區311內電容極板之間相互隔離且能夠避免該感應區311內的晶片電路和感應元件受到磨損，並且使晶片電路和感應元件與外部環境電絕緣。
如圖4所示，在各切割區352內形成一凹槽313，該凹槽313的側壁位於各切割區352周圍的該週邊區312內。
該等凹槽313的形成步驟包括：於該晶片基板350的第一表面310形成圖形化的光阻層353，該光阻層353暴露出該等週邊區312和該等切割區352；以該光阻層353為遮罩(mask)，蝕刻該晶片基板350，以在該晶片基板350內形成該等凹槽313。其中，該光阻層353採用塗布法和光刻顯影法形成；蝕刻該晶片基板350之製程為各向異性的乾法蝕刻(anisotropic dry etching)法。
形成該等凹槽313係使得該週邊區312之表面低於該感應區311之表面，係令在後續切割該晶片基板350以形成感應晶片並採用塑封層包圍感應 晶片時，能使塑封層在包圍該週邊區312的同時暴露出該感應區311之表面，以使使用者的手指在接觸該感應區311時不會同時接觸到該週邊區312，其係得以提高後續形成感應晶片的靈敏度，且有利於降低所形成的指紋識別晶片之封裝結構的厚度，以縮小指紋識別晶片之封裝結構的尺寸。
在本實施例中，各凹槽313的側壁相對於該晶片基板350之第一表面310呈傾斜，各凹槽313的側壁與底部表面之間呈鈍角，各凹槽313的底部尺寸小於頂部尺寸，由於該等凹槽313的側壁呈傾斜，係有利於後續通過沉積和蝕刻法在該等凹槽313的側壁表面形成再佈線層以及對再佈線層進行圖形化。
在本實施例中，該等凹槽313係為包圍該感應區311的連續凹槽；在另一實施例中，該等凹槽313係包圍該感應區311並相互分立。
如圖5所示，在該週邊區312之表面以及該等凹槽313的側壁和底部表面形成一再佈線層314，該再佈線層314係用於與所述晶片電路電連接，意即，所述晶片電路與所述感應元件電連接，用於處理所述感應元件輸出的電訊號，並通過該再佈線層314輸出。在本實施例中，在形成該再佈線層314之後，接著去除該光阻層353，去除該光阻層353的方法為濕法去膠法或乾法去膠法。
該再佈線層314的材料為金屬，該再佈線層314的形成步驟包括：在該晶片基板350的第一表面310以及該等凹槽313的側壁和底部表面沉積一導電層；在該導電層表面形成圖形化層，所述圖形化層定義出該再佈線層314的形狀和位置；以所述圖形化層為遮罩，蝕刻該導電層，以形成該再佈線層314。其中，所述圖形化層能夠為圖形化的光阻層；蝕刻該導電層之製程為為各向異性的乾法蝕刻法或濕法蝕刻法。在本實施例中，在形成再佈線層314之前，還可以在晶片基板350的第一表面310上形成絕緣層。該絕緣層至少覆蓋所述週邊區312表面以及凹槽313的側壁和底部表面，再佈線層314形成在該絕 緣層上。該絕緣層的材料例如可以是氧化矽、氮化矽和環氧樹脂中的至少一種。
在本實施例中，還包括在該等凹槽313之底部形成複數第一焊墊315，該等第一焊墊315與該再佈線層314電連接，該等第一焊墊315的材料為金屬，而該等第一焊墊315能夠在形成該再佈線層314之後形成，或者在形成該再佈線層314的同時形成。
如圖6所示，在該等切割區352(如圖5所示)對該再佈線層314和該晶片基板350(如圖5所示)進行切割，使該等晶片區351(如圖5所示)相互獨立以形成複數感應晶片301，該等感應晶片301係各自獨立。
各感應晶片301具有該第一表面310與該第二表面320，該第一表面310與該第二表面320相對，各感應晶片301的第一表面310包括該感應區311以及包圍該感應區311的該週邊區312，該週邊區312內形成該凹槽313，該凹槽313的側壁和底部之表面以及該週邊區312之表面具有該再佈線層314，各感應晶片301的側壁暴露出該凹槽313。
由於該晶片基板350之切割區352內具有該凹槽313，且該凹槽313延伸至該等切割區352周圍的週邊區312內，因此，在該等切割區352進行切割之後，能夠使所形成的各感應晶片301之側壁暴露出該凹槽313的底部，從而使所形成的各感應晶片301的週邊區312之表面低於該感應區311表面。
如圖7所示，提供一基板300，該基板300為硬性基板或軟性基板，在本實施例中，該基板300為一硬性基板，該硬性基板為印刷電路板(Printed circuit board，PCB)基板，但不限於此，該硬性基板亦可為玻璃基板、金屬基板、半導體基板或聚合物基板。
本實施例中，該基板300具有一第三表面330，該基板300的第三表面330具有一佈線層(圖中未示)和複數第二焊墊331，所述佈線層與該等第二 焊墊331連接，而該等第二焊墊331係用於與該感應晶片301表面的晶片電路連接。
在另一實施例中，在該基板300的一端更形成一連接部(圖中未示)，該連接部係用於使該感應晶片301與外部電路電連接。所述連接部的材料包括導電材料，所述連接部與所述佈線層電連接，使該感應晶片301上的晶片電路能夠通過基板300之第三表面330的佈線層和該連接部與外部電路或元件實現電連接，以此傳遞電訊號。
之後，在該基板300之第三表面330耦合該感應晶片301，以下將配合圖式對在基板300之第三表面330耦合該感應晶片301進行說明。
如圖8所示，將該感應晶片301固定於該基板300之第三表面330。
該感應晶片301與該基板300之間係通過一第一黏結層相互固定，該第一黏結層為表面具有黏性的材料。在本實施例中，在該感應晶片301的第二表面320黏附該第一黏結層，並將該第一黏結層粘貼於該基板300的第三表面330，從而使該感應晶片301固定於該基板300的第三表面330；在另一實施例中，係在該基板300的第三表面330形成該第一黏結層，將該感應晶片301黏貼於該第一黏結層之表面，使該感應晶片301固定於基板300的第三表面330。
如圖9所示，在該感應晶片301與該基板300之間進行電連接，使該感應晶片301與該基板300電連接即是使該感應晶片301與該基板300耦合。
在本實施例中，在該感應晶片301與該基板300之間進行電連接係通過打線法形成複數導電線302於該感應晶片301和該基板300之間，該等導電線302兩端分別與該等第一焊墊315與該等第二焊墊331連接，使該感應晶片301與該基板300之間電連接，該等導電線302能夠使所述晶片電路與基板300之第三表面330的佈線層電連接，而所述佈線層係與所述連接部電連接，藉此使 該感應晶片301表面的晶片電路和感應元件能夠與外部電路或元件進行電訊號的傳輸；該等導電線302的材料為金屬，所述金屬為銅、鎢、鋁、金或銀，採用打線法實現該感應晶片301與該基板300電連接的方法簡單且成本低廉。
所述打線法包括：提供導電線302；將該等導電線302兩端通過焊接分別與第一焊墊315與第二焊墊331連接，而該等第一焊墊315係作為該再佈線層314的接出點，該等第二焊墊331係作為所述佈線層的接出點。該等導電線302的材料為金屬，所述金屬為銅、鎢、鋁、金或銀。
其中各導電線302到該基板300之第三表面330距離最大的點為頂點，該頂點係高於該凹槽313的底部之表面，且該頂點係低於該感應晶片301的第一表面310。
如圖10所示，在該基板300上形成一塑封層303，該塑封層303包圍該感應晶片301，該塑封層300填充於該凹槽313內，且該塑封層303暴露出該感應區311之表面。
該塑封層303的材料為聚合物材料，所述聚合物材料具有良好的柔韌性、延展性以及覆蓋能力，於本實施例中，所述聚合物材料為環氧樹脂，但不限於此，所述聚合物材料亦可為聚乙烯、聚丙烯、聚烯烴、聚醯胺、聚亞氨酯；該塑封層303還可以採用其它合適的塑封材料。
該塑封層303係用於保護並固定該基板300、該感應晶片301和該等導電線302，並使該等導電線302與該感應晶片301之間或與外部環境之間電隔絕。
在本實施例中，由於該感應晶片301的週邊區312內還具有該凹槽313，該塑封層303係填充於該凹槽313內，且該塑封層303之頂面係低於或齊平於該感應晶片201的感應區211之表面，藉此該塑封層得以保護位於該週邊區312的再佈線層314、該第一焊墊315和該等導電線302。
在本實施例中，該等導電線302的頂點低於該感應區311的表面，而該塑封層303的頂面低於或齊平於該感應區311之表面，因此該塑封層303能夠完全包圍該等導電線302，使該等導電線302能夠與該感應晶片301之間電隔絕，並避免該等導電線302裸露。
在本實施例中，由於該塑封層303的頂面與該感應區311表面齊平，使用者手指能夠與該感應區311的表面直接相接觸，以提高該感應晶片的感應靈敏度，且由於該塑封層303的頂面與該感應區311之表面齊平，有利於降低所形成的指紋識別晶片之封裝結構的厚度，以縮小所形成的指紋識別晶片之封裝結構的尺寸。
在本實施例中，該塑封層303的形成方法為流體塑封法，在所述流體塑封法中，用於塑封的塑封材料係以液態或流動態的形式提供到該基板300和該感應晶片301上，並且當所述塑封材料的厚度達到高於該等導電線302的頂點並能夠暴露出該感應區311的表面之後，對所述塑封材料進行固化，以形成該塑封層303，採用所述流體塑封法能夠對該塑封層303的厚度進行嚴格控制，以確保該塑封層303在完全包裹該等導電線302的同時，使該塑封層303的頂面能夠低於或齊平於該感應區311之表面，而所述流體塑封法包括滴灌(potting)法。
在一實施例中，該塑封層303的形成方法為滴灌法，其步驟包括：採用布液器將低黏度的塑封材料滴灌在該基板300上，當塑封材料的厚度達到預設厚度之後，對塑封材料進行加熱固化，以形成該塑封層303，其中預設厚度係指塑封材料加熱固化所形成之該塑封層303的頂面係低於或齊平於該感應區311之表面。
在一實施例中，在該基板300之表面更形成一保護環，該保護環位於該感應晶片301和該塑封層303之周圍並包圍該感應晶片301和該塑封層 303，且該保護環部份延伸至該塑封層303上方並僅暴露出該感應區之311表面，該保護環的材料為金屬，且該保護環通過該基板300接地，具體而言，該保護環固定於該基板300的第三表面330。
在另一實施例中，該保護環位於該感應晶片301和該塑封層303的周圍，並暴露出該塑封層303之頂面和感應區311之表面。
該保護環的材料為金屬，所述金屬為銅、鎢、鋁、銀或金，該保護環係能對該感應晶片301進行靜電防護，由於該保護環為金屬，故該保護環能夠導電，因此當使用者手指在接觸該感應區311之表面時如果產生靜電，則靜電電荷會首先自該保護環傳至該基板300，藉此以避免該感應區311內的感應元件被過大的靜電電壓擊穿，以達到保護該感應晶片301，提高指紋檢測的精確度，再者，該保護環可消除該感應晶片301輸出的訊號雜訊，使該感應晶片301輸出的訊號更精確。
在另一實施例中，還包括形成一外殼，該外殼包圍該塑封層303、該感應晶片301和該保護環，該外殼暴露出該感應區311之表面，該外殼係為需要設置指紋識別晶片之封裝結構的元件或終端的外殼，或是該指紋識別晶片的封裝結構之外殼。
在另一實施例中，該外殼包圍該塑封層303和感應晶片301並暴露出該感應區311之表面。
綜上所述，本實施例中，該感應晶片301具有暴露於該感應晶片301的側壁並位於該週邊區312內的該凹槽313，而該週邊區312包圍該感應區311，該凹槽313的側壁和底部表面具有用於與該基板300電連接的再佈線層314，將該感應晶片301耦合於該基板300的第三表面330之後，在該基板300上形成包圍該感應晶片301的塑封層303，該塑封層303用於包圍並固定該感應晶片301，且係於填充該凹槽313以保護該再佈線層314的同時，暴露出該感應區 311之表面，由於該感應區311之表面不被該塑封層303覆蓋，使用者手指能夠直接與該感應區311之表面相接觸，故該感應晶片301的感應能力得到最大限度的應用，提高該感應晶片301的靈敏度，藉此，所形成的指紋識別晶片之封裝結構的靈敏度得到提升，而且所形成的指紋識別晶片之封裝結構的厚度減小、尺寸縮減。
本創作另提供一種採用上述封裝方法所形成的指紋識別晶片之封裝結構，如圖10所示，該指紋識別晶片之封裝結構包括：一基板300、一感應晶片301與一塑封層303。
該感應晶片301耦合於該基板300之表面，該感應晶片301具有一第一表面310與一第二表面320，該第一表面310與該第二表面320係相對，該感應晶片301的第二表面320位於該基板300之表面，該感應晶片300的第一表面310包括一感應區311與一週邊區312，該週邊區312包圍該感應區311，該週邊區312內具有一凹槽313，且該感應晶片301的側壁暴露出該凹槽313，該凹槽313的側壁和底部之表面以及該週邊區312之表面具有一再佈線層314。
該塑封層303位於該基板300之表面，該塑封層303包圍該感應晶片301，該塑封層303填充於該凹槽313內，且該塑封層313暴露出該感應區311之表面。
以下將對上述結構進行說明。在本實施例中，該感應區311內具有用於偵測使用者指紋資訊的感應元件(圖中未示)，所述感應器件包括電容結構或者電感結構，係使該感應區311得以檢測和接收使用者的指紋資訊。
在該感應區311與該週邊區312內還形成有晶片電路(圖中未示)，所述晶片電路與該感應區311內的感應元件電連接，用於處理感應元件輸出的電訊號；具體而言，該感應區311內形成至少一個電容極板(圖中未示)，當使用者手指置於該感應區311之表面時，所述電容極板和使用者手指構成電容 結構，該感應區311係能夠獲取使用者手指表面脊與谷與電容極板之間的電容值差異，並將所述電容值差異通過晶片電路處理後輸出，以獲取使用者的指紋資訊。
在本實施例中，該感應區311的表面還形成有一鈍化層，該鈍化層的材料為絕緣材料，該鈍化層係作為使用者手指與所述電容極板之間的介質層，以構成能夠獲取使用者指紋資訊的電容結構，該鈍化層係確保使用者手指與該感應區311內電容極板之間相互隔離且能夠避免該感應區311內的晶片電路和感應元件受到磨損，並且使晶片電路和感應元件與外部環境電絕緣。
該凹槽313係使得該週邊區312之表面低於該感應區311之表面，而該塑封層包圍感應晶片且暴露出該感應區311之表面，以使使用者的手指在接觸該感應區311時不會同時接觸到該週邊區312，其係得以提高後續形成感應晶片的靈敏度，且有利於降低該指紋識別晶片之封裝結構的厚度，以縮小該指紋識別晶片之封裝結構的尺寸。
在本實施例中，該凹槽313之側壁相對於該感應區311之表面呈傾斜，且該凹槽313的側壁與底部表面之間呈鈍角。
在本實施例中，該凹槽313係為包圍該感應區311的連續凹槽；在另一實施例中，該凹槽313係包圍該感應區311的複數分立凹槽。
該再佈線層314係用於與所述晶片電路電連接，意即，所述晶片電路與所述感應元件電連接，用於處理所述感應元件輸出的電訊號，並通過該再佈線層314輸出。在本實施例中，還包括在所述感應晶片301的第一表面310和所述再佈線層314之間的絕緣層。該絕緣層的材料例如可以是氧化矽、氮化矽和環氧樹脂中的至少一種。
在本實施例中，該感應晶片301還包括位於該凹槽313底部的複數第一焊墊315，該等第一焊墊315與該再佈線層314電連接。
該基板300為硬性基板或軟性基板，在本實施例中，該基板300為一硬性基板，該硬性基板為印刷電路板(Printed circuit board，PCB)基板，但不限於此，該硬性基板亦可為玻璃基板、金屬基板、半導體基板或聚合物基板。
該基板300之表面為一第三表面330，該基板300的第三表面330具有一佈線層(圖中未示)和複數第二焊墊331，所述佈線層與該等第二焊墊331連接，而該等第二焊墊331係用於與該感應晶片301表面的晶片電路連接。
在另一實施例中，該基板300的一端更具有一連接部(圖中未示)，該連接部係用於使該感應晶片301與外部電路電連接。所述連接部的材料包括導電材料，所述連接部與所述佈線層電連接，使該感應晶片301上的晶片電路能夠通過基板300之表面的佈線層和該連接部與外部電路或元件實現電連接，以此傳遞電訊號。
該感應晶片301與該基板300之間係通過一第一黏結層相互固定，該第一黏結層為表面具有黏性的材料。
在本實施例中，該指紋識別晶片之封裝結構還包括複數導電線302，該等導電線302之兩端分別與該等第一焊墊315與該等第二焊墊331連接，使該感應晶片301與該基板300之間電連接，該等導電線302能夠使所述晶片電路與基板300表面的佈線層電連接，而所述佈線層與所述連接部電連接，從而使感應晶片301表面的晶片電路和感應元件能夠與外部電路或元件進行電訊號的傳輸。該等導電線302的材料為金屬，所述金屬為銅、鎢、鋁、金或銀。
該塑封層303係用於保護並固定該基板300、該感應晶片301和該等導電線302，並使該等導電線302與該感應晶片301之間或與外部環境之間電隔絕。在本實施例中，由於該感應晶片301的週邊區312內還具有該凹槽313，該塑封層303係填充於該凹槽313內，且該塑封層303之頂面係低於或齊平於該 感應晶片201的感應區211之表面，藉此該塑封層得以保護位於該週邊區312的再佈線層314、該第一焊墊315和該等導電線302。
該塑封層303的材料為聚合物材料，所述聚合物材料具有良好的柔韌性、延展性以及覆蓋能力，於本實施例中，所述聚合物材料為環氧樹脂，但不限於此，所述聚合物材料亦可為聚乙烯、聚丙烯、聚烯烴、聚醯胺、聚亞氨酯；該塑封層303還可以採用其它合適的塑封材料。
在一實施例中，在該基板300之表面更固定一保護環，該保護環包圍該感應晶片301和該塑封層303，該保護環的材料為金屬，且該保護環通過該基板300接地。
在一實施例中，還包括形成一外殼，該外殼包圍該塑封層303、該感應晶片301和該保護環，該外殼暴露出該感應區311之表面，該外殼係為需要設置指紋識別晶片之封裝結構的元件或終端的外殼，或是該指紋識別晶片的封裝結構的外殼；在另一實施例中，該外殼包圍該塑封層303和感應晶片301並暴露出該感應區311之表面。
綜上所述，本實施例中，耦合於該基板之表面的該感應晶片301具有暴露於該感應晶片301的側壁並位於週邊區312內的該凹槽313，而該週邊區312包圍該感應區311，該凹槽313的側壁和底部表面具有用於與基板300電連接的再佈線層314，該塑封層303係包圍並固定該感應晶片301，並填充於該凹槽以保護該再佈線層314，且暴露出該感應區311。由於該感應區311之表面未被該塑封層303覆蓋，使得使用者手指能夠直接與該感應區311之表面相接觸，故該感應晶片301的感應能力得到最大限度的應用，提高了該感應晶片301的靈敏度，藉此，提升該指紋識別晶片之封裝結構的靈敏度，且減小該指紋識別晶片之封裝結構的厚度，並縮減其尺寸。
以上所述僅為說明本創作的例示，並非對本創作做任何形式上的限制，本創作所主張之權利範圍自應以申請專利範圍所述為準，而非僅限於上述實施例。任何所屬技術領域中具有通常知識者，在不脫離本創作技術方案的範圍內，當可利用上述揭示的技術內容做出些許更動或修飾為等同變化的等效實施例，但凡是未脫離本創作之技術方案的內容，依據本創作的技術實質對以上實施例作任何簡單修改、等同變化與修改，均仍屬於本創作技術方案的範圍內。
300‧‧‧基板
301‧‧‧感應晶片
302‧‧‧導線
303‧‧‧塑封層
310‧‧‧第一表面
311‧‧‧感應區
312‧‧‧週邊區
313‧‧‧凹槽
314‧‧‧再佈線層
315‧‧‧第一焊墊
320‧‧‧第二表面
330‧‧‧第一表面
331‧‧‧第二焊墊

Claims (22)

  1. 一種指紋識別晶片的封裝方法，其包括：提供一基板，該基板具有一表面；在該基板之表面耦合一感應晶片，該感應晶片具有一第一表面、以及與該第一表面相對之一第二表面，該感應晶片的第二表面位於該基板之表面，該感應晶片的第一表面包括一感應區以及包圍該感應區的一週邊區，該週邊區內形成一凹槽，且該感應晶片的側壁暴露出該凹槽，該凹槽的側壁和底部之表面以及該週邊區之表面具有一再佈線層，該感應區的表面形成有一鈍化層；在該基板之表面形成一塑封層，以形成該指紋識別晶片之封裝結構，該塑封層包圍該感應晶片，該塑封層填充於該凹槽內，且該塑封層暴露出所述形成在該感應區之表面的鈍化層。
  2. 依據請求項1所述之指紋識別晶片的封裝方法，其中在提供該基板的步驟與在該基板之表面耦合該感應晶片的步驟之間更包括形成一感應晶片，形成該感應晶片之步驟包括：提供一晶片基板，該晶片基板包括複數晶片區以及位於相鄰晶片區之間的複數切割區，各晶片區包括相對的該第一表面和該第二表面，各晶片區的第一表面包括該感應區和包圍該感應區的該週邊區；在各切割區內形成該凹槽，該凹槽的側壁位於各切割區周圍的該週邊區內；在該週邊區之表面以及該凹槽的側壁和底部表面形成該再佈線層；在各切割區對該再佈線層和該晶片基板進行切割，使該等晶片區相互獨立以形成該感應晶片。
  3. 依據請求項1所述之指紋識別晶片的封裝方法，其中在該基板之表面耦合該感應晶片的步驟包括： 將該感應晶片固定於該基板之表面；在該感應晶片與該基板之間進行電連接。
  4. 依據請求項3所述之指紋識別晶片的封裝方法，其中在該感應晶片與該基板之間進行電連接的步驟包括：在該凹槽之底部形成複數第一焊墊，該等第一焊墊與該再佈線層電連接；在該等第一焊墊與該基板之間進行電連接。
  5. 依據請求項4所述之指紋識別晶片的封裝方法，其中提供該基板之步驟包括：提供一基板，該基板之表面為一第三表面，且該基板的第三表面具有複數第二焊墊；在該基板之表面耦合該感應晶片的步驟包括：在該基板之第三表面耦合該感應晶片。
  6. 依據請求項5所述之指紋識別晶片的封裝方法，其中在該等第一焊墊與該基板之間進行電連接步驟包括：形成複數導電線，該等導電線兩端分別與該等第一焊墊與該等第二焊墊連接，使該感應晶片與該基板電連接。
  7. 依據請求項6所述之指紋識別晶片的封裝方法，其中各導電線上到該基板之第三表面中距離最大的點為頂點，該頂點低於該感應區之表面。
  8. 依據請求項1所述之指紋識別晶片的封裝方法，其中該凹槽為包圍該感應區的複數連續凹槽。
  9. 依據請求項1所述之指紋識別晶片的封裝方法，其中該凹槽為包圍該感應區的複數分立凹槽。
  10. 依據請求項1所述之指紋識別晶片的封裝方法，其中在該基板之表面形成該塑封層係透過流體塑封法。
  11. 依據請求項10所述之指紋識別晶片的封裝方法，其中所述流體塑封法係為滴灌法。
  12. 依據請求項1所述之指紋識別晶片的封裝方法，其中該塑封層之頂面與該感應區之表面齊平。
  13. 依據請求項1所述之指紋識別晶片的封裝方法，其中在所述感應晶片的第一表面和所述再佈線層之間形成有一絕緣層。
  14. 一種指紋識別晶片之封裝結構，其包含：一基板，其具有一表面；一感應晶片，其耦合於該基板之表面，該感應晶片具有一第一表面與一第二表面，該第一表面與該第二表面係相對，該感應晶片的第二表面位於該基板之表面，該感應晶片的第一表面包括一感應區與一週邊區，該週邊區包圍該感應區，該週邊區內具有一凹槽，且該感應晶片的側壁暴露出該凹槽，該凹槽的側壁和底部之表面以及該週邊區之表面具有一再佈線層，該感應區的表面形成有一鈍化層；一塑封層，其位於該基板之表面，該塑封層包圍該感應晶片，該塑封層填充於該凹槽內，且該塑封層暴露出所述形成在該感應區之表面的鈍化層。
  15. 依據請求項14所述之指紋識別晶片之封裝結構，其中該感應晶片更包括位於該凹槽底部的複數第一焊墊，該等第一焊墊與該再佈線層電連接。
  16. 依據請求項15所述之指紋識別晶片之封裝結構，其中該基板之表面為一第三表面，該感應晶片耦合於該基板的第三表面，該基板的第三表面具有複數第二焊墊。
  17. 依據請求項16所述之指紋識別晶片之封裝結構，其中該指紋識別晶片之封裝結構還包括複數導電線，該等導電線之兩端分別與該等第一焊墊與該等第二焊墊連接。
  18. 依據請求項17所述之指紋識別晶片之封裝結構，其中各導電線上到該基板之第三表面中距離最大的點為頂點，該頂點低於該感應區之表面。
  19. 依據請求項14所述之指紋識別晶片之封裝結構，其中該凹槽為包圍該感應區的連續凹槽。
  20. 依據請求項14所述之指紋識別晶片之封裝結構，其中該凹槽為包圍該感應區的複數分立凹槽。
  21. 依據請求項14所述之指紋識別晶片之封裝結構，其中該塑封層之頂面與該感應區之表面齊平。
  22. 依據請求項14所述之指紋識別晶片之封裝結構，其中在所述感應晶片的第一表面和所述再佈線層之間具有一絕緣層。
TW104122982A 2015-05-19 2015-07-15 Fingerprint identification chip packaging structure and packaging method TWI585913B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510256904.5A CN104851853A (zh) 2015-05-19 2015-05-19 指纹识别芯片的封装结构及封装方法

Publications (2)

Publication Number Publication Date
TW201642407A TW201642407A (zh) 2016-12-01
TWI585913B true TWI585913B (zh) 2017-06-01

Family

ID=53851383

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104122982A TWI585913B (zh) 2015-05-19 2015-07-15 Fingerprint identification chip packaging structure and packaging method

Country Status (4)

Country Link
US (1) US20180108585A1 (zh)
CN (1) CN104851853A (zh)
TW (1) TWI585913B (zh)
WO (1) WO2016183978A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104851853A (zh) * 2015-05-19 2015-08-19 苏州晶方半导体科技股份有限公司 指纹识别芯片的封装结构及封装方法
US10672937B2 (en) 2015-09-02 2020-06-02 Pixart Imaging Inc. Optical sensor module and sensor chip thereof
CN106531749A (zh) * 2015-09-14 2017-03-22 原相科技股份有限公司 感测芯片封装结构及其制造方法
CN105551985A (zh) * 2016-01-21 2016-05-04 昆山紫芯微电子科技有限公司 一种指纹识别模组的封装方法、指纹识别模组
TWI604388B (zh) * 2016-02-19 2017-11-01 致伸科技股份有限公司 指紋辨識模組及其製造方法
CN107463867B (zh) * 2016-06-03 2021-01-01 上海丽恒光微电子科技有限公司 传感器及其制备方法
CN106208989B (zh) * 2016-07-05 2019-03-19 宜确半导体（苏州）有限公司 一种射频功率放大器版图及射频功率放大器
CN106374855B (zh) * 2016-08-26 2019-06-14 宜确半导体（苏州）有限公司 一种射频功率放大器模块及射频前端模块
CN106449549A (zh) * 2016-11-08 2017-02-22 华天科技（昆山）电子有限公司 表面传感晶片封装结构及其制作方法
TWI604538B (zh) * 2017-03-23 2017-11-01 南茂科技股份有限公司 指紋辨識封裝結構及其製造方法
CN107275225A (zh) * 2017-06-20 2017-10-20 上海图正信息科技股份有限公司 芯片封装模组的制备方法及封装结构
US10680033B2 (en) * 2017-12-15 2020-06-09 China Wafer Level Csp Co., Ltd. Chip packaging method and chip package
CN108447842A (zh) * 2018-04-28 2018-08-24 苏州晶方半导体科技股份有限公司 一种指纹芯片的封装结构以及封装方法
CN109003950B (zh) * 2018-08-08 2021-05-25 苏州晶方半导体科技股份有限公司 一种超声波指纹芯片的封装结构以及封装方法
CN109585513B (zh) * 2018-12-06 2021-02-02 京东方科技集团股份有限公司 一种柔性显示基板、显示装置及其控制方法
CN109376726B (zh) * 2018-12-24 2024-04-02 苏州科阳半导体有限公司 一种屏下光学指纹芯片封装结构
CN113343829B (zh) * 2019-05-29 2024-04-09 深圳市汇顶科技股份有限公司 指纹识别装置和电子设备
CN113526449A (zh) * 2020-04-14 2021-10-22 鹰克国际股份有限公司 芯片封装结构及其制法
CN111816642A (zh) * 2020-07-10 2020-10-23 山东砚鼎电子科技有限公司 一种防静电传感器
WO2024077540A1 (zh) * 2022-10-13 2024-04-18 深圳华大生命科学研究院 传感芯片封装结构、方法、pcb基板及微流控检测装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200303491A (en) * 2002-02-20 2003-09-01 Fujitsu Ltd Fingerprint sensor apparatus and manufacturing method thereof
US20040188838A1 (en) * 2003-03-31 2004-09-30 Fujitsu Limited Semiconductor device for fingerprint recognition
CN104201116A (zh) * 2014-09-12 2014-12-10 苏州晶方半导体科技股份有限公司 指纹识别芯片封装方法和封装结构

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6379988B1 (en) * 2000-05-16 2002-04-30 Sandia Corporation Pre-release plastic packaging of MEMS and IMEMS devices
DE10246283B3 (de) * 2002-10-02 2004-03-25 Infineon Technologies Ag Verfahren zur Herstellung von Kanälen und Kavitäten in Halbleitergehäusen und elektronisches Bauteil mit derartigen Kanälen und Kavitäten
US20090015265A1 (en) * 2006-01-12 2009-01-15 Kazuo Meki Acoustic Emission Sensor and Method For Checking Operating State of Acoustic Emission Sensor
CN101221930B (zh) * 2007-01-10 2010-06-09 日月光半导体制造股份有限公司 芯片封装结构及其封装方法
US9190379B2 (en) * 2012-09-27 2015-11-17 Apple Inc. Perimeter trench sensor array package
US8970024B2 (en) * 2013-03-14 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with molding material forming steps
CN104347538B (zh) * 2013-07-24 2018-02-16 精材科技股份有限公司 晶片堆叠封装体及其制造方法
CN103489802B (zh) * 2013-09-18 2016-09-28 苏州晶方半导体科技股份有限公司 芯片封装结构及形成方法
US9461190B2 (en) * 2013-09-24 2016-10-04 Optiz, Inc. Low profile sensor package with cooling feature and method of making same
CN104051366B (zh) * 2014-07-01 2017-06-20 苏州晶方半导体科技股份有限公司 指纹识别芯片封装结构和封装方法
CN204029789U (zh) * 2014-07-01 2014-12-17 苏州晶方半导体科技股份有限公司 指纹识别芯片封装结构
CN204029788U (zh) * 2014-07-01 2014-12-17 苏州晶方半导体科技股份有限公司 指纹识别芯片封装结构
CN104051368A (zh) * 2014-07-01 2014-09-17 苏州晶方半导体科技股份有限公司 指纹识别芯片封装结构和封装方法
CN204179070U (zh) * 2014-09-12 2015-02-25 苏州晶方半导体科技股份有限公司 指纹识别芯片封装结构
CN104600055A (zh) * 2014-12-30 2015-05-06 华天科技（西安）有限公司 一种指纹识别传感器件
CN104615982B (zh) * 2015-01-28 2017-10-13 江阴长电先进封装有限公司 一种指纹识别传感器的封装结构及其封装方法
CN104779223A (zh) * 2015-04-10 2015-07-15 华进半导体封装先导技术研发中心有限公司 具有单边沟槽的指纹识别芯片封装结构与制作方法
CN204809209U (zh) * 2015-05-19 2015-11-25 苏州晶方半导体科技股份有限公司 指纹识别芯片的封装结构
CN104851853A (zh) * 2015-05-19 2015-08-19 苏州晶方半导体科技股份有限公司 指纹识别芯片的封装结构及封装方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200303491A (en) * 2002-02-20 2003-09-01 Fujitsu Ltd Fingerprint sensor apparatus and manufacturing method thereof
US20040188838A1 (en) * 2003-03-31 2004-09-30 Fujitsu Limited Semiconductor device for fingerprint recognition
CN104201116A (zh) * 2014-09-12 2014-12-10 苏州晶方半导体科技股份有限公司 指纹识别芯片封装方法和封装结构

Also Published As

Publication number Publication date
US20180108585A1 (en) 2018-04-19
WO2016183978A1 (zh) 2016-11-24
TW201642407A (zh) 2016-12-01
CN104851853A (zh) 2015-08-19

Similar Documents

Publication Publication Date Title
TWI585913B (zh) Fingerprint identification chip packaging structure and packaging method
TWI626598B (zh) Fingerprint identification chip packaging structure and packaging method
TWI570819B (zh) Fingerprint identification chip packaging structure and packaging method
TWI672749B (zh) 指紋識別晶片之封裝結構及封裝方法
TWI575668B (zh) Chip package structure and wafer packaging method
TWI569384B (zh) 指紋識別晶片封裝結構和封裝方法
KR101878695B1 (ko) 지문 인식 칩 패키징 구조 및 패키징 방법
TWI559495B (zh) 晶片封裝體及其製造方法
WO2016000597A1 (zh) 指纹识别芯片封装结构和封装方法
US9978673B2 (en) Package structure and method for fabricating the same
TWM519281U (zh) 指紋辨識裝置
CN108573200B (zh) 封装结构及其制法
CN204809209U (zh) 指纹识别芯片的封装结构
CN204179071U (zh) 晶圆级指纹识别芯片封装结构
TWM515144U (zh) 指紋感測裝置
US20210066173A1 (en) Method for fabricating package structure