TW201601192A - 回收基板和載體基板的方法 - Google Patents

回收基板和載體基板的方法 Download PDF

Info

Publication number
TW201601192A
TW201601192A TW104107540A TW104107540A TW201601192A TW 201601192 A TW201601192 A TW 201601192A TW 104107540 A TW104107540 A TW 104107540A TW 104107540 A TW104107540 A TW 104107540A TW 201601192 A TW201601192 A TW 201601192A
Authority
TW
Taiwan
Prior art keywords
layer
substrate
device layers
forming
buffer layer
Prior art date
Application number
TW104107540A
Other languages
English (en)
Inventor
希勒米 沃爾坎 德米爾
瑞添 陳
Original Assignee
南洋理工大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南洋理工大學 filed Critical 南洋理工大學
Publication of TW201601192A publication Critical patent/TW201601192A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Separation, Recovery Or Treatment Of Waste Materials Containing Plastics (AREA)

Abstract

本發明於各種實施例中提供一種回收載體基板的方法。該方法可以包含提供該載體基板。該方法可以進一步包含藉由沉積一合宜材料於該載體基板上而形成一緩衝層，從而形成一包括該載體基板與該緩衝層的合成基板。該方法還可以包含形成一或更多個器件層於該緩衝層上方。該方法可以額外包含於一分離製程中將該一或更多個器件層與該載體基板分離，俾使得當該一或更多個器件層與該載體基板分離時該緩衝層的至少一部分仍會殘留在該載體基板上。該方法可以進一步包含在該分離製程之後藉由沉積該合宜材料而以該緩衝層的該部分形成另一緩衝層，以便回收該載體基板。

Description

回收基板和載體基板的方法
本揭示內容的各項觀點係關於回收基板和載體基板的方法。
相關申請案之交叉參考
本申請案主張2014年3月31日提申的美國申請案第61/972,575號的優先權權利，本文在實務上以引用的方式將其內容完整併入。
在基於氮化銦鎵/氮化鎵(InGaN/GaN)的發光裝置中已經隨著垂直發光二極體(Light-Emitting Diode，LED)的設計而顯現驚人的進步。垂直LED的製造過程可能包含將磊晶層從藍寶石基板處轉印至金屬基板(例如，銅)，以達更佳熱管理的目的。眾所熟知的係，藍寶石基板能夠被回收以降低移除製程之後的成本。然而，在習知的垂直LED製作過程中，仍有數項技術性難題需要解決。
於各種實施例中，本發明提供一種回收載體基板的方法。該方法可以包含提供該載體基板。該方法可以進一步包含藉由沉積一合宜材料於該載體基板上而形成一緩衝層，從而形成一包括該載體基板與該緩衝 層的合成基板。該方法還可以包含形成一或更多個器件層於該緩衝層上方。該方法可以額外包含於一分離製程中將該一或更多個器件層與該載體基板分離，俾使得當該一或更多個器件層與該載體基板分離時該緩衝層的至少一部分仍會殘留在該載體基板上。該方法可以進一步包含在該分離製程之後藉由沉積該合宜材料而以該緩衝層的該部分形成另一緩衝層，以便回收該載體基板。
於各種實施例中，本發明提供一種回收基板的方法。該方法可以包含提供該基板。該方法可以進一步包含形成一絕緣層於該基板上方。該方法可以額外包含移除該絕緣層的一第一部分，俾使得該基板的一第一部分會露出並且該基板的一第二部分會被該絕緣層的一第二部分覆蓋。該方法還可以包含在該絕緣層的該第一部分被移除之後形成一或更多個器件層於該基板的該第一部分上方。該方法可以進一步包含於一分離製程中將該一或更多個器件層與該基板分離，以便回收該基板。
100‧‧‧回收載體基板的方法的概略圖
102-110‧‧‧方法的步驟
200a‧‧‧形成合成基板的概略圖
200b‧‧‧被形成在合成基板上方的磊晶層的概略圖
200c‧‧‧隔離製程的概略圖
200d‧‧‧處理步驟的概略圖
200e‧‧‧分離製程的概略圖
200f‧‧‧在分離之後的進一步製程的概略圖
202‧‧‧載體基板
204‧‧‧緩衝層
206‧‧‧輻射吸收層
208‧‧‧n型摻雜的GaN層
210‧‧‧主動層
212‧‧‧p型摻雜的GaN層
214‧‧‧隔離溝槽
216‧‧‧電極結構
218‧‧‧鈍化結構
220‧‧‧支撐層
222‧‧‧n-電極堆疊
300‧‧‧回收載體基板的方法的概略圖
302-310‧‧‧方法的步驟
400a‧‧‧形成一連續的絕緣層於一基板上的概略圖
400b‧‧‧光微影製程的概略圖
400c‧‧‧移除絕緣層的第一部分的概略圖
400d‧‧‧圖4C中的結構的俯視平面概略圖
400e‧‧‧被成長於基板之中的一發光二極體(LED)磊晶堆疊的概略圖
400f‧‧‧對發光二極體(LED)磊晶堆疊進行的進一步製程步驟的概略圖
400g‧‧‧分離製程的概略圖
400h‧‧‧在分離製程之後的進一步處理步驟的概略圖
402‧‧‧基板
402a‧‧‧裸露區域
404‧‧‧絕緣層
404a‧‧‧絕緣層的第二部分
406‧‧‧光阻
408‧‧‧非刻意摻雜的材料層
410‧‧‧n型摻雜材料層
412‧‧‧主動層
414‧‧‧p型摻雜材料層
416‧‧‧p電極堆疊
418‧‧‧鈍化結構
420‧‧‧支撐層
422‧‧‧n-電極堆疊
500‧‧‧包含模板成長與分割成長兩者的方法的概略圖
504a‧‧‧絕緣層
508‧‧‧輻射吸收層
510‧‧‧第一導體類型層
512‧‧‧主動層
514‧‧‧第二導體類型層
524‧‧‧載體基板
526‧‧‧緩衝層
配合非限制性範例與隨附圖式來探討下面的詳細說明將會更瞭解本發明，其中：圖1所示的係根據各種實施例用以回收載體基板的方法的概略圖。
圖2A所示的係根據各種實施例用以形成一合成基板的概略圖。
圖2B所示的係根據各種實施例被形成在該合成基板上方的磊晶層的概略圖。
圖2C所示的係根據各種實施例的隔離製程的概略圖。
圖2D所示的係根據各種實施例之接續該隔離製程的處理步驟的概略 圖。
圖2E所示的係根據各種實施例的分離製程的概略圖。
圖2F所示的係根據各種實施例之在分離之後的進一步製程的概略圖。
圖3所示的係根據各種實施例用以回收基板的方法的概略圖。
圖4A所示的係根據各種實施例用以形成一連續的絕緣層於一基板上的概略圖。
圖4B所示的係根據各種實施例之光微影製程的概略圖，其包含在該絕緣層上的一光阻。
圖4C所示的係用以移除該絕緣層的一第一部分的概略圖，俾使得該絕緣層的一第二部分會殘留在該基板上。
圖4D所示的係根據各種實施例之圖4C中的結構的俯視平面概略圖。
圖4E所示的係根據各種實施例之被成長於該基板之中的一發光二極體(LED)磊晶堆疊的概略圖。
圖4F所示的係根據各種實施例之對該些發光二極體(LED)磊晶堆疊所進行的進一步製程步驟的概略圖。
圖4G所示的係根據各種實施例的分離製程的概略圖。
圖4H所示的係根據各種實施例之在分離製程之後的進一步處理步驟的概略圖。
圖5所示的係根據各種實施例之包含模板成長(template growth)與分割成長(partition growth)兩者的方法的概略圖。
下面的詳細說明將參考隨附圖式，該些隨附圖式透過圖解來 顯示可以實行本發明的明確細節與實施例。此些實施例會非常詳細地被說明，以便讓熟習本技術的人士可以實行本發明。其它實施例亦可以被運用，並且可以進行結構性改變與邏輯性改變，其並沒有脫離本發明的範疇。本發明的各種實施例未必相互排斥；因為某些實施例能夠結合一或更多個其它實施例，用以形成新實施例。
為輕易瞭解並且實行本發明，現在將透過範例並且參考圖式來說明特殊實施例，其並沒有限制意義。
應該瞭解的係，當本發明在下面的說明中使用到「之上」、「上方」、「橫向」、「頂端」、「底部」、「下方」、「側邊」、「後方」、「左側」、「右側」、「前方」、…等用詞時係為方便起見並且幫助瞭解相對的位置或方向，而沒有限制任何裝置或結構或是任何裝置或結構的任何部件的配向的用意。
同樣已知的係，該些被回收基板的表面雖然可以藉由從該基板處移除特定材料而被拋光，以便恢復該表面；然而，此方法卻可能實際上會縮減該些基板的厚度，接著，其便可能限制基板回收的次數。又，該拋光製程可能還包含人力與機械成本，因而會提高被回收基板的成本。
圖1所示的係根據各種實施例用以回收載體基板的方法的概略圖100。於102中，該方法可以包含提供該載體基板。於104中，該方法可以進一步包含藉由沉積一合宜材料於該載體基板上而形成一緩衝層，從而形成一包含該載體基板與該緩衝層的合成基板。於106中，該方法還可以包含形成一或更多個器件層於該緩衝層上方。於108中，該方法可以額外包含於一分離製程中將該一或更多個器件層與該合成基板分離，俾使 得當該一或更多個器件層與該合成基板分離時該緩衝層的至少一部分仍會殘留在該載體基板上。於110中，該方法可以進一步包含在該分離製程之後藉由沉積該合宜材料而以該緩衝層的該部分形成另一緩衝層，以便回收該載體基板。
換言之，該方法可以包含於一載體基板上形成一包含一緩衝層的合成基板。該方法可以包含於該緩衝層上方形成一或更多個器件層。該一或更多個器件層接著可以與該合成基板分離。該緩衝層的一部分仍可以殘留在該載體基板上。另一緩衝層可以殘留在該載體基板上的緩衝層部分為基礎被重新成長。
在該分離部分期間，該緩衝層的另一部分可能會遺失或者缺陷可能會出現在該緩衝層上。因此，該合宜材料可以被沉積，用以重新成長該緩衝層。
在一第二層上的一第一層可以包含在該第二層上的一第一層；或者，可以包含下面情形，該第一層與該第二層藉由一或更多個中間層而被分離。
於各種實施例中，該緩衝層的至少另一部分可以在該分離製程期間從該合成基板處被移除。該緩衝層的該另一部分可以被附接至/被黏接至該一或更多個器件層或者可以在該分離製程期間被移除(舉例來說，被蒸發)。
分離該一或更多個器件層與該合成基板可以包含利用電磁波(舉例來說，利用紫外線輻射或是紫外光)來照射輻射吸收層。於各種實施例中，該分離製程可以為或者可以包含紫外線雷射剝離(Laser Lift-Off，LLO) 製程。該載體基板與該緩衝層可以對該些電磁波為透明。該另一緩衝層同樣可以對該些電磁波為透明。該些電磁波可以被引入至與被附接或被黏接至該緩衝層的載體基板側反向的載體基板側。該些電磁波可以通過該載體基板與該緩衝層，用以照射該輻射吸收層。利用該些電磁波來照射輻射吸收層可以分解該輻射吸收層。舉例來說，照射一非刻意摻雜或是有摻雜的氮化鎵(GaN)層可以將該GaN分解成氣體氮與液體鎵。
適合造成該輻射吸收層之內部及/或外部剝落的其它類型電磁輻射或電磁波可以包含X射線、毫米波、微米波、紅外線波或是伽瑪射線。
於各種實施例中，該另一緩衝層的厚度可以實質上等於該緩衝層的厚度。換言之，該另一緩衝層的厚度可以被重新成長至該緩衝層的厚度。於各種實施例中，該另一緩衝層的厚度可以被重新成長用以減少或移除該緩衝層中的缺陷。於各種實施例中，該另一緩衝層的厚度實質上不同於該緩衝層的厚度。換言之，該另一緩衝層的厚度可以厚於或薄於該緩衝層的厚度。
於各種實施例中，該基板的晶格間距可以實質上等於或是實質上匹配於該緩衝層的晶格間距。基板的晶格間距與緩衝層的晶格間距之間的差異可能小於該基板的晶格間距的15%或者小於該基板的晶格間距的5%或者小於該基板的晶格間距的1%。明確地說，AlN與藍寶石之間的晶格匹配誤差可能為約13.3%(在晶體旋轉約30°之後)。
(用於該緩衝層的)合宜材料可以包含氮化鋁(AlN)。該基板可以包含選擇自由下面所組成之群中的一或更多者：藍寶石(Al2O3)、碳化矽 (SiC)或是氮化鋁(AlN)。
於各種實施例中，該方法可以包含於該緩衝層上形成一輻射吸收層。該方法可以還包含於該輻射吸收層上形成該一或更多個器件層。該輻射吸收層可以為或者可以包含(結晶的)氮化鎵(GaN)，例如，非刻意摻雜的GaN。該一或更多個器件層可以包含一位在該輻射吸收層上的第一導體類型層。該一或更多個器件層可以進一步包含一位在該第一導體類型層上的主動層。該一或更多個器件層還可以額外包含一位在該主動層上的第二導體類型層。於各種實施例中，該一或更多個器件層可以為一發光裝置/二極體或一發光裝置/二極體的一部分。於各種其它實施例中，該一或更多個器件層可以為一電晶體或一電晶體的一部分或是任何其它合宜的電子裝置或一電子裝置的一部分。
於各種替代實施例中，該一或更多個器件層可以包含一輻射吸收層。該輻射吸收層可以在該緩衝層上。該輻射吸收層可以為或者可以包含(結晶的)氮化鎵(GaN)，例如，有摻雜的GaN。該輻射吸收層可以為第一導體類型。該一或更多個器件層可以進一步包含一位在該輻射吸收層上的主動層。該一或更多個器件層可以額外包含一位在該主動層上的第二導體類型層。
於各種實施例中，取而代之的係，該輻射吸收層可以包含下面一或更多者的混合氮化物：銦、鎵以及鋁。該輻射吸收層可以額外或者替代包含多晶矽或單晶矽。
該方法可以還包含在該分離製程之前形成一或更多個隔離溝槽。該一或更多個隔離溝槽可以延伸穿過該一或更多個器件層。該一或 更多個隔離溝槽可以終止於該緩衝層。該一或更多個隔離溝槽可以終止於該緩衝層與該輻射吸收層的介面處。該方法可以還包含在該一或更多個隔離溝槽中沉積絕緣材料，用以形成鈍化結構。該方法可以進一步包含在該分離製程之前於該一或更多個器件層上形成一或更多個電極結構。該方法可以額外包含在該分離製程之前於該一或更多個電極結構上形成一支撐層。
一中間結構(其包含該一或更多個器件層、該一或更多個電極結構、以及該支撐層)可以在該分離製程期間與該合成結構分離。該中間結構可以在該分離製程期間或之後被翻轉，俾使得該中間結構的一底部表面會變成該中間結構的一頂端表面。該方法可以進一步包含在該分離製程之後於該中間結構上方形成一或更多個另外的電極結構。
該方法可以進一步包含於該另一緩衝層上或上方形成一或更多個另外的器件層。藉由從該緩衝層的該部分處形成另一緩衝層，可以形成另一合成基板，其包含該載體基板與該另一緩衝層(位在該載體基板上)。該一或更多個另外的器件層可以被形成在該另一緩衝層上或上方，以便回收或重新利用該載體基板。於各種實施例中，該一或更多個另外的器件層可以為一(另一)發光二極體/裝置或是一(另一)發光二極體/裝置的一部分。於各種實施例中，該一或更多個器件層可以為一(另一)電晶體或一(另一)電晶體的一部分或是一(另一)電子裝置或一(另一)電子裝置的一部分。
該方法可以進一步包含在另一分離製程中將該一或更多個另外的器件層和包含該載體基板與該另一緩衝層的另一合成基板分離。
於各種實施例中，本發明還可以提供一種由本文中所述任何 方法所形成的裝置或結構。該裝置或結構可以為一發光裝置/二極體或是一發光裝置/二極體的一部分。該裝置或結構亦可以為一電晶體或一電晶體的一部分或是一電子裝置或一電子裝置的一部分。
圖2A所示的係根據各種實施例用以形成一合成基板的概略圖200a。一緩衝層204可以被成長在一載體基板202上，用以形成該合成基板。該緩衝層204可以為或者可以包含氮化鋁(AlN)。該載體基板202可以為藍寶石(Al2O3)、碳化矽(SiC)、或是氮化鋁(AlN)。該載體基板202亦可被稱為載體晶晶圓。該緩衝層204可以被成長在該載體基板202的一表面上。該緩衝層204可以利用下面方式來沉積：金屬有機化學氣相沉積(MetalOrganic Chemical Vapour Deposition，MOCVD)、分子射束磊晶術(Molecular Beam Epitaxy，MBE)或是原子層沉積(Atomic Layer Deposition，ALD)。該緩衝層204的厚度的合宜數值可以落在約0.1μm至約10μm的範圍之中。該合成基板亦可被稱為磊晶模板。
圖2B所示的係根據各種實施例被形成在該合成基板上方的磊晶層的概略圖200b。該些磊晶層可以為或者可以包含一發光二極體(LED)磊晶晶圓。該些磊晶層可以包含一或更多個器件層。於各種實施例中，該些磊晶層可以包含一分離的輻射吸收層206。該一或更多個器件層可以包含一n型摻雜的GaN層208、一主動層210(其可以包含InGaN/GaN多重量子井或者由InGaN/GaN多重量子井所組成)以及一p型摻雜的GaN層212。該一或更多個器件層可以被形成在一選擇性非刻意摻雜的GaN層(u-GaN)206上或上方。該些磊晶層可以利用下面方式來成長：金屬有機化學氣相沉積(MOCVD)、分子射束磊晶術(MBE)或是原子層沉積(ALD)。
於各種實施例中，該選擇性非刻意摻雜的GaN層(u-GaN)206可以為被形成在緩衝層204上的輻射吸收層。一或更多個器件層208、210、212可以被形成在該輻射吸收層206上或上方。
該n型摻雜的GaN層208可以和該p型摻雜的GaN層212互換。一般來說，該一或更多個器件層可以包含一位在該輻射吸收層上的第一導體類型層。該一或更多個器件層可以進一步包含一位在該第一導體類型層上的主動層。該一或更多個器件層還可以包含一位在該主動層上的第二導體類型層。
於各種實施例中，該一或更多個器件層可以包含該輻射吸收層。舉例來說，該n型摻雜的GaN層208可以為被形成在該緩衝層上的輻射吸收層。該非刻意摻雜的GaN層206可以不存在。該一或更多個器件層可以進一步包含一位在該n型摻雜的GaN層208上的主動層210以及一位在該主動層210上的p型摻雜的GaN層212。
該n型摻雜的GaN層208可以和該p型摻雜的GaN層212互換。一般來說，該輻射吸收層可以為第一導體類型。該一或更多個器件層可以進一步包含一位在該輻射吸收層上的主動層以及一位在該主動層上的第二導體類型層。
圖2C所示的係根據各種實施例的隔離製程的概略圖200c。該隔離製程可被執行用以切穿該些LED磊晶層206、208、210、212，停止在緩衝層204處，以便定義晶片尺寸並且隔離該些獨特的裝置。晶片尺寸可以各自具有範圍從約0.3mm至約5.0mm的合宜大小。該隔離可以藉由下面方式來達成：感應耦合式電漿(Inductively Coupled Plasma，ICP)蝕刻、反應 性離子蝕刻(Reactive Ion Etching，RIE)或是雷射切割。該隔離製程可以包含形成一或更多個隔離溝槽214。該些隔離溝槽214可以在該分離製程之前被形成。該一或更多個隔離溝槽214可以延伸貫穿該一或更多個器件層208、210、212。該一或更多個隔離溝槽214可以進一步延伸貫穿層206。該一或更多個隔離溝槽214可以終止於緩衝層204處。該一或更多個隔離溝槽214可以終止於緩衝層204與層206的介面處。
圖2D所示的係根據各種實施例之接續該隔離製程的處理步驟的概略圖200d。該方法可以進一步包含在該一或更多個器件層上或上方形成一或更多個電極結構，舉例來說，p-電極堆疊216。每一個電極結構216皆可以為一電極堆疊。該一或更多個電極結構216可以在該分離製程之前被形成。該一或更多個電極結構216可以被形成在層212上。該一或更多個電極結構216可以充當接觸層212的歐姆接點。該一或更多個器件層可以包含一反射層與一橫向電流導體。該反射層可以介於該一或更多個器件層與該一或更多個電極結構之間。每一個結構中的反射層與橫向電流導體皆可以和該些電極結構進行歐姆接觸。該一或更多個電極結構216可以包含一允許光抵達(並且通過)該反射層的合宜材料。用於該些電極結構216的合宜材料可以為透明並且有導電性。該合宜材料可以為透明的導體氧化物(例如，氧化銦錫(Indium-Tin-Oxide，ITO))或者可以為一半透明膜，例如，鎳(Ni)、銀(Ag)、鉻(Cr)、鋁(Al)、…等。該反射層可以包含選擇自由下面所組成之群中的一或更多種合宜材料：銀(Ag)、鋁(Al)、以Ag為基礎的合金、以及以Al為基礎的合金。該橫向電流導體可以包含金(Au)、鉑(Pt)、鎳(Ni)、銀(Ag)、鋁(Al)、鎢(W)、鉻(Cr)、錫(Sn)、銅(Cu)、…等。用於該些電極結構 216的合宜材料以及用於該反射層與該橫向電流導體的合宜材料可以經由電子射束蒸發或濺鍍來沉積。該些電極結構216可以利用光微影術製程來圖樣化。該圖樣通常可配合一介於層212的邊緣與電極結構216的邊緣之間的邊界來設計。
該方法可以進一步包含於該一或更多個隔離溝槽214之中沉積絕緣材料，用以形成鈍化結構218。該些鈍化結構218亦可被稱為鈍化層或隔離結構。介於該些裝置的側壁之間的空間可以由鈍化結構218來保護。同時，該些鈍化結構218可以覆蓋層208，用以防止任何可能的漏電流。該鈍化結構可以從層206處延伸至層210或層212。如果層206不存在的話，該鈍化結構則可以從層208處延伸至層210或層212。該些鈍化結構218可以被圖樣化成用以在中央部分露出該些電極結構216。該些鈍化結構218可以包含一合宜的鈍化材料，例如，如同氧化矽(SiOx)、氮化矽(SiNx)、二氧化鈦(TiO2)以及氧化鋁(Al2O3)的無機絕緣體，或是諸如光阻、聚合物、以及SU-8的有機材料。
該方法還可以包含於該一或更多個電極結構上形成一支撐層220。該支撐層220可以在該分離製程之前被形成。在該些鈍化結構218被圖樣化之後，一支撐層220可以被塗敷至整個晶圓面積。該支撐層可以包含下面任何其中一者：Au、Ag、Ni、Cu、Pd、Ti、W、Cr、Al、Mo、Sn、…等。該支撐層220可以藉由沉積方法來形成，例如，電子射束蒸發、濺鍍、或是化學電鍍。或者，該支撐層可以為或是包含矽晶圓、銅晶圓、或是塑膠膜，其可以經由晶圓焊接製程被貼附至LED晶圓(該些器件層及/或該些電極結構)。該支撐層的厚度可以為落在約10μm至約1000μm的範圍中的 合宜數值。
該方法還可以包含於一分離製程中將該一或更多個器件層與該合成基板分離，俾使得當該一或更多個器件層與該合成基板分離時該緩衝層的至少一部分仍會殘留在該載體基板上。圖2E所示的係根據各種實施例的分離製程的概略圖200e。該些LED磊晶層可以從該合成基板處被轉印至該支撐層220。該分離製程可能包含紫外線(UltraViolet，UV)雷射剝離，其會從該合成基板側照射具有選定波長的雷射射束。因為載體基板202與緩衝層204對該UV雷射為透明，所以，UV光子可以在層204、206之間的介面處被GaN吸收。在該介面處的溫度可能非常高，以便將結晶的GaN分解成氣體氮與液體鎵。所以，整個材料堆疊可以在該介面處分離。該雷射射束的光點大小與形狀可以經過圖樣設計，以便匹配隔離製程的圖樣，俾使得該射束的邊緣可以在製程中重疊隔離間隙。
在該分離製程之後，該LED磊晶層可以被轉印至該支撐層，而p-i-n結構則會顛倒。一中間結構(其包含該一或更多個器件層、該一或更多個電極結構以及該支撐層)可以在該分離製程期間與該合成結構分離。
圖2F所示的係根據各種實施例之在分離之後的進一步製程的概略圖200f。該方法可以進一步包含薄化該中間結構。層206可以在薄化期間(完全)被移除。層208可以被薄化或是被部分移除。感應耦合式電漿(ICP)蝕刻製程或反應性離子蝕刻(RIE)蝕刻製程可以被套用，用以對n-GaN層208向下蝕刻至特定的深度，完全移除u-GaN層206。該n-GaN層208接著可以利用濕式化學蝕刻來進行隨機性紋理設計或者結合乾式蝕刻經由奈米壓印 或光微影術來進行週期性圖樣化，以便增強光抽出效率。最後，一或更多個另外的電極結構(舉例來說，n-電極堆疊)222可以被沉積在該n-GaN層208的表面上，如圖2F中所示。該另一電極結構222可以橫向散佈電流並且充當該n-GaN層208的歐姆接點。用於該另一電極結構222的材料可以選擇自Ti、Al、Ag、Au、Pt、Cr、Pd、W、…等，並且可以藉由電子射束蒸發、熱蒸發、或是濺鍍來達成沉積的目的。
原始基板晶圓202上的緩衝層204可以利用有機化學藥劑或是以酸為基礎的化學藥劑來清洗，用以移除任何殘留物及污染。該緩衝層204的表面亦可以經由化學機械研磨(Chemical-Mechanical-Polishing，CMP)來平滑化，用以移除任何表面缺陷。該方法可以包含利用在該分離製程之後的緩衝層部分來形成另一緩衝層。該另一緩衝層可以利用殘留在該載體基板202上的緩衝層204來形成或成長。該另一緩衝層可以被重新成長，用以減少或移除該緩衝層204之中的缺陷。包含該載體基板202與該另一緩衝層的合成基板接著可以被回收並且用於另一製程。
本發明的各種實施例試圖降低成本並且提高產量。該載體基板可以以該緩衝層204作為模板來回收。該緩衝層204可以在雷射剝離(LLO)製程期間保護該載體基板202。該雷射可以被該緩衝層/輻射吸收層介面上的輻射吸收層(犧牲層)強烈地吸收，並且在該LLO製程期間該緩衝層中僅有一非常薄的部分可能遭到破壞。因為該緩衝層可以輕易地被重新成長(舉例來說，在成長LED之前先在MOCVD反應器中被重新成長)，所以，該緩衝層的表面破壞可能並非重大問題。除了充當保護層之外，該緩衝層還可以作為用以成長該些器件層(舉例來說，GaN磊晶層)的良好緩衝層。配合正 確的設計以及最佳的緩衝層工程設計，亦可以縮減GaN磊晶層的成長時間。
圖3所示的係根據各種實施例用以回收基板的方法的概略圖300。該方法可以包含，在302中，提供該基板。該方法可以進一步包含，在304中，形成一絕緣層於該基板上方。該方法可以額外包含，在306中，移除該絕緣層的一第一部分，俾使得該基板的一第一部分會露出並且該基板的一第二部分會被該絕緣層的一第二部分覆蓋。該方法還可以包含，在308中，在該絕緣層的該第一部分被移除之後形成一或更多個器件層於該基板的該第一部分上方。該方法可以進一步包含，在310中，於一分離製程中將該一或更多個器件層與該基板分離，以便回收該基板。
換言之，該方法可以包含形成一絕緣層於一基板上。該絕緣層可以包含一第一部分與一第二部分。該絕緣層的第一部分可以被移除用以露出該基板的下方第一部分。該絕緣層的第二部分會殘留在該基板上，用以覆蓋該基板的下方第二部分。在移除該絕緣層的第一部分之後，一或更多個器件層會被形成在該基板的第一部分上方。該一或更多個器件層可以和該基板分離。
該一或更多個器件層可以不存在於該基板的第二部分上。該一或更多個器件層可以在該基板上方為不連續。
移除該絕緣層的第一部分可以包含一光微影製程。於各種實施例中，該方法可以包含在形成該絕緣層於該基板上之後沉積光阻於該絕緣層上。
該方法可以包含排列一遮罩於該光阻上方。該方法可以包含引導電磁輻射穿過該遮罩，抵達該光阻。該方法還可以包含移除位在該部 分絕緣層上方的光阻部分，以便露出要移除的該絕緣層的第一部分。該光阻可以該遮罩為基礎來圖樣化。該絕緣層可以疊置在該絕緣層上方的光阻為基礎來圖樣化。
於各種實施例中，該光阻可以為或者可以包含一正光阻。該部分光阻可能在移除之前曝露於電磁輻射。該電磁輻射可以通過該遮罩上的孔洞(疊置在該部分光阻上方的孔洞)而抵達該部分絕緣層上方的該部分光阻(也就是，該光阻中未被遮罩的部分)。該部分光阻可以吸收該電磁輻射並且可以在吸收該電磁輻射之後變成可溶解於一顯影劑溶液之中。該部分光阻接著可以被該顯影劑溶液移除，以便露出該絕緣層的下方第一部分。換言之，該方法可以進一步包含移除位於該絕緣層的第一部分上方的光阻部分，以便露出要移除的該絕緣層的第一部分。
於各種實施例中，該光阻可以為或者可以包含一負光阻。該部分光阻可能在移除之前受到該遮罩的掩蓋而沒有照射到電磁輻射。沒有受到該遮罩的掩蓋而有照射到電磁輻射該光阻的另一部分(也就是，曝露於該電磁輻射中)則可能變成比較不可溶解於一顯影劑溶液之中。該部分光阻接著可以被該顯影劑溶液移除以便露出該絕緣層的下方第一部分，而該光阻的另一部分則可能殘留在該絕緣層上。換言之，該方法可以進一步包含移除位於該絕緣層的第一部分上方的光阻部分，以便露出要移除的該絕緣層的第一部分。
該絕緣層的第二部分可以為或者可以包含一分割格柵。該分割格柵可以包含複數個分割胞體。該一或更多個器件層可以被形成在每一個分割胞體裡面。已形成的該一或更多個器件層包括複數個層狀堆疊。該 複數個層狀堆疊中的每一者可以在每一個分割胞體裡面。換言之，每一個層狀堆疊皆可以被一分割胞體包圍。該分割胞體可以封閉該層狀堆疊。該些分割胞體可以隔離相鄰的層狀堆疊。
於各種實施例中，該方法可以進一步包含在移除該絕緣層的第一部分之後於該基板的第一部分上形成一輻射吸收層。該輻射吸收層亦可以被形成在每一個分割胞體裡面。該方法可以進一步包含形成該一或更多個器件層於該輻射吸收層上。該一或更多個器件層可以包含一位於該輻射吸收層上的第一導體類型層。該一或更多個器件層還可以包含一位於該第一導體類型層上的主動層。該一或更多個器件層可以進一步包含一位於該主動層上的第二導體類型層。
於各種其它實施例中，該一或更多個器件層還可以包含一輻射吸收層。該輻射吸收層可以被形成在該基板上。該輻射吸收層可以為該一或更多個器件層中的其中一層。該輻射吸收層為第一導體類型。該一或更多個器件層中的剩餘層可以被形成在該輻射吸收層上方。該一或更多個器件層可以進一步包含一位在該輻射吸收層上的主動層。該一或更多個器件層還可以包含一位於該主動層上的第二導體類型層。
形成該一或更多個器件層可以包含：於該基板的第一部分上方形成一第一導體類型層；於該第一導體類型層上形成一主動層；以及於該主動層上形成一第二導體類型層。
將該一或更多個器件層與該基板分離可以包含利用電磁波或電磁輻射來照射該輻射吸收層。該分離製程可以包含或者可以為紫外線(uv)雷射剝離製程。該些電磁波可以為或者可以包含紫外光或紫外線輻射。 該基板可以對該些電磁波為透明。該些電磁波可以被引入至和被附接至或被黏接至該輻射吸收層的基板側反向的基板側。該些電磁波可以通過該基板，用以照射該輻射吸收層。利用電磁波來照射該輻射吸收層可以分解該輻射吸收層。
適合造成該輻射吸收層之內部及/或外部剝落的其它類型電磁輻射或電磁波可以包含X射線、毫米波、微米波、紅外線波或是伽瑪射線。
該方法可以進一步包含於該絕緣材料的第二部分上形成多個鈍化結構，俾使得該複數個層狀堆疊中的每一者會被該些鈍化結構包圍。該些鈍化結構可以包含一選擇自由下面所組成之群中的合宜的無機材料：氧化矽、氮化矽、二氧化鈦(TiO2)以及氧化鋁。該鈍化結構可以包含一合宜的有機材料。或者，該些鈍化結構亦可以包含一選擇自由下面所組成之群中的合宜的無機材料：氧化矽、氮化矽、二氧化鈦(TiO2)以及氧化鋁。
該方法可以進一步包含形成一電極結構於該複數個層狀堆疊中的每一個層狀堆疊上。該方法還可以包含在該分離製程之前形成一支撐層於該些電極結構上。該方法可以額外包含在該複數個離散的層狀堆疊中的每一個層狀堆疊中和每一個電極結構反向的側上形成另一電極結構於該複數個離散的層狀堆疊中的每一個層狀堆疊上。
該基板可以為或者可以包含一合成基板，其包括一載體基板以及一位於該載體基板上的緩衝層。該緩衝層可以包含氮化鋁(AlN)。
該方法還可以包含在分離該一或更多個器件層與該基板之後形成另一絕緣層於該基板上。該方法可以額外包含移除該另一絕緣層的 另一第一部分，俾使得該基板的另一第一部分會露出並且該基板的另一第二部分會被該另一絕緣層的另一第二部分覆蓋。該方法可以還包含於另一分離製程中將該一或更多個另外的器件層與該基板分離。
於各種實施例中，本發明還可以提供一種藉由本文中所述的任何方法所形成的裝置或結構。該裝置或結構可以為一發光裝置/二極體或是一發光裝置/二極體的一部分。該裝置或結構亦可以為一電晶體或一電晶體的一部分或是一電子裝置或一電子裝置的一部分。
圖4A所示的係根據各種實施例用以形成一連續的絕緣層404於一基板402上的概略圖400a。根據各種實施例，該方法可以包含提供該基板402並且形成該絕緣層404於該基板上。該基板402可以為或者可以包含一載體基板或載體晶圓。該絕緣層404可以包含選擇自由下面所組成之群中的合宜材料：氧化矽(SiOx)、氮化矽(SiNx)、氧化鋁(Al2O3)以及氧化鋯(ZrO2)。該絕緣層404的沉積可以經由下面方式來達成：化學氣相沉積、電子射束沉積、熱蒸發、或是濺鍍。該膜的厚度可以為落在約0.05μm至約20μm的範圍中的合宜數值。
圖4B所示的係根據各種實施例之光微影製程的概略圖400b，其包含在該絕緣層404上的一光阻406。該方法可以包含在該基板402上形成該絕緣層404之後於該絕緣層404上沉積光阻406。該方法還可以包含排列一遮罩於該光阻406上方並且引導電磁輻射穿過該遮罩抵達該光阻406。該光微影製程可以在該絕緣層404上定義該分割格柵圖樣。用於該光微影術的光阻406可以為正光阻，例如，AZ-9260或AZ-5214；或者，可以為負光阻(配合顛倒的遮罩設計)，例如，n-Lof。圖4C所示的係用以移除該 絕緣層404的一第一部分的概略圖400c，俾使得該絕緣層404的一第二部分404a會殘留在該基板402上。圖4D所示的係根據各種實施例之圖4C中的結構的俯視平面概略圖400d。絕緣層404的第一部分可以透過蝕刻製程被移除，例如，濕式化學蝕刻或電漿蝕刻。在該絕緣層的一部分(也就是，該絕緣層的第一部分)上方的光阻的一部分可以在蝕刻之前先被移除。
在該絕緣層的第二部分404a上方的光阻可以在蝕刻之後被剝除。在光阻剝除之後，僅有該些分割格柵404a可以殘留在基板402上。裸露區域402a可以留下供器件層(舉例來說，GaN LED層)的磊晶成長使用。該裸露區域402a的面積範圍(其可以等於該LED晶粒的晶片面積)可以從約0.1mm至約5.0mm，而該些格柵帶狀體404a的寬度範圍則可以從約5μm至約500μm。
圖4E所示的係根據各種實施例之被成長於基板402之中的一發光二極體(LED)磊晶堆疊的概略圖400e。每一個LED磊晶堆疊(或層狀堆疊)可以包含：一非刻意摻雜的材料層408；一n型摻雜材料層410；一主動層412，其包含數對量子井/量子屏障；以及一p型摻雜材料層414。每一個磊晶堆疊可以僅被成長在基板402的表面上的方形區域402a上。可能沒有任何磊晶材料被成長在該分割材料上或上方，也就是，沒有任何磊晶材料被成長在該絕緣層的第二部分404a上或上方。該磊晶成長能夠利用下面方式來實行：金屬有機化學氣相沉積(MOCVD)、分子射束磊晶術(MBE)、或是原子層沉積(ALD)。
於各種實施例中，該方法可以包含在移除該絕緣層404的第一部分之後形成一輻射吸收層(舉例來說，非刻意摻雜的材料層408)於該基 板402的第一部分上。該方法可以進一步包含形成該一或更多個器件層(舉例來說，n型摻雜材料層410、主動層412以及p型摻雜材料層414)於該輻射吸收層408上。
於各種其它實施例中，該非刻意摻雜的材料層408可能不存在。該一或更多個器件層可以包含一輻射吸收層(舉例來說，該n型摻雜材料層410)，其可以被形成在基板402上。剩餘的器件層(舉例來說，主動層412以及p型摻雜材料層414)可以被形成在該輻射吸收層410上或上方。
圖4F所示的係根據各種實施例之對該些發光二極體(LED)磊晶堆疊所進行的進一步製程步驟的概略圖400f。該磊晶堆疊可以包含該一或更多個器件層並且還可以包含該輻射吸收層。因為沒有任何磊晶材料在分割區404a上或上方，所以，該些裝置可以自動與相鄰的晶粒隔離。不同的實施例可能並不需要隔離製程來隔離該些裝置。一電極層(舉例來說，p電極堆疊416)可以被形成在該p摻雜層414的表面上，舉例來說，藉由沉積一合宜的電極材料。該p電極堆疊416可以充當接觸該p摻雜層414的歐姆接點。該一或更多個器件層還可以包含一反射層與一橫向電流導體。該反射層可以介於該p電極堆疊416與該p摻雜層414之間。為形成接觸該p摻雜層414的歐姆接點並且允許光抵達該反射層，該材料可能兼具透明與導電性。該電極層可以包含選擇自下面的一或更多種合宜材料：透明的導體氧化物，例如，氧化銦錫(ITO)；或者，半透明的金屬膜，例如，Ni、Ag、Cr、Al、…等。用於該反射層的材料可以選擇自由Ag、Al、或是以Ag為基礎的合金、以Al為基礎的合金。該橫向電流導體可以包含金Au、Pt、Ni、Ag、Al、W、Cr、Sn、Cu、…等。該些材料可以利用電子射束蒸發或濺鍍 來沉積。該p電極會利用光微影術製程來圖樣化並且該圖樣通常可配合一介於該p摻雜層414的邊緣與該p電極416的邊緣之間的邊界來設計。
該方法還可以包含於該絕緣材料404的第二部分404a上或上方形成多個鈍化結構418，俾使得該複數個層狀堆疊或是該複數個磊晶堆疊中的每一者會被該些鈍化結構包圍。該些鈍化結構亦可以被稱為鈍化層。介於該些裝置的側壁之間的空間可以由該些鈍化結構418來保護。該些鈍化結構418可以覆蓋n摻雜層410，用以防止任何可能的漏電流。該隔離可以被圖樣化成用以在中央部分露出該p電極416。該些鈍化結構可以包含一合宜的鈍化材料，例如，如同氧化矽(SiOx)、氮化矽(SiNx)、二氧化鈦(TiO2)以及氧化鋁(Al2O3)的無機絕緣體，或是諸如光阻、聚合物、以及SU-8的有機材料。
該方法可以進一步包含在該分離製程之前形成一支撐層420於該些電極結構上。該支撐層420可以被塗敷至整個晶圓面積。該支撐層420可以包含諸如下面的合宜材料：Au、Ag、Ni、Cu、Pd、Ti、W、Cr、Al、Mo、Sn、…等。用於該支撐層420的合宜材料可以藉由電子射束蒸發、濺鍍、或是化學電鍍來沉積。或者，該支撐層可以為矽晶圓、銅晶圓、或是塑膠膜，其可以經由晶圓焊接製程被附接至或被貼附至LED晶圓。該支撐層的厚度可以為落在約10μm至約1000μm的範圍中的任何合宜數值。
圖4G所示的係根據各種實施例的分離製程的概略圖400g。該方法可以包含於該分離製程中將該一或更多個器件層與基板402分離，以便回收該基板。該分離製程可以包含UV雷射剝離製程。一具有選定波長的UV雷射射束可以從該基板402處被照射至該些LED磊晶層。因為基板 402對該些選定波長為透明，所以，UV雷射光子或電磁波可以抵達輻射吸收層408(GaN磊晶層)並且可以在基板/吸收層(基板/磊晶層)介面處被該磊晶材料吸收。所產生的高溫可能足以分解該輻射吸收層408(的至少一部分)。該輻射吸收層408可以包含結晶的GaN材料，其可以被分解成氣態氮以及液相的鎵。所以，該磊晶堆疊(或是該一或更多個器件層)以及該基板402可以在該介面處分離。如果沒有層408，該些UV雷射光子或電磁波則可以抵達層410，用以分解層410的至少一部分。
圖4H所示的係根據各種實施例之在分離製程之後的進一步處理步驟的概略圖400h。在該剝離製程之後，該一或更多個器件層410、412、414可以被轉印至該支撐層，而p-i-n結構則會顛倒。一蝕刻製程(舉例來說，ICP或RIE)可以被套用，用以將層410蝕刻至合宜的厚度。該蝕刻製程亦可以完全移除層408。層410的裸露表面接著可以利用濕式化學蝕刻來進行隨機性紋理設計或者進行週期性圖樣化(舉例來說，結合乾式蝕刻經由奈米壓印或光微影術)，以便增強光抽出效率。另一電極層(舉例來說，n-電極堆疊422)可以被形成在層410的表面上，如圖4H中所示。該n-電極堆疊422可以被配置成用以橫向散佈電流並且可以充當層410的歐姆接點。用於該n-電極堆疊422的材料可以選擇自Ti、Al、Ag、Au、Pt、Cr、Pd、W、…等，並且可以藉由電子射束蒸發、熱蒸發、或是濺鍍來達成沉積的目的。
因為在製作過程期間沒有任何隔離製程來分離該些獨特的LED晶粒，所以，基板402可以受到妥適的保護，不會遭到任何的表面破壞。因此，基板402可以被重新用於後面數次的磊晶成長與製作過程。晶圓清洗製程可以利用以酸為基礎的溶液來實施，例如，氫氯酸(HCl)、氫氟 酸(HF)、硝酸(HNO3)、磷酸(H3PO4)、硫酸(H2SO4)、食人魚溶液(piranha solution)；或是利用鹼性溶液來實施，例如，氫氧化鉀(KOH)或是氫氧化鈉(NaOH)，用以移除任何的磊晶材料或金屬殘留物。在進行下一次的磊晶術之前亦可以先使用有機溶液(例如，異丙醇(IAP)、丙酮)來剝除任何的有機污染。
各種實施例可以結合模板成長的概念與分割成長來保護該模板，避免因隔離蝕刻製程而遭到可能的破壞，俾使得該載體晶圓以及該模板層(也就是，緩衝層)可以被回收。
圖5所示的係根據各種實施例之包含模板成長與分割成長兩者的方法的概略圖500。圖5可能雷同於圖4E，圖4E中的基板402則由一載體基板524以及該載體基板524上的一緩衝層526來取代。該方法可以進一步包含於該緩衝層526上形成已圖樣化的絕緣層504a(其包含該絕緣層的第二部分)。該方法可以進一步包含於未被該已圖樣化絕緣層覆蓋的該緩衝層526的第一部分上形成輻射吸收層508。該緩衝層526的第二部分可以被該絕緣層504a覆蓋。該一或更多個器件層(也就是，第一導體類型層510、主動層512以及第二導體類型層514)可以被形成在該緩衝層526的第一部分上方。
該緩衝層526亦可被稱為模板層。該緩衝層526可以包含氮化鋁(AlN)。該載體晶圓基板可以包含一合宜的材料，例如，藍寶石、碳化矽(SiC)或是氮化鋁(AlN)。該緩衝層526的厚度可以落在約0.1μm至約10μm的範圍之中。該緩衝層526可以可以利用下面方式來沉積：金屬有機化學氣相沉積(MOCVD)、分子射束磊晶術(MBE)或是原子層沉積(ALD)。
該絕緣層的第二部分或分割格柵504a可以雷同於圖4A至D 所示的製程來形成。用於圖5中所示結構的另外處理步驟可以雷同於圖4F至H中所示的處理步驟。
模板層526以及載體晶圓524可以被回收。分割格柵504a可以幫助防止對該模板層526造成表面破壞。因此，該模板層526可以在清洗製程之後被重新利用。
本發明的各種實施例可以應用在光電子裝置的製作中，例如，高功率LED、光偵測器、雷射二極體以及微電子元件(例如，雙極電晶體)。
本發明的各種實施例關於回收用於製作以GaN為基礎的垂直發光二極體(LED)的基板。該基板回收目的可以經由於該AlN上成長該些磊晶晶圓作為緩衝層或是藉由分割成長以其組合來實現。包含一緩衝層的製程亦可被稱為模板成長。
該磊晶成長可以從一外部基板或載體基板(舉例來說，藍寶石、矽、SiC、…等)開始並且該AlN可以被沉積作為該緩衝層，其範圍可以從約20nm至約4μm。該緩衝層可以經由金屬有機化學氣相沉積(MOCVD)或是電漿增強化學氣相沉積(Plasma Enhanced Chemical Vapour Deposition，PECVD)來實現。
或者，該基板回收可以經由分割成長來達成。在磊晶成長之前，一絕緣層，例如，SiO2層(約20nm至約8μm)，可以藉由電漿增強化學氣相沉積(PECVD)或是低壓化學氣相沉積(Low Pressure Enhanced Chemical Vapour Deposition，LPCVD)系統被沉積在裸基板上。該SiO2膜接著可以藉由反應性離子蝕刻(RIE)方法來進行圖樣化與乾式蝕刻或是藉由氫氟(HF)酸來 進行濕式蝕刻而形成SiO2網路。一諸如GaN、AlN的緩衝層可以選擇性地被成長在該些外露的基板區域上。或者，該SiO2層可以在揭序的選擇性磊晶沉積之前先被成長在該緩衝層上。
對模板成長與分割成長兩者來說，下面的磊晶層可以包含一電子注入層，例如，n型GaN、AlGaN、以及它們的任何組合會被成長。該n型導電可以利用諸如Si、Ge、O、Ga、Al、以及它們的任何組合來摻雜該些層而實現。該發光層或主動層可以包含一AlxInyGa1-x-yN/AlwInzGa1-w-zN超晶格堆疊，其中，AlxInyGa1-x-yN(0<x<1，0<y<1，0<1-x-y<1)為量子井層，其能帶間隙小於AlwInzGa1-w-zN(0<w<1，0<z<1，0<1-w-z<1)量子屏障。一p型AlaGabIn1-a-bN(0<a<1，0<b<1，0<1-a-b<1)可以在該p型GaN層最後覆蓋該磊晶晶圓之前被當作電子阻隔層。該些p型摻雜物可以經由Be、Mg、Zn、P、N、As、Sb、以及它們的任何組合來實現。
晶片製作可以從已經成長磊晶膜之後的樣本清洗開始。對已模板成長的LED晶圓來說，一具有厚度(>1μm)的硬遮罩(例如，SiO2、SiNx、厚光阻、以及它們的任何組合)可能會在藉由感應耦合式電漿(ICP)蝕刻製程實施隔離蝕刻以形成每一個LED晶粒之前先被製備並且圖樣化。然而，在已分割成長的LED晶圓中則可能不需要該隔離蝕刻，因為該些LED晶粒已經被現場塑形於該些SiO2網路裡面。接著，一以Ag為基礎的鏡射層或反射層可以被製備在該p-GaN層上。熱退火可以被實施(其可能在空氣或N2/O2混合氣體中，於300至800℃處，實施介於約0.5分鐘與約10分鐘之間)，用以在該鏡射層或反射層以及該p-GaN層之間形成較佳的歐姆接點。到此為止，該些LED晶粒可以經由一合宜的鈍化層或鈍化結構(例如，SiO2、SiNx、 耐用的光阻、以及它們的任何組合)而受到保護。垂直LED的製作過程亦可能包含一暫時性基板，其係充當該些分離的LED晶粒的黏著層。該暫時性基板可以經由晶圓焊接、電鍍金屬(舉例來說，銅)、以及它們的任何組合來形成。接著，一UV雷射可以被用來從該載體基板側處照射在該晶圓上。在該UV雷射剝離製程之後，該基板可以從該LED晶圓處被移除，用以露出該GaN表面，其接著可以藉由ICP或RIE方法而進一步被移除，直到露出n-GaN為止。由於AlN材料之微小的UV吸收的關係，該AlN緩衝層仍可殘留在該基板上供作未來使用，也就是，基板回收。此外，經由分割成長方法所取得的LED晶粒還可以防止因ICP/RIE隔離蝕刻所造成的任何表面破壞，因此可確保有較高的LED效率。外露的n-GaN表面接著可以藉由濕式蝕刻或是表面圖樣化技術(其包含光微影術、奈米壓印、以及奈米球微影術)來進行粗糙化/紋理設計，俾使得可以實現改良的光抽出效率。最後，一金屬堆疊可以被沉積在該n-GaN表面上成為n型歐姆接點。垂直LED晶片可以藉由本文中所述的製程來形成。
AlN模板成長可以保證該些基板的回收使用，且所以，此方式可以大幅降低LED成本並且因而係一種有希望達成較高產量/金額的方案。相反地，分割成長技術則可以實質上抑制隔離蝕刻製程期間不可避免的表面破壞，從而導致高裝置穩定性與效率並且導致改良的流明數/瓦。結合模板成長與分割成長可以進一步產生更佳的流明數/金額。
對照習知的基板回收製程，AlN模板可以充當藍寶石回收的中間與保護層。據此，該AlN模板可以配合原始的藍寶石基板來回收。進一步言之，對照習知的藍寶石回收，本文中所述的製程可以從具有高結晶 品質的n-GaN處來成長LED結構。
利用AlN作為InGaN LED成長的模板，LED層成長僅可從該AlN模板或是AlN與藍寶石模板開始，其可以縮短用於緩衝層成長的大量時間消耗。所以，其可以縮短LED磊晶層的總成長時間，並且同時保持高結晶品質，從而降低成長成本。
以AlN作為緩衝層的模板成長還可以縮短回收的時間，因為在雷射剝離(LLO)製程期間僅有AlN表面露出，其很容易恢復。據此，本發明的各種實施例都可以提高產量。
對照習知的LED成長，分割成長可以讓該些LED結構成長在在已定義的晶粒區裡面。其可以避免用於晶粒分離的蝕刻製程。在表面上可能不會有任何的蝕刻標記。進一步言之，對照具有垂直側壁的習知LED晶片，利用分割成長所製作的LED晶粒可以在成長製程期間達成自然斜面的側壁。
利用分割成長，LED磊晶層中的應變可以減少，其因而可以因降低量子侷限史塔克效應(quantum confined stark effect)而提高LED的內部量子效率。進一步言之，經由自然形成的斜面側壁可以提高光抽出效率。因蝕刻所形成的缺陷而產生的漏電流路徑可以避免發生，因為在製程流中能夠排除深蝕刻步驟。
本文中所述的方法可以進一步含有本文中所述之任何結構或裝置的類似特點。相應地，本文中所述的結構或裝置亦可以進一步含有本文中所述之任何方法的類似特點。
本發明雖然已經參考特定實施例作過特殊的顯示與說明；不 過，熟習本技術的人士便應該瞭解，可以對其中的形式與細節進行各式各樣的改變，其並沒有脫離隨附申請專利範圍所定義的本發明的精神與範疇。因此，本發明的範疇係由隨附的申請專利範圍來表示，並且本發明希望涵蓋落在該些申請專利範圍之等效例的意義與範圍裡面的所有變化。
100‧‧‧回收載體基板的方法的概略圖
102-110‧‧‧方法的步驟

Claims (48)

  1. 一種回收載體基板的方法，該方法包括：提供該載體基板；藉由沉積一合宜材料於該載體基板上而形成一緩衝層，從而形成包括該載體基板與該緩衝層的一合成基板；形成一或更多個器件層於該緩衝層上方；於一分離製程中將該一或更多個器件層與該載體基板分離，俾使得當該一或更多個器件層與該載體基板分離時該緩衝層的至少一部分仍會殘留在該載體基板上；以及在該分離製程之後藉由沉積該合宜材料而以該緩衝層的該部分形成另一緩衝層，以便回收該載體基板。
  2. 根據申請專利範圍第1項的方法，其中，該緩衝層的至少另一部分會在該分離製程期間從該合成基板處被移除。
  3. 根據申請專利範圍第1項或第2項的方法，其中，該另一緩衝層的厚度實質上等於該緩衝層的厚度。
  4. 根據申請專利範圍第1項或第2項的方法，其中，該另一緩衝層的厚度實質上不同於該緩衝層的厚度。
  5. 根據申請專利範圍第1至4項中任一項的方法，其中，該合宜材料包括氮化鋁。
  6. 根據申請專利範圍第1至5項中任一項的方法，其進一步包括：形成一輻射吸收層於該緩衝層上；以及 形成該一或更多個器件層於該輻射吸收層上。
  7. 根據申請專利範圍第6項的方法，其中，該一或更多個器件層包括：位在該輻射吸收層上的一第一導體類型層；位在該第一導體類型層上的一主動層；以及位在該主動層上的一第二導體類型層。
  8. 根據申請專利範圍第1至5項中任一項的方法，其中，該一或更多個器件層包括一輻射吸收層；以及其中，該輻射吸收層在該緩衝層上。
  9. 根據申請專利範圍第8項的方法，其中，該輻射吸收層為第一導體類型；以及其中，該一或更多個器件層進一步包括：位在該輻射吸收層上的一主動層；以及位在該主動層上的一第二導體類型層。
  10. 根據申請專利範圍第6至9項中任一項的方法，其中，分離該一或更多個器件層與該合成基板包括利用電磁波來照射該輻射吸收層。
  11. 根據申請專利範圍第10項的方法，其中，該載體基板與該緩衝層對該些電磁波為透明。
  12. 根據申請專利範圍第10項或第11項的方法，其中，該些電磁波會通過該載體基板與該緩衝層，以便照射該輻射吸收層。
  13. 根據申請專利範圍第10至12項中任一項的方法，其進一步包括：其中，利用該些電磁波照射該輻射吸收層會分解該輻射吸收層。
  14. 根據申請專利範圍第1至13項中任一項的方法，其進一步包括： 在該分離製程之前先形成一或更多個隔離溝槽，該一或更多個隔離溝槽會延伸貫穿該一或更多個器件層。
  15. 根據申請專利範圍第14項的方法，其中，該一或更多個隔離溝槽終止於該緩衝層處。
  16. 根據申請專利範圍第14項或第15項的方法，其進一步包括：沉積絕緣材料在該一或更多個隔離溝槽之中，用以形成鈍化結構。
  17. 根據申請專利範圍第1至16項中任一項的方法，其進一步包括：在該分離製程之前於該一或更多個器件層上形成一或更多個電極結構。
  18. 根據申請專利範圍第17項的方法，其進一步包括：在該分離製程之前於該一或更多個電極結構上形成一支撐層。
  19. 根據申請專利範圍第18項的方法，其中，一中間結構在該分離製程期間與該合成結構分離，該中間結構包括該一或更多個器件層、該一或更多個電極結構以及該支撐層。
  20. 根據申請專利範圍第17至19項中任一項的方法，其進一步包括：在該分離製程之後於該中間結構上方形成一或更多個另外的電極結構。
  21. 根據申請專利範圍第1至20項中任一項的方法，其進一步包括：其中，該一或更多個器件層為一發光二極體的一部分。
  22. 根據申請專利範圍第1至21項中任一項的方法，其進一步包括：形成一或更多個另外的器件層於該另一緩衝層上方。
  23. 根據申請專利範圍第22項的方法，其進一步包括： 在另一分離製程中將該一或更多個另外的器件層和包括該載體基板與該另一緩衝層的另一合成基板分離。
  24. 根據申請專利範圍第1至23項中任一項的方法，其中，該載體基板包括選擇自由下面所組成之群中的一或更多者：藍寶石、碳化矽以及氮化鋁。
  25. 一種回收基板的方法，該方法包括：提供該基板；形成一絕緣層於該基板上；移除該絕緣層的一第一部分，俾使得該基板的一第一部分會露出並且該基板的一第二部分會被該絕緣層的一第二部分覆蓋；在該絕緣層的該第一部分被移除之後形成一或更多個器件層於該基板的該第一部分上方；以及於一分離製程中將該一或更多個器件層與該基板分離，以便回收該基板。
  26. 根據申請專利範圍第25項的方法，其中，該一或更多個器件層不存在於該基板的該第二部分上方。
  27. 根據申請專利範圍第25項或第26項的方法，其進一步包括：在該基板上形成該絕緣層之後沉積光阻於該絕緣層上。
  28. 根據申請專利範圍第27項的方法，其進一步包括：排列一遮罩於該光阻上方；引導電磁輻射穿過該遮罩，抵達該光阻。
  29. 根據申請專利範圍第28項的方法， 其中，該光阻為一正光阻；其中，該光阻的一部分在移除之前曝露於電磁輻射；以及其中，該方法進一步包括移除位於該絕緣層的第一部分上方的光阻部分，以便露出要移除的該絕緣層的第一部分。
  30. 根據申請專利範圍第28項的方法，其中，該光阻為一負光阻；其中，該光阻的一部分在移除之前受到該遮罩的掩蓋而沒有照射到電磁輻射；以及其中，該方法進一步包括移除位於該絕緣層的第一部分上方的光阻部分，以便露出要移除的該絕緣層的第一部分。
  31. 根據申請專利範圍第25至30項中任一項的方法，其中，該絕緣層的該第二部分包括一分割格柵。
  32. 根據申請專利範圍第25至31項中任一項的方法，其進一步包括：在移除該絕緣層的該第一部分之後形成一輻射吸收層於該基板的該第一部分上；以及形成該一或更多個器件層於該輻射吸收層上。
  33. 根據申請專利範圍第25至31項中任一項的方法，其中，該一或更多個器件層包括一輻射吸收層；以及其中，該輻射吸收層被形成在該基板上。
  34. 根據申請專利範圍第32項或第33項的方法，其中，分離該一或更多個器件層與該基板包括利用電磁波來照射該輻射吸收層。
  35. 根據申請專利範圍第34項的方法，其中，該基板對該些電磁波為透 明。
  36. 根據申請專利範圍第34項或第35項的方法，其中，該些電磁波會通過該基板，以便照射該輻射吸收層。
  37. 根據申請專利範圍第25至36項中任一項的方法，其中，形成該一或更多個器件層包括：形成一第一導體類型層於該基板的該第一部分上方；形成一主動層於該第一導體類型層上；以及形成一第二導體類型層於該主動層上。
  38. 根據申請專利範圍第25至37項中任一項的方法，其中，已形成的該一或更多個器件層包括複數個層狀堆疊。
  39. 根據申請專利範圍第38項的方法，其進一步包括：形成鈍化結構於該絕緣材料的該第二部分上，俾使得該複數個層狀堆疊中的每一者被該些鈍化結構包圍。
  40. 根據申請專利範圍第39項的方法，其中，該些鈍化結構包括一選擇自由下面所組成之群中的合宜的無機材料：氧化矽、氮化矽、二氧化鈦以及氧化鋁。
  41. 根據申請專利範圍第39項的方法，其中，該鈍化結構包括一合宜的有機材料。
  42. 根據申請專利範圍第38至41項中任一項的方法，其進一步包括：形成一電極結構於該複數個層狀堆疊中的每一者上。
  43. 根據申請專利範圍第42項的方法，其進一步包括：在該分離製程之前形成一支撐層於該些電極結構上。
  44. 根據申請專利範圍第42項或第43項的方法，其進一步包括：在該複數個離散的層狀結構中的每一個層狀堆疊中和每一個電極結構反向的側上形成另一電極結構於該複數個離散的層狀堆疊中的每一個層狀堆疊上。
  45. 根據申請專利範圍第25至44項中任一項的方法，其中，該基板為一包括合成基板，其包括一載體基板以及位於該載體基板上的一緩衝層。
  46. 根據申請專利範圍第45項的方法，其中，該緩衝層包括氮化鋁。
  47. 根據申請專利範圍第25至46項中任一項的方法，其進一步包括：在分離該一或更多個器件層與該基板之後形成另一絕緣層於該基板上。
  48. 根據申請專利範圍第47項的方法，其進一步包括：移除該另一絕緣層的另一第一部分，俾使得該基板的另一第一部分會露出並且該基板的另一第二部分會被該另一絕緣層的另一第二部分覆蓋；形成一或更多個另外的器件層於該基板的該另一第一部分上方；以及於另一分離製程中將該一或更多個另外的器件層與該基板分離。
TW104107540A 2014-03-31 2015-03-10 回收基板和載體基板的方法 TW201601192A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201461972575P 2014-03-31 2014-03-31

Publications (1)

Publication Number Publication Date
TW201601192A true TW201601192A (zh) 2016-01-01

Family

ID=54240965

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104107540A TW201601192A (zh) 2014-03-31 2015-03-10 回收基板和載體基板的方法

Country Status (5)

Country Link
EP (1) EP3127143A4 (zh)
CN (1) CN106463451B (zh)
EA (1) EA201691900A1 (zh)
TW (1) TW201601192A (zh)
WO (1) WO2015152817A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI741911B (zh) * 2020-12-16 2021-10-01 環球晶圓股份有限公司 磊晶層去除方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7059518B2 (ja) * 2017-04-03 2022-04-26 住友電気工業株式会社 半導体光素子を作製する方法
CN109037263A (zh) * 2017-06-09 2018-12-18 美商晶典有限公司 具有透光基材的微发光二极管显示模块及其制造方法
CN109728142B (zh) * 2017-10-31 2021-02-02 展晶科技(深圳)有限公司 发光二极管晶粒的制造方法
JP7531151B2 (ja) * 2020-04-15 2024-08-09 国立大学法人東海国立大学機構 窒化ガリウム半導体装置の製造方法
CN112967992B (zh) * 2020-12-07 2022-09-23 重庆康佳光电技术研究院有限公司 外延结构的转移方法
CN112786762B (zh) * 2021-01-04 2022-05-17 华灿光电（浙江）有限公司 发光二极管外延片及其制备方法
CN113257971B (zh) * 2021-06-30 2021-10-22 南昌凯捷半导体科技有限公司 一种红光mini-LED芯片的制作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030189215A1 (en) * 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
KR100755656B1 (ko) * 2006-08-11 2007-09-04 삼성전기주식회사 질화물계 반도체 발광소자의 제조방법
JP4721017B2 (ja) * 2008-04-07 2011-07-13 ソニー株式会社 半導体デバイスの製造方法
US8236583B2 (en) * 2008-09-10 2012-08-07 Tsmc Solid State Lighting Ltd. Method of separating light-emitting diode from a growth substrate
US8581229B2 (en) * 2009-11-23 2013-11-12 Koninklijke Philips N.V. III-V light emitting device with thin n-type region
US7781242B1 (en) * 2009-12-10 2010-08-24 Walsin Lihwa Corporation Method of forming vertical structure light emitting diode with heat exhaustion structure
TWI452621B (zh) * 2010-11-01 2014-09-11 Univ Nat Cheng Kung Separation method of epitaxial element
WO2013004188A1 (zh) * 2011-07-07 2013-01-10 厦门市三安光电科技有限公司 太阳能电池，系统，及其制作方法
TWI447952B (zh) * 2011-08-22 2014-08-01 Lextar Electronics Corp 發光二極體裝置的製造方法及發光半導體結構
WO2013123241A1 (en) * 2012-02-17 2013-08-22 The Regents Of The University Of California Method for the reuse of gallium nitride epitaxial substrates

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI741911B (zh) * 2020-12-16 2021-10-01 環球晶圓股份有限公司 磊晶層去除方法

Also Published As

Publication number Publication date
CN106463451B (zh) 2019-07-16
WO2015152817A1 (en) 2015-10-08
EA201691900A1 (ru) 2017-05-31
EP3127143A1 (en) 2017-02-08
CN106463451A (zh) 2017-02-22
EP3127143A4 (en) 2017-11-29

Similar Documents

Publication Publication Date Title
TW201601192A (zh) 回收基板和載體基板的方法
US12027643B2 (en) Process for producing adjacent chips comprising LED wires and device obtained by the process
CN101882571B (zh) Iii族氮化物半导体晶体、iii族氮化物半导体器件以及发光器件
TWI469185B (zh) 分離基板的半導體結構及其製造方法
US8574939B2 (en) Semiconductor optoelectronics structure with increased light extraction efficiency and fabrication method thereof
TWI433231B (zh) 一種半導體元件的製作方法
EP2226855B1 (en) Light emitting device
US8772808B2 (en) Semiconductor light emitting element and manufacturing method thereof
CN103325907A (zh) 具凹槽电极与光提取结构的发光二极管晶粒及其制作方法
WO2013152657A1 (zh) 一种垂直结构氮化镓基发光元件的制作方法
JP2016526789A (ja) ナノワイヤデバイスの活性領域の平坦化および規定のための絶縁層
TWI405354B (zh) 半導體結構及發光二極體
TW201312792A (zh) 發光二極體結構及其製造方法
TWI474507B (zh) 固態發光元件之製作方法
KR101245509B1 (ko) 다공성 기판의 제조 및 이에 의한 발광다이오드 제조 방법
US20130015480A1 (en) Semiconductor light emmiting device
KR101018106B1 (ko) 역 메사 구조의 질화물 반도체 발광 소자의 제조 방법
CN114975724A (zh) 倒装发光二极管及其制备方法
KR20130020525A (ko) 반도체 발광소자 및 그 제조방법
JP2011071449A (ja) 半導体発光素子の製造方法
KR20140135557A (ko) 발광 소자 및 그 제조 방법
KR20190073909A (ko) 자외선 반도체 발광소자
KR101179700B1 (ko) 패터닝된 반도체층을 갖는 반도체 발광소자 및 그 제조방법
TWI411128B (zh) 發光二極體晶片之製造方法
CN115000262A (zh) 正装发光二极管及其制备方法