CN106463451B - 回收衬底和载体衬底的方法 - Google Patents

回收衬底和载体衬底的方法 Download PDF

Info

Publication number
CN106463451B
CN106463451B CN201580028692.3A CN201580028692A CN106463451B CN 106463451 B CN106463451 B CN 106463451B CN 201580028692 A CN201580028692 A CN 201580028692A CN 106463451 B CN106463451 B CN 106463451B
Authority
CN
China
Prior art keywords
layer
substrate
another
layers
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201580028692.3A
Other languages
English (en)
Other versions
CN106463451A (zh
Inventor
希勒米·沃尔坎·德米尔
陈瑞添
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanyang Technological University
Original Assignee
Nanyang Technological University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanyang Technological University filed Critical Nanyang Technological University
Publication of CN106463451A publication Critical patent/CN106463451A/zh
Application granted granted Critical
Publication of CN106463451B publication Critical patent/CN106463451B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Separation, Recovery Or Treatment Of Waste Materials Containing Plastics (AREA)

Abstract

在各实施例中，提供了回收载体衬底的方法。该方法包括：提供所述载体衬底；通过在载体衬底上沉积合适的材料形成缓冲层，在缓冲层上形成一层或多层组件层；从载体衬底上分离一层或多层组件层，以便分离后缓冲层的至少一部分保留在载体衬底上；以及在分离后，通过在缓冲层的部分上沉积合适的材料形成另一缓冲层，以回收载体衬底。还提供了回收衬底的方法，该方法包括：在衬底上形成绝缘层；除去绝缘层的第一部分，以暴露衬底的第一部分；在衬底的第一部分形成一层或多层组件层；以及从衬底上分离一层或多层组件层，用于回收衬底。

Description

回收衬底和载体衬底的方法
相关申请的交叉引用
本申请要求2014年3月31日提交的美国申请No.61/972,575的优先权权益，对于所有的目的，其全文以引用的方式并入本文。
技术领域
本发明的各个方面涉及回收衬底和载体衬底的方法。
背景技术
通过采用垂直发光二极管(LED)的设计，基于氮化铟镓/氮化镓(InGaN/GaN)的发光器件已经显示出巨大的进步。为了更好的热量管理，垂直LED的制造工艺可以包括，将外延层从蓝宝石衬底转移到金属衬底(例如铜)。众所周知在除去工艺后，可以回收蓝宝石衬底以降低成本。然而，对于传统的垂直LED的制造工艺，存在一些技术挑战需要解决。
发明内容
在各个实施例中，提供了回收载体衬底的方法。该方法可以包括提供所述的载体衬底。该方法可以进一步包括通过在载体衬底上沉积合适的材料形成缓冲层，从而形成包括载体衬底和缓冲层的复合衬底。该方法也可包括在缓冲层上形成一层或多层组件层。该方法可另外包括在分离工艺中将一层或多层组件层从载体衬底上分离，以使一层或多层组件层从载体衬底上分离时，缓冲层的至少一部分保留在载体衬底上。该方法可以进一步包括在分离工艺后，通过沉积合适的材料，在缓冲层部分形成另一缓冲层以回收载体衬底。
在各个实施例中，提供了回收衬底的方法。该方法可以包括提供所述的衬底。该方法可以进一步包括在衬底上形成绝缘层。该方法可以另外包括除去绝缘层的第一部分，以使衬底的第一部分暴露，并使衬底的第二部分被绝缘层的第二部分覆盖。该方法也可以包括在除去绝缘层的第一部分后，在衬底的第一部分上形成一层或多层组件层。该方法可以进一步包括在分离工艺中，从衬底上分离一层或多层组件层以回收衬底。
附图的简要说明
当结合非限制性实施例和附图时，通过参考详细说明能更好的理解本发明，其中：
图1是根据各个实施例回收载体衬底的方法的示意图。
图2A是根据各个实施例形成复合衬底的示意图。
图2B是根据各个实施例在复合衬底上形成外延层的示意图。
图2C是根据各个实施例的隔离工艺的示意图。
图2D是根据各个实施例隔离工艺后的加工步骤的示意图。
图2E是根据各个实施例的分离工艺的示意图。
图2F是根据各个实施例分离后进行进一步加工的示意图。
图3是根据各个实施例回收衬底的方法的示意图。
图4A是根据各个实施例在衬底上形成连续绝缘层的示意图。
图4B是根据各个实施例涉及在绝缘层上的光致抗蚀剂的光刻工艺的示意图。
图4C是除去绝缘层的第一部分以使绝缘层的第二部分保留在衬底上的示意图。
图4D是根据各个实施例的图5C的俯视平面图的示意图。
图4E是根据各个实施例生长在衬底上的发光二极管(LED)外延堆栈的示意图。
图4F是根据各个实施例发光二极管(LED)外延堆栈的进一步的加工步骤的示意图。
图4G是根据各个实施例分离工艺的示意图。
图4H是根据各个实施例分离工艺后进一步加工步骤的示意图。
图5是根据各个实施例涉及模板生长和分区生长两者的方法的示意图。
详细说明
通过举例的方式，以下参考附图的详细说明示出可以实施本发明的具体细节和实施例。这些实施例进行了足够详细的描述以使本领域的技术人员可以实践本发明。可以使用其它实施例，且能够进行结构和逻辑的改变，而不脱离本发明的保护范围。各个实施例并不一定是相互独立的，一些实施例能够与一个或多个其它实施例结合以形成新的实施例。
为了使本发明容易地被理解并实现实际效果，现在参考附图，采用实施例和非限制性的方式描述具体实施方式。
应该理解，“在……之上”、“在……上面”、“横向”、“顶部”、“底部”、“向下”、“侧面”、“后”、“左”、“右”、“前”等术语，当在以下描述中使用时是为了方便使用并帮助理解相对位置和方向，并不是为了限制任何器件或结构或任何器件或结构部分的方向。
还已知的是，回收的衬底的表面可以通过从衬底上除去一些材料被抛光，以恢复表面。然而，这种方法可能会物理地减少衬底的厚度，这可能会限制衬底回收的量。此外，抛光工艺可能涉及劳动力和机械成本，因此增加了回收衬底的成本。
图1是根据各个实施例回收载体衬底的方法的示意图100。该方法可以包括，在102，提供所述的载体衬底。该方法可以进一步包括，在104，通过在载体衬底上沉积合适的材料形成缓冲层，从而形成包括载体衬底和缓冲层的复合衬底。该方法也可以包括，在106，在缓冲层上形成一层或多层组件层。该方法可以另外包括，在108，在分离工艺中从复合衬底上分离一层或多层组件层，以使当一层或多层组件层从复合衬底上分离时，缓冲层的至少一部分保留在载体衬底上。该方法可以进一步包括，在110，分离工艺后通过沉积合适的材料，从缓冲层的所述部分上形成另一缓冲层，以回收载体衬底。
换句话说，该方法可以包括形成包括载体衬底上缓冲层的复合衬底。该方法可以包括在缓冲层上形成一层或多层组件层。一层或多层组件层可以随后从复合衬底上分离。缓冲层的一部分可以保留在载体衬底上。另一缓冲层可以基于保留在载体衬底上的缓冲层部分继续生长。
在分离部分期间，缓冲层的另一部分可能失去或在缓冲层上出现缺陷。因此，可以沉积合适的材料以使缓冲层继续生长。
第二层上的第一层可以包括在第二层上的第一层或可以包括通过一层或多层中间层，第一层与第二层上分离的情况。
在各个实施例中，至少缓冲层的另一部分可以在分离工艺中从复合衬底上移除。缓冲层的另一部分可以附着/粘附在一层或多层组件层上或可以在分离工艺中被除去(例如被蒸发)。
从复合衬底上分离一层或多层组件层可以包括用电磁波(例如，用紫外辐射或紫外光)照射辐射吸收层。在各个实施例中，分离工艺可以是或可以包括紫外激光剥离(LLO)工艺。
载体衬底和缓冲层可以透过电磁波。另一缓冲层也可以透过电磁波。电磁波可以从与载体衬底附着或粘附到缓冲层的侧面相反的一侧引入。电磁波可以穿过载体衬底和缓冲层，以照射辐射吸收层。用电磁波照射辐射吸收层可以分解辐射吸收层。例如，照射非故意掺杂或掺杂氮化镓(GaN)层可以将GaN分解成氮气和液态镓。
适用于造成辐射吸收层内部和/或外部剥落的其它类型的电磁辐射或电磁波可以包括X射线、毫波、微波、红外波或伽马射线。
在各个实施例中，另一缓冲层的厚度可以基本上等于缓冲层的厚度。换句话说，另一缓冲层的厚度可以再生成缓冲层的厚度。在各个实施例中，另一缓冲层可以再生以减少或除去缓冲层上的缺陷。在各个实施例中，另一缓冲层的厚度基本上不同于缓冲层的厚度。换句话说，另一缓冲层的厚度可以比缓冲层的厚度厚或薄。
在各个实施例中，衬底的晶格间距可以基本上等于或基本上匹配缓冲层的晶格间距。衬底的晶格间距和缓冲层的晶格间距的差异可以小于衬底晶格间距的15％或少于5％或少于1％。特别地，AlN和蓝宝石之间的晶格失配可以是大约13.3％(在晶体旋转大约30度后)。
合适的材料(针对缓冲层)可以包括氮化铝(AlN)。衬底可以包括选自由蓝宝石(Al2O3)、碳化硅(SiC)或氮化铝(AlN)组成的组中一种或多种。
在各个实施例中，该方法可以包括在缓冲层上形成辐射吸收层。该方法也可以包括在辐射吸收层上形成一层或多层组件层。辐射吸收层可以是或可以包括(结晶的)氮化镓(GaN)，例如非故意掺杂的GaN。一层或多层组件层可以包括辐射吸收层上的第一导电类型层。一层或多层组件层可以进一步包括第一导电类型层上的活性层。一层或多层组件层可以另外包括活性层上的第二导电类型层。在各个实施例中，一层或多层组件层可以是发光器件/二极管或发光器件/二极管的一部分。在其它各个实施例中，一层或多层组件层可以是晶体管或晶体管的一部分或其他任何合适的电子器件或电子器件的一部分。
在各个可替代的实施例中，一层或多层组件层可以包括辐射吸收层。辐射吸收层可以在缓冲层上。辐射吸收层可以是或可以包括(结晶的)氮化镓(GaN)，如掺杂的GaN。辐射吸收层可以是第一导电类型层。一层或多层组件层可以进一步包括在辐射吸收层上的活性层。一层或多层组件层可以另外包括在活性层上的第二导电类型层。
在各个实施例中，辐射吸收层可以改为包括铟、镓和铝中的一种或多种的混合氮化物。辐射吸收层可以另外或可替换地包括多晶硅或单晶硅。
该方法也可以包括在分离工艺前形成一个或多个隔离沟槽。一个或多个隔离沟槽可以延伸通过一层或多层组件层。一个或多个隔离沟槽可以在缓冲层终止。一个或多个隔离沟槽可以在缓冲层和辐射吸收层的界面终止。该方法也可以包括在一个或多个隔离沟槽上沉积绝缘材料以形成钝化结构。该方法可以进一步包括在分离工艺前，在一层或多层组件层上形成一个或多个电极结构。该方法可以另外包括在分离工艺前，在一个或多个电极结构上形成支撑层。
在分离工艺中，包括一层或多层组件层、一个或多个电极结构和支撑层的中间结构可以与复合衬底分离。中间结构可以在分离工艺中或分离工艺后翻转，以使中间结构的底面成为中间结构的顶面。该方法可以进一步包括在分离工艺后，在中间结构上形成一个或多个另一电极结构。
该方法可以进一步包括在另一缓冲层上形成一层或多层另一组件层。通过从缓冲层的部分形成另一缓冲层，可以形成包括载体衬底和另一缓冲层(在载体衬底上)的另一复合衬底。一层或多层另一组件层可以在另一缓冲层上形成，以回收或重复利用载体衬底。在各个实施例中，一层或多层另一组件层可以是(另一)发光二极管/器件或(另一)发光二极管/器件的一部分。在各个实施例中，一层或多层组件层可以是(另一)晶体管或(另一)晶体管的一部分或(另一)电子器件或(另一)电子器件的一部分。
该方法可以进一步包括在进一步的分离工艺中，从包括载体衬底和另一缓冲层的另一复合衬底上分离一层或多层另一组件层。
在各个实施例中，也可以提供通过任何本文描述的方法形成的器件或结构。该器件或结构可以是发光器件/二极管或发光器件/二极管的一部分。该器件或结构可以替换成晶体管或晶体管的一部分或电子器件或电子器件的一部分。
图2A是根据各个实施例形成复合衬底的示意图200a。缓冲层204可以在载体衬底202上生长，以形成复合衬底。缓冲层204可以是或可以包括氮化铝(AlN)。载体衬底202可以是蓝宝石(Al2O3)、碳化硅(SiC)或氮化铝(AlN)。载体衬底202也可以称为载体晶片。缓冲层204可以在载体衬底202的表面生长。缓冲层204可以利用金属有机化学气相沉积(MOCVD)、分子束外延(MBE)或原子层沉积(ALD)来沉积。缓冲层204的厚度可以是大约0.1μm到大约10μm范围内合适的值。复合衬底也可以称为外延模板。
图2B是根据各个实施例在复合衬底上形成外延层的示意图200b。外延层可以是或可以包括发光二极管(LED)外延晶片。外延层可以包括一层或多层组件层。在各个实施例中，外延层可以包括分离的辐射吸收层206。一层或多层组件层可以包括n-型掺杂GaN层208、活性层210(其可以包括InGaN/GaN多量子阱或由InGaN/GaN多量子阱组成)和p-型掺杂GaN层212。一层或多层组件层可以在非故意掺杂GaN(u-GaN)的可选层206表面上或上方形成。外延层可以利用金属有机化学气相沉积(MOCVD)、分子束外延(MBE)或原子层沉积(ALD)法生长。
在各个实施例中，非故意掺杂GaN(u-GaN)的可选层206可以是在缓冲层204上形成的辐射吸收层。一层或多层组件层208、210、212可以在辐射吸收层206表面上或上方形成。
n-型掺杂层208可以与p-型掺杂层212相互变换。通常，一层或多层组件层可以包括在辐射吸收层上的第一导电类型层。一层或多层组件层可以进一步包括在第一导电层上的活性层。一层或多层组件层也可以包括在活性层上的第二导电类型层。
在各个实施例中，一层或多层组件层可以包括辐射吸收层。例如，n-型掺杂GaN层208可以是在缓冲层上形成的辐射吸收层。非故意掺杂的GaN层206可以不存在。一层或多层组件层可以进一步包括在n-型掺杂GaN层208上的活性层和在活性层210上的p-型掺杂GaN层212。
n-型掺杂层208可以与p-型掺杂层212相互变换。通常，辐射层可以是第一导电类型层。一层或多层组件层可以进一步包括在辐射吸收层上的活性层和在活性层上的第二导电类型层。
图2C是根据各个实施例隔离工艺的示意图200c。实施隔离工艺可以切割LED外延层206、208、210、212并在缓冲层204停止，以限定芯片尺寸并隔离单独的器件。芯片尺寸可以每个具有在大约0.3mm到大约0.5mm范围内合适的尺寸。隔离可以通过电感耦合等离子体(ICP)蚀刻、活性离子蚀刻(RIE)或激光划片实现。隔离工艺可以包括形成一个或多个隔离沟槽214。隔离沟槽214可以在分离工艺前形成。一个或多个隔离沟槽214可以延伸通过一个或多个组件层208、210、212。一个或多个隔离沟槽214可以进一步延伸通过层206。一个或多个隔离沟槽214可以在缓冲层204终止。一个或多个隔离沟槽214可以在缓冲层204和层206的界面终止。
图2D是根据各个实施例分离工艺后的加工步骤的示意图200d。该方法可以进一步包括在一层或多层组件层表面上或上方形成一个或多个电极结构，例如p-电极堆栈216。每个电极结构216可以是电极堆栈。一个或多个电极结构216可以在分离工艺前形成。一个或多个电极结构216可以在层212上形成。一个或多个电极结构216可以作为与层212的欧姆接触。一层或多层组件层可以包括反射层和横向电流导体。反射层可以在一层或多层组件层和一个或多个电极结构之间。每个结构上的反射层和横向电流导体可以以与电极结构成欧姆接触。一个或多个电极结构216可以包括允许光到达(和穿过)反射层的合适的材料。用于电极结构216的合适的材料可以是透明的和导电的。该合适的材料可以是透明导电氧化物(如铟锡氧化物(ITO))或可以是半透明膜(如镍(Ni)、银(Ag)、铬(Cr)、铝(Al)等)。反射层可以包括一种或多种从银(Ag)、铝(Al)、银基合金、铝基合金组成的组中选择的合适的材料。横向电流导体可以包括金(Au)、铂(Pt)、镍(Ni)、银(Ag)、铝(Al)、钨(W)、铬(Cr)、锡(Sn)、铜(Cu)等。用于电极结构216的材料以及用于反射层和横向电流导体的材料可以通过电子束蒸发或溅射沉积。电极结构216可以使用光刻工艺形成图案。该图案可大体设计成边缘在层212边缘和电极结构216边缘之间。
该方法可以进一步包括在一个或多个隔离沟槽214中沉积绝缘材料，以形成钝化结构218。钝化结构218也可以称为钝化层或隔离结构。器件侧壁之间的间隙可以通过钝化结构218保护。同时，钝化结构218可以覆盖层208以防止任何可能泄露的电流。钝化结构可以从层206延伸到层210或层212。如果层206不存在，钝化结构可以从层208延伸到层210或层212。钝化结构218可以形成图案，以在中心处部分暴露电极结构216。钝化结构218可以包括合适的钝化材料，如无机绝缘体，比如氧化硅(SiOx)、氮化硅(SiNx)、二氧化钛(TiO2)和氧化铝(Al2O3)，或者有机材料，如光致抗蚀剂、聚合物和SU-8。
该方法也可以包括在一个或多个电极结构上形成支撑层220。支撑层220可以在分离工艺前形成。在钝化结构218形成图案后，支撑层220可以应用到整个晶片区域。支撑层可以包括Au、Ag、Ni、Cu、Pd、Ti、W、Cr、Al、Mo、Sn等中的任一种。支撑层220可以通过沉积方法(如电子束蒸发法、溅射法或化学电镀法)形成。支撑层可选择地是或包括硅晶片、铜晶片或塑料膜，其可以通过晶片键合工艺粘在LED晶片(组件层和/或电极结构)。支撑层的厚度可以是大约10μm到大约1000μm范围内合适的值。
该方法也可以包括在分离工艺中从复合衬底上分离一层或多层组件层，以使一层或多层组件层从复合衬底分离时，缓冲层的至少一部分保留在载体衬底上。图2E是根据各个实施例分离工艺的示意图200e。LED外延层可以从复合衬底转移到支撑层220。分离工艺可以涉及紫外(UV)激光剥离，其用具有选定的波长的激光束从复合衬底的一侧照射。由于载体衬底202和缓冲层204可以透过UV激光，UV光子可以被层204、206之间的界面上的GaN吸收。界面的温度可以足够高，以将晶体GaN分解成氮气和液态稼。因此所有堆栈材料可以在界面分离。激光束光斑的尺寸和形状可以形成图案，以与隔离工艺的图案匹配，使光束的边缘可以与工艺中的隔离间隙重叠。
分离工艺后，LED外延层可以被转移到支撑层，伴随p-i-n结构的颠倒。包括一层或多层组件层、一个或多个电极结构和支撑层的中间结构可以在分离工艺中从复合衬底上分离。
图2F是根据各个实施例分离后进一步工艺的示意图200f。该方法可以进一步包括使中间结构变薄。层206可以在变薄过程中被(完全地)除去。层208可以变薄或被部分地除去。电感耦合等离子体(ICP)或反应离子蚀刻(RIE)蚀刻工艺可以被用于蚀刻，向下到一定深度到达n-GaN层208，完全除去u-GaN层206。然后利用湿化学蚀刻或通过纳米压印或光刻与干法蚀刻的结合周期性形成图案，可以将n-GaN层208随机纹理化，以提高光提取效率。最后，一个或多个另一电极结构(如n-电极堆栈)222可以沉积在n-GaN层208的表面，如图2F所示。另一电极结构222可以横向传导电流并作为与n-GaN层208的欧姆接触。用于另一电极结构222的材料可以从Ti、Al、Ag、Au、Pt、Cr、Pd、W等中选择，而沉积可以通过电子束蒸发、热蒸发或溅射实现。
在原始衬底晶片202上的缓冲层204可以用有机或酸性化学物清洁以除去任何残留物和污染物。缓冲层204的表面也可以通过化学-机械抛光(CMP)来整平，以除去任何表面缺陷。该方法可以包括在分离工艺后，从缓冲层的部分形成另一缓冲层。另一缓冲层可以从载体衬底202上保留的缓冲层204形成或生长。另一缓冲层可以重新生长，以减少或除去缓冲层204上的缺陷。然后可以回收包括载体衬底202和另一缓冲层的复合衬底，并用于进一步的制造工艺。
各个实施例寻求降低成本并提高产率。载体衬底可以与缓冲层204一起被回收作为模板。在激光剥离(LLO)过程中，缓冲层204可以保护载体衬底202。激光可以被缓冲层/辐射吸收层界面上的辐射吸收层(牺牲层)强烈吸收，而只有非常薄的缓冲层部分可能会在LLO工艺中被破坏。由于缓冲层可以容易的再生(如在LED生长前的MOCVD反应器中)，缓冲层的表面破坏不是关键问题。除了作为保护层，缓冲层也可以作为组件层(如GaN外延层)生长很好的缓冲。通过合适的设计和优化的缓冲工程，GaN外延层的生长时间也可以缩短。
图3是根据各个实施例回收衬底的方法的示意图300。该方法可以包括，在302，提供所述的衬底。该方法可以进一步包括，在304，在衬底上形成绝缘层。该方法可以另外包括，在306，除去绝缘层的第一部分，以使衬底的第一部分暴露，并使衬底的第二部分被绝缘层的第二部分覆盖。该方法也包括，在308，在除去绝缘层的第一部分后，在衬底的第一部分上形成一层或多层组件层。该方法可以进一步包括，在310，在分离工艺中从衬底上分离一层或多层组件层以回收衬底。
换句话说，该方法可以包括在衬底上形成绝缘层。绝缘层可包括第一部分和第二部分。绝缘层的第一部分可以被除去以暴露下面的衬底第一部分。绝缘层的第二部分保留在衬底上以覆盖下面的衬底第二部分。除去绝缘层的第一部分后，在衬底的第一部分上形成一层或多层组件层。一层或多层组件层可以与衬底分离。
在衬底的第二部分上可以不存在一层或多层组件层。一层或多层组件层在衬底上可以是不连续的。
除去绝缘层的第一部分可能涉及光刻工艺。在各个实施例中，该方法可能包括在衬底上形成绝缘层后，在绝缘层上沉积光致抗蚀剂。
该方法可以包括在光致抗蚀剂上布置掩膜。该方法可以包括引导电磁辐射通过掩膜到达光致抗蚀剂。该方法也可以包括除去绝缘层部分上的光致抗蚀剂部分以使绝缘层的第一部分暴露，以便将其除去。光致抗蚀剂可以基于掩膜形成图案。绝缘层可以基于覆盖在绝缘层上的光致抗蚀剂形成图案。
在各个实施例中，光致抗蚀剂可以是或可以包括正性光致抗蚀剂。光致抗蚀剂部分在除去前可以暴露于电磁辐射。电磁辐射可以透过掩膜上的孔(孔覆盖在光致抗蚀剂部分上)到达绝缘层部分上的光致抗蚀剂部分(如未覆盖的光致抗蚀剂部分)。光致抗蚀剂部分可以吸收电磁辐射并在吸收电磁辐射后可以溶于显影液。之后光致抗蚀剂部分可以通过显影液除去，以暴露下面的绝缘层第一部分。换句话说，该方法可以进一步包括除去绝缘层第一部分上的光致抗蚀剂部分以暴露绝缘层的第一部分，以便将其除去。
在各个实施例中，光致抗蚀剂可以是或可以包括负性光致抗蚀剂。在除去前，光致抗蚀剂部分可以通过掩膜屏蔽电磁辐射。没有通过掩膜屏蔽电磁辐射(如暴露在电磁辐射)的光致抗蚀剂的另一部分可以在显影液中变得更少溶解。之后光致抗蚀剂部分可以通过显影液除去，以暴露下面的绝缘层第一部分，而光致抗蚀剂的另一部分可以保留在绝缘层上。换句话说，该方法可以进一步包括除去绝缘层第一部分上的光致抗蚀剂部分，以暴露绝缘层的第一部分，以便将其除去。
绝缘层的第二部分可以是或可以包括划分格。划分格可以包括多个划分单元。一层或多层组件层可以在每个划分单元内形成。形成的一层或多层组件层包括多个分层堆栈。每个分层堆栈可以在每个划分单元内。换句话说，每个分层堆栈可以被划分单元包围。划分单元可以围着分层堆栈。划分单元也可以分隔相邻的多层堆栈。
在各个实施例中，该方法可以进一步包括，除去绝缘层的第一部分后，在衬底的第一部分上形成辐射吸收层。辐射吸收层也可以在每个划分单元内形成。该方法可以进一步包括在辐射吸收层上形成一层或多层组件层。一层或多层组件层可以包括在辐射吸收层上的第一导电类型层。一层或多层组件层也可以包括第一导电类型层上的活性层。一层或多层组件层可以进一步包括在活性层上的第二导电类型层。
在其他各实施例中，一层或多层组件层可以包括辐射吸收层。辐射吸收层可以在衬底上形成。辐射吸收层可以是一层或多层组件层的一层。辐射吸收层是第一导电类型层。一层或多层组件层的其他层可以在辐射吸收层上形成。一层或多层组件层可以进一步包括在辐射吸收层上的活性层。一层或多层组件层也可以包括在活性层上的第二导电类型层。
形成一层或多层组件层可以包括在衬底的第一部分上形成第一导电类型层，在第一导电类型层上形成活性层，及在活性层上形成第二导电类型层。
从衬底上分离一层或多层组件层可以包括用电磁波或电磁波照射辐射吸收层。分离工艺可以包括或可以是紫外(UV)激光剥离工艺。电磁波可以是或可以包括紫外光或紫外辐射。衬底可以透过电磁波。电磁波可以从与附着或粘附了辐射吸收层衬底侧相反的一侧引入。电磁波可以穿过衬底以照射辐射吸收层。用电磁辐射照射辐射吸收层可以分解辐射吸收层。
适用于造成辐射吸收层内部和/或外部剥落的其它类型的电磁辐射或电磁波可以包括X射线、毫波、微波、红外波或伽马射线。
该方法可以进一步包括在绝缘材料第二部分上形成钝化结构，以使多个分层堆栈中的每个被钝化结构包围。钝化结构可以包括从由氧化硅、氮化硅、二氧化钛、氧化铝组成的组中选择的合适的无机材料。钝化结构可以包括合适的有机材料。或者，钝化结构可以包括从由氧化硅、氮化硅、二氧化钛、氧化铝组成的组中选择的合适的无机材料。
该方法可以进一步包括在多个分层堆栈的每个上形成电极结构。该方法也可以包括分离工艺前，在电极结构上形成支撑层。该方法可以另外包括在与每个电极结构相反的多个不连续的分层结构中的每个的那一侧上在多个不连续的分层堆栈的每个上形成另一电极结构。
衬底可以是或可以包括包含载体衬底和在载体衬底上缓冲层的复合衬底。缓冲层可以包括氮化铝(AlN)。
该方法也可以包括从衬底上分离一层或多层组件层后，在衬底上形成另一绝缘层。该方法可以另外包括除去另一绝缘层的另一第一部分，以使衬底的另一部分暴露，而衬底的另一第二部分被另一绝缘层的另一第二部分覆盖。该方法也包括在进一步的分离过程中，从衬底分离一层或多层另一组件层。
在各个实施例中，也提供了通过本文描述的任何方法形成的器件或结构。该器件或结构可以是发光器件/二极管或发光器件/二极管的一部分。该器件或结构可以替换为晶体管或晶体管的一部分或电子器件或电子器件的一部分。
图4A是根据各个实施例在衬底402上形成连续绝缘层404的示意图400a。根据各个实施例，该方法可以包括提供衬底402并在衬底上形成绝缘层404。衬底402可以是或可以包括载体衬底或载体晶片。绝缘层404可以包括从由氧化硅(SiOx)、氮化硅(SiNx)、氧化铝(Al2O3)和氧化锆(ZrO2)组成的组中选择的合适的材料。沉积绝缘层504可以通过化学气相沉积、电子束沉积、热蒸发或溅射实现。膜的厚度可以从大约0.05μm到大约20μm范围内选择的合适的值。
图4B是根据各个实施例涉及在绝缘层404上的光致抗蚀剂406的光刻工艺的示意图400b。该方法可以包括在衬底402上形成绝缘层404后，在绝缘层404上沉积光致抗蚀剂406。该方法也可以包括在光致抗蚀剂406上布置掩膜并引导电磁辐射透过掩膜到达光致抗蚀剂406。光刻工艺可以限定绝缘层404上划分格的图案。用于光刻的光致抗蚀剂406可以是正性光致抗蚀剂(如AZ-9260或AZ-5214)，或可以是负性光致抗蚀剂(具有反向的掩膜设计)(如n-Lof)。图4C是除去绝缘层404的第一部分以使绝缘层404的第二部分404a保留在衬底402上的示意图400c。图4D是示出根据各个实施例图4C中结构的俯视平面图的示意图400d。绝缘层404的第一部分可以通过蚀刻工艺(如湿法化学蚀刻或等离子体蚀刻)除去。绝缘层部分(如绝缘层的第一部分)上的光致抗蚀剂部分可以在蚀刻前除去。
在绝缘层的第二部分404a上的光致抗蚀剂在蚀刻后可以剥离。在光致抗蚀剂剥离后，仅剩划分格404a保留在衬底402上。402a暴露的区域可以留下用于组件层(如GaN LED层)的外延生长。与LED管芯芯片面积相等的暴露区域面积，可以在大约0.1mm到大约5.0mm范围内，而网格条404a的宽度可以在大约5μm到大约500μm范围内。
图4E是根据各个实施例生长在衬底402上的发光二极管(LED)外延堆栈示意图400e。每个LED外延堆栈(或分层堆栈)可以包括非故意掺杂材料层408、n-型掺杂材料层401、包含几对量子阱/量子障碍的活性层412和p-型掺杂材料层414。每个外延堆栈可以仅在衬底402表面上的方形区域402a上生长。在划分材料上或上方可以没有外延材料的生长，即在绝缘层的第二部分404a上或上方。外延生长可以利用金属-有机化学气相沉积(MOCVD)、分子束外延(MBE)或原子层沉积(ALD)法进行。
在各个实施例中，该方法可以包括，在除去绝缘层404的第一部分后，在衬底402的第一部分上形成辐射吸收层(如非故意掺杂材料层408)。该方法可以进一步包括在辐射吸收层408上形成一层或多层组件层(如n-型掺杂材料层410、活性层412和p-型掺杂材料层414)。
在其他各个实施例中，非故意掺杂材料层408可以不存在。一层或多层组件层可以包括辐射吸收层(如n-型掺杂材料层410)，其可以在衬底402上形成。其余的组件层(如活性层412和p-型掺杂材料层414)可以在辐射吸收层410上或上方形成。
图4F是根据各个实施例的发光二极管(LED)外延堆栈进一步工艺流程的示意图400f。外延堆栈可以包括一层或多层组件层，并且也可以包括辐射吸收层。由于在划分区域404a上或上方没有外延材料，器件可以自动与相邻的管芯隔离。各个实施例可以不需要采用隔离器件的隔离工艺。电极层，如p-电极堆栈416，可以在p-型掺杂层414的表面形成，如通过沉积合适的电极材料。p-电极堆栈416可以作为与p-型掺杂层414的欧姆接触。一层或多层组件层也可以包括反射层或横向电流导体。反射层可以在p-电极堆栈416和一层p-型掺杂层414之间。为了形成与p-型掺杂层414的欧姆接触并允许光到达反射层，该材料可以同时透光和导电。电极层可以包括从透明导电氧化物(如氧化铟锡(ITO))或半透明金属膜(如Ni、Ag、Cr、Al等)中选择的一种或多种合适的材料。反射层的材料可以从Ag、Al，或Ag基合金、Al基合金选择。横向电流导体层可以包括Au、Pt、Ni、Ag、Al、W、Cr、Sn、Cu等。该材料可以利用电子束蒸发或溅射法沉积。p-电极通过光刻工艺形成图案，而该图案通常可以设计成在p-型掺杂层414边缘和p-电极416边缘之间带有槽围。
该方法也可以包括在绝缘层404的第二部分404a上或上方形成钝化结构418，以使多个分层堆栈或多个外延堆栈中的每个被钝化结构包围。钝化结构也可以被称为钝化层。器件侧壁之间的间隙可以被钝化层418保护。钝化结构可以覆盖n-掺杂层410，以防止任何可能的渗漏电流。隔离可以形成图案以部分暴露中心的p-电极416。钝化结构可以包括适合的钝化材料，如无机绝缘体(例如氧化硅(SiOx)、氮化硅(SiNx)、二氧化钛(TiO2)和氧化铝(Al2O3))，或有机材料(如光致抗蚀剂、聚合物和SU-8)。
该方法可以进一步包括在分离工艺前，在电极结构上形成支撑层420。支撑层420可以应用在整个晶片区域。合适的层420可以包括合适的材料，如Au、Ag、Ni、Cu、Pd、Ti、W、Cr、Al、Mo、Sn等。用于支撑层420的合适的材料可以通过电子束蒸发、溅射或化学电镀法沉积。或者，支撑层可以是硅晶片、铜晶片或塑料膜，通过晶片键合工艺附着或粘在LED晶片上。支撑层的厚度可以是从大约10μm到大约1000μm范围内任何合适的值。
图4G是根据各个实施例的分离工艺的示意图400g。该方法可以包括在分离工艺中，从衬底402上分离一层或多层组件层。分离工艺可以涉及UV激光剥离工艺。具有选择的波长的UV激光束可以从衬底402照射到LED外延层。由于衬底402对可以透过选择性的波长，UV激光光子或电磁波可以到达辐射吸收层408(GaN外延层)，并可以在衬底/吸收层(衬底/外延)界面处被外延材料吸收。产生的高温可以足够高到来分解(至少一部分)辐射吸收层408。辐射吸收层408可以包括结晶的GaN材料，该材料可以分解成氮气和液态嫁。因此外延堆栈(或一层或多层组件层)和衬底402可以在界面处分离。不存在层408时，UV激光光子或电磁辐射可以到达层410以分解层410的至少一部分。
图4H是根据各个实施例分离工艺后的进一步工艺步骤的示意图400h。在剥离工艺后，一层或多层组件层410、412、414可以转移到支撑层，伴随着p-i-n结构的颠倒。蚀刻工艺(如ICP或RIE)可以用于将层410蚀刻到合适的厚度。蚀刻工艺也可以完全除去层408。层410暴露的表面随后可以利用湿法化学蚀刻随机纹理化或周期性形成图案(如通过纳米印刷或与干法蚀刻结合的光刻法)，以提高光提取效率。另一电极层，如n-电极堆栈422，可以在层410的表面形成，如图4H所示。n-电极堆栈422可以配置用于横向传导电流并可以作为与层410的欧姆接触。用于n-电极堆栈422的材料可以从Ti、Al、Ag、Au、Pt、Cr、Pd、W等中选择，且沉积通过电子束蒸发、热蒸发或溅射法实现。
由于在制造工艺中没有隔离工艺以隔离单独的LED管芯，衬底402得到很好的保护，防止任何表面损伤。因此，衬底402可以被重复用于下一轮的外延生长和制造工艺。晶片清洗工艺可以用酸性溶液进行(如盐酸(HCl)、氢氟酸(HF)、硝酸(HNO3)、磷酸(H3PO4)、硫酸(H2SO4)、食人鱼(piranha)溶液)，或者碱性溶液(如氢氧化钾(KOH)或氢氧化钠(NaOH))，以除去任何外延材料或金属残留。在下一轮外延前，有机溶液(如异丙醇(IAP)、丙酮)也可以用来剥离任何有机污染物。
各个实施例可以把模板生长与分区生长的想法结合起来，防止模板受到隔离蚀刻工艺造成的可能损伤，以使载体晶片及模板层(即缓冲层)可以回收。
图5是根据各个实施例涉及模板生长和分区生长的方法的示意图500。图5与图4E相似，用载体衬底524和载体衬底524上的缓冲层526代替图4E中的衬底402。该方法可以进一步包括在缓冲层526上形成有图案的绝缘层504a(包括绝缘层的第二部分)。该方法可以进一步包括在缓冲层526第一部分上形成辐射吸收层508，而不被有图案的绝缘层覆盖。缓冲层526的第二部分可以被绝缘层504a覆盖。一层或多层组件层，即第一导电类型层510、活性层512和第二导电类型层514，可以在缓冲层526的第一部分上形成。
缓冲层526也可以称为模板层。缓冲层526可以包括氮化铝(AlN)。载体晶片衬底可以包括合适的材料，如蓝宝石、碳化硅(SiC)或氮化铝(AlN)。缓冲层526可以有在大约0.1μm到大约10μm范围内的厚度。缓冲层526可以利用金属-有机化学气相沉积(MOCVD)、分子束外延(MBE)或原子层沉积(ALD)法来沉积。
绝缘层第二部分或划分格504a可以按类似图4A-D例示的工艺形成。在图5中例示的用于所述结构的进一步工艺步骤可以与在图4F-H中例示的工艺步骤相似。
模板层526与载体晶片524一起可以被回收。划分格504a可以帮助防止模板层526的表面损伤。因此，模板层526在清洗工艺后可以重复使用。
各个实施例可以用于制造光电器件，如高能LED、光电探测器、激光二极管和微电子，如双极型晶体管。
各个实施例可以涉及回收用于制造基于GaN的垂直发光二极管(LED)衬底的方法。衬底的回收目的可以通过在AlN上生长外延晶片作为缓冲层或分区生长以及将两者结合实现。涉及缓冲层的工艺也可以被称为模板生长。
外延生长可以从外部衬底或载体衬底(如蓝宝石、硅、SiC等)开始，而AlN可以被沉积作为缓冲层，其可以在大约20nm到大约4μm范围内。缓冲层可以通过金属有机化学气相沉积(MOCVD)或等离子体增强化学气相沉积(PECVD)系统实现。
或者，衬底回收可以通过分区生长实现。在外延生长前，绝缘层(如SiO2层(大约20nm到大约8μm))可以通过等离子体增强化学气相沉积(PECVD)或低压化学气相沉积(LPCVD)系统沉积在裸露的衬底上。SiO2膜然后可以形成图案并通过活性离子蚀刻(RIE)方法进行干刻蚀或通过氢氟酸(HF)进行湿蚀刻，以形成SiO2网络。缓冲层(如GaN、AlN)可以在这些裸露的衬底区域选择性生长。或者，在随后选择性外延沉积前，SiO2层可以在缓冲层上生长。
对于同时有模板生长和分区生长，随后的外延层可以包括生长电子注入层，如n-型GaN、AlGaN、InGaN和任何它们的组合。n-型导电可以通过用如Si、Ge、O、Ga、Al以及任何他们的组合掺杂该层实现。发光层或活性层可以包括AlxInyGa1-x-yN/AlwInzGa1-w-zN超晶格的堆栈，其中AlxInyGa1-x-yN(0<x<1,0<y<1,0<1-x-y<1)是量子阱层，其能量带隙小于AlwInzGa1-w- zN(0<w<1,0<z<1,0<1-w-z<1)量子屏障。最后在用p-型GaN层覆盖外延晶片前，p-型AlaInbGa1-a-bN(0<a<1,0<b<1,0<1-a-b<1)可以用作电子阻挡层。p-型掺杂剂可以通过Be、Mg、Zn、P、N、As、Sb及任何它们的组合实现。
在外延膜生长后，芯片制造可以从样品清洗开始。对于模板-生长LED晶片，在通过电感耦合等离子体(ICP)蚀刻工艺实施隔离蚀刻前，可以制备具有厚度(>1μm)的硬掩膜(如SiO2、SiNx)、厚的光致抗蚀剂以及任何它们的组合，并形成图案，以形成每个LED管芯。然而，LED晶片分区生长可以不需要隔离蚀刻，因为LED管芯已经在SiO2网络中原位成型。然后，可以在p-型GaN层上制备Ag基镜层或反射层。可以进行热退火，其可以是在空气或N2/O2混合物中在300-800℃下进行大约0.5min到大约10min之间，以在镜层或反射层和p-GaN层之间形成更好的欧姆接触。从而，LED管芯可以通过合适的钝化层或钝化结构(如SiO2、SiNx、坚固的光致抗蚀剂以及任何它们的组合)进行钝化。垂直LED的制造工艺也可以涉及临时衬底，充当那些分离LED管芯的粘接层。临时衬底可以通过晶片键合、电镀金属(如铜)和任何它们的组合形成。然后，可以使用UV激光从载体衬底侧照射在晶片上。在UV激光剥离工艺后，衬底可以从LED晶片上除去以暴露GaN表面，GaN表面可以进一步通过ICP或RIE方法除去，直到n-GaN暴露。由于AlN材料对UV可忽略的吸收，AlN缓冲层可以保留在衬底上为将来所用，即衬底回收。此外，从分区生长方法获得的LED管芯可以避免任何ICP/RIE隔离蚀刻造成的表面损伤，因此保证更高的LED效率。然后，暴露的n-GaN表面可以通过湿蚀刻或包括光刻、纳米印刷和纳米球光刻的表面图案化技术粗糙化/纹理化，从而可以实现增加的光提取效率。最后，在n-GaN表面可以沉积金属堆栈作为n-型欧姆接触。垂直LED芯片可以通过本文描述的工艺形成。
AlN模板的生长可以保证衬底的回收利用，因此这种方法可显著减少LED的成本，因此是一种实现高产率/$的有前景的解决方案。另一方面，分区生长技术可以大幅抑制隔离蚀刻工艺中不可避免的表面损伤，实现增强的器件稳定性和效率以及改进的流明/瓦。模板生长和分区生长技术的结合可以进一步生成甚至更好的流明/$。
与传统的衬底回收工艺相比，回收蓝宝石时，可以引入AlN模板作为中间层和保护层。相应地，AlN模板可以与原始的蓝宝石衬底一起回收。进一步，与传统的蓝宝石回收工艺相比，本文描述的工艺可以使LED结构从n-GaN生长，且晶体质量高。
以AlN作为InGaN LED生长的模板，LED层生长可以仅从AlN模板或AlN和蓝宝石模板开始，这可以减少很多用于缓冲生长的时间消耗。因此，其可以减少用于LED外延层的总生长时间，同时保持高的晶体质量，因此降低生长成本。
以AlN作为缓冲层的模板生长也可以减少回收时间，由于在激光剥离(LLO)工艺中只有AlN表面暴露，AlN表面可以容易恢复。各个实施例可以相应地增加产率。
与传统LED生长相比，分区生长可以允许LED结构在限定的管芯区域生长。可以免去用于管芯分离的蚀刻工艺。在表面可以无蚀刻痕迹留下。进一步地，与具有垂直侧壁的传统LED芯片相比，利用分区生长制造的LED管芯在生长工艺中可以获得自然的倾斜侧壁。
利用分区生长，LED外延层的应力可以减少，这反过来可以通过减少量子限制斯塔克效应增加内部LED的量子效率。进一步地，光提取效率可以通过自然地形成倾斜侧壁增加。因为可以从工艺流程中省略深层蚀刻步骤，可以避免因蚀刻造成的缺陷形成的电流泄漏路径。
本文描述的方法可以包括本文描述的任何结构或器件的类似特征。相应地，本文描述的结构或器件可以进一步包括本文描述的方法的类似特征。
尽管本发明已经参考具体实施例进行了具体的说明和描述，本领域的技术人员应当理解，可以做出各种形式和细节的改变而不脱离本发明在所附权利要求中限定的精神和范围。因此本发明的范围通过所附的权利要求和所有的改变加以指明，所述权利要求的等同含义和范围也因此包括在本申请范围内。

Claims (33)

1.回收载体衬底的方法，该方法包括：
提供所述载体衬底；
通过在载体衬底上沉积合适的材料形成缓冲层，从而形成包括载体衬底和缓冲层的复合衬底；
在缓冲层上形成一层或多层组件层，所述一层或多层组件层包括在缓冲层上的辐射吸收层；
形成一个或多个隔离沟槽，所述一个或多个隔离沟槽延伸通过所述一层或多层组件层并且在缓冲层和辐射吸收层的界面终止；
在所述一个或多个隔离沟槽中沉积绝缘材料，以形成钝化结构；通过用激光束照射缓冲层和辐射吸收层界面处的辐射吸收层以分解辐射吸收层，在分离工艺中从载体衬底分离一层或多层组件层，其中将激光束引入到与粘附缓冲层的载体衬底的第二侧相对的载体衬底的第一侧上，使得激光束穿过对激光束透明的载体基板和缓冲层，以使一层或多层组件层从载体衬底分离时缓冲层的至少一部分保留在载体衬底上；以及在分离工艺后，通过沉积合适的材料，从所述缓冲层部分形成另一缓冲层，以回收载体衬底；
其中所述激光束的边缘与所述一个或多个隔离沟槽的隔离沟槽重叠。
2.根据权利要求1所述的方法，其中在分离工艺中从复合衬底上除去所述缓冲层的至少另一部分。
3.根据权利要求1所述的方法，其中所述另一缓冲层的厚度等于所述缓冲层的厚度。
4.根据权利要求1所述的方法，其中所述另一缓冲层的厚度与所述缓冲层的厚度不同。
5.根据权利要求1所述的方法，其中所述合适的材料包括氮化铝。
6.根据权利要求1所述的方法，其中所述辐射吸收层是第一导电类型；且其中所述一层或多层组件层进一步包括：
在所述辐射吸收层上的活性层；以及
在所述活性层上的第二导电类型层。
7.根据权利要求1所述的方法，进一步包括：在分离工艺前，在所述一层或多层组件层上形成一个或多个电极结构。
8.根据权利要求7所述的方法，进一步包括：在分离工艺前，在所述一个或多个电极结构上形成支撑层。
9.根据权利要求8所述的方法，其中包括所述一层或多层组件层、所述一个或多个电极结构和所述支撑层的中间结构在分离工艺中从复合结构上分离。
10.根据权利要求7所述的方法，分离工艺后，在中间结构上形成一个或多个另一电极结构。
11.根据权利要求1所述的方法，进一步包括：其中所述一层或多层组件层是发光二极管的一部分。
12.根据权利要求1所述的方法，在所述另一缓冲层上形成一层或多层另一组件层。
13.根据权利要求12所述的方法，进一步包括：在进一步的分离工艺中，从包括载体衬底和另一缓冲层的另一复合衬底分离所述一层或多层另一组件层。
14.根据权利要求1所述的方法，其中所述载体衬底包括从由蓝宝石、碳化硅和氮化铝组成的组中选择的一种或多种。
15.回收衬底的方法，该方法包括：
提供所述衬底；
在衬底上形成绝缘层；
除去绝缘层的第一部分，以使衬底的第一部分暴露，而衬底的第二部分被绝缘层的第二部分覆盖，所述绝缘层的第二部分包括具有多个划分单元的划分格；
除去绝缘层的第一部分后，在衬底的第一部分上在划分格的每个划分单元内形成辐射吸收层；除去绝缘层的第一部分后，在衬底的第一部分上形成一层或多层组件层，所述一层或多层组件层包括多个分层堆栈，多个分层堆栈的每个分层堆栈在相应的辐射吸收层上形成，以使多个分层堆栈的每个分层堆栈形成在划分格相应的划分单元内，划分格分隔多个分层堆栈相邻的分层堆栈；以及
在分离工艺中，从衬底上分离一层或多层组件层以回收衬底，所述一层或多层组件层包括多个分层堆栈。
16.根据权利要求15所述的方法，进一步包括：在衬底上形成绝缘层后，在绝缘层上沉积光致抗蚀剂。
17.根据权利要求16所述的方法，进一步包括：
在光致抗蚀剂上布置掩膜；以及
引导电磁辐射通过掩膜到达光致抗蚀剂。
18.根据权利要求17所述的方法，
其中所述光致抗蚀剂是正性光致抗蚀剂；
其中光致抗蚀剂的一部分在除去前暴露于电磁辐射；且
其中所述方法进一步包括，除去绝缘层第一部分上的光致抗蚀剂部分，以暴露绝缘层第一部分，以便将其除去。
19.根据权利要求17所述的方法，
其中所述光致抗蚀剂是负性光致抗蚀剂；
其中光致抗蚀剂的一部分在除去前通过掩膜来屏蔽电磁辐射；且
其中所述方法进一步包括，除去绝缘层第一部分上的光致抗蚀剂部分，以暴露绝缘层的第一部分，以便将其除去。
20.根据权利要求15所述的方法，其中从衬底上分离一层或多层组件层包括用电磁波照射所述辐射吸收层。
21.根据权利要求20所述的方法，其中所述衬底可以透过电磁波。
22.根据权利要求20所述的方法，其中所述电磁波穿过衬底，以照射辐射吸收层。
23.根据权利要求15所述的方法，其中形成一层或多层组件层包括：
在衬底的第一部分上形成第一导电类型层；
在第一导电类型层上形成活性层；以及
在活性层上形成第二导电类型层。
24.根据权利要求15所述的方法，进一步包括：在绝缘材料的第二部分上形成钝化结构，以使多个分层堆栈中的每个被钝化结构包围。
25.根据权利要求24所述的方法，其中所述钝化结构包括从由蓝宝石、碳化硅二氧化钛和氮化铝组成的组中选择的合适的无机材料。
26.根据权利要求24所述的方法，其中所述钝化结构包括合适的有机材料。
27.根据权利要求15所述的方法，进一步包括：在多个分层堆栈中的每个上形成电极结构。
28.根据权利要求27所述的方法，在分离工艺前，在所述电极结构上形成支撑层。
29.根据权利要求27所述的方法，进一步包括：在与每个电极结构相反的多个不连续的分层结构中的每个的那一侧上在多个不连续的分层堆栈的每个上形成另一电极结构。
30.根据权利要求15所述的方法，其中所述衬底是包括载体衬底和在载体衬底上的缓冲层的复合衬底。
31.根据权利要求30所述的方法，其中所述缓冲层包括氮化铝。
32.根据权利要求15所述的方法，进一步包括：从衬底上分离一层或多层组件层后，在衬底上形成另一绝缘层。
33.根据权利要求32所述的方法，进一步包括：
除去另一绝缘层另一第一部分，以使衬底的另一第一部分暴露，并使衬底的另一第二部分被另一绝缘层的另一第二部分覆盖；
在衬底的另一第一部分上形成一层或多层另一组件层；以及
在进一步的分离工艺中，从衬底上分离一层或多层另一组件层。
CN201580028692.3A 2014-03-31 2015-02-16 回收衬底和载体衬底的方法 Expired - Fee Related CN106463451B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201461972575P 2014-03-31 2014-03-31
US61/972,575 2014-03-31
PCT/SG2015/000048 WO2015152817A1 (en) 2014-03-31 2015-02-16 Methods of recycling substrates and carrier substrates

Publications (2)

Publication Number Publication Date
CN106463451A CN106463451A (zh) 2017-02-22
CN106463451B true CN106463451B (zh) 2019-07-16

Family

ID=54240965

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580028692.3A Expired - Fee Related CN106463451B (zh) 2014-03-31 2015-02-16 回收衬底和载体衬底的方法

Country Status (5)

Country Link
EP (1) EP3127143A4 (zh)
CN (1) CN106463451B (zh)
EA (1) EA201691900A1 (zh)
TW (1) TW201601192A (zh)
WO (1) WO2015152817A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7059518B2 (ja) * 2017-04-03 2022-04-26 住友電気工業株式会社 半導体光素子を作製する方法
CN109037263A (zh) * 2017-06-09 2018-12-18 美商晶典有限公司 具有透光基材的微发光二极管显示模块及其制造方法
CN109728142B (zh) * 2017-10-31 2021-02-02 展晶科技(深圳)有限公司 发光二极管晶粒的制造方法
JP2021170595A (ja) * 2020-04-15 2021-10-28 国立大学法人東海国立大学機構 窒化ガリウム半導体装置およびその製造方法
CN112967992B (zh) * 2020-12-07 2022-09-23 重庆康佳光电技术研究院有限公司 外延结构的转移方法
TWI741911B (zh) * 2020-12-16 2021-10-01 環球晶圓股份有限公司 磊晶層去除方法
CN112786762B (zh) * 2021-01-04 2022-05-17 华灿光电（浙江）有限公司 发光二极管外延片及其制备方法
CN113257971B (zh) * 2021-06-30 2021-10-22 南昌凯捷半导体科技有限公司 一种红光mini-LED芯片的制作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030189215A1 (en) * 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
KR100755656B1 (ko) * 2006-08-11 2007-09-04 삼성전기주식회사 질화물계 반도체 발광소자의 제조방법
JP4721017B2 (ja) * 2008-04-07 2011-07-13 ソニー株式会社 半導体デバイスの製造方法
US8236583B2 (en) * 2008-09-10 2012-08-07 Tsmc Solid State Lighting Ltd. Method of separating light-emitting diode from a growth substrate
US8581229B2 (en) * 2009-11-23 2013-11-12 Koninklijke Philips N.V. III-V light emitting device with thin n-type region
US7781242B1 (en) * 2009-12-10 2010-08-24 Walsin Lihwa Corporation Method of forming vertical structure light emitting diode with heat exhaustion structure
TWI452621B (zh) * 2010-11-01 2014-09-11 Univ Nat Cheng Kung Separation method of epitaxial element
WO2013004188A1 (zh) * 2011-07-07 2013-01-10 厦门市三安光电科技有限公司 太阳能电池，系统，及其制作方法
TWI447952B (zh) * 2011-08-22 2014-08-01 Lextar Electronics Corp 發光二極體裝置的製造方法及發光半導體結構
US8866149B2 (en) * 2012-02-17 2014-10-21 The Regents Of The University Of California Method for the reuse of gallium nitride epitaxial substrates

Also Published As

Publication number Publication date
WO2015152817A1 (en) 2015-10-08
EA201691900A1 (ru) 2017-05-31
TW201601192A (zh) 2016-01-01
EP3127143A1 (en) 2017-02-08
CN106463451A (zh) 2017-02-22
EP3127143A4 (en) 2017-11-29

Similar Documents

Publication Publication Date Title
CN106463451B (zh) 回收衬底和载体衬底的方法
JP5232972B2 (ja) 半導体発光素子及び半導体発光素子の製造方法
EP2226855B1 (en) Light emitting device
US8791480B2 (en) Light emitting device and manufacturing method thereof
CN101667615B (zh) 形成发光二极管装置的方法
US20080230792A1 (en) Semiconductor Light-Emitting Device with Electrode for N-Polar Ingaain Surface
WO2012144046A1 (ja) 窒化物半導体紫外線発光素子
JPWO2012127660A1 (ja) 窒化物半導体紫外線発光素子
TWI420698B (zh) 半導體發光元件之製造方法
EP1929545A1 (en) Semiconductor light-emitting device and method for making same
CN102027604A (zh) 发光器件及其制造方法
JP2006253647A (ja) 半導体発光素子およびその製法
KR20190104692A (ko) 반도체 발광소자
US20140183590A1 (en) Nitride semiconductor light emitting device and method of manufacturing the same
CN103325907A (zh) 具凹槽电极与光提取结构的发光二极管晶粒及其制作方法
US8587017B2 (en) Light emitting device and method of fabricating a light emitting device
KR102443027B1 (ko) 반도체 발광소자
CN109786515B (zh) 一种发光二极管芯片的制作方法
JP2007149966A (ja) 発光素子
JP2009176781A (ja) ＧａＮ系ＬＥＤチップおよびＧａＮ系ＬＥＤチップの製造方法
KR20180007621A (ko) 발광창 전극 구조가 구비된 고효율 발광다이오드 제작 방법
KR101202731B1 (ko) 수직형 발광 다이오드의 제조 방법
KR20100093341A (ko) 반도체 발광소자 및 그 제조방법
CN109786533A (zh) 一种发光二极管芯片及其制作方法
CN214336738U (zh) 倒装双层dbr的led芯片结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190716

Termination date: 20210216

CF01 Termination of patent right due to non-payment of annual fee