TW201545323A - 顯示裝置 - Google Patents

Abstract

顯示裝置包括一基板、複數個顯示單元以及複數個積體電路。基板具有一顯示區以及一非顯示區，其中非顯示區位於顯示區的周圍。顯示單元設置於基板的顯示區中，以矩陣形式排列。積體電路設置於基板的顯示區中，以矩陣形式排列，且電性耦接顯示單元。每一積體電路包含一移位暫存單元。每一積體電路的移位暫存單元用以接收一前級掃描訊號，根據前級掃描訊號產生一本級掃描訊號。積體電路根據本級掃描訊號驅動顯示單元。

Description

顯示裝置

本案是有關於一種電子裝置。特別是一種顯示裝置。

隨著電子科技的快速進展，顯示裝置已被廣泛地應用在人們的生活當中，諸如行動電話或電腦等。

一般而言，顯示裝置可包括掃描電路(scan circuit)、資料電路(data circuit)與複數個以矩陣排列的像素。掃描電路可依序產生複數個掃描訊號，並提供此些掃描訊號至像素，以逐列開啟此些像素的開關電晶體。資料電路可產生複數個資料訊號，並透過開啟的開關電晶體提供此些資料訊號至像素中。如此一來，接收資料訊號的像素即可更新/顯示畫面。

典型的掃描電路是設置在像素的周圍的非顯示區中，並提供掃描訊號至顯示區內的像素。然而，在如此的做法下，非顯示區需具備足夠的空間以設置掃描電路。如此一來，將導致窄邊框的顯示裝置難以實現。

本發明的一態樣為提供一種顯示裝置。根據本發明一實施例，該顯示裝置包括一基板、複數個顯示單元以及複數個積體電路。該基板具有一顯示區以及一非顯示區，其中該非顯示區位於該顯示區的周圍。該些顯示單元設置於該基板的該顯示區中，以矩陣形式排列。該些積體電路設置於該基板的該顯示區中，以矩陣形式排列，且電性耦接該些顯示單元。每一積體電路包含一移位暫存單元，每一積體電路的該移位暫存單元用以接收一前級掃描訊號，根據該前級掃描訊號產生一本級掃描訊號。該些積體電路根據該些本級掃描訊號驅動該些顯示單元。

本發明的一態樣為提供一種顯示裝置。根據本發明一實施例，該顯示裝置包括一基板、複數個顯示單元、複數個接合墊組以及複數個積體電路。該基板具有一顯示區以及一非顯示區，其中該非顯示區位於該顯示區的周圍。該些顯示單元以矩陣形式排列，設置於該基板的該顯示區中。該些接合墊組設置於該基板的該顯示區中，以矩陣形式排列，且彼此電性連接，其中每一該些接合墊組中的一接合墊電性連接該些顯示單元中的至少一顯示單元。該些積體電路各別接合於該些接合墊組上，以矩陣形式排列。該些積體電路中的一列積體電路用以經由該些接合墊組提供複數筆掃描訊號至該些積體電路中的另一列積體電路。

藉由應用上述一實施例，即可將掃描電路整合進 積體電路內。如此一來，由於不需將掃描電路設置在非顯示區中，故可使非顯示區的空間得以被有效縮減。

100‧‧‧顯示裝置

200‧‧‧顯示裝置

102‧‧‧積體電路

202‧‧‧積體電路

302‧‧‧積體電路

104‧‧‧移位暫存單元

204‧‧‧移位暫存單元

204_R‧‧‧子移位暫存單元

204_G‧‧‧子移位暫存單元

204_B‧‧‧子移位暫存單元

304‧‧‧移位暫存單元

304_R‧‧‧子移位暫存單元

304_G‧‧‧子移位暫存單元

304_B‧‧‧子移位暫存單元

106‧‧‧電壓轉換電路

206_R‧‧‧電壓轉換電路

206_G‧‧‧電壓轉換電路

206_B‧‧‧電壓轉換電路

108‧‧‧驅動電路

208_R‧‧‧驅動電路

S(n)‧‧‧掃描訊號

S(n+1)‧‧‧掃描訊號

Q_R‧‧‧子掃描訊號

Q_G‧‧‧子掃描訊號

Q_B‧‧‧子掃描訊號

GND‧‧‧接地電位

HV‧‧‧供應電位

LV‧‧‧供應電位

VDD‧‧‧供應電位

OVDD‧‧‧供應電位

CLK‧‧‧時脈訊號

EM‧‧‧發光訊號

XON‧‧‧中斷訊號

CMP‧‧‧補償訊號

VDATA‧‧‧資料訊號

CBD‧‧‧接合點

WD‧‧‧寬度

LN‧‧‧長度

SF1‧‧‧表面

ADO‧‧‧及閘輸出訊號

208_G‧‧‧驅動電路

208_B‧‧‧驅動電路

110‧‧‧基板

112‧‧‧顯示區

114‧‧‧非顯示區

120‧‧‧資料電路

130‧‧‧時序控制器

140‧‧‧電壓產生器

R1‧‧‧群組

R2‧‧‧群組

STL‧‧‧掃描訊號傳遞線

LD‧‧‧顯示單元

LD_R‧‧‧顯示單元

LD_G‧‧‧顯示單元

LD_B‧‧‧顯示單元

D(1)-D(3)‧‧‧資料線

BDS‧‧‧接合墊組

BD‧‧‧接合墊

LO‧‧‧降壓電路

LS‧‧‧電壓轉換器

LT‧‧‧閂鎖器

AD‧‧‧及閘

OR‧‧‧或閘

NR‧‧‧反或閘

ADO_R‧‧‧及閘輸出訊號

ADO_G‧‧‧及閘輸出訊號

ADO_B‧‧‧及閘輸出訊號

MXO‧‧‧多工輸出訊號

MXO_R‧‧‧多工輸出訊號

MXO_G‧‧‧多工輸出訊號

MXO_B‧‧‧多工輸出訊號

S‧‧‧控制訊號

S_R‧‧‧控制訊號

S_G‧‧‧控制訊號

S_B‧‧‧控制訊號

E‧‧‧控制訊號

E_R‧‧‧控制訊號

E_G‧‧‧控制訊號

E_B‧‧‧控制訊號

t1-t9‧‧‧時間點

u1-u17‧‧‧時間點

v1-v17‧‧‧時間點

D‧‧‧輸入端

CK‧‧‧輸入端

Q‧‧‧輸出端

ID‧‧‧驅動電流

ID_R‧‧‧驅動電流

ID_G‧‧‧驅動電流

MX‧‧‧多工器

T1‧‧‧電晶體

T2‧‧‧電晶體

T3‧‧‧電晶體

C1‧‧‧電容

C2‧‧‧電容

ID_B‧‧‧驅動電流

為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1圖為根據本發明一實施例所繪示的顯示裝置的示意圖；第2A圖為根據本發明一實施例所繪示的接合墊組的連接關係的示意圖；第2B圖為根據本發明一實施例所繪示的積體電路的外觀示意圖；第2C圖為根據本發明一實施例所繪示的基板、積體電路與顯示單元的位置關係示意圖；第3圖為根據本發明一實施例所繪示的積體電路的示意圖；第4圖為根據本發明一實施例所繪示的積體電路的訊號波形圖；第5圖為根據本發明另一實施例所繪示的顯示裝置的示意圖；第6圖為根據本發明另一實施例所繪示的積體電路的示意圖；第7圖為根據本發明另一實施例所繪示的積體電路的 訊號波形圖；第8圖為根據本發明另一實施例所繪示的積體電路的示意圖；以及第9圖為根據本發明另一實施例所繪示的積體電路的訊號波形圖。

以下將以圖式及詳細敘述清楚說明本揭示內容之精神，任何所屬技術領域中具有通常知識者在瞭解本揭示內容之較佳實施例後，當可由本揭示內容所教示之技術，加以改變及修飾，其並不脫離本揭示內容之精神與範圍。

關於本文中所使用之『第一』、『第二』、...等，並非特別指稱次序或順位的意思，亦非用以限定本發明，其僅為了區別以相同技術用語描述的元件或操作。

關於本文中所使用之『電性連接』，可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，而『電性連接』還可指二或多個元件元件相互操作或動作。

關於本文中所使用之『及/或』，係包括所述事物的任一或全部組合。

關於本文中所使用之『包含』、『包括』、『具有』、『含有』等等，均為開放性的用語，即意指包含但不限於。

關於本文中所述的任何物體的數量，除非特別指明，否則可為一個或多個。

關於本文中所使用之用詞(terms)，除有特別註明外，通常具有每個用詞使用在此領域中、在此揭露之內容中與特殊內容中的平常意義。某些用以描述本揭露之用詞將於下或在此說明書的別處討論，以提供本領域技術人員在有關本揭露之描述上額外的引導。

本發明的一態樣涉及一種顯示裝置，為使敘述簡單，以下將以主動式矩陣有機發光二極體(AMOLED)顯示裝置為例進行說明，然而本發明並不以此為限。其它型式的顯示裝置(如液晶顯示裝置，微發光二極體(micro-LED)顯示裝置)亦在本案範圍之內。

以下段落將搭配第1、2A、2B、2C圖進行本發明一實施例之敘述。

在本實施例中，顯示裝置100可包括基板110、資料電路120、時序控制器130、電壓產生器140、積體電路102、資料線D(1)-D(3)、掃描訊號傳遞線STL、顯示單元LD以及接合墊組BDS。應注意到，上述各元件的數量僅為例示，本發明不以此實施例為限。

在本實施例中，基板110包括顯示區112及非顯示區114，非顯示區114位於顯示區112的周圍。在一實施例中，基板110可為硬式基板或可撓式基板。

在本實施例中，接合墊組BDS設置於顯示區112之中，以矩陣形式排列。在一實施例中，每一接合墊組BDS可包括9個接合墊BD，然本案不以此為限。在不同實施例中，接合墊BD的數量可依據實際需求進行變化。在一實施 例中，接合墊BD可用導電材料實現。

在本實施例中，顯示單元LD設置於顯示區112中，以矩陣形式排列。在一實施例中，顯示單元LD是設置在基板110的表面SF1上。

在本實施例中，顯示單元LD中的每一者皆電性連接一組接合墊組BDS。亦即，每一接合墊組BDS中的一接合墊BD電性連接顯示單元LD中的一者(或至少一者)。

在本實施例中，顯示單元LD可為發光元件，例如發光二極體或有機發光二極體，然本發明不以此為限。在一實施例中，顯示單元LD的陽極端電性連接接合墊組BDS，且顯示單元LD的陰極端用以接收一接地電位GND。在不同實施例中，顯示單元LD可包括像素電極以及液晶元件。

在本實施例中，積體電路102設置於顯示區112之中，以矩陣形式排列。積體電路102可包括複數個接合點CBD。積體電路102可透過此些接合點CBD各別接合於接合墊組BDS上。在一實施例中，積體電路102是設置在基板110的表面SF1上。亦即，積體電路102與顯示單元LD是設置在基板110的同一表面SF1上。在本實施例中，每一積體電路102係透過接合墊BD電性連接顯示單元LD中的一者(或至少一者)，以驅動對應的顯示單元LD。在一實施例中，一個積體電路202是用以驅動一個紅色顯示單元LD、一個藍色顯示單元LD或一個綠色顯示單元LD，以令一個子像素的影像得以顯示。

在本實施例中，資料線D(1)-D(3)設置於基板110上。資料線D(1)-D(3)彼此平行，且資料線D(1)-D(3)中的每一者電性連接一行接合墊組BDS。亦即，一行接合墊組BDS中的每一接合墊組BDS中的一接合墊BD共同電性連接資料線D(1)-D(3)中的一者。以另一角度而言，每一行積體電路102(例如是沿著y軸方向排列的多個積體電路102)係透過接合墊BD共同電性連接資料線D(1)-D(3)中的一者。

在本實施例中，掃描訊號傳遞線STL設置於基板110上，電性連接於相鄰的接合墊組BDS之間。在一實施例中，掃描訊號傳遞線STL的一端是電性連接第一接合墊組BDS中的一個接合墊BD，掃描訊號傳遞線STL的另一端是電性連接第二接合墊組BDS中的一個接合墊BD，其中第一接合墊組BDS與第二接合墊組BDS彼此相鄰，且第一接合墊組BDS與第二接合墊組BDS沿y軸方向排列。以另一角度而言，掃描訊號傳遞線STL是電性連接於兩相鄰且沿y軸方向排列的積體電路102之間。

在本實施例中，資料電路120電性連接基板110上的積體電路102，用以透過資料線D(1)-D(3)與接合墊組BDS提供資料訊號VDATA至積體電路102。

在本實施例中，時序控制器130電性連接基板110上的積體電路102，用以透過接合墊組BDS提供各式操作訊號(如時脈訊號CLK、發光訊號EM、中斷訊號XON等)至積體電路102。

在本實施例中，電壓產生器140電性連接基板110上的積體電路102，用以透過接合墊組BDS提供各式操作電位(如接地電位GND、供應電位HV、LV等)至積體電路102。

在一實施例中，每一積體電路102包括一移位暫存單元104(可參照第3圖)。移位暫存單元104用以接收一前級掃描訊號(如掃描訊號S(n))，並根據前級掃描訊號產生本級掃描訊號(如掃描訊號S(n+1))。積體電路102可根據本級掃描訊號驅動顯示單元LD。

每一列積體電路102(如沿x軸方向排列的多個積體電路102)可透過掃描訊號傳遞線STL，提供本級掃描訊號至相鄰次一列積體電路102，以做為相鄰次一列積體電路102的前級掃描訊號。

例如，第一列積體電路102(標示為群組R1)可透過掃描訊號傳遞線STL，提供本級掃描訊號至相鄰的第二列積體電路102(標示為群組R2)，以做為第二列積體電路102的前級掃描訊號。

透過上述的設置，即可將傳統上用以產生掃描訊號的掃描電路整合進積體電路102內。如此一來，由於不需將掃描電路設置在非顯示區114中，故可使非顯示區114的空間得以被有效縮減。

此外，在一些做法中，用以驅動顯示單元LD的驅動電路是用薄膜電晶體實現。

相對地，在本發明一實施例中，積體電路102可 由矽半導體製程製成。相較於以薄膜電晶體實現的驅動電路，本案的積體電路102可具有較高的驅動電流及較快的反應速度。是以，藉由應用本案實施例，顯示裝置100可具有更佳的操作特性。

再者，在一實施例中，由於本案的積體電路102由矽半導體製程製成，故其尺寸可大幅縮減。相較於以薄膜電晶體實現的驅動電路，本案的積體電路102可具有更小的尺寸，以避免遮蔽光線。是以，藉由應用本案實施例，顯示裝置100的透明度可有效提升。

在一實施例中，積體電路102的寬度WD與長度LN大致相同。如此一來，可避免積體電路102在基板110(例如是可撓式基板)彎曲時受到損害，而可使顯示裝置100的可撓程度更為提升。

以下將搭配第3圖，提供本發明一實施例中積體電路102的具體細節。

在一實施例中，每一積體電路102包括移位暫存單元104、電壓轉換電路106、驅動電路108以及降壓電路LO。在一實施例中，電壓轉換電路106電性連接於移位暫存單元104與驅動電路108之間。驅動電路108電性連接顯示單元LD。降壓電路LO電性連接於供應電位HV與移位暫存單元104之間，並電性連接於供應電位HV與驅動電路108之間。

在本實施例中，移位暫存單元104用以接收前級掃描訊號S(n)以及時脈訊號CLK，根據時脈訊號CLK延遲 前級掃描訊號S(n)以產生本級掃描訊號S(n+1)，並用以根據本級掃描訊號S(n+1)、發光訊號EM以及中斷訊號XON產生控制訊號E、S。在本實施例中，前級掃描訊號S(n)的脈波寬度與本級掃描訊號S(n+1)的脈波寬度與時脈訊號CLK的週期彼此大致相同。

應注意到，移位暫存單元104是用以根據中斷訊號XON以令驅動電路108中斷驅動顯示單元LD之操作。中斷訊號XON的相應細節將在而後的段落中詳述。此外，在一些實施例中，中斷訊號XON及其相關元件可被省略。

在本實施例中，電壓轉換電路106用以接收來自移位暫存單元104的控制訊號E、S，放大控制訊號E、S，並提供放大後的控制訊號E、S至驅動電路108。在一些實施例中，電壓轉換電路106可被省略。

在本實施例中，驅動電路108用以接收來自電壓轉換電路106的放大後的控制訊號E、S，並用以根據放大後的控制訊號E、S驅動顯示單元LD。

在本實施例中，降壓電路LO用以接收供應電位HV，轉換供應電位HV為供應電位VDD以及供應電位OVDD，提供供應電位VDD至移位暫存單元104，並提供供應電位OVDD至驅動電路108。在一些實施例中，降壓電路LO可被省略。

透過上述的設置，積體電路102即可根據前級掃描訊號S(n)產生本級掃描訊號S(n+1)，並據以驅動顯示單元LD。

在本案一實施例中，移位暫存單元104包括閂鎖器LT、及閘AD、或閘OR以及反或閘NR。

在本實施例中，閂鎖器LT的輸入端D用以接收前級掃描訊號S(n)，閂鎖器LT的時脈輸入端CK用以接收時脈訊號CLK，閂鎖器LT的輸出端Q電性連接及閘AD的第一輸入端以及反或閘NR的第一輸入端。閂鎖器LT用以根據時脈訊號CLK延遲前級掃描訊號S(n)，以產生本級掃描訊號S(n+1)。

在本實施例中，及閘AD的第二輸入端用以接收發光訊號EM。及閘AD的輸出端電性連接或閘OR的第一輸入端。及閘AD用以對發光訊號EM及本級掃描訊號S(n+1)進行邏輯接合(logic conjunction)，以輸出一及閘輸出訊號ADO。

在本實施例中，或閘OR的第二輸入端用以接收中斷訊號XON。或閘OR的輸出端電性連接電壓轉換電路106。或閘OR用以根據及閘輸出訊號ADO以及中斷訊號XON輸出控制訊號E至電壓轉換電路106。

在本實施例中，反或閘NR的第二輸入端用以接收中斷訊號XON。反或閘NR的輸出端電性連接電壓轉換電路106。反或閘NR用以根據本級掃描訊號S(n+1)以及中斷訊號XON輸出控制訊號S至電壓轉換電路106。

在一實施例中，電壓轉換電路106包括兩個電壓轉換器LS。電壓轉換器LS分別電性連接於移位暫存單元104與驅動電路108，用以放大控制訊號E、S。

在一實施例中，驅動電路108包括電晶體T1-T3以及電容C1、C2。

在本實施例中，電晶體T1的第一端(如汲極端)電性連接顯示單元LD的陽極。電晶體T1用以根據其源極端與閘極端之間的電壓差產生流過顯示單元LD的驅動電流ID。

在本實施例中，電晶體T2電性連接於供應電位OVDD以及電晶體T1的第二端(如源極端)之間。電晶體T2的閘極端用以接收來自於電壓轉換電路106的控制訊號E。電晶體T2用以根據控制訊號E導通供應電位OVDD至電晶體T1的第二端。

在本實施例中，電晶體T3電性連接於資料訊號VDATA以及電晶體T1的閘極端之間。電晶體T3的閘極端用以接收來自於電壓轉換電路106的控制訊號S。電晶體T3用以根據控制訊號S導通資料訊號VDATA至電晶體T1的閘極端。

在本實施例中，電容C1電性連接於供應電位OVDD以及電晶體T1的第二端之間。

在本實施例中，電容C2電性連接於電晶體T1的第二端以及電晶體T1的閘極端之間。

以下將搭配第3、4圖提供積體電路102一操作上範例，然而本發明不以此為限。

在時間點t0-t3之間，前級掃描訊號S(n)具有高電壓準位，本級掃描訊號S(n+1)具有低電壓準位，且中斷訊 號XON具有低電壓準位。

此時，及閘AD根據具有低電壓準位的本級掃描訊號S(n+1)輸出具有低電壓準位的及閘輸出訊號ADO。或閘OR根據具有低電壓準位的及閘輸出訊號ADO以及低電壓準位的中斷訊號XON輸出具有低電壓準位的控制訊號E。反或閘NR根據具有低電壓準位的本級掃描訊號S(n+1)以及低電壓準位的中斷訊號XON，輸出具有高電壓準位的控制訊號S。

此時，電晶體T2根據具有低電壓準位的控制訊號E，將供應電位OVDD導通至電晶體T1的第二端。電晶體T3根據具有高電壓準位的控制訊號S截止。

而後，在時間點t3-t4之間(重置階段)，前級掃描訊號S(n)具有低電壓準位，閂鎖器LT根據時脈訊號CLK輸出具有高電壓準位的本級掃描訊號S(n+1)，發光訊號EM具有低電壓準位，且中斷訊號XON具有低電壓準位。

此時，及閘AD根據具有高電壓準位的本級掃描訊號S(n+1)以及具有低電壓準位的發光訊號EM，輸出具有低電壓準位的及閘輸出訊號ADO。或閘OR根據具有低電壓準位的及閘輸出訊號ADO以及低電壓準位的中斷訊號XON輸出具有低電壓準位的控制訊號E。反或閘NR根據具有高電壓準位的本級掃描訊號S(n+1)以及低電壓準位的中斷訊號XON，輸出具有低電壓準位的控制訊號S。

此時，電晶體T2根據具有低電壓準位的控制訊號E，將供應電位OVDD導通至電晶體T1的第二端。電晶體 T3根據具有低電壓準位的控制訊號S導通，以令電容C2中的電荷得以經由電晶體T3進行充電重置。

而後，在時間點t4-t5之間(補償階段)，前級掃描訊號S(n)具有低電壓準位，本級掃描訊號S(n+1)具有高電壓準位，發光訊號EM具有高電壓準位，且中斷訊號XON具有低電壓準位。

此時，及閘AD根據具有高電壓準位的本級掃描訊號S(n+1)以及具有高電壓準位的發光訊號EM，輸出具有高電壓準位的及閘輸出訊號ADO。或閘OR根據具有高電壓準位的及閘輸出訊號ADO以及低電壓準位的中斷訊號XON輸出具有高電壓準位的控制訊號E。反或閘NR根據具有高電壓準位的本級掃描訊號S(n+1)以及低電壓準位的中斷訊號XON，輸出具有低電壓準位的控制訊號S。

此時，電晶體T2根據具有高電壓準位的控制訊號E截止。電晶體T3根據具有低電壓準位的控制訊號S導通。此時，電晶體T1的臨界電壓被紀錄於電容C1之中。

而後，在時間點t5-t6之間(寫入階段)，前級掃描訊號S(n)具有低電壓準位，本級掃描訊號S(n+1)具有高電壓準位，發光訊號EM具有高電壓準位，且中斷訊號XON具有低電壓準位。

此時，及閘AD根據具有高電壓準位的本級掃描訊號S(n+1)以及具有高電壓準位的發光訊號EM，輸出具有高電壓準位的及閘輸出訊號ADO。或閘OR根據具有高電壓準位的及閘輸出訊號ADO以及低電壓準位的中斷訊號 XON輸出具有高電壓準位的控制訊號E。反或閘NR根據具有高電壓準位的本級掃描訊號S(n+1)以及低電壓準位的中斷訊號XON，輸出具有低電壓準位的控制訊號S。

此時，電晶體T2根據具有高電壓準位的控制訊號E截止。電晶體T3根據具有低電壓準位的控制訊號S，將資料訊號VDATA寫入電容C2之中。

而後，在時間點t6-t9之間(發光階段)，前級掃描訊號S(n)具有低電壓準位，本級掃描訊號S(n+1)具有低電壓準位，且中斷訊號XON具有低電壓準位。

此時，及閘AD根據具有低電壓準位的本級掃描訊號S(n+1)，輸出具有低電壓準位的及閘輸出訊號ADO。或閘OR根據具有低電壓準位的及閘輸出訊號ADO以及低電壓準位的中斷訊號XON輸出具有低電壓準位的控制訊號E。反或閘NR根據具有低電壓準位的本級掃描訊號S(n+1)以及低電壓準位的中斷訊號XON，輸出具有高電壓準位的控制訊號S。

此時，電晶體T2根據具有低電壓準位的控制訊號E導通供應電位OVDD以及電晶體T1的第二端。電晶體T3根據具有高電壓準位的控制訊號S截止。此時，電晶體T1根據其第二端(源極端)與閘極端之間的電壓差(即電容C2兩端的電壓差)產生驅動電流ID，以驅動顯示單元LD。

而後，在時間點t9之後(關機階段)，中斷訊號XON具有高電壓準位。

此時，或閘OR根據高電壓準位的中斷訊號XON 輸出具有低電壓準位的控制訊號E。反或閘NR根據高電壓準位的中斷訊號XON，輸出具有低電壓準位的控制訊號S。

此時，電晶體T2根據具有高電壓準位的控制訊號E截止。電晶體T3根據具有低電壓準位的控制訊號S導通，以令電容C2中的電荷得以經由電晶體T3釋放。如此一來，可避免顯示裝置100在關機時產生殘影。

應注意到，中斷訊號XON可在任一時間點切換至具有高電壓準位，以令顯示裝置100中斷或關機，本案不以上述實施例為限。

透過上述的設置，即可實現本案一實施例中的積體電路102。藉由應用積體電路102，即可避免將掃描電路設置在非顯示區114中，故可使非顯示區114的空間得以被有效縮減。

以下段落將搭配第5、6、7圖進行本發明另一實施例之敘述。

在本實施例中，顯示裝置200可包括基板110、資料電路120、時序控制器130、電壓產生器140、積體電路202、資料線D(1)-D(3)、掃描訊號傳遞線STL、顯示單元LD以及接合墊組BDS。應注意到，上述各元件的數量僅為例示，本發明不以此實施例為限。

此外，同樣應注意到，本實施例中的顯示裝置200與前述實施例中的顯示裝置100大致相似，主要差異之處在於在顯示裝置200中，每一個積體電路202係用以驅動多個顯示單元LD。是以，在以下段落中，重複的部份將不 再贅述。

在本實施例中，每一接合墊組BDS是電性連接多個顯示單元LD。亦即，每一接合墊組BDS當中的多個接合墊BD是分別電性連接多個顯示單元LD。以另一角度而言，每一積體電路202電性連接多個顯示單元LD，並用以分別驅動相應的多個顯示單元LD。

在一實施例中，一個積體電路202是用以分別驅動一紅色顯示單元LD_R、一藍色顯示單元LD_B以及一綠色顯示單元LD_G，以令一個像素的影像得以顯現。

透過如此設置，除了可使非顯示區114的空間得以被有效縮減之外，由於不需針對每個顯示單元LD設置一積體電路202進行驅動，故可進一步減少積體電路202的數量以及基板110上的走線。除此之外，用以驅動位置相近的顯示單元LD的積體電路20被可封裝在一起，可以節省空間的使用。

關於基板110、資料電路120、時序控制器130、電壓產生器140、積體電路202、資料線D(1)-D(3)、掃描訊號傳遞線STL、顯示單元LD以及接合墊組BDS的其他細節可參照前述段落，在此不贅述。

以下將搭配第6圖，提供本發明一實施例中積體電路202的具體細節。

在一實施例中，每一積體電路202包括移位暫存單元204、電壓轉換電路206_R、206_G、206_B、驅動電路208_R、208_G、208_B、以及降壓電路LO。

在本實施例中，移位暫存單元204包括子移位暫存單元204_R、204_G、204_B。子移位暫存單元204_R、204_G、204_B彼此電性串聯連接。

在本實施例中，電壓轉換電路206_R、206_G、206_B分別電性連接於子移位暫存單元204_R、204_G、204_B以及驅動電路208_R、208_G、208_B之間。驅動電路208_R、208_G、208_B電性連接顯示單元LD_R、LD_G、LD_B。降壓電路LO電性連接於供應電位HV與子移位暫存單元204_R、204_G、204_B之間，並電性連接於供應電位HV與驅動電路208_R、208_G、208_B之間。

在本實施例中，子移位暫存單元204_R用以接收時脈訊號CLK與來自掃描訊號傳遞線STL的前級掃描訊號S(n)，根據時脈訊號CLK延遲前級掃描訊號S(n)，以產生一子掃描訊號Q_R，並提供子掃描訊號Q_R至子移位暫存單元204_G。此外，子移位暫存單元204_R用以根據子掃描訊號Q_R、發光訊號EM以及中斷訊號XON產生控制訊號S_R、E_R。

在本實施例中，子移位暫存單元204_G用以接收時脈訊號CLK與子掃描訊號Q_R，根據時脈訊號CLK延遲子掃描訊號Q_R，以產生一子掃描訊號Q_G，並提供子掃描訊號Q_G至子移位暫存單元204_B。此外，子移位暫存單元204_G用以根據子掃描訊號Q_G、發光訊號EM以及中斷訊號XON產生控制訊號S_G、E_G。

在本實施例中，子移位暫存單元204_B用以接收 時脈訊號CLK與子掃描訊號Q_G，根據時脈訊號CLK延遲子掃描訊號Q_G，以產生一子掃描訊號Q_B，並提供子掃描訊號Q_B至掃描訊號傳遞線STL，做為移位暫存單元204輸出的本級掃描訊號S(n+1)。此外，子移位暫存單元204_B用以根據子掃描訊號Q_B、發光訊號EM以及中斷訊號XON產生控制訊號S_B、E_B。

以另一角度而言，本實施例的每一積體電路202對應N個對應的顯示單元LD(例如是顯示單元LD_R、LD_G、LD_B)，其中N為大於1的整數(N例如等於3)。移位暫存單元204包括相互串接的第1至N子移位暫存單元(例如是子移位暫存單元204_R、204_G、204_B)。每一子移位暫存單元用以延遲接收到的一前級子掃描訊號(如S(n)、Q_R、Q_G)，並產生一本級子掃描訊號(如Q_R、Q_G、Q_B)。

第1子移位暫存單元(例如是子移位暫存單元204_R)以來自掃描訊號傳遞線STL的前級掃描訊號S(n)作為所述之前級子掃描訊號。

第1至(N-1)子移位暫存器中的每一者(例如是子移位暫存單元204_R、204_G)將本級子掃描訊號提供給與其串接的下一級子移位暫存單元作為下一級子移位暫存單元的前級子掃描訊號。

第N子移位暫存單元(例如是子移位暫存單元204_G)的本級子掃描訊號還用以作為移位暫存單元204提供至掃描訊號傳遞線STL的本級掃描訊號S(n+1)。

在一實施例中，掃描訊號S(n)與子掃描訊號Q_R、Q_G、Q_B的脈波寬度彼此相同，而相位彼此不同。在一實施例中，掃描訊號S(n)與子掃描訊號Q_R、Q_G、Q_B的脈波寬度與時脈訊號CLK的週期彼此大致相同。

在本實施例中，電壓轉換電路206_R、206_G、206_B用以接收分別來自子移位暫存單元204_R、204_G、204_B的控制訊號E_R、S_R、E_G、S_G、E_B、S_B，放大控制訊號E_R、S_R、E_G、S_G、E_B、S_B，並分別提供放大後的控制訊號E_R、S_R、E_G、S_G、E_B、S_B至驅動電路208_R、208_G、208_B。在一些實施例中，電壓轉換電路206_R、206_G、206_B可被省略。

在本實施例中，驅動電路208_R、208_G、208_B各別用以接收來自電壓轉換電路206_R、206_G、206_B的放大後的控制訊號E_R、S_R、E_G、S_G、E_B、S_B，並用以分別根據放大後的控制訊號E_R、S_R、E_G、S_G、E_B、S_B驅動顯示單元LD_R、LD_G、LD_B。在一實施例中，驅動電路208_R、208_G、208_B是各別根據其源極端與閘極端之間的電壓差，提供驅動電流ID_R、ID_G、ID_B至顯示單元LD_R、LD_G、LD_B。

在本實施例中，降壓電路LO用以接收供應電位HV，轉換供應電位HV為供應電位VDD以及供應電位OVDD，提供供應電位VDD至子移位暫存單元204_R、204_G、204_B，並提供供應電位OVDD至驅動電路208_R、208_G、208_B。在一些實施例中，降壓電路LO可被省略。

透過上述的設置，積體電路202即可分別驅動相應的顯示單元LD_R、LD_G、LD_B。

另外，在本實施例中，子移位暫存單元204_R、204_G、204_B是依序產生控制訊號E_R、S_R、E_G、S_G、E_B、S_B，以令驅動電路208_R、208_G、208_B根據控制訊號E_R、S_R、E_G、S_G、E_B、S_B依序驅動顯示單元LD_R、LD_G、LD_B。

應注意到，在本實施例中，子移位暫存單元204_R、204_G、204_B的結構與操作細節與前述實施例中的移位暫存單元104大致相同，故重覆的部份在此不贅述。此外，電壓轉換電路206_R、206_G、206_B的結構亦與操作細節與前述實施例中的電壓轉換電路106大致相同，故相同的部份亦在此不贅述。再者，驅動電路208_R、208_G、208_B的結構亦與操作細節與前述實施例中的驅動電路108大致相同，故相同的部份亦在此不贅述。

以下將搭配第6、7圖提供積體電路202一操作上範例，然而本發明不以此為限。

在時間點u0-u3之間，前級掃描訊號S(n)具有高電壓準位，子掃描訊號Q_R具有低電壓準位，子掃描訊號Q_G具有低電壓準位，子掃描訊號Q_B具有低電壓準位，本級掃描訊號S(n+1)具有低電壓準位，且中斷訊號XON具有低電壓準位。

此時，子移位暫存單元204_R的及閘AD根據具有低電壓準位的子掃描訊號Q_R輸出具有低電壓準位的及 閘輸出訊號ADO_R。子移位暫存單元204_R的或閘OR根據具有低電壓準位的及閘輸出訊號ADO_R以及低電壓準位的中斷訊號XON輸出具有低電壓準位的控制訊號E_R。子移位暫存單元204_R的反或閘NR根據具有低電壓準位的子掃描訊號Q_R以及低電壓準位的中斷訊號XON，輸出具有高電壓準位的控制訊號S_R。

此時，驅動電路208_R的電晶體T2根據具有低電壓準位的控制訊號E_R，將供應電位OVDD導通至驅動電路208_R的電晶體T1的第二端。驅動電路208_R的電晶體T3根據具有高電壓準位的控制訊號S_R截止。

而後，在時間點u3-u4之間，前級掃描訊號S(n)具有低電壓準位，子移位暫存單元204_R的閂鎖器LT根據時脈訊號CLK輸出具有高電壓準位的子掃描訊號Q_R，子掃描訊號Q_G具有低電壓準位，子掃描訊號Q_B具有低電壓準位，本級掃描訊號S(n+1)具有低電壓準位，發光訊號EM具有低電壓準位，且中斷訊號XON具有低電壓準位。

此時，子移位暫存單元204_R的及閘AD根據具有高電壓準位的子掃描訊號Q_R以及具有低電壓準位的發光訊號EM，輸出具有低電壓準位的及閘輸出訊號ADO_R。子移位暫存單元204_R的或閘OR根據具有低電壓準位的及閘輸出訊號ADO_R以及低電壓準位的中斷訊號XON輸出具有低電壓準位的控制訊號E_R。子移位暫存單元204_R的反或閘NR根據具有高電壓準位的子掃描訊號Q_R以及低電壓準位的中斷訊號XON，輸出具有低電壓準位的控制 訊號S_R。

此時，驅動電路208_R的電晶體T2根據具有低電壓準位的控制訊號E_R，將供應電位OVDD導通至驅動電路208_R的電晶體T1的第二端。驅動電路208_R的電晶體T3根據具有低電壓準位的控制訊號S_R導通，以令電容C2中的電荷得以經由驅動電路208_R的電晶體T3進行充電重置。

而後，在時間點u4-u5之間，前級掃描訊號S(n)具有低電壓準位，子掃描訊號Q_R具有高電壓準位，子掃描訊號Q_G具有低電壓準位，子掃描訊號Q_B具有低電壓準位，本級掃描訊號S(n+1)具有低電壓準位，發光訊號EM具有高電壓準位，且中斷訊號XON具有低電壓準位。

此時，子移位暫存單元204_R的及閘AD根據具有高電壓準位的子掃描訊號Q_R以及具有高電壓準位的發光訊號EM，輸出具有高電壓準位的及閘輸出訊號ADO_R。子移位暫存單元204_R的或閘OR根據具有高電壓準位的及閘輸出訊號ADO_R以及低電壓準位的中斷訊號XON輸出具有高電壓準位的控制訊號E_R。子移位暫存單元204_R的反或閘NR根據具有高電壓準位的子掃描訊號Q_R以及低電壓準位的中斷訊號XON，輸出具有低電壓準位的控制訊號S_R。

此時，驅動電路208_R的電晶體T2根據具有高電壓準位的控制訊號E截止。驅動電路208_R的電晶體T3根據具有低電壓準位的控制訊號S導通。此時，驅動電路 208_R的電晶體T1的臨界電壓可被紀錄於驅動電路208_R的電容C1之中。

而後，在時間點u5-u6之間，前級掃描訊號S(n)具有低電壓準位，子掃描訊號Q_R具有高電壓準位，子掃描訊號Q_G具有低電壓準位，子掃描訊號Q_B具有低電壓準位，本級掃描訊號S(n+1)具有低電壓準位，發光訊號EM具有高電壓準位，且中斷訊號XON具有低電壓準位。

此時，子移位暫存單元204_R的及閘AD根據具有高電壓準位的子掃描訊號Q_R以及具有高電壓準位的發光訊號EM，輸出具有高電壓準位的及閘輸出訊號ADO_R。子移位暫存單元204_R的或閘OR根據具有高電壓準位的及閘輸出訊號ADO_R以及低電壓準位的中斷訊號XON輸出具有高電壓準位的控制訊號E_R。子移位暫存單元204_R的反或閘NR根據具有高電壓準位的子掃描訊號Q_R以及低電壓準位的中斷訊號XON，輸出具有低電壓準位的控制訊號S_R。

此時，驅動電路208_R的電晶體T2根據具有高電壓準位的控制訊號E_R截止。驅動電路208_R的電晶體T3根據具有低電壓準位的控制訊號S_R，將資料訊號VDATA寫入驅動電路208_R的電容C2之中。

而後，在時間點u6-u9之間，前級掃描訊號S(n)具有低電壓準位，子掃描訊號Q_R具有低電壓準位，子掃描訊號Q_G具有高電壓準位，子掃描訊號Q_B具有低電壓準位，本級掃描訊號S(n+1)具有低電壓準位，發光訊號 EM具有低電壓準位，且中斷訊號XON具有低電壓準位。

此時，子移位暫存單元204_R的及閘AD根據具有低電壓準位的子掃描訊號Q_R，輸出具有低電壓準位的及閘輸出訊號ADO_R。子移位暫存單元204_R的或閘OR根據具有低電壓準位的及閘輸出訊號ADO_R以及低電壓準位的中斷訊號XON輸出具有低電壓準位的控制訊號E_R。子移位暫存單元204_R的反或閘NR根據具有低電壓準位的子掃描訊號Q_R以及低電壓準位的中斷訊號XON，輸出具有高電壓準位的控制訊號S_R。

此時，驅動電路208_R的電晶體T2根據具有低電壓準位的控制訊號E_R導通供應電位OVDD以及驅動電路208_R的電晶體T1的第二端。驅動電路208_R的電晶體T3根據具有高電壓準位的控制訊號S_R截止。此時，驅動電路208_R的電晶體T1根據其第二端(源極端)與閘極端之間的電壓差(即電容C2兩端的電壓差)產生驅動電流ID_R，以驅動顯示單元LD_R。

應注意到，雖然子移位暫存單元204_G、204_B及驅動電路208_G、208_B中的各元件的運作分別落後子移位暫存單元204_R與驅動電路208_R中的各元件的運作一、二個時脈訊號CLK的週期，然而子移位暫存單元204_G、204_B及驅動電路208_G、208_B中的各元件的運作大致相似於子移位暫存單元204_R與驅動電路208_R的運作，故類似的敘述在此不重覆。

在時間點u15之後，中斷訊號XON具有高電壓準 位。

此時，子移位暫存單元204_R、204_G、204_B的或閘OR根據高電壓準位的中斷訊號XON輸出具有低電壓準位的控制訊號E_R、E_G、E_B。子移位暫存單元204_R、204_G、204_B的反或閘NR根據高電壓準位的中斷訊號XON，輸出具有低電壓準位的控制訊號S_R、S_G、S_B。

此時，驅動電路208_R、208_G、208_B的電晶體T2根據具有高電壓準位的控制訊號E_R、E_G、E_B截止。驅動電路208_R、208_G、208_B的電晶體T3根據具有低電壓準位的控制訊號S_R、S_G、S_B導通，以令驅動電路208_R、208_G、208_B的電容C2中的電荷得以分別經由驅動電路208_R、208_G、208_B的電晶體T3釋放。如此一來，可避免顯示裝置200在關機時產生殘影。

應注意到，中斷訊號XON可在任一時間點切換至具有高電壓準位，以令顯示裝置200中斷或關機，本案不以上述實施例為限。

透過上述的設置，即可實現本案一實施例中的積體電路202。藉由應用積體電路202，即可避免將掃描電路設置在非顯示區114中，故可使非顯示區114的空間得以被有效縮減。

以下段落將搭配第8、9圖進行本發明另一實施例之敘述。

在本實施例中，顯示裝置200可應用另一種積體電路302驅動多個顯示單元LD。積體電路302與前述實施 例中的積體電路202大致相似。是以，在以下段落中，重複的部份將不再贅述。

特別參照第8圖。在本實施例中，積體電路302包括移位暫存單元304、電壓轉換電路206_R、206_G、206_B、驅動電路208_R、208_G、208_B、以及降壓電路LO。

在本實施例中，移位暫存單元204包括子移位暫存單元304_R、304_G、304_B。子移位暫存單元304_R、304_G、304_B彼此電性串聯連接。

在本實施例中，電壓轉換電路206_R、206_G、206_B分別電性連接於子移位暫存單元304_R、304_G、304_B以及驅動電路208_R、208_G、208_B之間。驅動電路208_R、208_G、208_B電性連接顯示單元LD_R、LD_G、LD_B。降壓電路LO電性連接於供應電位HV與子移位暫存單元304_R、304_G、304_B之間，並電性連接於供應電位HV與驅動電路208_R、208_G、208_B之間。

在本實施例中，子移位暫存單元304_R用以接收時脈訊號CLK與來自掃描訊號傳遞線STL的前級掃描訊號S(n)，根據時脈訊號CLK延遲前級掃描訊號S(n)，以產生一子掃描訊號Q_R，並提供子掃描訊號Q_R至子移位暫存單元304_G。此外，子移位暫存單元304_R用以根據子掃描訊號Q_R、補償訊號CMP以及中斷訊號XON產生控制訊號S_R、E_R。

在本實施例中，子移位暫存單元304_G用以接收 時脈訊號CLK與子掃描訊號Q_R，根據時脈訊號CLK延遲子掃描訊號Q_R，以產生一子掃描訊號Q_G，並提供子掃描訊號Q_G至子移位暫存單元304_B。此外，子移位暫存單元304_G用以根據子掃描訊號Q_G、補償訊號CMP以及中斷訊號XON產生控制訊號S_G、E_G。

在本實施例中，子移位暫存單元304_B用以接收時脈訊號CLK與子掃描訊號Q_G，根據時脈訊號CLK延遲子掃描訊號Q_G，以產生一子掃描訊號Q_B，並提供子掃描訊號Q_B至掃描訊號傳遞線STL，做為移位暫存單元304輸出的本級掃描訊號S(n+1)。此外，子移位暫存單元304_B用以根據子掃描訊號Q_B、補償訊號CMP以及中斷訊號XON產生控制訊號S_B、E_B。

在一實施例中，掃描訊號S(n)與子掃描訊號Q_R、Q_G、Q_B的脈波寬度彼此相同，而相位彼此不同。在一實施例中，掃描訊號S(n)與子掃描訊號Q_R、Q_G、Q_B的脈波寬度與時脈訊號CLK的週期彼此大致相同。在一實施例中，時脈訊號CLK的週期可依實際需要進行調整。關於此部份細節將在以下段落詳述。

在本實施例中，子移位暫存單元304_R、304_G、304_B中的每一者皆包括閂鎖器LT、多工器MX、或閘OR以及反或閘NR。

在本實施例中，閂鎖器LT的輸入端D用以接收前級掃描訊號S(n)，閂鎖器LT的時脈輸入端CK用以接收時脈訊號CLK，閂鎖器LT的輸出端Q電性連接反或閘NR 的第一輸入端。閂鎖器LT用以根據時脈訊號CLK延遲前級掃描訊號S(n)，以產生子掃描訊號Q_R。

在本實施例中，多工器MX的第一輸入端用以接收時脈訊號CLK。多工器MX的第二輸入端用以接收補償訊號CMP。多工器MX的控制端用以接收子掃描訊號Q_R、Q_G、Q_B。多工器MX的輸出端電性連接或閘OR的第一輸入端。多工器MX用以根據子掃描訊號Q_R、Q_G、Q_B，選擇性輸出補償訊號CMP及時脈訊號CLK中的一者，以做為多工輸出訊號MXO_R、MXO_G、MXO_B。

在本實施例中，或閘OR的第二輸入端用以接收中斷訊號XON。或閘OR的輸出端分別電性連接電壓轉換電路206_R、206_G、206_B。或閘OR用以根據多工輸出訊號MXO_R、MXO_G、MXO_B以及中斷訊號XON分別輸出控制訊號E_R、E_G、E_B至電壓轉換電路206_R、206_G、206_B。

在本實施例中，反或閘NR的第二輸入端用以接收中斷訊號XON。反或閘NR的輸出端分別電性連接電壓轉換電路206_R、206_G、206_B。反或閘NR用以根據子掃描訊號Q_R、Q_G、Q_B以及中斷訊號XON分別輸出控制訊號S_R、S_G、S_B至電壓轉換電路206_R、206_G、206_B。

應注意到，關於電壓轉換電路206_R、206_G、206_B、驅動電路208_R、208_G、208_B、以及降壓電路LO的細節可參照前述段落，在此不贅述。

透過上述的設置，即可藉由調整時脈訊號CLK的工作週期，以進行調光操作。具體細節請參照以下操作上範例。

以下將搭配第8、9圖提供積體電路302一操作上範例，然而本發明不以此為限。

在時間點v0-v3之間，前級掃描訊號S(n)具有高電壓準位，子掃描訊號Q_R具有低電壓準位，子掃描訊號Q_G具有低電壓準位，子掃描訊號Q_B具有低電壓準位，本級掃描訊號S(n+1)具有低電壓準位，且中斷訊號XON具有低電壓準位。

此時，子移位暫存單元304_R的多工器MX根據具有低電壓準位的子掃描訊號Q_R輸出時脈訊號CLK作為多工輸出訊號MX_R。子移位暫存單元304_R的或閘OR根據多工輸出訊號MX_R以及低電壓準位的中斷訊號XON輸出具有相同於時脈訊號CLK之波形之控制訊號E_R。子移位暫存單元304_R的反或閘NR根據具有低電壓準位的子掃描訊號Q_R以及低電壓準位的中斷訊號XON，輸出具有高電壓準位的控制訊號S_R。

此時，驅動電路208_R的電晶體T2根據具有相同於時脈訊號CLK之波形之控制訊號E_R，操作性地將供應電位OVDD導通至驅動電路208_R的電晶體T1的第二端。驅動電路208_R的電晶體T3根據具有高電壓準位的控制訊號S_R截止。

應注意到，此時，子移位暫存單元304_G、304_B 及驅動電路208_G、208_B中的各元件的運作相同於子移位暫存單元304_R及驅動電路208_R的運作，故在此不贅述。

而後，在時間點v3-v4之間，前級掃描訊號S(n)具有低電壓準位，子移位暫存單元304_R的閂鎖器LT根據時脈訊號CLK輸出具有高電壓準位的子掃描訊號Q_R，子掃描訊號Q_G具有低電壓準位，子掃描訊號Q_B具有低電壓準位，本級掃描訊號S(n+1)具有低電壓準位，補償訊號CMP具有低電壓準位，且中斷訊號XON具有低電壓準位。

此時，子移位暫存單元304_R的多工器MX根據具有低電壓準位的子掃描訊號Q_R輸出具有低電壓準位的補償訊號CMP作為多工輸出訊號MX_R。子移位暫存單元304_R的或閘OR根據具有低電壓準位的多工輸出訊號MX_R以及低電壓準位的中斷訊號XON輸出具有低電壓準位的控制訊號E_R。子移位暫存單元304_R的反或閘NR根據具有高電壓準位的子掃描訊號Q_R以及低電壓準位的中斷訊號XON，輸出具有低電壓準位的控制訊號S_R。

此時，驅動電路208_R的電晶體T2根據具有低電壓準位的控制訊號E_R，將供應電位OVDD導通至驅動電路208_R的電晶體T1的第二端。驅動電路208_R的電晶體T3根據具有低電壓準位的控制訊號S_R導通，以令電容C2中的電荷得以經由驅動電路208_R的電晶體T3進行充電重置。

而後，在時間點v4-v5之間，前級掃描訊號S(n)具有低電壓準位，子掃描訊號Q_R具有高電壓準位，子掃 描訊號Q_G具有低電壓準位，子掃描訊號Q_B具有低電壓準位，本級掃描訊號S(n+1)具有低電壓準位，補償訊號CMP具有高電壓準位，且中斷訊號XON具有低電壓準位。

此時，子移位暫存單元304_R的多工器MX根據具有高電壓準位的子掃描訊號Q_R輸出具有高電壓準位的補償訊號CMP作為多工輸出訊號MX_R。子移位暫存單元304_R的或閘OR根據具有高電壓準位的多工輸出訊號MX_R以及低電壓準位的中斷訊號XON輸出具有高電壓準位的控制訊號E_R。子移位暫存單元304_R的反或閘NR根據具有高電壓準位的子掃描訊號Q_R以及低電壓準位的中斷訊號XON，輸出具有低電壓準位的控制訊號S_R。

此時，驅動電路208_R的電晶體T2根據具有高電壓準位的控制訊號E截止。驅動電路208_R的電晶體T3根據具有低電壓準位的控制訊號S導通。此時，驅動電路208_R的電晶體T1的臨界電壓可被紀錄於驅動電路208_R的電容C1之中。

而後，在時間點v5-v6之間，前級掃描訊號S(n)具有低電壓準位，子掃描訊號Q_R具有高電壓準位，子掃描訊號Q_G具有低電壓準位，子掃描訊號Q_B具有低電壓準位，本級掃描訊號S(n+1)具有低電壓準位，補償訊號CMP具有高電壓準位，且中斷訊號XON具有低電壓準位。

此時，子移位暫存單元304_R的多工器MX根據具有高電壓準位的子掃描訊號Q_R輸出具有高電壓準位的補償訊號CMP作為多工輸出訊號MX_R。子移位暫存單元 304_R的或閘OR根據具有高電壓準位的多工輸出訊號MX_R以及低電壓準位的中斷訊號XON輸出具有高電壓準位的控制訊號E_R。子移位暫存單元304_R的反或閘NR根據具有高電壓準位的子掃描訊號Q_R以及低電壓準位的中斷訊號XON，輸出具有低電壓準位的控制訊號S_R。

此時，驅動電路208_R的電晶體T2根據具有高電壓準位的控制訊號E_R截止。驅動電路208_R的電晶體T3根據具有低電壓準位的控制訊號S_R，將資料訊號VDATA寫入驅動電路208_R的電容C2之中。

而後，在時間點v6-v9之間，前級掃描訊號S(n)具有低電壓準位，子掃描訊號Q_R具有低電壓準位，子掃描訊號Q_G具有高電壓準位，子掃描訊號Q_B具有低電壓準位，本級掃描訊號S(n+1)具有低電壓準位，發光訊號EM具有低電壓準位，且中斷訊號XON具有低電壓準位。

此時，子移位暫存單元304_R的多工器MX根據具有低電壓準位的子掃描訊號Q_R時脈訊號CLK作為多工輸出訊號MX_R。子移位暫存單元304_R的或閘OR根據多工輸出訊號MX_R以及低電壓準位的中斷訊號XON輸出具有相同於時脈訊號CLK之波形之控制訊號E_R。子移位暫存單元304_R的反或閘NR根據具有低電壓準位的子掃描訊號Q_R以及低電壓準位的中斷訊號XON，輸出具有高電壓準位的控制訊號S_R。

此時，驅動電路208_R的電晶體T3根據具有高電壓準位的控制訊號S_R截止。驅動電路208_R的電晶體T2 根據具有相同於時脈訊號CLK之波形之控制訊號E_R，操作性地將供應電位OVDD導通至驅動電路208_R的電晶體T1的第二端。如此一來，驅動電路208_R的電晶體T1即可根據其第二端(源極端)與閘極端之間的電壓差(即電容C2兩端的電壓差)，相應於控制訊號E_R以操作性地產生驅動電流ID_R，以驅動顯示單元LD_R。

應注意到，雖然子移位暫存單元304_G、304_B及驅動電路208_G、208_B中的各元件的運作分別落後子移位暫存單元304_R與驅動電路208_R中的各元件的運作一、二個時脈訊號CLK的週期，然而子移位暫存單元304_G、304_B及驅動電路208_G、208_B中的各元件的運作大致相似於子移位暫存單元304_R與驅動電路208_R的運作，故類似的敘述在此不重覆。

藉由上述設置，即可藉由調整時脈訊號CLK的工作週期，以進行顯示裝置200的調光操作。亦即，在每一個時脈訊號CLK的週期中，驅動電路208_R、208_G、208_B驅動顯示單元LD_R、LD_G、LD_B的時間長短對應於時脈訊號CLK的工作週期(例如，驅動電流ID_R、ID_G、ID_B的工作週期大致相同於時脈訊號CLK的工作週期)。

另外，應注意到，相應於中斷訊號XON的操作可參照前述操作例，在此亦不贅述。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧顯示裝置

102‧‧‧積體電路

110‧‧‧基板

112‧‧‧顯示區

114‧‧‧非顯示區

120‧‧‧資料電路

130‧‧‧時序控制器

140‧‧‧電壓產生器

R1‧‧‧群組

R2‧‧‧群組

STL‧‧‧掃描訊號傳遞線

LD‧‧‧顯示單元

D(1)-D(3)‧‧‧資料線

Claims (13)

1. 一種顯示裝置，包括：一基板，具有一顯示區以及一非顯示區，其中該非顯示區位於該顯示區的周圍；複數個顯示單元，設置於該基板的該顯示區中，以矩陣形式排列；以及複數個積體電路，設置於該基板的該顯示區中，以矩陣形式排列，且電性耦接該些顯示單元，其中每一積體電路包含一移位暫存單元，每一積體電路的該移位暫存單元用以接收一前級掃描訊號，根據該前級掃描訊號產生一本級掃描訊號，且該些積體電路根據該些本級掃描訊號驅動該些顯示單元。
2. 如請求項1所述之顯示裝置，更包括：複數條掃描訊號傳遞線，設置於該基板上，電性連接於該些積體電路之間，其中該些掃描訊號傳遞線用以傳遞來自於該些積體電路中沿一第一方向排列的一第一部份積體電路的複數筆掃描訊號至該些積體電路中沿該第一方向排列的一第二部份積體電路。
3. 如請求項1所述之顯示裝置，更包括：複數條資料線，設置於該基板上，其中該些資料線彼此平行，且該些積體電路中沿一第二方向排列的一第三部 份積體電路電性連接該些資料線中的一者。
4. 如請求項1所述之顯示裝置，每一積體電路的該移位暫存單元，用以接收該前級掃描訊號，延遲該前級掃描訊號，以產生該本級掃描訊號，並用以根據該本級掃描訊號產生至少一控制訊號；每一積體電路更包含：一驅動電路，用以根據該至少一控制訊號，以驅動顯示單元該些顯示單元中的一第一顯示單元。
5. 如請求項4所述之顯示裝置，其中該驅動電路包括：一驅動電晶體，用以根據該驅動電晶體的一源級和一閘極之間的電壓差產生流過該第一顯示單元的一驅動電流。
6. 如請求項4所述之顯示裝置，其中該移位暫存單元包括：一閂鎖器，用以接收該前級掃描訊號，延遲該前級掃描訊號，以產生該本級掃描訊號；一及閘，用以邏輯接合一發光訊號以及該本級掃描訊號，以產生一及閘輸出訊號；一或閘，用以接收一中斷訊號及該及閘輸出訊號，並據以產生該至少一控制訊號中的一第一控制訊號；以及一反或閘，用以接收該中斷訊號及該本級掃描訊號， 並據以產生該至少一控制訊號中的一第二控制訊號。
7. 如請求項1所述之顯示裝置，其中每一積體電路係對應該些顯示單元中的N個對應的顯示單元，N為大於1的整數；每一該些積體電路的該移位暫存單元包括：相互串接的第1至N子移位暫存單元，每一該些子移位暫存單元用以延遲接收到的一前級子掃描訊號，以產生一本級子掃描訊號，該第1子移位暫存單元以該前級掃描訊號作為該前級子掃描訊號，該些第1至(N-1)子移位暫存器中的每一者將該本級子掃描訊號提供給與其串接的一下一級子移位暫存單元作為該下一級子移位暫存單元的該前級子掃描訊號，該第N子移位暫存單元的該本級子掃描訊號還用以作為該移位暫存單元的該本級掃描訊號，每一子移位暫存單元還用以根據該本級子掃描訊號產生至少一控制訊號；以及N個驅動電路，該些驅動電路用以根據該些控制訊號，以驅動該些對應的顯示單元。
8. 如請求項7所述之顯示裝置，其中該些子移位暫存單元依序產生該些控制訊號，以令該些驅動電路根據該些控制訊號依序驅動該些對應的顯示單元。
9. 如請求項7所述之顯示裝置，其中每一子移位暫存單元包括：一閂鎖器，用以接收該前級子掃描訊號以及一時脈訊號，根據該時脈訊號延遲該前級子掃描訊號，以產生該本級子掃描訊號；一多工器，電性耦接該閂鎖器，用以接收該時脈訊號、一補償訊號以及該本級子掃描訊號，並用以根據該本級子掃描訊號，選擇性輸出該補償訊號及該時脈訊號中的一者，以產生一多工輸出訊號；一或閘，電性耦接該多工器，用以接收一中斷訊號及該多工輸出訊號，並據以產生該些控制訊號中的一第一控制訊號；以及一反或閘，電性耦接該閂鎖器，用以接收該中斷訊號及該本級子掃描訊號，並據以產生該些控制訊號中的一第二控制訊號；其中該些驅動電路驅動該些對應的顯示單元的時間對應於該時脈訊號的工作週期。
10. 如請求項1至9任一項所述之顯示裝置，更包括：複數個接合墊組，設置於該基板上，以矩陣形式排列，其中該些積體電路各別接合於該些接合墊組上，且每一該些接合墊組中的一接合墊電性連接該些顯示單元中的至少一顯示單元。
11. 如請求項1至9任一項所述之顯示裝置，其中該些積體電路與該些顯示單元分別設置於該基板的同一表面上。
12. 一種顯示裝置，包括：一基板，具有一顯示區以及一非顯示區，其中該非顯示區位於該顯示區的周圍；複數個顯示單元，以矩陣形式排列，設置於該基板的該顯示區中；複數個接合墊組，設置於該基板的該顯示區中，以矩陣形式排列，且彼此電性連接，其中每一該些接合墊組中的一接合墊電性連接該些顯示單元中的至少一顯示單元；以及複數個積體電路，各別接合於該些接合墊組上，以矩陣形式排列，其中該些積體電路中的一列積體電路用以經由該些接合墊組提供複數筆掃描訊號至該些積體電路中的另一列積體電路。
13. 如請求項12所述之顯示裝置，其中每一該些積體電路包括：一掃描電路，用以接收一前級掃描訊號，延遲該前級掃描訊號，以產生一本級掃描訊號至該些積體電路中的一對應積體電路，並產生至少一控制訊號；以及一驅動電晶體，其中該驅動電晶體用以相應於該至少 一控制訊號產生流過該些顯示單元中的一第一顯示單元的一驅動電流。