CN108257569B - 栅极驱动电路及显示装置 - Google Patents

Abstract

本发明公开一种栅极驱动电路以及显示装置，栅极驱动电路包括：多级栅极驱动单元，分别通过多条栅极线提供栅极驱动信号，每级栅极驱动单元根据相应的延迟启动信号和/或非本级的栅极驱动信号产生本级的栅极驱动信号；以及延迟模块，根据至少一个启动信号产生多个延迟启动信号，延迟启动信号的数量多于启动信号的数量。本发明的有益效果是：栅极驱动单元无需增加启动信号数目就能够在四相控制模式或六相控制模式下稳定工作，增大每个栅极驱动单元的预充电时间，提高栅极驱动模块的温度承受阈值，可有效解决了栅极驱动模块在低温输出异常的问题，提高显示装置的显示品质。

Description

栅极驱动电路及显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种栅极驱动电路以及显示装置。

背景技术

目前，液晶显示装置(Liquid Crystal Display,LCD)具备轻薄、节能、无辐射等诸多优点，广泛运用于笔记本电脑、台式电脑、摄录放影机、智能电视、移动终端或个人数字处理器等产品上。以液晶显示装置应用于手机上为例，在手机的体积一定的前提下，用户一般希望屏幕能够尽可能的大，因此如何实现显示装置的窄边框成为业界广泛研究的方向和追求的目标。

图1示出传统的显示装置的结构示意图。

如图1所示，传统的显示装置1000包括显示面板1100、源极驱动电路1200以及栅极驱动电路1300。显示面板1100包括排成m×n阵列的m×n个像素单元1110、n条栅极线G[1]至G[n]以及m条源极线S[1]至S[m]，m和n分别为大于等于1的自然数。每个像素单元1110中包含像素电极以及用于导通或关断该像素电极的晶体管，所述晶体管例如为薄膜晶体管(thin-film transistor,TFT)。在显示面板1100中，位于同一行(所述“行”例如对应图中所示的横向方向)的像素单元1110中的各晶体管的栅极相连并向显示面板的边缘区域引出一条栅极线，n行像素单元1110向显示面板1100两侧的边缘区域交替引出栅极线G[1]至G[n]；位于同一列(所述“列”例如对应图中所示的纵向方向)的像素单元1110中的各晶体管的源极相连并引出一条源极线，m列像素单元1110分别引出源极线S[1]至S[m]；各像素单元1110中，晶体管的漏极与像素电极相连。源极驱动电路1200为源极线S[1]至S[m]提供第二驱动信号，用于对像素单元输出灰阶电压，栅极驱动电路1300为栅极线G[1]至G[n]提供第一驱动信号，用于控制各行像素单元1110的选通与关断。源极驱动电路1200与栅极驱动电路1300可以分别由源极驱动芯片(Source IC)与栅极驱动芯片(Gate IC)实现。

图1中仅示出了显示装置1000的部分像素单元、部分栅极线与部分源极线的走线图，在实际生产与设计中，以一个解析度为1280×720的液晶显示装置为例，共有720条栅极线在液晶显示面板的左右两侧的边缘区域走线，单侧的栅极线走线则有360条(即720/2)，按照每条栅极线走线的宽度为5微米、每两条栅极线走线之间的间隔为5微米来计算，单侧的栅极线走线的总宽度就要1.8毫米，这个宽度使显示装置难以达到窄边框的要求。

图2示出根据现有技术的显示装置的结构示意图。

为了实现显示装置的窄边框，现有技术采用集成栅极驱动电路(gate driver inarray,GIA)来改善上述栅极线的走线。

如图2所示，根据现有技术的显示装置2000包括显示面板2100和源极驱动电路2200，由于采用GIA技术(Gate In Array)，相比于传统的显示装置而言无需在显示面板2100外设置独立的栅极驱动电路(例如单片的栅极驱动芯片)，因此节省了成本。显示面板2100包括排成m×n阵列的m×n个像素单元2110、n条栅极线G[1]至G[n]、m条源极线S[1]至S[m]以及分别与n条栅极线相连的n个GIA单元2120，m和n分别为大于等于1的自然数。每个像素单元2110中包含像素电极以及用于导通或关断该像素电极的晶体管，所述晶体管例如为薄膜晶体管(thin-film transistor,TFT)。在显示面板2100中，位于同一行(所述“行”例如对应图中所示的横向方向)的像素单元2110中的各晶体管的栅极相连并向显示面板的边缘区域引出一条栅极线，n行像素单元2110向显示面板2100两侧的边缘区域交替引出栅极线G[1]至G[n]，每条栅极线与1个GIA单元2120对应并相连，从而n个GIA单元2120交替分布于显示面板的两侧；位于同一列(所述“列”例如对应图中所示的纵向方向)的像素单元2110中的各晶体管的源极相连并引出一条源极线，m列像素单元2110分别引出源极线S[1]至S[m]；各像素单元2110中，晶体管的漏极与像素电极相连。下面以n为偶数为例进行说明。在显示面板2100的第一个边缘区域内(例如图2中所示的显示面板2100左侧区域)，各GIA单元2120分别按照第1个GIA单元2120至第n-1个GIA单元2120的顺序依次排列，第1个GIA单元2120接收由源极驱动电路2200提供的第一启动信号STV1，第n-1个GIA单元2120接收源极驱动电路2200提供的时钟信号并根据所述时钟信号产生输出至第n-3个GIA单元2120的时钟信号，第n-5个GIA单元2120根据其接收到的时钟信号产生输出至第n-7个GIA单元2120的时钟信号，以此类推，其中，相邻的两个GIA单元2120之间通过信号线传递时钟信号；在显示面板2100的另一个边缘区域内(例如图2中所示的显示面板2100右侧区域)，各GIA单元2120分别按照第2个GIA单元2120至第n个GIA单元2120的顺序依次排列，第2个GIA单元2120接收由源极驱动电路2200提供的第二启动信号STV2，第n个GIA单元2120接收源极驱动电路2200提供的时钟信号并根据所述时钟信号产生输出至第n-2个GIA单元2120的时钟信号，第n-4个GIA单元2120根据其接收到的时钟信号产生输出至第n-6个GIA单元2120的时钟信号，以此类推，其中，相邻的两个GIA单元2120之间通过信号线传递时钟信号。源极驱动电路2200为源极线S[1]至S[m]提供数据信号，用于对像素单元施加灰阶电压。源极驱动电路2200可以由源极驱动芯片(Source IC)实现。

上述现有技术的显示装置的优点是：通过将栅极驱动电路集成到显示面板上，不仅能够减少走线数量、使得显示装置更加对称和紧凑，还能降低成本、提高显示面板的分辨率和弯折度。然而，现有技术的显示装置2000还存在以下不足：GIA单元2120易因环境的影响而导致不稳定，例如当GIA单元2120在低温环境下工作时，GIA单元2120中的晶体管(例如TFT)的阈值电压会发生漂移而导致电路输出异常。因此，现有的GIA电路无法应用于对电路可靠性和稳定性具有高要求的领域，例如车载系统领域。

鉴于以上所述，有必要提供一种具备可靠性与稳定性的可实现较窄边框的栅极驱动电路及显示装置。

发明内容

本发明要解决的主要技术问题是提供一种具备可靠性与稳定性的可实现较窄边框的栅极驱动电路以及显示装置。

根据本发明的一方面，提供了一种用于显示面板的栅极驱动电路，所述显示面板包括多个像素单元、多条栅极线和多条源极线，每个所述像素单元与对应的一条所述栅极线相连以接收相应的栅极驱动信号，每个所述像素单元与对应的一条所述源极线相连以接收所述源极驱动信号，其中，所述栅极驱动电路包括：多级栅极驱动单元，分别通过多条所述栅极线提供所述栅极驱动信号，每级所述栅极驱动单元根据相应的延迟启动信号和/或非本级的所述栅极驱动信号产生本级的所述栅极驱动信号；以及延迟模块，根据至少一个启动信号产生多个所述延迟启动信号，所述延迟启动信号的数量多于所述启动信号的数量。

优选地，启动信号包括前端启动信号和后端启动信号，延迟启动信号包括k个前端延迟启动信号和k个后端延迟启动信号，其中k为大于2的自然数，延迟模块在时钟信号的作用下根据前端启动信号产生k个前端延迟启动信号，并根据后端启动信号产生k个后端延迟启动信号。

优选地，延迟模块包括：多级第一延迟单元，每级第一延迟单元在时钟信号的作用下根据前端启动信号产生本级的前端延迟启动信号；以及多级第二延迟单元，每级第二延迟单元在时钟信号的作用下根据后端启动信号产生本级的后端延迟启动信号。

优选地，每级第一延迟单元、每级第二延迟单元具有与每级栅极驱动单元相同的电路结构。

优选地，每级第一延迟单元、每级第二延迟单元中的晶体管尺寸小于栅极驱动单元中的晶体管尺寸。

优选地，在n级栅极驱动单元中，第i级栅极驱动单元根据第i-k级栅极驱动单元提供的栅极驱动信号产生本级的栅极驱动信号，其中i为大于等于k+1小于等于n的任一自然数，第1至k级栅极驱动单元与延迟模块相连，分别根据延迟模块提供的k个前端的延迟启动信号产生本级的栅极驱动信号。

优选地，在n级栅极驱动单元中，第j级栅极驱动单元根据第j+k级栅极驱动单元提供的栅极驱动信号产生本级的栅极驱动信号，其中j为小于等于n-k的任一非零自然数，第n-(k-1)至n级栅极驱动单元与延迟模块相连，分别根据延迟模块提供的k个后端的延迟启动信号产生本级的栅极驱动信号。

优选地，显示面板的显示区包括第一边缘区和第二边缘区，n级栅极驱动单元分别位于第一边缘区和第二边缘区。

优选地，延迟模块位于显示面板的非显示区。

根据本发明的另一方面，提供一种显示装置，其特征在于，包括：上述的栅极驱动电路。

本发明的有益效果是，相较于现有技术，通过设置延迟模块，根据启动信号和时钟信号产生用于启动栅极驱动模块的多个延迟启动信号，使得栅极驱动单元无需增加启动信号数目就能够在四相控制模式或六相控制模式下稳定工作，增大每个栅极驱动单元的预充电时间。因此，本发明的栅极驱动电路和显示装置能够提高栅极驱动模块的温度承受阈值，可有效解决了栅极驱动模块在低温输出异常的问题，提高显示装置的显示品质。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。

图1示出传统的显示装置的结构示意图；

图2示出根据现有的显示装置的结构示意图；

图3示出根据本发明第一实施例的显示装置的结构示意图；

图4示出根据本发明第二实施例的显示装置的结构示意图。

具体实施方式

以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。

在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。

图3示出根据本发明第一实施例的显示装置的结构示意图。

本实施例中以该显示面板为液晶显示面板为例进行说明，但并不以此为限，该显示面板例如还可以为有机发光二极管显示面板(organic light emitting diode displaypanel)等。

如图3所示，本发明第一实施例的显示装置3000包括显示面板3100、源极驱动电路3200和栅极驱动电路3300，由于采用GIA技术，相比于传统的显示装置而言，本发明的栅极驱动电路3300集成于显示面板3100上，节省了单片的栅极驱动芯片，因此节省了成本。

显示面板3100包括显示区和非显示区，其中，显示区包括排成m×n阵列的m×n个像素单元3110、n条栅极线G[1]至G[n]以及m条源极线S[1]至S[m]，非显示区位于显示面板3100的上下两侧。每个像素单元3110中包含像素电极以及用于导通或关断该像素电极的晶体管，所述晶体管例如为薄膜晶体管(thin-film transistor,TFT)。

栅极驱动电路3300包括延迟模块3310和栅极驱动模块3320，栅极驱动模块3320包括相互级联的多个GIA单元3321，多个GIA单元3321分别与显示面板3100显示区域的n条栅极线对应连接。

在显示面板3100中，位于同一行(所述“行”例如对应图3中所示的横向方向)的像素单元3110中的各晶体管的栅极相连并向显示面板3100的边缘区域引出一条栅极线，n行像素单元3110向显示面板3100两侧的边缘区域交替引出栅极线G[1]至G[n]，每条栅极线与1个GIA单元3321对应并相连，从而n个GIA单元3321交替分布于显示面板3100的两侧；位于同一列(所述“列”例如对应图3中所示的纵向方向)的像素单元3110中的各晶体管的源极相连并引出一条源极线，m列像素单元3110分别引出源极线S[1]至S[m]；各像素单元3110中，晶体管的漏极与像素电极相连。

下面以n为偶数为例进行说明。与奇数行栅极线(栅极线G[1]、G[3]、……、G[n-1])相连的GIA单元3321位于显示面板3100的第一边缘区域(例如图3中所示的显示面板3100左侧区域)，在上述的第一边缘区域，GIA单元3321按照第1个GIA单元3321至第n-1个GIA单元3321的顺序依次排列，具体地，第5个GIA单元3321在时钟信号的作用下根据第1个GIA单元3321提供的栅极驱动信号产生本级栅极驱动信号，第7个GIA单元3321在时钟信号的作用下根据第3个GIA单元3321提供的栅极驱动信号产生本级栅极驱动信号，以此类推；与偶数行栅极线(栅极线G[2]、G[4]、……、G[n])相连的GIA单元3321位于显示面板3100的第二边缘区域内(例如图3中所示的显示面板3100右侧区域)，在第二边缘区域内，各GIA单元3321分别按照第2个GIA单元3321至第n个GIA单元3321的顺序依次排列，具体地，第6个GIA单元3321在时钟信号的作用下根据第2个GIA单元3321提供的栅极驱动信号产生本级栅极驱动信号，第8个GIA单元3321在时钟信号的作用下根据第4个GIA单元3321提供的栅极驱动信号产生本级栅极驱动信号，以此类推。源极驱动电路3200为源极线S[1]至S[m]提供数据信号，用于对像素单元施加灰阶电压。源极驱动电路3200可以由源极驱动芯片(Source IC)实现。

延迟模块3310位于显示面板3100的非显示区域(例如图3中所示的显示面板3100的上下两侧)。延迟模块3310包括多级第一延迟单元DUM1和多级第二延迟单元DUM2，例如在本发明的第一实施例中，延迟模块3310包括4级第一延迟单元DUM1和4级第二延迟单元DUM2。

第一延迟单元DUM1用于在时钟信号的作用下根据前端启动信号产生前端延迟启动信号。第二延迟单元DUM2用于在时钟信号的作用下根据后端启动信号产生后端延迟启动信号。

如图3所示，前端启动信号包括第一启动信号STV1和第二启动信号STV2，多级第一延迟单元DUM1根据第一启动信号STV1和第二启动信号STV2产生了4个前端延迟启动信号。其中，第一级和第三级的第一延迟单元DUM1接收第一启动信号STV1，第二级和第四级的第一延迟单元DUM1接收第二启动信号STV2。

第1个GIA单元3321接收第一级的第一延迟单元DUM1产生的本级前端延迟启动信号，用于在时钟信号的作用下根据第一级的第一延迟单元DUM1的前端延迟启动信号产生本级的栅极驱动信号。第2个GIA单元3321接收第二级的第一延迟单元DUM1产生的前端延迟启动信号，用于在时钟信号的作用下根据第二级的第一延迟单元DUM1产生的前端延迟启动信号产生本级的栅极驱动信号。以此类推，第3个GIA单元3321接收第三级的第一延迟单元DUM1产生的前端延迟启动信号，第4个GIA单元3321接收第四级的第一延迟单元DUM1产生的前端延迟启动信号。

后端启动信号包括第三启动信号STV3和第四启动信号STV4，多级第二延迟单元DUM2根据后端启动信号产生4个后端延迟启动信号。其中，第一级和第三级的第二延迟单元DUM2接收第三启动信号STV3，第二级和第四级的第二延迟单元DUM2接收第四启动信号STV4。

第n个GIA单元3321接收第一级的第二延迟单元DUM2产生的后端延迟启动信号，用于在时钟信号的作用下根据第一级的第二延迟单元DUM2的后端延迟启动信号的作用下产生本级栅极驱动信号。第n-1个GIA单元3321接收第二级的第二延迟单元DUM2产生的后端延迟启动信号，用于在时钟信号的作用下根据第二级的第二延迟单元DUM2产生的后端延迟启动信号的作用下产生本级栅极驱动信号。以此类推，第n-2个GIA单元3321接收第三级的第二延迟单元DUM2产生的后端延迟启动信号，第n-3个GIA单元3321接收第四级的第二延迟单元DUM2产生的后端延迟启动信号。

具体地，源极驱动电路3200还用于提供延迟单元DUM和GIA单元3321工作的时钟信号，延迟单元DUM和GIA单元3321之间通过信号线传递时钟信号。图3中仅以一条信号线示意，实际上在本发明第一实施例中，延迟单元DUM和GIA单元3321之间通过4条信号线传递时钟信号。

并且因为延迟模块3310位于显示面板3100的非显示区域，不需要负载输出，因此在设计方面可以使延迟单元DUM与GIA单元3321具有相同的电路结构，但在布局方面可以通过缩小延迟单元DUM的尺寸来节省空间，例如，在电路布局时，延迟单元DUM中的晶体管尺寸小于GIA单元3321中的晶体管尺寸。

图4示出根据本发明第二实施例的显示装置的结构示意图。

如图4所示，本发明第二实施例的显示装置4000包括显示面板4100、源极驱动电路4200和栅极驱动电路4300。栅极驱动电路4300包括延迟模块4310和栅极驱动模块4320。

显示面板4100包括显示区和非显示区，其中，显示区包括排成m×n阵列的m×n个像素单元4110、n条栅极线G[1]至G[n]以及m条源极线S[1]至S[m]，非显示区位于显示面板4100的上下两侧。每个像素单元4110中包含像素电极以及用于导通或关断该像素电极的晶体管，所述晶体管例如为薄膜晶体管(thin-film transistor,TFT)。

栅极驱动电路4300包括延迟模块4310和栅极驱动模块4320，栅极驱动模块4320包括相互级联的多个GIA单元4321，多个GIA单元4321分别与显示面板4100显示区域的n条栅极线对应连接。

在显示面板4100中，位于同一行(所述“行”例如对应图4中所示的横向方向)的像素单元4110中的各晶体管的栅极相连并向显示面板4100的边缘区域引出一条栅极线，n行像素单元4110向显示面板4100两侧的边缘区域交替引出栅极线G[1]至G[n]，每条栅极线与1个GIA单元4321对应并相连，从而n个GIA单元4321交替分布于显示面板4100的两侧；位于同一列(所述“列”例如对应图4中所示的纵向方向)的像素单元4110中的各晶体管的源极相连并引出一条源极线，m列像素单元4110分别引出源极线S[1]至S[m]；各像素单元4110中，晶体管的漏极与像素电极相连。

以n为偶数为例。与奇数行栅极线(栅极线G[1]、G[3]、……、G[n-1])相连的GIA单元4321位于显示面板4100的第一边缘区域(例如图4中所示的显示面板4100左侧区域)，在上述的第一边缘区域，GIA单元4321按照第1个GIA单元4321至第n-1个GIA单元4321的顺序依次排列，优选地，第7个GIA单元4321在时钟信号的作用下根据第1个GIA单元4321提供的栅极驱动信号产生本级栅极驱动信号，第9个GIA单元4321在时钟信号的作用下根据第3个GIA单元3321提供的栅极驱动信号产生本级栅极驱动信号，以此类推；与偶数行栅极线(栅极线G[2]、G[4]、……、G[n])相连的GIA单元4321位于显示面板4100的第二边缘区域内(例如图3中所示的显示面板4100右侧区域)，在第二边缘区域内，各GIA单元4321分别按照第2个GIA单元4321至第n个GIA单元4321的顺序依次排列，优选地，第8个GIA单元3321用于在时钟信号的作用下根据第2个GIA单元4321提供的栅极驱动信号产生本级栅极驱动信号，第10个GIA单元4321用于在时钟信号的作用下根据第4个GIA单元4321提供的栅极驱动信号产生本级栅极驱动信号，以此类推。源极驱动电路4200为源极线S[1]至S[m]提供数据信号，用于对像素单元施加灰阶电压。源极驱动电路4200可以由源极驱动芯片(Source IC)实现。

与第一实施例相同，延迟模块4310位于显示面板4100的非显示区域(例如图4中所示的显示面板4100的上下两侧)，延迟模块4310包括多级第一延迟单元DUM1和多级第二延迟单元DUM2，例如在本发明的第二实施例中，延迟模块4310包括6级第一延迟单元DUM1和6级第二延迟单元DUM2。

第一延迟单元DUM1用于在时钟信号的作用下根据前端启动信号产生前端延迟启动信号。第二延迟单元DUM2用于在时钟信号的作用下根据后端启动信号产生后端延迟启动信号。

如图4所示，前端启动信号包括第一启动信号STV1和第二启动信号STV2，多级第一延迟单元DUM1根据第一启动信号STV1和第二启动信号STV2产生了6个前端延迟启动信号。其中，第一级和第三级的第一延迟单元DUM1接收第一启动信号STV1，第二级和第四级的第一延迟单元DUM1接收第二启动信号STV2。

第1个GIA单元4321接收第一级的第一延迟单元DUM1产生的本级前端延迟启动信号，在时钟信号的作用下根据第一级的第一延迟单元DUM1的前端延迟启动信号产生本级的栅极驱动信号。第2个GIA单元4321接收第二级的第一延迟单元DUM1产生的前端延迟启动信号，用于在时钟信号的作用下根据第二级的第一延迟单元DUM1产生的前端延迟启动信号产生本级的栅极驱动信号，以此类推。

后端启动信号包括第三启动信号STV3和第四启动信号STV4，多级第二延迟单元DUM2根据后端启动信号产生6个后端延迟启动信号。其中，第一级、第三级和第五级的第二延迟单元DUM2接收第三启动信号STV3，第二级、第四级和第六级的第二延迟单元DUM2接收第四启动信号STV4。

第n个GIA单元4321接收第一级的第二延迟单元DUM2产生的后端延迟启动信号，用于在时钟信号的作用下根据第一级的第二延迟单元DUM2的后端延迟启动信号的作用下产生本级栅极驱动信号。第n-1个GIA单元4321接收第二级的第二延迟单元DUM2产生的后端延迟启动信号，用于在时钟信号的作用下根据第二级的第二延迟单元DUM2产生的后端延迟启动信号的作用下产生本级栅极驱动信号，以此类推。

具体地，源极驱动电路4200还用于提供延迟单元DUM和GIA单元4321工作的时钟信号，延迟单元DUM和GIA单元4321之间通过信号线传递时钟信号。图4中仅以一条信号线示意，实际上在本发明第二实施例中，延迟单元DUM和GIA单元4321之间通过6条信号线传递时钟信号。

并且与第一实施例相同，因为延迟模块4310位于显示面板4100的非显示区域，不需要负载输出，因此在设计方面可以使延迟单元DUM与GIA单元4321具有相同的电路结构，但在布局方面可以通过缩小延迟单元DUM的尺寸来节省空间，例如，在电路布局时，延迟单元DUM中的晶体管尺寸小于GIA单元4321中的晶体管尺寸。

对于延迟模块中的延迟单元的个数不以本发明实施例为限制，本领域的技术人员可以根据具体情况选择延迟模块中延迟单元的个数。

需要说明的是，在上述各实施例中所述的“第奇数行”与“第偶数行”可以互换。栅极驱动模块中的GIA单元不限于仅对应驱动一行像素单元，也可以通过时序设计实现多行像素单元的驱动。

综上所述，本发明提供的栅极驱动电路以及显示装置，通过设置延迟模块，根据启动信号和时钟信号产生用于启动栅极驱动模块的多个延迟启动信号，使得栅极驱动单元无需增加启动信号数目就能够在四相控制模式或六相控制模式下稳定工作，增大每个栅极驱动单元的预充电时间。因此，本发明的栅极驱动电路和显示装置能够提高栅极驱动模块的温度承受阈值，可有效解决了栅极驱动模块在低温输出异常的问题，提高显示装置的显示品质。

应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (9)

1.一种用于显示面板的栅极驱动电路，所述显示面板包括多个像素单元、多条栅极线和多条源极线，每个所述像素单元与对应的一条所述栅极线相连以接收相应的栅极驱动信号，每个所述像素单元与对应的一条所述源极线相连以接收所述源极驱动信号，

其特征在于，所述栅极驱动电路包括：

多级栅极驱动单元，分别通过所述多条栅极线提供所述栅极驱动信号，每级所述栅极驱动单元根据相应的延迟启动信号和/或非本级的所述栅极驱动信号产生本级的所述栅极驱动信号；以及

延迟模块，根据至少一个启动信号产生多个所述延迟启动信号，所述延迟启动信号的数量多于所述启动信号的数量，

其中，所述启动信号包括前端启动信号和后端启动信号，所述延迟启动信号包括k个前端延迟启动信号和k个后端延迟启动信号，其中k为大于2的自然数，

所述延迟模块在时钟信号的作用下根据所述前端启动信号产生k个所述前端延迟启动信号，并根据所述后端启动信号产生k个所述后端延迟启动信号。

2.根据权利要求1所述的栅极驱动电路，其特征在于，所述延迟模块包括：

多级第一延迟单元，每级所述第一延迟单元在所述时钟信号的作用下根据所述前端启动信号产生本级的所述前端延迟启动信号；以及

多级第二延迟单元，每级所述第二延迟单元在所述时钟信号的作用下根据所述后端启动信号产生本级的所述后端延迟启动信号。

3.根据权利要求2所述的栅极驱动电路，其特征在于，每级所述第一延迟单元和每级所述第二延迟单元具有与每级所述栅极驱动单元相同的电路结构。

4.根据权利要求3所述的栅极驱动电路，其特征在于，每级所述第一延迟单元、每级所述第二延迟单元中的晶体管尺寸小于所述栅极驱动单元中的晶体管尺寸。

5.根据权利要求1所述的栅极驱动电路，其特征在于，在n级所述栅极驱动单元中，

第i级栅极驱动单元根据第i-k级栅极驱动单元提供的所述栅极驱动信号产生本级的所述栅极驱动信号，其中i为大于等于k+1小于等于n的任一自然数，

第1至k级栅极驱动单元与所述延迟模块相连，分别根据所述延迟模块提供的k个前端的所述延迟启动信号产生本级的所述栅极驱动信号。

6.根据权利要求1所述的栅极驱动电路，其特征在于，在n级所述栅极驱动单元中，

第j级栅极驱动单元根据第j+k级栅极驱动单元提供的所述栅极驱动信号产生本级的所述栅极驱动信号，其中j为小于等于n-k的任一非零自然数且k为非零自然数，

第n-(k-1)至n级栅极驱动单元与所述延迟模块相连，分别根据所述延迟模块提供的k个后端的所述延迟启动信号产生本级的所述栅极驱动信号。

7.根据权利要求1所述的栅极驱动电路，其特征在于，所述显示面板的所述显示区包括第一边缘区和第二边缘区，n级所述栅极驱动单元分别位于所述第一边缘区和所述第二边缘区。

8.根据权利要求1所述的栅极驱动电路，其特征在于，所述延迟模块位于所述显示面板的非显示区。

9.一种显示装置，其特征在于，包括：

如权利要求1至8任一项所述的栅极驱动电路。

Images