KR102253529B1 - 표시 장치 및 그 구동 방법 - Google Patents

표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR102253529B1
KR102253529B1 KR1020150001279A KR20150001279A KR102253529B1 KR 102253529 B1 KR102253529 B1 KR 102253529B1 KR 1020150001279 A KR1020150001279 A KR 1020150001279A KR 20150001279 A KR20150001279 A KR 20150001279A KR 102253529 B1 KR102253529 B1 KR 102253529B1
Authority
KR
South Korea
Prior art keywords
gate
data
frame
voltage
sub
Prior art date
Application number
KR1020150001279A
Other languages
English (en)
Other versions
KR20160084928A (ko
Inventor
안익현
이우주
황현식
박봉임
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150001279A priority Critical patent/KR102253529B1/ko
Priority to US14/853,582 priority patent/US10262608B2/en
Publication of KR20160084928A publication Critical patent/KR20160084928A/ko
Application granted granted Critical
Publication of KR102253529B1 publication Critical patent/KR102253529B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/067—Special waveforms for scanning, where no circuit details of the gate driver are given
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Multimedia (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

표시 장치는 복수의 화소, 상기 복수의 화소에 연결되어 있는 복수의 게이트선 및 복수의 데이터선을 포함하는 표시부, 상기 복수의 데이터선에 데이터 전압을 인가는 데이터 구동부, 및 한 프레임에 포함되는 제1 서브 프레임에서 상기 복수의 게이트선 중 일부의 게이트선에 인가되는 제1 게이트 신호를 지연하여 출력하고, 제2 서브 프레임에서 상기 복수의 게이트선 중 나머지 게이트선에 인가되는 제2 게이트 신호를 앞당겨 출력하는 게이트 구동부를 포함한다.

Description

표시 장치 및 그 구동 방법{DISPLAY DEVICE AND DRIVING METHOD THEREOF}
본 발명은 표시 장치 및 그 구동 방법에 관한 것이다.
현재, 액정 표시 장치(Liquid Crystal Display), 전계 방출 표시 장치(Field Emission Display), 플라즈마 표시 패널(Plasma Display Panel) 및 유기 발광 표시 장치(Organic Light Emitting Display) 등의 표시 장치가 널리 사용되고 있다.
이러한 표시 장치는 행 방향으로 형성된 복수의 게이트선, 열 방향으로 형성된 복수의 데이터선, 및 복수의 게이트선과 복수의 데이터선이 교차하는 지점에 배열되는 복수의 화소를 포함한다. 복수의 화소는 복수의 게이트선 및 복수의 데이터선으로 전달되는 게이트 신호 및 데이터 전압에 의해 구동한다.
복수의 게이트선에 순차적으로 인가되는 게이트 신호는 게이트 구동 회로에 인가되는 클록 신호의 배선 저항에 의해 후순위의 게이트선으로 갈수록 지연되어 인가될 수 있다. 특히, 데이터 전압을 출력하는 구동 IC에 게이트 신호의 출력 기능이 통합되어 표시 기판 위에 집적되는 방식에서 클록 신호의 배선 저항에 의한 후순위의 게이트선에서의 게이트 신호의 지연이 더욱 크게 나타난다. 이러한 게이트 신호의 지연은 데이터 전압과의 동기를 어긋나게 하여 데이터 전압이 화소에 충분히 충전되지 못하게 된다. 데이터 전압이 화소에 충분히 충전되지 못하면 화소가 원하는 계조로 발광하지 못하게 되어 화질 불량을 유발하게 된다.
본 발명이 해결하고자 하는 기술적 과제는 클록 신호의 배선 저항에 의한 게이트 신호의 지연을 보상할 수 있는 표시 장치 및 그 구동 방법을 제공함에 있다.
본 발명의 일 실시예에 따른 표시 장치는 복수의 화소, 상기 복수의 화소에 연결되어 있는 복수의 게이트선 및 복수의 데이터선을 포함하는 표시부, 상기 복수의 데이터선에 데이터 전압을 인가는 데이터 구동부, 및 한 프레임에 포함되는 제1 서브 프레임에서 상기 복수의 게이트선 중 일부의 게이트선에 인가되는 제1 게이트 신호를 지연하여 출력하고, 제2 서브 프레임에서 상기 복수의 게이트선 중 나머지 게이트선에 인가되는 제2 게이트 신호를 앞당겨 출력하는 게이트 구동부를 포함한다.
상기 제1 게이트 신호가 인가되는 게이트선은 상기 데이터 구동부의 출력단에서 가까이 배치되어 있고, 상기 제2 게이트 신호가 인가되는 게이트선은 상기 데이터 구동부의 출력단에서 멀리 배치되어 있을 수 있다.
상기 제1 서브 프레임은 상기 한 프레임에서 상기 데이터 전압의 지연이 상기 제1 게이트 신호의 출력 지연보다 우세한 구간일 수 있다.
상기 제2 서브 프레임은 상기 한 프레임에서 상기 제2 게이트 신호의 출력 지연이 상기 데이터 전압의 지연보다 우세한 구간일 수 있다.
상기 게이트 구동부는 상기 제1 게이트 신호 각각의 게이트 온 전압이 인가되는 시간을 기준 데이터 지연값만큼 증가시키며, 상기 기준 데이터 지연값은 상기 복수의 게이트선 중에서 마지막 게이트선에서 발생한 데이터 지연값을 상기 복수의 게이트선의 개수로 나눈 값일 수 있다.
상기 게이트 구동부는 상기 제2 게이트 신호 각각의 게이트 온 전압이 인가되는 시간을 기준 데이터 지연값만큼 감소시키며, 상기 기준 데이터 지연값은 상기 복수의 게이트선 중에서 마지막 게이트선에서 발생한 데이터 지연값을 상기 복수의 게이트선의 개수로 나눈 값일 수 있다.
상기 제1 서브 프레임에서 상기 제1 게이트 신호와 상기 복수의 데이터 전압 간의 OE 마진이 최적의 OE 마진으로 조정될 수 있도록 상기 제1 서브 프레임의 크기가 정해지고, 상기 OE 마진은 게이트 신호가 게이트 온 전압에서 게이트 오프 전압으로 전환되기 시작하는 시점과 하이 레벨의 데이터 전압이 로우 레벨로 전환되기 시작하는 시점 간의 시간일 수 있다.
상기 제2 서브 프레임에서 상기 제2 게이트 신호와 상기 복수의 데이터 전압 간의 OE 마진이 최적의 OE 마진으로 조정될 수 있도록 상기 제2 서브 프레임의 크기가 정해질 수 있다.
상기 제1 서브 프레임과 상기 제2 서브 프레임 각각은 1/2 프레임으로 동일한 크기를 가질 수 있다.
본 발명의 다른 실시예에 따른 표시 장치는 복수의 화소, 상기 복수의 화소에 연결되어 있는 복수의 게이트선 및 복수의 데이터선을 포함하는 표시부, 상기 복수의 데이터선에 데이터 전압을 인가는 데이터 구동부, 및 상기 복수의 게이트선에 인가되는 복수의 게이트 신호를 라인별로 번갈아 가면서 게이트 온 전압이 인가되는 시간을 증가 및 감소시키는 게이트 구동부를 포함한다.
상기 게이트 구동부는 상기 복수의 게이트선 중에서 홀수 번째 게이트선에 인가되는 게이트 신호의 게이트 온 전압의 인가 시간을 기준 데이터 지연값만큼 증가시키고, 상기 기준 데이터 지연값은 상기 복수의 게이트선 중에서 마지막 게이트선에서 발생한 데이터 지연값을 상기 복수의 게이트선의 개수로 나눈 값일 수 있다.
상기 게이트 구동부는 상기 복수의 게이트선 중에서 짝수 번째 게이트선에 인가되는 게이트 신호의 게이트 온 전압의 인가 시간을 상기 기준 데이터 지연값만큼 감소시킬 수 있다.
본 발명의 또 다른 실시예에 따른 복수의 화소, 상기 복수의 화소에 연결되어 있는 복수의 게이트선 및 복수의 데이터선을 포함하는 표시 장치의 구동 방법은 한 프레임에 포함되는 제1 서브 프레임에서 상기 복수의 게이트선 중 일부의 게이트선에 인가되는 제1 게이트 신호를 지연하여 출력하는 단계, 및 상기 한 프레임에 포함되는 제2 서브 프레임에서 상기 복수의 게이트선 중 나머지 게이트선에 인가되는 제2 게이트 신호를 앞당겨 출력하는 단계를 포함한다.
상기 제1 게이트 신호가 인가되는 게이트선은 상기 데이터 구동부의 출력단에서 가까이 배치되어 있고, 상기 제2 게이트 신호가 인가되는 게이트선은 상기 데이터 구동부의 출력단에서 멀리 배치되어 있을 수 있다.
상기 복수의 게이트선 중에서 마지막 게이트선에서 발생하는 데이터 지연값을 상기 복수의 게이트선의 개수로 나누어 기준 데이터 지연값을 산출하는 단계를 더 포함하고, 상기 제1 게이트 신호 각각의 게이트 온 전압이 인가되는 시간을 상기 기준 데이터 지연값만큼 증가시켜 상기 제1 게이트 신호를 지연하여 출력할 수 있다.
상기 제2 게이트 신호 각각의 게이트 온 전압이 인가되는 시간을 상기 기준 데이터 지연값만큼 감소시켜 상기 제2 게이트 신호를 앞당겨 출력할 수 있다.
상기 제1 게이트 신호가 게이트 온 전압에서 게이트 오프 전압으로 전환되기 시작하는 시점과 하이 레벨의 데이터 전압이 로우 레벨로 전환되기 시작하는 시점 간의 시간인 OE 마진이 최적의 OE 마진으로 조정될 수 있도록 상기 제1 서브 프레임의 크기를 정하는 단계를 더 포함할 수 있다.
상기 제2 게이트 신호가 게이트 온 전압에서 게이트 오프 전압으로 전환되기 시작하는 시점과 하이 레벨의 데이터 전압이 로우 레벨로 전환되기 시작하는 시점 간의 시간인 OE 마진이 최적의 OE 마진으로 조정될 수 있도록 상기 제2 서브 프레임의 크기를 정하는 단계를 더 포함할 수 있다.
상기 제1 서브 프레임과 상기 제2 서브 프레임 각각은 1/2 프레임으로 동일한 크기를 가질 수 있다.
상기 제1 서브 프레임은 상기 한 프레임에서 상기 데이터 전압의 지연이 상기 제1 게이트 신호의 출력 지연보다 우세한 구간이고, 상기 제2 서브 프레임은 상기 한 프레임에서 상기 제2 게이트 신호의 출력 지연이 상기 데이터 전압의 지연보다 우세한 구간일 수 있다.
클록 신호의 배선 저항에 의한 게이트 신호의 지연을 보상할 수 있고, 데이터 전압이 화소에 충분히 충전될 수 있도록 하여 화질을 개선할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 2는 본 발명의 일실시예에 따른 표시 장치에서 한 화소의 등가 회로를 나타내는 회로도이다.
도 3은 후순위의 게이트선으로 갈수록 게이트 신호가 지연되는 일 예를 나타내는 예시도이다.
도 4는 게이트 신호와 데이터 전압 간의 OE 마진에 대한 휘도의 관계를 측정한 그래프이다.
도 5는 본 발명의 일 실시예에 따른 표시 장치에서 게이트 신호를 인가하는 방식을 나타내는 타이밍도이다.
도 6은 본 발명의 일 실시예에 따른 표시 장치에서 게이트 신호를 인가하는 다른 방식을 나타내는 타이밍도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
또한, 여러 실시예들에 있어서, 동일한 구성을 가지는 구성요소에 대해서는 동일한 부호를 사용하여 대표적으로 일 실시예에서 설명하고, 그 외의 실시예에서는 일 실시예와 다른 구성에 대해서만 설명하기로 한다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
이제, 본 발명의 실시예에 따른 표시 장치에 대하여 도면을 참조하여 상세하게 설명한다. 본 발명의 일 실시예에 따른 표시 장치는 액정 표시 장치(Liquid Crystal Display), 전계 방출 표시 장치(Field Emission Display), 플라즈마 표시 패널(Plasma Display Panel) 및 유기 발광 표시 장치(Organic Light Emitting Display) 중 어느 하나일 수 있다. 이하, 설명의 편의를 위해 액정 표시 장치를 예로 들어 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 표시 장치는 신호 제어부(100), 게이트 구동부(200), 데이터 구동부(300), 계조 전압 생성부(400) 및 표시부(600)를 포함한다.
표시부(600)는 복수의 게이트선(S1~Sn), 복수의 데이터선(D1~Dm) 및 복수의 화소(PX)를 포함한다. 복수의 화소(PX)는 복수의 게이트선(S1~Sn) 및 복수의 데이터선(D1~Dm)에 연결되어 대략 행렬의 형태로 배열된다. 복수의 게이트선(S1~Sn)은 대략 행 방향으로 연장되어 서로가 거의 평행하다. 복수의 데이터선(D1~Dm)은 대략 열 방향으로 연장되어 서로가 거의 평행하다. 표시부(600)의 후면에는 표시부(600)에서 표시되는 영상의 휘도를 조절하는 백라이트(back light)(미도시)가 마련될 수 있다. 백라이트는 표시부(600)로 광을 방출한다. 표시부(600)에는 화소(PX)의 구동을 위한 공통 전압(Vcom)이 인가된다.
신호 제어부(100)는 영상 신호(R, G, B) 및 입력 제어 신호를 수신한다. 영상 신호(R, G, B)는 복수의 화소의 휘도(luminance) 정보를 담고 있다. 휘도는 정해진 수효, 예를 들어, 1024(=210), 256(=28) 또는 64(=26)개의 계조(gray)를 가지고 있다. 입력 제어 신호는 데이터 인에이블 신호(DE), 수평 동기 신호(Hsync), 수직 동기 신호(Vsync) 및 메인 클록 신호(MCLK)를 포함한다.
신호 제어부(100)는 영상 신호(R, G, B), 데이터 인에이블 신호(DE), 수평 동기 신호(Hsync), 수직 동기 신호(Vsync) 및 메인 클록 신호(MCLK)에 따라 게이트 제어신호(CONT1), 데이터 제어신호(CONT2) 및 영상 데이터 신호(DAT)를 생성한다. 신호 제어부(100)는 수직 동기 신호(Vsync)에 따라 프레임 단위로 영상 신호(R, G, B)를 구분하고, 수평 동기 신호(Hsync)에 따라 게이트 라인 단위로 영상 신호(R, G, B)를 구분하여 영상 데이터 신호(DAT)를 생성한다.
신호 제어부(100)는 영상 데이터 신호(DAT) 및 데이터 제어신호(CONT2)를 데이터 구동부(300)에 제공한다. 데이터 제어신호(CONT2)는 데이터 구동부(300)의 동작을 제어하는 신호로써, 영상 데이터 신호(DAT)의 전송 시작을 알리는 수평 동기 시작 신호(STH), 데이터선(D1~Dm)에 데이터 전압의 출력을 지시하는 로드 신호(LOAD) 및 데이터 클록 신호(HCLK)를 포함한다. 데이터 제어신호(CONT2)는 공통 전압(Vcom)에 대한 영상 데이터 신호(DAT)의 전압 극성을 반전시키는 반전 신호(RVS)를 더 포함할 수 있다.
신호 제어부(100)는 게이트 제어신호(CONT1)를 게이트 구동부(200)에 제공한다. 게이트 제어신호(CONT1)는 게이트 구동부(200)에서의 주사 시작 신호(STV) 및 게이트 온 전압의 출력을 제어하는 적어도 하나의 클록 신호를 포함한다. 게이트 제어신호(CONT1)는 게이트 온 전압의 지속 시간을 한정하는 출력 인에이블 신호(OE)를 더 포함할 수 있다.
게이트 구동부(200)는 복수의 게이트선(S1~Sn)에 연결되고, 복수의 게이트선(S1~Sn)에 연결되어 있는 스위칭 소자(도 2의 Q 참조)를 턴 온(turn on)시키는 게이트 온 전압과 턴 오프(turn off)시키는 게이트 오프 전압의 조합으로 이루어진 게이트 신호를 복수의 게이트선(S1~Sn)에 인가한다.
데이터 구동부(300)는 복수의 데이터선(D1~Dm)에 연결되고, 계조 전압 생성부(400)로부터의 계조 전압을 선택한다. 데이터 구동부(300)는 선택한 계조 전압을 데이터 전압으로서 데이터선(D1~Dm)에 인가한다. 계조 전압 생성부(400)는 모든 계조에 대한 전압을 제공하지 않고 정해진 수의 기준 계조 전압만을 제공할 수 있다. 이때, 데이터 구동부(300)는 기준 계조 전압을 분압하여 전체 계조에 대한 계조 전압을 생성하고, 이 중에서 데이터 전압을 선택할 수 있다.
화소(PX)에 인가된 데이터 전압과 공통 전압(Vcom)의 차이는 액정 축전기(도 2의 Clc 참조)의 충전 전압, 즉 화소 전압으로서 나타난다. 액정 분자들은 화소 전압의 크기에 따라 그 배열을 달리하며 이에 따라 액정층(3)을 통과하는 빛의 편광이 변화한다. 이러한 편광의 변화는 편광자에 의하여 빛의 투과율 변화로 나타나며, 이를 통해 화소(PX)는 영상 신호(R, G, B)의 계조가 나타내는 휘도를 표시한다.
1 수평 주기를 단위로 하여 복수의 게이트선(S1~Sn)에 순차적으로 게이트 온 전압의 게이트 신호가 인가되고, 게이트 온 전압의 게이트 신호에 대응하여 복수의 데이터선(D1~Dm)에 데이터 전압이 인가됨으로써, 모든 화소(PX)에 데이터 전압이 인가되어 한 프레임의 영상이 표시된다. 1 수평 주기는 '1H'라고도 쓰며, 수평 동기 신호(Hsync) 및 데이터 인에이블 신호(DE)의 한 주기와 동일하다.
한 프레임이 끝나면 다음 프레임이 시작되고 각 화소(PX)에 인가되는 데이터 전압의 극성이 이전 프레임에서의 극성과 반대가 되도록 데이터 구동부(300)에 인가되는 반전 신호(RVS)의 상태가 제어된다(프레임 반전). 이때, 한 프레임 내에서도 반전 신호(RVS)의 특성에 따라 한 데이터선에 인가되는 데이터 전압의 극성이 주기적으로 바뀌거나(행 반전, 도트 반전), 한 화소행에 인가되는 데이터 전압의 극성도 서로 다를 수 있다(열 반전, 도트 반전). 데이터 전압은 극성에 따라 정극성 데이터 전압 및 부극성 데이터 전압으로 구분될 수 있다. 동일한 계조에 대한 정극성 데이터 전압이 부극성 데이터 전압보다 높다.
상술한 신호 제어부(100), 게이트 구동부(200), 데이터 구동부(300) 및 계조 전압 생성부(400) 각각은 적어도 하나의 집적 회로 칩의 형태로 표시부(600) 위에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film)(미도시) 위에 장착되거나, TCP(tape carrier package)의 형태로 표시부(600)에 부착되거나, 별도의 인쇄 회로 기판(printed circuit board)(미도시) 위에 장착될 수 있다. 또는 신호 제어부(100), 게이트 구동부(200), 데이터 구동부(300) 및 계조 전압 생성부(400)는 신호선(S1~Sn, D1~Dm)과 함께 표시부(600)에 집적될 수도 있다.
도 2는 본 발명의 일실시예에 따른 표시 장치에서 한 화소의 등가 회로를 나타내는 회로도이다.
도 2를 참조하면, 표시부(600)에 포함되는 하나의 화소(PX)에 대하여 설명한다. i번째 게이트선(Si), 및 j번째 데이터선(Dj)에 연결된 화소(PX)를 예로 들어 설명한다(1<i≤n, 1≤j≤m). 화소(PX)는 스위칭 소자(Q)와 이에 연결된 액정 용량(Clc) 및 유지 용량(Cst)을 포함한다.
스위칭 소자(Q)는 하부 표시판(10)에 구비되어 있는 박막 트랜지스터 등의 삼단자 소자이다. 스위칭 소자(Q)는 게이트선(S1~Sn)에 연결되어 있는 게이트 단자, 데이터선(D1~Dm)에 연결되어 있는 입력 단자, 액정 용량(Clc) 및 유지 용량(Cst)에 연결되는 출력 단자를 포함한다. 박막 트랜지스터는 비정질 규소(amorphous silicon) 또는 다결정 규소(poly crystalline silicon)를 포함한다.
한편, 박막 트랜지스터는 반도체층이 산화물 반도체로 이루어진 산화물 박막 트랜지스터(Oxide TFT)일 수 있다.
산화물 반도체는 티타늄(Ti), 하프늄(Hf), 지르코늄(Zr), 알루미늄(Al), 탄탈륨(Ta), 게르마늄(Ge), 아연(Zn), 갈륨(Ga), 주석(Sn) 또는 인듐(In)을 기본으로 하는 산화물, 이들의 복합 산화물인 산화아연(ZnO), 인듐-갈륨-아연 산화물(InGaZnO4), 인듐-아연 산화물(Zn-In-O), 아연-주석 산화물(Zn-Sn-O) 인듐-갈륨 산화물 (In-Ga-O), 인듐-주석 산화물(In-Sn-O), 인듐-지르코늄 산화물(In-Zr-O), 인듐-지르코늄-아연 산화물(In-Zr-Zn-O), 인듐-지르코늄-주석 산화물(In-Zr-Sn-O), 인듐-지르코늄-갈륨 산화물(In-Zr-Ga-O), 인듐-알루미늄 산화물(In-Al-O), 인듐-아연-알루미늄 산화물(In-Zn-Al-O), 인듐-주석-알루미늄 산화물(In-Sn-Al-O), 인듐-알루미늄-갈륨 산화물(In-Al-Ga-O), 인듐-탄탈륨 산화물(In-Ta-O), 인듐-탄탈륨-아연 산화물(In-Ta-Zn-O), 인듐-탄탈륨-주석 산화물(In-Ta-Sn-O), 인듐-탄탈륨-갈륨 산화물(In-Ta-Ga-O), 인듐-게르마늄 산화물(In-Ge-O), 인듐-게르마늄-아연 산화물(In-Ge-Zn-O), 인듐-게르마늄-주석 산화물(In-Ge-Sn-O), 인듐-게르마늄-갈륨 산화물(In-Ge-Ga-O), 티타늄-인듐-아연 산화물(Ti-In-Zn-O), 하프늄-인듐-아연 산화물(Hf-In-Zn-O) 중 어느 하나를 포함할 수 있다.
반도체층은 불순물이 도핑되지 않은 채널 영역과, 채널 영역의 양 옆으로 불순물이 도핑되어 형성된 소스 영역 및 드레인 영역을 포함한다. 여기서, 이러한 불순물은 박막 트랜지스터의 종류에 따라 달라지며, N형 불순물 또는 P형 불순물이 가능하다.
반도체층이 산화물 반도체로 이루어지는 경우에는 고온에 노출되는 등의 외부 환경에 취약한 산화물 반도체를 보호하기 위해 별도의 보호층이 추가될 수 있다.
액정 용량(Clc)은 하부 표시판(10)의 화소 전극(PE)과 공통 전극(CE)을 두 단자로 하며, 화소 전극(PE)과 공통 전극(CE) 사이의 액정층(15)은 유전체로서 기능한다. 액정층(15)은 유전율 이방성(dielectric anisotropy)을 갖는다. 화소 전극(PE)과 공통 전극(CE) 간의 전압차에 의해 화소 전압이 형성된다.
화소 전극(PE)은 스위칭 소자(Q)에 연결된다. 공통 전극(CE)은 공통 전압(Vcom)을 인가받는다. 공통 전극(CE)은 상부 표시판(20)의 전면에 배치되어 있을 수 있다. 도 2에 도시한 바와 달리 공통 전극(CE)은 하부 표시판(10)에 배치되어 있을 수 있으며, 이때에는 화소 전극(PE)과 공통 전극(CE) 중 적어도 하나가 선형 또는 막대형으로 만들어질 수 있다.
액정 용량(Clc)의 보조적인 역할을 하는 유지 용량(Cst)은 하부 표시판(10)에 구비된 별개의 신호선(미도시)과 화소 전극(PE)이 절연체를 사이에 두고 중첩되어 이루어지며, 이 별개의 신호선에는 공통 전압(Vcom) 따위의 정해진 전압이 인가될 수 있다.
상부 표시판(20)에 색필터(CF)가 형성될 수 있다. 또는 색필터(CF)는 하부 표시판(10)의 화소 전극(PE) 위 또는 아래에 형성될 수도 있다. 각 화소(PX)가 기본색(primary color) 중 하나를 고유하게 표시하고 기본색의 공간적 합으로 원하는 색상이 인식되도록 할 수 있다. 각 화소(PX)가 시간에 따라 번갈아 기본색을 표시하고 기본색의 시간적 합으로 원하는 색상이 인식되도록 할 수 있다. 기본색의 예로는 적색, 녹색, 청색 등의 삼원색을 들 수 있다.
이하, 복수의 게이트선(S1~Sn)에 게이트 신호가 순차적으로 인가될 때, 후순위의 게이트선으로 갈수록 게이트 신호가 지연되는 일 예에 대하여 도 3 및 4를 참조하여 설명한다.
도 3은 후순위의 게이트선으로 갈수록 게이트 신호가 지연되는 일 예를 나타내는 예시도이다. 신호 제어부(100), 게이트 구동부(200), 데이터 구동부(300) 및 계조 전압 생성부(400)가 신호선(S1~Sn, D1~Dm)과 함께 하부 표시판(10), 즉 표시부(600)에 집적되는 구조에서 게이트 신호 및 데이터 전압을 측정하였다.
도 3을 참조하면, 복수의 데이터선(D1~Dm) 중에서 중간의 데이터선(Dj)과 복수의 게이트선(S1~Sn) 중에서 데이터 구동부(300)의 출력단과 가장 가까운 첫 번째 게이트선(S1)이 교차하는 A 지점에서 게이트 신호(S[1]) 및 데이터 전압(Vdat[j])을 측정하였다. 중간의 데이터선(Dj)은 게이트 구동부(200)의 출력단에서 j 번째로 먼 데이터선(Dj)이다. 그리고 중간의 데이터선(Dj)과 복수의 게이트선(S1~Sn) 중에서 중간의 게이트선(Si)이 교차하는 B 지점에서 게이트 신호(S[i]) 및 데이터 전압(Vdat[j])을 측정하였다. 그리고 중간의 데이터선(Dj)과 복수의 게이트선(S1~Sn) 중에서 마지막의 게이트선(Sn)이 교차하는 C 지점에서 게이트 신호(S[n]) 및 데이터 전압(Vdat[j])을 측정하였다.
데이터선(Dj)에 인가된 데이터 전압(Vdat[j])은 A 지점에 도달할 때까지는 지연이 거의 발생하지 않지만, C 지점으로 갈수록 데이터선(Dj)의 배선 저항에 의하여 변화되어 데이터 전압(Vdat[j])의 크기가 낮아지면서 지연된다. C 지점에서 데이터 전압(Vdat[j])은 데이터선(Dj)의 배선 저항에 의하여 ds 만큼 지연하여 상승한다. ds를 데이터 지연값이라 한다.
A, B 및 C 지점에서 게이트 신호(S[1], S[i], S[n])는 순간적으로 게이트 온 전압(하이 레벨 전압)으로 상승하지 못 하고 일정 시간 후에 게이트 온 전압에 도달하며, 게이트 온 전압에서 게이트 오프 전압(로우 레벨 전압)으로 하강하는 경우에도 일정 시간 후에 게이트 오프 전압에 도달한다.
신호 제어부(100), 게이트 구동부(200), 데이터 구동부(300) 및 계조 전압 생성부(400)가 신호선(S1~Sn, D1~Dm)과 함께 하부 표시판(10)에 집적되는 구조에서 게이트 신호의 생성을 위한 클록 신호는 데이터 구동부(300) 측에서 생성되어 클록 신호 배선(미도시)을 따라 첫 번째 게이트선(S1)의 회로부터 마지막 게이트선(Sn)의 회로까지 전달된다. 이러한 클록 신호는 클록 신호 배선의 저항에 의해 마지막 게이트선(Sn)으로 갈수록 지연되어 전달될 수 있다. 이에 따라, 첫 번째 게이트선(S1)에서 마지막 게이트선(Sn)으로 갈수록 게이트 신호(S[1], S[i], S[n])가 지연되어 출력된다. C 지점에서 게이트 신호(S[n])는 dg 만큼 지연하여 출력된다. dg를 게이트 지연값이라 한다.
A 지점을 보면, 데이터 전압(Vdat[1]) 및 게이트 신호(S[1])는 거의 지연되지 않는 것을 볼 수 있다. 첫 번째 게이트선(S1)에 인가된 게이트 신호(S[1])가 게이트 온 전압인 시간과 데이터 전압(Vdat[j])이 상승되어 있는 시간이 대체로 겹쳐지게 된다. 이에 따라, A 지점의 화소에는 데이터 전압(Vdat[j])이 충분히 충전될 수 있다.
B 지점을 보면, 게이트 신호(S[i])가 지연되어 출력되는 정도보다 데이터 전압(Vdat[j])이 지연되는 정도가 더 큰 것을 볼 수 있다. 원으로 표시한 부분에서와 같이, 데이터 전압(Vdat[j])의 지연에 의하여 데이터 전압(Vdat[j])의 충전 손실이 발생하게 된다. 즉, B 지점의 화소에는 데이터 전압(Vdat[j])이 충분히 충전되지 못하는 문제가 발생할 수 있다.
C 지점을 보면, 게이트 신호(S[n])가 지연되어 출력되는 정도가 데이터 전압(Vdat[j])이 지연되는 정도보다 더 큰 것을 볼 수 있다. 원으로 표시한 부분에서와 같이, 게이트 신호(S[n])의 지연 출력에 의하여 데이터 전압(Vdat[j])의 충전 손실이 발생하게 된다. 즉, C 지점의 화소에는 데이터 전압(Vdat[j])이 충분히 충전되지 못하는 문제가 발생할 수 있다.
한편, A 지점을 보면, 게이트 신호(S[1])와 데이터 전압(Vdat[j])은 출력 인에이블(OE) 마진을 가진다. OE 마진은 게이트 신호(S[1])가 게이트 온 전압에서 게이트 오프 전압으로 전환되기 시작하는 시점과 하이 레벨의 데이터 전압(Vdat[j])이 로우 레벨로 전환되기 시작하는 시점 간의 시간을 의미한다. OE 마진이 최적의 시간을 가질 때, 화소에 데이터 전압(Vdat[j])이 최대한으로 충전될 수 있고, 화소가 데이터 전압(Vdat[j])에 대응하여 최대의 휘도로 발광할 수 있다.
A 지점에서 게이트 신호(S[1])와 데이터 전압(Vdat[j])이 최적의 OE 마진을 가질 때, B 지점 및 C 지점에서 게이트 신호(S[i], S[n])와 데이터 전압(Vdat[j])은 데이터 신호(Vdat[j])의 지연과 게이트 신호(S[i], S[n])의 지연 출력에 의하여 최적의 OE 마진을 가지지 못하게 된다.
도 4는 게이트 신호와 데이터 전압 간의 OE 마진에 대한 휘도의 관계를 측정한 그래프이다.
도 4를 참조하면, 도 3의 A 지점과 C 지점에 대하여 OE 마진에 대한 휘도를 측정하였다. OE 마진이 대략 1000ns 정도일 때, A 지점과 C 지점에서 최대 휘도가 측정되었다. 최적의 OE 마진은 대약 1000ns 이다. 반면, OE 마진이 최적의 OE 마진에서 벗어날수록 휘도가 감소하게 된다.
따라서, 게이트 신호와 데이터 전압의 동기를 맞출 경우에는 게이트 신호와 데이터 전압 간의 OE 마진을 최적의 OE 마진으로 맞출 필요가 있다.
이하, 데이터 신호의 지연과 게이트 신호의 지연 출력을 보상할 수 있는 방법에 대하여 도 5 및 6에서 설명한다.
도 5는 본 발명의 일 실시예에 따른 표시 장치에서 게이트 신호를 인가하는 방식을 나타내는 타이밍도이다.
도 5를 참조하면, 본 발명의 일 실시예에서 게이트 구동부(200)는 한 프레임에 포함되는 제1 서브 프레임에서 복수의 게이트선(S1 내지 Sn) 중 일부의 게이트선(S1 내지 Si)에 인가되는 게이트 신호(S[1] 내지 S[i])를 지연하여 출력한다. 그리고 게이트 구동부(200)는 한 프레임에 포함되는 제2 서브 프레임에서 복수의 게이트선(S1 내지 Sn) 중 나머지 게이트 선(S1+1 내지 Sn)에 인가되는 게이트 신호(S[i+1] 내지 S[n])를 앞당겨 출력한다.
제1 서브 프레임에서 게이트 신호(S[1] 내지 S[i])가 인가되는 게이트선(S1 내지 Si)은 데이터 구동부(300)의 출력단에 가까이 배치되어 있고, 제2 서브 프레임에서 게이트 신호(S[i+1] 내지 S[n])가 인가되는 게이트선(Si+1 내지 Sn)은 데이터 구동부(300)의 출력단에서 멀리 배치되어 있다.
제1 서브 프레임은 한 프레임에서 데이터 전압의 지연이 게이트 신호의 출력 지연보다 우세한 구간에 해당하고, 제2 서브 프레임은 한 프레임에서 게이트 신호의 출력 지연이 데이터 신호의 지연보다 우세한 구간에 해당한다. 예를 들어, 제1 서브 프레임은 첫 번째 게이트선(S1)의 게이트 신호(S[1])부터 중간의 게이트선(Si)의 게이트 신호(S[i])가 게이트 온 전압으로 출력되는 구간에 해당하고, 제2 서브 프레임은 중간의 게이트선(Si)의 다음 게이트선(Si+1)의 게이트 신호(S[i+1])부터 마지막 게이트선(Sn)의 게이트 신호(S[n])가 게이트 온 전압으로 출력되는 구간에 해당할 수 있다. 제1 서브 프레임과 제2 서브 프레임 각각은 1/2 프레임으로 그 동일한 크기를 가질 수 있다.
하지만, 제1 서브 프레임과 제2 서브 프레임이 반드시 동일한 크기를 가질 필요는 없다. 제1 서브 프레임에서 게이트 신호와 데이터 전압 간의 OE 마진이 최적의 OE 마진으로 조정될 수 있도록 제1 서브 프레임의 크기가 정해질 수 있다. 그리고 제2 서브 프레임에서 게이트 신호와 데이터 전압 간의 OE 마진이 최적의 OE 마진으로 조정될 수 있도록 제2 서브 프레임의 크기가 정해질 수 있다. 즉, 제1 서브 프레임의 크기가 제2 서브 프레임의 크기보다 크거나 작게 정해질 수 있다.
제1 서브 프레임에서 게이트 신호(S[1] 내지 S[i])를 지연하여 출력하고, 제2 서브 프레임에서 게이트 신호(S[i+1] 내지 S[n])를 앞당겨 출력하는 방법을 더욱 구체적으로 설명한다.
마지막 게이트선(Sn)에서 발생한 데이터 지연값(ds)을 총 게이트선의 개수(n)로 나눈 값(ds/n)(이하, '기준 데이터 지연값'이라 함)을 산출한다.
제1 서브 프레임에서 게이트 신호(S[1] 내지 S[i]) 각각의 게이트 온 전압이 인가되는 시간을 기준 데이터 지연값만큼 증가시킨다. 앞서 인가된 게이트 신호의 게이트 온 전압의 인가 시간이 기준 데이터 지연값만큼 증가되므로, 다음으로 인가되는 게이트 신호의 게이트 온 전압은 기준 데이터 지연값만큼 지연되어 인가된다. 즉, 제1 서브 프레임에서 게이트 신호(S[1] 내지 S[i])가 게이트 온 전압으로 인가되는 타이밍이 지연되는 효과가 생긴다. 최종적으로, 제1 프레임에서 i번째 게이트 신호(S[i])는 기준 데이터 지연값에 제1 프레임에서 게이트 온 전압을 출력하는 게이트 신호의 수(i)를 곱한 값{(ds/n)×i}만큼 지연되어 출력된다.
제2 서브 프레임에서 게이트 신호(S[i+1] 내지 S[n]) 각각의 게이트 온 전압이 인가되는 시간을 기준 데이터 지연값만큼 감소시킨다. 앞서 인가된 게이트 신호의 게이트 온 전압의 인가 시간이 기준 데이터 지연값만큼 감소되므로, 다음으로 인가되는 게이트 신호의 게이트 온 전압은 기준 데이터 지연값만큼 앞당겨 인가된다. 즉, 제2 서프 프레임에서 게이트 신호(S[i+1] 내지 S[n])가 게이트 온 전압으로 인가되는 타이밍이 앞당겨지는 효과가 생긴다. 제2 서브 프레임에서 게이트 신호(S[i+1] 내지 S[n])가 게이트 온 전압으로 인가되는 시간은 제1 서브 프레임에서 게이트 신호(S[1] 내지 S[i])가 인가되는 시간보다 2ds/n 만큼 작을 수 있다.
게이트 신호(S[1] 내지 S[n])의 출력은 게이트 구동부(200)에 인가되는 클록 신호에 동기되므로, 게이트 신호(S[1] 내지 S[n])의 출력을 지연하고자 하는 경우에는 클록 신호를 지연하여 인가하고, 게이트 신호(S[1] 내지 S[n])의 출력을 앞당기고자 하는 경우에는 클록 신호를 앞당겨 인가하여 게이트 신호(S[1] 내지 S[n])의 출력 타이밍을 조절할 수 있다.
이와 같이, 제1 프레임에서 게이트 신호(S[1+1] 내지 S[i])를 지연하여 출력함으로써, 데이터 전압의 지연에 의해 게이트 신호와 데이터 전압의 동기가 어긋나지 않도록 할 수 있다. 그리고 제2 프레임에서 게이트 신호(S[i+1] 내지 S[n])를 앞당겨 출력함으로써, 게이트 신호의 출력 지연에 의하여 게이트 신호와 데이터 전압의 동기가 어긋나지 않도록 할 수 있다. 또한, 한 프레임에서 게이트 신호(S[1] 내지 S[n])와 데이터 전압 간의 OE 마진을 최적의 OE 마진에 근접시킬 수 있다.
도 6은 본 발명의 일 실시예에 따른 표시 장치에서 게이트 신호를 인가하는 다른 방식을 나타내는 타이밍도이다.
도 6을 참조하면, 본 발명의 다른 실시예에서 게이트 구동부(200)는 게이트 신호(S[1] 내지 S[n])를 라인별로 번갈아 가면서 기준 데이터 지연값만큼 게이트 온 전압이 인가되는 시간을 증가 및 감소시킨다. 예를 들어, 홀수 번째 게이트선(S1, S3, ..., Sn-1)에 인가되는 게이트 신호(S[1], S[3], ..., S[n-1])의 게이트 온 전압의 인가 시간을 기준 데이터 지연값만큼 증가시고, 짝수 번째 게이트선(S2, S4, ..., Sn)에 인가되는 게이트 신호(S[2], S[4], ..., S[n])의 게이트 온 전압의 인가 시간을 기준 데이터 지연값만큼 감소시킬 수 있다.
이러한 경우에도, 한 프레임에서 게이트 신호(S[1] 내지 S[n])와 데이터 전압 간의 OE 마진을 개선할 수 있다.
지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100 : 신호 제어부
200 : 게이트 구동부
300 : 데이터 구동부
400 : 계조 전압 생성부
600 : 표시부

Claims (20)

  1. 복수의 화소, 상기 복수의 화소에 연결되어 있는 복수의 게이트선 및 복수의 데이터선을 포함하는 표시부;
    상기 복수의 데이터선에 데이터 전압을 인가는 데이터 구동부; 및
    한 프레임에 포함되는 제1 서브 프레임에서 상기 복수의 게이트선 중 상기 데이터 구동부의 출력단에서 가까이 배치되어 있는 연속하는 복수의 게이트선에 인가되는 제1 게이트 신호를 지연하여 출력하고, 상기 한 프레임에 포함되는 제2 서브 프레임에서 상기 데이터 구동부의 출력단에서 멀리 배치되어 있는 연속하는 나머지 게이트선에 인가되는 제2 게이트 신호를 앞당겨 출력하는 게이트 구동부를 포함하는 표시 장치.
  2. 삭제
  3. 제1 항에 있어서,
    상기 게이트 구동부는 클록 신호 배선을 통해 상기 데이터 구동부로부터 클록 신호를 전달받고,
    상기 제1 서브 프레임은 상기 한 프레임에서 상기 복수의 데이터선의 배선 저항에 의한 상기 데이터 전압의 지연이 상기 클록 신호 배선의 저항에 의한 상기 제1 게이트 신호의 출력 지연보다 우세한 구간인 표시 장치.
  4. 제3 항에 있어서,
    상기 제2 서브 프레임은 상기 한 프레임에서 상기 클록 신호 배선의 저항에 의한 상기 제2 게이트 신호의 출력 지연이 상기 복수의 데이터선의 배선 저항에 의한 상기 데이터 전압의 지연보다 우세한 구간인 표시 장치.
  5. 제1 항에 있어서,
    상기 게이트 구동부는 상기 제1 게이트 신호 각각의 게이트 온 전압이 인가되는 시간을 기준 데이터 지연값만큼 증가시키며,
    상기 기준 데이터 지연값은 상기 복수의 게이트선 중에서 마지막 게이트선에서 발생한 데이터 지연값을 상기 복수의 게이트선의 개수로 나눈 값인 표시 장치.
  6. 제1 항에 있어서,
    상기 게이트 구동부는 상기 제2 게이트 신호 각각의 게이트 온 전압이 인가되는 시간을 기준 데이터 지연값만큼 감소시키며,
    상기 기준 데이터 지연값은 상기 복수의 게이트선 중에서 마지막 게이트선에서 발생한 데이터 지연값을 상기 복수의 게이트선의 개수로 나눈 값인 표시 장치.
  7. 제1 항에 있어서,
    상기 제1 서브 프레임에서 상기 제1 게이트 신호와 상기 복수의 데이터 전압 간의 OE 마진이 최적의 OE 마진으로 조정될 수 있도록 상기 제1 서브 프레임의 크기가 정해지고,
    상기 OE 마진은 게이트 신호가 게이트 온 전압에서 게이트 오프 전압으로 전환되기 시작하는 시점과 하이 레벨의 데이터 전압이 로우 레벨로 전환되기 시작하는 시점 간의 시간인 표시 장치.
  8. 제7 항에 있어서,
    상기 제2 서브 프레임에서 상기 제2 게이트 신호와 상기 복수의 데이터 전압 간의 OE 마진이 최적의 OE 마진으로 조정될 수 있도록 상기 제2 서브 프레임의 크기가 정해지는 표시 장치.
  9. 제1 항에 있어서,
    상기 제1 서브 프레임과 상기 제2 서브 프레임 각각은 1/2 프레임으로 동일한 크기를 갖는 표시 장치.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 복수의 화소, 상기 복수의 화소에 연결되어 있는 복수의 게이트선 및 복수의 데이터선을 포함하는 표시 장치의 구동 방법에 있어서,
    한 프레임에 포함되는 제1 서브 프레임에서 상기 복수의 게이트선 중 데이터 구동부의 출력단에서 가까이 배치되어 있는 연속하는 복수의 게이트선에 인가되는 제1 게이트 신호를 지연하여 출력하는 단계; 및
    상기 한 프레임에 포함되는 제2 서브 프레임에서 상기 데이터 구동부의 출력단에서 멀리 배치되어 있는 연속하는 나머지 게이트선에 인가되는 제2 게이트 신호를 앞당겨 출력하는 단계를 포함하는 표시 장치의 구동 방법.
  14. 삭제
  15. 제13 항에 있어서,
    상기 복수의 게이트선 중에서 마지막 게이트선에서 발생하는 데이터 지연값을 상기 복수의 게이트선의 개수로 나누어 기준 데이터 지연값을 산출하는 단계를 더 포함하고,
    상기 제1 게이트 신호 각각의 게이트 온 전압이 인가되는 시간을 상기 기준 데이터 지연값만큼 증가시켜 상기 제1 게이트 신호를 지연하여 출력하는 표시 장치의 구동 방법.
  16. 제15 항에 있어서,
    상기 제2 게이트 신호 각각의 게이트 온 전압이 인가되는 시간을 상기 기준 데이터 지연값만큼 감소시켜 상기 제2 게이트 신호를 앞당겨 출력하는 표시 장치의 구동 방법.
  17. 제13 항에 있어서,
    상기 제1 게이트 신호가 게이트 온 전압에서 게이트 오프 전압으로 전환되기 시작하는 시점과 하이 레벨의 데이터 전압이 로우 레벨로 전환되기 시작하는 시점 간의 시간인 OE 마진이 최적의 OE 마진으로 조정될 수 있도록 상기 제1 서브 프레임의 크기를 정하는 단계를 더 포함하는 표시 장치의 구동 방법.
  18. 제13 항에 있어서,
    상기 제2 게이트 신호가 게이트 온 전압에서 게이트 오프 전압으로 전환되기 시작하는 시점과 하이 레벨의 데이터 전압이 로우 레벨로 전환되기 시작하는 시점 간의 시간인 OE 마진이 최적의 OE 마진으로 조정될 수 있도록 상기 제2 서브 프레임의 크기를 정하는 단계를 더 포함하는 표시 장치의 구동 방법.
  19. 제13 항에 있어서,
    상기 제1 서브 프레임과 상기 제2 서브 프레임 각각은 1/2 프레임으로 동일한 크기를 갖는 표시 장치의 구동 방법.
  20. 제13 항에 있어서,
    상기 제1 서브 프레임은 상기 한 프레임에서 상기 복수의 데이터선의 배선 저항에 의한 데이터 전압의 지연이 상기 데이터 구동부로부터 게이트 구동부로 전달되는 클록 신호를 전달하는 클록 신호 배선의 저항에 의한 상기 제1 게이트 신호의 출력 지연보다 우세한 구간이고, 상기 제2 서브 프레임은 상기 한 프레임에서 상기 클록 신호 배선의 저항에 의한 상기 제2 게이트 신호의 출력 지연이 상기 복수의 데이터선의 배선 저항에 의한 상기 데이터 전압의 지연보다 우세한 구간인 표시 장치의 구동 방법.
KR1020150001279A 2015-01-06 2015-01-06 표시 장치 및 그 구동 방법 KR102253529B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150001279A KR102253529B1 (ko) 2015-01-06 2015-01-06 표시 장치 및 그 구동 방법
US14/853,582 US10262608B2 (en) 2015-01-06 2015-09-14 Display device and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150001279A KR102253529B1 (ko) 2015-01-06 2015-01-06 표시 장치 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20160084928A KR20160084928A (ko) 2016-07-15
KR102253529B1 true KR102253529B1 (ko) 2021-05-18

Family

ID=56286827

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150001279A KR102253529B1 (ko) 2015-01-06 2015-01-06 표시 장치 및 그 구동 방법

Country Status (2)

Country Link
US (1) US10262608B2 (ko)
KR (1) KR102253529B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8382532B2 (en) 2010-05-13 2013-02-26 Bal Seal Engineering, Inc. Insert element engaging a canted coil spring disposed in a groove in a bore formed by two housing parts
US8844126B2 (en) 2010-12-23 2014-09-30 Bal Seal Engineering, Inc. Method of manufacturing an electrical connector
US10410599B2 (en) * 2015-08-13 2019-09-10 Samsung Electronics Co., Ltd. Source driver integrated circuit for ompensating for display fan-out and display system including the same
KR102533341B1 (ko) * 2016-11-11 2023-05-17 삼성디스플레이 주식회사 표시 장치 및 이의 구동방법
CN108172186A (zh) * 2018-01-03 2018-06-15 京东方科技集团股份有限公司 显示面板及其驱动方法
CN108257569B (zh) * 2018-02-06 2020-11-03 昆山龙腾光电股份有限公司 栅极驱动电路及显示装置
KR102527852B1 (ko) 2018-05-02 2023-05-03 삼성디스플레이 주식회사 게이트 쉬프트량을 자동으로 설정하는 표시 장치 및 표시 장치의 구동 방법
CN108803172B (zh) * 2018-06-29 2021-08-10 上海中航光电子有限公司 一种阵列基板、显示面板及显示装置
US11488551B1 (en) 2019-08-30 2022-11-01 Meta Platforms Technologies, Llc Pulsed backlight unit in liquid crystal display device
KR102705335B1 (ko) 2020-05-28 2024-09-12 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120120044A1 (en) * 2009-06-22 2012-05-17 Sharp Kabushiki Kaisha Liquid crystal display device and method for driving the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100623990B1 (ko) * 2000-07-27 2006-09-13 삼성전자주식회사 액정 표시 장치 및 이의 구동 방법
KR100814256B1 (ko) * 2001-04-21 2008-03-17 엘지.필립스 엘시디 주식회사 액정패널 구동방법
TW552573B (en) * 2001-08-21 2003-09-11 Samsung Electronics Co Ltd Liquid crystal display and driving method thereof
JP2003162262A (ja) * 2001-11-27 2003-06-06 Fujitsu Display Technologies Corp 液晶パネル駆動回路及び液晶表示装置
KR101156464B1 (ko) * 2005-06-28 2012-06-18 엘지디스플레이 주식회사 액정표시장치의 게이트 구동방법
KR101243803B1 (ko) 2006-06-30 2013-03-18 엘지디스플레이 주식회사 화상 표시장치의 구동장치 및 구동방법
JP5409329B2 (ja) * 2009-12-21 2014-02-05 三菱電機株式会社 画像表示装置
KR101147426B1 (ko) * 2010-10-27 2012-05-23 삼성모바일디스플레이주식회사 입체 영상 표시 장치 및 그의 구동 방법
KR20120126643A (ko) * 2011-05-12 2012-11-21 엘지디스플레이 주식회사 액정 표시장치 및 그 구동방법
KR101860083B1 (ko) 2011-06-29 2018-05-23 삼성디스플레이 주식회사 입체 영상 표시 장치 및 그 구동 방법
KR102023927B1 (ko) 2012-10-23 2019-09-23 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치
KR102033569B1 (ko) 2012-12-24 2019-10-18 삼성디스플레이 주식회사 표시 장치
KR102045787B1 (ko) * 2013-05-13 2019-11-19 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하는 표시 장치
CN104575353B (zh) * 2014-12-30 2017-02-22 厦门天马微电子有限公司 一种驱动电路、阵列基板及显示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120120044A1 (en) * 2009-06-22 2012-05-17 Sharp Kabushiki Kaisha Liquid crystal display device and method for driving the same

Also Published As

Publication number Publication date
US20160196799A1 (en) 2016-07-07
KR20160084928A (ko) 2016-07-15
US10262608B2 (en) 2019-04-16

Similar Documents

Publication Publication Date Title
KR102253529B1 (ko) 표시 장치 및 그 구동 방법
US9761187B2 (en) Liquid crystal display device and method for driving same
KR101693088B1 (ko) 스캔 구동부를 포함하는 표시패널 및 그의 구동방법
KR102033569B1 (ko) 표시 장치
US9910329B2 (en) Liquid crystal display device for cancelling out ripples generated the common electrode
KR102371896B1 (ko) 표시 패널의 구동 방법 및 이를 수행하는 표시 장치
US9773462B2 (en) Liquid crystal display device and method for driving same
US20150228239A1 (en) Display device and method of driving the same
KR20150060360A (ko) 표시 장치
KR102279280B1 (ko) 표시 장치 및 이의 구동 방법
US10062349B2 (en) Display device and driving method thereof
JP2015018064A (ja) 表示装置
TW201729175A (zh) 用於顯示裝置的驅動方法及相關的驅動裝置
CN105702191B (zh) 显示装置
US8913046B2 (en) Liquid crystal display and driving method thereof
US9659516B2 (en) Drive device of display panel, display device including the same, and drive method of display panel
US9805673B2 (en) Method of driving a display panel and display device performing the same
KR101746685B1 (ko) 액정 표시 장치 및 그 구동 방법
US20170098426A1 (en) Method of driving a display apparatus
US20230169928A1 (en) Display panel, display device and data driver circuit
KR101117641B1 (ko) 표시 장치 및 그 구동 방법
KR20110053015A (ko) 액정표시장치 및 그 구동방법
US9269290B2 (en) Display device and driving method thereof
KR101726636B1 (ko) 액정 표시장치 및 그의 구동방법
KR101900694B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant