CN104575353B - 一种驱动电路、阵列基板及显示装置 - Google Patents

一种驱动电路、阵列基板及显示装置 Download PDF

Info

Publication number
CN104575353B
CN104575353B CN201410836186.4A CN201410836186A CN104575353B CN 104575353 B CN104575353 B CN 104575353B CN 201410836186 A CN201410836186 A CN 201410836186A CN 104575353 B CN104575353 B CN 104575353B
Authority
CN
China
Prior art keywords
clock
transistor
signal
control
drive circuit
Prior art date
Application number
CN201410836186.4A
Other languages
English (en)
Other versions
CN104575353A (zh
Inventor
邹宗骏
杨康鹏
许育民
Original Assignee
厦门天马微电子有限公司
天马微电子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 厦门天马微电子有限公司, 天马微电子股份有限公司 filed Critical 厦门天马微电子有限公司
Priority to CN201410836186.4A priority Critical patent/CN104575353B/zh
Publication of CN104575353A publication Critical patent/CN104575353A/zh
Application granted granted Critical
Publication of CN104575353B publication Critical patent/CN104575353B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0283—Arrangement of drivers for different directions of scanning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/067—Special waveforms for scanning, where no circuit details of the gate driver are given

Abstract

本发明提供了一种驱动电路，包括多个移位寄存单元、至少一个扫描控制单元和至少一个栅极全开单元，所述驱动电路的工作状态包括驱动阶段和放电阶段，其中：在所述驱动阶段，所述扫描控制单元控制所述移位寄存单元沿第一方向或沿第二方向依次输出多个驱动信号，所述第一方向与所述第二方向互为反方向；在所述放电阶段，所述栅极全开单元控制所述移位寄存单元同时输出多个驱动信号。本发明还提供包含该驱动电路的阵列基板以及显示装置。采用本发明提供的驱动电路、阵列基板以及显示装置不仅可以在驱动阶段正常有序地驱动，而且可以在放电阶段持续实现电通路以释放电荷，解决了画面出现残影和抖动的问题。

Description

一种驱动电路、阵列基板及显示装置

技术领域

[0001]本发明涉及显示领域，特别涉及一种驱动电路、阵列基板及显示装置。

背景技术

[0002] 近些年来，显示装置的得到了普及，被大量应用如手机、平板电路、显示器以及电视机。现有技术的显示装置包括阵列基板，阵列基板包括数据线、栅极线、像素电极、耦接像素电极与数据线和栅极线的开关器件和驱动电路。驱动电路控制栅极线开启开关器件，以将数据线的数据信号接入像素电极。

[0003]现有技术中，驱动电路一般是逐行驱动栅极线，无法将所有栅极线控制的开关器件同时打开，从而无法将所有像素电极同时进行放电，从而会造成残影和画面抖动，影响显示品质和用户体验。

发明内容

[0004]本发明的实施例所要解决的技术问题是，现有技术的驱动电路无法同时驱动所述栅极线进行放电，造成残影和画面抖动，影响显示品质和用户体验。

[0005]本发明实施例提供一种驱动电路，包括多个移位寄存单元、至少一个扫描控制单元和至少一个栅极全开单元，所述驱动电路的工作状态包括驱动阶段和放电阶段，其中:在所述驱动阶段，所述扫描控制单元控制所述移位寄存单元沿第一方向或沿第二方向依次输出多个驱动信号，所述第一方向与所述第二方向互为反方向；在所述放电阶段，所述栅极全开单元控制所述移位寄存单元同时输出多个驱动信号。

[0006]本发明实施例提供的驱动电路包括栅极全开单元，可以根据时钟控制端的接入信号变化促使所有的驱动单元输出驱动信号，解决了现有技术中驱动电路无法同时控制栅极线开启开关器件进行放电的问题，避免了画面残像和抖动，提升了显示品质。

[0007]本发明实施例还提供一种阵列基板，包括栅极线、数据线以及设置在所述栅极线和所述数据线相交处呈阵列排布的像素区域，所述阵列基板至少设置一个本发明实施例提供的驱动电路。

[0008]本发明实施例还提供一种阵列基板，包括第一至第四时钟信号线、栅极线、数据线以及设置在所述栅极线和所述数据线相交处呈阵列排布的像素区域，所述阵列基板设置两个本发明实施例提供的驱动电路，分别为第一驱动电路和第二驱动电路，沿所述第一方向:

[0009]所述第一时钟信号线电连接所述第一驱动电路的奇数级驱动单元的第一时钟控制端、所述第一驱动电路的偶数级驱动单元的第三时钟控制端、所述第二驱动电路的奇数级驱动单元的第四时钟控制端以及所述第二驱动电路的偶数级驱动单元的第二时钟控制端；

[0010]所述第二时钟信号线电连接所述第一驱动电路的奇数级驱动单元的第二时钟控制端、所述第一驱动电路的偶数级驱动单元的第四时钟控制端、所述第二驱动电路的奇数级驱动单元的第一时钟控制端以及所述第二驱动电路的偶数级驱动单元的第三时钟控制端；

[0011]所述第三时钟信号线电连接所述第一驱动电路的奇数级驱动单元的第三时钟控制端、所述第一驱动电路的偶数级驱动单元的第一时钟控制端、所述第二驱动电路的奇数级驱动单元的第二时钟控制端以及所述第二驱动电路的偶数级驱动单元的第四时钟控制端；

[0012]所述第四时钟信号线电连接所述第一驱动电路的奇数级驱动单元的第四时钟控制端、所述第一驱动电路的偶数级驱动单元的第二时钟控制端、所述第二驱动电路的奇数级驱动单元的第三时钟控制端以及所述第二驱动电路的偶数级驱动单元的第一时钟控制端。

[0013]本发明实施例还提供一种显示装置，包括本发明实施例提供的阵列基板和与所述阵列基板相对设置的对置基板。

[0014]本发明实施例提供的阵列基板和显示装置，根据时钟控制端的接入信号，可以同时给所有栅极线提供驱动信号，促使所有的像素进行放电，避免了显示残影和画面抖动，提尚了显不品质。

附图说明

[0015]图1A为本发明实施例提供的一种驱动电路的结构图；

[0016]图1B为图1A中的驱动电路沿第一方向驱动阶段和放电阶段的时序图；

[0017]图1C为图1A中的驱动电路沿第二方向驱动阶段和放电阶段的时序图；

[0018]图2A为本发明实施例提供的一种驱动单元的电路结构图；

[0019]图2B为本发明实施例提供的另一种驱动单元的电路结构图；

[0020]图3A为本发明实施例提供的一种驱动单元的具体电路图；

[0021]图3B为本发明实施例提供的一种驱动单元的具体电路图；

[0022]图4为本发明实施例提供的驱动单兀一种电路时序图；

[0023]图5为本发明实施例提供的另一种驱动电路的结构图；

[0024]图6为本发明实施例提供的一种驱动电路的电路时序图；

[0025]图7为本发明实施例提供的一种阵列基板的俯视图；

[0026]图8为本发明实施例提供的另一种阵列基板的俯视图；

[0027]图9为本发明实施例提供的阵列基板的一种电路时序图；

[0028]图10为本发明实施例提供的一种显示装置的侧视图。

具体实施方式

[0029]为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

[0030]在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。

[0031]本发明实施例提供一种驱动电路，如图1A所示，包括多个移位寄存单元20、至少一个扫描控制单元30和至少一个栅极全开单元40，驱动电路的工作状态包括驱动阶段SI和放电阶段S2，其中:

[0032] 在驱动阶段SI，扫描控制单元30控制移位寄存单元Yl、Y2、Y3、Y4沿第一方向或沿第二方向依次输出多个驱动信号，第一方向与第二方向互为反方向；

[0033]在放电阶段S2，栅极全开单元40控制移位寄存单元20同时输出多个驱动信号。

[0034]驱动信号为可以开启驱动的开关器件的信号，以保持电通路进行放电，该驱动信号可以为高电平也可以为低电平，以该驱动信号为低电平为例，结合图1B和图1C进行说明。如图1B所示，在驱动阶段SI，沿第一方向，即按照移位寄存单元Υ1、Υ2、Υ3、Υ4的顺序依次输出低电平信号;在放电阶段S2，移位寄存单元Υ1、Υ2、Υ3、Υ4同时输出低电平信号。如图1C所示，沿第二方向，即按照移位寄存单元Υ4、Υ3、Υ2、Υ1的顺序依次输出低电平信号；在放电阶段32，移位寄存单元¥4、¥3、¥2、¥1同时输出低电平信号。

[0035]需要说明的是，本发明实施例提供的驱动电路包括多个晶体管，形成于玻璃、塑料、电子纸等基板上，并不是位于集成电路或芯片中。本发明实施例提供的驱动电路在驱动阶段可以实现正常有序的驱动，在放电阶段可以同时驱动，以保持电通路来释放电荷，避免了画面残影和抖动的问题。

[0036]本发明提供的移位寄存单元、扫描控制单元和栅极全开单元的个数可以不相等，也可以相等；扫描控制单元和栅极全开单元可以如图1A所示，在驱动电路中控制全部的移位寄存单元20，也可以如图2Α或图2Β所示，移位寄存单元20、扫描控制单元30和栅极全开单元40的个数相等且一一对应，每个扫描控制单元30和栅极全开单元40控制一个移位寄存单元20，一个移位寄存单元20、一个扫描控制单元30和一个栅极全开单元40组成一个驱动单元10。

[0037] 本发明提供一种驱动单元10的电路示意图，如图2Α所示，驱动电路还包括第一时钟控制端CKl、第二时钟控制端CK2、第三时钟控制端CK3、第四时钟控制端CK4、第一信号输入端INl、第二信号输入端ΙΝ2和与每个所述移位寄存单元20对应的输出端0UT，其中:

[0038]扫描控制单元30包括第一信号输出端Cl、第二信号输出端C2，扫描控制单元30控制第一信号输出端Cl输出第一信号输入端INl或第二信号输入端IN2接入的信号、控制所述第二信号输出端C2输出第二时钟控制端CK2或第四时钟控制端CK4接入的信号；

[0039]移位寄存单元20包括触发信号端IN和复位信号端Reset，触发信号端IN电连接扫描控制单元的第一信号输出端Cl，复位信号端Reset电连接扫描控制单元的第二信号输出端C2;

[0040]栅极全开单元40用于控制移位寄存单元20持续输出驱动信号，栅极全开单元40包括第一放电控制端El和第二放电控制端E2，第一放电控制端El电连接第一时钟控制端CKl，第二放电控制端E2电连接第三时钟控制端CK3。

[0041]栅极全开单元40与移位寄存单元20的电连接有多种方式，图2A示出了其中的一种，即栅极全开单元40的输出端M电连接移位寄存单元20的触发信号端IN，这样栅极全开单元40输出的信号可以通过移位寄存单元20输出；如图2B所示，栅极全开单元40的输出端M也可电连接移位寄存单元中其他电路连接点N，只要N点接入的电位可以通过移位寄存单元20输出即可，甚至栅极全开单元40若直接输出驱动信号还可以直接电连接到移位寄存单元20的输出端，即整个驱动单元10的输出端。

[0042]需要说明的是，栅极全开单元40还可与移位寄存单元20的复位信号端Reset电连接。这样无论移位寄存单元40处于何种运行阶段，栅极全开单元40都可以重置电路。如图2A和图2B所示，栅极全开单元40的重置控制端O与移位寄存单元20的复位信号端Reset电连接。

[0043]本发明实施例提供一种驱动单元的具体电路图，如图3A所示，驱动单元10包括一个移位寄存单元20、一个扫描控制单元30和一个栅极全开单元40。

[0044] 移位寄存单元20包括第一至第七晶体管Tl〜T7、第一电容Cl、第二电容C2、第一电位Vl和第二电位V2，其中，

[0045]第一晶体管Tl的栅极电连接第三时钟控制端CK3，第一晶体管Tl的第一极电连接扫描控制单元的第一信号输出端Cl，第一晶体管Tl的第二极电连接所述第二晶体管T2的第二极，设定此点为P点；第二晶体管T2的栅极电连接第三晶体管T3的第二极，设定此点为Q点，第二晶体管T2的第一极电连接第三晶体管T3的第一极;第三晶体管T3的栅极电连接第一晶体管Tl的第二极，S卩P点；

[0046]第四晶体管T4的栅极电连接扫描控制单元的第二信号输出端C2，第四晶体管T4的第一极电连接第一电位Vl，第四晶体管T4的第二极电连接第三晶体管T3的第二极，S卩Q点；第五晶体管T5的栅极电连接第一电位VI，第五晶体管T5的第一极电连接第一晶体管Tl的第二极，即P点，第五晶体管T5的第二极电连接第六晶体管T6的栅极;第六晶体管T6的第一极电连接第一时钟控制端CKl，第六晶体管T6的第二极电连接移位寄存单元20的输出端OUT;

[0047]第七晶体管T7的栅极电连接第三晶体管的第二极，S卩Q点，第七晶体管T7的第一极电连接第二电位V2，第七晶体管T7的第二极电连接移位寄存单元20的输出端OUT;第一电容Cl的第一极电连接第二电位V2，第一电容Cl的第二极电连接第三晶体管的第二极，S卩Q点；第二电容C2的第一极电连接第五晶体管T5的第二极，第二电容C2的第二极电连接移位寄存单元20的输出端OUT。

[0048]请继续参考图3A，扫描控制单元30还包括第八至第^^一晶体管T8〜Tll、第一选择控制端U2D和第二选择控制端D2U，其中:

[0049]第八晶体管T8的栅极电连接第二选择控制端D2U，第八晶体管T8的第一极电连接第二信号输入端IN2，第八晶体管T8的第二极电连接扫描控制单元30的第一信号输出端Cl;

[0050]第九晶体管T9的栅极电连接第一选择控制端U2D，第九晶体管T9的第一极电连接第一信号输入端INl，第九晶体管T9的第二极电连接扫描控制单元30的第一信号输出端Cl;[0051 ]第十晶体管TlO的栅极电连接第二选择控制端D2U，第十晶体管TlO的第一极电连接第四时钟控制端CK4，第十晶体管TlO的第二极电连接扫描控制单元30的第二信号输出端C2；

[0052]第^^一晶体管Tl I的栅极电连接第一选择控制端U2D，第^^一晶体管Tl I的第一极电连接第二时钟控制端CK2，第十一晶体管Tll的第二极电连接扫描控制单元30的第二信号输出端C2。

[0053]请继续参考图3A，栅极全开单元40还可包括第十二至第十四晶体管T12〜T14，其中:

[0054]第十二晶体管T12的栅极电连接第三时钟控制端CK3，第十二晶体管T12的第一极电连接第十三晶体管T13的第二极，第十二晶体管T12的第二极电连接移位寄存单元20的触发信号端IN;

[0055]第十三晶体管T13的栅极电连接第一时钟控制端CKl，第十三晶体管T13的第一极电连接第一电位VI;

[0056]第十四晶体管T14的栅极电连接第一时钟控制端CKl，第十四晶体管T14的第一极电连接第二电位V2，第十四晶体管T14的第二极电连接扫描控制单元30的第二信号输出端C2o

[0057]栅极全开单元40的输出端可有多种连接方式，第十二晶体管T12的第二极除如图3A中电连接移位寄存单元20的触发信号端IN外，还可如图3B所示，第十二晶体管T12的第二极电连接至第一晶体管Tl的第二极，S卩P点。栅极全开单元40功能为控制移位寄存单元20持续输出驱动信号，栅极全开单元40与移位寄存单元20的连接关系只要能满足在第一时钟控制端CKl和第三时钟控制端CK3的控制下，栅极全开单元40使移位寄存单元20提供持续的高电平和低电平即可，甚至栅极全开单元40若可直接输出驱动信号还可以直接电连接到移位寄存单元20的输出端，即整个驱动单元的输出端。

[0058]如图3A和图3B所示，本发明实施例提供的驱动电路中第一至第十四晶体管Tl〜T14均为PMOS管，第一电位Vl为低电平电位，第二电位V2为高电平电位。在本发明的其他实施例中，移位寄存单元20、扫描控制单元30和栅极全开单元40采用的电路结构还可以为其他结构，也可采用NMOS管，或者同时具有PMOS管和NMOS管(S卩CMOS结构)。

[0059]图4为图3A和图3B所示电路的时序图，包括驱动阶段SI和放电阶段S2，其中:

[0060] 驱动阶段S1:为第一时钟控制端CKl、第二时钟控制端CK2、第三时钟控制端CK3和第四时钟控制端CK4分别接入第一时钟信号、第二时钟信号、第三时钟信号和第四时钟信号，如图4所示，第一至第四时钟信号的周期和波形相同，仅依次平移了延迟时间T，即第二时钟信号为第一时钟信号平移了延迟时间T，第三时钟信号为第二时钟信号平移了延迟时间T;第四时钟信号为第三时钟信号平移了延迟时间T。

[0061]在驱动阶段SI时，以第一选择控制端U2D接入低电平信号、第二选择控制端D2U接入高电平信号，即将第一信号输入端INl的信号接入移位寄存单元20的触发信号端IN时为例，进行说明。在本发明提供的其他实施例，也可让第一选择控制端U2D接入高电平信号、第二选择控制端D2U接入低电平信号，即将第二信号输入端IN2的信号接入移位寄存单元20的触发信号端IN。

[0062]请继续参考图3A、图3B和图4，在第一个T时间，即第二时钟信号为低电平，第一、第三、第四时钟信号为高电平，触发信号端IN接入高电平时，第四晶体管T4打开，将第一电位Vl接入的低电平接入Q点，打开第二晶体管T2和第七晶体管T7，将第二电位V2接入的高电平接入P点且输出端OUT输出高电平，驱动电路处于重置阶段，第一电容Cl充电。

[0063]在第二个T时间，即第三时钟信号为低电平，第一、第二、第四时钟信号为高电平，触发信号端IN接入低电平时，第一晶体管Tl和第十二晶体管T12打开，第一晶体管Tl将触发信号端IN接入的低电平接入P点，由于第一时钟信号为高电平，第十三晶体管T13关闭，栅极全开单元40不影响移位寄存单元20的触发信号端IN的输入。第五晶体管T5持续开启，将P点的低电平信号传输至第六晶体过T6的栅极以开启第六晶体管T6，移位寄存单元20的输出端输出第一时钟信号的高电平信号，第二电容C2充电。

[0064]在第三个T时间，即第四时钟信号为低电平，第一、第二、第三时钟信号为高电平，触发信号端IN接入高电平，第一晶体管Tl关闭，P点电位保持在低电平，第五晶体管T5持续开启，将P点的低电平信号传输至第六晶体过T6的栅极以开启第六晶体管T6，移位寄存单元20的输出端输出第一时钟信号的高电平信号。

[0065]在第四个T时间，即第一时钟信号为低电平，第二、第三、第四时钟信号为高电平，触发信号端IN接入高电平时，第一晶体管Tl和第四晶体管Τ4均关闭，第二电容C2放电以打开第六晶体管Τ6且P点保持低电平，第七晶体管Τ7关闭，输出端OUT输出第一时钟信号的低电平，即移位寄存单元20将触发信号端接入的低电平信号平移了 2Τ时间输出。

[0066]请继续参考图4，当驱动电路处于放电阶段S2时，为第一至第四时钟控制端接入低电平信号，第一选择控制端U2D和第二选择控制端D2U均接入高电平信号。此时，扫描控制单元30接入的第一信号输入端ΙΝ1、第二信号输入端ΙΝ2、第二时钟控制端CK2和第四时钟控制端CK4的信号均不接入移位寄存单元20，第一时钟控制端和第三时钟控制端接入的低电平打开第十二晶体管Τ12和第十三晶体管Τ13，第一电位Vl的低电平电位接入移位寄存单元20并开启第六晶体管Τ6;第十四晶体管Τ14开启，将第二电位V2的高电平电位接入第四晶体管Τ4的栅极以关闭第四晶体管。此时第一时钟控制端接入的低电平信号从移位寄存单元的输出端OUT持续输出。

[0067]本发明实施例还提供另一种驱动电路的电路图，如图5所示，包括沿第一方向逐级连接的多个驱动单元Ρ1、Ρ2和Ρ3。各级驱动单元Ρ1、Ρ2和Ρ3的输出端、第一信号输入端和第二信号输入端的连接方式如下:沿第一方向的前一级驱动单元的输出端电连接后一级驱动单元的第一信号输入端，如沿第一方向的第一级驱动单元Pl的输出端Pl-OUT电连接第二级驱动单元Ρ2的第一信号输入端Ρ2-ΙΝ1，第二级驱动单元Ρ2的输出端P2-0UT电连接第三级驱动单元Ρ3的第一信号输入端Ρ3-ΙΝ1;沿第一方向的前一级驱动单元的第二信号输入端电连接后一级驱动单元的输出端，如沿第一方向的第一级驱动单元Pl的第二信号输入端Ρ1-ΙΝ2电连接第二级驱动单元Ρ2的输出端P2-0UT，第二级驱动单元Ρ2的第二信号输入端Ρ2-ΙΝ2电连接第三级驱动单元Ρ3的输出端P3-0UT。

[0068]而各级的时钟控制端连接方式如下:沿第一方向的前一级驱动单元的第一时钟控制端电连接后一级驱动单元的第三时钟控制端，即第一级驱动单元Pl的第一时钟控制端CKl电连接第二级驱动单元Ρ2的第三时钟控制端CK3，第二级驱动单元Ρ2的第一时钟控制端CKl电连接第三级驱动单元Ρ3的第三时钟控制端CK3;沿第一方向的前一级驱动单元的第二时钟控制端电连接后一级驱动单元的第四时钟控制端；即第一级驱动单元Pl的第二时钟控制端CK2电连接第二级驱动单元Ρ2的第四时钟控制端CK4，第二级驱动单元Ρ2的第二时钟控制端CK2电连接第三级驱动单元Ρ3的第四时钟控制端CK4;沿所述第一方向的前一级驱动单元的第三时钟控制端电连接后一级驱动单元的第一时钟控制端，即第一级驱动单元Pl的第三时钟控制端CK3电连接第二级驱动单元Ρ2的第一时钟控制端CKl，第二级驱动单元Ρ2的第三时钟控制端CK3电连接第三级驱动单元Ρ3的第一时钟控制端CKl;沿第一方向的前一级驱动单元的第四时钟控制端电连接后一级驱动单元的第二时钟控制端，即第一级驱动单元Pl的第四时钟控制端CK4电连接第二级驱动单元Ρ2的第二时钟控制端CK2，第二级驱动单元Ρ2的第四时钟控制端CK4电连接第三级驱动单元Ρ3的第二时钟控制端CK2。也就是每个驱动单元的第一时钟控制端CKl电连接相邻的驱动单元的第三时钟控制端CK3，每个驱动单元的第二时钟控制端CK2电连接相邻的驱动单元的第四时钟控制端CK4。

[0069]请参考图3Α、图3Β和图5，扫描控制单元控制驱动电路沿第一方向或第二方向驱动，所述第二方向为所述第一方向的反方向，其中:

[0070]沿第一方向驱动时，扫描控制单元30的第一信号输出端Cl输出第一信号输入端INl接入的信号，沿第一方向的首个扫描控制单元30的第一信号输入端接入初始信号，即第一级驱动单元Pl的第一信号输入端Pl-1Nl接入初始信号STV1，扫描控制单元30的第二信号输出端C2输出第二时钟控制端触CK2接入的信号；

[0071]沿第二方向驱动时，扫描控制单元30的第一信号输出端Cl输出第二信号输入端IN2接入的信号，沿第二方向的首个扫描控制单元30的第二信号输入端接入初始信号，即第三级驱动单元P3的第二信号输入端P3-1N2输入初始信号STV2，扫描控制单元30的第二信号输出端C2输出第四时钟控制端CK4接入的信号。

[0072]在驱动阶段SI，可以为沿第一方向或第二方向的首个驱动单元的第一时钟控制端至第四时钟控制端分别提供第一时钟信号至第四时钟信号。在放电阶段，为第一时钟控制和第三时钟控制端接入低电平信号，为第一选择控制端和第二选择控制端接入高电平信号。图6示出了图5中的驱动电路沿第一方向驱动的时序图，即为第一级驱动单元Pl的第一时钟控制端CKl至第四时钟控制端CK4分别提供第一时钟信号至第四时钟信号。如图6所示，第一至第四时钟信号的周期和波形相同，仅依次平移了延迟时间T，即第二时钟信号为第一时钟信号平移了延迟时间T，第三时钟信号为第二时钟信号平移了延迟时间T;第四时钟信号为第三时钟信号平移了延迟时间T。

[0073]在驱动阶段SI时，第一选择控制端U2D接入低电平信号、第二选择控制端D2U接入高电平信号，第一级驱动单元Pl将其第一信号输入端Pl-1Nl接入的STVl的信号平移了2T时间输出，第二级驱动单元P2将其第一级驱动单元Pl输出的信号同样平移了2T时间输出，第三级驱动单元P3将其第二级驱动单元P2输出的信号依然平移了2T时间输出，即将沿第一方向的后一级驱动单元都将提供给第一信号输入端INl的信号平移2T时间输出。

[0074]在本发明提供的其他实施例，也可让第一选择控制端U2D接入高电平信号、第二选择控制端D2U接入低电平信号，即将第二信号输入端IN2的信号接入移位寄存单元20的触发信号端IN。第三级驱动单元P3将其第二信号输入端P3-1N2接入的STV2的信号平移了 2T时间输出，第二级驱动单元P2将第三级驱动单元P3输出的信号同样平移2T时间输出，第一级驱动单元Pl将其第二级驱动单元P2输出的信号平移2T时间输出，即将沿第二方向的后一级驱动单元都将提供给第一信号输入端IN2的信号平移2T时间输出，从而实现沿第二方向的驱动。

[0075]在放电阶段S2时，与前述驱动电路的时序类似，为第一至第四时钟控制端接入低电平信号，第一选择控制端U2D和第二选择控制端D2U均接入高电平信号。此时，扫描控制单元30接入的第一信号输入端IN1、第二信号输入端IN2、第二时钟控制端CK2和第四时钟控制端CK4的信号均不接入移位寄存单元20，第一时钟控制端和第三时钟控制端接入的低电平打开第十二晶体管T12和第十三晶体管T13，第一电位Vl的低电平电位接入移位寄存单元20并开启第六晶体管T6;第十四晶体管T14开启，将第二电位V2的高电平电位接入第四晶体管T4的栅极以关闭第四晶体管。此时第一时钟控制端接入的低电平信号从移位寄存单元的输出端OUT持续输出。

[0076]本发明实施例还提供一种阵列基板100，如图7所示，包括栅极线110、数据线120以及设置在栅极线110和数据线120相交处呈阵列排布的像素区域130，阵列基板100至少设置一个驱动电路。

[0077]请继续参考图7，阵列基板100设置两个驱动电路，分别为第一驱动电路140a和第二驱动电路140b，栅极线110包括第一栅极线IlOa和第二栅极线110b，第一驱动电路140a中移位寄存单元的的各输出端电连接第一栅极线IlOa;第二驱动电路140b中移位寄存单元的的各输出端电连接第二栅极线110b。

[0078]进一步，第一栅极线IlOa为沿第一方向排列的奇数行栅极线，第二栅极线IlOb为沿第一方向排列的偶数行栅极线。

[0079]本发明实施例还提供一种阵列基板，如图8所示，包括第一时钟信号线CL1、第二时钟信号线CL2、第三时钟信号线CL3和第四时钟信号线CL4、栅极线110、数据线120以及设置在栅极线110和数据线120相交处呈阵列排布的像素区域130，阵列基板设置两个驱动电路分别为第一驱动电路140a和第二驱动电路140b，第一驱动电路140a包括多个驱动单元L1、L2和L3，第二驱动电路140b包括多个驱动单元Rl、R2和R3，沿所述第一方向:

[0080] 第一时钟信号线CLl电连接第一驱动电路140a的奇数级驱动单元的第一时钟控制端CK1、第一驱动电路140a的偶数级驱动单元的第三时钟控制端CK3、第二驱动电路140b的奇数级驱动单元的第四时钟控制端CK4以及第二驱动电路140b的偶数级驱动单元的第二时钟控制端CK2。即第一时钟信号线CLl与驱动单元LI和驱动单元L3的第一时钟控制端CKl、驱动单元L2的第三时钟控制端CK3、驱动单元Rl和驱动单元R3的第四时钟控制端CK4、驱动单元R2的第二时钟控制端CK2电连接。

[0081]第二时钟信号线CL2电连接第一驱动电路140a的奇数级驱动单元的第二时钟控制端CK2、第一驱动电路140a的偶数级驱动单元的第四时钟控制端CK4、第二驱动电路140b的奇数级驱动单元的第一时钟控制端CKl以及第二驱动电路140b的偶数级驱动单元的第三时钟控制端CK3。即第二时钟信号线CL2与驱动单元LI和驱动单元L3的第二时钟控制端CK2、驱动单元L2的第四时钟控制端CK4、驱动单元Rl和驱动单元R3的第一时钟控制端CK1、驱动单元R2的第三时钟控制端CK3电连接。

[0082]第三时钟信号线CL3电连接第一驱动电路140a的奇数级驱动单元的第三时钟控制端CK3、第一驱动电路140a的偶数级驱动单元的第一时钟控制端CKl、第二驱动电路140b的奇数级驱动单元的第二时钟控制端CK2以及第二驱动电路140b的偶数级驱动单元的第四时钟控制端CK4。即第三时钟信号线CL3与驱动单元LI和驱动单元L3的第三时钟控制端CK3、驱动单元L2的第一时钟控制端CK1、驱动单元Rl和驱动单元R3的第二时钟控制端CK2、驱动单元R2的第四时钟控制端CK4电连接。

[0083]第四时钟信号线电CL4连接第一驱动电路140a的奇数级驱动单元的第四时钟控制端CK4、第一驱动电路140a的偶数级驱动单元的第二时钟控制端CK2、第二驱动电路140b的奇数级驱动单元的第三时钟控制端CK3以及第二驱动电路140b的偶数级驱动单元的第一时钟控制端CKl。即第四时钟信号线CL4与驱动单元LI和驱动单元L3的第四时钟控制端CK4、驱动单元L2的第二时钟控制端CK2、驱动单元Rl和驱动单元R3的第三时钟控制端CK3、驱动单元R2的第一时钟控制端CKl电连接。

[0084]也就是说，第一驱动电路140a与第二驱动电路140b各自内部的每个驱动单元的第一时钟控制端CKl与相邻驱动单元的第三时钟控制端CK3电连接，每个驱动单元的第二时钟控制端CK2与相邻驱动单元的第四时钟控制端CK4电连接。

[0085] 对于第一驱动电路140a，第一时钟信号线CLl与沿第一方向的首个驱动单元即驱动单元LI的第一时钟控制端CKl电连接，第二时钟信号线CL2与驱动单元LI的第二时钟控制端CK2电连接，第三时钟信号线CL3与驱动单元LI的第三时钟控制端CK3电连接，第四时钟信号线CL4与驱动单元LI的第四时钟控制端CK4电连接。

[0086] 对于第二驱动电路140b，第一时钟信号线CLl与沿第一方向的首个驱动单元即驱动单元Rl的第四时钟控制端CK4电连接，第二时钟信号线CL2与驱动单元Rl的第一时钟控制端CKl电连接，第三时钟信号线CL3与驱动单元Rl的第二时钟控制端CK2电连接，第四时钟信号线CL4与驱动单元Rl的第三时钟控制端CK3电连接。

[0087] 这样第二驱动电路140b沿第一方向的首个驱动单元Rl比第一驱动单路140a沿第一方向的首个驱动单元LI的对应时钟控制端的时序都平移了延迟时间T，因此第二驱动电路140b沿第一方向的首个驱动单元Rl的输出比第一驱动单路140a沿第一方向的首个驱动单元LI也延迟了延迟时间T，这样当第一驱动电路140a与第二驱动电路140b的各驱动单元交替排列时，沿第一方向的后一行栅极线接入的低电平也比前一行栅极线延迟了延迟时间T，即可实现栅极线的逐行驱动。

[0088]阵列基板的工作状态也包括驱动阶段SI和放电阶段S2，仍以沿第一方向扫描为例，其中:

[0089]驱动阶段S1:为第一时钟信号线CLl、第二时钟信号线CL2、第三时钟信号线CL3和第四时钟信号线CL4分别接入第一时钟信号、第二时钟信号、第三时钟信号和第四时钟信号，第一至第四时钟信号的周期和波形相同，第i + Ι时钟信号与第i时钟信号具有延迟时间T，i小于4的正整数，即如图9所示，第一至第四时钟信号的周期和波形相同，仅依次平移了延迟时间T，即第二时钟信号为第一时钟信号平移了延迟时间T，第三时钟信号为第二时钟信号平移了延迟时间T;第四时钟信号为第三时钟信号平移了延迟时间T。根据前述对驱动单元以及驱动电路的描述，可以得知，第一驱动电路140a各级的输出延迟两倍的延迟时间2T，第二驱动电路140b的各级输出也延迟两倍的延迟时间2T，第二驱动电路140b的各级输出比对应的第一驱动电路140a各级的输出延迟了延迟时间T。第一驱动电路140a的首个驱动单元LI和第二驱动电路140b的首个驱动单元Rl都需要加入各自的初始输入信号STVLl和STVRl，这两个信号可以通过一条STV线给出，即如图9所示给一个低电平宽度为2T的STV信号;也可分别给第一初始输入信号STVLl和第二初始输入信号STVRl，其低电平宽度都为T，第二初始输入信号STVRl比第一初始输入信号STVLl延迟T时间。

[0090] 在放电阶段，第一驱动电路140a和第二驱动电路140b中各级驱动单元的第一时钟控制端CKl与第三时钟控制端CK3需接入低电平信号，对于第一驱动电路140a，其第一时钟控制端CKl与第三时钟控制端CK3由第一时钟信号线CLl和第三时钟信号线CL3提供;对于第二驱动电路140b，其第一时钟控制端CKl与第三时钟控制端CK3由第二时钟信号线CL2和第四时钟信号线CL4提供；因此在放电阶段，需要给第一时钟信号线至第四时钟信号线CLl〜CL4均施加低电平信号，且U2D、D2U信号线需施加高电平信号。由前述对驱动单元以及驱动电路的描述，此时各级驱动单元均持续输出低电平信号至对应的栅极线。

[0091]本发明上述实施例的驱动阶段以及放电阶段均以低电平开启为例，即阵列基板中的开关器件为低电平开启的开关器件，本发明的其他实施例也可使驱动阶段以及放电阶段的开启电平设置为高电平，即对应的阵列基板中的开关器件为高电平开启的开关器件，对于晶体管和电路的简单变化依然在本发明实施例的保护范围之内。

[0092]本发明实施例提供的阵列基板，至少一个驱动电路可同时输出驱动信号，执行放电操作，特别是在交错式驱动的阵列基板中，可让左右两侧的驱动电路同时控制对应的晶体管打开。且本发明实施例提供的阵列基板不需要增加额外的控制线或额外的时钟信号，将面板驱动简单化，解决了画面残影和画面抖动的问题。

[0093]本发明还提供一种显示装置，包括本发明实施例提供的阵列基板和与阵列基板相对设置的对置基板。如图10所不，显不装置300包括阵列基板100和对置基板200。对置基板200可以为彩膜基板、玻璃盖板、柔性面板等，显示装置300可以为液晶显示装置或有机发光显示装置等。

[0094]需要说明的是，以上实施例可以互相借鉴、综合使用。本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (16)

1.一种驱动电路，包括移位寄存单元、扫描控制单元和栅极全开单元，所述驱动电路的工作状态包括驱动阶段和放电阶段，其中: 在所述驱动阶段，所述扫描控制单元控制所述移位寄存单元沿第一方向或沿第二方向依次输出多个驱动信号，所述第一方向与所述第二方向互为反方向； 在所述放电阶段，所述栅极全开单元控制所述移位寄存单元同时输出多个驱动信号； 所述移位寄存单元、所述扫描控制单元和所述栅极全开单元的个数相等； 包括多个驱动单元，每个所述驱动单元包括一个所述移位寄存单元、一个所述扫描控制单元和一个所述栅极全开单元； 所述驱动单元还包括第一至第四时钟控制端，第一信号输入端、第二信号输入端和输出端，其中， 所述扫描控制单元包括第一信号输出端、第二信号输出端，所述扫描控制单元控制所述第一信号输出端输出第一信号输入端或第二信号输入端接入的信号、控制所述第二信号输出端输出第二时钟控制端或第四时钟控制端接入的信号； 所述移位寄存单元包括触发信号端和复位信号端，所述触发信号端电连接所述扫描控制单元的第一信号输出端，所述复位信号端电连接所述扫描控制单元的第二信号输出端；所述栅极全开单元包括第一放电控制端和第二放电控制端，所述第一放电控制端电连接所述第一时钟控制端，所述第二放电控制端电连接所述第三时钟控制端。
2.如权利要求1所述的驱动电路，其特征在于，所述移位寄存单元包括第一至第七晶体管、第一电容、第二电容、第一电位和第二电位，其中， 所述第一晶体管的栅极电连接所述第三时钟控制端，所述第一晶体管的第一极电连接所述扫描控制单元的第一信号输出端，所述第一晶体管的第二极电连接所述第二晶体管的第二极； 所述第二晶体管的栅极电连接所述第三晶体管的第二极，所述第二晶体管的第一极电连接所述第三晶体管的第一极； 所述第三晶体管的栅极电连接所述第一晶体管的第二极； 所述第四晶体管的栅极电连接所述扫描控制单元的第二信号输出端，所述第四晶体管的第一极电连接所述第一电位，所述第四晶体管的第二极电连接所述第三晶体管的第二极； 所述第五晶体管的栅极电连接所述第一电位，所述第五晶体管的第一极电连接所述第一晶体管的第二极，所述第五晶体管的第二极电连接所述第六晶体管的栅极； 所述第六晶体管的第一极电连接所述第一时钟控制端，所述第六晶体管的第二极电连接所述移位寄存单元的输出端； 所述第七晶体管的栅极电连接所述第三晶体管的第二极，所述第七晶体管的第一极电连接所述第二电位，所述第七晶体管的第二极电连接所述移位寄存单元的输出端； 所述第一电容的第一极电连接所述第二电位，所述第一电容的第二极电连接所述第三晶体管的第二极； 所述第二电容的第一极电连接所述第五晶体管的第二极，所述第二电容的第二极电连接所述移位寄存单元的输出端。
3.如权利要求2所述的驱动电路，其特征在于，所述扫描控制单元还包括第八至第十一晶体管、第一选择控制端和第二选择控制端，其中: 所述第八晶体管的栅极电连接所述第二选择控制端，所述第八晶体管的第一极电连接所述第二信号输入端，所述第八晶体管的第二极电连接所述扫描控制单元的第一信号输出端； 所述第九晶体管的栅极电连接所述第一选择控制端，所述第九晶体管的第一极电连接所述第一信号输入端，所述第九晶体管的第二极电连接所述扫描控制单元的第一信号输出端； 所述第十晶体管的栅极电连接所述第二选择控制端，所述第十晶体管的第一极电连接所述第四时钟控制端，所述第十晶体管的第二极电连接所述扫描控制单元的第二信号输出端； 所述第十一晶体管的栅极电连接所述第一选择控制端，所述第十一晶体管的第一极电连接所述第二时钟控制端，所述第十一晶体管的第二极电连接所述扫描控制单元的第二信号输出端。
4.如权利要求3所述的驱动电路，其特征在于，所述栅极全开单元还包括第十二至第十四晶体管，其中: 所述第十二晶体管的栅极电连接所述第三时钟控制端，所述第十二晶体管的第一极电连接所述第十三晶体管的第二极，所述第十二晶体管的第二极电连接所述第一晶体管的第一极或者所述第一晶体管的第二极； 所述第十三晶体管的栅极电连接所述第一时钟控制端，所述第十三晶体管的第一极电连接所述第一电位； 所述第十四晶体管的栅极电连接所述第一时钟控制端，所述第十四晶体管的第一极电连接所述第二电位，所述第十四晶体管的第二极电连接所述扫描控制单元的第二信号输出端。
5.如权利要求4所述的驱动电路，其特征在于，所述第一至第十四晶体管均为PMOS管，所述第一电位为低电平电位，所述第二电位为高电平电位。
6.如权利要求1所述的驱动电路，其特征在于，所述驱动单元沿所述第一方向级联，每个所述驱动单元输出一个驱动信号； 沿所述第一方向的前一级所述驱动单元的输出端电连接后一级所述驱动单元第一信号输入端，沿所述第一方向的前一级所述驱动单元的第二信号输入端电连接后一级所述驱动单元的输出端； 沿所述第一方向的前一级所述驱动单元的第一时钟控制端电连接后一级所述驱动单元的第三时钟控制端，沿所述第一方向的前一级所述驱动单元的第二时钟控制端电连接后一级所述驱动单元的第四时钟控制端，沿所述第一方向的前一级所述驱动单元的第三时钟控制端电连接后一级所述驱动单元的第一时钟控制端，沿所述第一方向的前一级所述驱动单元的第四时钟控制端电连接后一级所述驱动单元的第二时钟控制端。
7.如权利要求6所述的驱动电路，其特征在于， 沿所述第一方向驱动时，所述扫描控制单元的第一信号输出端输出所述第一信号输入端接入的信号，沿所述第一方向的首个扫描控制单元的所述第一信号输入端接入初始信号，所述扫描控制单元的第二信号输出端输出所述第二时钟控制端接入的信号;或者， 沿所述第二方向驱动时，所述扫描控制单元的第一信号输出端输出所述第二信号输入端接入的信号，沿所述第二方向的首个扫描控制单元的所述第二信号输入端接入初始信号，所述扫描控制单元的第二信号输出端输出所述第四时钟控制端接入的信号。
8.如权利要求7所述的驱动电路，其特征在于，所述扫描控制单元还包括第一选择控制端和第二选择控制端； 在所述驱动阶段，为沿所述第一方向或所述第二方向的首个所述驱动单元的第一时钟控制端至第四时钟控制端分别提供第一时钟信号至第四时钟信号； 在所述放电阶段，为所述第一时钟控制端和所述第三时钟控制端接入低电平信号，为所述第一选择控制端和所述第二选择控制端接入高电平信号。
9.如权利要求8所述的驱动电路，其特征在于，所述第一至第四时钟信号的周期和波形相同，第i+Ι时钟信号与第i时钟信号具有延迟时间T，i小于4的正整数。
10.如权利要求9所述的驱动电路，其特征在于，所述移位寄存单元在所述驱动阶段将所述第一信号输入端或所述第二信号输入端接入的信号平移两倍的延迟时间T后输出。
11.一种阵列基板，包括栅极线、数据线以及设置在所述栅极线和所述数据线相交处呈阵列排布的像素区域，所述阵列基板至少设置一个如权利要求1-7任一项所述的驱动电路。
12.如权利要求11所述的阵列基板，其特征在于，所述阵列基板设置两个所述驱动电路，分别为第一驱动电路和第二驱动电路，所述栅极线包括第一栅极线和第二栅极线，其中: 所述第一驱动电路的移位寄存单元的输出端电连接所述第一栅极线； 所述第二驱动电路的移位寄存单元的输出端电连接所述第二栅极线。
13.如权利要求12所述的阵列基板，其特征在于，所述第一栅极线为沿所述第一方向排列的奇数行栅极线，所述第二栅极线为沿所述第一方向排列的偶数行栅极线。
14.一种阵列基板，包括第一至第四时钟信号线、栅极线、数据线以及设置在所述栅极线和所述数据线相交处呈阵列排布的像素区域，所述阵列基板设置两个如权利要求1-7任一项所述的驱动电路，分别为第一驱动电路和第二驱动电路，沿所述第一方向: 所述第一时钟信号线电连接所述第一驱动电路的奇数级驱动单元的第一时钟控制端、所述第一驱动电路的偶数级驱动单元的第三时钟控制端、所述第二驱动电路的奇数级驱动单元的第四时钟控制端以及所述第二驱动电路的偶数级驱动单元的第二时钟控制端； 所述第二时钟信号线电连接所述第一驱动电路的奇数级驱动单元的第二时钟控制端、所述第一驱动电路的偶数级驱动单元的第四时钟控制端、所述第二驱动电路的奇数级驱动单元的第一时钟控制端以及所述第二驱动电路的偶数级驱动单元的第三时钟控制端； 所述第三时钟信号线电连接所述第一驱动电路的奇数级驱动单元的第三时钟控制端、所述第一驱动电路的偶数级驱动单元的第一时钟控制端、所述第二驱动电路的奇数级驱动单元的第二时钟控制端以及所述第二驱动电路的偶数级驱动单元的第四时钟控制端； 所述第四时钟信号线电连接所述第一驱动电路的奇数级驱动单元的第四时钟控制端、所述第一驱动电路的偶数级驱动单元的第二时钟控制端、所述第二驱动电路的奇数级驱动单元的第三时钟控制端以及所述第二驱动电路的偶数级驱动单元的第一时钟控制端。
15.如权利要求14所述的阵列基板，其特征在于，所述扫描控制单元还包括第一选择控制端和第二选择控制端； 在所述驱动阶段，为所述第一时钟信号线、所述第二时钟信号线、所述第三时钟信号线和所述第四时钟信号线分别接入第一时钟信号、第二时钟信号、第三时钟信号和第四时钟信号，所述第一至第四时钟信号的周期和波形相同，第i+Ι时钟信号与第i时钟信号具有延迟时间T，i小于4的正整数； 在所述放电阶段，为第一至第四时钟信号线接入低电平信号，为所述第一选择控制端和所述第二选择控制端接入高电平信号。
16.—种显示装置，包括如权利要求11或14所述的阵列基板和与所述阵列基板相对设置的对置基板。
CN201410836186.4A 2014-12-30 2014-12-30 一种驱动电路、阵列基板及显示装置 CN104575353B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410836186.4A CN104575353B (zh) 2014-12-30 2014-12-30 一种驱动电路、阵列基板及显示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201410836186.4A CN104575353B (zh) 2014-12-30 2014-12-30 一种驱动电路、阵列基板及显示装置
US14/853,803 US9875708B2 (en) 2014-12-30 2015-09-14 Driving circuit, array substrate and display apparatus
DE102015219935.5A DE102015219935A1 (de) 2014-12-30 2015-10-14 Treiberschaltung, Arraysubstrat und Anzeigevorrichtung

Publications (2)

Publication Number Publication Date
CN104575353A CN104575353A (zh) 2015-04-29
CN104575353B true CN104575353B (zh) 2017-02-22

Family

ID=53091282

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410836186.4A CN104575353B (zh) 2014-12-30 2014-12-30 一种驱动电路、阵列基板及显示装置

Country Status (3)

Country Link
US (1) US9875708B2 (zh)
CN (1) CN104575353B (zh)
DE (1) DE102015219935A1 (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9626928B2 (en) * 2014-12-31 2017-04-18 Shenzhen China Star Optoelectronics Technology Co., Ltd. Liquid crystal display device comprising gate driver on array circuit
KR20160084928A (ko) * 2015-01-06 2016-07-15 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN105047120B (zh) * 2015-06-30 2019-01-18 上海天马微电子有限公司 一种栅极驱动电路及其驱动方法、显示装置
CN105261320B (zh) * 2015-07-22 2018-11-30 京东方科技集团股份有限公司 Goa单元驱动电路及其驱动方法、显示面板及显示装置
CN105047151B (zh) * 2015-08-04 2018-06-22 深圳市华星光电技术有限公司 一种扫描驱动电路
CN105096861B (zh) * 2015-08-04 2017-12-22 武汉华星光电技术有限公司 一种扫描驱动电路
CN105047158B (zh) * 2015-08-21 2017-11-10 深圳市华星光电技术有限公司 一种goa电路及液晶显示器
CN105047159B (zh) * 2015-08-24 2017-11-10 深圳市华星光电技术有限公司 一种goa电路及液晶显示器
KR20170026760A (ko) * 2015-08-27 2017-03-09 삼성디스플레이 주식회사 주사 구동부
CN105161063B (zh) * 2015-09-14 2018-05-11 深圳市华星光电技术有限公司 一种液晶显示装置的栅极驱动电路
CN105185333B (zh) * 2015-09-14 2018-05-11 深圳市华星光电技术有限公司 一种液晶显示装置的栅极驱动电路
CN105118462B (zh) * 2015-09-21 2018-09-18 深圳市华星光电技术有限公司 扫描驱动电路及具有该电路的液晶显示装置
US9824658B2 (en) * 2015-09-22 2017-11-21 Shenzhen China Star Optoelectronics Technology Co., Ltd GOA circuit and liquid crystal display device
CN105118464B (zh) * 2015-09-23 2018-01-26 深圳市华星光电技术有限公司 一种goa电路及其驱动方法、液晶显示器
CN105118465B (zh) * 2015-09-23 2018-01-30 深圳市华星光电技术有限公司 一种goa电路及其驱动方法、液晶显示器
CN105139796B (zh) * 2015-09-23 2018-03-09 深圳市华星光电技术有限公司 一种goa电路、显示装置和goa电路的驱动方法
CN105096903B (zh) * 2015-09-28 2018-05-11 深圳市华星光电技术有限公司 一种goa电路及液晶显示器
CN105489180B (zh) * 2016-01-04 2018-06-01 武汉华星光电技术有限公司 Goa电路
CN106940987A (zh) * 2016-01-04 2017-07-11 中华映管股份有限公司 驱动器及其驱动方法
CN105469766B (zh) * 2016-01-04 2019-04-30 武汉华星光电技术有限公司 Goa电路
CN105528983B (zh) * 2016-01-25 2018-07-17 武汉华星光电技术有限公司 扫描驱动电路及具有该电路的平面显示装置
CN105575329B (zh) * 2016-03-16 2017-12-01 京东方科技集团股份有限公司 移位寄存器及驱动方法、驱动电路、阵列基板及显示装置
CN108074527A (zh) * 2016-11-17 2018-05-25 上海和辉光电有限公司 一种双向扫描驱动电路、工作方法及显示装置
CN106448552B (zh) * 2016-11-29 2018-11-23 京东方科技集团股份有限公司 显示基板、显示装置及显示控制方法
CN206388486U (zh) * 2017-01-22 2017-08-08 京东方科技集团股份有限公司 移位寄存器电路、goa电路和显示装置
CN106847190B (zh) * 2017-03-31 2020-02-14 信利（惠州）智能显示有限公司 像素充电电路及其驱动方法、有机发光显示装置
CN107134268B (zh) * 2017-07-03 2019-04-05 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路及驱动方法和液晶显示器
CN107767833A (zh) * 2017-11-17 2018-03-06 武汉华星光电技术有限公司 一种goa电路
CN108346405B (zh) * 2018-03-30 2020-08-11 厦门天马微电子有限公司 移位寄存器单元、栅极驱动电路、显示面板及显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4501048B2 (ja) * 2000-12-28 2010-07-14 カシオ計算機株式会社 シフトレジスタ回路及びその駆動制御方法並びに表示駆動装置、読取駆動装置
CN1845233A (zh) 2005-04-06 2006-10-11 中华映管股份有限公司 液晶显示器以及改善其残影现象的方法
KR20080064928A (ko) 2007-01-06 2008-07-10 삼성전자주식회사 액정 표시 장치 및 액정 표시 장치의 잔상 제거 방법
GB2452278A (en) * 2007-08-30 2009-03-04 Sharp Kk A scan pulse shift register for an active matrix LCD display
CN101868833B (zh) * 2007-12-27 2013-03-13 夏普株式会社 移位寄存器和显示装置
KR101341005B1 (ko) * 2008-12-19 2013-12-13 엘지디스플레이 주식회사 쉬프트 레지스터
JP5409329B2 (ja) * 2009-12-21 2014-02-05 三菱電機株式会社 画像表示装置
KR101925993B1 (ko) 2011-12-13 2018-12-07 엘지디스플레이 주식회사 방전회로를 포함하는 액정표시장치 및 액정표시장치 구동방법
US9269318B2 (en) * 2012-03-30 2016-02-23 Sharp Kabushiki Kaisha Display device
CN103714792B (zh) * 2013-12-20 2015-11-11 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及显示装置

Also Published As

Publication number Publication date
US20160189586A1 (en) 2016-06-30
DE102015219935A1 (de) 2016-06-30
US9875708B2 (en) 2018-01-23
CN104575353A (zh) 2015-04-29

Similar Documents

Publication Publication Date Title
US9733758B2 (en) Array substrate, touch display device, and driving method of the touch display device
US9733759B2 (en) Driving circuit, array substrate, touch display device, and driving method of the touch display device
CN104700795B (zh) 具有分部面板的显示装置及其驱动方法
CN104700806B (zh) 一种移位寄存器、栅极驱动电路、显示面板及显示装置
CN103730094B (zh) Goa电路结构
CN104795041B (zh) 一种阵列基板的驱动方法、阵列基板、显示面板和显示装置
CN104700814B (zh) 移位寄存器单元、栅极驱动装置以及显示装置
CN103823589B (zh) 一种触摸电路及驱动方法、触摸显示装置
CN106157923B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN102682727B (zh) 移位寄存器单元、移位寄存器电路、阵列基板及显示器件
CN105405406B (zh) 栅极驱动电路和使用栅极驱动电路的显示器
CN104808862B (zh) 阵列基板、触控显示面板和阵列基板的驱动方法
CN102598145B (zh) 移位寄存器以及具备它的扫描信号线驱动电路和显示装置
JP5253434B2 (ja) 表示装置の駆動装置
CN102654969B (zh) 移位寄存器单元、移位寄存器电路、阵列基板及显示器件
CN106128347B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
KR100796137B1 (ko) 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치
CN103280200B (zh) 移位寄存器单元、栅极驱动电路与显示器件
JP4713246B2 (ja) 液晶表示素子
TWI295793B (en) Display device and driving device
CN102237031B (zh) 选通移位寄存器和使用该选通移位寄存器的显示装置
US9087596B2 (en) Gate driving circuit on array applied to charge sharing pixel
EP3611720A1 (en) Shift register unit, gate driving circuit, and driving method
CN102881248B (zh) 栅极驱动电路及其驱动方法和显示装置
TWI413055B (zh) A scanning signal line driving circuit and a display device provided with the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant