KR20220169286A - 셀 매트릭스를 포함하는 디스플레이 장치 - Google Patents

셀 매트릭스를 포함하는 디스플레이 장치 Download PDF

Info

Publication number
KR20220169286A
KR20220169286A KR1020210079519A KR20210079519A KR20220169286A KR 20220169286 A KR20220169286 A KR 20220169286A KR 1020210079519 A KR1020210079519 A KR 1020210079519A KR 20210079519 A KR20210079519 A KR 20210079519A KR 20220169286 A KR20220169286 A KR 20220169286A
Authority
KR
South Korea
Prior art keywords
cell
cells
line
memory
data
Prior art date
Application number
KR1020210079519A
Other languages
English (en)
Inventor
이일호
권용일
강수경
권태현
김강주
김선권
박현상
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210079519A priority Critical patent/KR20220169286A/ko
Priority to US17/748,380 priority patent/US11942024B2/en
Priority to CN202210692752.3A priority patent/CN115497427A/zh
Publication of KR20220169286A publication Critical patent/KR20220169286A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2085—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination
    • G09G3/2088—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination with use of a plurality of processors, each processor controlling a number of individual elements of the matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/03—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays
    • G09G3/035—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays for flexible display surfaces
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

디스플레이 장치는, 본 개시의 예시적 실시예에 따라, 제1 로우 라인들을 공유하는 제1 셀들이 구비된 제1 셀 라인 및 제2 로우 라인들을 공유하는 제2 셀들이 구비된 제2 셀 라인을 포함하는 셀 매트릭스, 제3 로우 라인을 공유하고, 상기 제1 및 상기 제2 셀들과 복수의 컬럼 라인들 및 복수의 연결 라인들을 통해 연결되는 여분의(redundancy) 셀들이 구비된 여분의 셀 라인을 포함하는 여분의 집적 회로 및 상기 제1 및 제2 셀 라인의 불량 셀의 포함 여부를 기반으로 상기 제1 로우 라인들, 상기 제2 로우 라인들 및 상기 제3 로우 라인을 통해 상기 제1 셀 라인 또는 상기 제2 셀 라인을 상기 여분의 셀 라인으로 대체하도록 구성된 디스플레이 구동 집적 회로(Display Driver Integrated circuit; 이하, DDI로 지칭)을 포함한다.

Description

셀 매트릭스를 포함하는 디스플레이 장치{A DISPLAY DEVICE INCLUDING A CELL MATRIX }
본 개시의 기술적 사상은 디스플레이 장치에 관한 것으로서, 자세하게는 셀 매트릭스를 포함하는 디스플레이 장치에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하는 디스플레이 장치에 대한 요구가 증가하고 있으며, 액정 디스플레이 장치(Liquid Crystal Display Device), 플라즈마 디스플레이 장치(Plasma Display Device), 유기발광 디스플레이 장치(Organic Light Emitting Display Device) 등과 같은 다양한 유형의 표시 장치가 활용되고 있다. 특히, 최근 마이크로 발광 다이오드(μLED)를 이용한 디스플레이 장치에 대한 관심이 높아지고 있다.
VR(Virtual Reality), AR(Augmented Reality), MR(Mixed Reality) 기술을 구현하기 위해 디스플레이 장치 특성 개선이 요구됨에 따라, micro LED on Silicon 또는 AMOLED on 실리콘(Silicon)의 개발이 증가하는 추세이며, 특히 고해상도를 갖는 화상을 구현하기 위하여 셀 사이즈 최소화에 대한 요구가 증가하고 있다.
본 개시의 기술적 사상은 셀 매트릭스를 포함하는 디스플레이 장치에 관한 것으로, 불량 셀을 여분의 셀로 효과적으로 대체하여 결함없는 고품질의 영상을 출력하기 위한 디스플레이 장치를 제공하는 데에 있다.
본 개시의 예시적 실시예에 따른 디스플레이 장치는, 제1 로우 라인들을 공유하는 제1 셀들이 구비된 제1 셀 라인 및 제2 로우 라인들을 공유하는 제2 셀들이 구비된 제2 셀 라인을 포함하는 셀 매트릭스, 제3 로우 라인을 공유하고, 상기 제1 및 상기 제2 셀들과 복수의 컬럼 라인들 및 복수의 연결 라인들을 통해 연결되는 여분의(redundancy) 셀들이 구비된 여분의 셀 라인을 포함하는 여분의 집적 회로 및 상기 제1 및 제2 셀 라인의 불량 셀의 포함 여부를 기반으로 상기 제1 로우 라인들, 상기 제2 로우 라인들 및 상기 제3 로우 라인을 통해 상기 제1 셀 라인 또는 상기 제2 셀 라인을 상기 여분의 셀 라인으로 대체하도록 구성된 디스플레이 구동 집적 회로(Display Driver Integrated circuit; 이하, DDI로 지칭)을 포함한다.
본 개시의 예시적 실시예에 따른 디스플레이 장치는, 제1 로우 라인들을 공유하는 제1 셀들, 상기 제1 셀들에 각각 대응하는 제1 메모리 소자들, 제2 로우 라인들을 공유하는 제2 셀들 및 상기 제2 셀들에 각각 대응하는 제2 메모리 소자들을 포함하는 셀 매트릭스 및 제3 로우 라인을 공유하고, 상기 제1 및 상기 제2 셀들과 복수의 컬럼 라인들 및 복수의 연결 라인들을 통해 연결되는 여분의 셀들이 구비된 여분의 집적 회로를 포함하며, 상기 제1 셀들 각각은, 자신과 연결된 상기 제1 메모리 소자에 저장된 값을 기반으로 자신과 연결된 상기 여분의 셀과 선택적으로 대체되도록 구성되고, 상기 제2 셀들 각각은, 자신과 연결된 상기 제2 메모리 소자에 저장된 값을 기반으로 자신과 연결된 상기 여분의 셀과 선택적으로 대체되도록 구성된 것을 특징으로 한다.
본 개시의 예시적 실시예에 따른 디스플레이 장치는, 제1 셀이 포함된 셀 매트릭스 및 상기 제1 셀과 제1 연결 라인을 통해 연결된 제1 여분의 셀이 포함된 여분의 집적 회로를 포함하고, 상기 제1 여분의 셀은, 제1 데이터를 저장하고, 출력하도록 구성된 제1 쉬프터를 포함하고, 상기 제1 셀은, 제2 데이터를 저장하고, 출력하도록 구성된 제2 쉬프터, 상기 제1 쉬프터로부터 상기 제1 연결 라인을 통해 수신된 상기 제1 데이터 및 상기 제2 데이터 중 제1 대체 선택 신호를 기반으로 어느 하나를 선택하여 출력하도록 구성된 제1 멀티플렉서, 출력 인에이블 신호를 기반으로 상기 제1 멀티플렉서의 출력 신호를 출력하도록 구성된 로직 게이트 및 상기 로직 게이트로부터 수신된 상기 제1 멀티플렉서의 출력 신호에 응답하여 발광하도록 구성된 발광 소자를 포함하는 것을 특징으로 한다.
본 개시의 예시적 실시예에 따른 디스플레이 장치는 셀 매트릭스에 포함된 불량 셀을 대체하기 위한 여분의 집적 회로를 셀 매트릭스 외부에 배치함으로써 셀 매트릭스의 셀들의 간격을 최소화하는 동시에 셀 매트릭스에서 출력되는 영상의 결함을 줄일 수 있는 효과가 있다.
본 개시의 예시적 실시예에 따른 디스플레이 장치는 셀들과 연결되고, 불량 셀 여부를 나타내는 값들이 저장된 메모리 소자들을 이용하여 불량 셀만을 타겟하여 여분의 셀로 대체할 수 있다.
본 개시의 예시적 실시예들에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 아니하며, 언급되지 아니한 다른 효과들은 이하의 기재로부터 본 개시의 예시적 실시예들이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 도출되고 이해될 수 있다. 즉, 본 개시의 예시적 실시예들을 실시함에 따른 의도하지 아니한 효과들 역시 본 개시의 예시적 실시예들로부터 당해 기술분야의 통상의 지식을 가진 자에 의해 도출될 수 있다.
도 1은 본 개시의 예시적 실시예에 따른 디스플레이 장치를 나타내는 블록도이다.
도 2는 본 개시의 예시적 실시예에 따른 디스플레이 장치를 나타내는 블록도이다.
도 3은 본 개시의 예시적 실시예에 따른 디스플레이 장치의 일 구현예를 나타내는 도면이다.
도 4는 본 개시의 예시적 실시예에 따른 디스플레이 장치의 라인 연결 구조를 설명하기 위한 도면이다.
도 5a 및 도 5b는 본 개시의 예시적 실시예에 따른 동작 방법을 설명하기 위한 도면이다.
도 6은 본 개시의 예시적 실시예에 따른 디스플레이 장치의 동작 방법을 나타내는 순서도이다.
도 7은 본 개시의 예시적 실시예에 따른 디스플레이 장치를 나타내는 블록도이다.
도 8은 본 개시의 예시적 실시예에 따른 디스플레이 장치의 일 구현예를 나타내는 도면이다.
도 9는 본 개시의 예시적 실시예에 따른 디스플레이 장치의 라인 연결 구조를 설명하기 위한 도면이다.
도 10은 본 개시의 예시적 실시예에 따른 디스플레이 장치의 동작 방법을 설명하기 위한 도면이다.
도 11은 도 7의 제1 메모리 소자의 일 구현예를 나타내는 도면이다.
도 12는 본 개시의 예시적 실시예에 따른 디스플레이 장치의 동작 방법을 나타내는 순서도이다.
도 13은 도 12의 단계 S200을 구체적으로 나타내는 순서도이다.
도 14는 본 개시의 예시적 실시예에 따른 디스플레이 장치를 나타내는 블록도이다.
도 15a 및 도 15b는 도 14의 보충 회로의 구현예를 나타내는 도면이다.
도 16은 본 개시의 예시적 실시 예에 따른 디스플레이 장치의 제조 공정을 개략적으로 나타낸 도면이다.
도 1은 본 개시의 예시적 실시예에 따른 디스플레이 장치(10)를 나타내는 블록도이다.
본 개시의 예시적 실시예에 따른 디스플레이 장치(10)는 이미지 표시 기능을 가지는 전자 장치에 탑재될 수 있다. 일 예로, 전자 장치(미도시)는 전자 장치는 스마트 폰(smartphone), 태블릿 PC(tablet personal computer), 이동 전화기(mobile phone), 화상 전화기, 전자북 리더기(e-book reader), 데스크탑 PC(desktop personal computer), 랩탑 PC(laptop personal computer), 넷북 컴퓨터(netbook computer), PDA(personal digital assistant), PMP(portable multimedia player), MP3 플레이어, 모바일 의료기기, 카메라(camera), 또는 웨어러블 장치(wearable device)(예: 전자 안경과 같은 head-mounted-device(HMD), 전자 의복, 전자 팔찌, 전자 목걸이, 전자 앱세서리(appcessory), 전자 문신, 또는 스마트 와치(smart watch))중 적어도 하나를 포함할 수 있다.
일부 실시예들에 따르면, 전자 장치는 이미지 표시 기능을 갖춘 스마트 가전 제품(smart home appliance)일 수 있다. 스마트 가전 제품은, 예들 들어, 텔레비전, DVD(digital video disk) 플레이어, 오디오, 냉장고, 에어컨, 청소기, 오븐, 전자레인지, 세탁기, 공기 청정기, 셋톱 박스(set-top box), TV 박스(예를 들면, 삼성 HomeSyncTM, 애플 TVTM, 또는 구글 TVTM), 게임 콘솔(game consoles), 전자 사전, 전자 키, 캠코더(camcorder), 또는 전자 액자 중 적어도 하나를 포함할 수 있다.
일부 실시예들에 따르면, 전자 장치는 각종 의료기기(예: MRA(magnetic resonance angiography), MRI(magnetic resonance imaging), CT(computed tomography), 촬영기, 초음파기 등), 네비게이션(navigation) 장치, GPS 수신기(global positioning system receiver), EDR(event data recorder), FDR(flight data recorder), 자동차 인포테인먼트(infotainment) 장치, 선박용 전자 장비(예: 선박용 항법 장치 및 자이로 콤파스 등), 항공 전자기기(avionics), 보안 기기, 차량용 헤드 유닛, 산업용 또는 가정용 로봇, 금융 기관의 ATM(automatic teller's machine) 또는 상점의 POS(point of sales) 중 적어도 하나를 포함할 수 있다.
일부 실시예들에 따르면, 전자 장치는 이미지 표시기능을 포함한 가구(furniture) 또는 건물/구조물의 일부, 전자 보드(electronic board), 전자 사인 입력장치(electronic signature receiving device), 프로젝터(projector), 또는 각종 계측기기(예: 수도, 전기, 가스, 또는 전파 계측 기기 등) 중 적어도 하나를 포함할 수 있다. 본 개시의 예시적 실시예들에 따른 전자 장치는 전술한 다양한 장치들 중 하나 또는 그 이상의 조합일 수 있다. 또한, 전자 장치는 플렉서블 디스플레이 장치일 수 있다.
도 1을 참조하면, 디스플레이 장치(10)는 디스플레이 드라이버 집적 회로(Display Driver Integrated circuit; 이하, DDI로 지칭)(20), 디스플레이 패널(30) 및 여분의 집적 회로(40)를 포함할 수 있다.
예시적 실시예로, 디스플레이 장치(10)는 DDI(20), 디스플레이 패널(30) 및 여분의 집적 회로(40)가 하나의 모듈로서 구현된 장치일 수 있다. 예를 들어, DDI(20)와 여분의 집적 회로(40)는 디스플레이 패널(30)의 기판 상에 장착되거나, DDI(20)와 여분의 집적 회로(40)는 디스플레이 패널(30)과 연성 회로 기판(Flexible Printed Circuit Board; FPCB) 등의 연결 부재를 통해 전기적으로 연결될 수 있다.
본 개시의 기술적 사상에 따른 여분의 집적 회로(40)는 셀 매트릭스(32) 내의 불량 셀을 대체하기 위한 복수의 여분의 셀들(RC1~RCkn)을 포함할 수 있으며, 셀 매트릭스(32)에서의 셀들(C11~Cmn)의 간격을 최소화하기 위해 셀 매트릭스(32) 외부에 여분의 집적 회로(40)가 배치될 수 있다. 예시적 실시예로, 여분의 집적 회로(40)는 디스플레이 패널(30)과 구분되어 배치되거나, 디스플레이 패널(30)에 포함되어 셀 매트릭스(32)와 구분되도록 배치될 수 있다. 도 1에서는 여분의 집적 회로(40)는 DDI(20)와 구분된 구성으로 도시되어 있으나, 일부 실시예에서는, DDI(20)에 포함되도록 구현될 수 있다.
디스플레이 패널(30)은 실제 영상이 디스플레이되는 구성으로서, 유기 발광 다이오드(organic light emitting diode; OLED) 디스플레이, 박막 트랜지스터 액정 디스플레이(thin film transistor-liquid crystal display; TFT-LCD), 전계 방출 디스플레이(filed emission display), 플라즈마 디스플레이 패널(plasma display panel; PDP) 등 전기적으로 전달되는 영상 신호를 입력받아 2차원 영상을 표시하는 표시 장치 중 하나일 수 있다. 이하, 본 개시에서, 디스플레이 패널(30)은 픽셀들 각각이 유기 발광 다이오드(OLED)를 포함하는 OLED 디스플레이 패널인 것을 가정하기로 한다. 그러나, 이에 제한되는 것은 아니며, 디스플레이 패널(30)은 다른 종류의 평판 디스플레이 또는 플랙서블 디스플레이 패널로 구현될 수 있다.
예시적 실시예로, 디스플레이 패널(30)은 셀 매트릭스(32)를 포함할 수 있다. 셀 매트릭스(32)는 광 신호를 각각 방출할 수 있는 복수의 셀들(C11~Cmn)을 포함할 수 있다. 복수의 셀들(C11~Cmn)은 n X m 매트릭스 형태로 배치될 수 있으며, 복수의 셀들(C11~Cmn) 각각은 발광 소자와 발광 소자와 연결된 제어 회로를 포함할 수 있다. 복수의 셀들(C11~Cmn)의 구체적인 구성은 도 3 및 도 8 등에서 후술된다. 일부 실시예에서, 디스플레이 패널(30)은 더 많은 셀 매트릭스들(미도시)을 포함할 수 있으며, 셀 매트릭스들(미도시)에 포함된 불량 셀들도 본 개시의 기술적 사상에 따른 여분의 셀들(RC1~RCkn)로 대체될 수 있다. 본 명세서에서 불량 셀은 포함된 제어 회로가 올바르게 동작하지 못하는 셀인 것을 전제하고, 여분의 셀은 불량 셀의 제어 회로의 동작을 대체하기 위한 제어 회로를 포함하며, 별도의 발광 소자를 포함하지 않는 것을 전제한다. 본 명세서에서 여분의 셀이 불량 셀을 대체한다는 것은 여분의 셀의 제어 회로가 불량 셀의 제어 회로 대신에 불량 셀의 발광 소자를 제어하는 것을 의미할 수 있다.
DDI(20)는 호스트 프로세서(200)로부터 수신되는 이미지 데이터를 디스플레이 패널(30)을 구동하기 위한 복수의 아날로그 신호들로 변환하고, 변환된 복수의 아날로그 신호들을 디스플레이 패널(30)에 공급할 수 있다. 또한, 예시적 실시예로, DDI(20)는 복수의 셀들(C11~Cmn) 중 일부 불량 셀을 대체하기 위한 복수의 여분의 셀들(RC1~RCkn)에도 복수의 아날로그 신호들을 공급할 수 있다.
예시적 실시예로, 여분의 셀들(RC1~RCkn)은 불량 셀들을 대체하기 위하여 모두 사용될 수 있다. 일부 실시예에서, 여분의 셀들(RC1~RCkn) 중 일부는 사용중인 여분의 셀들이 고장났을 때를 대비한 것일 수 있다. 일부 실시예에서, 여분의 셀들(RC1~RCkn) 중 일부는 셀들(C11~Cmn) 중 일부가 후천적으로 고장났을 때를 대비한 것일 수 있다.
예시적 실시예로, 여분의 접적 회로(40)는 여분의 셀들(RC1~RCkn)이 셀들(C1~Cmn)에 포함된 불량 셀들을 대체할 수 있도록 셀 매트릭스(32)와 복수의 라인들을 통해 연결될 수 있다. 셀 매트릭스(32)와 여분의 집적 회로(40) 간의 연결 구조는 도 2 등에서 후술한다.
본 개시의 예시적 실시예에 따른 디스플레이 장치(10)는 셀 매트릭스(32)에 포함된 불량 셀을 대체하기 위한 여분의 집적 회로(40)를 셀 매트릭스(32) 외부에 배치함으로써 셀 매트릭스(32)의 셀들(C11~Cmn)의 간격을 최소화하는 동시에 셀 매트릭스(32)에서 출력되는 영상의 결함을 줄일 수 있는 효과가 있다.
도 2는 본 개시의 예시적 실시예에 따른 디스플레이 장치(100)를 나타내는 블록도이다. 이하에서는, 셀 매트릭스(140)는 3 X 3 매트릭스 형태로 배치된 제1 내지 제9 셀(C11~C33)을 포함하고, 여분의 접적 회로(150)는 제1 내지 제3 여분의 셀(RC1~RC3)을 포함하는 실시예를 중심으로 서술한다. 다만, 이는 본 개시의 이해를 돕기 위한 실시예로서, 본 개시의 기술적 사상은 이에 한정 해석되지 않음은 분명하다.
도 2를 참조하면, 디스플레이 장치(100)는 제어 로직(110), 로우 드라이버(120), 데이터 드라이버(130), 셀 매트릭스(140), 여분의 집적 회로(150) 및 메모리(260)를 포함할 수 있다. 로우 드라이버(120) 및 데이터 드라이버(130)는 도 1의 DDI(20)에 포함된 구성일 수 있으며, 디스플레이 장치(100)는 DDI(20, 도 1)에 포함된 구성으로서 전압 생성기, 클록 생성기 등을 더 포함할 수 있다.
제어 로직(110)은 로우 드라이버(120) 및 데이터 드라이버(130)의 전반적인 동작을 제어할 수 있다. 예시적 실시예로, 제어 로직(110)은 제1 내지 제3 여분의 셀들(RC1~RC3)이 제1 내지 제9 셀들(C11~C13)의 일부를 대체할 수 있도록 하기 위한 신호들을 출력하도록 로우 드라이버(120) 및 데이터 드라이버(130)를 제어할 수 있다.
예시적 실시예로, 로우 드라이버(120)는 제1 내지 제4 라인 구동 회로(121~124)를 포함할 수 있다. 제1 라인 구동 회로(121)는 제1 로우 라인들(RLs1)을 통해 제1 내지 제3 셀(C11~C13)을 구동할 수 있다. 제2 라인 구동 회로(122)는 제2 로우 라인들(RLs2)을 통해 제4 내지 제6 셀(C21~C23)을 구동할 수 있다. 제3 라인 구동 회로(123)는 제3 로우 라인들(RLs3)을 통해 제7 내지 제9 셀(C31~C33)을 구동할 수 있다. 제4 라인 구동 회로(124)는 제4 로우 라인(RL4)을 통해 제1 내지 제3 여분의 셀(RC1~RC3)을 구동할 수 있다. 도 2에서는 제1 내지 제4 라인 구동 회로(121~124)는 서로 구분된 것으로 도시되어 있으나, 하나의 회로로 통합될 수도 있다. 한편, 로우 드라이버(120)는 스캔 드라이버로 지칭될 수 있다.
예시적 실시예로, 데이터 드라이버(130)는 제1 내지 제3 데이터 라인(DL1~DL3)을 통해 제1 내지 제9 셀(C11~C33), 제1 내지 제3 여분의 셀(RC1~RC3)에 데이터를 전송할 수 있다. 한편, 데이터 라인은 컬럼 라인으로 지칭될 수 있다.
예시적 실시예로, 셀 매트릭스(140)는 제1 내지 제9 셀(C11~C33)을 포함할 수 있다. 제1 내지 제3 셀(C11~C13)은 제1 로우 라인들(RLs1)을 공유할 수 있고, 제1 내지 제3 데이터 라인(DL1~DL3)에 각각 연결될 수 있다. 제4 내지 제6 셀(C21~C23)은 제2 로우 라인들(RLs2)을 공유할 수 있고, 제1 내지 제3 데이터 라인(DL1~DL3)에 각각 연결될 수 있다. 제7 내지 제9 셀(C31~C33)은 제3 로우 라인들(RLs3)을 공유할 수 있고, 제1 내지 제3 데이터 라인(DL1~DL3)에 각각 연결될 수 있다. 제1 내지 제3 여분의 셀(RC1~RC3)은 제4 로우 라인(RL4)을 공유할 수 있고, 제1 내지 제3 데이터 라인(DL1~DL3)에 각각 연결될 수 있다. 예시적 실시예로, 제1 여분의 셀(RC1)은 제1 연결 라인(CL1)을 통해 제1, 제4 및 제7 셀(C11, C21, C31)에 각각 연결되고, 제2 여분의 셀(RC2)은 제2 연결 라인(CL2)을 통해 제2, 제5 및 제8 셀(C12, C22, C32)에 각각 연결되며, 제3 여분의 셀(RC3)은 제3 연결 라인(CL3)을 통해 제3, 제6 및 제9 셀(C13, C23, C33)에 각각 연결될 수 있다.
이하에서, 로우 라인들을 공유하는 셀들은 셀 라인으로 정의될 수 있다. 예를 들어, 제1 내지 제3 셀(C11~C13)은 제1 셀 라인으로 정의되고, 제4 내지 제6 셀(C21~C23)은 제2 셀 라인으로 정의되며, 제7 내지 제9 셀(C31~C33)은 제3 셀 라인으로 정의될 수 있다. 또한, 제1 내지 제3 여분의 셀(RC1~RC3)은 여분의 셀 라인으로 정의될 수 있다.
예시적 실시예로, 제1 내지 제3 셀 라인 중에서 적어도 하나의 불량 셀을 포함하는 셀 라인은 여분의 셀 라인으로 대체될 수 있다. 예를 들어, 제1 셀 라인에서 제1 셀(C11)이 불량인 때에는, 제1 로우 라인들(RLs1) 및 제4 로우 라인(RL4)을 통해 수신된 신호들을 기반으로 여분의 셀 라인이 제1 셀 라인을 대체할 수 있다.
예시적 실시예로, 제어 로직(110)은 셀 매트릭스(140)의 불량 셀을 검출하여 검출 결과를 기반으로 로우 드라이버(120) 및 데이터 드라이버(130)를 제어할 수 있다. 예시적 실시예로, 제어 로직(110)은 검출 결과를 나타내는 불량 셀 관련 정보(BC_INFO)를 메모리(160)에 저장하고, 메모리(160)에 억세스하여 불량 셀 관련 정보(BC_INFO)를 획득할 수 있다. 예시적 실시예로, 불량 셀 관련 정보(BC_INFO)는 셀 매트릭스(140)의 불량 셀에 관한 위치, 개수 등의 정보를 포함할 수 있다. 이를 통해, 제어 로직(110)은 반복적인 불량 셀 검출 동작을 수행하지 않고, 불량 셀 관련 정보(BC_INFO)를 기반으로 로우 드라이버(120) 및 데이터 드라이버(130)를 제어할 수 있다. 일부 실시예에서, 불량 셀 관련 정보(BC_INFO)는 디스플레이 장치(100)의 양산 단계에서 도출된 것으로 제품 출하시에 메모리(160)에 미리 저장된 것일 수 있다. 예시적 실시예로, 메모리(160)는 롬(ROM)이나 Flash 메모리, ReRAM(Resistive Random Access Memory), MRAM(Megnatic Random Access Memory)과 같은 불휘발성 메모리를 포함할 수 있다.
도 3은 본 개시의 예시적 실시예에 따른 디스플레이 장치(100)의 일 구현예를 나타내는 도면이다. 도 3에서는 도 2의 제1 셀(C11), 제1 여분의 셀(RC1), 제1 라인 구동 회로(121) 및 제4 라인 구동 회로(124)의 일 구현예가 도시된다. 도 3에 도시된 실시예는, 도 2의 제2 내지 제9 셀(C12~C33), 제2 및 제3 여분의 셀(RC2, RC3), 제2 및 제3 라인 구동 회로(122, 123)에도 적용될 수 있음은 충분히 이해될 것이다.
도 3에 도시된 바와 같이, 제1 라인 구동 회로(121)는 제1 AND 게이트(121_1) 및 제1 멀티플렉서(121_2)를 포함할 수 있다. 제4 라인 구동 회로(124)는 제4 AND 게이트(124_1) 및 제4 멀티플렉서(124_2)를 포함할 수 있다. 제1 셀(C11)은 제1 쉬프터(141), 제5 멀티플렉서(142), 제5 AND 게이트(143), 트랜지스터(144) 및 발광 소자(145)를 포함할 수 있다. 제1 여분의 셀(RC1)은 제2 쉬프터(151)를 포함할 수 있다.
제1 라인 구동 회로(121)를 살펴보면, 제1 AND 게이트(121_1)는 데이터 클록(D_CLK) 및 제1 라이트 인에이블 신호(WEN[1])를 수신할 수 있다. 제1 멀티플렉서(121_2)는 제1 클록 선택 신호(SEL_CLK[1])를 기반으로 제1 AND 게이트(121_1)로부터 수신된 데이터 클록(D_CLK) 및 PWM(Pulse Width Modulation) 클록(CLK_PWM) 중 어느 하나를 선택하여 출력할 수 있다. 또한, 제1 라인 구동 회로(121)는 제1 출력 인에이블 신호(EN_OUT[1]) 및 제1 대체 선택 신호(SEL_R[1])를 출력할 수 있다. 제1 출력 인에이블 신호(EN_OUT[1]), 제1 멀티플렉서(121_2)의 출력 및 제1 대체 선택 신호(SEL_R[1])는 도 2의 제1 로우 라인들(RLs1)을 통해 제1 셀(C11)로 전달될 수 있다.
제4 라인 구동 회로(124)를 살펴보면, 제4 AND 게이트(124_1)는 데이터 클록(D_CLK) 및 여분의 라이트 인에이블 신호(WEN_RD)를 수신할 수 있다. 제4 멀티플렉서(124_2)는 여분의 클록 선택 신호(SEL_CLK_RD)를 기반으로 제4 AND 게이트(124_1)로부터 수신된 데이터 클록(D_CLK) 및 PWM 클록(CLK_PWM) 중 어느 하나를 선택하여 출력할 수 있다. 제4 멀티플렉서(124_2)의 출력은 도 2의 제4 로우 라인(RL4)을 통해 제1 여분의 셀(RC1)로 전달될 수 있다.
제1 셀(C11)을 살펴보면, 제1 쉬프터(141)는 제1 데이터 라인(DL1)과 연결되어 복수의 비트들로 구성된 제1 데이터를 수신할 수 있다. 제1 쉬프터(141)는 제1 멀티플렉서(121_2)로부터 수신된 데이터 클록(D_CLK)을 기반으로 제1 데이터를 저장할 수 있다. 이후, 제1 쉬프터(141)는 제1 멀티플렉서(121_2)로부터 수신된 PWM 클록(CLK_PWM)을 기반으로 제1 데이터를 비트 단위로 순차적으로 출력할 수 있다.
제1 여분의 셀(RC1)을 살펴보면, 제2 쉬프터(151)는 제1 데이터 라인(DL1)과 연결되어 복수의 비트들로 구성된 제1 데이터를 수신할 수 있다. 제2 쉬프터(151)는 제4 멀티플렉서(124_2)로부터 수신된 데이터 클록(D_CLK)을 기반으로 제1 데이터를 저장할 수 있다. 이후, 제2 쉬프터(151)는 제4 멀티플렉서(124_2)로부터 수신된 PWM 클록(CLK_PWM)을 기반으로 제1 데이터를 비트 단위로 순차적으로 출력할 수 있다. 제2 쉬프터(151)의 출력은 제1 연결 라인(CL1)을 통해 제1 셀(C11)에 전달될 수 있다.
다시 제1 셀(C11)로 돌아오면, 제5 멀티플렉서(142)는 제1 대체 선택 신호(SEL_R[1])를 기반으로 제1 쉬프터(141)의 출력 및 제2 쉬프터(151)의 출력 중 어느 하나를 선택하여 출력할 수 있다. 일 예로, 제1 대체 선택 신호(SEL_R[1])가 로직 하이(logic high)인 때에, 제1 셀(C11)은 불량 셀로서 제5 멀티플렉서(142)는 제2 쉬프터(151)의 출력을 제5 AND 게이트(143)로 출력할 수 있다. 이를 통해, 제1 여분의 셀(RC1)은 제1 셀(C11)을 대체할 수 있다. 다른 예로, 제1 대체 선택 신호(SEL_R[1])가 로직 로우(logic low)인 때에, 제1 셀(C11)은 정상 셀로서 제5 멀티플렉서(142)는 제1 쉬프터(141)의 출력을 제5 AND 게이트(143)로 출력할 수 있다.
제5 AND 게이트(143)는 제5 멀티플렉서(142)의 출력 및 제1 출력 인에이블 신호(EN_OUT[1])를 수신할 수 있다. 트랜지스터(144)는 제5 AND 게이트(143)의 출력에 응답하여 전원 전압(VDD)을 발광 소자(145)에 제공할 수 있다. 예시적 실시예로, 트랜지스터(144)는 p-채널 MOSFET(p-channel Metal-Oxide-Semiconductor Field-Effect Transistor)일 수 있다.
도 4는 본 개시의 예시적 실시예에 따른 디스플레이 장치의 라인 연결 구조를 설명하기 위한 도면이다. 도 4의 라인 연결 구조는, 도 2에 도시된 셀 매트릭스(140) 및 여분의 집적 회로(150)를 구체화한 실시예이다.
도 4를 참조하면, 제1 내지 제3 셀(C11~C13)은 제1 로우 라인들(RLs1)을 공유할 수 있다. 제4 내지 제6 셀(C21~C23)은 제2 로우 라인들(RLs2)을 공유할 수 있다. 제7 내지 제9 셀(C31~C33)은 제3 로우 라인들(RLs3)을 공유할 수 있다. 제1 내지 제3 여분의 셀(RC1~RC3)은 제4 로우 라인(RL4)을 공유할 수 있다.
예시적 실시예로, 제1 내지 제3 셀(C11, C12, C13)은 제1 로우 라인들(RLs1)을 통해 로우 드라이버(미도시)로부터 제1 출력 인에이블 신호(EN_OUT[1]), 제1 대체 선택 신호(SEL_R[1]), 데이터 클록(D_CLK) 또는 PWM 클록(CLK_PWM)을 수신할 수 있다. 제4 내지 제6 셀(C21, C22, C23)은 제2 로우 라인들(RLs2)을 통해 로우 드라이버(미도시)로부터 제2 출력 인에이블 신호(EN_OUT[2]), 제2 대체 선택 신호(SEL_R[2]), 데이터 클록(D_CLK) 또는 PWM 클록(CLK_PWM)을 수신할 수 있다. 제7 내지 제9 셀(C31, C32, C33)은 제3 로우 라인들(RLs3)을 통해 로우 드라이버(미도시)로부터 제3 출력 인에이블 신호(EN_OUT[3]), 제3 대체 선택 신호(SEL_R[3]), 데이터 클록(D_CLK) 또는 PWM 클록(CLK_PWM)을 수신할 수 있다. 제1 내지 제3 여분의 셀(RC1~RC3)은 제4 로우 라인(RL4)을 통해 데이터 클록(D_CLK) 또는 PWM 클록(CLK_PWM)을 수신할 수 있다.
예시적 실시예로, 제1, 제4, 제7 셀(C11, C21, C31) 및 제1 여분의 셀(RC1)은 제1 데이터 라인(DL1) 및 제1 연결 라인(CL1)에 연결될 수 있다. 제2, 제5, 제8 셀(C12, C22, C32) 및 제2 여분의 셀(RC2)은 제2 데이터 라인(DL2) 및 제2 연결 라인(CL2)에 연결될 수 있다. 제3, 제6 및 제9 셀(C13, C23, C33) 및 제3 여분의 셀(RC3)은 제3 데이터 라인(DL3) 및 제3 연결 라인(CL3)에 연결될 수 있다.
제1, 제4, 제7 셀(C11, C21, C31) 및 제1 여분의 셀(RC1)은 제1 데이터 라인(DL1)을 통해 제1 데이터(D1)를 수신할 수 있다. 제2, 제5, 제8 셀(C12, C22, C32) 및 제2 여분의 셀(RC2)은 제2 데이터 라인(DL2)을 통해 제2 데이터(D2)를 수신할 수 있다. 제3, 제6 및 제9 셀(C13, C23, C33) 및 제3 여분의 셀(RC3)은 제3 데이터 라인(DL3)을 통해 제3 데이터(D3)를 수신할 수 있다.
도 4와 같은 라인 연결 구조를 통해 제1 내지 제3 여분의 셀(RC1~RC3)을 포함하는 여분의 셀 라인은 제1 내지 제3 셀(C11, C12, C13)이 포함된 제1 셀 라인을 대체하거나, 제4 내지 제6 셀(C21, C22, C23)이 포함된 제2 셀 라인을 대체하거나, 제7 내지 제9 셀(C31, C32, C33)이 포함된 제3 셀 라인을 대체할 수 있다.
도 5a 및 도 5b는 본 개시의 예시적 실시예에 따른 동작 방법을 설명하기 위한 도면이다. 도 5a의 라인 연결 구조는, 도 2에 도시된 로우 드라이버(120), 셀 매트릭스(140) 및 여분의 집적 회로(150)를 구체화한 실시예이다. 이하, 도 5a에서 도 4와 중복되는 내용은 생략한다.
도 5a에 도시된 바와 같이, 로우 드라이버(120)는 제1 내지 제4 AND 게이트(121_1~124_1), 제1 내지 제4 멀티플렉서(121_2~124_2)를 포함할 수 있다. 제1 AND 게이트(121_1)는 데이터 클록(D_CLK) 및 제1 라이트 인에이블 신호(WEN[1])를 수신할 수 있다. 제1 멀티플렉서(121_2)는 제1 클록 선택 신호(SEL_CLK[1])를 기반으로 제1 AND 게이트(121_1)로부터 수신된 데이터 클록(D_CLK) 및 PWM(Pulse Width Modulation) 클록(CLK_PWM) 중 어느 하나를 선택하여 출력할 수 있다.
제2 AND 게이트(122_1)는 데이터 클록(D_CLK) 및 제2 라이트 인에이블 신호(WEN[2])를 수신할 수 있다. 제2 멀티플렉서(122_2)는 제2 클록 선택 신호(SEL_CLK[2])를 기반으로 제2 AND 게이트(122_1)로부터 수신된 데이터 클록(D_CLK) 및 PWM(Pulse Width Modulation) 클록(CLK_PWM) 중 어느 하나를 선택하여 출력할 수 있다.
제3 AND 게이트(123_1)는 데이터 클록(D_CLK) 및 제3 라이트 인에이블 신호(WEN[3])를 수신할 수 있다. 제3 멀티플렉서(123_2)는 제3 클록 선택 신호(SEL_CLK[3])를 기반으로 제3 AND 게이트(123_1)로부터 수신된 데이터 클록(D_CLK) 및 PWM(Pulse Width Modulation) 클록(CLK_PWM) 중 어느 하나를 선택하여 출력할 수 있다.
제4 AND 게이트(124_1)는 데이터 클록(D_CLK) 및 여분의 라이트 인에이블 신호(WEN_RD)를 수신할 수 있다. 제4 멀티플렉서(124_2)는 여분의 클록 선택 신호(SEL_CLK_RD)를 기반으로 제4 AND 게이트(124_1)로부터 수신된 데이터 클록(D_CLK) 및 PWM 클록(CLK_PWM) 중 어느 하나를 선택하여 출력할 수 있다.
도 5a에서는 제4 셀(C21)은 불량 셀인 것을 가정하고, 도 5b의 타이밍도를 서술한다.
도 5b를 더 참조하면, 제1 내지 제2 시간(t1~t2)의 제1 구간에서는 제1 셀(C11)이 동작하고, 제2 내지 제3 시간(t2~t3)의 제2 구간에서는 제4 셀(C21)이 동작하고, 제3 내지 제4 시간(t3~t4)의 제3 구간에서는 제7 셀(C31)이 동작할 수 있다.
제1 구간에서 제1 클록 선택 신호(SEL_CLK[1]) 및 제1 라이트 인에이블 신호(WEN[1])는 로직 하이일 수 있다. 이 때, 제1 멀티플렉서(121_2)는 데이터 클록(D_CLK)을 출력할 수 있다. 제1 셀(C11)은 데이터 클록(D_CLK)을 기반으로 제1 데이터(D1)를 제1 셀(C11)의 쉬프터에 저장할 수 있다. 제1 대체 선택 신호(SEL_R[1])는 로직 로우이므로, 제1 셀(C11)의 쉬프터의 출력이 선택되어 제1 PWM 시작 신호(I_PWM[1])에 응답하여 인에이블된 PWM 클록을 기반으로 제1 셀(C11) 내의 트랜지스터에 제공될 수 있다.
제2 구간에서 제2 클록 선택 신호(SEL_CLK[2]) 및 제2 라이트 인에이블 신호(WEN[2])는 로직 하이일 수 있다. 이 때, 제2 멀티플렉서(122_2)는 데이터 클록(D_CLK)을 출력할 수 있다. 제4 셀(C21)은 데이터 클록(D_CLK)을 기반으로 제1 데이터(D1)를 제4 셀(C21)의 쉬프터에 저장할 수 있다. 제4 셀(C21)의 쉬프터는 제1 PWM 시작 신호(I_PWM[1])에 응답하여 인에이블된 PWM 클록을 기반으로 제1 데이터(D1)를 출력할 수 있다. 한편, 여분의 라이트 인에이블 신호(WEN_RD) 및 여분의 클록 선택 신호(SEL_CLK_RD)는 로직 하이일 수 있다. 이 때, 제4 멀티플렉서(124_2)는 데이터 클록(D_CLK)을 출력할 수 있다. 제1 여분의 셀(RC1)은 데이터 클록(D_CLK)을 기반으로 제1 데이터(D1)를 제1 여분의 셀(RC1)의 쉬프터에 저장할 수 있다. 제2 대체 선택 신호(SEL_R[2])는 로직 하이이기 때문에, 제1 여분의 셀(RC1)은 제4 셀(C21)를 대체할 수 있다. 즉, 제1 여분의 셀(RC1)의 쉬프터의 출력이 선택되어 제4 PWM 시작 신호(I_PWM[4])에 응답하여 인에이블된 PWM 클록을 기반으로 제1 데이터(D1)를 제4 셀(C21) 내의 트랜지스터로 출력할 수 있다.
제3 구간에서 제3 클록 선택 신호(SEL_CLK[3]) 및 제3 라이트 인에이블 신호(WEN[3])는 로직 하이일 수 있다. 이 때, 제3 멀티플렉서(123_2)는 데이터 클록(D_CLK)을 출력할 수 있다. 제7 셀(C31)은 데이터 클록(D_CLK)을 기반으로 제1 데이터(D1)를 제7 셀(C31)의 쉬프터에 저장할 수 있다. 제3 대체 선택 신호(SEL_R[3])는 로직 로우이므로, 제7 셀(C31)의 쉬프터의 출력이 선택되어 제3 PWM 시작 신호(I_PWM[3])에 응답하여 인에이블된 PWM 클록을 기반으로 제7 셀(C31) 내의 트랜지스터에 제공될 수 있다.
도 6은 본 개시의 예시적 실시예에 따른 디스플레이 장치의 동작 방법을 나타내는 순서도이다.
도 6을 참조하면, 단계 S100에서 디스플레이 장치는 셀 매트릭스의 불량 셀 관련 정보를 획득할 수 있다. 예시적 실시예로, 불량 셀 관련 정보는 디스플레이 장치 내의 메모리에 저장되어 메모리로부터 획득될 수 있다. 일부 실시예에서, 디스플레이 장치는 셀 매트릭스에 대한 불량 셀 검출 동작을 수행하여 검출 결과로부터 불량 셀 관련 정보를 획득할 수 있다.
단계 S110에서 디스플레이 장치는 적어도 하나의 불량 셀이 포함된 셀 라인을 여분의 셀들로 구성된 여분의 셀 라인으로 대체할 수 있다.
단계 S120에서 디스플레이 장치는 정상 셀들이 각각 포함된 정상 셀 라인들과 여분의 셀 라인을 이용하여 디스플레이를 수행할 수 있다.
도 7은 본 개시의 예시적 실시예에 따른 디스플레이 장치(200)를 나타내는 블록도이다. 도 7에서는 도 2의 디스플레이 장치(100)와 중복되는 내용은 생략한다.
도 7을 참조하면, 디스플레이 장치(200)는 제어 로직(210), 로우 드라이버(220), 데이터 드라이버(230), 셀 매트릭스(240), 여분의 집적 회로(250) 및 메모리(260)를 포함할 수 있다.
예시적 실시예로, 셀 매트릭스(240)는 제1 내지 제9 셀(C11~C33)에 각각 연결된 제1 내지 제9 메모리 소자(MEM11~MEM33)를 포함할 수 있다. 일부 실시예에서, 제1 내지 제9 셀(C11~C33)은 각각에 대응하는 제1 내지 제9 메모리 소자(MEM11~MEM33)를 포함하도록 구현될 수 있다. 예시적 실시예로, 제1 내지 제3 메모리 소자(MEM11~MEM13)는 제1 메모리 로우 라인(MRL1)을 공유할 수 있다. 제1 내지 제3 메모리 소자(MEM11~MEM13)는 제1 내지 제3 메모리 컬럼 라인(MCL1~MCL3)에 각각 연결될 수 있다. 제4 내지 제6 메모리 소자(MEM21~MEM23)는 제2 메모리 로우 라인(MRL2)을 공유할 수 있다. 제4 내지 제6 메모리 소자(MEM21~MEM23)는 제1 내지 제3 메모리 컬럼 라인(MCL1~MCL3)에 각각 연결될 수 있다. 제7 내지 제9 메모리 소자(MEM31~MEM33)는 제3 메모리 로우 라인(MRL3)을 공유할 수 있다. 제7 내지 제9 메모리 소자(MEM31~MEM33)는 제1 내지 제3 메모리 컬럼 라인(MCL1~ MCL3)에 각각 연결될 수 있다.
예시적 실시예로, 제1 내지 제9 메모리 소자(MEM11~MEM33)는 각각 연결된 제1 내지 제9 셀(C11~C33)이 불량 셀인지 여부를 나타내는 값을 저장할 수 있다. 일 예로, 제1 셀(C11)이 불량 셀인 때에, 제1 메모리 소자(MEM11)는 '1'값을 저장할 수 있다. 제2 셀(C12)이 정상 셀인 때에, 제2 메모리 소자(MEM12)는 '0'값을 저장할 수 있다.
예시적 실시예로, 제1 내지 제9 셀(C11~C33)은 제1 내지 제9 메모리 소자(MEM11~MEM33)에 저장된 값을 기반으로 불량 셀들은 제1 내지 제3 여분의 셀(RC1~RC3)로 대체될 수 있다. 이에 대한 구체적인 내용은 도 8에서 후술한다.
예시적 실시예로, 제1 라인 구동 회로(221)는 제1 메모리 로우 라인(MRL1)과 더 연결될 수 있다. 제2 라인 구동 회로(222)는 제2 메모리 로우 라인(MRL2)과 더 연결될 수 있다. 제3 라인 구동 회로(223)는 제3 메모리 로우 라인(MRL3)과 더 연결될 수 있다. 데이터 드라이버(230)는 제1 내지 제3 메모리 컬럼 라인(MCL1, MCL2, MCL3)과 더 연결될 수 있다.
예시적 실시예로, 로우 드라이버(220)는 제1 메모리 로우 라인(MRL1)을 통해 제1 메모리 인에이블 신호를 전송하고, 제1 내지 제3 메모리 소자(MEM11~MEM13)는 제1 메모리 인에이블 신호에 응답하여 인에이블될 수 있다. 이후, 데이터 드라이버(230)는 제1 내지 제3 메모리 컬럼 라인(MCL1~MCL3)을 통해 제1 내지 제3 메모리 설정 신호를 전송하고, 제1 내지 제3 메모리 소자(MEM11~MEM13)는 제1 내지 제3 메모리 설정 신호에 각각 부합하는 값들을 저장할 수 있다. 로우 드라이버(220)는 제2 메모리 로우 라인(MRL2)을 통해 제2 메모리 인에이블 신호를 전송하고, 제4 내지 제6 메모리 소자(MEM21~MEM23)는 제2 메모리 인에이블 신호에 응답하여 인에이블될 수 있다. 이후, 데이터 드라이버(230)는 제1 내지 제3 메모리 컬럼 라인(MCL1~MCL3)을 통해 제1 내지 제3 메모리 설정 신호를 전송하고, 제4 내지 제6 메모리 소자(MEM21~MEM23)는 제1 내지 제3 메모리 설정 신호에 각각 부합하는 값들을 저장할 수 있다. 로우 드라이버(220)는 제3 메모리 로우 라인(MRL3)을 통해 제3 메모리 인에이블 신호를 전송하고, 제7 내지 제9 메모리 소자(MEM31~MEM33)는 제3 메모리 인에이블 신호에 응답하여 인에이블될 수 있다. 이후, 데이터 드라이버(230)는 제1 내지 제3 메모리 컬럼 라인(MCL1~MCL3)을 통해 제1 내지 제3 메모리 설정 신호를 전송하고, 제7 내지 제9 메모리 소자(MEM31~MEM33)는 제1 내지 제3 메모리 설정 신호에 각각 부합하는 값들을 저장할 수 있다.
예시적 실시예로, 제어 로직(210)은 메모리(260)에 저장된 불량 셀 관련 정보(BC_INFO)를 획득하고, 이를 기반으로 로우 드라이버(220) 및 데이터 드라이버(230)를 제어함으로써 제1 내지 제9 메모리 소자(MEM11~MEM33)에 소정의 값들을 저장할 수 있다.
예시적 실시예로, 제어 로직(210)은 불량 셀 관리 로직(212)을 포함할 수 있으며, 불량 셀 관리 로직(212)은 로우 드라이버(220) 및 데이터 드라이버(230)를 제어하여 셀 매트릭스(240)에 포함된 불량 셀을 검출하는 동작을 수행할 수 있다. 불량 셀 관리 로직(212)은 검출 결과를 기반으로 불량 셀 관련 정보(BC_INFO)를 생성한 후, 메모리(260)에 저장할 수 있다. 또한, 불량 셀 관리 로직(212)은 주기적 또는 비주기적으로 불량 셀을 검출하는 동작을 제어함으로써 불량 셀 관련 정보(BC_INFO)를 업데이트할 수 있다.
본 개시의 예시적 실시예에 따른 디스플레이 장치(200)는 도 2에서의 디스플레이 장치(100)와 비교해볼 때, 메모리 소자들(MEM11~MEM33)을 이용하여 불량 셀만을 여분의 셀로 대체할 수 있다.
도 8은 본 개시의 예시적 실시예에 따른 디스플레이 장치(200)의 일 구현예를 나타내는 도면이다. 도 8에서는 도 7의 제1 셀(C11), 제1 여분의 셀(RC1), 제1 라인 구동 회로(221) 및 제4 라인 구동 회로(224)의 일 구현예가 도시된다. 도 8에 도시된 실시예는, 도 7의 제2 내지 제9 셀(C12~C33), 제2 및 제3 여분의 셀(RC2, RC3), 제2 및 제3 라인 구동 회로(222, 223)에도 적용될 수 있음은 충분히 이해될 것이다. 이하에서는, 도 3의 디스플레이 장치(100)와의 차이점을 중심으로 서술한다.
도 8에 도시된 바와 같이, 제1 셀(C11)은 제1 쉬프터(241), 제1 메모리 소자(MEM11), 제5 멀티플렉서(242), 제5 AND 게이트(243), 트랜지스터(244) 및 발광 소자(245)를 포함할 수 있다. 예시적 실시예로, 제1 메모리 소자(MEM11)는 제1 라인 구동 회로(221)와 제1 메모리 로우 라인(MRL1)을 통해 연결될 수 있다. 제1 메모리 소자(MEM11)는 제1 라인 구동 회로(221)로부터 제1 메모리 로우 라인(MRL1)을 통해 제1 메모리 인에이블 신호(SET_EN[1])를 수신할 수 있다. 제1 메모리 소자(MEM11)는 제1 메모리 컬럼 라인(MCL1)을 통해 데이터 드라이버(230, 도 7)와 연결될 수 있다. 제1 메모리 소자(MEM11)는 제1 메모리 컬럼 라인(MCL1)을 통해 제1 메모리 설정 신호(SET[1])를 수신할 수 있다. 제1 메모리 소자(MEM11)는 제1 메모리 설정 신호(SET[1])의 부합하는 값을 저장할 수 있다.
예시적 실시예로, 제1 메모리 소자(MEM11)는 제5 멀티플렉서(242)에 저장된 값에 부합하는 제1 대체 선택 신호(SEL_R[1])를 출력할 수 있다. 제5 멀티플렉서(342)는 제1 대체 선택 신호(SEL_R[1])를 기반으로 제1 쉬프터(341)의 출력 및 제2 쉬프터(351)의 출력 중 어느 하나를 선택하여 출력할 수 있다. 일 예로, 제1 대체 선택 신호(SEL_R[1])가 로직 하이(logic high)인 때에, 제1 셀(C11)은 불량 셀로서 제5 멀티플렉서(242)는 제2 쉬프터(251)의 출력을 제5 AND 게이트(243)로 출력할 수 있다. 이를 통해, 제1 여분의 셀(RC1)은 제1 셀(C11)을 대체할 수 있다. 다른 예로, 제1 대체 선택 신호(SEL_R[1])가 로직 로우(logic low)인 때에, 제1 셀(C11)은 정상 셀로서 제5 멀티플렉서(242)는 제1 쉬프터(241)의 출력을 제5 AND 게이트(243)로 출력할 수 있다.
도 9는 본 개시의 예시적 실시예에 따른 디스플레이 장치의 라인 연결 구조를 설명하기 위한 도면이다. 도 9의 라인 연결 구조는, 도 7에 도시된 셀 매트릭스(240) 및 여분의 집적 회로(250)를 구체화한 실시예이다. 이하에서는, 도 4에 도시된 것과 다른 구조를 중심으로 서술된다.
도 9를 참조하면, 제1 내지 제9 메모리 소자(MEM11~MEM33)는 각각 제1 내지 제9 셀(C11~C13)과 연결될 수 있다. 예시적 실시예로, 제1 내지 제3 메모리 소자(MEM11~MEM13)는 제1 메모리 로우 라인(MRL1)을 공유하여, 제1 메모리 로우 라인(MRL1)을 통해 제1 메모리 인에이블 신호(SET_EN[1])를 수신할 수 있다. 예시적 실시예로, 제4 내지 제6 메모리 소자(MEM21~MEM23)는 제2 메모리 로우 라인(MRL2)을 공유하여, 제2 메모리 로우 라인(MRL2)을 통해 제2 메모리 인에이블 신호(SET_EN[2])를 수신할 수 있다. 예시적 실시예로, 제7 내지 제9 메모리 소자(MEM31~MEM33)는 제3 메모리 로우 라인(MRL3)을 공유하여, 제3 메모리 로우 라인(MRL3)을 통해 제3 메모리 인에이블 신호(SET_EN[3])를 수신할 수 있다.
예시적 실시예로, 제1, 제4 및 제7 메모리 소자(MEM11, MEM21, MEM31)는 제1 메모리 컬럼 라인(MCL1)을 공유하여, 제1 메모리 컬럼 라인(MCL1)을 통해 제1 메모리 설정 신호(SET[1])를 수신할 수 있다. 제2, 제5 및 제8 메모리 소자(MEM12, MEM22, MEM32)는 제2 메모리 컬럼 라인(MCL2)을 공유하여, 제2 메모리 컬럼 라인(MCL2)을 통해 제2 메모리 설정 신호(SET[2])를 수신할 수 있다. 제3, 제6 및 제9 메모리 소자(MEM13, MEM23, MEM33)는 제3 메모리 컬럼 라인(MCL3)을 공유하여, 제3 메모리 컬럼 라인(MCL3)을 통해 제3 메모리 설정 신호(SET[3])를 수신할 수 있다.
도 10은 본 개시의 예시적 실시예에 따른 디스플레이 장치의 동작 방법을 설명하기 위한 도면이다. 도 10에서는 제1, 제3 및 제5 셀(C11, C13, C22)이 불량 셀임을 전제한다.
도 10을 참조하면, 제1, 제3 및 제5 셀(C11, C13, C22)에 대응하는 제1, 제3 및 제5 메모리 소자(MEM11, MEM13, MEM13)에는 '1'값이 저장되어 제1, 제3 및 제5 셀(C11, C13, C22)이 불량 셀임을 나타낼 수 있다. 나머지 셀들(C12, C21, C23, C31, C32, C33)에 대응하는 나머지 메모리 소자들(MEM12, MEM21, MEM23, MEM31, MEM32, MEM33)에는 '0'값이 저장되어 나머지 셀들(C12, C21, C23, C31, C32, C33)이 정상 셀임을 나타낼 수 있다.
예시적 실시예로, 제1 셀(C11)은 제1 메모리 소자(MEM11)로부터 수신된 대체 선택 신호에 응답하여 제1 연결 라인(CL1)을 통해 연결된 제1 여분의 셀(RC1)로 대체될 수 있다. 제3 셀(C13)은 제3 메모리 소자(MEM13)로부터 수신된 대체 선택 신호에 응답하여 제3 연결 라인(CL3)을 통해 연결된 제3 여분의 셀(RC3)로 대체될 수 있다. 제5 셀(C22)은 제5 메모리 소자(MEM22)로부터 수신된 대체 선택 신호에 응답하여 제2 연결 라인(CL2)을 통해 연결된 제2 여분의 셀(RC2)로 대체될 수 있다.
도 11은 도 7의 제1 메모리 소자(MEM11)의 일 구현예를 나타내는 도면이다. 도 11의 제1 메모리 소자(MEM11)의 구현예는 도 7의 다른 메모리 소자들(MEM12~MEM33)에도 적용될 수 있다.
도 11을 참조하면, 제1 메모리 소자(MEM11)는 제1 트랜지스터(TR1), 제2 트랜지스터(TR2), 제1 인버터(INV1) 및 제2 인버터(INV2)를 포함할 수 있다. 제1 및 제2 트랜지스터(TR1, TR2)는 n-채널 MOSFET(n-channel Metal-Oxide-Semiconductor Field-Effect Transistor)일 수 있다. 제1 및 제2 트랜지스터(TR1, TR2)의 게이트 단자는 제1 메모리 로우 라인(MRL1)와 연결되고, 제1 트랜지스터(TR1)의 드레인 단자는 제1 메모리 컬럼 라인(MCL1)과 연결되고, 제2 트랜지스터(TR2)의 소스 단자는 제1 반전 메모리 컬럼 라인(/MCL1)과 연결될 수 있다. 제1 트랜지스터(TR1)의 소스 단자와 제2 트랜지스터(TR2)의 드레인 단자 사이에는 제1 및 제2 인터버(INV1, INV2)가 상호 출력을 입력으로서 제공하는 구조로 연결될 수 있다.
예시적 실시예로, 제1 메모리 소자(MEM11)는 SRAM(Static Random Access Memory)과 같은 휘발성 메모리로 구현될 수 있다. 일부 실시예에서, 제1 메모리 소자(MEM11)는 DRAM(Dynamic Random Access Memory)과 같은 휘발성 메모리, 또는 롬(ROM)이나 Flash 메모리, ReRAM(Resistive Random Access Memory), MRAM(Megnatic Random Access Memory)과 같은 불휘발성 메모리로 구현될 수도 있다.
도 12는 본 개시의 예시적 실시예에 따른 디스플레이 장치의 동작 방법을 나타내는 순서도이다.
도 12를 참조하면, 단계 S200에서 디스플레이 장치는 셀 매트릭스의 복수의 셀들 각각에 대응하는 복수의 메모리 소자들의 값을 설정(또는, 저장)할 수 있다. 단계 S210에서 디스플레이 장치는 복수의 메모리 소자들에 설정된 값들을 기반으로 셀 매트릭스의 불량 셀을 여분의 집적 회로의 여분 셀로 대체할 수 있다. 단계 S220에서 디스플레이 장치는 셀 매트릭스의 정상 셀들 및 여분의 집적 회로의 여분 셀들을 이용한 디스플레이를 수행할 수 있다.
도 13은 도 12의 단계 S200을 구체적으로 나타내는 순서도이다.
도 13을 참조하면, 단계 S201에서 디스플레이 장치는 파워-온될 수 있다. 단계 S202에서 디스플레이 장치는 파워-온 이후에 셀 매트릭스의 불량 셀을 검출할 수 있다. 단계 S203에서 디스플레이 장치는 검출 결과를 기반으로 셀 매트릭스의 셀들 각각에 대응하는 복수의 메모리 소자들의 값을 설정(또는, 저장할 수 있다.
도 14는 본 개시의 예시적 실시예에 따른 디스플레이 장치(400)를 나타내는 블록도이다.
도 14를 참조하면, 디스플레이 장치(400)는 디스플레이 패널(410) 및 여분의 집적 회로(420)를 포함할 수 있다. 디스플레이 패널(410)은 셀 매트릭스(412) 및 보충 회로(414)를 포함할 수 있다. 예시적 실시예로, 보충 회로(414)는 여분의 집적 회로(420)에서 셀 매트릭스(412)로 출력되는 신호들의 특성을 개선하기 위한 것일 수 있다. 예를 들어, 보충 회로(414)는 신호들을 증폭하기 위한 증폭기, 노이즈를 제거하기 위한 노이즈 제거기 등을 포함할 수 있다.
예시적 실시예로, 보충 회로(414)는 셀 매트릭스(412)와 여분의 집적 회로(420) 간의 거리가 고려되어 구현될 수 있다. 구체적으로, 보충 회로(414)는 셀 매트릭스(412)의 불량 셀로부터 거리가 먼 여분의 셀로부터 출력된 신호에 더 큰 이득을 제공하고, 셀 매트릭스(412)의 불량 셀로부터 거리가 가까운 여분의 셀로부터 출력된 신호에 적은 이득을 제공할 수 있다.
도 15a 및 도 15b는 도 14의 보충 회로(414)의 구현예를 나타내는 도면이다.
도 15a를 참조하면, 보충 회로(414a)는 제1 내지 제3 스테이지(STG_1~STG_3)를 포함할 수 있다. 제1 스테이지(STG_1)는 제1 내지 제3 증폭기(Amp11, Amp12, Amp13)를 포함할 수 있으며, 제1 내지 제3 여분의 셀(RC1~RC3)과 제7 내지 제9 셀(C31~C33) 사이의 위치에 부합하는 제1 내지 제3 연결 라인(CL1~CL3) 상에 각각 형성될 수 있다. 제2 스테이지(STG_2)는 제4 내지 제6 증폭기(Amp21~Amp23)를 포함할 수 있으며, 제4 내지 제6 셀(C21~C23)과 제7 내지 제9 셀(C31~C33) 사이의 위치에 부합하는 제1 내지 제3 연결 라인(CL1~CL3) 상에 각각 형성될 수 있다. 제3 스테이지(STG_3)는 제7 내지 제9 증폭기(Amp31~Amp33)를 포함할 수 있으며, 제1 내지 제3 셀(C11~C13)과 제4 내지 제6 셀(C21~C23) 사이의 위치에 부합하는 제1 내지 제3 연결 라인(CL1~CL3) 상에 각각 형성될 수 있다.
도 15b를 더 참조하면, 보충 회로(414b)는 제1 내지 제9 증폭기(Amp11~Amp33)를 포함할 수 있으며, 제1 내지 제3 여분의 셀(RC1~RC3)과 제7 내지 제9 셀(C31~C33) 사이의 위치에 부합하는 제1 내지 제3 연결 라인(CL1~CL3) 상에 각각 형성될 수 있다.
다만, 도 15a 및 도 15b의 보충 회로(414a, 414b)는 예시적인 실시에에 불과한 바, 이에 국한되지 않고, 여분의 집적 회로에서 셀 매트릭스로 출력되는 신호들의 특성을 개선하기 위한 다양한 예들이 보충 회로에 적용될 수 있다.
도 16은 본 개시의 예시적 실시 예에 따른 디스플레이 장치의 제조 공정을 개략적으로 나타낸 도면이다. 도 16을 참조하면, 일 실시예에 따른 디스플레이 장치(1030)는 발광 소자 어레이(1010) 및 구동 회로 기판(1020)을 포함할 수 있다. 발광 소자 어레이(1010)는 구동회로 기판(1020)과 결합될 수 있다.
발광 소자 어레이(10)는 복수의 발광 소자들을 포함할 수 있다. 발광 소자는 발광 다이오드(Light Emitting Diode; LED)일 수 있다. 발광 소자는 마이크로 내지 나노 단위 크기의 발광 다이오드일 수 있다. 반도체 웨이퍼(Silicon Wafer) 상에 복수의 발광 소자들을 성장시킴으로써 적어도 하나의 발광 소자 어레이(1010)들이 제조될 수 있다. 따라서, 발광 소자를 개별적으로 구동 회로 기판(1020)에 이송할 필요없이 발광 소자 어레이(1010)를 구동회로 기판(1020)과 결합함으로써 디스플레이 장치(1030)가 제조될 수 있다.
구동 회로 기판(1020)에는 발광 소자 어레이(1010) 상의 발광 소자 각각에 대응하는 셀들이 매트릭스 형태로 배열될 수 있다. 발광 소자 어레이(1010) 상의 발광 소자와 구동 회로 기판(20) 상의 제어 회로는 전기적으로 연결되어 셀을 구성할 수 있다.
도 1 등에서 전술된 본 개시의 예시적 실시예들에 따른 여분의 집적 회로는 구동 회로 기판(1020)과 발광 소자 어레이(1010)와 다른 기판에 형성되어 디스플레이 장치(1030)에 포함될 수 있다. 또한, 본 개시의 예시적 실시예들에 따른 구동 회로 기판(1020)는 셀들에 포함된 제어 회로들을 포함할 수 있으며, 제어 회로들에는 여분의 접적 회로의 여분의 셀들의 제어 회로들과 대체 가능하도록 구현될 수 있다. 구체적인 내용은 전술한 바, 이하 생략한다.
이상에서와 같이 도면과 명세서에서 예시적인 실시 예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시 예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (20)

  1. 제1 로우 라인들을 공유하는 제1 셀들이 구비된 제1 셀 라인 및 제2 로우 라인들을 공유하는 제2 셀들이 구비된 제2 셀 라인을 포함하는 셀 매트릭스;
    제3 로우 라인을 공유하고, 상기 제1 및 상기 제2 셀들과 복수의 컬럼 라인들 및 복수의 연결 라인들을 통해 연결되는 여분의(redundancy) 셀들이 구비된 여분의 셀 라인을 포함하는 여분의 집적 회로; 및
    상기 제1 및 제2 셀 라인의 불량 셀의 포함 여부를 기반으로 상기 제1 로우 라인들, 상기 제2 로우 라인들 및 상기 제3 로우 라인을 통해 상기 제1 셀 라인 또는 상기 제2 셀 라인을 상기 여분의 셀 라인으로 대체하도록 구성된 디스플레이 구동 집적 회로(Display Driver Integrated circuit; 이하, DDI로 지칭)을 포함하는 디스플레이 장치.
  2. 제1항에 있어서,
    상기 제1 셀들이 적어도 하나의 상기 불량 셀을 포함하는 때에, 상기 제1 셀 라인은 상기 제1 여분의 셀 라인으로 대체되는 것을 특징으로 하는 디스플레이 장치.
  3. 제2항에 있어서,
    상기 제1 여분의 셀 라인으로 상기 제1 셀 라인이 대체되는 때에,
    상기 DDI는,
    제1 구간에서 상기 제1 로우 라인들 중 어느 하나 및 상기 제3 로우 라인을 통해 상기 제1 셀들 및 상기 제1 여분의 셀들 각각에 데이터 클록을 전송하고,
    제2 구간에서 상기 제2 로우 라인들 중 어느 하나를 통해 상기 제2 셀들에 상기 데이터 클록을 전송하도록 구성된 것을 특징으로 하는 디스플레이 장치.
  4. 제1항에 있어서,
    상기 제1 및 제2 셀들 각각은,
    자신과 연결된 상기 컬럼 라인을 통해 수신된 제1 데이터를 데이터 클록을 기반으로 저장하고, PWM(Pulse Width Modulation) 클록을 기반으로 상기 제1 데이터를 출력하도록 구성된 제1 쉬프터(shifter);
    대체 선택 신호를 기반으로 상기 제1 데이터 및 자신과 연결된 상기 연결 라인으로부터 수신된 제2 데이터 중 어느 하나를 선택적으로 출력하도록 구성된 멀티플렉서; 및
    상기 멀티플렉서의 출력을 기반으로 발광하도록 구성된 발광 소자를 포함하는 것을 특징으로 하는 디스플레이 장치.
  5. 제4항에 있어서,
    상기 여분의 셀들 각각은,
    상기 데이터 클록을 기반으로 제2 데이터를 저장하고, 상기 PWM 클록을 기반으로 상기 제2 데이터를 자신과 연결된 상기 연결 라인을 통해 출력하도록 구성된 제2 쉬프터를 포함하는 것을 특징으로 하는 디스플레이 장치.
  6. 제4항에 있어서,
    상기 제1 및 제2 로우 라인들 각각은,
    상기 데이터 클록 또는 상기 PWM 클록을 전달하도록 구성된 제1 라인; 및
    상기 대체 선택 신호를 전달하도록 구성된 제2 라인을 포함하고,
    상기 제3 로우 라인은,
    상기 데이터 클록 또는 상기 PWM 클록을 전달하도록 구성된 제3 라인을 포함하는 것을 특징으로 하는 디스플레이 장치.
  7. 제1항에 있어서,
    상기 셀 매트릭스에 포함된 불량 셀에 관한 정보를 기반으로 상기 디스플레이 구동 집적 회로를 제어하도록 구성된 제어 로직을 더 포함하는 것을 특징으로 하는 디스플레이 장치.
  8. 제7항에 있어서,
    상기 정보를 저장하도록 구성된 불휘발성 메모리를 더 포함하도록 구성된 것을 특징으로 하는 디스플레이 장치.
  9. 제1 로우 라인들을 공유하는 제1 셀들, 상기 제1 셀들에 각각 대응하는 제1 메모리 소자들, 제2 로우 라인들을 공유하는 제2 셀들 및 상기 제2 셀들에 각각 대응하는 제2 메모리 소자들을 포함하는 셀 매트릭스; 및
    제3 로우 라인을 공유하고, 상기 제1 및 상기 제2 셀들과 복수의 컬럼 라인들 및 복수의 연결 라인들을 통해 연결되는 여분의 셀들이 구비된 여분의 집적 회로를 포함하며,
    상기 제1 셀들 각각은,
    자신과 연결된 상기 제1 메모리 소자에 저장된 값을 기반으로 자신과 연결된 상기 여분의 셀과 선택적으로 대체되도록 구성되고,
    상기 제2 셀들 각각은,
    자신과 연결된 상기 제2 메모리 소자에 저장된 값을 기반으로 자신과 연결된 상기 여분의 셀과 선택적으로 대체되도록 구성된 것을 특징으로 하는 디스플레이 장치.
  10. 제9항에 있어서,
    상기 제1 및 제2 셀들 각각은,
    자신과 연결된 상기 컬럼 라인을 통해 수신된 제1 데이터를 데이터 클록을 기반으로 저장하고, PWM(Pulse Width Modulation) 클록을 기반으로 상기 제1 데이터를 출력하도록 구성된 제1 쉬프터(shifter);
    자신과 연결된 상기 제1 메모리 소자 또는 상기 제2 메모리 소자로부터 수신된 대체 선택 신호를 기반으로 상기 제1 데이터 및 자신과 연결된 상기 연결 라인으로부터 수신된 제2 데이터 중 어느 하나를 선택적으로 출력하도록 구성된 멀티플렉서; 및
    상기 멀티플렉서의 출력에 응답하여 발광하도록 구성된 발광 소자를 포함하는 것을 특징으로 하는 디스플레이 장치.
  11. 제9항에 있어서,
    상기 여분의 셀들 각각은,
    자신과 연결된 상기 컬럼 라인을 통해 수신된 제2 데이터를 상기 데이터 클록을 기반으로 제2 데이터를 저장하고, 상기 PWM 클록을 기반으로 상기 제2 데이터를 자신과 연결된 상기 연결 라인을 통해 출력하도록 구성된 제2 쉬프터를 포함하는 것을 특징으로 하는 디스플레이 장치.
  12. 제9항에 있어서,
    상기 제1 메모리 소자들은, 제1 메모리 로우 라인을 공유하고, 복수의 메모리 컬럼 라인들과 연결되며,
    상기 제2 메모리 소자들은, 제2 메모리 로우 라인을 공유하고, 상기 복수의 메모리 컬럼 라인들과 연결된 것을 특징으로 하는 디스플레이 장치.
  13. 제12항에 있어서,
    상기 제1 및 제2 메모리 소자들 각각은,
    자신과 연결된 상기 제1 메모리 로우 라인 또는 상기 제2 메모리 로우 라인으로부터 메모리 인에이블 신호를 수신하고, 자신과 연결된 상기 메모리 컬럼 라인으로부터 메모리 설정 신호를 수신하여, 자신과 연결된 상기 제1 셀 또는 상기 제2 셀의 불량 여부를 나타내는 값을 저장하도록 구성된 것을 특징으로 하는 디스플레이 장치.
  14. 제9항에 있어서,
    상기 제1 로우 라인들, 상기 제2 로우 라인들 및 상기 제3 로우 라인을 통해 복수의 구동 신호들을 상기 셀 매트릭스 및 상기 여분의 집적 회로에 전송도록 구성된 디스플레이 구동 집적 회로(Display Driver Integrated circuit; 이하, DDI로 지칭)을 더 포함하는 디스플레이 장치.
  15. 제14항에 있어서,
    상기 DDI는,
    상기 복수의 구동 신호들을 전송하기 전의 메모리 설정 구간에서 상기 제1 및 제2 메모리 소자들에 소정의 값들을 저장하도록 구성된 것을 특징으로 하는 디스플레이 장치.
  16. 제15항에 있어서,
    상기 DDI의 전반적인 동작을 제어하도록 구성된 제어 로직을 더 포함하고,
    상기 제어 로직은,
    상기 셀 매트릭스에 포함된 불량 셀을 검출하도록 상기 DDI를 제어하고, 상기 검출 결과를 기반으로 상기 소정의 값들을 결정하도록 구성된 것을 특징으로 하는 디스플레이 장치.
  17. 제1 셀이 포함된 셀 매트릭스; 및
    상기 제1 셀과 제1 연결 라인을 통해 연결된 제1 여분의 셀이 포함된 여분의 집적 회로를 포함하고,
    상기 제1 여분의 셀은,
    제1 데이터를 저장하고, 출력하도록 구성된 제1 쉬프터를 포함하고,
    상기 제1 셀은,
    제2 데이터를 저장하고, 출력하도록 구성된 제2 쉬프터;
    상기 제1 쉬프터로부터 상기 제1 연결 라인을 통해 수신된 상기 제1 데이터 및 상기 제2 데이터 중 제1 대체 선택 신호를 기반으로 어느 하나를 선택하여 출력하도록 구성된 제1 멀티플렉서;
    출력 인에이블 신호를 기반으로 상기 제1 멀티플렉서의 출력 신호를 출력하도록 구성된 로직 게이트; 및
    상기 로직 게이트로부터 수신된 상기 제1 멀티플렉서의 출력 신호에 응답하여 발광하도록 구성된 발광 소자를 포함하는 것을 특징으로 하는 디스플레이 장치.
  18. 제17항에 있어서,
    상기 셀 매트릭스 및 상기 여분의 집적 회로를 구동하도록 구성된 디스플레이 드라이버 집적 회로(Display Driver Integrated Circuit)를 더 포함하고,
    상기 DDI는,
    상기 출력 인에이블 신호 및 상기 제1 대체 선택 신호를 상기 제1 셀에 전송하도록 구성된 것을 특징으로 하는 디스플레이 장치.
  19. 제17항에 있어서,
    상기 제1 셀은,
    상기 제1 셀의 불량 여부를 나타내는 값을 저장하도록 구성된 메모리 소자를 더 포함하고,
    상기 메모리 소자는,
    상기 값을 상기 제1 대체 선택 신호로서 상기 제1 멀티플렉서에 전송하도록 구성된 것을 특징으로 하는 디스플레이 장치.
  20. 제19항에 있어서,
    상기 셀 매트릭스 및 상기 여분의 집적 회로를 구동하도록 구성된 디스플레이 드라이버 집적 회로(Display Driver Integrated Circuit)를 더 포함하고,
    상기 DDI는,
    상기 메모리 소자와 연결된 제1 메모리 로우 라인 및 제1 메모리 컬럼 라인을 통해 상기 메모리 소자에 상기 값을 저장하도록 구성된 것을 특징으로 하는 디스플레이 장치.
KR1020210079519A 2021-06-18 2021-06-18 셀 매트릭스를 포함하는 디스플레이 장치 KR20220169286A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210079519A KR20220169286A (ko) 2021-06-18 2021-06-18 셀 매트릭스를 포함하는 디스플레이 장치
US17/748,380 US11942024B2 (en) 2021-06-18 2022-05-19 Display device including cell matrix including redundancy cell
CN202210692752.3A CN115497427A (zh) 2021-06-18 2022-06-17 包括单元矩阵的显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210079519A KR20220169286A (ko) 2021-06-18 2021-06-18 셀 매트릭스를 포함하는 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20220169286A true KR20220169286A (ko) 2022-12-27

Family

ID=84464421

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210079519A KR20220169286A (ko) 2021-06-18 2021-06-18 셀 매트릭스를 포함하는 디스플레이 장치

Country Status (3)

Country Link
US (1) US11942024B2 (ko)
KR (1) KR20220169286A (ko)
CN (1) CN115497427A (ko)

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1758169A3 (en) 1996-08-27 2007-05-23 Seiko Epson Corporation Exfoliating method, transferring method of thin film device, and thin film device, thin film integrated circuit device, and liquid crystal display device produced by the same
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
US7280090B2 (en) 2000-12-22 2007-10-09 Electronics For Imaging, Inc. Methods and apparatus for repairing inoperative pixels in a display
WO2003019678A1 (fr) 2001-08-22 2003-03-06 Sony Corporation Element semiconducteur au nitrure et procede de production de cet element
JP2003218034A (ja) 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3815335B2 (ja) 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
KR100499129B1 (ko) 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
KR100506740B1 (ko) 2003-12-23 2005-08-08 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100664985B1 (ko) 2004-10-26 2007-01-09 삼성전기주식회사 질화물계 반도체 소자
KR100665222B1 (ko) 2005-07-26 2007-01-09 삼성전기주식회사 확산재료를 이용한 엘이디 패키지 및 그 제조 방법
KR100661614B1 (ko) 2005-10-07 2006-12-26 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100723247B1 (ko) 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
KR100735325B1 (ko) 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
KR101182327B1 (ko) 2006-06-29 2012-09-24 엘지디스플레이 주식회사 평판표시장치와 그 화질제어 방법
KR100930171B1 (ko) 2006-12-05 2009-12-07 삼성전기주식회사 백색 발광장치 및 이를 이용한 백색 광원 모듈
KR100855065B1 (ko) 2007-04-24 2008-08-29 삼성전기주식회사 발광 다이오드 패키지
KR100982980B1 (ko) 2007-05-15 2010-09-17 삼성엘이디 주식회사 면 광원 장치 및 이를 구비하는 ｌｃｄ 백라이트 유닛
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
KR20100030470A (ko) 2008-09-10 2010-03-18 삼성전자주식회사 다양한 색 온도의 백색광을 제공할 수 있는 발광 장치 및 발광 시스템
KR101530876B1 (ko) 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
US9153171B2 (en) * 2012-12-17 2015-10-06 LuxVue Technology Corporation Smart pixel lighting and display microcontroller
KR102090706B1 (ko) 2012-12-28 2020-03-19 삼성디스플레이 주식회사 디스플레이 장치, 광학 보상 시스템 및 광학 보상 방법
KR102096056B1 (ko) * 2013-10-23 2020-04-02 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102154709B1 (ko) 2013-11-08 2020-09-11 삼성디스플레이 주식회사 유기 발광 표시 장치, 및 유기 발광 표시 장치의 리페어 방법
KR102141204B1 (ko) * 2013-11-20 2020-08-05 삼성디스플레이 주식회사 유기 발광 표시 장치, 및 유기 발광 표시 장치의 리페어 방법
TWI552319B (zh) * 2014-05-23 2016-10-01 友達光電股份有限公司 顯示裝置
KR102218057B1 (ko) * 2014-09-16 2021-02-22 삼성디스플레이 주식회사 유기전계발광 표시장치
US9468050B1 (en) 2014-09-25 2016-10-11 X-Celeprint Limited Self-compensating circuit for faulty display pixels
WO2016200635A1 (en) * 2015-06-10 2016-12-15 Sxaymiq Technologies Llc Display panel redundancy schemes
US9930277B2 (en) * 2015-12-23 2018-03-27 X-Celeprint Limited Serial row-select matrix-addressed system
KR102505328B1 (ko) 2016-04-28 2023-03-03 삼성디스플레이 주식회사 유기 발광 표시 장치
US10360846B2 (en) * 2016-05-10 2019-07-23 X-Celeprint Limited Distributed pulse-width modulation system with multi-bit digital storage and output device
US10468397B2 (en) * 2017-05-05 2019-11-05 X-Celeprint Limited Matrix addressed tiles and arrays
KR102131264B1 (ko) 2018-10-18 2020-07-07 주식회사 사피엔반도체 마이크로 표시장치

Also Published As

Publication number Publication date
US20220406246A1 (en) 2022-12-22
CN115497427A (zh) 2022-12-20
US11942024B2 (en) 2024-03-26

Similar Documents

Publication Publication Date Title
CN107784977B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
US10199005B2 (en) Display driving circuit configured to secure sufficient time to stabilize channel amplifiers and display device comprising the same
KR102463953B1 (ko) 발광 제어 구동부 및 이를 포함하는 표시 장치
KR102294133B1 (ko) 유기발광 디스플레이 장치의 스캔 드라이버, 유기발광 디스플레이 장치 및 이를 포함하는 디스플레이 시스템
TWI611386B (zh) 顯示驅動裝置、顯示設備及操作其之方法
US10127861B2 (en) Scan driver and display device having the same
US20190206320A1 (en) Pixel of organic light emitting display device and organic light emitting display device having the same
CN112771602A (zh) 显示装置
CN108399892B (zh) 像素以及具有像素的显示设备
KR20170066733A (ko) 게이트 구동 회로 및 이를 포함하는 유기 발광 표시 장치
US10007631B2 (en) Display device
US11037499B2 (en) Display device and method of driving the same
US7652239B2 (en) Video data correction circuit, display device and electronic appliance
US9552770B2 (en) Emission driver, organic light-emitting diode (OLED) display including the same, and electronic device
KR102518914B1 (ko) 화소 및 이를 포함하는 유기 발광 표시 장치
CN114241992A (zh) 移位寄存器、栅极驱动电路以及显示装置
US20210286002A1 (en) Display panel test circuit
US10140926B2 (en) Display device and electronic device having the same
KR20170099429A (ko) 표시 장치 및 이를 포함하는 전자 기기
KR20220169286A (ko) 셀 매트릭스를 포함하는 디스플레이 장치
US9940906B2 (en) Storage device, display driver, electro-optical device, and electronic apparatus
US11348504B2 (en) Display driver integrated circuit (DDI) chip and display apparatus
KR20130046680A (ko) 표시장치
US8294697B2 (en) Register circuit and display driving circuit having the same
US20220383790A1 (en) Display driving circuit and display device including the same