TW201543566A - 電漿蝕刻室中之半導體基板的上表面之平坦化方法 - Google Patents
電漿蝕刻室中之半導體基板的上表面之平坦化方法 Download PDFInfo
- Publication number
- TW201543566A TW201543566A TW104106168A TW104106168A TW201543566A TW 201543566 A TW201543566 A TW 201543566A TW 104106168 A TW104106168 A TW 104106168A TW 104106168 A TW104106168 A TW 104106168A TW 201543566 A TW201543566 A TW 201543566A
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor substrate
- planarizing
- germanium
- plasma etching
- containing material
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 267
- 239000004065 semiconductor Substances 0.000 title claims abstract description 188
- 238000000034 method Methods 0.000 title claims abstract description 82
- 238000001020 plasma etching Methods 0.000 claims abstract description 52
- 230000002123 temporal effect Effects 0.000 claims abstract description 6
- 239000000463 material Substances 0.000 claims description 59
- 229910052732 germanium Inorganic materials 0.000 claims description 48
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 48
- 238000009826 distribution Methods 0.000 claims description 24
- 238000012876 topography Methods 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 11
- 238000004458 analytical method Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 238000000149 argon plasma sintering Methods 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims 1
- 229910052797 bismuth Inorganic materials 0.000 claims 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims 1
- 238000003780 insertion Methods 0.000 claims 1
- 230000037431 insertion Effects 0.000 claims 1
- 229910052707 ruthenium Inorganic materials 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910000420 cerium oxide Inorganic materials 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 3
- 238000009616 inductively coupled plasma Methods 0.000 description 3
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 229910052684 Cerium Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000002826 coolant Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- BIXHRBFZLLFBFL-UHFFFAOYSA-N germanium nitride Chemical compound N#[Ge]N([Ge]#N)[Ge]#N BIXHRBFZLLFBFL-UHFFFAOYSA-N 0.000 description 1
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 238000011112 process operation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
- H01L21/67103—Apparatus for thermal treatment mainly by conduction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
Abstract
一種在電漿蝕刻室中平坦化半導體基板之上表面的方法，該方法包含支撐半導體基板於基板支撐組件之支撐表面上，該基板支撐組件其中包含獨立控制熱控制元件的陣列，其係可操作以控制基板支撐組件之支撐表面的空間與時間溫度，以形成可獨立控制的加熱器區，其係形成以對應於半導體基板之整個上表面的期望溫度分布。於電漿蝕刻期間，半導體基板整個上表面的蝕刻速率依據其局部溫度，其中期望溫度分布係加以決定，使得在預定的時間內平坦化半導體基板的上表面。半導體基板係電漿蝕刻該預定的時間進而平坦化基板的上表面。
Description
相關申請案的交互參照：本專利申請案主張於西元2014年2月28日申請之美國暫時專利申請案第61/946,399號的優先權，其全部內容於此藉由參照納入本案揭示內容。
本發明關於在電漿蝕刻室中平坦化半導體基板之上表面的方法，且更具體而言，本發明關於當控制半導體基板之整個上表面的溫度時平坦化半導體基板之上表面的方法。
在諸如積體電路、儲存單元等的半導體裝置製造中，一系列製造操作係執行以定義半導體基板上的特徵部。半導體基板可包含多層結構（multi-level structures）形式的積體電路裝置，該多階結構定義在由矽形成的半導體基板之上。在一基板層，具擴散區域的電晶體元件係形成。在後續層中，互連金屬化線路係加以圖案化且電連接至電晶體元件，以定義期望的積體電路裝置。此外，圖案化的傳導層係由介電材料絕緣於其他傳導層。
定義半導體基板上特徵部的該系列製造操作可包括許多製程，諸如對各種材料層進行添加、圖案化、蝕刻、移除、拋光、平坦化等操作。由於定義在半導體基板上的特徵部之複雜性，有必要以精確的方式執行每個製程。例如：通常期望以精確的方式平坦化半導體基板的上表面，以降低半導體基板上表面之表面地形中的變異。在缺少精確的平坦化的情況下，由於增加半導體基板上表面之表面地形中的變異，附加層的製造變得更困難許多。
本揭露內容係在電漿蝕刻室中平坦化半導體基板之上表面的方法，其中，半導體基板係支撐在位於電漿蝕刻室中之基板支撐組件的支撐表面上。該基板支撐組件包含獨立控制熱控制元件的陣列於其中。該獨立控制熱控制元件陣列的熱控制元件係可操作以控制基板支撐組件之支撐表面的空間與時間溫度，以形成可獨立控制的加熱器區。該等可獨立控制的加熱器區係加以形成以對應於半導體基板之整個上表面的期望溫度分布，使得於電漿蝕刻期間，半導體基板的整個上表面之蝕刻速率可加以控制，俾使半導體基板之上表面可被平坦化。該方法包含分析半導體基板的上表面，從而測量上表面之表面地形的不均勻性，其中，該上表面係由含矽材料形成。自半導體基板之上表面移除的含矽材料量係基於分析上表面來計算，以在電漿蝕刻半導體基板一預定時間後，達到半導體基板之平坦的上表面。基板支撐組件之整個支撐表面的空間與時間溫度之溫度分布係產生。該溫度分布對應於從該半導體基板的上表面移除所計算之含矽材料的量所需之半導體基板的整個上表面之期望溫度，其中，形成上表面的含矽材料之蝕刻速率係依據其局部溫度。半導體基板係插入電漿蝕刻室中。處理氣體係供應至電漿蝕刻室內且處理氣體係受激發為電漿態。平坦化半導體基板的上表面係藉由在提供能量給獨立控制熱控制元件的陣列以達到半導體基板之整個上表面的期望溫度分布的同時，電漿蝕刻半導體基板之上表面，從而自半導體基板的上表面移除所計算含矽材料的量而達到半導體基板之平坦的上表面。
此外，本揭露內容係在電漿蝕刻室中平坦化半導體基板之上表面的方法，其中，半導體基板之上表面係由含矽材料形成。該方法包含支撐半導體基板於基板支撐組件之支撐表面上，該基板支撐組件其中包含獨立控制熱控制元件的陣列，其中，該獨立控制熱控制元件的陣列之熱控制元件係可操作以控制基板支撐組件之支撐表面的時間及空間的溫度，以形成可獨立控制的加熱器區。可獨立控制的加熱器區係形成以對應於半導體基板之整個上表面的期望溫度分布，其中，於電漿蝕刻期間半導體基板之整個上表面的蝕刻速率依據其局部溫度，且其中期望溫度分布係決定為使得在預定的時間內平坦化半導體基板之上表面。半導體基板係電漿蝕刻該預定的時間，從而平坦化其上表面，其中，用以執行電漿蝕刻的處理氣體包含HBr、C4
F8
、NF3
、CH2
F2
、CF4
、CH3
F、O2
、He、Cl2
、或其組合。
本揭露內容係在電漿蝕刻室中平坦化半導體基板（基板）之上表面的方法，在該電漿蝕刻室中，半導體基板係支撐在位於電漿蝕刻室中之基板支撐組件的支撐表面上，該基板支撐組件包含獨立控制熱控制元件的陣列，諸如，至少50個獨立控制熱控制元件的陣列。為了透徹理解本發明實施例，在以下的說明中說明眾多具體細節。然而，顯然地，對於精於本項技術之人士而言，本發明實施例可以不具有某些或全部這些具體細節而加以實施。在其他情況下，為了不要不必要地模糊此處揭露之本實施例，眾所周知的製程操作未詳細說明。此外，在此參考數值時使用的術語「約」意指±10%。
許多電漿處理製程的效能取決於支撐在基板支撐組件的支撐表面上之半導體基板的溫度分布。例如：於電漿處理期間，基板支撐組件可建構成調整支撐在其支撐表面上之半導體基板的空間及/或時間的溫度分布。為了調整半導體基板的溫度分布，包含在基板支撐組件中之獨立控制熱控制元件的陣列可加以控制以調整基板支撐組件之支撐表面的溫度，從而控制支撐在基板支撐組件之支撐表面上的基板之溫度分布（亦即，半導體基板整個上表面的溫度）。基板支撐組件的示例實施例及對於基板支撐組件的加熱裝置（亦即調整裝置），可在共同轉讓之美國專利號第8,461,674號，及共同轉讓之美國公開申請案第2011/0092072號、第2012/0097661號、第2013/0068750號、第2013/0220989號、及第2011/0143462號，及共同轉讓之美國申請案序號第13/908,676號中找到，其全部內容於此藉由參照納入本案揭示內容。用於基板支撐組件之電源供應器及電源切換系統的示例實施例可在共同轉讓之美國專利申請案序號第13/690,745號中找到，該基板支撐組件包含獨立控制熱控制元件的陣列，其電連接電源供應器及電源切換系統，此申請案全部內容於此藉由參照納入本案揭示內容。
基板支撐組件可包含一靜電夾頭（ESC, electrostatic chuck），用於在處理期間，將半導體基板（基板）靜電夾持至基板支撐組件的支撐表面之上。該基板支撐組件亦可包含一流體冷卻式散熱器（亦即一冷卻板）及一加熱板，該加熱板具有獨立控制熱控制元件的陣列，其係可操作以形成複數個可獨立控制的加熱器區，以逐步地實現支撐於基板支撐組件之支撐表面上的基板之徑向溫度控制、方位角溫度控制、及/或逐晶粒的溫度控制。例如：在一實施例中，流體冷卻式散熱器可維持在約-20o
C至80o
C之間，其中獨立控制熱控制元件（加熱器）的陣列可將基板支撐組件的支撐表面（以及在該支撐表面上所支撐的基板）維持在高於流體冷卻式散熱器溫度約0o
C至90o
C的溫度。藉由改變供應至熱控制元件的加熱器功率，可獨立控制的加熱器區可形成，使得基板支撐組件的支撐表面之溫度分布可受控制，且因而使支撐在基板支撐組件之支撐表面上的基板之溫度分布可受控制。熱控制元件係較佳可獨立控制，其中，可獨立控制的加熱器區可由獨立控制熱控制元件的陣列於一空間頻率加以形成，該空間頻率係獨立於包含在基板支撐組件內的獨立控制熱控制元件陣列之熱控制元件的空間頻率。較佳是，在基板支撐組件中包含至少50個熱控制元件，且可操作以形成至少100個可獨立控制的加熱器區。
圖1說明感應耦合電漿處理裝置的一個實施例，該裝置可施行本揭露內容之平坦化半導體基板上表面之方法的實施例。感應耦合電漿處理裝置可包含一真空室200（亦即電漿蝕刻室）。真空室200包含在真空室200內部支撐一半導體基板214的一基板支架（下電極阻件）215。介電窗20形成真空室200的頂壁。處理氣體通過一氣體注射器22注入至真空室200的內部。氣體源234通過氣體注射器22供應處理氣體至真空室200的內部。
一旦處理氣體係引入至真空室200的內部，其由供應能量至真空室200內部的天線18激發為電漿態。較佳是，天線18係由RF電源240及RF阻抗匹配電路238提供電源之外部平面天線，以感應耦合RF能量至真空室200內。然而，在一個替代的實施例中，天線18可為一外接的或內嵌之非平面式的天線。藉由施加RF功率至平面天線所產生之電磁場，供給能量至真空室200內部的處理氣體，以在半導體基板214上方形成高密度電漿（例如：109
-1012
ions/cm3
）。在蝕刻製程期間，天線18（亦即RF線圈）執行類似變壓器中初級線圈的功能，而真空室200內產生的電漿執行類似變壓器中次級線圈的功能。較佳是，天線18係藉由電連接器238b（亦即引線）電連接至RF阻抗匹配電路238，及RF電源240係藉由電連接器240b電連接至RF阻抗匹配電路238。
圖2說明基板支撐組件300之一個實施例的剖面圖，具有支撐表面301的基板支撐組件300可被用以執行本揭露內容之平坦化半導體基板上表面之方法的實施例。該基板支撐組件300可包含一加熱板304，其中該加熱板304具有獨立控制熱控制元件的陣列。較佳是，在加熱板304中包含至少50個獨立控制的熱控制元件305 。加熱板304可為高分子材料、無機材料、陶瓷材料（諸如氧化矽、氧化鋁、氧化釔、氮化鋁）、或其他合適的材料。基板支撐組件300最好更包含一靜電夾頭，該靜電夾頭由陶瓷層303（靜電夾持層）形成，其中，至少一個電極302（例如，單極或雙極）係內嵌於陶瓷層303中，以用直流電壓靜電夾持基板至陶瓷層303的支撐表面301。基板支撐組件300可進一步包含，例如，熱阻絕層307，及包含冷卻劑流之通道306的冷卻板308。
支撐在基板支撐組件之支撐表面上之半導體基板的上表面，係最好由一材料形成，其中該材料的蝕刻速率取決於其局部溫度。例如：蝕刻速率可在半導體基板之整個上表面的多個位置藉由與半導體基板之整個上表面的周圍位置相比增加其局部溫度而增加。然而，在一個替代的實施例中，依據形成半導體基板上表面的材料，蝕刻速率可在半導體基板之整個上表面的多個位置藉由與半導體基板之整個上表面的周圍位置相比降低其局部溫度而增加。
獨立控制熱控制元件陣列之獨立控制的熱控制元件305係可操作以控制基板支撐組件300之支撐表面301的空間與時間溫度，以形成可獨立控制的加熱器區。該可獨立控制的加熱器區可於一空間頻率形成，該空間頻率係獨立於包含在基板支撐組件內的獨立控制熱控制元件陣列之熱控制元件的空間頻率。可獨立控制的加熱器區係最好形成為對應於支撐在支撐表面301上的半導體基板之整個上表面的期望溫度分布，使得半導體基板整個上表面的蝕刻速率於電漿蝕刻期間可被控制，俾使半導體基板的上表面於電漿蝕刻期間可被平坦化。例如：獨立控制熱控制元件的陣列可加以提供功率以形成至少100個可獨立控制的加熱器區，以對應於半導體基板組件的整個支撐表面（且連帶的，支撐在支撐表面301上的半導體基板）之期望溫度分布，使得對應於各個所形成的可獨立控制加熱器區的半導體基板上表面部分之蝕刻速率係約0至5 nm/min/o
C。以這種方式，半導體基板的整個上表面在電漿蝕刻期間可同時被平坦化。為了控制半導體基板上表面部分的蝕刻速率，基板支撐組件整個支撐表面的可獨立控制加熱器區之溫度較佳是在整個支撐表面可達到溫度約-20o
C至約90o
C，且更佳是達到約20o
C至約90o
C。
較佳是，半導體基板的上表面係由含矽材料形成，且更佳是，半導體基板的上表面係由矽形成，例如：多晶矽或晶態矽、氮化矽（SiN）、或氧化矽（SiOx
，其中x係大於或等於1）。在一較佳的實施例中，形成半導體基板上表面的含矽材料係矽，且用於執行電漿蝕刻的處理氣體係HBr、添加O2
的HBr、或C4
F8
、NF3
、及CH2
F2
。在一替代的較佳實施例中，含矽材料係SiN，且用於執行電漿蝕刻的處理氣體係CH3
F；C4
F8
、NF3
、及He；C4
F8
、NF3
、He、及CH2
F2
；C4
F8
、NF3
、He、CH2
F2
、及Cl2
；或C4
F8
、NF3
、及CH2
F2
。在一替代的較佳實施例中，含矽材料係氧化矽（SiOx
，其中x係大於或等於1），且用於執行電漿蝕刻的處理氣體係CH2
F2
及CF4
；C4
F8
、NF3
、及He；C4
F8
、NF3
、He、CH2
F2
、O2
、及CF4
；C4
F8
、NF3
、He、及O2
；或C4
F8
、NF3
、He、及CF4
。在一實施例中，鈍化層可於電漿蝕刻期間在半導體基板的上表面部分上形成。於電漿蝕刻期間用以形成鈍化層的處理氣體最好包含C4
F8
、He、CF4
、CHF3
、或其組合。較佳是，於電漿蝕刻期間電漿蝕刻室的壓力係維持在約5毫托至90毫托。在一實施例中，半導體基板的上表面可由多於一種材料形成，諸如：Si、SiN、及/或氧化矽（SiOx
，其中x係大於或等於1），其中，用於執行電漿蝕刻之處理氣體的成分可被最佳化，使得形成上表面之每一材料的蝕刻速率在電漿蝕刻期間係以1：1之比例蝕刻。例如：半導體基板的上表面可由Si、SiN、及氧化矽（SiOx
）形成，其中，處理氣體的成分係最佳化使得每一材料在電漿蝕刻期間係以1：1：1之比例蝕刻。
平坦化半導體基板上表面的方法包含分析半導體基板的上表面，從而測量上表面之表面地形的不均勻性，其中半導體基板的上表面係由含矽材料形成。在一較佳的實施例中，半導體基板上表面的地形係使用光散射或干涉法技術加以分析。移除自半導體基板上表面之含矽材料的量係基於上表面的分析加以計算，以在電漿蝕刻半導體基板一給定時間之後達到半導體基板平坦的上表面。基板支撐組件的整個支撐表面之空間與時間溫度的期望溫度分布係被產生。該期望溫度分布係較佳地產生以對應於自上表面移除含矽材料之計算量所需的半導體基板整個上表面之期望溫度，其中，形成上表面之含矽材料的蝕刻速率依據其局部溫度。
半導體基板係插入至電漿蝕刻室。處理氣體係供應至電漿蝕刻室內且處理氣體係受激發為電漿態。平坦化半導體基板的上表面，係藉由電漿蝕刻半導體基板上表面預定的時間，且同時對獨立控制熱控制元件的陣列提供功率，以達到半導體基板的整個上表面之期望溫度分布，從而從半導體基板上表面移除所計算量之含矽材料，及達到半導體基板之平坦的上表面。
在本方法的一個實施例中，在將半導體基板插入電漿蝕刻室內之前，一層含矽材料可沉積在半導體基板之上表面上，其中，沉積之含矽材料的電漿蝕刻速率依據其局部溫度。較佳是，在電漿蝕刻室內插入半導體基板之前沉積在半導體基板之上表面上的含矽材料層係SiN。在一實施例中，在電漿蝕刻室內插入半導體基板之前，半導體基板的上表面可經歷化學機械平坦化（CMP, chemical mechanical planarization）製程。化學機械研磨裝置的一個示例實施例可在共同轉讓的美國專利第6,769,961號中找到，其全部內容於此藉由參照納入本案揭示內容。
一控制系統，諸如控制系統385（參看圖1），最好控制由電漿蝕刻室、基板支撐組件、及/或獨立控制熱控制元件陣列之控制部執行的製程。非暫時性電腦可讀媒體可包含程式指令，用於控制電漿蝕刻室及本揭露內容方法之實施例，其中本揭露內容的方法係最好由軟體演算法執行。控制處理操作的電腦程式碼可以任何傳統的電腦可讀程式語言撰寫：例如，組合語言、C、C++、巴斯卡（Pascal）、福傳（Fortran）、或其他。編譯的目的碼或腳本係由處理器實行以執行在程式中所確定的任務。
在一實施例中，於電漿蝕刻室中平坦化由含矽材料形成的半導體基板上表面的方法，包含支撐半導體基板於基板支撐組件的支撐表面上，該基板支撐組件包含獨立控制熱控制元件的陣列，諸如至少50個獨立控制熱控制元件的陣列。獨立控制熱控制元件陣列的熱控制元件係可操作以控制基板支撐組件的支撐表面之空間與時間溫度，以形成可獨立控制的加熱器區。該可獨立控制的加熱器區可於一空間頻率形成，該空間頻率係獨立於包含在基板支撐組件內的熱控制元件陣列之熱控制元件的空間頻率。以這種方式，可獨立控制的加熱器區可形成以對應於半導體基板整個上表面之期望溫度分布，其中，於電漿蝕刻期間半導體基板整個上表面之蝕刻速率依據其局部的溫度，且其中期望的溫度分布係被決定使得半導體基板的上表面在電漿蝕刻預定的時間內被平坦化。半導體基板係被電漿蝕刻預定的時間從而平坦化其上表面，其中，用於執行電漿蝕刻的處理氣體包含HBr、C4
F8
、NF3
、CH2
F2
、CF4
、CH3
F、O2
、He、Cl2
、或其組合。
較佳是，建立期望的溫度分布，係藉由：分析半導體基板上表面之表面地形，如此以決定其上表面地形的不均勻性；且將溫度分布與分析的表面地形相匹配，其中整個溫度分布的溫度係選擇為使得上表面地形之不均勻性在電漿蝕刻半導體時降低。半導體基板上表面之表面地形係最好使用光散射或干涉法技術分析。較佳是，期望的溫度分布係最好於在電漿蝕刻室內支撐半導體基板在基板支撐組件的支撐表面上之前加以建立。或者，期望的溫度分布可於在電漿蝕刻室內支撐半導體基板在基板支撐組件的支撐表面上之後加以建立。
在一實施例中，較佳是可於電漿蝕刻室內在支撐半導體基板於基板支撐組件的支撐表面上之前，將一層含矽材料沉積在半導體基板的上表面上。較佳是，該含矽材料係SiN。
在電漿蝕刻期間，獨立控制熱控制元件的陣列係最好控制成在整個支撐表面形成至少100個可獨立控制的加熱器區，使得對應於各個所形成的獨立控制加熱器區之半導體基板上表面部分之蝕刻速率係約0至5 nm/min/o
C。例如：基板支撐組件的整個支撐表面之可獨立控制加熱器區的溫度可在整個支撐表面到達溫度約20o
C至約90o
C。以這種方式，比半導體基板上表面地形周圍部分厚之上表面地形的部分（亦即形成峰），可加以控制以比周圍沒那麼厚（亦即形成谷）的周圍部分具有較高的蝕刻速率。因此，在電漿蝕刻預定的時間之後，其中多個上表面部分係以不同速率蝕刻，其中蝕刻速率依據半導體基板上表面的局部溫度，可達到半導體基板之平坦的上表面。於電漿蝕刻期間，電漿蝕刻室中的壓力係最好維持在約5毫托至90毫托。
如本揭露內容，圖3A至3C各自說明在平坦化半導體基板上表面之方法之實施例之步驟期間之半導體基板的剖面圖。如圖3A所示，半導體基板100之上表面400具有不均勻的表面地形，其中上表面400係由含矽材料形成。在一較佳的實施例中，上表面400係經歷化學機械研磨（CMP）製程，其因而降低上表面400之表面地形的不均勻性。上表面400係接著加以分析使得上表面400的表面地形被量測，且計算移除自半導體基板100之上表面400的材料量，以在電漿蝕刻半導體基板100預定的時間之後，達到其平坦的上表面400。對應於半導體基板100整個上表面400的期望溫度之基板支撐組件整個支撐表面的空間與時間溫度之溫度分布係加以產生。半導體基板100係接著插入電漿蝕刻室中，在該電漿蝕刻室中，可獨立控制的加熱器區係形成以對應於藉由設置在基板支撐組件內之獨立控制熱控制元件的陣列產生的溫度分布。例如：如圖3B所示，可獨立控制的加熱器區401a可藉由獨立控制熱控制元件的陣列形成，其中可獨立控制的加熱器區401a之溫度促成較快的蝕刻速率，且可獨立控制的加熱器區401b可藉由獨立控制熱控制元件的陣列形成，其中可獨立控制的加熱器區401b之溫度促成較慢的蝕刻速率。在提供能量給獨立控制熱控制元件的陣列以形成可獨立控制的加熱器區以對應於產生的溫度分布時，半導體基板100的上表面400係接著受電漿蝕刻預定的時間，因此達成平坦的上表面400，如圖3C所示。
圖4A至4D各自說明在如此處所述平坦化半導體基板上表面之方法之實施例之步驟期間之半導體基板的剖面圖。如圖4A所示，半導體基板100之上表面400具有不均勻的表面地形，其中上表面400係由含矽材料形成。在一較佳的實施例中，SiN層係沉積在上表面400上，形成新上表面400a，新上表面400a其亦具有不均勻的表面地形。由SiN形成的上表面400a係接著加以分析，使得量測上表面400a的表面地形，且計算移除自半導體基板100之上表面400a的材料量，以在電漿蝕刻半導體基板100預定的時間之後，達到其平坦的上表面400a。對應於半導體基板100整個上表面400a的期望溫度之基板支撐組件整個支撐表面的空間與時間溫度之溫度分布係加以產生。半導體基板100係接著插入電漿蝕刻室中，在該電漿蝕刻室中，可獨立控制的加熱器區（未顯示）係形成以對應於藉由配置在基板支撐組件內之獨立控制熱控制元件的陣列產生的溫度分布。半導體基板100的上表面400a係接著被電漿蝕刻預定的時間，其中，達成平坦的上表面400a，如圖4C所示。半導體基板100係接著被電漿蝕刻直到SiN沉積層係完全移除，因此曝露由底層含矽材料形成之平坦的上表面400。
雖然本發明參照其具體實施例詳細描述，精於本項技術之人士明白各種改變及修正可被執行，及各種等效組合可加以使用，而不背離隨附申請專利範圍之範疇。
18‧‧‧天線
20‧‧‧介電窗
22‧‧‧氣體注射器
100‧‧‧半導體基板
200‧‧‧真空室
214‧‧‧基板
215‧‧‧基板支架
234‧‧‧氣體源
238‧‧‧RF阻抗匹配電路
238b‧‧‧電連接器
240‧‧‧RF電源
240b‧‧‧電連接器
300‧‧‧基板支撐組件
301‧‧‧支撐表面
302‧‧‧電極
303‧‧‧陶瓷層
304‧‧‧加熱板
305‧‧‧熱控制元件
306‧‧‧通道
307‧‧‧熱阻絕層
308‧‧‧冷卻板
385‧‧‧控制系統
400‧‧‧上表面
400a‧‧‧上表面
401a‧‧‧加熱器區
401b‧‧‧加熱器區
20‧‧‧介電窗
22‧‧‧氣體注射器
100‧‧‧半導體基板
200‧‧‧真空室
214‧‧‧基板
215‧‧‧基板支架
234‧‧‧氣體源
238‧‧‧RF阻抗匹配電路
238b‧‧‧電連接器
240‧‧‧RF電源
240b‧‧‧電連接器
300‧‧‧基板支撐組件
301‧‧‧支撐表面
302‧‧‧電極
303‧‧‧陶瓷層
304‧‧‧加熱板
305‧‧‧熱控制元件
306‧‧‧通道
307‧‧‧熱阻絕層
308‧‧‧冷卻板
385‧‧‧控制系統
400‧‧‧上表面
400a‧‧‧上表面
401a‧‧‧加熱器區
401b‧‧‧加熱器區
圖1說明感應耦合電漿蝕刻室的一實施例，平坦化半導體基板上表面之方法的實施例可施行在該感應耦合電漿室內。
圖2係基板支撐組件的剖面示意圖，其包含一個加熱板，該加熱板其中具有獨立控制熱控制元件的陣列。
圖3A至C各自說明在如本揭露內容之平坦化半導體基板上表面之實施例的各種方法步驟期間，半導體基板的剖面圖。
圖4A至D各自說明在如本揭露內容之平坦化半導體基板上表面之實施例的各種方法步驟期間，半導體基板的剖面圖。
100‧‧‧半導體基板
400‧‧‧上表面
401a‧‧‧加熱器區
401b‧‧‧加熱器區
Claims (20)
- 一種半導體基板上表面平坦化方法，在一電漿蝕刻室中，平坦化一半導體基板的上表面，其中，該半導體基板係支撐在位於該電漿蝕刻室內之一基板支撐組件的一支撐表面上，該基板支撐組件其中包含一獨立控制熱控制元件的陣列，其中該獨立控制熱控制元件陣列的熱控制元件係可操作以控制該基板支撐組件的支撐表面的空間與時間溫度，以形成可獨立控制的加熱器區，以對應於該半導體基板的整個上表面的一期望溫度分布，使得於電漿蝕刻期間該半導體基板的整個上表面的蝕刻速率可被控制，使得該半導體基板的上表面可被平坦化，該方法包含： 分析該半導體基板的上表面，從而測量該上表面之表面地形的不均勻性，其中，該上表面係由一含矽材料形成； 基於該上表面的分析，計算從該半導體基板的上表面移除之含矽材料的量，以在電漿蝕刻該半導體基板一預定的時間後達到該半導體基板的一平坦的上表面； 產生該基板支撐組件之整個支撐表面的空間與時間溫度之一溫度分布，其對應於從該上表面移除所計算之含矽材料的量所需之該半導體基板之整個上表面的期望溫度，其中，形成該上表面之該含矽材料的蝕刻速率依據其局部溫度； 插入該半導體基板至該電漿蝕刻室內； 供應處理氣體至該電漿蝕刻室內，且激發該處理氣體為一電漿態；及 平坦化該半導體基板的上表面，此平坦化步驟係藉由在提供能量給該獨立控制熱控制元件的陣列以達到該半導體基板之整個上表面的該期望溫度分布的同時，電漿蝕刻該半導體基板的上表面，從而自該半導體基板的上表面移除所計算之含矽材料的量而達到該半導體基板之一平坦的上表面。
- 如申請專利範圍第1項之半導體基板上表面平坦化方法，其中 (a) 該含矽材料係矽，且用於執行該電漿蝕刻的該處理氣體係HBr； (b) 該含矽材料係矽，且用於執行該電漿蝕刻的該處理氣體係HBr及O2 ； (c) 該含矽材料係矽，且用於執行該電漿蝕刻的該處理氣體係C4 F8 、NF3 、及CH2 F2 ； (d) 該含矽材料係SiN，且用於執行該電漿蝕刻的該處理氣體係CH3 F； (e) 該含矽材料係SiN，且用於執行該電漿蝕刻的該處理氣體係C4 F8 、NF3 、及CH2 F2 ； (f) 該含矽材料係SiN，且用於執行該電漿蝕刻的該處理氣體係C4 F8 、NF3 、及He； (g) 該含矽材料係SiN，且用於執行該電漿蝕刻的該處理氣體係C4 F8 、NF3 、He、及CH2 F2 ； (h) 該含矽材料係SiN，且用於執行該電漿蝕刻的該處理氣體係C4 F8 、NF3 、He、CH2 F2 、及Cl2 ； (i) 該含矽材料係SiOx ，其中x係大於或等於1，且用於執行該電漿蝕刻的該處理氣體係CH2 F2 及CF4 ； (j) 該含矽材料係SiOx ，其中x係大於或等於1，且用於執行該電漿蝕刻的該處理氣體係C4 F8 、NF3 、及He； (k) 該含矽材料係SiOx ，其中x係大於或等於1，且用於執行該電漿蝕刻的該處理氣體係C4 F8 、NF3 、He、CH2 F2 、O2 、及CF4 ； (l) 該含矽材料係SiOx ，其中x係大於或等於1，且用於執行該電漿蝕刻的該處理氣體係C4 F8 、NF3 、He、及O2 ；或 (m) 該含矽材料係SiOx ，其中x係大於或等於1，且用於執行該電漿蝕刻的該處理氣體係C4 F8 、NF3 、He、及CF4 。
- 如申請專利範圍第1項之半導體基板上表面平坦化方法，更包含在插入該半導體基板至該電漿蝕刻室內之前沉積一層含矽材料於該半導體基板的上表面之上，其中，該沉積之含矽材料的電漿蝕刻速率依據其局部溫度；及/或在插入該半導體基板至該電漿蝕刻室內之前，使該上表面經歷一化學機械平坦化製程。
- 如申請專利範圍第1項之半導體基板上表面平坦化方法，其中該半導體基板的上表面係由選自由矽、SiN、及SiOx （其中x係大於或等於1）組成的群組中之多於一種材料形成，該方法更包含最佳化該處理氣體的成分，使得形成該半導體基板之上表面的每一材料於電漿製程期間係以一1：1的比例蝕刻。
- 如申請專利範圍第1項之半導體基板上表面平坦化方法，其中該基板支撐組件的整個支撐表面之該等可獨立控制加熱器區的溫度可在該整個支撐表面達到約20o C至約90o C的溫度。
- 如申請專利範圍第1項之半導體基板上表面平坦化方法，更包含在該電漿處理室中維持約5毫托至90毫托的壓力。
- 如申請專利範圍第1項之半導體基板上表面平坦化方法，其中用於執行該電漿蝕刻的該處理氣體包含C4 F8 、He、CF4 、CHF3 、或其組合，及其中該電漿蝕刻形成一鈍化層在該半導體基板之上表面的多個部分上。
- 如申請專利範圍第1項之半導體基板上表面平坦化方法，其中該半導體基板的上表面之地形係使用光散射或干涉法技術分析。
- 如申請專利範圍第1項之半導體基板上表面平坦化方法，其中該期望溫度分布及該等可獨立控制的加熱器區係於一空間頻率形成，該空間頻率獨立於包含在該基板支撐組件內的獨立控制熱控制元件陣列之該等熱控制元件的空間頻率。
- 如申請專利範圍第1項之半導體基板上表面平坦化方法，更包含控制該獨立控制熱控制元件的陣列以在整個該支撐表面形成至少100個可獨立控制的加熱器區，使得對應於各個所形成的可獨立控制加熱器區之該半導體基板的上表面的部分之蝕刻速率係約0至5 nm/min/o C。
- 如申請專利範圍第1項之半導體基板上表面平坦化方法，其中該方法係由一軟體演算法執行。
- 一種電腦可讀媒體，包含執行申請專利範圍第1項之半導體基板上表面平坦化方法的程式指令。
- 一種控制系統，用以控制由電漿蝕刻室執行的製程，該控制系統包含申請專利範圍第12項之電腦可讀媒體。
- 一種半導體基板上表面平坦化方法，於一電漿蝕刻室中平坦化一半導體基板之一上表面，其中，該半導體基板的上表面係由一含矽材料形成，該方法包含： 支撐該半導體基板於一基板支撐組件的一支撐表面之上，該基板支撐組件其中包含一獨立控制熱控制元件的陣列，其中該獨立控制熱控制元件陣列的熱控制元件係可操作以控制該基板支撐組件之支撐表面的空間與時間溫度，以形成可獨立控制的加熱器區； 形成該等可獨立控制的加熱器區以對應於該半導體基板之整個上表面的一期望溫度分布，其中，於電漿蝕刻期間該半導體基板之整個上表面的蝕刻速率依據其局部溫度，且其中該期望溫度分布係決定成使得該半導體基板的上表面係在一預定的時間段內加以平坦化；及 電漿蝕刻該半導體基板該預定時間段，從而平坦化其上表面，其中，用於執行該電漿蝕刻的處理氣體包含HBr、C4 F8 、NF3 、CH2 F2 、CF4 、CH3 F、O2 、He、Cl2 、或其組合。
- 如申請專利範圍第14項之半導體基板上表面平坦化方法，其中建立該期望溫度分布係藉由：分析該半導體基板之上表面的表面地形，以決定其上表面地形的不均勻性；及將一溫度分布與該分析的表面地形相匹配，其中整個該溫度分布的溫度係加以選擇，使得當電漿蝕刻該半導體基板時，降低該上表面地形的不均勻性。
- 如申請專利範圍第15項之半導體基板上表面平坦化方法，其中於該電漿蝕刻室中，在支撐該半導體基板在該基板支撐組件的支撐表面上之前，建立該期望溫度分布。
- 如申請專利範圍第14項之半導體基板上表面平坦化方法，更包含於該電漿蝕刻室中，在支撐該半導體基板在該基板支撐組件的支撐表面上之前，沉積一含矽材料層於該半導體基板的上表面之上。
- 如申請專利範圍第14項之半導體基板上表面平坦化方法，更包含控制該獨立控制熱控制元件的陣列，以在整個該支撐表面形成至少100個可獨立控制的加熱器區，使得對應於各個所形成的可獨立控制加熱器區之該半導體基板的上表面的部分之蝕刻速率係約0至5 nm/min/o C。
- 如申請專利範圍第14項之半導體基板上表面平坦化方法，其中該基板支撐組件的整個支撐表面的該等可獨立控制加熱器區的溫度在整個支撐表面可達到約20o C至約90o C的溫度，及/或在該電漿蝕刻室中的壓力係維持在約5毫托至90毫托。
- 如申請專利範圍第16項之之半導體基板上表面平坦化方法，其中該期望溫度分布及該等可獨立控制的加熱器區係於一空間頻率形成，該空間頻率係獨立於包含在該基板支撐組件內的獨立控制熱控制元件陣列之該等熱控制元件的空間頻率。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201461946399P | 2014-02-28 | 2014-02-28 | |
| US61/946,399 | 2014-02-28 | ||
| US14/337,953 US9589853B2 (en) | 2014-02-28 | 2014-07-22 | Method of planarizing an upper surface of a semiconductor substrate in a plasma etch chamber |
| US14/337,953 | 2014-07-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201543566A true TW201543566A (zh) | 2015-11-16 |
| TWI659468B TWI659468B (zh) | 2019-05-11 |
Family
ID=54007105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW104106168A TWI659468B (zh) | 2014-02-28 | 2015-02-26 | 電漿蝕刻室中之半導體基板的上表面之平坦化方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9589853B2 (zh) |
| KR (1) | KR102321315B1 (zh) |
| SG (1) | SG10201500548QA (zh) |
| TW (1) | TWI659468B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160240366A1 (en) * | 2015-02-17 | 2016-08-18 | Infineon Technologies Ag | Processing of Semiconductor Devices |
| CN113675115A (zh) | 2015-05-22 | 2021-11-19 | 应用材料公司 | 方位可调整的多区域静电夹具 |
| KR102013787B1 (ko) | 2017-06-08 | 2019-08-23 | 한국과학기술연구원 | 가시광선 광원을 이용한 ito 박막의 표면 평탄화 방법 및 장치 |
| US11107708B2 (en) * | 2017-11-14 | 2021-08-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Heating platform, thermal treatment and manufacturing method |
| KR102049806B1 (ko) | 2018-04-25 | 2020-01-22 | 한국과학기술연구원 | 특정 파장의 광원 및 반응성 가스를 이용하여 대상물의 표면을 평탄화하는 방법 및 장치 |
Family Cites Families (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6265315B1 (en) | 1998-06-24 | 2001-07-24 | Taiwan Semiconductor Manufacturing Company | Method for improving chemical/mechanical polish uniformity over rough topography for semiconductor integrated circuits |
| US6498107B1 (en) | 2000-05-01 | 2002-12-24 | Epion Corporation | Interface control for film deposition by gas-cluster ion-beam processing |
| TWI288443B (en) * | 2002-05-17 | 2007-10-11 | Semiconductor Energy Lab | SiN film, semiconductor device, and the manufacturing method thereof |
| US7153400B2 (en) | 2002-09-30 | 2006-12-26 | Lam Research Corporation | Apparatus and method for depositing and planarizing thin films of semiconductor wafers |
| US20040060899A1 (en) | 2002-10-01 | 2004-04-01 | Applied Materials, Inc. | Apparatuses and methods for treating a silicon film |
| US6769961B1 (en) | 2003-01-15 | 2004-08-03 | Lam Research Corporation | Chemical mechanical planarization (CMP) apparatus |
| US7256104B2 (en) * | 2003-05-21 | 2007-08-14 | Canon Kabushiki Kaisha | Substrate manufacturing method and substrate processing apparatus |
| JP2005039015A (ja) * | 2003-07-18 | 2005-02-10 | Hitachi High-Technologies Corp | プラズマ処理方法および装置 |
| US7811939B2 (en) | 2006-03-27 | 2010-10-12 | Tokyo Electron Limited | Plasma etching method |
| US8206996B2 (en) | 2006-03-28 | 2012-06-26 | Lam Research Corporation | Etch tool process indicator method and apparatus |
| US7772110B2 (en) | 2007-09-28 | 2010-08-10 | Tokyo Electron Limited | Electrical contacts for integrated circuits and methods of forming using gas cluster ion beam processing |
| US8126677B2 (en) * | 2007-12-14 | 2012-02-28 | Zygo Corporation | Analyzing surface structure using scanning interferometry |
| US7858495B2 (en) | 2008-02-04 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| JP5466410B2 (ja) | 2008-02-14 | 2014-04-09 | 信越化学工業株式会社 | Ｓｏｉ基板の表面処理方法 |
| US8202435B2 (en) | 2008-08-01 | 2012-06-19 | Tel Epion Inc. | Method for selectively etching areas of a substrate using a gas cluster ion beam |
| US8313663B2 (en) | 2008-09-24 | 2012-11-20 | Tel Epion Inc. | Surface profile adjustment using gas cluster ion beam processing |
| US8637794B2 (en) | 2009-10-21 | 2014-01-28 | Lam Research Corporation | Heating plate with planar heating zones for semiconductor processing |
| WO2011081645A2 (en) | 2009-12-15 | 2011-07-07 | Lam Research Corporation | Adjusting substrate temperature to improve cd uniformity |
| JP2011192664A (ja) * | 2010-03-11 | 2011-09-29 | Tokyo Electron Ltd | プラズマエッチング方法及びプラズマエッチング装置 |
| US8178439B2 (en) | 2010-03-30 | 2012-05-15 | Tokyo Electron Limited | Surface cleaning and selective deposition of metal-containing cap layers for semiconductor devices |
| US8193094B2 (en) | 2010-06-21 | 2012-06-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Post CMP planarization by cluster ION beam etch |
| US8501630B2 (en) * | 2010-09-28 | 2013-08-06 | Tokyo Electron Limited | Selective etch process for silicon nitride |
| US8791392B2 (en) | 2010-10-22 | 2014-07-29 | Lam Research Corporation | Methods of fault detection for multiplexed heater array |
| CN102592989B (zh) | 2011-01-07 | 2015-04-08 | 中国科学院微电子研究所 | 层间电介质的近界面平坦化回刻方法 |
| US8409456B2 (en) | 2011-04-20 | 2013-04-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Planarization method for high wafer topography |
| US8512586B2 (en) | 2011-09-01 | 2013-08-20 | Tel Epion Inc. | Gas cluster ion beam etching process for achieving target etch process metrics for multiple materials |
| US8624168B2 (en) | 2011-09-20 | 2014-01-07 | Lam Research Corporation | Heating plate with diode planar heater zones for semiconductor processing |
| JP5851951B2 (ja) | 2011-09-21 | 2016-02-03 | 東京エレクトロン株式会社 | エッチング方法、エッチング装置、および記憶媒体 |
| US8461674B2 (en) | 2011-09-21 | 2013-06-11 | Lam Research Corporation | Thermal plate with planar thermal zones for semiconductor processing |
| US9324589B2 (en) | 2012-02-28 | 2016-04-26 | Lam Research Corporation | Multiplexed heater array using AC drive for semiconductor processing |
-
2014
- 2014-07-22 US US14/337,953 patent/US9589853B2/en active Active
-
2015
- 2015-01-23 SG SG10201500548QA patent/SG10201500548QA/en unknown
- 2015-02-10 KR KR1020150020112A patent/KR102321315B1/ko active IP Right Grant
- 2015-02-26 TW TW104106168A patent/TWI659468B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| US20150249016A1 (en) | 2015-09-03 |
| KR20150102685A (ko) | 2015-09-07 |
| SG10201500548QA (en) | 2015-09-29 |
| TWI659468B (zh) | 2019-05-11 |
| KR102321315B1 (ko) | 2021-11-03 |
| US9589853B2 (en) | 2017-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI743072B (zh) | 蝕刻方法及蝕刻裝置 | |
| US8389416B2 (en) | Process for etching silicon with selectivity to silicon-germanium | |
| KR102284325B1 (ko) | 반도체 제조를 위한 내부 플라즈마 그리드 | |
| TWI673752B (zh) | 電漿裝置 | |
| TWI659468B (zh) | 電漿蝕刻室中之半導體基板的上表面之平坦化方法 | |
| TWI594319B (zh) | 用以改良控制之利用直流電輔助射頻功率的半導體處理 | |
| JP6175570B2 (ja) | ガスパルスを用いる深掘りシリコンエッチングのための方法 | |
| JP6285716B2 (ja) | 金属インターコネクトのために絶縁積層体を選択的にエッチングする方法 | |
| CN104143521B (zh) | 原位金属硬掩模形状控制的脉冲电介质蚀刻工艺 | |
| TW201826386A (zh) | 用於高深寬比結構之移除方法 | |
| US8263496B1 (en) | Etching method for preparing a stepped structure | |
| KR20140121786A (ko) | 반도체 제조를 위한 내부 플라즈마 그리드 어플리케이션 | |
| KR20160140467A (ko) | 에칭 방법 | |
| TW201448030A (zh) | 脈衝式直流電漿蝕刻方法以及設備 | |
| KR20150098197A (ko) | 에칭 방법 및 플라즈마 처리 장치 | |
| US8268184B2 (en) | Etch process for reducing silicon recess | |
| TWI633599B (zh) | Etching method and etching device | |
| CN105632914A (zh) | 在半导体衬底处理装置中均匀处理半导体衬底的注气法 | |
| TWI601181B (zh) | 利用電漿處理工件之系統、複合工件之選擇性電漿處理法及利用相同方法獲得的經蝕刻之複合工件 | |
| TW201448024A (zh) | 在多層薄膜堆疊中蝕刻自對準穿孔及溝槽之方法 | |
| WO2014058697A1 (en) | Methods and apparatus for processing substrates using an ion shield | |
| TWI458013B (zh) | 矽氮化物之選擇性蝕刻製程 | |
| KR20140021610A (ko) | 풀 메탈 게이트 구조를 패터닝하는 방법 | |
| TW202213459A (zh) | 以氧脈衝蝕刻結構的方法 | |
| CN108701612B (zh) | 确定干法蚀刻工艺的后热处理的工艺完成的系统和方法 |