TW201539694A - 功率半導體器件及製備方法 - Google Patents

功率半導體器件及製備方法 Download PDF

Info

Publication number
TW201539694A
TW201539694A TW103112388A TW103112388A TW201539694A TW 201539694 A TW201539694 A TW 201539694A TW 103112388 A TW103112388 A TW 103112388A TW 103112388 A TW103112388 A TW 103112388A TW 201539694 A TW201539694 A TW 201539694A
Authority
TW
Taiwan
Prior art keywords
top surface
wafer
metal bumps
metal
body portion
Prior art date
Application number
TW103112388A
Other languages
English (en)
Other versions
TWI529894B (zh
Inventor
Yan Xun Xue
Hamza Yilmaz
Yueh-Se Ho
Jun Lu
Original Assignee
Alpha & Omega Semiconductor
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha & Omega Semiconductor filed Critical Alpha & Omega Semiconductor
Priority to TW103112388A priority Critical patent/TWI529894B/zh
Publication of TW201539694A publication Critical patent/TW201539694A/zh
Application granted granted Critical
Publication of TWI529894B publication Critical patent/TWI529894B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本發明一般涉及一種半導體器件及其製備方法,更確切的說,本發明旨在提供一種集成有較小尺寸和薄型化晶片的功率半導體器件及其製備方法。提供一個包含多個基座的引線框架,將晶片粘附在本體部的頂面上,在晶片正面的各電極上植金屬凸塊,使各金屬凸塊的頂端凸出於引腳部的頂面所在的平面,加熱金屬凸塊並利用一抵壓板按壓各金屬凸塊的頂端,使每個金屬凸塊所形成的平坦化的頂端面與所述引腳部的頂面齊平,切割引線框架分離各個基座。

Description

功率半導體器件及製備方法 【0001】
本發明一般涉及一種半導體器件及其製備方法,更確切的說,本發明旨在提供一種集成有較小尺寸和薄型化晶片的功率半導體器件及其製備方法。
【0002】
在功率器件中,功耗在一般比較,基於提高器件電氣性能和散熱性能的考慮,通常是將器件的一部分金屬電極從包覆晶片的塑封材料中外露出來,以期獲得最佳的散熱效果。例如在美國專利申請US2003/0132531A1中就展示了一種晶片底部電極外露並用於支援表面貼裝技術的半導體封裝結構24,如圖1所示,金屬罐狀結構12的凹槽內設置有功率晶片MOSFET10,MOSFET10一側的漏極通過導電銀漿14粘貼在金屬罐狀結構12的凹槽底部,從而其漏極被傳導到金屬罐狀結構12的凸起邊緣22上,而MOSFET10另一側的源極接觸端18和柵極接觸端則剛好與凸起邊緣22位於同一側。在金屬罐狀結構12的凹槽內的圍繞在MOSFET10周圍的空隙處還填充有低應力高粘合能力的導電材料16。雖然該封裝結構24在一定程度上解決了散熱問題,但要製備金屬罐狀結構12這樣的物體,在實際生產中其成本不菲。另外一方面,其源極接觸端18和柵極接觸端的位置均被固定了,例如其柵極接觸端和源極接觸端18很難被調整至與凸起邊緣22的上表面齊平,從而難以與PCB上的焊盤佈置相緊密的貼合,這無疑抑制了封裝結構24的適用範圍,尤其是在晶片10自身的厚度並非完全固定而是在一定範圍內浮動而產生偏差的情況下,上述難題更棘手。
【0003】
在本發明的一種實施方式中,提供了功率半導體器件的製備方法,包括以下步驟:提供一個包含多個基座的引線框架,每個所述基座的一個本體部的一個側緣先向上彎折延伸後再以背離本體部的方向水準延伸出一引腳部;將一個晶片粘附在所述本體部的頂面上;在所述晶片正面的各電極上植金屬凸塊,使各金屬凸塊的頂端凸出於引腳部的頂面所在的平面;加熱所述金屬凸塊並利用一抵壓板按壓各金屬凸塊的頂端,使每個金屬凸塊所形成的平坦化的頂端面與所述引腳部的頂面齊平;切割引線框架分離各個基座。
【0004】
上述的方法,在按壓各金屬凸塊的頂端之後,沿著所述晶片的周邊在本體部的頂面上塗覆非導電的粘結劑。
【0005】
上述的方法,在完成晶片的粘貼之後,但在安置金屬凸塊之前,沿著所述晶片的周邊在本體部的頂面上塗覆非導電的粘結劑。
【0006】
上述的方法,在完成金屬凸塊的安置之後,但在實施加熱並按壓各金屬凸塊的頂端之前,沿著所述晶片的周邊在本體部的頂面上塗覆非導電的粘結劑。
【0007】
上述的方法,在切割引線框架之前,先形成一塑封層將各基座、晶片和金屬凸塊予以包覆,其包覆方式為至少使本體部的底面外露於塑封層的底面,金屬凸塊的頂端面和引腳部的頂面外露於塑封層的頂面;並且在切割所述引線框架的步驟中,對相鄰基座之間的包含了引線框架和塑封層的疊層實施切割。
【0008】
上述的方法,在切割引線框架之前,先形成一塑封層將各基座、晶片和金屬凸塊及粘結劑予以包覆,其包覆方式為至少使本體部的底面外露於塑封層的底面,金屬凸塊的頂端面和引腳部的頂面外露於塑封層的頂面;在切割所述引線框架的步驟中,對相鄰基座之間的包含了引線框架和塑封層的疊層實施切割。
【0009】
上述的方法,形成塑封層之後,還包括在塑封層的頂面進行研磨的步驟,以移除覆蓋在金屬凸塊的頂端面上的塑封料。
【0010】
上述方法,在晶片正面的至少一個電極上安置相互鄰近的多個金屬凸塊,在對金屬凸塊加熱的步驟中使該多個鄰近的金屬凸塊熔化聚攏在一起形成一個體積增大的金屬凸塊。
【0011】
在本發明的另一種功率半導體器件的製備方法中,包括以下步驟:提供一個包含多個基座的引線框架,每個所述基座的一個本體部的一個側緣先向上彎折延伸後再以背離本體部的方向水準延伸出一引腳部;將一個晶片粘附在所述本體部的頂面上;在所述晶片正面的各電極上植金屬凸塊,使各金屬凸塊的頂端凸出於引腳部的頂面所在的平面;形成一塑封層將各基座、晶片和金屬凸塊予以包覆,其包覆方式為至少使本體部的底面外露於塑封層的底面;研磨各金屬凸塊凸出於引腳部的頂面所在平面的部分,使每個金屬凸塊所形成的平坦化的頂端面與所述引腳部的頂面齊平;切割相鄰基座之間的包含了引線框架和塑封層的疊層。
【0012】
上述的方法,形成塑封層的步驟中,塑封層的頂面與引腳部的頂面齊平,使金屬凸塊的頂端凸出於塑封層的頂面和使引腳部的頂面外露於塑封層的頂面。
【0013】
上述的方法,形成塑封層的步驟中,塑封層將引腳部的頂面和各金屬凸塊包覆在內,在研磨金屬凸塊形成其平坦化的頂端面的步驟中:從塑封層的頂面開始研磨減薄塑封層直至金屬凸塊也被研磨,使各金屬凸塊凸出於引腳部的頂面所在平面的部分被研磨掉,並使引腳部的頂面外露於塑封層的減薄頂面。
【0014】
上述的方法,在安置金屬凸塊之前,沿著所述晶片的周邊塗覆非導電的粘結劑。
【0015】
上述的方法,在完成金屬凸塊的安置之後但在形成塑封層之前,沿著所述晶片的周邊塗覆非導電的粘結劑。
【0016】
上述方法,在晶片正面的至少一個電極上安置多個彼此鄰近的金屬凸塊,在形成塑封層之前在對金屬凸塊實施加熱,使該多個鄰近的金屬凸塊熔化聚攏在一起形成一個體積增大的金屬凸塊。注意這裏所謂的體積增大,是指原始金屬凸塊融合在一起而形成的一個金屬凸塊的體積,比融合前的原始金屬凸塊的原始體積要大。
【0017】
上述的方法,在完成金屬凸塊的安置之後但在形成該體積增大的金屬凸塊之前,沿著所述晶片的周邊塗覆非導電的粘結劑。或者,在形成該體積增大的金屬凸塊之後但在形成塑封層之前,沿著所述晶片的周邊塗覆非導電的粘結劑。
【0018】
在本發明所提供的一種功率半導體器件,包括:一個基座,所述基座的一個本體部的一個側緣先向上彎折延伸後再以背離本體部的方向水準延伸出一引腳部;一個粘附在所述本體部的頂面上的晶片;安置所述晶片正面的各電極上的金屬凸塊,每個金屬凸塊所具有的平坦化的頂端面與所述引腳部的頂面齊平。
【0019】
上述的功率半導體器件,在本體部的頂面上,沿著所述晶片的周邊設置有粘附在晶片側緣上的非導電的粘結劑,將晶片固持在本體部上。
【0020】
上述的功率半導體器件,還包括將基座、晶片和金屬凸塊予以包覆的一塑封體,其包覆方式為至少使本體部的底面外露於塑封體的底面,以及金屬凸塊的頂端面和引腳部的頂面外露於塑封體的頂面。
【0021】
上述的功率半導體器件,還包括將基座、晶片和金屬凸塊及粘結劑予以包覆的一塑封體,其包覆方式為至少使本體部的底面外露於塑封體的底面,以及金屬凸塊的頂端面和引腳部的頂面外露於塑封體的頂面。
【0022】
上述的功率半導體器件,在晶片正面的一部分電極上安置的金屬凸塊的體積,比在晶片正面另一部分電極上安置的金屬凸塊的體積要大一些,此時體積較大的金屬凸塊外露的頂端面的面積比體積較小的金屬凸塊外露的頂端面的面積大。
【0040】
10‧‧‧晶片
12‧‧‧金屬罐狀結構
14‧‧‧漏極通過導電銀漿
16‧‧‧導電材料
18‧‧‧源極接觸端
22‧‧‧凸起邊緣
24‧‧‧半導體封裝結構
100、100'‧‧‧基座
100a、100'a‧‧‧本體部
100b、100'b‧‧‧引腳部
100c‧‧‧側翼
1000‧‧‧引線框架
101‧‧‧粘合材料
102‧‧‧晶片
1020‧‧‧稱中心線
102a‧‧‧源極電極
102b‧‧‧柵極電極
103‧‧‧粘結劑
104‧‧‧塑封層
104a‧‧‧塑封體
105、105'、105''‧‧‧金屬凸塊
155‧‧‧抵壓板
156‧‧‧切割刀
180‧‧‧對稱分割線
200A、200B、200C、200D‧‧‧功率半導體器件
【0023】
參考所附附圖,以更加充分的描述本發明的實施例。然而,所附附圖僅用於說明和闡述,並不構成對本發明範圍的限制。
圖1是背景技術中的半導體封裝結構的截面示意圖。

圖2A~2E是本發明按壓受熱的金屬凸塊的頂端形成平坦化的頂端面的一個實施方式的流程示意圖。
圖3A~3B是基於圖2A~2E的流程但先塗覆粘結劑再植金屬凸塊的一種實施例。

圖4A~4D是安置金屬凸塊後研磨金屬凸塊的頂端形成平坦化的頂端面的一個實施方式的流程示意圖。

圖5A~5B是基於圖4A~4D的流程但額外塗覆了粘結劑的一種實施例。
圖6A-1至6B-2基於圖2A~2E的流程但後續還額外實施了塑封工序的實施例。
圖7A-1至7D以較大尺寸的金屬凸塊代替圖2A~2E的較小尺寸的金屬凸塊。

圖8A~8B是基於圖7A-1至7D的流程但先塗覆粘結劑再安置金屬凸塊的實施例。

圖9A~9B是安置較大尺寸的金屬凸塊後研磨金屬凸塊的頂端形成平坦化的頂端面的一個實施方式的流程示意圖。
圖10A~10B是基於圖9A~9B的流程但額外塗覆了粘結劑的實施例。
圖11A-1至11B-2基於圖7A-1至7D的流程但後續還實施了塑封工序的實施例。
【0024】
圖2A展示了一對基座100、100',它們在結構上完全一致而且通過未標注的連筋彼此連接,基座100、100'還沿著它們之間的對稱分割線180呈鏡像對稱,構成一個基本的鏡像單元,未示意出的引線框架則包括多個這樣的鏡像單元。基座100、100'除了通過連筋互相連接之外,還通過其他未示意出的連筋與金屬材質的引線框架的支撐條或邊框相連接。應當注意,由該基座100、100'形成的鏡像單元僅僅是一種用於解釋說明的範例,除此之外,引線框架還可以單獨包括多個基座100,但卻未設置任何類似基座100'的構件來與它構成鏡像對稱。在圖2A中,基座100具有一個位於水平面上的大體為方形平板狀的本體部100a,該本體部100a的一個側緣先向上彎折延伸後再以背離本體部100a的方向水準延伸出一個引腳部100b。其中,自本體部100a的側緣向上一體延伸的部分又可以定義為側翼100c,而引腳部100b則自側翼100c遠離本體部100a的一端水準延伸出而形成,該側翼100c與本體部100a之間的夾角α較佳的為直角或鈍角。
【0025】
圖2B展示的豎剖面圖是沿著圖2A中虛線AA所截取的。將多個晶片102通過粘合材料101分別粘貼在本體部100a和100'a各自的頂面上,該導電的粘合材料101可採用例如導電膠或焊錫膏等。在一種實施方式中,該晶片102為垂直式的MOSFET,其背面設置的底部電極如漏極電性連接到本體部100a或100'a,其背面設置有柵極電極和源極電極。然後如圖2C,在晶片102正面的各個電極上植上一些金屬凸塊105,典型的如焊錫球或其他金屬/合金等,面積較小的電極上可以僅僅植上一個金屬凸塊105,面積較大的電極上則可以植上多個金屬凸塊105,後續的圖7A-2對此有詳細描述。合理選擇金屬凸塊105的高度或直徑,但必須使各金屬凸塊105的頂端凸出於引腳部100b、100'b的頂面所在的平面。接著如圖2D所示,對金屬凸塊105進行加熱,譬如完成焊錫球的安置之後還往往需要執行高溫回流焊的步驟,在加熱金屬凸塊105的步驟中其頂端還不會發生非常明顯的形變,但一旦以一個圖示的處於絕對水準位置的抵壓板155按壓在各個因受熱而熔化的金屬凸塊105的頂端上,則金屬凸塊105的頂端將會因抵壓板155的施壓作用而被平坦化,發生明顯的形變。我們要求抵壓板155不能粘附熔化狀的金屬凸塊105,並要求其能耐高溫,通常可採用例如特氟龍或大理石等材質來製備,或者是在金屬的抵壓板155的表面塗有特氟龍等不粘材料也可以。
【0026】
注意抵壓板155並不會無限制地向金屬凸塊105施壓,當其接觸並抵壓在基座100、100'各自的引腳部100b、100'b的頂面上時,顯然抵壓板155會被引腳部100b、100'b支撐抵擋住,從而金屬凸塊105不會再繼續受到按壓力的作用,籍此,每個金屬凸塊105所形成的平坦化的頂端面與引腳部100b、100'b各自的頂面共面。在圖2E的一種實施方式中,沿著晶片102的周邊,在本體部100a、100'a的頂面上塗覆非導電的粘結劑103,粘結劑103粘附在晶片102四周的側緣上,以此牢牢的將晶片102粘附並固持在本體部100a或100'a的頂面上,本領域通常所言的填充膠(underfill)是用作粘結劑103的一種很好選擇。最後再執行引線框架的切割工序,將連接在基座100或100'上的各個連筋切割斷,分離出圖2E所示的功率半導體器件200A。
【0027】
在圖3A~3B的實施例中,與圖2A~2E的步驟大體相同,一個最大區別是,在完成晶片102的粘貼之後,但在安置金屬凸塊105之前,就先行沿著晶片102的周邊在本體部100a或100'a的頂面上塗覆非導電的粘結劑103來固定晶片102,除此之外其他的後續步驟則與圖2A~2E完全一致。一種合理的解釋是,基於本發明精神,一般要求粘合材料101的熔點高於金屬凸塊105的熔點,否則在加熱金屬凸塊105的步驟中,粘合材料101就會一併受熱而熔化,產生表面張力,導致晶片102在本體部100a、100'a的頂面上自行移位或旋轉產生異位現象,但如果在加熱金屬凸塊105之前就利用粘結劑103來固定晶片102,這一現象便被抑制住了,所以粘合材料101和金屬凸塊105間的熔點差異這一要求便顯得不再那麼重要。此外,在圖中未示意出的另一些實施方式中,還可以在完成金屬凸塊105的安置之後,但在加熱按壓各金屬凸塊105的頂端之前,沿著晶片102的周邊在本體部100a、100'a的頂面上塗覆非導電的粘結劑103,也即選擇在圖2C~2D的步驟之間的時機來形成粘結劑103。
【0028】
在圖4A~4D的實施例中,是緊接著圖2C的後續步驟,但取代了圖2D~2E的步驟。如圖4A所示,首先進行塑封工序,利用環氧樹脂類的塑封料形成一個塑封層104來包覆引線框架,主要將基座100、100'以及晶片102和金屬凸塊105予以包覆,其包覆方式為至少使本體部100a、100'a的底面都外露於塑封層104的底面。在圖示的實施例中,塑封層104的頂面和引腳部100b、100'b的頂面齊平,所以金屬凸塊105的頂端從塑封層104的頂面外露。然後在圖4B的步驟中,開始研磨各金屬凸塊105凸出於引腳部100b、100'b的頂面所在平面的部分,以便將這些凸出的部分研磨掉,來形成金屬凸塊105平坦化的頂端面,研磨終止在塑封層104的頂面。很容易理解,此時這些頂端面與引腳部100b、100'b的頂面齊平。其後,再執行圖4C的切割工序,圖中特意縮小了引線框架1000以及晶片102和金屬凸塊105的尺寸以便更閱讀者能更好的理解,利用切割刀156對引線框架1000和塑封料104實施切割,主要是切割基座100和與之相鄰的基座100或100'之間的包含了引線框架1000和塑封層104的疊層,此時,連接在基座100或100'上的連筋被切割斷,塑封層104也被分離形成多個塑封體104a,如圖4D所示,形成功率半導體器件200B。在器件200B中,塑封體104a將基座100或100'、晶片102和金屬凸塊105予以包覆,每個金屬凸塊105的平坦化的頂端面與引腳部100b、100'b的頂面齊平,而引腳部100b、100'b的頂面與塑封體104的頂面共面,所以金屬凸塊105的頂端面和引腳部100b、100'b的頂面都從塑封體104的頂面中外露出來,作為器件與PCB板上的焊盤進行對接焊接的接觸端子,而本體部100a、100'a的底面外露於塑封體104a的底面則可以很好的消散晶片102產生的熱量。
【0029】
在另一個實施例中,可將圖4A~4D的步驟略作變動,主要是在圖4A中形成一個較厚的塑封層104,此時要求塑封層104的頂面不是剛好與引腳部100b、100'b的頂面齊平,而是將各金屬凸塊105和引腳部100b、100'b的頂面完全包覆內,沒有外露。在這種情況下,為了形成金屬凸塊105與引腳部100b、100'b的頂面齊平的頂端面,必須從塑封層104的頂面開始實施研磨,持續減薄塑封層104,直至逐步露出金屬凸塊105,並進一步同步研磨各金屬凸塊105和塑封層104,使金屬凸塊105凸出於引腳部100b、100'b的頂面所在平面的部分完全被研磨掉。最終,研磨終止在引腳部100b、100'b的頂面上,塑封層104的減薄頂面與引腳部100b、100'b的頂面齊平,從而金屬凸塊105所形成的平坦化的頂端面也與引腳部100b、100'b的頂面齊平,此時引腳部100b、100'b的頂面和金屬凸塊105的頂端面都外露於塑封層104的減薄頂面。
【0030】
在圖5A~5B的一個實施方式中,與圖4A~4D的方法流程大體相同,僅有的區別在於,在形成塑封層104之前,先行沿著晶片102的周邊,在本體部100a、100'a的頂面上塗覆非導電的粘結劑103,形成附著在晶片102側緣上的非導電的粘結劑,將晶片102固持在本體部100a或100'a上。其中,塗覆非導電的粘結劑103的時機,既可以選擇在安置金屬凸塊105之前,也可以選擇在完成金屬凸塊105的安置之後。此時相當於在圖4D的功率半導體器件200B的結構中額外引入了粘結劑103,所以後續形成的塑封體104a還將粘結劑103包覆在內。
【0031】
圖6A-1實質上是圖2D得到的結果,圖6A-2實質上是圖2E得到的結果。但圖6B-1是在圖6A-1的基礎上額外實施了一道塑封工序,以及圖6B-2是在圖6A-2的基礎上額外實施了一道塑封工序。在圖6B-1中,形成的塑封層104的頂面與引腳部100b、100'b的頂面齊平,理想的情況是金屬凸塊105的頂端面剛好外露於塑封層104的頂面,但實際上由於金屬凸塊105的頂端在塑封工藝之前就已經被壓平,所以塑封工藝中未固化而且具有一定流動性的塑封料的一部分溢料(Molding Flash)很容易侵入到金屬凸塊105的頂端面與模具的模腔壁之間,使得金屬凸塊105的頂端面被薄薄的一層塑封料覆蓋住,而這是我們所不期望看到的,所以在圖6B-1的步驟中,還在塑封層104的頂面再單獨實施一個輕度研磨的步驟,將溢料去除,使引腳部100b、100'b的頂面和金屬凸塊105的頂端面從塑封層104的頂面充分外露出來。圖6B-2的方法流程大體與圖6B-1相同,相較於圖6B-1的實施例,只不過是額外引入了粘結劑103,至於塗覆粘結劑103的時機可與圖2E相同也可以不同,例如可在完成晶片102的粘貼之後,但在安置金屬凸塊105之前實施,或在完成金屬凸塊105的安置之後,但在加熱按壓各金屬凸塊105的頂端之前實施,這在前文中已經詳細記載,不再贅述。
【0032】
圖7A~1至圖7D的實施例中,與圖2A~2E的方法流程大體相同,但注意在該實施方式中,金屬凸塊105'的體積或直徑增加了很多。在圖7A~2中,晶片102正面的源極電極102a的面積比柵極電極102b大很多,所以源極電極102a上可以植上多個金屬凸塊105',柵極電極102b上植上少許甚至是一個金屬凸塊105'即可。金屬凸塊105'的體積或直徑增大帶來的好處是,源極電極102a上的這些金屬凸塊105'彼此間可以靠得更近,它們在熔化的狀態下就更容易相互聚攏而融合成一個體積更大的金屬凸塊105'',完成融合後,可參閱圖7B所示的金屬凸塊105''豎截面圖。一般而言源極電極102a上流過的電流值比較大,較大的金屬凸塊105''可以承載更大的電流值。與此同時,柵極電極102b上的一個金屬凸塊105'因為沒有與任何金屬凸塊融合,所以其體積幾乎不變,顯然由數個金屬凸塊105'融合而成的金屬凸塊105''的體積要比金屬凸塊105'的原始體積大得多。此外,在另一些實施方式中,即便不增加金屬凸塊105'的體積或直徑,只要增加源極電極102a上金屬凸塊105'的密度,同樣可以達到讓這些高密度的金屬凸塊105'相互聚攏融合成一個體積較大的金屬凸塊105''的目的。圖7C~7D的方法流程可以參考圖2C~2E的步驟,對源極電極102a上的金屬凸塊105''和對柵極電極102b上的金屬凸塊105'施壓,形成它們各自平坦化的頂端面,然後形成粘結劑103,之後對引線框架實施切割,分離出功率半導體器件200C。
【0033】
在圖7A-2的實施例中,基於鏡像對稱的基座對100、100',為了保障後續實施引線框架或塑封層的切割工序之後,同一批次所獲得的最終器件在結構上完全一致,有必要將設置在基座100的本體部100a上的一個晶片102與設置在基座100'的本體部100'a上的另一個晶片102的粘附方位做一些調整。在一種實施方式中,晶片102正面的柵極電極102b大體上位於該晶片102的一組對邊的對稱中心線1020上,並且柵極電極102b偏離晶片102正面的中心位置,而靠近該晶片102的另一組對邊中的一條邊緣,同時晶片102正面的其他大部分面積被源極電極102a佔據。注意本體部100a之上的晶片102的對稱中心線1020須跟本體部100a的設置有側翼100c的一個側緣平行,同樣本體部100'a之上的晶片102的對稱中心線1020須跟本體部100'a的設置有側翼的一個側緣平行。在這種情況下,粘貼在本體部100'a上的晶片102相對粘貼在本體部100a上的晶片102實質上旋轉了180度(在幾何學中有時候我們稱該兩個晶片中心對稱,它們間的對稱中心center of symmetry大致落在圖2A所示的分割線180上),其目的就在於保障所有的器件就好像是相互複製的一樣。譬如,當基座100、100'從引線框架上分離後,設定圖7A-2中基座100按圖示的位置固定,而使基座100'旋轉180度,很容易觀察到,本體部100a和其上方的晶片102的相對位置關係,較之本體部100'a和其上方的晶片102的相對位置關係,是完全相同的。在該鏡像基座對中,完成它們之上一個晶片的粘貼之後,另一個晶片在粘貼之前需要旋轉180度。雖然圖中未標示,但應該明白,晶片102正面的各個電極實質上是通過鈍化層而相互絕緣隔離的。
【0034】
圖8A~8B是基於圖7A~1至圖7D的流程,但略有變化,主要是在完成晶片102的粘貼之後,但在安置金屬凸塊105'之前,就先行沿著晶片102的周邊在本體部100a或100'a的頂面上塗覆非導電的粘結劑103,來固定晶片102。在圖中未示意出的另一些實施方式中,還可以選擇在完成柵極、源極上的金屬凸塊105'的安置之後,但在加熱形成源極電極102a上的一個體積較大的金屬凸塊105''之前,相當於在對金屬凸塊105'和金屬凸塊105''的頂端施壓之前,來沿著晶片102的周邊在本體部100a、100'a的頂面上塗覆非導電的粘結劑103,也即安排在圖7A-2與圖7B的步驟之間。
【0035】
在圖9A~9B的實施例中,是緊接著圖7B的後續步驟,但取代了圖7C~7D的步驟。如圖9A所示,首先進行塑封工序,形成一個塑封層104來包覆引線框架,主要將基座100、100'以及晶片102和金屬凸塊105'、105''予以包覆,其包覆方式為至少使本體部100a、100'a的底面都外露於塑封層104的底面。在圖示的實施例中,塑封層104的頂面和引腳部100b、100'b的頂面齊平,所以柵極電極102b上的金屬凸塊105'和源極電極102a上的金屬凸塊105''各自的頂端都從塑封層104的頂面外露。然後在圖4B的步驟中,研磨金屬凸塊105'、105''凸出於引腳部100b、100'b的頂面所在平面的部分,將這些凸出的部分研磨掉,研磨終止在塑封層104的頂面,從而來形成金屬凸塊105'、105''各自平坦化的頂端面,很容易理解,此時的這些頂端面與引腳部100b、100'b的頂面齊平。其後,再執行引線框架和塑封層104的切割的工序,獲得圖中的功率半導體器件200D,切割工序在圖4A~4D的實施方式中有詳細介紹,因此不再贅述。在功率半導體器件200D中,雖然柵極電極102b上設置的金屬凸塊105'和源極電極102a上設置的金屬凸塊105''各自的頂端面都外露於塑封體104a的頂面,但顯然前者外露的頂端面的面積,比後者外露的頂端面的面積要小得多。
【0036】
在另一個實施例中,可將圖9A~9B的步驟略作變動,主要是在圖9A中形成一個較厚的塑封層104,此時要求塑封層104的頂面不是剛好與引腳部100b、100'b的頂面齊平,而是將金屬凸塊105'、105''和引腳部100b、100'b的頂面完全包覆內,沒有外露。在這種情況下,為了形成金屬凸塊105'、105''與引腳部100b、100'b的頂面齊平的頂端面,必須從塑封層104的頂面開始實施研磨,持續減薄塑封層104,直至逐步露出金屬凸塊105'、105'',並進一步同步研磨各金屬凸塊105'、105''和塑封層104,使金屬凸塊105'、105''凸出於引腳部100b、100'b的頂面所在平面的部分完全被研磨掉。最終,研磨終止在引腳部100b、100'b的頂面上,塑封層104的減薄頂面與引腳部100b、100'b的頂面齊平,從而金屬凸塊105'、105''所形成的平坦化的頂端面也與引腳部100b、100'b的頂面齊平,此時引腳部100b、100'b的頂面和金屬凸塊105'、105''的頂端面都外露於塑封層104的減薄頂面。
【0037】
在圖10A~10B的實施方式中,與圖9A~9B的方法大體相同,僅有的區別在於,在形成塑封層104之前,沿著晶片102的周邊,在本體部100a、100'a的頂面上塗覆了非導電的粘結劑103,形成附著在晶片102側緣上的非導電的粘結劑,將晶片102固持在本體部100a或100'a上。塗覆非導電的粘結劑103的時機,既可以選擇在安置金屬凸塊105'之前實施,也可以選擇在完成柵極、源極上的金屬凸塊105'的安置之後但在加熱形成源極上的金屬凸塊105''之前實施,甚至選擇在形成柵極上的金屬凸塊105'、源極上的金屬凸塊105''之後實施。此時在功率半導體器件200D的結構中引入了粘結劑103,所以塑封體104a還將粘結劑103包覆在內。
【0038】
圖11A-1實質上是圖7C得到的結果,圖11A-2實質上是圖7D得到的結果。圖11B-1是在圖11A-1的基礎上額外實施了一道塑封工序,圖11B-2是在圖11A-2的基礎上額外實施了一道塑封工序。在圖11B-1中,形成的塑封層104的頂面與引腳部100b、100'b的頂面齊平,理想的情況是金屬凸塊105'、105''的頂端面剛好外露於塑封層104的頂面,但由於金屬凸塊105'和金屬凸塊105''的頂端已經被壓平,所以塑封工藝中塑封料的一部分溢料很容易侵入金屬凸塊105'、105''的頂端面與模腔壁之間,使得金屬凸塊105'、105''各自的頂端面被薄薄的一層塑封料覆蓋住,所以在圖11B-1的步驟中,在塑封層104的頂面執行輕度研磨的步驟,將溢料去除,使引腳部100b、100'b的頂面和金屬凸塊105'、105''的頂端面從塑封層104的頂面中充分外露。圖11B-2的方法流程大體與圖11B-1相同,相較於圖11B-1的實施例,只不過是在完成晶片102的粘貼之後,額外引入了粘結劑103。塗覆粘結劑103的時機可與圖7D相同也可以不同,例如可以選擇在安置柵極、源極上的金屬凸塊105'之前實施,也可以選擇在完成柵極、源極上的金屬凸塊105'的安置之後,但在執行加熱形成源極上的金屬凸塊105''之前實施。
【0039】
以上,通過說明和附圖,給出了具體實施方式的特定結構的典型實施例,上述發明提出了現有的較佳實施例,但這些內容並不作為局限。對於本領域的技術人員而言,閱讀上述說明後,各種變化和修正無疑將顯而易見。因此,所附的權利要求書應看作是涵蓋本發明的真實意圖和範圍的全部變化和修正。在權利要求書範圍內任何和所有等價的範圍與內容,都應認為仍屬本發明的意圖和範圍內。

 
155‧‧‧抵壓板
100b、100'b‧‧‧引腳部

Claims (19)

  1. 【第1項】
    一種功率半導體器件的製備方法,其特徵在於,包括以下步驟:提供一包含多個基座的引線框架,每個所述基座的一本體部的一側緣先向上彎折延伸後再以背離本體部的方向水準延伸出一引腳部;將一晶片粘附在所述本體部的頂面上;在所述晶片正面的各電極上植金屬凸塊,使各金屬凸塊的頂端凸出於引腳部的頂面所在的平面;加熱所述金屬凸塊並利用一抵壓板按壓各金屬凸塊的頂端,使每個金屬凸塊所形成的平坦化的頂端面與所述引腳部的頂面齊平;以及切割引線框架分離各個基座。
  2. 【第2項】
    如權利要求1所述的方法,其特徵在於,在按壓各金屬凸塊的頂端之後,沿著所述晶片的周邊在本體部的頂面上塗覆非導電的粘結劑。
  3. 【第3項】
    如權利要求1所述的方法,其特徵在於,在完成晶片的粘貼之後,但在安置金屬凸塊之前,沿著所述晶片的周邊在本體部的頂面上塗覆非導電的粘結劑。
  4. 【第4項】
    如權利要求1所述的方法,其特徵在於,在完成金屬凸塊的安置之後,但在實施加熱並按壓各金屬凸塊的頂端之前,沿著所述晶片的周邊在本體部的頂面上塗覆非導電的粘結劑。
  5. 【第5項】
    如權利要求1所述的方法,其特徵在於,在切割引線框架之前,先形成一塑封層將各基座、晶片和金屬凸塊予以包覆,其包覆方式為至少使本體部的底面外露於塑封層的底面,金屬凸塊的頂端面和引腳部的頂面外露於塑封層的頂面;以及
    在切割所述引線框架的步驟中,對相鄰基座之間的包含了引線框架和塑封層的疊層實施切割。
  6. 【第6項】
    如權利要求2~4中任意一項所述的方法,其特徵在於,在切割引線框架之前,先形成一塑封層將各基座、晶片和金屬凸塊及粘結劑予以包覆,其包覆方式為至少使本體部的底面外露於塑封層的底面,金屬凸塊的頂端面和引腳部的頂面外露於塑封層的頂面;以及
    在切割所述引線框架的步驟中,對相鄰基座之間的包含了引線框架和塑封層的疊層實施切割。
  7. 【第7項】
    如權利要求1所述的方法,其特徵在於,在晶片正面的至少一個電極上安置相互鄰近的多個金屬凸塊,在對金屬凸塊加熱的步驟中使該多個鄰近的金屬凸塊熔化聚攏在一起形成一個體積增大的金屬凸塊。
  8. 【第8項】
    一種功率半導體器件的製備方法,其特徵在於,包括以下步驟:提供一包含多個基座的引線框架,每個所述基座的一本體部的一側緣先向上彎折延伸後再以背離本體部的方向水準延伸出一引腳部;將一晶片粘附在所述本體部的頂面上;在所述晶片正面的各電極上植金屬凸塊,使各金屬凸塊的頂端凸出於引腳部的頂面所在的平面;形成一塑封層將各基座、晶片和金屬凸塊予以包覆,其包覆方式為至少使本體部的底面外露於塑封層的底面;研磨各金屬凸塊凸出於引腳部的頂面所在平面的部分,使每個金屬凸塊所形成的平坦化的頂端面與所述引腳部的頂面齊平;以及切割相鄰基座之間的包含了引線框架和塑封層的疊層。
  9. 【第9項】
    如權利要求8所述的方法,其特徵在於,形成塑封層的步驟中,使塑封層的頂面與引腳部的頂面齊平,並且金屬凸塊的頂端凸出於塑封層的頂面以及引腳部的頂面外露於塑封層的頂面。
  10. 【第10項】
    如權利要求8所述的方法,其特徵在於,形成塑封層的步驟中,使塑封層將引腳部的頂面和各金屬凸塊包覆在內,在研磨金屬凸塊形成其平坦化的頂端面的步驟中:從塑封層的頂面開始研磨減薄塑封層直至金屬凸塊也被研磨,使各金屬凸塊凸出於引腳部的頂面所在平面的部分被研磨掉,並使引腳部的頂面外露於塑封層的減薄頂面。
  11. 【第11項】
    如權利要求8所述的方法,其特徵在於,在安置金屬凸塊之前,沿著所述晶片的周邊塗覆非導電的粘結劑。
  12. 【第12項】
    如權利要求8所述的方法,其特徵在於,在完成金屬凸塊的安置之後但在形成塑封層之前,沿著所述晶片的周邊塗覆非導電的粘結劑。
  13. 【第13項】
    如權利要求8所述的方法,其特徵在於,在晶片正面的至少一個電極上安置多個彼此鄰近的金屬凸塊,在形成塑封層之前在對金屬凸塊實施加熱,使該多個鄰近的金屬凸塊熔化聚攏在一起形成一個體積增大的金屬凸塊。
  14. 【第14項】
    如權利要求13所述的方法,其特徵在於,在完成金屬凸塊的安置之後但在形成該體積增大的金屬凸塊之前,沿著所述晶片的周邊塗覆非導電的粘結劑。
  15. 【第15項】
    一種功率半導體器件,其特徵在於,包括:一基座,所述基座的一本體部的一側緣先向上彎折延伸後再以背離本體部的方向水準延伸出一引腳部;一粘附在所述本體部的頂面上的晶片;以及安置所述晶片正面的各電極上的金屬凸塊,每個金屬凸塊所具有的平坦化的頂端面與所述引腳部的頂面齊平。
  16. 【第16項】
    如權利要求15所述的功率半導體器件,其特徵在於,在本體部的頂面上,沿著所述晶片的周邊設置有粘附在晶片側緣上的非導電的粘結劑,將晶片固持在本體部上。
  17. 【第17項】
    如權利要求15所述的功率半導體器件,其特徵在於,還包括將基座、晶片和金屬凸塊予以包覆的一塑封體,其包覆方式為至少使本體部的底面外露於塑封體的底面,以及金屬凸塊的頂端面和引腳部的頂面外露於塑封體的頂面。
  18. 【第18項】
    如權利要求16所述的功率半導體器件,其特徵在於,還包括將基座、晶片和金屬凸塊及粘結劑予以包覆的一塑封體,其包覆方式為至少使本體部的底面外露於塑封體的底面,以及金屬凸塊的頂端面和引腳部的頂面外露於塑封體的頂面。
  19. 【第19項】
    如權利要求15所述的功率半導體器件,其特徵在於,在晶片正面的一部分電極上安置的金屬凸塊的體積,比在晶片正面另一部分電極上安置的金屬凸塊的體積要大。
TW103112388A 2014-04-02 2014-04-02 功率半導體器件及製備方法 TWI529894B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW103112388A TWI529894B (zh) 2014-04-02 2014-04-02 功率半導體器件及製備方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103112388A TWI529894B (zh) 2014-04-02 2014-04-02 功率半導體器件及製備方法

Publications (2)

Publication Number Publication Date
TW201539694A true TW201539694A (zh) 2015-10-16
TWI529894B TWI529894B (zh) 2016-04-11

Family

ID=54851455

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103112388A TWI529894B (zh) 2014-04-02 2014-04-02 功率半導體器件及製備方法

Country Status (1)

Country Link
TW (1) TWI529894B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108538726A (zh) * 2017-03-03 2018-09-14 Tdk株式会社 半导体芯片的制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108538726A (zh) * 2017-03-03 2018-09-14 Tdk株式会社 半导体芯片的制造方法

Also Published As

Publication number Publication date
TWI529894B (zh) 2016-04-11

Similar Documents

Publication Publication Date Title
TWI529893B (zh) 帶有底部金屬基座的半導體器件及其製備方法
JP4595265B2 (ja) 半導体装置の製造方法
JP2003007652A (ja) 半導体チップの製造方法
TWI327369B (en) Multichip stack package
TWI476877B (zh) 氣腔式封裝結構及方法
US8236613B2 (en) Wafer level chip scale package method using clip array
CN103199187B (zh) 一种发光二极管封装基板与封装结构及其制作方法
JP2015008210A (ja) 半導体装置の製造方法
US9305870B2 (en) Power semiconductor device and preparation method thereof
TW523892B (en) Surface mountable chip type semiconductor device and manufacturing method
TWI529894B (zh) 功率半導體器件及製備方法
US9391005B2 (en) Method for packaging a power device with bottom source electrode
JP2014203868A (ja) 半導体装置及び半導体装置の製造方法
CN104979220A (zh) 功率半导体器件及制备方法
TWI503929B (zh) 底部源極的功率裝置及製備方法
TWI536507B (zh) 超薄半導體器件及製備方法
TWI536471B (zh) 利用熱壓焊球在晶圓級塑封工藝中實現超薄晶片的方法
TWI518809B (zh) 製備應用在倒裝安裝工藝上的半導體器件的方法
TW201013859A (en) Method of manufacturing semiconductor device
TWI277184B (en) Flip-chip leadframe type package and fabrication method thereof
JP2015026638A (ja) 半導体チップ、半導体チップの接合方法及び半導体装置の製造方法
KR101144082B1 (ko) 반도체 칩 적층 패키지 및 그 제조 방법
JP2002299547A (ja) 積層型半導体装置およびその製造方法
JPH04130633A (ja) 半導体装置とその製造方法およびそれに用いるキャピラリ
TWI470688B (zh) 晶圓級半導體裝置及其封裝方法