TW201532163A - 堆疊式半導體封裝構件之測試設備及其測試方法 - Google Patents

Abstract

本發明係有關於一種堆疊式半導體封裝構件之測試設備及其測試方法，主要係利用升降取放裝置來載入或載出第一晶片於測試座上，並藉由升降旋臂來驅使容置有第二晶片之晶片置放模組移位至升降取放裝置與測試座之間。接著，升降取放裝置連同晶片置放模組下壓進行測試；待測試完畢，升降取放裝置與晶片置放模組上升，而升降旋臂驅使晶片置放模組移出而位於升降取放裝置之一側。據此，於本發明以全自動化的方式對堆疊式半導體封裝構件進行測試，以大幅提高測試效率、以及測試準確率，並且可顯著降低成本支出。

Description

堆疊式半導體封裝構件之測試設備及其測試方法

本發明係關於一種堆疊式半導體封裝構件之測試設備及其測試方法，尤指一種適用於檢測堆疊式(Package on Package)半導體封裝構件之電性特性或功能之測試設備及其測試方法。

隨著行動多媒體產品的普及、對更高數位訊號處理、具有更高儲存容量、以及靈活性電子裝置的迫切需求，堆疊式封裝(stacked package on package，PoP)應用正快速成長。

請參閱圖5，圖5係一般常見堆疊式半導體封裝構件之示意剖視圖。所謂堆疊式封裝技術是將兩個或更多元件，以垂直堆疊或是背部搭載的方式封裝。如圖中所示，一般常見包括一底層晶片91、及一頂層晶片92，其中底層晶片91通常係整合數位或混合訊號邏輯元件，例如基頻、應用或多媒體處理器；而在頂層晶片92中通常整合記憶體，例如DRAM或Flash。據此，堆疊式封裝的優勢在於，比傳統並排排列的封裝方式占用更少的印刷電路板(PCB)空間並簡化電路板設計，且又可透過記憶體與邏輯電路的直接連線來改善頻率效能表現。

再者，於半導體封裝測試的製程中，一般堆 疊式半導體封裝構件通常係於堆疊封裝前，先將頂層晶片92與底層晶片91分別測試，待二者都通過測試後，再予層疊、打線、封裝而完成最終產品。然而，目前底層晶片91之測試通常需要搭配頂層之記憶體晶片方可進行功能性測試，故底層晶片91之測試方式明顯較一般單純之電子元件測試為繁複。

再且，習知底層晶片91的測試方式係以人工目測、手動的方式進行，其主要透過人員目測將頂層晶片92與底層晶片91對位後，再人工手動進行測試。然而，此一傳統人工的方式，很容易會因為操作人員的誤判或操作上的瑕疵導致測試失效，從而降低了測試準確率且又無端地耗費成本，此外人工測試方式之效率也始終無法提升。

由此可知，如何達成一種能夠進行全自動化測試，而可大幅提高測試效率、及準確率，進而顯著降低成本之堆疊式半導體封裝構件之測試設備及其測試方法，實為產業上的一種迫切需要。

本發明之主要目的係在提供一種堆疊式半導體封裝構件之測試設備及其測試方法，俾能以全自動化的方式對堆疊式半導體封裝構件之底層晶片進行測試，以大幅提高測試效率、以及測試準確率，並且可顯著降低成本支出。

為達成上述目的，本發明一種堆疊式半導體封裝構件之測試設備，主要包括主控制器、升降取放裝 置、測試座、升降旋臂、以及晶片置放模組。其中，測試座係用以容置第一晶片，且測試座係位於升降取放裝置下方；升降旋臂係位於升降取放裝置之一側；晶片置放模組係組設於升降旋臂上，而晶片置放模組容置有一第二晶片，且晶片置放模組之下表面設有複數接觸端子，第二晶片電性連接至複數接觸端子。此外，主控制器係電性連接升降取放裝置、測試座、升降旋臂、及晶片置放模組；主控制器控制升降取放裝置於測試座上載入或載出第一晶片；主控制器控制升降旋臂以驅使晶片置放模組升降及旋轉而移位於升降取放裝置與測試座之間或位於升降取放裝置之一側；而且，主控制器控制升降取放裝置連同晶片置放模組下降使複數接觸端子電性連接於測試座上之第一晶片並進行測試。

據此，本發明之堆疊式半導體封裝構件之測試設備主要係藉由一升降旋臂，而使容置有第二晶片之晶片置放模組可選擇地移位於升降取放裝置與測試座之間或位於升降取放裝置之一側，俾利升降取放裝置移載取放晶片或下壓結合晶片置放模組以進行測試。

較佳的是，本發明之升降取放裝置之下表面可設置一吸取頭；而主控制器可控制晶片置放模組移入升降取放裝置與測試座之間並與升降取放裝置之下表面接合，且主控制器可控制吸取頭對應吸附第二晶片。據此，本發明之吸取頭除了可以取放第一晶片外，並可充當判斷晶片置放模組與升降取放裝置是否完整接合之感測裝置。詳言之，於晶片置放模組與升降取放裝置接合 時，藉由吸取頭吸附第二晶片，可用以判斷測試晶片置放模組與升降取放裝置是否完整接合，因一旦晶片置放模組未完整接合升降取放裝置時，第二晶片之上表面與吸取頭間必留有餘隙，此時二者無法密封貼合而構成負壓，由此便可得知接合出錯，故可輔助晶片置放模組與升降取放裝置對位接合之判斷。

再者，本發明之測試設備可更包括一位置感測器，其可設置於升降旋臂上並電性連接主控制器，而位置感測器可用於偵測晶片置放模組之位置。換言之，本發明可透過位置感測器來感測晶片置放模組之實際位置或感測升降旋臂之作動或其所在方位，藉此輔助晶片置放模組之定位。

另外，本發明之測試設備可更包括一梭車，其係電性連接主控制器；而主控制器可控制梭車選擇地移入升降取放裝置與測試座之間或遠離升降取放裝置，且梭車可用於載送第一晶片。據此，本發明可以透過梭車運載待測或完測之第一晶片，以供升降取放裝置取放，藉此提高晶片之搬運效率。

較佳的是，本發明測試設備之晶片置放模組可包括一緩衝墊、及一晶片承載座，緩衝墊可設置於晶片承載座上，而第二晶片係容置於晶片承載座上。亦即，本發明可藉由緩衝墊之設置，而於晶片置放模組與升降取放裝置接合時，可有效避免二者之碰撞，起了緩衝的功效。

此外，本發明測試設備之升降取放裝置可更 包括一空氣阻尼器，而吸取頭可設置空氣阻尼器下方。據此，本發明可藉由空氣阻尼器以避免升降取放裝置於取放第一晶片時、或與晶片置放模組接合時、抑或下壓進行測試時元件間之碰撞或撞擊，同樣起了緩衝的功效。

為達成前述目的，本發明一種堆疊式半導體封裝構件之測試方法，包括以下步驟：首先，一升降取放裝置載入一第一晶片至一測試座內；再者，一升降旋臂驅使一晶片置放模組移入升降取放裝置與測試座之間，而晶片置放模組上容置一第二晶片，且晶片置放模組之下表面設有複數接觸端子，第二晶片電性連接至複數接觸端子；接著，升降取放裝置與晶片置放模組下降，並下壓使複數接觸端子電性連接測試座上之第一晶片並進行測試；又，升降取放裝置與晶片置放模組上升，而升降旋臂驅使晶片置放模組移出而位於升降取放裝置之一側；最後，升降取放裝置自測試座載出已完測之第一晶片。

據此，於本發明堆疊式半導體封裝構件之測試方法中，主要係當測試狀態與非測試狀態時，透過將第二晶片之晶片置放模組可選擇地移位於升降取放裝置與測試座之間或位於升降取放裝置之一側，俾利升降取放裝置移載取放晶片，或下壓結合晶片置放模組進而使第二晶片電性接觸第一晶片而進行測試。

較佳的是，本發明之升降取放裝置之下表面設置有一吸取頭；而於晶片置放模組移入升降取放裝置 與測試座之間時，晶片置放模組與升降取放裝置之下表面接合，並使吸取頭對應吸附第二晶片。換言之，可藉此判斷測試晶片置放模組與升降取放裝置是否已完整接合，以輔助晶片置放模組與升降取放裝置間之對位。

另外，本發明所提供之測試方法中，於晶片置放模組移入升降取放裝置與測試座間之步驟時，升降旋臂可驅使晶片置放模組旋入升降取放裝置與測試座之間後，升降旋臂可驅使晶片置放模組上升而與升降取放裝置之下表面接合。當然，本發明不以此為限，亦可採用由升降取放裝置下降使二者接合之方式。

再且，本發明所提供之測試方法中，可於升降取放裝置連同晶片置放模組上升後，升降旋臂可驅使晶片置放模組單獨下降脫離並旋出而位於升降取放裝置之一側。當然，本發明不以此為限，亦可採用晶片置放模組固定不動讓升降取放裝置直接上升脫離的方式。

〔習知〕

9‧‧‧堆疊式半導體封裝構件

91‧‧‧底層晶片

92‧‧‧頂層晶片

〔本創作〕

1‧‧‧主控制器

2‧‧‧升降取放裝置

21‧‧‧吸取頭

22‧‧‧空氣阻尼器

3‧‧‧晶片置放模組

31‧‧‧接觸端子

32‧‧‧緩衝墊

33‧‧‧晶片承載座

4‧‧‧測試座

5‧‧‧升降旋臂

51‧‧‧位置感測器

6‧‧‧梭車

Cf‧‧‧第一晶片

Cs‧‧‧第二晶片

圖1係本發明一較佳實施例之系統架構圖。

圖2A至圖2C係本發明一較佳實施例主要步驟之示意圖。

圖3係本發明一較佳實施例於測試狀態時升降取放裝置、晶片置放模組、以及測試座之剖視圖。

圖4係本發明一較佳實施例之流程圖。

圖5係一般常見堆疊式半導體封裝構件之示意剖視圖。

本發明堆疊式半導體封裝構件之測試設備及其測試方法在本實施例中被詳細描述之前，要特別注意的是，以下的說明中，類似的元件將以相同的元件符號來表示。

請同時參閱圖1、圖2A至圖2C、以及圖3，圖1係本發明一較佳實施例之系統架構圖，圖2A至圖2C係本發明一較佳實施例之各步驟之示意圖、圖3係本發明一較佳實施例於測試狀態時升降取放裝置、晶片置放模組、以及測試座之剖視圖。

如圖中所示，本實施例之堆疊式半導體封裝構件之測試設備，主要包括主控制器1、升降取放裝置2、晶片置放模組3、測試座4、升降旋臂5、以及梭車6。其中，升降取放裝置2之下表面設置一吸取頭21，其主要用於吸附移載待測或完測之第一晶片Cf，以及用於吸附第二晶片Cs。另外，升降取放裝置2更設置一空氣阻尼器22，而吸取頭21係設置空氣阻尼器22下方。然而，空氣阻尼器22主要係提供緩衝的功效，亦即可避免第一晶片Cf的取放過程、或升降作動的其他過程中因碰撞或撞擊所造成之影響。

再者，亦如圖中所示，測試座4係設置於升降取放裝置2下方，且測試座4係用以容置第一晶片Cf俾進行測試。另外，圖中另示有一升降旋臂5，其係位於升降取放裝置2之一側，而升降旋臂5組設有一晶片置放模組3、以及一位置感測器51。其中，晶片置放模組3包括一緩 衝墊32、及一晶片承載座33，緩衝墊32係設置於晶片承載座33上，晶片承載座33上又承載有一第二晶片Cs。

在本實施例中，第二晶片Cs係為一功能完整、無瑕疵之記憶體晶片，而第一晶片Cf則為待測試之功能晶片。另外，緩衝墊32之設置主要係提供緩衝功效，避免升降取放裝置2與晶片置放模組3或承載於其上之第二晶片Cs發生碰撞。另一方面，位置感測器51則感測晶片置放模組3之實際位置或感測升降旋臂5之作動或其所在方位，藉此輔助晶片置放模組3之定位。

又，圖中另顯示有一梭車6，其係用於載送待測試之第一晶片Cf或完測之第一晶片Cs。詳言之，梭車6可選擇地移入升降取放裝置2與測試座4之間以供升降取放裝置2取放，抑或移出遠離升降取放裝置2與測試座4之間俾利測試之進行、以及卸載完測之第一晶片Cs或重新載入待測試之第一晶片Cf。雖然，圖中僅呈現單一梭車6，其同時運載待測及/或完測之第一晶片Cf，惟本發明並不以此為限，亦可採用雙梭車或多梭車來分別運載待測及/或完測之第一晶片Cf，以增進運載效率。

再且，主控制器1係電性連接升降取放裝置2、晶片置放模組3、測試座4、升降旋臂5、位置感測器51、以及梭車6。其中，主控制器1主要負責控制升降取放裝置2於測試座4上載入或載出第一晶片Cf；控制升降旋臂5以驅使晶片置放模組3升降及旋轉而移位於升降取放裝置2與測試座4之間或移位於升降取放裝置2之一側；控制升降取放裝置2連同晶片置放模組3下降使複數接觸端 子31電性連接於測試座4上之第一晶片Cf並進行測試。然而，在本實施例中雖然僅示出了一主控制器1，不過本發明並不以此為限，各裝置間可各自配置獨立的控制器，獨自控制本身之作動。

請一併參閱圖4，圖4係本發明一較佳實施例之流程圖。如圖中所示，首先，升降取放裝置2載入待測試之第一晶片Cf至一測試座4內，亦即圖4中所顯示之步驟S100。此步驟之詳細作動如後，首先承載有待測第一晶片Cf之梭車6移入升降取放裝置2與測試座4之間，而升降取放裝置2自梭車6上吸取一待測之第一晶片Cf，如圖2A所示；接著，梭車6移出，而升降取放裝置2將該第一晶片Cf放置於測試座4內。

再者，當升降取放裝置2載入待測試第一晶片Cf至一測試座4後隨即上升並進行步驟S105。其中，步驟S105係升降旋臂5驅使晶片置放模組3移入升降取放裝置2與測試座4之間。此步驟之詳細作動如後，升降旋臂5係驅使晶片置放模組3下降並旋入升降取放裝置2與測試座4之間；接著，升降旋臂5又驅使晶片置放模組3略微上升，使其與升降取放裝置2之下表面接合，如圖2B所示。

此時，升降取放裝置2之吸取頭21對應吸附第二晶片Cs之上表面，藉此判斷晶片置放模組3與升降取放裝置2是否完整接合。詳言之，因一旦晶片置放模組3未完整接合升降取放裝置2時，第二晶片Cs之上表面與吸取頭21間必留有餘隙，此時二者無法密封貼合而構成負壓，由此便可得知接合出錯，故此一吸附動作可用於判斷 晶片置放模組3與升降取放裝置2間之對位接合。

接著，當晶片置放模組3與升降取放裝置2間準確接合後，便進行步驟S110，其係升降取放裝置2與晶片置放模組3下降，並下壓使晶片置放模組3之複數接觸端子31電性連接測試座4上之第一晶片Cf並進行測試。亦即，升降取放裝置2連同晶片置放模組3下降，而下降期間二者並未脫離，接著下壓抵接測試座4，使晶片置放模組3之複數接觸端子31電性連接測試座4上之第一晶片Cf，並開始進行測試。同時，於測試期間，升降取放裝置2、晶片置放模組3與測試座4三者始終維持壓接之狀態，如圖2C、及圖3所示。

此外，待測試完畢後便進行步驟S115，即升降取放裝置2連同晶片置放模組3上升，而升降旋臂5驅使晶片置放模組3移出而位於升降取放裝置2之一側。此步驟之詳細作動如後，升降取放裝置2連同晶片置放模組3上升後，吸取頭21取消負壓而釋放第二晶片Cs；接著，升降旋臂5驅使晶片置放模組3係下降，並驅使晶片置放模組3旋出而位於升降取放裝置2之一側。

最後步驟S120，升降取放裝置2下降並自該測試座4載出已完測之該第一晶片Cf。此步驟之詳細作動如後，首先升降取放裝置2自測試座4上吸取已完測之第一晶片Cf後上升；接著，梭車6移入升降取放裝置2與測試座4之間，而升降取放裝置2將該已完測之第一晶片Cf放置於梭車6上，據此完成一晶片測試流程。

上述實施例僅係為了方便說明而舉例而已， 本發明所主張之權利範圍自應以申請專利範圍所述為準，而非僅限於上述實施例。

1‧‧‧主控制器

2‧‧‧升降取放裝置

3‧‧‧晶片置放模組

4‧‧‧測試座

5‧‧‧升降旋臂

51‧‧‧位置感測器

6‧‧‧梭車

Claims (10)

1. 一種堆疊式半導體封裝構件之測試設備，包括：一升降取放裝置；一測試座，係用以容置一第一晶片，該測試座係位於該升降取放裝置下方；一升降旋臂，係位於該升降取放裝置之一側；一晶片置放模組，係組設於該升降旋臂上，該晶片置放模組容置有一第二晶片，該晶片置放模組之下表面設有複數接觸端子，該第二晶片電性連接至該複數接觸端子；以及一主控制器，係電性連接該升降取放裝置、該測試座、該升降旋臂、及該晶片置放模組；該主控制器控制該升降取放裝置於該測試座上載入或載出該第一晶片；該主控制器控制該升降旋臂以驅使該晶片置放模組升降及旋轉而移位於該升降取放裝置與該測試座之間或位於該升降取放裝置之一側；該主控制器控制該升降取放裝置連同該晶片置放模組下降使該複數接觸端子電性連接於該測試座上之該第一晶片並進行測試。
2. 如請求項1之堆疊式半導體封裝構件之測試設備，其中，該升降取放裝置之下表面設置一吸取頭；該主控制器控制該晶片置放模組移入該升降取放裝置與該測試座之間並與該升降取放裝置之下表面接合，且控制該吸取頭對應吸附該第二晶片。
3. 如請求項1之堆疊式半導體封裝構件之測試設備，其更 包括一位置感測器，係設置於該升降旋臂上並電性連接該主控制器；該位置感測器係偵測該晶片置放模組之位置。
4. 如請求項1之堆疊式半導體封裝構件之測試設備，其更包括一梭車，係電性連接該主控制器；該主控制器控制該梭車可選擇地移入該升降取放裝置與該測試座之間或遠離該升降取放裝置，該梭車係載送該第一晶片。
5. 如請求項1之堆疊式半導體封裝構件之測試設備，其中，該晶片置放模組包括一緩衝墊、及一晶片承載座，該緩衝墊係設置於該晶片承載座上，該第二晶片係容置於該晶片承載座上。
6. 如請求項1之堆疊式半導體封裝構件之測試設備，其中，該升降取放裝置更包括一空氣阻尼器，該吸取頭係設置該空氣阻尼器下方。
7. 一種堆疊式半導體封裝構件之測試方法，包括以下步驟：(A).一升降取放裝置載入一第一晶片至一測試座；(B).一升降旋臂驅使一晶片置放模組移入該升降取放裝置與該測試座之間；該晶片置放模組上容置一第二晶片，該晶片置放模組之下表面設有複數接觸端子，該第二晶片電性連接至該複數接觸端子；(C).該升降取放裝置與該晶片置放模組下降，並下壓使該複數接觸端子電性連接該測試座上之該第一晶片並進行測試； (D).該升降取放裝置與該晶片置放模組上升，該升降旋臂驅使該晶片置放模組移出而位於該升降取放裝置之一側；以及(E).該升降取放裝置自該測試座載出已完測之該第一晶片。
8. 如請求項7之堆疊式半導體封裝構件之測試方法，其中，該升降取放裝置之下表面設置有一吸取頭；於該步驟(B)中，該晶片置放模組移入該升降取放裝置與該測試座之間並與該升降取放裝置之下表面接合，而該吸取頭對應吸附該第二晶片。
9. 如請求項8之堆疊式半導體封裝構件之測試方法，其中，於該步驟(B)中，該升降旋臂係驅使該晶片置放模組旋入該升降取放裝置與該測試座之間後上升而與該升降取放裝置之下表面接合。
10. 如請求項9之堆疊式半導體封裝構件之測試方法，其中，於該步驟(D)中，該升降取放裝置連同該晶片置放模組上升後，該升降旋臂驅使該晶片置放模組下降脫離該升降取放裝置並旋出而位於該升降取放裝置之一側。